JP5524158B2 - 不揮発性半導体記憶装置 - Google Patents
不揮発性半導体記憶装置 Download PDFInfo
- Publication number
- JP5524158B2 JP5524158B2 JP2011208476A JP2011208476A JP5524158B2 JP 5524158 B2 JP5524158 B2 JP 5524158B2 JP 2011208476 A JP2011208476 A JP 2011208476A JP 2011208476 A JP2011208476 A JP 2011208476A JP 5524158 B2 JP5524158 B2 JP 5524158B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- gate line
- transfer transistor
- selection gate
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 40
- 239000000758 substrate Substances 0.000 claims description 10
- 239000010410 layer Substances 0.000 description 114
- 230000006870 function Effects 0.000 description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 10
- 125000002103 4,4'-dimethoxytriphenylmethyl group Chemical group [H]C1=C([H])C([H])=C(C([H])=C1[H])C(*)(C1=C([H])C([H])=C(OC([H])([H])[H])C([H])=C1[H])C1=C([H])C([H])=C(OC([H])([H])[H])C([H])=C1[H] 0.000 description 6
- 239000011159 matrix material Substances 0.000 description 6
- 102100038712 Cap-specific mRNA (nucleoside-2'-O-)-methyltransferase 1 Human genes 0.000 description 5
- 101710203121 Cap-specific mRNA (nucleoside-2'-O-)-methyltransferase 1 Proteins 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 101100292586 Caenorhabditis elegans mtr-4 gene Proteins 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000001808 coupling effect Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/08—Address circuits; Decoders; Word-line control circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
- H01L29/7926—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
Description
メモリストリングの第1の端部には、ドレイン側選択トランジスタの一端が接続される。また、メモリストリングの第2の端部には、ソース側選択トランジスタの一端が接続される。複数のワード線は、それぞれ複数のメモリブロックの1つに配置される複数のメモリストリングに共通に接続される。複数のビット線は、第1方向に延びて複数のメモリブロックに存在するドレイン側選択トランジスタの他端に接続される。ソース線は、ソース側選択トランジスタの他端に接続される。ドレイン側選択ゲート線は、第1方向とは直交する第2方向に並ぶドレイン側選択トランジスタのゲートを共通に接続するように第2方向を長手方向として配設される。ソース側選択ゲート線は、第2方向に並ぶソース側選択トランジスタのゲートを共通に接続するように第2方向を長手方向として配設される。ダミーワード線は、それぞれ複数のメモリブロックの1つに含まれる複数のダミートランジスタに共通に接続される。転送トランジスタは、ワード線、ドレイン側選択ゲート線、ソース側選択ゲート線、及びダミーワード線にそれぞれ接続される。制御回路は、転送トランジスタを制御して、ワード線、ドレイン側選択ゲート線、ソース側選択ゲート線、及びダミーワード線に供給する電圧を制御する。
ドレイン側選択ゲート線及びソース側選択ゲート線は、メモリブロックが選択されるときには転送トランジスタが導通することにより電圧を制御回路から供給される一方、メモリブロックが非選択とされるときは転送トランジスタが非導通状態となることによりフローティング状態とされる。ダミーワード線は、メモリブロックが選択されるときには第1の転送トランジスタが導通することにより制御回路から電圧を供給される一方、メモリブロックが非選択とされるときは第1の転送トランジスタとは別の第2の転送トランジスタにより電圧を供給される。
[構成]
先ず、図1を参照して、第1の実施の形態に係る不揮発性半導体記憶装置の全体構成について説明する。図1は、第1の実施の形態に係る不揮発性半導体記憶装置の回路図である。
バックゲートトランジスタ層20は、バックゲートトランジスタBTrとして機能する。メモリトランジスタ層30は、メモリトランジスタMTr1〜MTr8及びダミートランジスタDMTrd、DMTrsとして機能する。選択トランジスタ層40は、ソース側選択トランジスタSSTr、及びドレイン側選択トランジスタSDTrとして機能する。配線層50は、ソース線SL、及びビット線BLとして機能する。
同様に、1本のソース側選択ゲート線SGSは、単一の転送トランジスタTSGS(TSGS(1)、TSGS(2))に接続されている。このため、ソース側選択ゲート線SGSは、この転送トランジスタTSGSが導通状態と非導通状態との間で切り替えられることにより、ある固定の電圧を供給される状態と、フローティング状態との間で切り替えられる。
このように、本実施の形態では、1本の選択ゲート線SGDに接続される転送トランジスタを1個にしている。選択ゲート線SGSも同様である。1つのメモリブロックMBには、サブブロックの数に応じた選択ゲート線SGD、SGSが存在し、それぞれ独立して電圧制御される必要がある。このため、1本の選択ゲート線SGD、SGSに接続される転送トランジスタを1個にすることにより、周辺回路の面積を縮減することが可能になる。代りに、本実施の形態では、後述するように、1本のダミーワード線DWLD又はDWLSに接続される転送トランジスタを2個としている。
以下、場合に分けて動作を説明する。
まず、選択メモリブロックにて読み出し動作が行われる場合に選択メモリブロックMBに印加される電圧を説明する。ビット線BLには3V程度の電圧が与えられ、ソース線SLには接地電圧Vss(0V)が与えられる。また、制御信号SELSは”H”となり、これにより転送トランジスタTSGD、TSGSが導通する。すると、制御回路AR2から、これらの転送トランジスタを介して、選択ゲート線SGD、SGSに電圧VSGD=VSGS=3V又は0Vが転送される(選択されるNANDセルユニットには3V、非選択のNANDセルユニットには0V)。
また、ダミーワード線DWLD,DWLSに与えられる電圧VD−CGD、VD−CGSは、読出しパス電圧Vread(例えば5〜6V)とされる。読出しパス電圧Vreadは、メモリトランジスタMTrを、その保持データの如何に拘わらず導通させることができる程度の大きさを有する電圧である。
また、ワード線WL、バックゲート線BGに与えられる電圧VCG、VBGは、電圧Vcgrv又はVreadとされる。電圧Vcgrvは、メモリトランジスタMTrが有する閾値電圧分布の上限と下限の間の電圧である。多値記憶方式が取られるときは、この電圧Vcgrvは複数通りの値を取り得る。
次に、選択メモリブロックMBにて書込み動作が行われる場合に選択メモリブロックMBに印加される電圧を説明する。ビット線BLには、書き込もうとするデータが”1”である場合(書き込み禁止の場合)には3Vが印加され、”0”である場合には接地電圧Vss(0V)が印加される。ソース線SLには接地電圧Vssが与えられる。
また、制御信号SELSは”H”となり、これにより転送トランジスタTSGD、TSGSが導通する。すると、制御回路AR2から、これらの転送トランジスタを介して、選択ゲート線SGDに電圧VSGD=3V又は0Vが転送され(選択されるNANDセルユニットには3V、非選択のNANDセルユニットには0V)、また選択ゲート線SGSには電圧VSGS=0Vが印加される。
また、ダミーワード線DWLD,DWLSに与えられる電圧VD−CGD、VD−CGSは、書込みパス電圧Vpass(例えば10〜12V)とされる。書き込みパス電圧Vpassは、メモリトランジスタMTrの閾値電圧を変動させることなく、且つメモリトランジスタMTrをその保持データの如何に拘わらず導通させることのできる程度の大きさを有する電圧である。
また、ワード線WLに与えられる電圧VCGは、閾値電圧を変動させ得るプログラム電圧Vpgm(=20〜22V程度)又は書き込みパス電圧Vpassとされる。
次に、消去動作が行われる場合に選択メモリブロックMBに印加される電圧を説明する。ビット線BL、ソース線SLには、15V程度の大きさを有する消去電圧Veraが印加される。
また、制御信号SELSは”H”となり、これにより転送トランジスタTSGD、TSGSが導通する。すると、制御回路AR2から、これらの転送トランジスタを介して、選択ゲート線SGD、SGSに電圧VSGD=3Vが転送される。この3Vの電圧と、ビット線BL及びソース線SLに与えられる消去電圧Vera(15V程度)との電位差により、ドレイン側選択トランジスタSDTr、及びソース側選択トランジスタSSTrにおいてGIDL電流(Gate Induced Drain Leakage)が発生し、これによりメモリストリングMSのボディが消去電圧Vera近くまで充電される。
また、ダミーワード線DWLD,DWLS、ワード線WLに与えられる電圧VD−CGD、VD−CGS、VCGは接地電圧Vss(0V)とされる。
次に、選択メモリブロックMBにて読み出し動作が行われる場合に非選択メモリブロックMBに印加される電圧を説明する。(1)の場合と同様に、ビット線BLには3V程度の電圧が与えられ、ソース線SLには接地電圧Vss(0V)が与えられる。ただし、制御信号SELSは”L”となり、これにより転送トランジスタTSGD、TSGSが非導通状態とされる。このため、選択ゲート線SGD、SGSはフローティング状態(f)に維持される。
一方、制御信号UNSELが”H”となり、これによりダミーワード線DWLD,DWLSに与えられる電圧VD−CGD、VD−CGSは、接地電圧Vssとされる。これにより、ダミートランジスタDMTrd、DMTrsが非導通状態に維持される。このように、本実施の形態では、ダミーワード線DWLDが2つの転送トランジスタTD−CGD(1)、TD−CGD(2)を有し、どちらか一方が導通制御されるよう構成されている。このため、選択ゲート線SGDが単一の転送トランジスタTSGDで制御されていても、非選択のメモリブロックMBにおいて効果的にリーク電流を抑制し、問題なく従来通りの読み出し動作を実行することが可能になっている。ダミーワード線DWLSについても同様のことが言える。
次に、選択メモリブロックMBにて書込み動作が行われる場合に非選択メモリブロックMBに印加される電圧を説明する。
制御信号SELSは”L”となり、これにより転送トランジスタTSGD、TSGSが非導通状態とされる。このため、選択ゲート線SGD、SGSはフローティング状態(f)に維持される。
一方、制御信号UNSELが”H”となり、これによりダミーワード線DWLD,DWLSに与えられる電圧VD−CGD、VD−CGSは、接地電圧Vssとされる。これにより、ダミートランジスタDMTrd、DMTrsが非導通状態に維持される。また、ワード線WLは、転送トランジスタT1〜T8が非導通状態とされることにより、フローティング状態とされる。
このように、本実施の形態では、ダミーワード線DWLDが2つの転送トランジスタTD−CGD(1)、TD−CGD(2)を有し、どちらか一方が導通制御されるよう構成されている。このため、選択ゲート線SGDが単一の転送トランジスタTSGDで制御されていても、問題なく従来通りの書き込み動作を実行することが可能になっている。ダミーワード線DWLSについても同様のことが言える。
次に、選択メモリブロックMBにて消去動作が行われる場合に非選択メモリブロックMBに印加される電圧を説明する。
制御信号SELS、SELCは”L”となり、これにより転送トランジスタTSGD、TSGS、TD−CGD,TD−CGS、T1〜T8は非導通状態とされる。これにより、選択ゲート線SGD、SGSはフローティング状態に維持される。ビット線BL、ソース線SLに消去電圧Veraが印加されたとしても、選択ゲート線SGD、SGSは容量カップリング効果によりその電位が上昇するため、GIDL電流は発生せず、消去動作は行われない。また、ワード線WL、バックゲート線BG、及びダミーワード線DWLD、DWLSも全てフローティング状態にされる。
以上説明したように、本実施の形態では、各選択ゲート線SGD、SGSが、それぞれ単一の転送トランジスタを有している。このため、周辺回路の回路面積は従来に比べ削減されている。代りに、1本のダミーワード線DWL毎に2つの転送トランジスタが設けられているが、この転送トランジスタは1つのメモリブロックMB中の複数のダミーワード線間で共有することができる。図1の例では、1つのメモリブロックMBあたりに4個で足りる。したがって、全体として周辺回路の回路面積を削減しつつ、各種動作も正確に実行することができる。
次に、第2の実施の形態に係る不揮発性半導体記憶装置について、図7及び図8を参照して説明する。この実施の形態の不揮発性半導体記憶装置の全体構成は、図1〜図5と略同一である。ただし、本実施の形態では、消去動作において、非選択メモリブロックMBの選択ゲート線SGD、SGSを、フローティング状態ではなく、固定の電圧(例えば3V)とするため、図7に示すようなロウデコーダが制御回路AR2に含まれている。
Claims (5)
- 複数のメモリブロックを有するメモリセルアレイと、
前記複数のメモリブロックの各々に基板に対し垂直な方向に延びるように形成され複数のメモリトランジスタ及びダミートランジスタを直列接続してなる複数のメモリストリングと、
前記メモリストリングの第1の端部に一端が接続されるドレイン側選択トランジスタと、
前記メモリストリングの第2の端部に一端が接続されるソース側選択トランジスタと、
それぞれ前記複数のメモリブロックの1つに配置される複数の前記メモリストリングに共通に接続される複数のワード線と、
第1方向に延びて前記複数のメモリブロックに存在する前記ドレイン側選択トランジスタの他端に接続される複数のビット線と、
前記ソース側選択トランジスタの他端に接続されるソース線と、
前記第1方向とは直交する第2方向に並ぶ前記ドレイン側選択トランジスタのゲートを共通に接続するように前記第2方向を長手方向として配設されるドレイン側選択ゲート線と、
前記第2方向に並ぶ前記ソース側選択トランジスタのゲートを共通に接続するように前記第2方向を長手方向として配設されるソース側選択ゲート線と、
それぞれ前記複数のメモリブロックの1つに含まれる複数の前記ダミートランジスタに共通に接続されるダミーワード線と、
前記ワード線、前記ドレイン側選択ゲート線、前記ソース側選択ゲート線、及び前記ダミーワード線にそれぞれ接続される転送トランジスタと
前記転送トランジスタを制御して、前記ワード線、前記ドレイン側選択ゲート線、前記ソース側選択ゲート線、及び前記ダミーワード線に供給する電圧を制御する制御回路と、
を備え、
前記ドレイン側選択ゲート線及び前記ソース側選択ゲート線は、
(i)前記メモリブロックが選択されるときには、前記転送トランジスタが導通されることにより電圧を前記制御回路から供給され、
(ii)前記メモリブロックが非選択とされ他のメモリブロックでは消去動作以外の動作が実行されるときには、前記転送トランジスタが非導通状態となることによりフローティング状態とされ、且つ、
(iii)前記メモリブロックが非選択とされ他のメモリブロックにおいて消去動作が実行されるときには、前記転送トランジスタが導通されることにより電圧を前記制御回路から供給され、
前記ダミーワード線は、前記メモリブロックが選択されるときには第1の転送トランジスタが導通することにより前記制御回路から電圧を供給される一方、前記メモリブロックが非選択とされるときは前記第1の転送トランジスタとは別の第2の転送トランジスタにより電圧を供給され、
前記第1の転送トランジスタは第1の制御信号により導通制御される一方、前記第2の転送トランジスタは第2の制御信号により導通制御される
ことを特徴とする不揮発性半導体記憶装置。 - 複数のメモリブロックを有するメモリセルアレイと、
前記複数のメモリブロックの各々に基板に対し垂直な方向に延びるように形成され複数のメモリトランジスタ及びダミートランジスタを直列接続してなる複数のメモリストリングと、
前記メモリストリングの第1の端部に一端が接続されるドレイン側選択トランジスタと、
前記メモリストリングの第2の端部に一端が接続されるソース側選択トランジスタと、
それぞれ前記複数のメモリブロックの1つに配置される複数の前記メモリストリングに共通に接続される複数のワード線と、
第1方向に延びて前記複数のメモリブロックに存在する前記ドレイン側選択トランジスタの他端に接続される複数のビット線と、
前記ソース側選択トランジスタの他端に接続されるソース線と、
前記第1方向とは直交する第2方向に並ぶ前記ドレイン側選択トランジスタのゲートを共通に接続するように前記第2方向を長手方向として配設されるドレイン側選択ゲート線と、
前記第2方向に並ぶ前記ソース側選択トランジスタのゲートを共通に接続するように前記第2方向を長手方向として配設されるソース側選択ゲート線と、
それぞれ前記複数のメモリブロックの1つに含まれる複数の前記ダミートランジスタに共通に接続されるダミーワード線と、
前記ワード線、前記ドレイン側選択ゲート線、前記ソース側選択ゲート線、及び前記ダミーワード線にそれぞれ接続される転送トランジスタと
前記転送トランジスタを制御して、前記ワード線、前記ドレイン側選択ゲート線、前記ソース側選択ゲート線、及び前記ダミーワード線に供給する電圧を制御する制御回路と、
を備え、
前記ドレイン側選択ゲート線及び前記ソース側選択ゲート線は、前記メモリブロックが選択されるときには前記転送トランジスタが導通することにより電圧を前記制御回路から供給される一方、前記メモリブロックが非選択とされるときは前記転送トランジスタが非導通状態となることによりフローティング状態とされ、
前記ダミーワード線は、前記メモリブロックが選択されるときには第1の転送トランジスタが導通することにより前記制御回路から電圧を供給される一方、前記メモリブロックが非選択とされるときは前記第1の転送トランジスタとは別の第2の転送トランジスタにより電圧を供給される
ことを特徴とする不揮発性半導体記憶装置。 - 前記制御回路は、選択されたメモリブロックにおいて消去動作が行われる場合において、非選択のメモリブロックの前記ドレイン側選択ゲート線及び前記ソース側選択ゲート線の前記転送トランジスタを導通させて電圧を供給する請求項2記載の不揮発性半導体記憶装置。
- 前記第1の転送トランジスタは第1の制御信号により導通制御される一方、前記第2の転送トランジスタは第2の制御信号により導通制御される
請求項2又は3に記載の不揮発性半導体記憶装置。 - 前記ドレイン側選択ゲート線、及び前記ソース側選択ゲート線の各々は、メモリブロックが選択状態にあるときに導通し非選択状態にあるときに非導通状態となる1つの転送トランジスタに接続される
ことを特徴とする請求項2乃至4のいずれかに記載の不揮発性半導体記憶装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011208476A JP5524158B2 (ja) | 2011-09-26 | 2011-09-26 | 不揮発性半導体記憶装置 |
US13/599,186 US8760925B2 (en) | 2011-09-26 | 2012-08-30 | Non-volatile semiconductor memory device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011208476A JP5524158B2 (ja) | 2011-09-26 | 2011-09-26 | 不揮発性半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013069387A JP2013069387A (ja) | 2013-04-18 |
JP5524158B2 true JP5524158B2 (ja) | 2014-06-18 |
Family
ID=48474899
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011208476A Active JP5524158B2 (ja) | 2011-09-26 | 2011-09-26 | 不揮発性半導体記憶装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8760925B2 (ja) |
JP (1) | JP5524158B2 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9704580B2 (en) * | 2012-10-22 | 2017-07-11 | Conversant Intellectual Property Management Inc. | Integrated erase voltage path for multiple cell substrates in nonvolatile memory devices |
KR102059921B1 (ko) * | 2013-05-31 | 2020-02-11 | 에스케이하이닉스 주식회사 | 비휘발성 메모리 장치 |
US9466373B2 (en) | 2013-12-27 | 2016-10-11 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor storage device |
KR102242037B1 (ko) | 2014-04-07 | 2021-04-21 | 삼성전자주식회사 | 불 휘발성 메모리 장치 |
US9361990B1 (en) * | 2014-12-18 | 2016-06-07 | SanDisk Technologies, Inc. | Time domain ramp rate control for erase inhibit in flash memory |
KR102396422B1 (ko) | 2015-02-11 | 2022-05-11 | 삼성전자주식회사 | 불휘발성 메모리 및 불휘발성 메모리를 포함하는 스토리지 장치 |
US10403363B2 (en) | 2015-02-11 | 2019-09-03 | Samsung Electronics Co., Ltd. | Nonvolatile memory and storage device including nonvolatile memory |
JP2019054200A (ja) | 2017-09-19 | 2019-04-04 | 東芝メモリ株式会社 | 抵抗変化型メモリ |
JP2020144962A (ja) * | 2019-03-07 | 2020-09-10 | キオクシア株式会社 | 半導体記憶装置 |
JP2021044041A (ja) * | 2019-09-12 | 2021-03-18 | キオクシア株式会社 | 半導体記憶装置 |
KR20210129364A (ko) * | 2020-04-20 | 2021-10-28 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 그 제조방법 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5016832B2 (ja) | 2006-03-27 | 2012-09-05 | 株式会社東芝 | 不揮発性半導体記憶装置及びその製造方法 |
JP4945248B2 (ja) | 2007-01-05 | 2012-06-06 | 株式会社東芝 | メモリシステム、半導体記憶装置及びその駆動方法 |
JP2008172164A (ja) * | 2007-01-15 | 2008-07-24 | Toshiba Corp | 半導体装置 |
JP5086959B2 (ja) | 2008-09-26 | 2012-11-28 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP2010118530A (ja) | 2008-11-13 | 2010-05-27 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2010199235A (ja) | 2009-02-24 | 2010-09-09 | Toshiba Corp | 不揮発性半導体記憶装置 |
US7876618B2 (en) | 2009-03-23 | 2011-01-25 | Sandisk Corporation | Non-volatile memory with reduced leakage current for unselected blocks and method for operating same |
JP2011198435A (ja) * | 2010-03-23 | 2011-10-06 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2013004123A (ja) * | 2011-06-14 | 2013-01-07 | Toshiba Corp | 不揮発性半導体記憶装置 |
-
2011
- 2011-09-26 JP JP2011208476A patent/JP5524158B2/ja active Active
-
2012
- 2012-08-30 US US13/599,186 patent/US8760925B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20130229871A1 (en) | 2013-09-05 |
US8760925B2 (en) | 2014-06-24 |
JP2013069387A (ja) | 2013-04-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5524158B2 (ja) | 不揮発性半導体記憶装置 | |
US11967833B2 (en) | Nonvolatile semiconductor memory device | |
US9490019B2 (en) | Nonvolatile semiconductor memory device and data erase method thereof | |
JP5524134B2 (ja) | 不揮発性半導体記憶装置 | |
USRE45890E1 (en) | Nonvolatile semiconductor memory device | |
JP4856203B2 (ja) | 不揮発性半導体記憶装置 | |
US8897070B2 (en) | Selective word line erase in 3D non-volatile memory | |
US9437300B2 (en) | Semiconductor memory device | |
US8514627B2 (en) | Nonvolatile semiconductor memory device | |
JP5514158B2 (ja) | 不揮発性半導体記憶装置 | |
JP2012204684A (ja) | 不揮発性半導体記憶装置 | |
JP2012160222A (ja) | 不揮発性半導体記憶装置 | |
JP2012069224A (ja) | 不揮発性半導体記憶装置 | |
JP2011198437A (ja) | 不揮発性半導体記憶装置 | |
TW202038435A (zh) | 半導體記憶裝置 | |
US20160267989A1 (en) | Nonvolatile semiconductor memory device and operation method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20130221 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130823 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140228 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140311 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140409 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5524158 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |