JP4562602B2 - メモリーセル及び関連操作方法 - Google Patents
メモリーセル及び関連操作方法 Download PDFInfo
- Publication number
- JP4562602B2 JP4562602B2 JP2005206978A JP2005206978A JP4562602B2 JP 4562602 B2 JP4562602 B2 JP 4562602B2 JP 2005206978 A JP2005206978 A JP 2005206978A JP 2005206978 A JP2005206978 A JP 2005206978A JP 4562602 B2 JP4562602 B2 JP 4562602B2
- Authority
- JP
- Japan
- Prior art keywords
- doped region
- voltage
- type
- type well
- charge storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000015654 memory Effects 0.000 title claims description 93
- 238000000034 method Methods 0.000 title claims description 44
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 46
- 108010075750 P-Type Calcium Channels Proteins 0.000 claims description 33
- 238000002347 injection Methods 0.000 claims description 27
- 239000007924 injection Substances 0.000 claims description 27
- 235000012239 silicon dioxide Nutrition 0.000 claims description 23
- 239000000377 silicon dioxide Substances 0.000 claims description 23
- 108091006146 Channels Proteins 0.000 claims description 10
- 230000005684 electric field Effects 0.000 claims description 10
- 239000002784 hot electron Substances 0.000 claims description 10
- 230000000694 effects Effects 0.000 claims description 9
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 7
- 230000005641 tunneling Effects 0.000 description 5
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 4
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000001939 inductive effect Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
- G11C16/0433—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and one or more separate select transistors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
- H01L29/7923—Programmable transistors with more than two possible different levels of programmation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
- H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Description
12、42 P型基板
14 N+ソースドープ領域
16 N+ドレインドープ領域
18、44 N型ウェル
20 P+ソースドープ領域
22 P+ドレインドープ領域
24 フィールド酸化膜
28 NMOSトランジスター
30 PMOSトランジスター
32 第一フローティングゲート
34 第二フローティングゲート
36 フローティングゲート導線
38 N型チャンネルストップ領域
46、48、50 P型ドープ領域
52 誘電膜
54 第一ゲート
56 スタック誘電膜
58 第二ゲート
60 メモリーモジュール
62 選択トランジスター
64 保存トランジスター
70 書き込み予定メモリーセル
82 ゲート誘電膜
522、562 第一二酸化珪素膜
524,564 電荷保存膜
526、566 第二二酸化珪素膜
Claims (3)
- メモリーセルの書き込み方法であって、
前記メモリーセルは、
N型ウェルと、
N型ウェルの上に形成される3つのP型ドープ領域と、
N型ウェルの上、3つのP型ドープ領域のうち第一ドープ領域及び第二ドープ領域の間に形成される二酸化珪素酸化膜からなる誘電膜と、
誘電膜の上に形成される第一ゲートと、
N型ウェルの上、3つのP型ドープ領域のうち第二ドープ領域及び第三ドープ領域の間に形成される電荷保存ユニットと、
電荷保存ユニットの上に形成される第二ゲートと、
を含み、
前記電荷保存ユニットは、
N型ウェルの上に形成される第一二酸化珪素膜と、
第一二酸化珪素膜の上に形成される電荷保存膜と、
電荷保存膜の上に形成される第二二酸化珪素膜と、
を含み、
前記電荷保存ユニットは電荷注入により、第一ドープ領域及び第二ドープ領域の間のP型チャンネルを導通する閾値電圧を変更し、
前記電荷保存膜は窒化珪素(Si3N4)または窒酸化珪素(SixNyOz)であり、
前記方法は、
第一電圧を第一ゲートに、第二電圧を第二ゲートにそれぞれ印加することによって第一ドープ領域と第二ドープ領域を導通し、
第三電圧をN型ウェルに、第四電圧を第一ドープ領域にそれぞれ印加し、
第五電圧を第三ドープ領域に印加することによって、第二ドープ領域と第三ドープ領域の間のP型チャンネルのホットホールがスタック誘電膜へのホットエレクトロン注入を誘発するようにさせるステップを含み、
前記第一電圧が第二電圧と同じかまたはそれより小さく、
前記第三電圧が第四電圧と同じであり、
前記第三電圧が第二電圧より大きく、
前記第五電圧が第二電圧より小さく、
前記書き込み時に印加電圧はバンド間トンネル誘発型エレクトロン注入とチャンネルホットホール誘発型ホットエレクトロン注入を伴う、
ことを特徴とする方法。 - メモリーセルの書き込み方法であって、
前記メモリーセルは、
N型ウェルと、
N型ウェルの上に形成される3つのP型ドープ領域と、
N型ウェルの上、3つのP型ドープ領域のうち第一ドープ領域及び第二ドープ領域の間に形成される二酸化珪素酸化膜からなる誘電膜と、
誘電膜の上に形成される第一ゲートと、
N型ウェルの上、3つのP型ドープ領域のうち第二ドープ領域及び第三ドープ領域の間に形成される電荷保存ユニットと、
電荷保存ユニットの上に形成される第二ゲートと、
を含み、
前記電荷保存ユニットは、
N型ウェルの上に形成される第一二酸化珪素膜と、
第一二酸化珪素膜の上に形成される電荷保存膜と、
電荷保存膜の上に形成される第二二酸化珪素膜と、
を含み、
前記電荷保存ユニットは電荷注入により、第一ドープ領域及び第二ドープ領域の間のP型チャンネルを導通する閾値電圧を変更し、
前記電荷保存膜は窒化珪素(Si3N4)または窒酸化珪素(SixNyOz)であり、
前記方法は、
N型ウェルと、第一ドープ領域と、第三ドープ領域にそれぞれ電圧を印加し、
第一電圧を第一ゲートに印加することによって第一ドープ領域と第二ドープ領域のP型チャンネルをオフにし、
N型ウェルの電圧より大きい第二電圧を第二ゲートに印加することによって、スタック誘電膜に十分な電場を提供し、もって第二ドープ領域と第三ドープ領域のP型チャンネルの電子を吸引し、該電子をFNトンネルでスタック誘電膜に注入するステップを含み、
前記第一電圧が第二電圧より小さく、
前記第一電圧は、N型ウェル、第一ドープ領域及び第三ドープ領域に印加される電圧と同じであるか、または第三ドープ領域をフローティングにする、
ことを特徴とする方法。 - メモリーセルの書き込み方法であって、
前記メモリーセルは、
N型ウェルと、
N型ウェルの上に形成される3つのP型ドープ領域と、
N型ウェルの上、3つのP型ドープ領域のうち第一ドープ領域及び第二ドープ領域の間に形成される二酸化珪素酸化膜からなる誘電膜と、
誘電膜の上に形成される第一ゲートと、
N型ウェルの上、3つのP型ドープ領域のうち第二ドープ領域及び第三ドープ領域の間に形成される電荷保存ユニットと、
電荷保存ユニットの上に形成される第二ゲートと、
を含み、
前記電荷保存ユニットは、
N型ウェルの上に形成される第一二酸化珪素膜と、
第一二酸化珪素膜の上に形成される電荷保存膜と、
電荷保存膜の上に形成される第二二酸化珪素膜と、
を含み、
前記電荷保存ユニットは電荷注入により、第一ドープ領域及び第二ドープ領域の間のP型チャンネルを導通する閾値電圧を変更し、
前記電荷保存膜は窒化珪素(Si3N4)または窒酸化珪素(SixNyOz)であり、
前記方法は、
第一電圧を第一ゲートに、第二電圧を第二ゲートにそれぞれ印加し、
N型ウェルに電圧を印加し、
第一ドープ領域に電圧を印加することによって、第一電圧が第一ドープ領域と第二ドープ領域のP型チャンネルをオフにするようにさせるか、または第一ドープ領域をフローティングにさせ、このバイアス電圧において第一ドープ領域と第二ドープ領域のP型チャンネルでは導通電流が流れておらず、
第二電圧より小さい電圧を第三ドープ領域に印加することによって、バンド間トンネル効果により発生した第三ドープ領域の電子が水平方向の電場によって加速されエネルギーを得て、第二ドープ領域と第三ドープ領域のP型チャンネルに入って衝撃により電子正孔対を発生して電子をスタック誘電膜に注入するようにさせるステップを含み、
前記第一電圧が第二電圧より小さく、
前記第一ドープ領域電位をフローティングとし、第一電圧と第二電圧はN型ウェルと第一ドープ領域に印加される電圧より小さくない、
ことを特徴とする方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/905,056 US7262457B2 (en) | 2004-01-05 | 2004-12-13 | Non-volatile memory cell |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006173565A JP2006173565A (ja) | 2006-06-29 |
JP4562602B2 true JP4562602B2 (ja) | 2010-10-13 |
Family
ID=36673935
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005206978A Active JP4562602B2 (ja) | 2004-12-13 | 2005-07-15 | メモリーセル及び関連操作方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7262457B2 (ja) |
JP (1) | JP4562602B2 (ja) |
CN (1) | CN100490152C (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8643124B2 (en) | 2007-05-25 | 2014-02-04 | Cypress Semiconductor Corporation | Oxide-nitride-oxide stack having multiple oxynitride layers |
US8633537B2 (en) | 2007-05-25 | 2014-01-21 | Cypress Semiconductor Corporation | Memory transistor with multiple charge storing layers and a high work function gate electrode |
US20090179253A1 (en) | 2007-05-25 | 2009-07-16 | Cypress Semiconductor Corporation | Oxide-nitride-oxide stack having multiple oxynitride layers |
US8940645B2 (en) | 2007-05-25 | 2015-01-27 | Cypress Semiconductor Corporation | Radical oxidation process for fabricating a nonvolatile charge trap memory device |
US9449831B2 (en) | 2007-05-25 | 2016-09-20 | Cypress Semiconductor Corporation | Oxide-nitride-oxide stack having multiple oxynitride layers |
US8093128B2 (en) * | 2007-05-25 | 2012-01-10 | Cypress Semiconductor Corporation | Integration of non-volatile charge trap memory devices and logic CMOS devices |
US8063434B1 (en) | 2007-05-25 | 2011-11-22 | Cypress Semiconductor Corporation | Memory transistor with multiple charge storing layers and a high work function gate electrode |
US8871595B2 (en) | 2007-05-25 | 2014-10-28 | Cypress Semiconductor Corporation | Integration of non-volatile charge trap memory devices and logic CMOS devices |
US8320191B2 (en) | 2007-08-30 | 2012-11-27 | Infineon Technologies Ag | Memory cell arrangement, method for controlling a memory cell, memory array and electronic device |
US7643349B2 (en) * | 2007-10-18 | 2010-01-05 | Macronix International Co., Ltd. | Efficient erase algorithm for SONOS-type NAND flash |
US7974127B2 (en) * | 2007-11-06 | 2011-07-05 | Macronix International Co., Ltd. | Operation methods for memory cell and array for reducing punch through leakage |
US8369154B2 (en) * | 2010-03-24 | 2013-02-05 | Ememory Technology Inc. | Channel hot electron injection programming method and related device |
US8467245B2 (en) | 2010-03-24 | 2013-06-18 | Ememory Technology Inc. | Non-volatile memory device with program current clamp and related method |
US9287879B2 (en) * | 2011-06-07 | 2016-03-15 | Verisiti, Inc. | Semiconductor device having features to prevent reverse engineering |
US8685813B2 (en) | 2012-02-15 | 2014-04-01 | Cypress Semiconductor Corporation | Method of integrating a charge-trapping gate stack into a CMOS flow |
KR101771819B1 (ko) | 2015-12-18 | 2017-09-06 | 매그나칩 반도체 유한회사 | Otp 비휘발성 메모리 소자 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02180078A (ja) * | 1988-12-29 | 1990-07-12 | Agency Of Ind Science & Technol | 不揮発性記憶集積回路 |
JPH09181204A (ja) * | 1995-11-14 | 1997-07-11 | Programmable Microelectron Corp | マルチレベルスレッシュホールド電圧格納可能なpmosフラッシュメモリセル |
JPH09260518A (ja) * | 1995-11-14 | 1997-10-03 | Programmable Microelectron Corp | ホットエレクトロン注入プログラミング及びトンネル動作消去を有するpmosメモリセル |
JPH1187658A (ja) * | 1997-09-05 | 1999-03-30 | Mitsubishi Electric Corp | メモリセルおよびそれを備える不揮発性半導体記憶装置 |
JP2000114499A (ja) * | 1998-09-30 | 2000-04-21 | Nec Corp | 不揮発性半導体記憶装置 |
JP2001506063A (ja) * | 1997-10-09 | 2001-05-08 | プログラマブル・マイクロエレクトロニクス・コーポレイション | 不揮発性pmos2トランジスタメモリセル及びアレイ |
JP2003281897A (ja) * | 2002-03-26 | 2003-10-03 | Hitachi Ltd | 不揮発性メモリ、半導体集積回路およびその製造方法 |
JP2004320039A (ja) * | 2003-04-18 | 2004-11-11 | Samsung Electronics Co Ltd | バイトオペレーション不揮発性半導体メモリ装置 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3073645B2 (ja) * | 1993-12-27 | 2000-08-07 | 株式会社東芝 | 不揮発性半導体記憶装置およびその動作方法 |
US6433382B1 (en) | 1995-04-06 | 2002-08-13 | Motorola, Inc. | Split-gate vertically oriented EEPROM device and process |
US5736764A (en) * | 1995-11-21 | 1998-04-07 | Programmable Microelectronics Corporation | PMOS flash EEPROM cell with single poly |
US6114724A (en) | 1998-03-31 | 2000-09-05 | Cypress Semiconductor Corporation | Nonvolatile semiconductor memory cell with select gate |
US6140676A (en) * | 1998-05-20 | 2000-10-31 | Cypress Semiconductor Corporation | Semiconductor non-volatile memory device having an improved write speed |
IT1303282B1 (it) * | 1998-10-30 | 2000-11-06 | St Microelectronics Srl | Cella di memoria di tipo eeprom con soglia regolata mediante impiantoe procedimeento per la sua fabbricazione. |
US6215700B1 (en) * | 1999-01-07 | 2001-04-10 | Vantis Corporation | PMOS avalanche programmed floating gate memory cell structure |
JP4586219B2 (ja) * | 1999-09-17 | 2010-11-24 | ソニー株式会社 | 不揮発性半導体記憶装置の消去方法 |
DE10122075B4 (de) * | 2001-05-07 | 2008-05-29 | Qimonda Ag | Halbleiterspeicherzelle und deren Herstellungsverfahren |
JP2004014978A (ja) * | 2002-06-11 | 2004-01-15 | Renesas Technology Corp | 不揮発性半導体記憶装置 |
US6806163B2 (en) * | 2002-07-05 | 2004-10-19 | Taiwan Semiconductor Manufacturing Co., Ltd | Ion implant method for topographic feature corner rounding |
CN1222041C (zh) * | 2002-10-11 | 2005-10-05 | 力旺电子股份有限公司 | 可电擦除可编程逻辑元件 |
US6861701B2 (en) * | 2003-03-05 | 2005-03-01 | Advanced Analogic Technologies, Inc. | Trench power MOSFET with planarized gate bus |
US7244651B2 (en) * | 2003-05-21 | 2007-07-17 | Texas Instruments Incorporated | Fabrication of an OTP-EPROM having reduced leakage current |
-
2004
- 2004-12-13 US US10/905,056 patent/US7262457B2/en not_active Expired - Lifetime
-
2005
- 2005-06-29 CN CNB2005100821042A patent/CN100490152C/zh active Active
- 2005-07-15 JP JP2005206978A patent/JP4562602B2/ja active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02180078A (ja) * | 1988-12-29 | 1990-07-12 | Agency Of Ind Science & Technol | 不揮発性記憶集積回路 |
JPH09181204A (ja) * | 1995-11-14 | 1997-07-11 | Programmable Microelectron Corp | マルチレベルスレッシュホールド電圧格納可能なpmosフラッシュメモリセル |
JPH09260518A (ja) * | 1995-11-14 | 1997-10-03 | Programmable Microelectron Corp | ホットエレクトロン注入プログラミング及びトンネル動作消去を有するpmosメモリセル |
JPH1187658A (ja) * | 1997-09-05 | 1999-03-30 | Mitsubishi Electric Corp | メモリセルおよびそれを備える不揮発性半導体記憶装置 |
JP2001506063A (ja) * | 1997-10-09 | 2001-05-08 | プログラマブル・マイクロエレクトロニクス・コーポレイション | 不揮発性pmos2トランジスタメモリセル及びアレイ |
JP2000114499A (ja) * | 1998-09-30 | 2000-04-21 | Nec Corp | 不揮発性半導体記憶装置 |
JP2003281897A (ja) * | 2002-03-26 | 2003-10-03 | Hitachi Ltd | 不揮発性メモリ、半導体集積回路およびその製造方法 |
JP2004320039A (ja) * | 2003-04-18 | 2004-11-11 | Samsung Electronics Co Ltd | バイトオペレーション不揮発性半導体メモリ装置 |
Also Published As
Publication number | Publication date |
---|---|
US7262457B2 (en) | 2007-08-28 |
US20050145927A1 (en) | 2005-07-07 |
CN100490152C (zh) | 2009-05-20 |
JP2006173565A (ja) | 2006-06-29 |
CN1790717A (zh) | 2006-06-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4562602B2 (ja) | メモリーセル及び関連操作方法 | |
TWI613655B (zh) | 非揮發性記憶單元和相關操作方法 | |
JP3878681B2 (ja) | 不揮発性半導体記憶装置 | |
US7450418B2 (en) | Non-volatile memory and operating method thereof | |
JP2007142398A (ja) | 単層ポリシリコン不揮発性メモリーセルの駆動方法 | |
JP5059437B2 (ja) | 不揮発性半導体記憶装置 | |
CN109817624B (zh) | 存储器及其操作方法 | |
JP4338656B2 (ja) | 半導体記憶装置の書き込み方法 | |
JP2011198419A (ja) | 不揮発性半導体記憶装置およびその書き込み方法 | |
JP5305856B2 (ja) | 不揮発性半導体メモリ | |
JP4027899B2 (ja) | メモリーモジュールの操作方法 | |
US7190623B2 (en) | Non-volatile memory cell and method of operating the same | |
US20120243328A1 (en) | Nonvolatile semiconductor memory device and data erase method of the same | |
JP5853853B2 (ja) | 半導体記憶装置及びその駆動方法 | |
KR20100030452A (ko) | 공통 피웰을 이용하는 낸드 플래시 메모리 및 이의 동작방법 | |
JP2011076678A (ja) | 不揮発性半導体記憶装置 | |
US20130080718A1 (en) | Semiconductor memory device and method of operating the same | |
JP5483826B2 (ja) | 不揮発性半導体記憶装置及びその書き込み方法 | |
US20050179095A1 (en) | Non-volatile memory cell | |
KR20010072189A (ko) | 반도체 디바이스 | |
US20080165588A1 (en) | Reset method of non-volatile memory | |
JP2011187140A (ja) | 不揮発性半導体記憶装置 | |
JP5101401B2 (ja) | 半導体記憶装置 | |
JP2007013197A (ja) | 不揮発性半導体記憶装置 | |
TWI489593B (zh) | 反及閘快閃記憶體之熱載子程式化 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090302 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090512 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090715 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090901 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091228 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100113 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100302 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100531 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100706 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100727 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130806 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4562602 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |