CN100345075C - 电位发生电路、电位发生装置和用它的半导体装置和其驱动方法 - Google Patents

电位发生电路、电位发生装置和用它的半导体装置和其驱动方法 Download PDF

Info

Publication number
CN100345075C
CN100345075C CNB028145615A CN02814561A CN100345075C CN 100345075 C CN100345075 C CN 100345075C CN B028145615 A CNB028145615 A CN B028145615A CN 02814561 A CN02814561 A CN 02814561A CN 100345075 C CN100345075 C CN 100345075C
Authority
CN
China
Prior art keywords
potential
switch
output
circuit
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB028145615A
Other languages
English (en)
Other versions
CN1533525A (zh
Inventor
丰田健治
上田路人
森本廉
森田清之
岩田彻
梶原準
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1533525A publication Critical patent/CN1533525A/zh
Application granted granted Critical
Publication of CN100345075C publication Critical patent/CN100345075C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type

Abstract

本发明提供一种电位发生电路，具备电容器(4)；串联连接于电容器(4)上的强电介质电容器(6)；输出端子(11)；将输出端子(11)接地的电容(10)；将两个电容器(4、6)的连接节点(5)与输出端子(11)连接的开关(9)；及将连接节点(5)接地的开关(1)，在第一期间中，在开关(1)及开关(9)变为截止状态的状态下，向端子(3)提供正电位，同时，将端子(7)接地，在所述第一期间之后的第二期间，将端子(3)接地，且开关(9)变为导通状态，在所述第二期间之后的第三期间，开关(9)变为截止状态，开关(1)变为导通状态，且向端子(7)提供正电位，在所述第三期间之后的第四期间，将端子(7)接地，重复所述第一期间到所述第四期间。

Description

电位发生电路、电位发生装置和用它的半导体装置和其驱动方法
技术领域
本发明涉及一种半导体装置，尤其涉及输出与电源电压不同的电位的电位发生电路、电位发生装置及使用其的半导体装置和其驱动方法。
背景技术
近年来，推进LSI的细微化。在MOS晶体管中，根据定标法则，作为栅极绝缘膜的氧化膜变得极薄，从抑制漏电流或维持、提高可靠性等观点看，必需降低电源电压。在最小栅极长度为0.13微米的设计规则中，氧化膜厚为1.5-1.9nm，电源电压为1.2-1.5V。另一方面，为了电路高速化，必需确保MOS晶体管的高驱动力，因此，必需降低阈值电压。但是，仅使阈值电压降低，会产生MOS晶体管待机时漏电流增加的问题。
针对这种问题，探讨在待机时将MOS晶体管的基板电位设为负电位，提高MOS晶体管的阈值电压，由此来降低截止漏电流的方法等。但是，准备输出电压不同的多个电源，电路的集成度变低，成本上升，不效率，所以期望能使用单一的电源。作为解决该问题的现有技术，有从电源电压输出负电压或升压电压的供给泵电压电路。
在使用现有供给泵电路的基板偏压发生电路中，例如图12所示，通过对N型MOS晶体管63、65分别交互周期地重复导通状态、截止状态，汲取输出端子67的电荷。从而，可使输出端子67发生负电位。图13(a)、(b)、(c)分别示出输入端子61的电位φ’、中间节点64的电位Vcp’、输出端子67的电位Vbb’的时间变化状态。
根据图13，说明现有基板偏压发生电路的动作。如图13(a)所示，向输入端子61输入电压的振幅为电源电位(Vdd)的脉冲信号φ’。若脉冲信号φ’从接地电位(0)上升到电源电位(Vdd)，则中间节点64的电位Vcp’经供给泵电容器62，如图13(b)所示，以(-Vtn2)为初始值上升。这里，Vtn2是N型MOS晶体管65的阈值电压。中间节点64的电位Vcp’以(-Vtn2)为初始值仅上升Vdd。若中间节点64的电位Vcp’上升到(-Vtn2+Vdd)，则N型MOS晶体管63的栅极电压上升，变为导通状态。从而，积累在供给泵电容器62中的电荷缓慢放电，中间节点64的电位Vcp’下降到N型晶体管63的阈值电压Vtn1。若脉冲信号φ’从电源电压下降到接地电位，则中间节点64的电位Vcp’以Vtn1为初始值仅下降Vdd。N型MOS晶体管65变为导通状态，向供给泵电容器62积累电荷，中间节点64的电位Vcp’以(Vtn1-Vdd)为初始值上升到(-Vtn2)。这样，在N型MOS晶体管63为导通状态、N型MOS晶体管65为截止状态期间，积累在供给泵电容器62中的电荷放电到接地端子，在N型MOS晶体管63为截止状态、且N型MOS晶体管65为导通状态期间，从输出端子67流入的电荷积累到供给泵电容器62中。重复以上动作，输出端子67的电位Vbb’如图13(c)所示缓慢下降。最终得到的电压Vbb’如下式1所表示。
Vbb’＝-Vdd+(Vtn1+Vtn2)                 (式1)
如上所述，若向输入端子61输入脉冲信号，则由供给泵电路向输出端子67输出负电位。但是，从式1可知，存在现有基板偏压发生电路的输出电压绝对值仅减小N型MOS晶体管63、65的阈值电压之和的问题。并且，还存在功效约为30％左右、低的问题。
发明内容
本发明为了解决上述问题，其目的在于提供一种输出电压中不发生电压下降的电位发生电路、电位发生装置及使用其的半导体装置和其驱动方法。
实现上述目的的第一的本发明的电位发生电路具备：第一电容器；串联连接于该第一电容器上的作为强电介质电容器的第二电容器；输出端子；将该输出端子接地的第三电容器；将所述第一电容器及第二电容器的连接节点与所述输出端子连接的第一开关；及将所述连接节点和接地连接的第二开关，在第一期间中，在所述第一开关及所述第二开关变为截止状态的状态下，向所述第一电容器的与所述连接节点相对的第一端子提供正电位，同时，将所述第二电容器的与所述连接节点相对的第二端子接地，在所述第一期间之后的第二期间，将所述第一端子接地，且所述第一开关变为导通状态，在所述第二期间之后的第三期间，所述第一开关变为截止状态，所述第二开关变为导通状态，且向所述第二端子提供正电位，在所述第三期间之后的第四期间，将所述第二端子接地，重复所述第一期间到所述第四期间。
实现上述目的的第一的本发明的电位发生电路的驱动方法包含：第一期间，在上述第一的本发明的电位发生电路中，将所述第一端子变为正电位，将所述第二端子接地，且将所述第一开关及所述第二开关变为截止状态，第二期间，在该第一期间之后，将所述第一端子接地，且将所述第一开关变为导通状态，第三期间，在该第二期间之后，所述第一开关变为截止状态，将所述第二开关变为导通状态，且将所述第二端子变为正电位，和第四期间，在该第三期间之后，将所述第二端子接地，重复所述第一期间到所述第四期间。
实现上述目的的第一的本发明的电位发生装置具备：上述第一的本发明的电位发生电路；控制电路，将驱动信号提供给所述电位发生电路，该驱动信号将所述第一端子变为正电位，且将所述第二端子接地后，将所述第一端子接地，且将所述第一开关变为导通状态，之后，将所述第一开关及所述第二开关分别变为截止状态、导通状态，且将所述第二端子变为正电位，之后，将所述第二端子接地；和电位检测电路，检测所述输出端子的输出电位，所述电位检测电路将检测到的所述输出电位所对应的控制信号输出到所述控制电路，所述控制电路对应于所述控制信号来输出或停止所述驱动信号。
实现上述目的的第一的本发明的电位发生装置的驱动方法是：该电位发生装置具备：上述第一的本发明的电位发生电路、向该电位发生电路提供驱动信号的控制电路、和向该控制电路提供控制信号的电位检测电路，该电位发生装置的驱动方法，包含：检测步骤，所述电位检测电路检测所述电位发生电路的所述输出端子的输出电位；允许步骤，所述电位检测电路在检测到的所述输出电位的绝对值在第一值以下的情况下，将使所述驱动信号输出的允许信号输出到所述控制电路，维持所述允许信号的输出，直到所述绝对值在第二值以上；禁止步骤，所述电位检测电路在所述绝对值在所述第二值以上的情况下，将使所述驱动信号的输出停止的停止信号输出到所述控制电路，维持所述停止信号的输出，直到所述绝对值在所述第一值以下；驱动步骤，所述控制电路在接收到所述允许信号的情况下，向所述电位发生电路输出所述驱动信号；和停止步骤，所述控制电路在接收到所述停止信号的情况下，停止向所述电位发生电路输出所述驱动信号。
实现上述目的的第二的本发明的电位发生装置具备上述第一的本发明的电位发生电路；控制电路，将驱动信号提供给所述电位发生电路，该驱动信号将所述第一端子变为正电位，且将所述第二端子接地后，将所述第一端子接地，且将所述第一开关变为导通状态，之后，将所述第一开关及所述第二开关分别变为截止状态、导通状态，且将所述第二端子变为正电位，之后，将所述第二端子接地；和电位检测电路，检测所述输出端子的输出电位，所述电位检测电路在检测到的所述输出端子的输出电位绝对值在规定值以下的情况下，输出规定信号，所述控制电路，在输出向所述第一端子及所述第二端子提供接地电位、且提供将所述第一开关变为截止状态的电位及将所述第二开关变为导通状态的电位的所述驱动信号的状态下，当输入所述规定信号时，输出驱动信号，该驱动信号，向所述第一端子提供正电位，向所述第二端子提供接地电位，且提供将所述第一开关及所述第二开关变为截止状态的电位。
实现上述目的的第三的本发明的电位发生装置具备：所述第一的本发明的电位发生电路；第二电位发生电路，配备第四电容器、串联连接于该第四电容器上的作为强电介质电容器的第五电容器、将所述输出端子接地的第六电容器、将所述第四电容器及第五电容器的第二连接节点与所述输出端子连接的第三开关、及将所述第二连接节点接地的第四开关；第一控制电路，将第一驱动信号提供给所述第一的本发明的电位发生电路，该第一驱动信号将所述第一端子变为正电位，且将所述第二端子接地后，将所述第一端子接地，且将所述第一开关变为导通状态，之后，将所述第一开关及所述第二开关分别变为截止状态、导通状态，且将所述第二端子变为正电位，之后，将所述第二端子接地；第二控制电路，将第二驱动信号提供给所述第二电位发生电路，该第二驱动信号将所述第四电容器的与所述第二连接节点对向的第三端子变为正电位，将所述第五电容器的与所述第二连接节点对向的第四端子接地后，将所述第三端子接地，且将第三开关变为导通状态，之后，将所述第三开关及所述第四开关分别变为截止状态、导通状态，且将所述第四端子变为正电位，之后，将所述第四端子接地；和电位检测电路，检测所述输出端子的输出电位，所述第一驱动信号的输出定时与所述第二驱动信号的输出定时相差半周期，所述电位检测电路将检测到的所述输出电位所对应的控制信号输出到所述第一控制电路及第二控制电路，所述第一控制电路对应于所述控制信号来输出或停止所述第一驱动信号，所述第二控制电路对应于所述控制信号来输出或停止所述第二驱动信号。
实现上述目的的第二的本发明的电位发生装置的驱动方法是上述第三的本发明的电位发生装置的驱动方法，包含：检测步骤，所述电位检测电路检测所述输出端子的输出电位；允许步骤，所述电位检测电路在检测到的所述输出电位的绝对值在第一值以下的情况下，将使所述第一驱动信号及第二驱动信号输出的允许信号输出到所述第一控制电路及第二控制电路，维持所述允许信号的输出，直到所述绝对值在第二值以上；禁止步骤，所述电位检测电路在所述绝对值在所述第二值以上的情况下，将使所述第一驱动信号及第二驱动信号的输出停止的停止信号输出到所述第一控制电路及第二控制电路，维持所述停止信号的输出，直到所述绝对值在所述第一值以下；第一驱动步骤，所述第一控制电路在接收到所述允许信号的情况下，向所述第一的本发明的电位发生电路输出所述第一驱动信号；第一停止步骤，所述第一控制电路在接收到所述停止信号的情况下，停止向所述第一的本发明的电位发生电路输出所述第一驱动信号；第二驱动步骤，所述第二控制电路在接收到所述允许信号的情况下，在与所述第一驱动信号的输出定时相差半周期的定时，向所述第二电位发生电路输出所述第二驱动信号；和第二停止步骤，所述第二控制电路在接收到所述停止信号的情况下，停止向所述第二电位发生电路输出所述第二驱动信号。
实现上述目的的第一的本发明的半导体装置具备存储器单元；第五开关；和经该第五开关连接于所述存储器单元的字线上的、上述第一的本发明的电位发生装置，在所述存储器单元待机时，所述第五开关变为导通状态。
实现上述目的的第二的本发明的半导体装置具备上述第一的本发明的电位发生装置；N型场效应晶体管；和连接所述电位发生装置的输出端子与所述N型场效应晶体管的基板的第六开关，在所述N型场效应晶体管待机时，所述第六开关变为导通状态。
实现上述目的的第三的本发明的半导体装置具备上述第一的本发明的电位发生装置；由场效应晶体管构成的逻辑电路；连接该逻辑电路与规定电位的、具有比所述场效应晶体管的阈值电压大的阈值电压的高阈值P型场效应晶体管；和连接该高阈值P型场效应晶体管的栅极与所述电位发生装置的第七开关，该第七开关在所述逻辑电路动作时变为导通状态，在所述逻辑电路待机时变为截止状态。
实现上述目的的第四的本发明的半导体装置具备上述第一的本发明的电位发生装置；由场效应晶体管构成的逻辑电路；连接该逻辑电路与规定电位的、具有比所述场效应晶体管的阈值电压大的阈值电压的高阈值N型场效应晶体管；和连接该高阈值N型场效应晶体管的栅极与所述电位发生装置的第八开关，该第八开关在所述逻辑电路待机时变为导通状态，在所述逻辑电路动作时变为截止状态。
实现上述目的的第一的本发明的半导体装置的驱动方法是驱动上述第三的本发明的半导体装置的方法，其中，包含动作步骤，在所述逻辑电路动作时，将所述第七开关变为导通状态，从所述电位发生装置向所述高阈值P型场效应晶体管的栅极提供负电位；和待机步骤，在所述逻辑电路待机时，将所述第七开关变为截止状态，向所述高阈值P型场效应晶体管的栅极提供正电位。
实现上述目的的第二的本发明的半导体装置的驱动方法是驱动第四的本发明的半导体装置的方法，其中，包含待机步骤，在所述逻辑电路待机时，将所述第八开关变为导通状态，从所述电位发生装置向所述高阈值N型场效应晶体管的栅极提供负电位；和动作步骤，在所述逻辑电路动作时，将所述第八开关变为截止状态，向所述高阈值N型场效应晶体管的栅极提供正电位。
附图说明
图1是表示本发明实施方式1的电位发生电路的电路图。
图2是说明本发明实施方式1的电位发生电路的动作的图。
图3是表示施加于本发明实施方式1的电位发生电路各端子上的电压的时间变化的图。
图4是表示施加于本发明实施方式1的电位发生电路输出端子上的电压的时间变化的图。
图5(a)、(b)分别是表示本发明实施方式1的电位发生电路的输出电压及中间节点的时间变化的图。
图6(a)是表示本发明实施方式2的电位发生装置的示意结构框图，(b)是说明电位发生装置的输出电位与控制电路的动作状态的关系图。
图7是表示本发明实施方式3的电位发生装置的示意结构框图。
图8是表示本发明实施方式4的半导体装置的示意结构电路图。
图9是表示本发明实施方式5的半导体装置的示意结构电路图。
图10是表示本发明实施方式6的半导体装置的示意结构电路图。
图11是表示本发明实施方式7的半导体装置的示意结构电路图。
图12是表示现有基板偏压发生电路的电路图。
图13是说明现有基板偏压发生电路的动作的图。
具体实施方式
下面，参照附图来说明本发明的电位发生电路、电位发生装置及使用其的半导体装置和其驱动方法的实施方式。
(实施方式1)
图1是表示本发明实施方式1的电位发生电路的电路图。本实施方式的电位发生电路包括作为第二开关的N型MOS晶体管1、复位控制端子2、强电介质写入端子3、作为第一电容器的常电介质电容器4、作为第二电容器的强电介质电容器(ferroelectric capacitor)6、强电介质复位端子7、输出控制端子8、作为第一开关的N型MOS晶体管9、负荷电容器10及输出端子11。常电介质电容器4及强电介质电容器6串联连接后形成连接节点5。另外，形成于MOS晶体管的源极/漏极区域与基板之间的pn结为了避免向正向偏压而连接于输出端子11上，使N型MOS晶体管1、9的基板变为负电位。另外，图1中用负荷阻抗12来表示电压的供给对象。在本说明书中，端子不限于连接器、连接管脚等电路部件，还意味着形成电连接的各电路元件的端部。
作为一例，使用材料是钽酸锶铋(SrBi2Ta2O9；SBT)、面积是100平方微米的强电介质电容器6与电容值为3.2pF的常电介质电容器4。另外，设负荷电容器10的电容值为20pF，负荷阻抗12的阻抗值为500kΩ。下面说明上述结构的电位发生电路的动作。关于强电介质电容器6的电特性的细节如后所述，这里省略说明。另外，在初始状态下，复位控制端子2、强电介质写入端子3、强电介质复位端子7及输出控制端子8的各电位为0V，N型MOS晶体管1、9为截止状态。
首先，在第一期间，从上述初始状态开始向强电介质写入端子3施加5V的正脉冲状电压Vwp。将使强电介质电容器6的极化反转的第一期间称为强电介质写入期间。接着，在第二期间中，将强电介质写入端子3的电压Vwp变为与强电介质复位端子7相同的电位、即0V。从而，在连接节点5上发生负电位。此时，施加电源电压Vdd，作为输出控制端子8的电压Vog，使N型MOS晶体管9变为导通状态，从而将连接节点5保持的电位Vcp输出到输出端子11。第二期间是输出基于强电介质电容器6的极化反转的电位的期间，将第二期间称为强电介质读出期间。另外，在该强电介质读出期间中，通过从输出端子11向连接节点5流入负荷电流，在连接节点5中积累正电荷，强电介质电容器6的极化变得不稳定，所以输出电位的绝对值缓慢降低。为了防止该输出降低，在第三期间中，使强电介质电容器6的极化逆向反转，导出连接节点5中积累的电荷。即，将输出控制端子8的电压设为0V，将N型MOS晶体管9变为截止状态，同时，向复位控制端子2施加电源电压Vdd，将N型MOS晶体管1变为导通状态，将连接节点5变为接地电位，向强电介质复位端子7施加脉冲状的正电压Vrp，从而使强电介质电容器6的极化与强电介质写入期间成反向地反转。由此复位强电介质电容器6的极化状态。将该第三期间称为强电介质逆反转期间。最后，在第四期间中，N型MOS晶体管1仍为导通状态，即将连接节点5维持在接地电位不变，将强电介质复位端子7变为接地电位、即0V。从而，可导出连接节点5中积累的正电荷。将该第四期间称为电荷导出期间。
根据图2来说明上述省略说明的强电介质电容器6与常电介质电容器4的串联连接电路的动作。图2(a)是串联连接强电介质电容器6a与电容值Cc的常电介质电容器4a的电路图。在将强电介质电容器6a的端子7a接地、向常电介质电容器4a的端子3a施加电压Vpp的情况下，设分别施加于强电介质电容器6a与常电介质电容器4a上的电压分别为Vf、Vc。即有：
Vpp＝Vf+Vc                     (式2)。
另外，若设因强电介质电容器6a的极化现象感应的电荷量为Q，则在常电介质电容器4a的上部电极中也感应电荷量Q，按照电荷保存法则，强电介质电容器6a与常电介质电容器4a的连接节点5a的全部电荷为0。即有：
Q＝Cc·Vc                      (式3)。
将式2代入式3中，有
Q＝Cc·(Vpp-Vf)                (式4)。
另一方面，强电介质电容器6a的电荷量Q与电压Vf的关系如图2(b)所示，表示磁滞特性。图2(b)中，式4的关系成立的倾斜直线叠在磁滞曲线上表示。因此，图2(b)中磁滞曲线与倾斜直线的交点表示同时满足磁滞特性及式4的关系的状态、即施加于图2(a)所示强电介质电容器6a上的电压Vf及电荷量Q。
图2(b)中所示点A表示将强电介质电容器6a的端子7a接地、向常电介质电容器4a的端子3a施加正的大电压(Vpp)并保持状态下的强电介质电容器6a的电荷量Q及电压Vf。点A的状态对应于上述强电介质写入期间。另外，点B表示维持强电介质电容器6a的端子7a的接地不变、向常电介质电容器4a的端子3a施加正的大电压后将电压恢复到0V的状态下的强电介质电容器6a的电荷量Q及电压Vf。点B的状态对应于上述强电介质读出期间。此时，向强电介质电容器6a的两端5a、6a施加负电压-Vh(参照图2(b))。即，因为强电介质电容器6a的端子7a接地，所以强电介质电容器6a与常电介质电容器4a的连接节点5a保持在负电位-Vh。因此，如上述图1所示电路图中，在强电介质读出期间中，在N型MOS晶体管9导通的情况下，将发生于连接节点5上的该负电位-Vh输出到输出端子11。另外，点C表示将连接节点5a设为接地电位、向强电介质电容器6a的端子7a施加负的大电压(-Vpp’)并保持的状态下的强电介质电容器6a的电荷量Q及电压Vf。这里，施加于端子7a上的负电压(-Vpp’)的绝对值可以是比施加于端子3a上的正电压(Vpp)小的值。点C的状态对应于上述强电介质逆反转期间。此时，在强电介质电容器6a中产生与点A的状态(对应于强电介质写入期间)逆向的电场，强电介质电容器6a的极化方向与强电介质写入期间逆向地反转，所以可复位强电介质电容器6a的极化状态。另外，点D表示将连接节点5a设为接地电位、向强电介质电容器6a的端子7a施加负的大电压(-Vpp’)后、电压恢复到0V状态下的强电介质电容器6a的电荷量Q及电压Vf。点D的状态对应于上述电荷导出期间。因此，如上所述，在图1所示电路图中，在将强电介质复位端子7变为接地电位后，若将N型MOS晶体管1保持在导通状态，则强电介质电容器6的两端短路，积累在连接节点5中的电荷全部流出。
根据图3来具体说明施加于本实施方式的电位发生电路中各端子上的电压及其定时。图3中，Vwp、Vog、Vrp、Vrg分别表示强电介质写入端子3、输出控制端子8、强电介质复位端子7、复位控制端子2的电位。
(1)在强电介质写入期间t1，仅向强电介质写入端子3施加Vpp的电压。作为一例，若施加约20ns期间的Vpp＝5V的电压，则在连接节点5中发生约1.8V的电位。但是，在该期间中，输出控制端子8为0V，N型MOS晶体管9为截止状态，所以不向输出端子11输出电位。
(2)在强电介质读出期间t2，仅向输出控制端子8施加Vdd的电压。在该期间中，连接节点5如上所述保持在负电位。作为一例，若施加约200ns期间的Vdd＝5V的电压，则连接节点5的电位Vcp约为-0.94V。在本实施方式中，在该期间向作为输出控制端子8的N型MOS晶体管9的栅极施加电源电压5V，所以输出端子11的输出电压不会仅下降阈值电压。
(3)在强电介质逆反转期间t3，向强电介质复位端子7施加Vpp的电压，向复位控制端子2施加Vdd的电压。在该期间中，强电介质电容器6向与强电介质写入期间t1相反的方向极化反转。
(4)在电荷导出期间t4，接着强电介质逆反转期间t3向复位控制端子2施加Vdd的电压，将强电介质复位端子7的电压恢复到0。在该期间中，如上所述，强电介质电容器6的两端因N型MOS晶体管1而短路，所以导出连接节点5中积累的电荷。
将上述期间t1-t4设为一周期，通过重复从(1)到(4)所示的动作，可从输出端子11连续提供负电位。
图4是表示在图3所示定时控制本实施方式的电位发生电路各端子电压的情况下的输出端子11的电位Vbb的时间变化的图。这里，在约20ns的强电介质写入期间t1施加Vpp＝5V的电压，在约200ns的强电介质读出期间t2施加Vdd＝5V的电压，在约20ns的强电介质逆反转期间t3施加Vpp＝Vdd＝5V的电压，在约180ns的电荷导出期间t4施加Vdd＝5V的电压。从图4可知，大约经过10微秒，输出端子11的电位Vbb变得十分稳定，此时，Vbb约为-0.92V。另外，此时的负荷电流约为1.9微安。
图5(a)、(b)是表示在与图4相同的条件下、本实施方式的电位发生电路的输出稳定状态下的输出端子11的电位Vbb及连接节点5的电位Vcp各自的时间变化图。如图5(a)所示，输出端子11的电位Vbb由于在上述强电介质写入期间t1与连接节点5分离，所以输出约降低到-0.89V。但是，若变为强电介质读出期间t2，则从连接节点5提供电位，所以输出电位Vbb约恢复到-0.95V。在从强电介质逆反转期间t3开始到电荷导出期间t4，电位Vbb从约-0.95V单调增加到约-0.90V。如图5(b)所示，在强电介质写入期间t1，向强电介质写入端子3施加正脉冲状的电压，所以连接节点5的电位Vcp约为1.8V。在强电介质读出期间t2，Vcp保持在约-0.94V的负电位。在强电介质逆反转期间t3，因为逆向反转强电介质电容器6的极化，所以Vcp最大约为1.4V。在电荷导出期间t4，强电介质电容器6的两端短路，所以Vcp变为0V。即，输出端子11的电位Vbb的脉动电压约为0.06V，若在一周期平均，则约为0.92V。
如上所述，本发明实施方式1的电位发生电路利用强电介质电容器6的极化反转，所以通过施加正的脉冲状电压，在强电介质电容器6与常电介质电容器4的连接节点5中产生负电位。另外，为了变为导通状态，向N型MOS晶体管1、9的栅极施加电源电压，所以输出电压不会仅下降N型MOS晶体管1、9的阈值电压大小。并且，在现有基板偏压发生电路中由于使用常电介质电容器，所以必需始终向常电介质电容器施加脉冲状电压，但在本实施方式的电位发生电路中，因为利用基于强电介质电容器的剩余极化的电位发生，所以不必始终向强电介质电容器施加脉冲状电压，与现有基板偏压发生电路相比，改善了功效。
另外，上述说明了使用STB来作为强电介质电容器的材料的情况，便不限于STB，钛酸锆酸铅(Pb(Zr0.45Ti0.55)O3；PZT)等、只要是施加电压与积累电荷的关系具有磁滞特性的材料，不用说都可得到本实施方式的电位发生电路的动作特性。例如，即使聚偏氟乙烯三氟乙烯共聚物(P(VDF/TrFE))等高分子化合物，也可得到同样的动作特性。
另外，到达图4、5所示稳定电位之前所需时间、脉动起伏的大小随负荷阻抗12及负荷电容器10的值变化。因此，期望对应于提供电位的对象的电特性，设计、调节以负荷电容器10为首的电位发生电路各部的电路常数，以得到期望的输出特性。
(实施方式2)
图6(a)是表示本发明实施方式2的电位发生装置的示意结构框图。如图6(a)所示，本实施方式的电位发生装置具备实施方式1的电位发生电路14、控制电位发生电路14的控制电路13和检测电位发生电路14的输出电位的检测电路15。
在本实施方式中，控制电路13是按实施方式1的图3所示驱动方法来使电位发生电路14动作的电路。即，控制电路13在动作中按图3所示定时向电位发生电路14的端子2、3、7、8(参照图1)提供规定的电压。图6中的记号φ表示提供给电位发生电路14的各端子2、3、7、8的电压Vrg、Vwp、Vrp、Vog。控制电路13对应于从电位检测电路15提供的信号，使动作状态变化。
首先，说明控制电路13对应于从电位检测电路15提供的信号来动作或停止的情况。设第一规定值V1、第二规定值V2存在0＜V1＜V2的关系。电位检测电路15检测从电位发生电路14输出的电位绝对值|Vbb|，若|Vbb|在V1以下，则输出使控制电路13动作的信号，维持该状态，直到|Vbb|在V2以上，若|Vbb|在V2以上，则输出使控制电路13停止的信号，维持该状态，直到变为V1以下。
具体而言，如图6(b)所示，设第一规定值V1＝0.90V、第二规定值V2＝0.94V，则在从控制电路13为动作中、从电位发生电路14输出的电位的绝对值|Vbb|在0.90-0.94V之间的状态开始，|Vbb|上升，变为|Vbb|≥0.94V的状态的情况下，电位检测电路15输出使控制电路13停止的信号。之后，在|Vbb|下降，直到变为|Vbb|≤0.90V之前，电位检测电路15维持该状态、即维持使控制电路13停止的信号的输出，若为|Vbb|≤0.90V，则电位检测电路15输出使控制电路13动作的信号。另外，在|Vbb|上升，直到变为|Vbb|≥0.94V之前，电位检测电路15维持该状态、即维持使控制电路13动作的信号的输出，若为|Vbb|≥0.94V，则电位检测电路15输出使控制电路13停止的信号。
另外，为了使电位发生装置稳定动作，在两个动作阈值电压V1、V2上设置0.4V的差，但该值不限制本发明的任何原理。即，既可设定为0.4V以外的值，也可使用一个阈值。例如，电位检测电路15检测从电位发生电路14输出的电位绝对值|Vbb|，若在规定阈值V3以下，则输出使控制电路13动作的信号，若超过阈值V3，则输出使控制电路13停止的信号。
接着，说明控制电路13对应于从电位检测电路15输入的信号来变更向电位发生电路14提供电压的定时的情况。这是因为输出端子11的电压Vbb的绝对值|Vbb|如图5所示，在强电介质写入期间t1的最后瞬间变为最小值，接着在进入强电介质读出期间t2之后马上变为最大值，所以观测绝对值|Vbb|，控制电路13调节向电位发生电路14提供电压的定时，使最小值、最大值的幅度(脉动起伏)变小。即，电位检测电路15检测从电位发生电路14输出的电位绝对值|Vbb|，若|Vbb|在规定值以下V4，则向控制电路13输出结束电荷导出期间t4、使强电介质写入期间t1开始的信号。
具体而言，以图5为一例进行说明，Vbb在强电介质写入期间t1的开始时刻约为-0.90V，在结束之前约为-0.98V，所以电位检测电路15检测从电位发生电路14输出的电位绝对值|Vbb|，若|Vbb|在规定值V4以下、例如在V4＝0.91V以下，则向控制电路13输出结束电荷导出期间t4并使强电介质写入期间t1开始的信号。接受该信号后，控制电路13向电位发生电路14提供对应于强电介质写入期间t1的输出信号，若在规定时间t1之后移动到强电介质读出期间t2，则Vbb没有如图5(a)所示上升到约-0.89V，例如在约-0.90V之前，停止上升，减少到约-0.95V。从而，脉动起伏从约0.6V(＝0.95-0.89)减少到约0.5V(＝0.95-0.90)。这里，以必须经过电荷导出期间t4作为条件，即没有不经过电荷导出期间t4地从强电介质逆反转期间t3移动到强电介质写入期间t1，确定V4的值即可。
如上所述，通过设置电位检测电路15，对应于来自电位检测电路15的信号，使控制电路13控制电位发生电路14的状态变化，从而可在使输出电位Vbb稳定的同时，抑制电路的功耗。
(实施方式3)
图7是表示本发明实施方式3的电位发生装置的示意结构框图。本实施方式的电位发生装置具备第一控制电路16、第一电位发生电路17、第一电位检测电路18、第二控制电路19、第二电位发生电路20及第二电位检测电路21。这里，第一控制电路16、第一电位发生电路17及第一电位检测电路18和第二控制电路19、第二电位发生电路20及第二电位检测电路21分别是与上述实施方式2一样的电路结构，进行一样的动作。另外，第一控制电路16向第一电位发生电路17的各端子提供各电压(用φ1表示)的定时、与第二控制电路19向第二电位发生电路20的各端子提供各电压(用φ2表示)的定时当以图3所示t1-t4为1周期时偏差半周期。
例如，在前半个半周期中，第一控制电路16向第一电位发生电路17进行对应于强电介质读出期间t2的电压供给，在后半个半周期中，第二控制电路19向第二电位发生电路20进行对应于强电介质读出期间t2的电压供给。此时，在前半个半周期中，第二电位发生电路20未变为相当于强电介质读出期间t2的状态，N型MOS晶体管9(参照图1)为截止状态，第二电位发生电路20从输出端子开放。另外，在后半个半周期中，第一电位发生电路17未变为相当于强电介质读出期间t2的状态，N型MOS晶体管9(参照图1)为截止状态，第一电位发生电路17从输出端子开放。因此，在前半个半周期中，仅第一电位发生电路17变为相当于强电介质读出期间t2的状态，向输出端子提供电位，在后半个半周期中，仅第二电位发生电路20变为相当于强电介质读出期间t2的状态，向输出端子提供电位。
从而，实施方式2的电位发生装置在1个周期中仅1次变为强电介质读出期间t2，从连接端子提供电位，而本实施方式的电位发生装置在1个周期中两次变为强电介质读出期间t2，从连接端子提供电位，与实施方式2的电位发生装置相比，从电位发生电路17、20的输出端子提供电位的期间长，所以输出电压Vbb的脉动起伏变小。另外，因为由两个电位发生电路17、20提供电位，所以还可增大负荷电流。
如上所述，根据本实施方式的电位发生装置，通过设置两个实施方式2的电路，使其动作周期相差半周期，则可抑制输出电位的脉动起伏，增大负荷电流。例如，将第一电位发生电路17及第二电位发生电路20各自具备的负荷电容器的容量值设定为图1的负荷电容器10的电容值的1/2，使第一电位发生电路17及第二电位发生电路20的动作周期相差半周期，从而可以在与图4所示曲线一样的时间定数内稳定，且可得到脉动起伏比图4所示脉动起伏还小的输出电压。
在上述实施方式中，说明具备两个电位检测电路18、21的情况，但也可具备一个电位检测电路，将来自电位检测电路的输出信号输入两个控制电路16、19中。
(实施方式4)
图8是表示本发明实施方式4的半导体装置的示意结构电路图。本实施方式的半导体装置具备DRAM(Dynamic Random AccessMemory)存储器单元、实施方式2的电位发生装置22、及第三开关23。另外，各存储器单元由MOS晶体管25及电容器26构成，连接于位线(BL)24及字线(WL)27上。
DRAM为了补偿存储的损失、即漏电流引起的电容器26的电荷损失，必需在每个某一规定时间进行更新，因此功耗增大。本实施方式的半导体装置的特征在于通过在待机时使DRAM的字线27变为负电位，可降低从构成存储器单元的MOS晶体管25的亚阈值区域中的电容器26到接地电位的漏电流，从而可实现DRAM的低功耗。
如图8所示，各字线27经开关23连接电位发生装置22。在本实施方式的半导体装置中，在存储器单元动作时，开关23变为截止状态，切断字线27与电位发生装置22，在存储器单元待机时，开关23变为导通状态，连接字线27与电位发生装置22。由此，在待机时，从电位发生装置22向各存储器单元的MOS晶体管25的栅极提供负电位，可降低待机时从电容器26到接地电位的漏电流。另外，通过降低漏电流，可延长DRAM的再更新周期。因此，可实现比现有DRAM电路低的功耗。另外，即使在读出存储器单元的电容器26中积累的电荷形成的电位时的读出放大器中，漏电流也减少，所以可扩大极限，提高DRAM电路的可靠性。
如上所述，根据本实施方式的半导体装置，通过待机时向存储器单元的字线27施加实施方式2的电位发生装置22的输出，可降低待机时的存储器单元的漏电流，可实现低功耗。
在本实施方式中，为了节省面积而使用实施方式2的电位发生装置，但也可使用实施方式3的电位发生装置。另外，也可使用强电介质来作为存储器单元的电容器的材料，并且，只要是在存储器单元访问中具有传输门的半导体装置，则即使使用由场效应晶体管和阻抗构成的存储器单元等，不用说，也可得到与本实施方式的半导体装置一样的效果。
(实施方式5)
图9是表示本发明实施方式5的半导体装置的示意结构电路图。本实施方式的半导体装置包含SRAM(Static Random Access Memory)存储器单元、实施方式2的电位发生装置31及第四开关32。另外，各SRAM存储器单元由两个传输门34、34a和两个触发器35、35a构成，连接于位线(BL)33及字线(WL)36上。
本实施方式的半导体装置的特征在于通过使连接于SRAM传输门的栅极上的字线36变为负电位，可降低存储器单元的传输门34、34a的亚阈值区域中存储器单元的从触发器到接地电位的漏电流，从而可比以前的SRAM电路功耗低。
如图9所示，在各字线36上经开关32连接电位发生装置31。在本实施方式的半导体装置中，在存储器单元动作时，开关32变为截止状态，切断字线36与电位发生装置31，在存储器单元待机时，开关32变为导通状态，连接字线36与电位发生装置31。从而，待机时通过从电位发生装置31向各存储器单元的传输门的栅极施加负电位，可降低待机时存储器单元的漏电流，可低功耗。
如上所述，根据本实施方式的半导体装置，通过在待机时向存储器单元的字线36施加实施方式2的电位发生装置31的输出，从而可降低待机时的存储器单元的漏电流，可低功耗。
另外，在本实施方式中，为了节省面积而使用实施方式2的电位发生装置，但也可使用实施方式3的电位发生装置。另外，SRAM存储器单元不限于图9所示的基于触发器的结构，也可是使用阻抗的阻抗负荷型单元。
(实施方式6)
图10是表示本发明实施方式6的半导体装置的示意结构电路图。本实施方式的半导体装置包括作为P型场效应晶体管的P型MOS晶体管41、作为N型场效应晶体管的N型晶体管42、第五开关43及实施方式3的电位发生装置44。P型MOS晶体管41及N型MOS晶体管42串联连接，构成逆变器。这里，N型MOS晶体管42是可通过使基板电位变化使N型MOS晶体管的阈值电压变化的VTCMOS(VariableThreshold CMOS)。另外，在N型MOS晶体管42的基板上，经第五开关43连接实施方式3的电位发生装置44。
待机时通过增大N型MOS晶体管42的阈值电压，可降低N型MOS晶体管42的亚阈值区域中从电源电位Vdd到接地电位Vss的漏电流，但因此必需将N型MOS晶体管42的基板变为负电位。在本实施方式的半导体装置中，在逆变电路待机时，开关43变为导通状态，从电位发生装置44向N型MOS晶体管42的基板提供负电位，在逆变电路动作时，开关43变为截止状态，向N型MOS晶体管42的基板提供接地电位Vss。从而，在逆变电路待机时，N型MOS晶体管42的阈值电压变大，可降低漏电流，在逆变电路动作时，可提高驱动电流。
如上所述，通过待机时向N型MOS晶体管42的基板提供实施方式3的电位发生装置44的输出，与以前的VTCMOS相比，可降低待机时的漏电流。另外，动作时N型MOS晶体管的阈值比待机时小，所以可提高驱动电流。
另外，在本实施方式中，使用实施方式3的电位发生装置，但也可使用实施方式2的电位发生装置，此时也可得到一样的效果。另外，在本实施方式中说明构成逆变电路的情况，但不限于逆变电路，也可是使用VTCMOS的电路。
(实施方式7)
图11是表示本发明实施方式7的半导体装置的示意结构的框图。本实施方式的半导体装置包括第一电位发生装置51、第六开关52、高阈值P型MOS晶体管53、高阈值N型MOS晶体管56、第七开关57、第二电位发生装置58、和构成逻辑电路的低阈值P型MOS晶体管54及低阈值N型MOS晶体管55。这里，电位发生装置51、58都是图7所示实施方式3的电位发生装置。省略向高阈值P型MOS晶体管53及高阈值N型MOS晶体管56的各栅极提供正电位用的栅极控制线。
在本实施方式的半导体装置中，为了增大驱动电流，在逻辑电路中使用作为阈值电压低的MOS晶体管的低阈值MOS晶体管54、55，在漏电流成问题的部位、即逻辑电路与电源电位Vdd之间、及逻辑电路与接地电位Vss之间，使用作为阈值电压高的MOS晶体管的高阈值MOS晶体管53、56。这样，将使用不同阈值电压的MOS晶体管的电路称为MTCMOS(Multi Threshold CMOS)。
本实施方式的半导体装置在逻辑电路动作时，第七开关57变为截止状态，从栅极控制线(未图示)向高阈值N型MOS晶体管56的栅极提供正电位，且第六开关52变为导通状态，将第一电位发生装置51连接于高阈值P型晶体管53的栅极上，提供负电位。从而，可增大电路动作时的驱动电流。即，与现有的MTCMOS相比，可增大电路动作时的驱动电流。
另外，在逻辑电路待机时，第六开关52变为截止状态，从栅极控制线(未图示)向高阈值P型MOS晶体管53的栅极提供正电位，且第七开关57变为导通状态，将第二电位发生装置58连接于高阈值N型MOS晶体管56的栅极上，提供负电位。从而，可降低高阈值N型MOS晶体管56的亚阈值区域中从电源电位Vdd到接地电位Vss的漏电流。即，与现有的MTCMOS相比，可减小电路待机时的漏电流。
如上所述，通过向高阈值MOS晶体管的栅极提供负电位，可增大电路动作时的驱动电流，降低电路待机时的漏电流。
另外，逻辑电路不限制图11所示低阈值MOS晶体管54、55构成的电路，也可以是经阈值电压比构成逻辑电路的MOS晶体管还高的MOS晶体管向逻辑电路提供规定电位(电源电位、接地电位等)结构的电路。即，对向逻辑电路提供规定电位的高阈值P型MOS晶体管，在逻辑电路动作时从电位发生装置提供负电位，对向逻辑电路提供规定电位的高阈值N型MOS晶体管，在待机时从电位发生装置提供负电位。
产业上的可利用性
根据本发明，可实现使用现有供给泵电路的基板偏压发生电路中成为问题的、不发生N型MOS晶体管阈值电压引起的输出电位的电压下降、功效高的电位发生电路、电位发生装置及其驱动方法。另外，通过将其适用于半导体装置，可提供漏电流小的低功耗的半导体装置、或驱动电流大的半导体装置。

Claims (17)

1、一种电位发生电路，其中，具备
第一电容器；
串联连接于该第一电容器上的作为强电介质电容器的第二电容器；
输出端子；
将该输出端子接地的第三电容器；
将所述第一电容器及第二电容器的连接节点与所述输出端子连接的第一开关；及
连接所述连接节点与接地的第二开关，
在第一期间中，在所述第一开关及所述第二开关变为截止状态的状态下，向所述第一电容器的与所述连接节点对向的第一端子提供正电位，同时，将所述第二电容器的与所述连接节点对向的第二端子接地，
在所述第一期间之后的第二期间，将所述第一端子接地，且所述第一开关变为导通状态，
在所述第二期间之后的第三期间，所述第一开关变为截止状态，所述第二开关变为导通状态，且向所述第二端子提供正电位，
在所述第三期间之后的第四期间，将所述第二端子接地，
重复所述第一期间到所述第四期间，
所述第一开关及所述第二开关分别由MOS晶体管构成，
将构成所述第一开关及所述第二开关的所述MOS晶体管的基板连接到所述输出端子，
所述MOS晶体管为n型，
所述第一开关的源极连接于所述连接节点(5)，
所述第一开关的漏极连接于所述输出端子(11)，
所述第二开关的源极接地，
所述第二开关的漏极连接于所述连接节点(5)。
2、一种电位发生装置，其中，具备
权利要求1所述的电位发生电路；
控制电路，将驱动信号提供给所述电位发生电路，该驱动信号是将所述第一端子变为正电位，且将所述第二端子接地后，将所述第一端子接地，且将所述第一开关变为导通状态，之后，将所述第一开关及所述第二开关分别变为截止状态、导通状态，且将所述第二端子变为正电位，之后，将所述第二端子接地；和
电位检测电路，检测所述输出端子的输出电位，
所述电位检测电路将检测到的所述输出电位所对应的控制信号输出到所述控制电路，
所述控制电路对应于所述控制信号来输出或停止所述驱动信号。
3、根据权利要求2所述的电位发生装置，其特征在于：
所述电位检测电路在检测到的所述输出电位的绝对值在第一值以下的情况下，将使所述驱动信号输出的允许信号输出到所述控制电路，
维持所述允许信号的输出，直到所述绝对值在第二值以上，
在所述绝对值在所述第二值以上的情况下，将使所述驱动信号的输出停止的停止信号输出到所述控制电路，
维持所述停止信号的输出，直到所述绝对值变为所述第一值以下，
所述第一值大于0V，小于所述第二值。
4、一种电位发生装置的驱动方法，该电位发生装置具备权利要求1所述的电位发生电路、向该电位发生电路提供驱动信号的控制电路、和向该控制电路提供控制信号的电位检测电路，其中，包含
检测步骤，所述电位检测电路检测所述电位发生电路的所述输出端子的输出电位；
允许步骤，所述电位检测电路在检测到的所述输出电位的绝对值在第一值以下的情况下，将使所述驱动信号输出的允许信号输出到所述控制电路，维持所述允许信号的输出，直到所述绝对值在第二值以上；
禁止步骤，所述电位检测电路在所述绝对值为所述第二值以上的情况下，将使所述驱动信号的输出停止的停止信号输出到所述控制电路，维持所述停止信号的输出，直到所述绝对值在所述第一值以下；
驱动步骤，所述控制电路在接收到所述允许信号的情况下，向所述电位发生电路输出所述驱动信号；和
停止步骤，所述控制电路在接收到所述停止信号的情况下，停止向所述电位发生电路输出所述驱动信号，
所述第一值大于0V，小于所述第二值。
5、一种电位发生装置，其中，具备
权利要求1所述的电位发生电路；
控制电路，将驱动信号提供给所述电位发生电路，该驱动信号将所述第一端子变为正电位，且将所述第二端子接地后，将所述第一端子接地，且将所述第一开关变为导通状态，之后，将所述第一开关及所述第二开关分别变为截止状态、导通状态，且将所述第二端子变为正电位，之后，将所述第二端子接地；和
电位检测电路，检测所述输出端子的输出电位，
所述电位检测电路在检测到的所述输出端子的输出电位绝对值在规定值以下的情况下，输出规定信号，
所述控制电路，在输出向所述第一端子及所述第二端子提供接地电位、且提供将所述第一开关变为截止状态的电位及将所述第二开关变为导通状态的电位的所述驱动信号的状态下，当输入所述规定信号时，输出驱动信号，该驱动信号是向所述第一端子提供正电位，向所述第二端子提供接地电位，且提供将所述第一开关及所述第二开关变为截止状态的电位。
6、一种电位发生装置，其中，具备
权利要求1所述的第一电位发生电路；
第二电位发生电路，结构配备第四电容器、串联连接于该第四电容器上的作为强电介质电容器的第五电容器、将所述输出端子接地的第六电容器、将所述第四电容器及第五电容器的第二连接节点与所述输出端子连接的第三开关、及将所述第二连接节点接地的第四开关；
第一控制电路，将第一驱动信号提供给所述第一电位发生电路，该第一驱动信号是将所述第一端子变为正电位，且将所述第二端子接地后，将所述第一端子接地，且将所述第一开关变为导通状态，之后，将所述第一开关及所述第二开关分别变为截止状态、导通状态，且将所述第二端子变为正电位，之后，将所述第二端子接地；
第二控制电路，将第二驱动信号提供给所述第二电位发生电路，该第二驱动信号是将所述第四电容器的与所述第二连接节点对向的第三端子变为正电位，将所述第五电容器的与所述第二连接节点对向的第四端子接地后，将所述第三端子接地，且将第三开关变为导通状态，之后，将所述第三开关及所述第四开关分别变为截止状态、导通状态，且将所述第四端子变为正电位，之后，将所述第四端子接地；和
电位检测电路，检测所述输出端子的输出电位，
所述第一驱动信号的输出定时与所述第二驱动信号的输出定时相差半周期，
所述电位检测电路将检测到的所述输出电位所对应的控制信号输出到所述第一控制电路及第二控制电路，
所述第一控制电路对应于所述控制信号来输出或停止所述第一驱动信号，
所述第二控制电路对应于所述控制信号来输出或停止所述第二驱动信号，
所述第三开关的源极连接于所述第二连接节点，
所述第三开关的漏极连接于所述输出端子，
所述第四开关的源极接地，
所述第四开关的漏极连接于所述第二连接节点。
7、根据权利要求6所述的电位发生装置，其特征在于：
所述电位检测电路在检测到的所述输出电位的绝对值在第一值以下的情况下，将使所述第一驱动信号及所述第二驱动信号输出的允许信号输出到所述第一控制电路及所述第二控制电路，
维持所述允许信号的输出，直到所述绝对值在第二值以上，
在所述绝对值在所述第二值以上的情况下，将使所述第一驱动信号及所述第二驱动信号的输出停止的停止信号输出到所述第一控制电路及所述第二控制电路，
维持所述停止信号的输出，直到所述绝对值在所述第一值以下，
所述第一值大于0V，小于所述第二值。
8、一种权利要求6所述的电位发生装置的驱动方法，包含
检测步骤，所述电位检测电路检测所述输出端子的输出电位；
允许步骤，所述电位检测电路在检测到的所述输出电位的绝对值在第一值以下的情况下，将使所述第一驱动信号及第二驱动信号输出的允许信号输出到所述第一控制电路及第二控制电路，维持所述允许信号的输出，直到所述绝对值在第二值以上；
禁止步骤，所述电位检测电路在所述绝对值在所述第二值以上的情况下，将使所述第一驱动信号及第二驱动信号的输出停止的停止信号输出到所述第一控制电路及第二控制电路，维持所述停止信号的输出，直到所述绝对值在所述第一值以下；
第一驱动步骤，所述第一控制电路在接收所述允许信号的情况下，向所述第一电位发生电路输出所述第一驱动信号；
第一停止步骤，所述第一控制电路在接收所述停止信号的情况下，停止向所述第一电位发生电路输出所述第一驱动信号；
第二驱动步骤，所述第二控制电路在接收所述允许信号的情况下，在与所述第一驱动信号的输出定时相差半周期的定时，向所述第二电位发生电路输出所述第二驱动信号；和
第二停止步骤，所述第二控制电路在接收所述停止信号的情况下，停止向所述第二电位发生电路输出所述第二驱动信号，
所述第一值大于0V，小于所述第二值。
9、一种半导体装置，其中，具备
存储器单元；
第五开关；和
经该第五开关连接于所述存储器单元的字线上的、权利要求3所述的电位发生装置，
在所述存储器单元待机时，所述第五开关变为导通状态。
10、根据权利要求9所述的半导体装置，其特征在于：
所述存储器单元由场效应晶体管和电容器构成。
11、根据权利要求9所述的半导体装置，其特征在于：
所述存储器单元由场效应晶体管和触发器构成。
12、根据权利要求9所述的半导体装置，其特征在于：
所述存储器单元由场效应晶体管和阻抗构成。
13、一种半导体装置，其中，具备
权利要求2所述的电位发生装置；
N型场效应晶体管；和
连接所述电位发生装置的输出端子与所述N型场效应晶体管的基板的第六开关，
在所述N型场效应晶体管待机时，所述第六开关变为导通状态。
14、一种半导体装置，其中，具备
权利要求2所述的电位发生装置；
由场效应晶体管构成的逻辑电路；
连接该逻辑电路与规定电位的、具有比所述场效应晶体管的阈值电压大的阈值电压的高阈值P型场效应晶体管；和
连接该高阈值P型场效应晶体管的栅极与所述电位发生装置的第七开关，
该第七开关在所述逻辑电路动作时变为导通状态，在所述逻辑电路待机时变为截止状态。
15、一种半导体装置，其中，具备
权利要求2所述的电位发生装置；
由场效应晶体管构成的逻辑电路；
连接该逻辑电路与规定电位的、具有比所述场效应晶体管的阈值电压大的阈值电压的高阈值N型场效应晶体管；和
连接该高阈值N型场效应晶体管的栅极与所述电位发生装置的第八开关，
该第八开关在所述逻辑电路待机时变为导通状态，在所述逻辑电路动作时变为截止状态。
16、一种驱动权利要求14所述的半导体装置的方法，其中，包含
动作步骤，在所述逻辑电路动作时，将所述第七开关变为导通状态，从所述电位发生装置向所述高阈值P型场效应晶体管的栅极提供负电位；和
待机步骤，在所述逻辑电路待机时，将所述第七开关变为截止状态，向所述高阈值P型场效应晶体管的栅极提供正电位。
17、一种驱动权利要求15的半导体装置的方法，其中，包含
待机步骤，在所述逻辑电路待机时，将所述第八开关变为导通状态，从所述电位发生装置向所述高阈值N型场效应晶体管的栅极提供负电位；和
动作步骤，在所述逻辑电路动作时，将所述第八开关变为截止状态，向所述高阈值N型场效应晶体管的栅极提供正电位。
CNB028145615A 2001-12-20 2002-12-19 电位发生电路、电位发生装置和用它的半导体装置和其驱动方法 Expired - Fee Related CN100345075C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP387034/2001 2001-12-20
JP2001387034 2001-12-20

Publications (2)

Publication Number Publication Date
CN1533525A CN1533525A (zh) 2004-09-29
CN100345075C true CN100345075C (zh) 2007-10-24

Family

ID=19188022

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028145615A Expired - Fee Related CN100345075C (zh) 2001-12-20 2002-12-19 电位发生电路、电位发生装置和用它的半导体装置和其驱动方法

Country Status (6)

Country Link
US (1) US6809953B2 (zh)
EP (1) EP1349030A1 (zh)
JP (1) JP3740577B2 (zh)
CN (1) CN100345075C (zh)
AU (1) AU2002357606A1 (zh)
WO (1) WO2003054652A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004093088A1 (ja) * 2003-04-10 2004-10-28 Fujitsu Limited 強誘電体メモリおよびそのデータ読み出し方法
JP4143054B2 (ja) * 2004-08-19 2008-09-03 株式会社東芝 電圧生成回路
KR100648280B1 (ko) * 2005-01-04 2006-11-23 삼성전자주식회사 반도체 메모리 장치 및 그것의 워드라인 전압 공급 방법
DE602005015413D1 (de) 2005-02-11 2009-08-27 St Microelectronics Res & Dev Selbstregulierende Ladungspumpe
JP4291295B2 (ja) * 2005-04-08 2009-07-08 エルピーダメモリ株式会社 論理回路
KR100732277B1 (ko) * 2005-05-30 2007-06-25 주식회사 하이닉스반도체 불휘발성 강유전체 메모리를 포함하는 ｒｆｉｄ에서의 변/복조 장치
US20080285367A1 (en) * 2007-05-18 2008-11-20 Chang Ho Jung Method and apparatus for reducing leakage current in memory arrays
CN102210089A (zh) 2008-11-10 2011-10-05 Nxp股份有限公司 电容性dc-dc转换器
EP2704063B1 (en) 2012-08-29 2015-07-15 Nxp B.V. Detection arrangement
US10928433B2 (en) * 2015-09-30 2021-02-23 Osaka University Method and program for calculating potential, current, and peripheral electromagnetic field in electric circuit

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5198706A (en) * 1991-10-15 1993-03-30 National Semiconductor Ferroelectric programming cell for configurable logic
WO1995026570A1 (fr) * 1994-03-29 1995-10-05 Olympus Optical Co., Ltd. Dispositif a memoire ferro-electrique
CN1239576A (zh) * 1997-07-18 1999-12-22 罗姆股份有限公司 带处理功能的存储器
JP2000349251A (ja) * 1999-06-09 2000-12-15 Nissan Motor Co Ltd 半導体装置
CN1313603A (zh) * 2000-03-09 2001-09-19 松下电子工业株式会社 半导体存储装置的数据读出及数据写入方法和驱动方法
US6327172B1 (en) * 1999-05-19 2001-12-04 Semiconductor Technology Academic Research Center Ferroelectric non-volatile memory device

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6476588A (en) 1987-09-18 1989-03-22 Sony Corp Dynamic random access memory
JP2869989B2 (ja) 1989-01-12 1999-03-10 セイコーエプソン株式会社 静的昇圧回路
JP2736483B2 (ja) 1992-03-03 1998-04-02 三菱電機株式会社 電圧発生装置
JPH06119773A (ja) 1992-10-06 1994-04-28 Hitachi Ltd 半導体メモリ
KR0169157B1 (ko) 1993-11-29 1999-02-01 기다오까 다까시 반도체 회로 및 mos-dram
JP4067582B2 (ja) 1993-11-29 2008-03-26 株式会社ルネサステクノロジ 半導体回路
US5541870A (en) * 1994-10-28 1996-07-30 Symetrix Corporation Ferroelectric memory and non-volatile memory cell for same
US5471421A (en) 1994-12-16 1995-11-28 Sun Microsystems, Inc. Storage cell using low powered/low threshold CMOS pass transistors having reduced charge leakage
US5581500A (en) 1994-12-16 1996-12-03 Sun Microsystems, Inc. Memory cell with power supply induced reversed-bias pass transistors for reducing off-leakage current
JP3463269B2 (ja) 1995-04-21 2003-11-05 日本電信電話株式会社 Ｍｏｓｆｅｔ回路
DE69632098T2 (de) 1995-04-21 2005-03-24 Nippon Telegraph And Telephone Corp. MOSFET Schaltung und ihre Anwendung in einer CMOS Logikschaltung
JPH09161480A (ja) 1995-12-01 1997-06-20 Hitachi Ltd 半導体集積回路装置
KR100297874B1 (ko) * 1997-09-08 2001-10-24 윤종용 강유전체랜덤액세스메모리장치
US6198652B1 (en) * 1998-04-13 2001-03-06 Kabushiki Kaisha Toshiba Non-volatile semiconductor integrated memory device
JP3780713B2 (ja) * 1998-08-25 2006-05-31 富士通株式会社 強誘電体メモリ、強誘電体メモリの製造方法及び強誘電体メモリの試験方法
US6066943A (en) * 1998-10-08 2000-05-23 Texas Instruments Incorporated Capacitive-summing switch-mode power conversion control
JP2000123578A (ja) * 1998-10-13 2000-04-28 Sharp Corp 半導体メモリ装置
DE19913571C2 (de) * 1999-03-25 2002-11-07 Infineon Technologies Ag Integrierter Speicher mit Speicherzellen, die je einen ferroelektrischen Speichertransistor aufweisen
JP4253734B2 (ja) * 1999-09-02 2009-04-15 Ｏｋｉセミコンダクタ株式会社 強誘電体メモリ装置およびその装置からのデータ読み出し方法
JP3775716B2 (ja) * 2000-05-25 2006-05-17 シャープ株式会社 強誘電体型記憶装置およびそのテスト方法
JP3606233B2 (ja) * 2000-06-29 2005-01-05 セイコーエプソン株式会社 半導体集積回路、その半導体集積回路を多数備えた半導体装置、及びその半導体装置を用いた電子機器
JP2002042496A (ja) * 2000-07-26 2002-02-08 Matsushita Electric Ind Co Ltd 強誘電体メモリ
US6459609B1 (en) * 2001-12-13 2002-10-01 Ramtron International Corporation Self referencing 1T/1C ferroelectric random access memory

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5198706A (en) * 1991-10-15 1993-03-30 National Semiconductor Ferroelectric programming cell for configurable logic
WO1995026570A1 (fr) * 1994-03-29 1995-10-05 Olympus Optical Co., Ltd. Dispositif a memoire ferro-electrique
CN1239576A (zh) * 1997-07-18 1999-12-22 罗姆股份有限公司 带处理功能的存储器
US6327172B1 (en) * 1999-05-19 2001-12-04 Semiconductor Technology Academic Research Center Ferroelectric non-volatile memory device
JP2000349251A (ja) * 1999-06-09 2000-12-15 Nissan Motor Co Ltd 半導体装置
CN1313603A (zh) * 2000-03-09 2001-09-19 松下电子工业株式会社 半导体存储装置的数据读出及数据写入方法和驱动方法

Also Published As

Publication number Publication date
WO2003054652A1 (fr) 2003-07-03
JPWO2003054652A1 (ja) 2005-04-28
EP1349030A1 (en) 2003-10-01
JP3740577B2 (ja) 2006-02-01
US6809953B2 (en) 2004-10-26
US20030197548A1 (en) 2003-10-23
CN1533525A (zh) 2004-09-29
AU2002357606A1 (en) 2003-07-09

Similar Documents

Publication Publication Date Title
US7102422B1 (en) Semiconductor booster circuit having cascaded MOS transistors
CN1689230A (zh) 电压发生电路、电压发生装置、半导体器件及其驱动方法
US7514984B2 (en) Charge pumping circuit and direct current converting apparatus using the same
CN100345075C (zh) 电位发生电路、电位发生装置和用它的半导体装置和其驱动方法
CN1742431A (zh) 非易失性闩锁电路及其驱动方法
JPH0249057B2 (zh)
JPH05342869A (ja) 基板電圧発生回路
JP3647434B2 (ja) チャージポンプ回路
CN1681042A (zh) 使用铁电存储器作数据存储的方法、电路及生产方法
CN1674155A (zh) 电源电路及具备该电源电路的半导体存储装置
US8670280B2 (en) Charge pump circuit, nonvolatile memory, data processing apparatus, and microcomputer application system
US9030891B2 (en) Charge pump circuit and memory
CN1305139C (zh) 强电介质存储装置
CN1754228A (zh) 差分双浮动栅电路和编程方法
CN1717746A (zh) 非易失性存储器单元及其控制方法
CN1327552A (zh) 用于低功率集成电路的快速芯片内电压产生器
US20060203594A1 (en) Large voltage generation in semiconductor memory device
CN1637932A (zh) 铁电存储装置、电子设备、以及驱动方法
US20160291629A1 (en) Charge pump and voltage generation circuit
US20060097776A1 (en) Voltage applying circuit
US20230188056A1 (en) Self-charging droplet capacitor for harvesting low-level ambient energy
JP2004129019A (ja) 内部負電源生成回路及びそれを有する半導体メモリ
US20160241141A1 (en) Voltage generator
CN1637931A (zh) 存储电路、半导体装置、电子设备以及驱动方法
JP3884829B2 (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20071024

Termination date: 20100119