CN1571067A - 铁电体存储器 - Google Patents

铁电体存储器 Download PDF

Info

Publication number
CN1571067A
CN1571067A CNA2004100031044A CN200410003104A CN1571067A CN 1571067 A CN1571067 A CN 1571067A CN A2004100031044 A CNA2004100031044 A CN A2004100031044A CN 200410003104 A CN200410003104 A CN 200410003104A CN 1571067 A CN1571067 A CN 1571067A
Authority
CN
China
Prior art keywords
electrode
ferroelectric
voltage
storage according
ferroelectric film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100031044A
Other languages
English (en)
Other versions
CN100461294C (zh
Inventor
松下重治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN1571067A publication Critical patent/CN1571067A/zh
Application granted granted Critical
Publication of CN100461294C publication Critical patent/CN100461294C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • E—FIXED CONSTRUCTIONS
    • E01—CONSTRUCTION OF ROADS, RAILWAYS, OR BRIDGES
    • E01D—CONSTRUCTION OF BRIDGES, ELEVATED ROADWAYS OR VIADUCTS; ASSEMBLY OF BRIDGES
    • E01D21/00—Methods or apparatus specially adapted for erecting or assembling bridges
    • E—FIXED CONSTRUCTIONS
    • E01—CONSTRUCTION OF ROADS, RAILWAYS, OR BRIDGES
    • E01H—STREET CLEANING; CLEANING OF PERMANENT WAYS; CLEANING BEACHES; DISPERSING OR PREVENTING FOG IN GENERAL CLEANING STREET OR RAILWAY FURNITURE OR TUNNEL WALLS
    • E01H1/00—Removing undesirable matter from roads or like surfaces, with or without moistening of the surface
    • E01H1/10—Hydraulically loosening or dislodging undesirable matter; Raking or scraping apparatus ; Removing liquids or semi-liquids e.g., absorbing water, sliding-off mud
    • E01H1/101—Hydraulic loosening or dislodging, combined or not with mechanical loosening or dislodging, e.g. road washing machines with brushes or wipers
    • E01H1/103—Hydraulic loosening or dislodging, combined or not with mechanical loosening or dislodging, e.g. road washing machines with brushes or wipers in which the soiled loosening or washing liquid is removed, e.g. by suction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Architecture (AREA)
  • Civil Engineering (AREA)
  • Structural Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明提供一种通过提高读出容限而能够抑制数据的误读出等发生的铁电体存储器，该铁电体存储器设置有：向所述第一电极施加读出电压VR的电路，和在与所述铁电体膜的电容量值Cf0及Cf1的差异相对应的第二电极的电位差为VS以上的情况下，能够检测出所述铁电体膜的电容量值Cf0及Cf1的差异的检测电路。而且，所述第二电极的电容量值C2，按满足下式而设定：Cf0＜C2≤1/2×{(Cf1－Cf0)VR/VS－(Cf1+Cf0)}。

Description

铁电体存储器
技术领域
本发明是关于铁电体存储器，特别是关于具有铁电体电容器的铁电体存储器。
背景技术
近年来，铁电体存储器中作为高速、低消费电力的不易失性存储器受到了注目。为此，努力进行了关于铁电体存储器的研究开发。图11是现有的最常使用的1T1C型铁电体存储器的代表性电路，图12是与图11相对应的截面结构图。参照图11及图12，在该现有的结构中，在半导体基板101表面上的既定区域形成有元件分离区域102。在由元件分离区域102所包围的元件形成区域内，相隔既定的间隔形成源极区域103及漏极区域104。在位于源极区域103与漏极区域104之间的沟道区域上，通过栅极绝缘膜105形成构成字线(WL)的栅极电极106。在漏极区域104上电气连接有比特线(BL)113。
而且，在源极区域103，通过插头电极108连接有下部电极109。在下部电极109上，通过铁电体膜110形成构成板线(PL)的上部电极111。由该下部电极109、铁电体膜110、以及上部电极111构成铁电体电容器112。而且，由源极区域103及漏极区域104、栅极绝缘膜105、栅极电极106而构成晶体管107。该晶体管107具有作为进行选择存储单元的开关的功能。而且，如图11所示，一个存储单元100，由一个晶体管107与一个铁电体电容器112所构成。这样的存储单元结构，被称为1T1C型铁电体存储器。该1T1C型由于在DRAM中具有将积蓄用的电容器变换为铁电体电容器的结构，所以容易利用现有的DRAM设计手法。
而且，现有还开发了仅由一个铁电体电容器构成一个存储单元的单纯矩阵型铁电体存储器。图13是现有的单纯矩阵型铁电体存储器的电路图，图14是与图13相对应的截面图。参照图13及图14，在现有的单纯矩阵型铁电体存储器中，在比特线(BL)201上形成铁电体膜202。而且，在该铁电体膜202上，在与比特线201交叉的方向上形成字线(WL)203。由该比特线(BL)201、铁电体膜202、以及字线(WL)203而构成铁电体电容器210。如图13所示，在该单纯矩阵型铁电体存储器中，一个存储单元200仅由一个铁电体电容器210构成。因此，能够达到存储单元小型化与高集成化的目的。
但是，在上述1T1C型及单纯的矩阵型铁电体存储器中，通常在数据的读出时，必须需要改变铁电体膜极化方向的极化反转。重复进行这样的极化反转时，会产生残留极化值低下等极化疲劳恶化的不优选的情况。
因此，现有，开发了具有不产生极化反转的读出方法的FET型铁电体存储器。该FET型铁电体存储器，例如在特开2002-251877号公告中有说明。
而且，作为FET型铁电体存储器，已知的有在晶体管的栅电极部形成铁电体电容器的MFIS-FET(Metal Ferroelectric InsulatorSemiconductor-Field Effect Transistor：金属·铁电体·绝缘体·半导体-电场效应晶体管)，或MFMIS-FET(Metal Ferroelectric Metal InsulatorSemiconductor-Field Effect Transistor：金属·铁电体·金属·绝缘体·半导体-电场效应晶体管)型的铁电体存储器。
图15是表示用现有的MFMIS-FET作为存储单元的一个晶体管(FET)型的铁电体存储器的电路图。图16是与图15对应的截面结构图。参照图15及图16，在该FET型的铁电体存储器中，在半导体基板301的表面形成有阱区域302。而且，在阱区域302的表面以既定的间隔形成源极区域303及漏极区域304。在位于源极区域303与漏极区域304之间的沟道区域上，通过栅极绝缘膜305形成栅极电极306。
在栅极电极306上通过铁电体膜307形成字线(WL)308。漏极区域304与比特线(BL)310电气相连接。源极区域303与板线(PL)311电气连接。阱区域302与源极线(SL)312电气连接。由栅极电极306、铁电体膜307、以及字线(WL)308构成一个晶体管型的铁电体电容器315。而且，由源极区域303、漏极区域304、栅极绝缘膜305、以及栅极电极306构成晶体管309。在这种情况下，一个存储单元300具有在一个晶体管309的栅极部上形成铁电体电容器315的结构。
而且，在上述特开2002-251877号公告中公开的FET型的铁电体存储器中，还提出了利用由极化状态的不同而引起电容量不同的不产生极化反转的读出方法。
但是，在上述特开2002-251877号公告中公开的FET型的铁电体存储器中，没有公开通过增大在读出所记忆的数据“0”或“1”的信息时的信号电位差而提高读出容限的方法。因此，就有可能出现读取数据“0”或“1”的信息时的信号电位差比可读取的最小信号电位差要小的情况。在这样的情况下，就可能发生数据的误读出等问题。
发明内容
本发明的一个目的是提供一种通过提高读出容限能够抑制误读出发生的铁电体存储器。
本发明的第一形式的铁电体存储器，具备：包含具有在初期状态能够取得不同的电容量值Cf0及Cf1的铁电体膜、和夹持铁电体膜而形成的第一电极与第二电极的铁电体电容器的存储器单元；向上述第一电极施加读出电压VR的电路；和在与上述铁电体膜的电容量值Cf0及Cfl的差异相对应的第二电极的电位差为VS以上的情况下，能够检测出铁电体膜的电容量值Cf0及Cf1的差异的检测电路，上述第二电极的电容量C2的值，按满足下式而设定：
Cf0＜C2≤1/2×{(Cf1-Cf0)VR/VS-(Cf1+Cf0)}。
在上述第一形式的铁电体存储器中，如上上述，由于通过将第二电极的电容量C2的值设定得满足上式，能够使与铁电体膜的电容量值Cf0及Cf1的差异相对应的第二电极的电位差在检测界限电压VS以上，所以能够提高读出容限，由此能够抑制数据的误读出等的发生。
在上述第一形式的铁电体存储器中，优选第二电极的电容量C2的值实质上为C2＝(Cf1×Cf0)1/2。由于根据这样的结构能够使与铁电体膜的电容量值Cf0及Cf1的差异相对应的第二电极的电位差达到最大，所以能够进一步提高读出容限。
在上述第一形式的铁电体存储器中，优选在数据的读出时，在相对于读出电压的施加方向而保持相反方向的极化方向的数据的情况下，向铁电体膜所施加的电压，比铁电体膜的极化反转的电压要小。根据这样的结构，在能够提高读出容限的同时，还能够防止在数据的读出时铁电体膜的极化反转。由此，能够提高读出容限，同时能够抑制极化疲劳恶化。
在这种情况下，数据的读出时，也可以在保持与读出电压的施加方向相同方向的极化方向的数据的情况下，使向铁电体膜所施加的电压，比铁电体膜的极化反转的电压要大。根据这样的结构，由于在数据的读出时没有铁电体膜的极化反转，所以也不会产生问题。
在上述第一形式的铁电体存储器中，优选存储单元包含晶体管的栅极电极连接于第二电极的存储单元。根据这样的结构，在FET型的铁电体存储器中，能够得到可提高读出容限的结构。
在晶体管的栅极电极连接于上述第二电极的的铁电体存储器中，优选检测电路包含电流读出放大器。根据这样的结构，在FET型的铁电体存储器中，使用电流读出放大器能够容易地检测出铁电体膜的电容量值Cf0及Cf1的差异。
在晶体管的栅极电极连接于上述第二电极的铁电体存储器中，第一电极也可以连接于字线。
在上述第一形式的具有向铁电体膜所施加的电压比铁电体膜的极化反转的电压要小的结构的铁电体存储器中，优选存储单元包含由在相互交叉方向上延长形成的第一电极及第二电极、和在上述第一电极及第二电极之间配置的上述铁电体膜构成的铁电体电容器的存储单元。根据这样的结构，在单纯矩阵型的铁电体存储器中，不伴随着极化反转，能够得到可提高读出容限的结构。由此，在单纯矩阵型的铁电体存储器中，不伴随着极化反转，能够抑制数据的误读出等的发生。
在包含由上述第一电极及第二电极与铁电体膜组成的铁电体电容器所构成的存储单元的铁电体存储器中，检测电路包含电压读出放大器。根据这样的结构，在FET强型的铁电体存储器中，使用电压读出放大器能够容易地检测出铁电体膜的电容量值Cf0及Cf1的差异。
还有，在包含由上述第一电极及第二电极与铁电体膜组成的铁电体电容器所构成的存储单元的铁电体存储器中，可以为第一电极是字线，第二电极是比特线。
在上述第一形式的具有向铁电体膜所施加的电压比铁电体膜的极化反转的电压要小的结构的铁电体存储器中，优选存储单元包含第二电极与晶体管的源极区域及漏极区域的一方相连接的存储单元。根据这样的结构，在1T1C型铁电体存储器中，不伴随着极化反转，能够得到可提高读出容限的结构。由此，在1T1C型的铁电体存储器中，不伴随着极化反转，能够抑制数据的误读出等的发生。
在上述第二电极与晶体管的源极区域及漏极区域的一方相连接的铁电体存储器中，优选检测电路包含电压读出放大器。根据这样的结构，在1T1C强型的铁电体存储器中，使用电压读出放大器能够容易地检测出铁电体膜的电容量值Cf0及Cf1的差异。
还有，在上述第二电极与晶体管的源极区域及漏极区域的一方相连接的铁电体存储器中，第一电极也可以与板线相连接。
在上述第一形式的铁电体存储器中，还可以进而设置选择与行地址相对应的上述第一电极的行解码器，向第一电极施加读出电压VR的电路可包含在行解码器内。
在上述第一形式的铁电体存储器中，初期状态也可以是不施加电压的初期状态。
本发明的第二形式的铁电体存储器，具有：包含具有在初期状态能够取得不同的电容量值Cf0及Cf1的铁电体膜、和夹持上述铁电体膜而形成的第一电极与第二电极的铁电体电容器的存储器单元；向第一电极施加读出电压VR的装置；和在与上述铁电体膜的电容量值Cf0及Cf1的差异相对应的第二电极的电位差为VS以上的情况下，能够检测出上述铁电体膜的电容量值Cf0及Cf1的差异的检测装置，上述第二电极的电容量C2的值，按满足下式而设定：
Cf0＜C2≤1/2×{(Cf1-Cf0)VR/VS-(Cf1+Cf0)}。
在上述第二形式的铁电体存储器中，如上上述，由于通过将第二电极的电容量C2的值设定得满足上式，能够使与铁电体膜的电容量值Cf0及Cf1的差异相对应的第二电极的电位差在检测界限电压VS以上，所以能够提高读出容限。由此能够抑制数据的误读出等的发生。
在上述第二形式的铁电体存储器中，优选第二电极的电容量C2的值实质上为C2＝(Cf1×Cf0)1/2。由于根据这样的结构能够使与铁电体膜的电容量值Cf0及Cf1的差异相对应的第二电极的电位差达到最大，所以能够进一步提高读出容限。
在上述第二形式的铁电体存储器中，优选在数据的读出时，在保持对于上述读出电压的施加方向而为相反方向的极化方向的数据的情况下，向铁电体膜所施加的电压，比铁电体膜的极化反转的电压要小。根据这样的结构，在能够提高读出容限的同时，还能够防止在数据的读出时铁电体膜的极化反转。由此，能够提高读出容限，同时能够抑制极化疲劳恶化。
在上述第二形式的铁电体存储器中，优选存储单元包含晶体管的栅极电极连接于上述第二电极的存储单元。根据这样的结构，在FET型的铁电体存储器中，能够得到可提高读出容限的结构。
在上述第二形式的具有向铁电体膜所施加的电压比铁电体膜极化反转的电压要小的结构的铁电体存储器中，优选存储单元包含由在相互交叉方向上延长形成的第一电极及第二电极、和在第一电极及第二电极之间配置的铁电体膜构成的铁电体电容器的存储单元。根据这样的结构，在单纯矩阵型的铁电体存储器中，不伴随着极化反转，能够得到可提高读出容限的结构。由此，在单纯矩阵型的铁电体存储器中，不伴随着极化反转，能够抑制数据的误读出等的发生。
在上述第二形式的具有向铁电体膜所施加的电压比铁电体膜极化反转的电压要小的结构的铁电体存储器中，优选存储单元包含第二电极与晶体管的源极区域及漏极区域的一方相连接的存储单元。根据这样的结构，在1T1C型铁电体存储器中，不伴随着极化反转，能够得到可提高读出容限的结构。由此，在1T1C型的铁电体存储器中，不伴随着极化反转，能够抑制数据的误读出等的发生。
在上述第二形式的铁电体存储器中，初期状态也可以是不施加电压的初期状态。
附图说明
图1是表示本发明实施方式1的单纯矩阵型铁电体存储器的全体结构的电路图。
图2是为了说明图1所示实施方式1的铁电体存储器的数据读出动作的等价电路图。
图3是为了说明实施方式1的铁电体存储器的数据读出动作的特性图。
图4是表示本发明实施方式1的实验中所使用的铁电体电容器的滞后特性。
图5是表示本发明实施方式1的实验中所使用的读出动作中读出电压脉冲的图。
图6是表示本发明实施方式1的实验中所使用的读出动作中比特线上所发生的脉冲波形的图。
图7是表示本发明实施方式2的1T1C型铁电体存储器的全体结构的电路图。
图8是为了说明图7所示实施方式2的铁电体存储器的数据读出动作的等价电路图。
图9是表示本发明实施方式3的FET型铁电体存储器的全体结构的电路图。
图10是为了说明图9所示实施方式3的铁电体存储器的数据读出动作的等价电路图。
图11是现有的1T1C型铁电体存储器的电路图。
图12是图11所示的现有的1T1C型铁电体存储器的截面图。
图13是表示现有的单纯矩阵型铁电体存储器的电路图。
图14是图13所示的现有的单纯矩阵型铁电体存储器的截面图。
图15是现有的FET型(MFMIS-FET型)铁电体存储器的电路图。
图16是表示图15中所示FET型铁电体存储器的截面图。
具体实施方式
下面基于附图对本发明的实施方式加以说明。
(实施方式1)
首先，参照图1，对实施方式1的单纯矩阵型铁电体存储器的全体结构加以说明。在该实施方式1的铁电体存储器中，存储单元阵列50是由多个存储单元1配置成矩阵状而构成(在图1中为了说明的方便，仅表示了9个存储单元)。构成各存储单元1的铁电体电容器2的一方的端子连接于字线WL0～WL2，铁电体电容器2另一方的端子连接于比特线BL0～BL2。也就是说，在该实施方式1中，一个的存储单元1仅由一个铁电体电容器2所构成。还有，铁电体电容器2包含在不施加电压的初期状态能够取得不同电容量值Cf0及Cf1的铁电体膜。
各字线WL0～WL2连接于行解码器31，而且，各比特线BL0～BL2连接于列解码器32。
由外部指定的行地址及列地址，输入地址线33。该行地址及列地址由地址线33转送向地址锁存器34。在地址锁存器34所闭锁的各地址中，行地址通过地址缓冲器35转送向行解码器31，列地址通过地址缓冲器35转送向列解码器32。
行解码器31在各字线WL0～WL2中，选择与地址锁存器34中所闭锁的行地址相对应的字线，控制各字线的电位，与动作模式相对应。
列解码器32在各比特线BL0～BL2中，选择与地址锁存器34中所闭锁的列地址相对应的比特线，控制各比特线的电位，与动作模式相对应。
这里，在实施方式1中，行解码器31包含在数据读出时为了向字线WL0～WL2施加读出电压VR的读出电压施加电路41。该读出电压施加电路41是本发明的“施加读出电压VR的装置”的一例。
由外部所指定的数据输入数据引线36，该数据从数据引线36通过输入缓冲器37转送向列解码器32。列解码器32控制各比特线BL0～BL2的电位为与该数据相对应的电位。
而且，在实施方式1中，从任意的存储单元1所读出的数据从各比特线BL0～BL2经列解码器32向读出放大器38转送。读出放大器38是电压读出放大器。还有，读出放大器38是本发明的“能够检测铁电体膜的电容量值Cf0及Cf1的差异的检测装置”的一例。由读出放大器38所判别的数据，从输出缓冲器39经数据引线36向外部输出。
还有，上述各电路(31～39、41)的动作，是由控制电路40所控制。
这里，包含该实施方式1的铁电体电容器2的存储单元，如图2所示，铁电体电容器2由相互交叉延长的字线WL及比特线BL、以及字线WL与比特线BL所夹持的铁电体膜所构成。也就是说，字线WL及比特线BL分别具有作为铁电体电容器2的一方的电极(第一电极)以及另一方电极(第二电极)的功能。而且，比特线BL的电容量(比特线容量)用CB来表示，还有，比特线容量CB是本发明的“第二电极中电容量C2”的一例。
图2所示的节点A的电位表示比特线BL中所出现的电位VB(VB0、VB1)。在该节点A上连接有检测比特线BL中所出现的电位(VB0、VB1)的差异的装置(图1的读出放大器38)。
图3表示了铁电体存储器的滞后特性。参照图3，纵坐标是表示铁电体电容器所保持的极化的电荷量Q，横坐标是表示施加于铁电体电容器的电压V。这里，残留极化保持在正的一侧的电荷量的情况下的数据为“0”，残留极化保持在负的一侧的电荷量的情况下的数据为“1”。而且，在铁电体电容器中记忆数据“0”的情况下的比特线容量的负荷线是L0，从负荷线L0的状态对字线WL施加读出电压VR时的负荷线是L0a。而且，在铁电体电容器中记忆数据“1”的情况下的比特线容量的负荷线是L1，从负荷线L1的状态对字线WL施加读出电压VR时的负荷线是L1a。
以下参照图2及图3，对提高读出容限的存储器的结构加以说明。在向字线WL施加读出电压VR的情况下，设表示数据“0”及数据“1”的电荷量Q变化率的电容量分别是Cf0及Cf1，(Cf1＞Cf0)。而且，在保持数据“0”及数据“1”的情况下向字线WL施加读出电压VR时，节点A中所出现的比特线电位VB分别为VB0及VB1。在这种情况下，增大比特线BL的电位差(VB1-VB0)，能够提高读出容限。保持数据“0”的情况下读出时的比特线电位VB0，以及保持数据“1”的情况下读出时的比特线电位VB1，分别由下面的式(1)及式(2)所表示。
VB0＝Cf0/(Cf0+CB)×VR    ----  (1)
VB1＝Cf1/(Cf1+CB)×VR    ----  (2)
从上述式(1)及式(2)，保持数据“0”与数据“1”的情况下比特线上所出现的电位差(VB1-VB0)由以下的式(3)所表示。
VB1-VB0＝Cf1/(Cf1+CB)×VR-Cf0/(Cf0+CB)×VR
＝{1/(1+CB/Cf1)-1/(1+CB/Cf0)}×VR
＝{(CB/Cf0-CB/Cf1)/(1+CB/Cf1)·(1+CB/Cf0)}×VR
                              ----  (3)
这里，设CB/Cf0＝X，Cf0/Cf1＝K，则有KX＝CB/Cf1，将它们代入上述式(3)，得到以下的式(4)。
VB1-VB0＝(1-K)·X/(KX2+(1+K)X+1)×VR
＝(1-K)/(KX+1/X+(1+K))×VR    ----  (4)
这里，将算术平均数≥几何平均数应用于上述式(4)的分母部分KX+1/X，可得到下式(5)。
(KX+1/X)/2≥(KX·1/X)1/2＝K1/2
KX+1/X≥2K1/2                 ----  (5)
将上式(5)代入式(4)的分母部分KX+1/X，可得到下式(6)。
VB1-VB0≤{(1-K)/(2K1/2+1+K)}×VR
≤{(1-K)/(1+K1/2)2}×VR       ----  (6)
在上述式(6)中，由于KX+1/X是分母部分，所以利用算术平均数≥几何平均数，≥就变为≤。这里，在式(6)中，等号成立时，根据算术平均数＝几何平均数，是KX＝1/X的情况，将其变形为X＝1/K1/2，将上述X＝CB/Cf0，K＝Cf0/Cf1代入，得到CB/Cf0＝1/(Cf0/Cf1)1/2，两边同乘以Cf0，得到CB＝(Cf0·Cf1)1/2。所以，式(6)中的等号在CB＝(Cf0·Cf1)1/2时成立。由此关系，将K＝Cf0/Cf1代入式(6)的同时，利用(Cf0·Cf1)1/2＝CB，可得到表示VB1-VB0的最大值的式(7)。
VB1-VB0＝(1-Cf0/Cf1)/{2(Cf0/Cf1)1/2+1+Cf0/Cf1}×VR
＝(Cf1-Cf0)/{Cf1+Cf0+2(Cf0·Cf1)1/2}×VR
＝(Cf1-Cf0)/(Cf1+Cf0+2CB)×VR    ----  (7)
这里，连接于节点A的比特线电位检测装置是能够检测出VS以上的电位差的装置(读出放大器38)的情况下，为了确实能够检测出数据“0”与数据“1”的情况的比特线电位的差异(VB1-VB0)并提高读出容限，由上述式(7)，必须满足下式(8)。
VB1-VB0＝(Cf1-Cf0)/(Cf1+Cf0+2CB)×VR≥VS    ----  (8)
由上式(8)，比特线容量CB所必要的条件由下式(9)所表示。
CB≤1/2×{(Cf1-Cf0)VR/VS-(Cf1+Cf0)}    ----  (9)
而且，根据CB＝(Cf0·Cf1)1/2与Cf1＞Cf0的关系，比特线容量CB还必须满足下式(10)。
CB＞Cf0                     ----  (10)
所以，从式(9)及式(10)，为了由连接于节点A的检测装置(读出放大器38)确实能够读出数据“0”与数据“1”的情况的差异，必须设定比特线容量CB满足下式(11)。
Cf0＜CB≤1/2×{(Cf1-Cf0)VR/VS-(Cf1+Cf0)}
                                            ----  (11)
接着，对在满足上式(11)的条件下的实验结果进行以下的说明。在使用了具有图4中所示滞后特性SBT(SrBi2Ta2O9膜)作为铁电体膜的单纯矩阵型铁电体存储器中，在数据“0”的情况与数据“1”的情况下，施加如图5所示的读出电压(VR＝1.8V)时的比特线上所发生的脉冲波形(比特线电压VR)表示于图6。使在这种情况下的单纯矩阵型的铁电体存储器的比特线宽及字线宽都是1μm。
而且，数据“0”的情况下的铁电体电容器的电容量Cf0、数据“1”的情况下的铁电体电容器的电容量Cf1、以及比特线容量CB，分别为20fF、83fF、及40fF。而且，连接于比特线BL的检测装置(读出放大器38)的检测界限电压VS，为100mV左右。它们都满足式(11)。如图6所示，数据1的情况与数据0的情况的比特线电压VB的差(VB1-VB0)为，(VB1-VB0)＝约610mV，可知比检测界限电压VS(100mV左右)充分的大。因此，如果设定比特线容量CB满足上述式(11)的条件，就能够确认可充分检测出数据“0”的情况与数据“1”的情况的差异。
而且，在存储单元内所保持的数据为数据“1”的情况下，施加于铁电体膜的电压(VR-VB1)约为0.6V，比作为极化翻转电压的抗电压(约0.9V)要小。在这种情况下，由于不伴随着铁电体膜的极化翻转，所以能够大幅度地抑制极化疲劳恶化。还有，在数据“0”的情况下，即使施加抗电压以上的电压，也不会伴随极化翻转。
在实施方式1中，如上所述，通过将比特线容量CB设定为满足上述式(11)，由于能够使数据“1”的情况与数据“0”的情况的比特线电位的电位差在检测界限电压VS以上，所以能够提高读出容限。由此，能够有效地抑制数据的误读出等的发生。
而且，在所述实施方式1中，通过将保持数据“0”的情况下的铁电体电容器的容量Cf0、保持数据“1”的情况下的铁电体电容器的电容量Cf1、以及比特线容量CB，设定为实质上满足CB＝(Cf1×Cf0)1/2的关系，就能够使与铁电体电容器的电容量值Cf0及Cf1的差异相对应的比特线电位的电位差达到最大，所以能够提高读出容限。
而且，在所述实施方式1中，通过在数据“1”的情况下将施加于铁电体膜的电压(VR-VB1)设定成在极化翻转电压(抗电压)以下，就能够防止数据“1”的读出时铁电体膜的极化翻转。由此，在单纯矩阵型铁电体存储器中，就不伴随着极化翻转，能够得到可提高读出容限的结构。
(实施方式2)
在该实施方式2中，参照图7及图8，对本发明适用于1T1C型铁电体存储器的情况加以说明。
首先，在该实施方式2中，如图7所示，存储单元阵列60是由多个存储单元11配置成矩阵状而构成(在图7中为了说明的方便，仅表示了9个存储单元)。各存储单元11是由1个铁电体电容器12与1个开关晶体管13所构成。铁电体电容器12的一方的电极(第一电极)连接于板线PL0～PL2，铁电体电容器12的另一方的电极(第二电极)连接于开关晶体管13的源极/漏极区域的一方。而且，开关晶体管13的源极/漏极区域的另一方连接于比特线BL0～BL2。开关晶体管13的栅极电极连接于字线WL0～WL2。而且，在行解码器31中，内藏有为了向板线PL0～PL2施加读出电压VR的读出电压施加电路41a。还有，读出电压施加电路41a是本发明中“施加读出电压VR的装置”的一例。其他的结构与图1所示的实施方式1相同。
在图7所示的实施方式2的铁电体存储器的存储单元11中，数据读出时，使字线WL0～WL2为高电位、开关晶体管13为接通状态时的等价电路图如图8所示。在该存储单元11中，通过如图7所示的读出电压施加电路41a向板线PL施加读出电压VR，与上述实施方式1同样，能够由电压读出放大器即读出放大器38检测到比特线BL(节点B)的差异(VB1-VB0)。由此，能够读出数据。
这里，如图8所示，实施方式2中1T1C型的铁电体存储器的数据读出时的等价电路，与图2所示的实施方式1的情况相同。所以，在该实施方式2中，也可以适用上述式(11)，而且，在存储单元11的数据为数据“1”的情况下，通过使施加于铁电体膜的电压小于极化翻转电压(抗电压)，即使是在实施方式2的1T1C型的铁电体存储器中，也不会伴随极化翻转，能够提高读出容限。
(实施方式3)
在该实施方式3中，参照图9及图10，对本发明通用于FET型铁电体存储器的例子加以说明。
在该实施方式3的FET型铁电体存储器中，存储单元阵列70是由多个存储单元21配置成矩阵状而构成(在图9中为了说明的方便，仅表示了9个存储单元)。各存储单元21是由1个晶体管(FET)23与在该晶体管23的栅极部上形成的铁电体电容器22所构成。铁电体电容器22的一方的电极(第一电极)连接于字线WL0～WL2。而且，铁电体电容器22的另一方的电极(第二电极)连接于晶体管23的栅极电极。而且，晶体管23的源极/漏极区域的一方连接于比特线BL0～BL2，晶体管23的源极/漏极区域的另一方连接于板线PL0～PL2。而且，晶体管23的沟道区域(阱区域)连接于源极线SL0～SL2。
这里，在实施方式3中，在行解码器31中，设置有为了向字线WL0～WL2施加读出电压的读出电压施加电路41b。还有，读出电压施加电路41b是本发明中“施加读出电压VR的装置”的一例。而且，在比特线BL0～BL2上，通过列解码器32，连接有作为电流读出放大器的读出放大器38a。该读出放大器38a是本发明的“能够检测出铁电体膜的电容量值Cf0及Cf1的差异的检测装置”的一例。实施方式3的其他的结构与图1所示的实施方式1相同。
在图9所示的实施方式3的FET型铁电体存储器的存储单元中，数据读出时的等价电路图如图10所示。在图10中，CI表示MIS晶体管23的栅极电极的电容量，还有，栅极电极的电容量CI，是本发明的“第二电极中的电容量”的一例。由于作为数据读出时的动作，是由节点C的电位的不同而使流过MIS晶体管23的电流值变化，所以能够由作为电流读出放大器的读出放大器38a读出该电流值。
这里，如图10所示，实施方式3中FET型的铁电体存储器的数据读出时的等价电路，与图2所示的实施方式1的情况相同。所以，在该实施方式3的FET型的铁电体存储器中，将栅极电极的电容量CI代替所述式(11)的比特线容量CB而代入，设定得满足所述式(11)，同时在存储器单元中所保持的数据为数据“1”的情况下，通过使施加于铁电体膜的电压设定得小于极化翻转电压(抗电压)，即使是在FET型的铁电体存储器中，也能够以不伴随极化翻转的读出方法能够提高读出容限。
还有，本次所公开的实施方式，从所有的点看都应该认为是示例而不是限制。本发明的范围不是上述实施方式的说明，而是由权利要求的范围所表示，还包含与权利要的范围均等的意义及在范围内进行的所有的变更。
例如，在上述实施方式1中，是对使用SBT(SrBi2Ta2O9)膜作为铁电体膜的情况进行的说明，但本发明并不限于此，还可以使用SiBi2(Nb，Ta)2O9(SBNT)、Pb(Zr，Ti)O3(PZT)、(Pb，La)(Zr，Ti)O3(PLZT)、(Bi，La)4Ti3O12(BLT)、Bi4Ti3O12(BIT)或以这些为标准的铁电体膜。

Claims (22)

1.一种铁电体存储器，其特征在于，具有：
包含具有在初期状态能够取得不同的电容量值Cf0及Cf1的铁电体膜、和夹持所述铁电体膜而形成的第一电极与第二电极的铁电体电容器的存储器单元；
向所述第一电极施加读出电压VR的电路；和
在与所述铁电体膜的电容量值Cf0及Cf1的差异相对应的所述第二电极的电位差为Vs以上的情况下，能够检测出所述铁电体膜的电容量值Cf0及Cf1的差异的检测电路，
所述第二电极的电容量值C2，按满足下式而设定：
Cf0＜C2≤1/2×{(Cf1-Cf0)VR/Vs-(Cf1+Cf0)}。
2.根据权利要求1所述的铁电体存储器，其特征在于：
所述第二电极的电容量值C2，实质上是：C2＝(Cf1×Cf0)1/2。
3.根据权利要求1所述的铁电体存储器，其特征在于：
在数据的读出时，在相对于所述读出电压的施加方向而保持反向的极化方向的数据的情况下，向所述铁电体膜所施加的电压，比所述铁电体膜的极化反转的电压要小。
4.根据权利要求3所述的铁电体存储器，其特征在于：
在数据的读出时，在保持与所述读出电压的施加方向相同方向的极化方向的数据的情况下，向所述铁电体膜所施加的电压，比所述铁电体膜的极化反转电压要大。
5.根据权利要求1所述的铁电体存储器，其特征在于：
所述存储单元包含晶体管的栅极电极连接于所述第二电极的存储单元。
6.根据权利要求5所述的铁电体存储器，其特征在于：
所述检测电路包含电流读出放大器。
7.根据权利要求5所述的铁电体存储器，其特征在于：
所述第一电极连接于字线。
8.根据权利要求3所述的铁电体存储器，其特征在于：
所述存储单元包含由在相互交叉方向上延长形成的所述第一电极及所述第二电极、和配置在所述第一电极及所述第二电极之间的所述铁电体膜构成的铁电体电容器的存储单元。
9.根据权利要求8所述的铁电体存储器，其特征在于：
所述检测电路包含电压读出放大器。
10.根据权利要求8所述的铁电体存储器，其特征在于：
所述第一电极是字线，
所述第二电极是比特线。
11.根据权利要求3所述的铁电体存储器，其特征在于：
所述存储单元包含所述第二电极与晶体管的源极区域及漏极区域的一方相连接的存储单元。
12.根据权利要求11所述的铁电体存储器，其特征在于：
所述检测电路包含电压读出放大器。
13.根据权利要求11所述的铁电体存储器，其特征在于：
所述第一电极与板线相连接。
14.根据权利要求1所述的铁电体存储器，其特征在于：
还具有选择与行地址相对应的所述第一电极的行解码器，
向所述第一电极施加读出电压VR的电路包含在所述行解码器内。
15.根据权利要求1所述的铁电体存储器，其特征在于：
所述初期状态是不施加电压的初期状态。
16.一种铁电体存储器，其特征在于：具有：
包含具有在初期状态能够取得不同的电容量值Cf0及Cf1的铁电体膜、和夹持所述铁电体膜而形成的第一电极与第二电极的铁电体电容器的存储器单元；
向所述第一电极施加读出电压VR的装置；和
在与所述铁电体膜的电容量值Cf0及Cf1的差异相对应的所述第二电极的电位差为Vs以上的情况下，能够检测出所述铁电体膜的电容量值Cf0及Cf1的差异的检测装置，
所述第二电极的电容量值C2，按满足下式而设定：
Cf0＜C2≤1/2×{(Cf1-Cf0)VR/Vs-(Cf1+Cf0)}
17.根据权利要求16所述的铁电体存储器，其特征在于：
所述第二电极的电容量值C2，实质上是：C2＝(Cf1×Cf0)1/2。
18.根据权利要求16所述的铁电体存储器，其特征在于：
在数据的读出时，在相对于所述读出电压的施加方向而保持相反方向的极化方向的数据的情况下，向所述铁电体膜所施加的电压，比所述铁电体膜极化反转的电压要小。
19.根据权利要求16所述的铁电体存储器，其特征在于：
所述存储单元包含晶体管的栅极电极连接于所述第二电极的存储单元。
20.根据权利要求18所述的铁电体存储器，其特征在于：
所述存储单元包含由在相互交叉方向上延长形成的所述第一电极及所述第二电极、和配置在所述第一电极及所述第二电极之间的所述铁电体膜构成的铁电体电容器的存储单元。
21.根据权利要求18所述的铁电体存储器，其特征在于：
所述存储单元包含所述第二电极与晶体管的源极区域及漏极区域的一方相连接的存储单元。
22.根据权利要求16所述的铁电体存储器，其特征在于：
所述初期状态是不施加电压的初期状态。
CNB2004100031044A 2003-02-04 2004-02-04 铁电体存储器 Expired - Fee Related CN100461294C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003027209A JP3979947B2 (ja) 2003-02-04 2003-02-04 強誘電体メモリ
JP2003027209 2003-02-04

Publications (2)

Publication Number Publication Date
CN1571067A true CN1571067A (zh) 2005-01-26
CN100461294C CN100461294C (zh) 2009-02-11

Family

ID=32767620

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100031044A Expired - Fee Related CN100461294C (zh) 2003-02-04 2004-02-04 铁电体存储器

Country Status (4)

Country Link
US (1) US6901002B2 (zh)
JP (1) JP3979947B2 (zh)
KR (1) KR100682435B1 (zh)
CN (1) CN100461294C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107636763A (zh) * 2015-05-20 2018-01-26 美光科技公司 虚拟接地感测电路及相关装置、系统及方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050094457A1 (en) * 1999-06-10 2005-05-05 Symetrix Corporation Ferroelectric memory and method of operating same
JP2004303293A (ja) * 2003-03-28 2004-10-28 Seiko Epson Corp 強誘電体記憶装置のデータ読み出し方法及び強誘電体記憶装置
JP4177220B2 (ja) * 2003-10-02 2008-11-05 三洋電機株式会社 半導体記憶装置
JP4264758B2 (ja) * 2006-12-04 2009-05-20 セイコーエプソン株式会社 強誘電体記憶装置および電子機器
WO2016018281A1 (en) * 2014-07-30 2016-02-04 Hewlett-Packard Development Company, L.P. Current behavior of elements
WO2022064315A1 (ja) * 2020-09-25 2022-03-31 株式会社半導体エネルギー研究所 半導体装置、及び電子機器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5666305A (en) * 1993-03-29 1997-09-09 Olympus Optical Co., Ltd. Method of driving ferroelectric gate transistor memory cell
DE10016726A1 (de) * 2000-04-04 2001-10-18 Infineon Technologies Ag Verfahren zum Betrieb einer ferroelektrischen Speicheranordnung
JP2002251877A (ja) 2001-02-26 2002-09-06 Japan Science & Technology Corp 非破壊読出し可能な強誘電体メモリデバイス
JP2002269969A (ja) * 2001-03-07 2002-09-20 Nec Corp メモリセル、不揮発性メモリ装置、及びその制御方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107636763A (zh) * 2015-05-20 2018-01-26 美光科技公司 虚拟接地感测电路及相关装置、系统及方法
US10297303B2 (en) 2015-05-20 2019-05-21 Micron Technology, Inc. Virtual ground sensing circuitry and related devices, systems, and methods for crosspoint ferroelectric memory
CN107636763B (zh) * 2015-05-20 2019-07-02 美光科技公司 虚拟接地感测电路及相关装置、系统及方法
US10360965B2 (en) 2015-05-20 2019-07-23 Micron Technology, Inc. Virtual ground sensing circuitry and related devices, systems, and methods for crosspoint ferroelectric memory
US10438644B2 (en) 2015-05-20 2019-10-08 Micron Technology, Inc. Virtual ground sensing circuitry and related devices, systems, and methods for crosspoint ferroelectric memory
US10541015B2 (en) 2015-05-20 2020-01-21 Micron Technology, Inc. Virtual ground sensing circuitry and related devices, systems, and methods for crosspoint ferroelectric memory
US10854267B2 (en) 2015-05-20 2020-12-01 Micron Technology, Inc. Virtual ground sensing circuitry and related devices, systems, and methods for crosspoint ferroelectric memory
US11094362B2 (en) 2015-05-20 2021-08-17 Micron Technology, Inc. Virtual ground sensing circuitry and related devices, systems, and methods for crosspoint ferroelectric memory

Also Published As

Publication number Publication date
KR100682435B1 (ko) 2007-02-15
CN100461294C (zh) 2009-02-11
US6901002B2 (en) 2005-05-31
US20040151019A1 (en) 2004-08-05
JP2004241483A (ja) 2004-08-26
KR20040071622A (ko) 2004-08-12
JP3979947B2 (ja) 2007-09-19

Similar Documents

Publication Publication Date Title
CN1236452C (zh) 铁电存储器及其操作方法
CN1220985C (zh) 铁电非易失存储器中的存储器结构及其读出方法
JP2019530974A (ja) 強誘電体メモリセル
CN1421869A (zh) 强介质存储器及其动作方法
EP1333444B1 (en) Two transistor ferroelectric non-volatile memory
JPH1117127A (ja) 強誘電体メモリセル及び該セルを含む強誘電体メモリ装置
CN1499522A (zh) 非易失性可变电阻器，存储器件，及其定标法
JP4161951B2 (ja) 強誘電体メモリ装置
CN1519939A (zh) 铁电电容器及其制造方法
CN1532842A (zh) 半导体器件
CN1426602A (zh) 强电介质存储装置
CN1142587C (zh) 半导体器件
CN1571067A (zh) 铁电体存储器
CN1305139C (zh) 强电介质存储装置
CN1426584A (zh) 强电介质存储装置及对由强电介质电容器构成的存储单元的操作方法
CN1806294A (zh) 铁电存储器件
CN1556999A (zh) 强介电体记忆装置及其驱动方法、以及驱动电路
US20020145903A1 (en) Ferroelectric memory device and method of driving the same
US6618284B2 (en) Semiconductor memory and method for driving the same
TWI771676B (zh) 鐵電記憶體的操作方法
CN1447433A (zh) 半导体存储装置及其驱动方法
CN1156852C (zh) 读出和储存存储单元中铁电晶体管状态的方法和存储矩阵
CN1229867C (zh) 半导体存储装置的驱动方法
KR100745938B1 (ko) 강유전체 메모리 및 그 동작 방법
JP2001148190A (ja) 強誘電体メモリ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: PAT NILA CAPITAL CO., LTD.

Free format text: FORMER OWNER: SANYO ELECTRIC CO., LTD.

Effective date: 20101028

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: OSAKA, JAPAN TO: DELAWARE, UNITED STATES

TR01 Transfer of patent right

Effective date of registration: 20101028

Address after: Delaware

Patentee after: Sanyo Electric Co., Ltd.

Address before: Osaka Japan

Patentee before: Sanyo Electric Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090211

Termination date: 20150204

EXPY Termination of patent right or utility model