TWI771676B - 鐵電記憶體的操作方法 - Google Patents

鐵電記憶體的操作方法 Download PDF

Info

Publication number
TWI771676B
TWI771676B TW109115118A TW109115118A TWI771676B TW I771676 B TWI771676 B TW I771676B TW 109115118 A TW109115118 A TW 109115118A TW 109115118 A TW109115118 A TW 109115118A TW I771676 B TWI771676 B TW I771676B
Authority
TW
Taiwan
Prior art keywords
ferroelectric memory
memory cell
memory cells
data
cycle
Prior art date
Application number
TW109115118A
Other languages
English (en)
Other versions
TW202119415A (zh
Inventor
鋒 潘
Original Assignee
大陸商無錫拍字節科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商無錫拍字節科技有限公司 filed Critical 大陸商無錫拍字節科技有限公司
Publication of TW202119415A publication Critical patent/TW202119415A/zh
Application granted granted Critical
Publication of TWI771676B publication Critical patent/TWI771676B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2273—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2253—Address circuits or decoders
    • G11C11/2255—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2253—Address circuits or decoders
    • G11C11/2257—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2275—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2209—Concurrent read and write
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2281—Timing of a read operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1042—Read-write modes for single port memories, i.e. having either a random port or a serial port using interleaving techniques, i.e. read-write of one part of the memory while preparing another part

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

公開了鐵電記憶單元的讀取方法與操作方法的實施例。在一個示例中，公開了一種鐵電記憶單元的讀取方法。鐵電記憶單元包括第一組鐵電記憶單元和第二組鐵電記憶單元。在第一周期中，第一組鐵電記憶單元的第一鐵電記憶單元中的第一資料被感測。在第一周期之後的第二周期中，所感測的第一資料被寫回到第一鐵電記憶單元，並且第二組鐵電記憶單元的第二鐵電記憶單元中的第二資料同時被感測。

Description

鐵電記憶體的操作方法
本公開的實施例涉及鐵電記憶體及其讀取方法與操作方法。
諸如鐵電RAM(FeRAM或FRAM)之類的鐵電記憶體使用鐵電材料層來實現非揮發性。鐵電材料層具有所施加電場與所儲存表面電荷之間的非線性關係，因此可以在電場下切換極性。鐵電記憶體的優點包括低功耗、快速寫性能和高最大讀/寫耐久度。
在此公開了鐵電記憶體的操作方法的實施例。
在一個示例中，公開了一種鐵電記憶單元的讀取方法。鐵電記憶單元包括第一組鐵電記憶單元和第二組鐵電記憶單元。在第一周期中，第一組鐵電記憶單元的第一鐵電記憶單元中的第一資料被感測。在第一周期之後的第二周期中，所感測的第一資料被寫回到第一鐵電記憶單元，並且第二組鐵電記憶單元的第二鐵電記憶單元中的第二資料同時被感測。
在一些實施例中，在第二周期之後的第三周期中，所感測的第二資料被寫回到第二鐵電記憶單元，並且第一組鐵電記憶單元的第三鐵電記憶單元中的第三資料同時被感測。
在一些實施例中，第一組鐵電記憶單元的每個鐵電記憶單元都記憶與第二組鐵電記憶單元的相應鐵電記憶單元相同的資料。在一些實施例中，第一資料與第二資料相同。
在一些實施例中，第一組鐵電記憶單元和第二組鐵電記憶單元位於可被平行訪問的不同位置處。
在一些實施例中，第一周期和第二周期的時長是相同的。在一些實施例中，每個時長為大約10ns。
在另一示例中，公開了一種鐵電記憶單元的操作方法。鐵電記憶單元包括第一組鐵電記憶單元和第二組鐵電記憶單元。在第一寫周期中，第一組鐵電記憶單元的第一鐵電記憶單元中的資料和第二組鐵電記憶單元的第二鐵電記憶單元中的資料同時被感測。在第一寫周期之後的第二寫周期中，第一資料被同時寫入到第一鐵電記憶單元和第二鐵電記憶單元。在第一讀周期中，第一鐵電記憶單元中的第一資料被感測。在第一讀周期之後的第二讀周期中，所感測的第一資料被寫回到第一鐵電記憶單元，並且第二鐵電記憶單元中的第一資料被同時感測。
在一些實施例中，在第二寫周期之後的第三寫周期中，第一組鐵電記憶單元的第三鐵電記憶單元中的資料和第二組鐵電記憶單元的第四鐵電記憶單元中的資料被同時感測，並且在第三寫周期之後的第四寫周期中，第二資料被同時寫入到第三鐵電記憶單元和第四鐵電記憶單元。
在一些實施例中，在第二讀周期之後的第三讀周期中，所感測的第一資料被寫回到第二鐵電記憶單元，並且第三鐵電記憶單元中的第二資料被同時感測。
在一些實施例中，第一組鐵電記憶單元和第二組鐵電記憶單元位於可被平行訪問的不同位置處。
在一些實施例中，第一讀周期和第二讀周期的時長是相同的。在一些實施例中，第一寫周期和第二寫周期的時長是相同的。在一些實施例中，每個時長為大約10ns。
在又一示例中，公開了一種鐵電記憶單元的操作方法。鐵電記憶單元包括第一組鐵電記憶單元和第二組鐵電記憶單元。在第一寫周期中，第一資料被同時寫入到第一組鐵電記憶單元的第一鐵電記憶單元和第二組鐵電記憶單元的第二鐵電記憶單元。在第一讀周期中，第一鐵電記憶單元中的第一資料被感測。在第一讀周期之後的第二讀周期中，所感測的第一資料被寫回到第一鐵電記憶單元，並且第二鐵電記憶單元中的第一資料被同時感測。
在一些實施例中，在第一寫周期之後的第二寫周期中，第二資料被同時寫入到第一組鐵電記憶單元的第三鐵電記憶單元和第二組鐵電記憶單元的第四鐵電記憶單元。
在一些實施例中，在第二讀周期之後的第三讀周期中，所感測的第一資料被寫回到第二鐵電記憶單元，並且第三鐵電記憶單元中的第二資料被同時感測。
在一些實施例中，第一組鐵電記憶單元和第二組鐵電記憶單元位于可被平行訪問的不同位置處。
在一些實施例中，第一讀周期和第二讀周期的時長是相同的。在一些實施例中，每個時長為大約10ns。
100:鐵電記憶單元
102:電容器
104:電晶體
106:內連物
108:基板
110:下電極
112:上電極
114:鐵電層
120:源極/汲極區
122:閘極電介質
124:閘極導體
BL:位元線
WL:字元線
PL:板線
Vc:電壓
CBL:總寄生電容
T:電晶體
C:電容器
300:鐵電記憶裝置
302:第一組鐵電記憶單元
304:鐵電記憶單元
306:電晶體
308:電容器
310:第二組鐵電記憶單元
312:鐵電記憶單元
314:第一驅動器
316:第二驅動器
318:協調單元
700:方法
702:操作
704:操作
706:操作
800:方法
802:操作
804:操作
806:操作
808:操作
900:方法
902:操作
904:操作
906:操作
併入本申請並構成說明書一部分的附圖示出了本公開的實施例，並且與說明書一起進一步用於解釋本公開的原理並且使得本領域技術人員能够做出和使用本公開。
[圖1]示出了根據本公開一些實施例的示例性鐵電記憶單元的橫截面圖。
[圖2A]示出了根據本公開一些實施例的示例性鐵電記憶單元的電路圖。
[圖2B]示出了根據本公開一些實施例的圖2A中的鐵電記憶單元的示例性讀取操作的時序圖。
[圖3]示出了根據本公開一些實施例的示例性鐵電記憶單元的電路圖，所述鐵電記憶單元包括位於可被平行訪問的不同位置處的第一組鐵電記憶單元和第二組鐵電記憶單元。
[圖4]示出了根據本公開一些實施例的鐵電記憶單元的示例性讀操作的時序圖，所述鐵電記憶單元包括位於可被平行訪問的不同位置處的第一組鐵電記憶單元和第二組鐵電記憶單元。
[圖5]示出了根據本公開一些實施例的鐵電記憶單元的示例性寫操作的時序圖，所述鐵電記憶單元包括位於可被平行訪問的不同位置處的第一組鐵電記憶單元和第二組鐵電記憶單元。
[圖6]示出了根據本公開一些實施例的鐵電記憶單元的另一示例性寫操作的時序圖，所述鐵電記憶單元包括位於可被平行訪問的不同位置處的第一組鐵電記憶單元和第二組鐵電記憶單元。
[圖7]是根據本公開一些實施例的用於對鐵電記憶單元進行讀取的示例性方法的流程圖。
[圖8]是根據本公開一些實施例的用於操作鐵電記憶單元的示例性方法的流程圖。
[圖9]是根據本公開一些實施例的用於操作鐵電記憶單元的另一示例性方法的流程圖。
本公開的實施例將參考附圖予以描述。
以下，參照附圖對本發明的實施例進行詳細說明。然而，能夠對實施例進行多種變更，並且，本申請的權利範圍並非受到上述實施例的限制或限定。對所有實施例的全部更改、其等同物乃至其替代物均包括在權利要求範圍。
儘管討論了具體配置和設置，但是應當理解，這僅僅是為了圖解說明目的而進行的。本領域技術人員將認識到，可以使用其它配置和設置而不偏離本公開的精神和範圍。對本領域技術人員顯而易見的是，本發明也可用於其它多種應用。
應當注意，本發明說明書所提到的“一個實施例”、“一實施例”、“示例性實施例”、“一些實施例”等等是指，所描述的實施例可能包括特定特徵、結構或特性，但不是每個實施例都一定包括該特定特徵、結構或特性。此外，這樣的表述並不一定指同一個實施例。此外，當特定特徵、結構或特性結合某實施 案例被描述時，屬本領域技術人員知識範圍的是，結合其它實施例來實施這樣的特定特徵、結構或特性，而不管是否在此明確說明。
一般來說，術語可以至少部分地根據上下文中的使用來理解。例如，在此使用的術語“一個或多個”，至少部分地根據上下文，可用於以單數形式來描述任何特徵、結構或特性，或以複數形式來描述特徵、結構或特性的組合。類似地，諸如“一個”、“一”、或“該”之類的術語又可以至少部分地根據上下文被理解為表達單數用法或表達複數用法。
能容易地理解的是，“在......上”、“在......之上”、以及“在......上方”在本發明中的含義應該以最寬泛方式來解釋，使得“在......上”不僅指直接處於某物上，而且還可以包括在有中間特徵或中間層位於二者之間的情況下處於某物上，並且“在......之上”、或“在.......上方”不僅指處於某物之上或上方，而且還可以包括在二者之間沒有中間特徵或中間層的情況下處於在某物之上或上方(即直接處於某物上)。
此外，空間相關術語，如“在......下面”、“在......之下”、“下部”、“在......之上”、“上部”等等可以在此用於方便描述一個元素或特徵相對於另一元素或特徵在附圖中示出的關係。空間相關術語旨在除了涵蓋裝置在附圖中描述的取向以外還涵蓋該裝置在使用或操作時的其它取向。裝置可以以其它方式被定向(旋轉90°或處於其它取向)，並且這裏所用的空間相關描述相應地也可同樣地來解釋。
這裏所用的術語“基板”是指後續材料層所添加到的材料。基板本身可以被圖案化。添加到基板之上的材料可以被圖案化，或者可保持未經圖案化。此外，基板可包括多種多樣的半導體材料、如矽、鍺、砷化鎵、磷化銦等。可替代地，基板也可由電學非導電材料、如玻璃、塑料、或藍寶石晶片製成。
這裏所用的術語“層”是指包括具有厚度的某一區域的材料部位。層可以延伸到下方或上方結構的全部之上，或可以具有小於下方或上方結構的伸展。此外，層可以是同質或異質的連續結構的一個區域，該區域的厚度小於該連續結構的厚度。例如，層可位於任何一對水平平面之間，或位於該連續結構的頂面或底面處。層可水平地、垂直地、和/或沿錐形表面延伸。基板可以是層，可包括一個或多個層在其中，和/或可以具有一個或多個層在其上，和/或一個或多個層在其下。一層可包括多層。例如，內連物層可包括一個或多個導體和接觸層(其中形成接觸部、內連線和/或通孔)和一個或多個介電層。
這裏所用的術語“標稱的/標稱地”指某一部件、工藝在產品或工藝的設計階段設置的特性或參數的期望或目標值，還包括高於和/或低於所述期望值的值範圍。該值範圍可能是由於製造工藝的輕微差異或公差引起的。這裏所用的“大約”是指如下給定數量的值：所述數量可能基於與所涉及半導體裝置相關聯的特定技術節點而變化。基於特定技術節點，術語“大約”可以指如下給定數量的值：所述數量在例如該值的10%至30%範圍內變化(如該值±10%、±20%、或±30%)。
這裏所用的術語“三維(3D)記憶裝置”是指如下半導體裝置：所述半導體裝置在橫向定向的基板上具有垂直定向的記憶單元(此處稱為“記憶串”)，使得記憶串相對於基板在垂直方向延伸。這裏所用的“垂直的/垂直地”是指與基板的橫向表面標稱地垂直。
傳統鐵電記憶體所針對的是極高耐久度應用，比如1013或更高讀/寫周期。為了實現這種極端指標，針對壽命終點情況對單元尺寸、感測裕度以及時序作了優化。針對正常應用，在嵌入式或獨立應用中期望有可接受的高耐久度、高性能、低功率、非揮發性和小單元尺寸。另外，為了縮小鐵電記憶體與靜態隨機存取記憶體(SRAM)或動態隨機存取機器(DRAM)之間的性能差距， 鐵電記憶體需要高速度、良好耐久度、低功率、非揮發性以及小單元尺寸的記憶體。
圖1示出了根據本公開一些實施例的示例性鐵電記憶單元100的橫截面圖。鐵電記憶單元100是鐵電記憶體件的基本記憶元件，並且可以包括各種設計和配置。如圖1所示，鐵電記憶單元100是“1T-1C”單元，其包括電容器102、電晶體104、以及電容器102與電晶體104之間的形成在基板108上的內連物106。基板108可以包括矽(例如單晶矽)、鍺矽(SiGe)、砷化鎵(GaAs)、鍺(Ge)、絕緣體上矽(SOI)或任何其它適當材料。
在一些實施例中，電容器102包括下電極110、上電極112、以及在垂直方向上布置在下電極110與上電極112之間的鐵電層114。鐵電層114可以在下表面上接觸並電連接到下電極110，並且在上表面接觸並電連接到上電極112。下電極110可以通過內連物106電連接到電晶體104，並且上電極112可以電連接到電源(未示出)，使得電場可以施加到鐵電層114。為便於描述，在本公開中示出了1T-1C單元的示例。在各個實施例中，鐵電層114可以用在每單元具有一個以上電容器的任何其它合適類型的記憶單元中。例如，鐵電層114也可以用在“2T-2C”單元中或者“nT-mC”(其中n和m是整數)單元中。記憶單元的類型(例如單個記憶單元中的電容器的數目)不應當受本公開實施例的限制。
下電極110和上電極112的材料可以包括但不限於下列各項中的至少之一：氮化鈦(TiN)、氮化鈦矽(TiSiNx)、氮化鈦鋁(TiAlNx)、碳氮化鈦(TiCNx)、氮化鉭(TaNx)、氮化鉭矽(TaSiNx)、氮化鉭鋁(TaAlNx)、氮化鎢(WNx)、矽化鎢(WSix)、碳氮化鎢(WCNx)、釕(Ru)、氧化釕(RuOx)、銥(Ir)、摻雜多晶矽、透明導電氧化物(TCO)或氧化銥(IrOx)。在一些實施例中，下電極110和上電極112包括相同材料。在一些實施例中，下電極110和上電極112包括不同材料。下電極110或上電極112的厚度可以為大約2nm 至大約50nm、比如2nm至20nm(例如為2nm、3nm、4nm、5nm、8nm、10nm、15nm、18nm、20nm、25nm、30nm、35nm、40nm、45nm、50nm、以這些值中的任何值為下限的任何範圍、或者由這些值中的任何兩個值定義的任何範圍)。在一些實施例中，下電極110和上電極112具有相同厚度。在一些實施例中，下電極110和上電極112具有不同厚度。
在一些實施例中，鐵電層114包括鐵電氧化物材料。鐵電氧化物材料可以包括鐵電複合氧化物。在一個實施例中，鐵電氧化物材料可以包括氧和一種或多種鐵電金屬。鐵電金屬可以包括但不限於：鋯(Zr)、鉿(Hf)和鈦(Ti)。在一些實施例中，鐵電金屬還包括鋁(Al)、鎳(Ni)和/或鐵(Fe)。在一些實施例中，鐵電氧化物材料包括HfOx。在一些實施例中，鐵電氧化物材料包括氧和兩種或更多種鐵電金屬。所述鐵電金屬中的兩種的摩爾比可以為0.1至10(例如0.1、0.2、0.3、0.4、0.5、0.6、0.7、0.8、0.9、l、2、3、4、5、6、7、8、9、10、以這些值中的任何值為下限的任何範圍、或者由這些值中的任何兩個值定義的任何範圍)。在一些實施例中，鐵電氧化物材料包括氧和非金屬材料，比如矽。
在一些實施例中，電晶體104包括源極/汲極區120、以及具有閘極電介質122和閘極導體124的閘極叠層。源極/汲極區120可以是基板108中具有所期望摻雜等級的n型或p型摻雜物的摻雜區。閘極電介質122可以包括介電材料，比如氧化矽(SiOx)、氮化矽(SiNx)或者高k介電材料，包括但不限於：氧化鋁(Al2O3)、氧化鉿(HfO2)、氧化鉭(Ta2O5)、氧化鋯(ZrO2)、氧化鈦(TiO2)或其任何組合。閘極導體124可以包括導電材料，包括但不限於：鎢(W)、鈷(Co)、銅(Cu)、鋁(Al)、多晶矽、矽化物或其任何組合。閘極導體124可以充當鐵電記憶單元100的字元線。內連物(未示出)可以與源極/汲極區120中未與內連物106相接觸的一個接觸，並且充當鐵電記憶單元100的位元線。能够 理解，在此公開的鐵電記憶單元不限於圖1所示示例，並且可以包括任何合適配置的任何平面鐵電記憶單元或3D鐵電記憶單元。
圖2A示出了根據本公開一些實施例的示例性鐵電記憶單元的電路圖。鐵電記憶單元可以是1T-1C鐵電記憶單元，比如圖1中的鐵電記憶單元100。電晶體T的閘極電連接到字元線(WL)，電晶體T的源極和汲極中的一個電連接到位元線(BL)，並且電晶體T的源極和汲極中的另一個電連接到電容器C的一個電極。電容器C的另一電極電連接到板線(PL)，所述板線(PL)可以將電壓Vc施加到如圖2A所示的電容器C。“CBL”表示位元線的總寄生電容。
圖2B示出了根據本公開一些實施例的圖2A中的鐵電記憶單元的示例性讀取操作的時序圖。在圖2A中，被正WL信號選中的鐵電記憶單元的讀操作包括兩個步驟。在第一步驟，PL信號從低電壓切換到高電壓，並且鐵電記憶單元中的資料(例如電容器C中存儲的電荷)通過BL信號被感測。由於鐵電記憶體的讀操作是“破壞性讀”，其改變所訪問的記憶位置的內容並且緊接在其後必須是內容的重寫，以便保留所述內容，在第二步驟，PL信號在固定時長內是正的，並且然後變為低電壓，並且感測的資料被寫回到鐵電記憶單元。
關於鐵電記憶單元的寫操作，在一個示例中，其也包括兩個步驟：在第一步驟，同時從多個鐵電記憶單元(例如處於同一頁中)中感測多條資料；在第二步驟，將新資料寫入到目標鐵電記憶單元，並且將其它條原始資料同時寫回到同一頁中的其它鐵電記憶單元。在另一示例中，可以使用附加的編程電路來免除第一步驟，使得新資料可以被寫入到目標鐵電記憶單元，而不需要在先的感測步驟。
如上所述，正常的鐵電記憶體讀操作需要感測和寫回步驟二者。在性能方面，這兩個步驟由於信號控制而消耗相同的時間量。因此，理論上的鐵電記憶體性能應當與類似DRAM(例如都具有1T-1C配置)的性能相同。
根據本公開的各個實施例提供了鐵電記憶體的操作方法，所述操作方法與正常鐵電記憶體操作相比可以實現更好的性能。可以使用多組鐵電記憶單元來存儲相同資料。針對讀操作，交錯讀操作可以在兩組或更多組鐵電記憶單元之間執行，這可平行訪問多個位置，以便隱藏相繼的讀操作中的寫回步驟。結果，讀訪問時間可以被降低，例如變為正常鐵電記憶體讀操作的一半。
圖3示出了根據本公開一些實施例的示例性鐵電記憶單元的電路圖，所述鐵電記憶單元包括位於可被平行訪問的不同位置處的第一組鐵電記憶單元302和第二組鐵電記憶單元310。如圖3所示，鐵電記憶裝置300包括第一組鐵電記憶單元302和第二組鐵電記憶單元310。在一些實施例中，第一和第二組鐵電記憶單元302和310位於可被平行訪問的不同位置處。在一個示例中，第一和第二組鐵電記憶單元302和310位於兩個記憶倉(memory bank)中。在另一示例中，第一和第二組鐵電記憶單元302和310位於兩個記憶平面(memory plane)中。在又一示例中，第一和第二組鐵電記憶單元302和310位於兩個記憶頁(memory page)中。
在一些實施例中，第一和第二組鐵電記憶單元302和310具有相同數量的鐵電記憶單元和配置。以第一組鐵電記憶單元302為例，第一組鐵電記憶單元302可以包括布置成行和列的鐵電記憶單元304的陣列。每個鐵電記憶單元304可以是1T-1C記憶單元，其包括如圖3所示的電晶體306和電容器308。每個字元線WL[0]或WL[1]電連接到陣列的同一行中的每個鐵電記憶單元304中的電晶體306的閘極，並且每個位元線BL[0]或BL[1]電連接到陣列的同一列中的每個鐵電記憶單元304中的電晶體306的源極/汲極。每個板線PL0或PL1電連接到陣列的同一行中的每個鐵電記憶單元304中的電容器308的一個電極。在每個鐵電記憶單元304中，電晶體306的汲極/源極電連接到電容器308中的每個的另一電極。
在一些實施例中，第一組鐵電記憶單元302的每個鐵電記憶單元304都存儲與第二組鐵電記憶單元310的相應鐵電記憶單元312相同的資料。例如，第一組鐵電記憶單元302的鐵電記憶單元304中的第一資料(即電容器308中的電荷)可以與第二組鐵電記憶單元310的鐵電記憶單元312中的第二資料(即電容器中的電荷)相同。換言之，第二組鐵電記憶單元310的每個鐵電記憶單元312都可以是第一組鐵電記憶單元302的相應鐵電記憶單元304的鏡像。
在一些實施例中，鐵電記憶裝置300也可以包括第一驅動器314和第二驅動器316，所述第一驅動器314通過位元線、字元線和板線電連接到第一組鐵電記憶單元302，第二驅動器316通過位元線、字元線和板線電連接到第二組鐵電記憶單元310。第一和第二驅動器314和316可以包括用於促進第一和第二組鐵電記憶單元302和310的操作的任何合適的數位、類比和/或混合信號電路。例如，第一和第二驅動器314和316可以包括下列各項中的一個或多個：資料緩衝器(例如位元線頁緩衝器)、解碼器(例如行解碼器或列解碼器)、感測放大器(sense amplifier)、驅動器(例如字元線驅動器)、電荷泵、電流或電壓參考、或者電路的任何主動或被動元件(例如電晶體、二極管、電阻器或電容器)。
在一些實施例中，第一和第二驅動器314和316中的每一個均包括字元線驅動電路、板線驅動電路和位元線驅動電路。字元線驅動電路可以被配置為生成多個字元線信號並且將所述多個字元線信號分別施加到每個字元線，以便選擇電連接到施加該字元線信號的同一字元線(例如WL[0]和WL[1])的鐵電記憶單元304/312。板線驅動電路可以被配置為生成板線信號並且根據板線時序(即板線編程)將每個板線信號施加到板線(例如圖3中的PL0)中的相應板線。每個板線信號可以通過相應板線施加在相應電容器308上，以便使相應鐵電記憶單元304極化。位元線驅動電路可以被配置為生成位元線信號並且根據位元線時序(即位元線編程)將位元線信號施加到相應位元線(例如圖3中的BL[0])，以 便在寫操作期間將數據的有效狀態寫入到相應鐵電記憶單元302中的電容器308中。在一些實施例中，每個位元線信號是在0V與供電電壓Vdd之間脉衝波動的電壓信號。根據一些實施例，位元線信號是要麽為0V、要麽為Vdd的二進制信號。在讀操作期間，位元線信號可以通過相應位元線(例如圖3中的BL[0])被位元線驅動電路讀取，並且與一個或多個參考電壓相比較以確定存儲在電容器308中的資料有效狀態。
在一些實施例中，鐵電記憶裝置300還包括協調單元318，所述協調單元318電連接到第一和第二驅動器314和316並且被配置為在讀和/或寫操作期間根據下面詳細描述的多種新穎的操作方案來協調第一和第二驅動器314和316以驅動第一和第二組鐵電記憶單元302和310。例如，如上所述，協調單元318可以將第一和第二驅動器314和316協調為使得第一和第二組鐵電記憶單元302和310可以被平行訪問。
圖4示出了根據本公開一些實施例的鐵電記憶單元的示例性讀操作的時序圖，所述鐵電記憶單元包括位於可被平行訪問的不同位置處的第一組鐵電記憶單元和第二組鐵電記憶單元。圖7是根據本公開一些實施例的用於對鐵電記憶單元進行讀取的示例性方法700的流程圖。圖4和7中所描繪的鐵電記憶單元的示例包括圖3中所描繪的第一和第二組鐵電記憶單元302和310。為便於圖解說明，圖4和7將一起予以描述。能够理解，方法700中所示的操作不是窮盡的，而其它操作也可以在所示操作之前、之後或之間執行。另外，所述操作中的一些可以同時執行或者以與圖7所示不同的順序執行。
參考圖7，方法700始於操作702，在所述操作702中，在第一周期中，第一組鐵電記憶單元的第一鐵電記憶單元中的第一資料被感測。如圖4所示，第一組鐵電記憶單元(1、3、5、7、9、...)可以位於第一平面(平面1)中，並且第二組鐵電記憶單元(2、4、6、8、10、...)可以位於第二平面(平面2)中。 在一些實施例中，平面1中的每個鐵電記憶單元都可以記憶與平面2中的相應鐵電記憶單元相同的資料。平面1和平面2可以被平行訪問。在一些實施例中，每個讀操作(例如讀1、讀2、...)被均分為分別用於感測和寫回的兩個步驟。在一個示例中，每個讀周期為大約10ns，比如10ns。在第一讀操作(讀1)的第一周期(感測步驟)中，平面1中的第一鐵電記憶單元(1)中的第一資料可以被感測。
方法700進行到操作704，如圖7所示，在所述操作704中，在第一周期之後的第二周期中，所感測的第一資料被寫回到第一鐵電記憶單元，並且第二組鐵電記憶單元的第二鐵電記憶單元中的第二資料同時被感測。在一些實施例中，第一資料與第二資料相同。在一些實施例中，第一周期和第二周期的時長是相同的。
如圖4所示，在第一周期之後的第二周期中，由於存在可被平行訪問的兩組鐵電記憶單元，兩個操作平行同時執行：所感測的第一資料可以被寫回到平面1中的第一鐵電記憶單元(1)，並且平面2中的第二鐵電記憶單元(2)中的第二資料可以被同時感測。在一些實施例中，感測步驟和寫回步驟的時長是相同的。因此，第二周期可以被用於執行第一讀操作(讀1)的寫回步驟和第二讀操作(讀2)的感測步驟兩個步驟。換言之，根據一些實施例，寫回步驟(例如寫回步驟是讀1)“隱藏”在相繼的感測步驟(例如讀1和讀2中的感測步驟)之後。在一些實施例中，相同的資料被記憶在平面1中的第一鐵電記憶單元(1)和平面2中的第二鐵電記憶單元(2)中。也就是說，第一和第二鐵電記憶單元(1和2)中的第一資料和第二資料是相同的。因此，讀訪問速度可以增加例如兩倍。
方法700進行到操作706，如圖7所示，在第二周期之後的第三周期中，所感測的第二資料被寫回到第二鐵電記憶單元，並且第一組鐵電記憶單元的第三鐵電記憶單元中的第三資料同時被感測。在一些實施例中，第一周期、第二周期和第三周期的時長是相同的。
如圖4所示，在第二周期之後的第三周期中，由於存在可被平行訪問的兩組鐵電記憶單元，兩個操作平行同時執行：所感測的第二資料可以被寫回到平面2中的第二鐵電記憶單元(2)，並且平面1中的第三鐵電記憶單元(3)中的第三資料可以同時被感測。在一些實施例中，感測步驟和寫回步驟的時長是相同的。因此，第三周期可以被用於執行第二讀操作(讀2)的寫回步驟和第三讀操作(讀3)的感測步驟兩個步驟。換言之，根據一些實施例，寫回步驟(例如寫回步驟是讀2)“隱藏”在相繼的感測步驟(例如讀2和讀3中的感測步驟)之後。相同的讀方案可以如圖4所示那樣在後續周期中按需重複。結果，交錯讀操作可以在平面1和平面2中的第一和第二組鐵電記憶單元之間“往復(ping-pong)”以增加讀訪問速度。
圖5示出了根據本公開一些實施例的鐵電記憶單元的示例性寫操作的時序圖，所述鐵電記憶單元包括位於可被平行訪問的不同位置處的第一組鐵電記憶單元和第二組鐵電記憶單元。圖8是根據本公開一些實施例的用於操作鐵電記憶單元的示例性方法800的流程圖。圖5和8中所描繪的鐵電記憶單元的示例包括圖3中所描繪的第一和第二組鐵電記憶單元302和310。為便於圖解說明，4、5和8將一起予以描述。能够理解，方法800中所示的操作不是窮盡的，而其它操作也可以在所示操作之前、之後或之間執行。另外，所述操作中的一些可以同時執行或者以與圖8所示不同的順序執行。
參考圖8，方法800始於操作802，在所述操作802中，在第一寫周期中，第一組鐵電記憶單元的第一鐵電記憶單元中的資料和第二組鐵電記憶單元的第二鐵電記憶單元中的資料同時被感測。如上所述，在一些實施例中，寫操作包括寫步驟之前的感測步驟。如圖5所示，每個寫操作(例如寫1、寫2、...)被均分為分別用於感測和寫入的兩個寫步驟。第一組鐵電記憶單元(1、3、5、7、9、...)可以位於第一平面(平面1)中，並且第二組鐵電記憶單元(2、4、6、8、 10、...)可以位於第二平面(平面2)中。在一些實施例中，平面1和平面2可以被平行訪問，以便在平面1中的鐵電記憶單元和平面2中的相應鐵電記憶單元中寫入相同資料。也就是說，相同資料可以被同時寫入到兩組鐵電記憶單元中。在第一周期中，平面1中的第一鐵電記憶單元(1)中的資料和平面2中的第二鐵電記憶單元(2)中的資料可以被同時感測。也就是說，到平面1的第一寫操作(寫1)的感測步驟和到平面2的第二寫操作(寫2)的感測步驟可以同時執行，例如在第一周期中執行。能够理解，附加的資料可以與第一和第二鐵電記憶單元(1和2)同時從其它鐵電記憶單元(其例如位於相同頁中)中被感測並且需要被寫回到原始位置。
方法800進行到操作804，這如圖8所示，在第一寫周期之後的第二寫周期中，第一資料被同時寫入到第一鐵電記憶單元和第二鐵電記憶單元。在一些實施例中，第一寫周期和第二寫周期的時長是相同的。例如，每個時長可以為大約10ns，比如10ns。如圖5所示，在第一周期之後的第二周期中，相同的第一資料被同時寫入到平面1中的第一鐵電記憶單元(1)和平面2中的第二鐵電記憶單元(2)。也就是說，到平面1的第一寫操作(寫1)的寫周期和到平面2的第二寫操作(寫2)的寫周期可以同時執行，例如在第二周期中執行，以將相同資料寫入到兩個不同的鐵電記憶單元。相同的寫方案可以如圖5所示那樣在後續周期中按需重複。結果，寫訪問速度與正常鐵電記憶體寫操作相比未被降低。
方法800進行到操作806，如圖8所示，在所述操作806中，在第一讀周期中，第一鐵電記憶單元中的第一資料被感測。如圖4所示，在第一讀操作(讀1)的第一周期(感測步驟)中，平面1中的第一鐵電記憶單元(1)中的第一資料可以被感測。
方法800進行到操作808，如圖8所示，在所述操作808中，在第一讀周期之後的第二讀周期中，所感測的第一資料被寫回到第一鐵電記憶單元，並 且第二鐵電記憶單元中的第一資料被同時感測。在一些實施例中，第一讀周期和第二讀周期的時長是相同的。在一些實施例中，每個讀周期和每個寫周期的時長是相同的。例如，每個時長可以為大約10ns，比如10ns。如圖4所示，在第二周期中，所感測的第一資料可以被寫回到平面1中的第一鐵電記憶單元(1)，並且平面2中的第二鐵電記憶單元(2)中的相同的第一資料可以同時被感測。
儘管未在圖8中示出，相同的操作方案可以按需在後續周期中重複。例如，在第二寫周期之後的第三寫周期中，第一組鐵電記憶單元的第三鐵電記憶單元中的資料和第二組鐵電記憶單元的第四鐵電記憶單元中的資料可以被同時感測。在第三寫周期之後的第四寫周期中，第二資料被同時寫入到第三鐵電記憶單元和第四鐵電記憶單元。在第二讀周期之後的第三讀周期中，所感測的第一資料可以被寫回到第二鐵電記憶單元，並且第三鐵電記憶單元中的第二資料可以被同時感測。
圖6示出了根據本公開一些實施例的鐵電記憶單元的另一示例性寫操作的時序圖，所述鐵電記憶單元包括位於可被平行訪問的不同位置處的第一組鐵電記憶單元和第二組鐵電記憶單元。圖9是根據本公開一些實施例的用於操作鐵電記憶單元的示例性方法900的流程圖。圖6和9中所描繪的鐵電記憶單元的示例包括圖3中所描繪的第一和第二組鐵電記憶單元302和310。為便於圖解說明，圖4、6和9將一起予以描述。能够理解，方法900中所示的操作不是窮盡的，而其它操作也可以在所示操作之前、之後或之間執行。另外，所述操作中的一些可以同時執行或者以與圖9所示不同的順序執行。
參考圖9，方法900始於操作902，在所述操作902中，在第一寫周期中，第一資料被同時寫入到第一組鐵電記憶單元的第一鐵電記憶單元和第二組鐵電記憶單元的第二鐵電記憶單元。如圖6所示，在第一周期中，相同的資料被同時寫入到平面1中的第一鐵電記憶單元(1)和平面2中的第二鐵電記憶單元 (2)。與圖5所示示例中每個寫周期包括寫步驟之前的感測步驟不同，感測步驟可以通過例如包含額外的解碼電路從圖6中的每個寫周期中省略。也就是說，到平面1的第一寫操作(寫1)和到平面2的第二寫操作(寫2)可以同時執行，例如在第一周期中執行，以將相同資料寫入到兩個不同的鐵電記憶單元。相同的寫方案可以如圖6所示那樣在後續周期中按需重複。結果，寫訪問速度可以通過跳過每個寫操作的感測步驟增加例如兩倍。
方法900進行到操作904，如圖9所示，在所述操作904中，在第一讀周期中，第一鐵電記憶單元中的第一資料被感測。如圖4所示，在第一讀操作(讀1)的第一周期(感測步驟)中，平面1中的第一鐵電記憶單元(1)中的第一資料可以被感測。
方法900進行到操作906，如圖9所示，在所述操作906中，在第一讀周期之後的第二讀周期中，所感測的第一資料被寫回到第一鐵電記憶單元，並且第二鐵電記憶單元中的第一資料被同時感測。在一些實施例中，第一讀周期和第二讀周期的時長是相同的。在一些實施例中，每個讀周期和每個寫周期的時長是相同的。例如，每個時長可以為大約10ns，比如10ns。如圖4所示，在第二周期中，所感測的第一資料可以被寫回到平面1中的第一鐵電記憶單元(1)，並且平面2中的第二鐵電記憶單元(2)中的相同的第一資料可以同時被感測。
儘管未在圖9中示出，相同的操作方案可以按需在後續周期中重複。例如，在第一寫周期之後的第二寫周期中，第二資料可以被同時寫入到第一組鐵電記憶單元的第三鐵電記憶單元和第二組鐵電記憶單元的第四鐵電記憶單元。在第二讀周期之後的第三讀周期中，所感測的第一資料可以被寫回到第二鐵電記憶單元，並且第三鐵電記憶單元中的第二資料可以被同時感測。
前文對各種具體實施例的詳細描述旨在充分公開本發明的概要性質，以使他人可以通過應用領域內的基本常識，在不進行過度實驗且不背離本 發明的基本概念的情況下，容易地修改/調整這些具體實施例以適應多種應用。因此，上述調整和修改基於本發明的教導和指導，旨在使這些修改和調整保持在本發明所描述的實施例的等同物的含義以及範圍之內。能够理解，此處所用的詞匯或術語均以描述為目的，從而使得具有專業知識的人在本發明的啟示和指導下可以理解這些詞匯和術語，而不應該被用來限定本發明的內容。
本發明通過借助功能模塊來解釋特定功能和特定關係，來實現對本發明中的實施案例的描述。為方便叙述，上述功能模塊的界定是任意的。只要能實現所需的特定功能和特定關係，其它替代的界定也可被采用。
發明內容和摘要部分可能闡述了本發明的一個或多個實施方式，但並不包括發明人構思的所有示例性實施例，因此，不旨在以任何方式限定本發明和權利要求書的範圍。
本發明的範圍不受限於任一上述實施例，而應該依據權利要求書及其等同物來定義。
100:鐵電記憶單元
102:電容器
104:電晶體
106:內連物
108:基板
110:下電極
112:上電極
114:鐵電層
120:源極/汲極區
122:閘極電介質
124:閘極導體

Claims (6)

  1. 一種鐵電記憶單元的操作方法，所述鐵電記憶單元包括第一組鐵電記憶單元和第二組鐵電記憶單元，所述操作方法包括：在第一寫周期中，同時地將第一資料寫入到所述第一組鐵電記憶單元的第一鐵電記憶單元和所述第二組鐵電記憶單元的第二鐵電記憶單元；在第一讀周期中，感測所述第一鐵電記憶單元中的所述第一資料；以及在所述第一讀周期之後的第二讀周期中，同時地將所感測的所述第一資料寫回到所述第一鐵電記憶單元並感測所述第二鐵電記憶單元中的所述第一資料。
  2. 如請求項1的操作方法，還包括：在所述第一寫周期之後的第二寫周期中，同時地將第二資料寫入到所述第一組鐵電記憶單元的第三鐵電記憶單元和所述第二組鐵電記憶單元的第四鐵電記憶單元。
  3. 如請求項2的操作方法，還包括：在所述第二讀周期之後的第三讀周期中，同時地將所感測的所述第一資料寫回到所述第二鐵電記憶單元並感測所述第三鐵電記憶單元中的所述第二資料。
  4. 如請求項1的操作方法，其中所述第一組鐵電記憶單元和所述第二組鐵電記憶單元位於能被平行訪問的不同位置處。
  5. 如請求項1的操作方法，其中所述第一讀周期和所述第二讀周期的時長是相同的。
  6. 如請求項5的操作方法，其中每個所述時長為大約10ns。
TW109115118A 2019-11-13 2020-05-06 鐵電記憶體的操作方法 TWI771676B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
USUS16/683173 2019-11-13
US16/683,173 US11114149B2 (en) 2019-11-13 2019-11-13 Operation methods of ferroelectric memory

Publications (2)

Publication Number Publication Date
TW202119415A TW202119415A (zh) 2021-05-16
TWI771676B true TWI771676B (zh) 2022-07-21

Family

ID=71030967

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109115118A TWI771676B (zh) 2019-11-13 2020-05-06 鐵電記憶體的操作方法

Country Status (4)

Country Link
US (1) US11114149B2 (zh)
CN (1) CN111292786B (zh)
TW (1) TWI771676B (zh)
WO (1) WO2021093263A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11527279B2 (en) * 2020-06-22 2022-12-13 Micron Technology, Inc. Read algorithm for memory device
CN112489705B (zh) * 2020-12-15 2024-09-10 无锡舜铭存储科技有限公司 减少铁电存储器印记的写入方法及写入电路

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6104663A (en) * 1999-01-06 2000-08-15 Virage Logic Corp. Memory array with a simultaneous read or simultaneous write ports
US20020031004A1 (en) * 2000-05-25 2002-03-14 Yasuo Miyamoto Ferroelectric storage device and test method thereof
US6396764B1 (en) * 2000-11-16 2002-05-28 Silicon Aquarius, Inc. Segmented memory architecture and systems and methods using the same
US20050157532A1 (en) * 2003-12-25 2005-07-21 Mitsuhiro Yamamura Ferroelectric memory device, electronic apparatus and driving method
US20050226027A1 (en) * 2004-04-09 2005-10-13 Katsuhiko Hoya FeRAM capable of restoring "0" data and "1" data at a time
US7495963B2 (en) * 2006-04-06 2009-02-24 Kabushiki Kaisha Toshiba Semiconductor memory device
JP2010198668A (ja) * 2009-02-24 2010-09-09 Seiko Epson Corp 強誘電体記憶装置および電子機器
US8310884B2 (en) * 2009-08-06 2012-11-13 Kabushiki Kaisha Toshiba Semiconductor memory device
TW201742068A (zh) * 2016-03-10 2017-12-01 美光科技公司 記憶體區段內經由區段獨立之平行存取技術
US20190108866A1 (en) * 2016-04-28 2019-04-11 Micron Technology, Inc. Charge sharing between memory cell plates
US20190189179A1 (en) * 2016-05-23 2019-06-20 Micron Technology, Inc Power reduction for a sensing operation of a memory cell

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000187990A (ja) * 1998-12-24 2000-07-04 Nec Corp センスアンプ回路及びそれを用いた記憶装置並びにそれに用いる読出し方法
US6720596B2 (en) 2000-10-17 2004-04-13 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for driving the same
US6538914B1 (en) 2002-04-01 2003-03-25 Ramtron International Corporation Ferroelectric memory with bit-plate parallel architecture and operating method thereof
KR100448921B1 (ko) 2002-05-21 2004-09-16 삼성전자주식회사 고속 강유전체 메모리 장치 및 그것의 기입 방법
US6819583B2 (en) * 2003-01-15 2004-11-16 Sharp Laboratories Of America, Inc. Ferroelectric resistor non-volatile memory array
US6724645B1 (en) 2003-01-30 2004-04-20 Agilent Technologies, Inc. Method and apparatus for shortening read operations in destructive read memories
KR100492781B1 (ko) 2003-05-23 2005-06-07 주식회사 하이닉스반도체 멀티비트 제어 기능을 갖는 불휘발성 강유전체 메모리 장치
US7263018B2 (en) 2003-07-22 2007-08-28 Nxp B.V. Compensating a long read time of a memory device in data comparison and write operations
JP2005332513A (ja) 2004-05-21 2005-12-02 Matsushita Electric Ind Co Ltd 強誘電体記憶装置及びその読み出し方法
JP4117683B2 (ja) 2004-07-20 2008-07-16 セイコーエプソン株式会社 強誘電体メモリ装置及びその駆動方法
US10636471B2 (en) * 2016-04-20 2020-04-28 Micron Technology, Inc. Memory arrays, ferroelectric transistors, and methods of reading and writing relative to memory cells of memory arrays

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6104663A (en) * 1999-01-06 2000-08-15 Virage Logic Corp. Memory array with a simultaneous read or simultaneous write ports
US20020031004A1 (en) * 2000-05-25 2002-03-14 Yasuo Miyamoto Ferroelectric storage device and test method thereof
US6396764B1 (en) * 2000-11-16 2002-05-28 Silicon Aquarius, Inc. Segmented memory architecture and systems and methods using the same
US20050157532A1 (en) * 2003-12-25 2005-07-21 Mitsuhiro Yamamura Ferroelectric memory device, electronic apparatus and driving method
US20050226027A1 (en) * 2004-04-09 2005-10-13 Katsuhiko Hoya FeRAM capable of restoring "0" data and "1" data at a time
US7495963B2 (en) * 2006-04-06 2009-02-24 Kabushiki Kaisha Toshiba Semiconductor memory device
JP2010198668A (ja) * 2009-02-24 2010-09-09 Seiko Epson Corp 強誘電体記憶装置および電子機器
US8310884B2 (en) * 2009-08-06 2012-11-13 Kabushiki Kaisha Toshiba Semiconductor memory device
TW201742068A (zh) * 2016-03-10 2017-12-01 美光科技公司 記憶體區段內經由區段獨立之平行存取技術
US20190108866A1 (en) * 2016-04-28 2019-04-11 Micron Technology, Inc. Charge sharing between memory cell plates
US20190189179A1 (en) * 2016-05-23 2019-06-20 Micron Technology, Inc Power reduction for a sensing operation of a memory cell

Also Published As

Publication number Publication date
WO2021093263A1 (en) 2021-05-20
CN111292786A (zh) 2020-06-16
US11114149B2 (en) 2021-09-07
CN111292786B (zh) 2020-12-25
US20210142838A1 (en) 2021-05-13
TW202119415A (zh) 2021-05-16

Similar Documents

Publication Publication Date Title
US10707220B2 (en) Ferroelectric memory and methods of forming the same
US20160064391A1 (en) Dynamic random access memory cell including a ferroelectric capacitor
CN112002360A (zh) 铁电存储器和逻辑单元及操作方法
US9847123B2 (en) Multi-bit ferroelectric memory device and methods of forming the same
JP2019530974A (ja) 強誘電体メモリセル
US20200373312A1 (en) Ferroelectric capacitors with backend transistors
JP4161951B2 (ja) 強誘電体メモリ装置
US9007823B2 (en) Semiconductor device
Takashima Overview of FeRAMs: Trends and perspectives
JP2001102465A (ja) 不揮発性メモリ
TWI771676B (zh) 鐵電記憶體的操作方法
US11942136B2 (en) Memory device having shared read/write access line for 2-transistor vertical memory cell
Schenk et al. A new generation of memory devices enabled by ferroelectric hafnia and zirconia
US20220223605A1 (en) Memory device having shared access line for 2-transistor vertical memory cell
JP4033624B2 (ja) 強誘電体メモリ
JP4158010B2 (ja) 隣接メモリセル間でセルプレートを共有する強誘電体メモリ素子及びその駆動方法
JP2006237143A (ja) 強誘電体トランジスタラッチ回路
US20100123176A1 (en) Semiconductor memory device
Takashima Overview and trend of chain FeRAM architecture
JP2019161139A (ja) 半導体装置及びその製造方法
US20240188304A1 (en) Capacitive memory structure and method for reading-out a capacitive memory structure
Takashima Overview and scaling prospect of ferroelectric memories
JP2006237836A (ja) 強誘電体コンデンサラッチ回路
TW200814059A (en) Circuit of memory cell without capacitor and layout thereof
JP2011060397A (ja) 半導体記憶装置