CN111292786A - 铁电存储器的操作方法 - Google Patents

铁电存储器的操作方法 Download PDF

Info

Publication number
CN111292786A
CN111292786A CN202010143463.9A CN202010143463A CN111292786A CN 111292786 A CN111292786 A CN 111292786A CN 202010143463 A CN202010143463 A CN 202010143463A CN 111292786 A CN111292786 A CN 111292786A
Authority
CN
China
Prior art keywords
ferroelectric memory
memory cell
memory cells
data
group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010143463.9A
Other languages
English (en)
Other versions
CN111292786B (zh
Inventor
潘锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi Shunming Storage Technology Co ltd
Original Assignee
Wuxi Paibyte Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi Paibyte Technology Co ltd filed Critical Wuxi Paibyte Technology Co ltd
Publication of CN111292786A publication Critical patent/CN111292786A/zh
Application granted granted Critical
Publication of CN111292786B publication Critical patent/CN111292786B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2253—Address circuits or decoders
    • G11C11/2255—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2253—Address circuits or decoders
    • G11C11/2257—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2273—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2275—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2209—Concurrent read and write
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2281—Timing of a read operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1042—Read-write modes for single port memories, i.e. having either a random port or a serial port using interleaving techniques, i.e. read-write of one part of the memory while preparing another part

Abstract

公开了铁电存储单元的操作方法的实施例。在一个示例中，公开了一种用于读取铁电存储单元的方法。铁电存储单元包括第一组铁电存储单元和第二组铁电存储单元。在第一周期中，第一组铁电存储单元的第一铁电存储单元中的第一数据被感测。在第一周期之后的第二周期中，所感测的第一数据被写回到第一铁电存储单元，并且第二组铁电存储单元的第二铁电存储单元中的第二数据同时被感测。

Description

铁电存储器的操作方法
背景技术
本公开的实施例涉及铁电存储器及其操作方法。
诸如铁电RAM(FeRAM或FRAM)之类的铁电存储器使用铁电材料层来实现非易失性。铁电材料层具有所施加电场与所储存表观电荷之间的非线性关系，因此可以在电场下切换极性。铁电存储器的优点包括低功耗、快速写性能和高最大读/写耐久度。
发明内容
在此公开了铁电存储器的操作方法的实施例。
在一个示例中，公开了一种用于读取铁电存储单元的方法。铁电存储单元包括第一组铁电存储单元和第二组铁电存储单元。在第一周期中，第一组铁电存储单元的第一铁电存储单元中的第一数据被感测。在第一周期之后的第二周期中，所感测的第一数据被写回到第一铁电存储单元，并且第二组铁电存储单元的第二铁电存储单元中的第二数据同时被感测。
在一些实施例中，在第二周期之后的第三周期中，所感测的第二数据被写回到第二铁电存储单元，并且第一组铁电存储单元的第三铁电存储单元中的第三数据同时被感测。
在一些实施例中，第一组铁电存储单元的每个铁电存储单元都存储与第二组铁电存储单元的相应铁电存储单元相同的数据。在一些实施例中，第一数据与第二数据相同。
在一些实施例中，第一组铁电存储单元和第二组铁电存储单元位于可被并行访问的不同位置处。
在一些实施例中，第一周期和第二周期的时长是相同的。在一些实施例中，每个时长为大约10ns。
在另一示例中，公开了一种用于操作铁电存储单元的方法。铁电存储单元包括第一组铁电存储单元和第二组铁电存储单元。在第一写周期中，第一组铁电存储单元的第一铁电存储单元中的数据和第二组铁电存储单元的第二铁电存储单元中的数据同时被感测。在第一写周期之后的第二写周期中，第一数据被同时写入到第一铁电存储单元和第二铁电存储单元。在第一读周期中，第一铁电存储单元中的第一数据被感测。在第一读周期之后的第二读周期中，所感测的第一数据被写回到第一铁电存储单元，并且第二铁电存储单元中的第一数据被同时感测。
在一些实施例中，在第二写周期之后的第三写周期中，第一组铁电存储单元的第三铁电存储单元中的数据和第二组铁电存储单元的第四铁电存储单元中的数据被同时感测，并且在第三写周期之后的第四写周期中，第二数据被同时写入到第三铁电存储单元和第四铁电存储单元。
在一些实施例中，在第二读周期之后的第三读周期中，所感测的第一数据被写回到第二铁电存储单元，并且第三铁电存储单元中的第二数据被同时感测。
在一些实施例中，第一组铁电存储单元和第二组铁电存储单元位于可被并行访问的不同位置处。
在一些实施例中，第一读周期和第二读周期的时长是相同的。在一些实施例中，第一写周期和第二写周期的时长是相同的。在一些实施例中，每个时长为大约10ns。
在又一示例中，公开了一种用于操作铁电存储单元的方法。铁电存储单元包括第一组铁电存储单元和第二组铁电存储单元。在第一写周期中，第一数据被同时写入到第一组铁电存储单元的第一铁电存储单元和第二组铁电存储单元的第二铁电存储单元。在第一读周期中，第一铁电存储单元中的第一数据被感测。在第一读周期之后的第二读周期中，所感测的第一数据被写回到第一铁电存储单元，并且第二铁电存储单元中的第一数据被同时感测。
在一些实施例中，在第一写周期之后的第二写周期中，第二数据被同时写入到第一组铁电存储单元的第三铁电存储单元和第二组铁电存储单元的第四铁电存储单元。
在一些实施例中，在第二读周期之后的第三读周期中，所感测的第一数据被写回到第二铁电存储单元，并且第三铁电存储单元中的第二数据被同时感测。
在一些实施例中，第一组铁电存储单元和第二组铁电存储单元位于可被并行访问的不同位置处。
在一些实施例中，第一读周期和第二读周期的时长是相同的。在一些实施例中，每个时长为大约10ns。
附图说明
并入本申请并构成说明书一部分的附图示出了本公开的实施例，并且与说明书一起进一步用于解释本公开的原理并且使得本领域技术人员能够做出和使用本公开。
图1示出了根据本公开一些实施例的示例性铁电存储单元的横截面图。
图2示出了根据本公开一些实施例的示例性铁电存储单元的电路图。
图2B示出了根据本公开一些实施例的图2A中的铁电存储单元的示例性读取操作的时序图。
图3示出了根据本公开一些实施例的示例性铁电存储单元的电路图，所述铁电存储单元包括位于可被并行访问的不同位置处的第一组铁电存储单元和第二组铁电存储单元。
图4示出了根据本公开一些实施例的铁电存储单元的示例性读操作的时序图，所述铁电存储单元包括位于可被并行访问的不同位置处的第一组铁电存储单元和第二组铁电存储单元。
图5示出了根据本公开一些实施例的铁电存储单元的示例性写操作的时序图，所述铁电存储单元包括位于可被并行访问的不同位置处的第一组铁电存储单元和第二组铁电存储单元。
图6示出了根据本公开一些实施例的铁电存储单元的另一示例性写操作的时序图，所述铁电存储单元包括位于可被并行访问的不同位置处的第一组铁电存储单元和第二组铁电存储单元。
图7是根据本公开一些实施例的用于对铁电存储单元进行读取的示例性方法的流程图。
图8是根据本公开一些实施例的用于操作铁电存储单元的示例性方法的流程图。
图9是根据本公开一些实施例的用于操作铁电存储单元的另一示例性方法的流程图。
本公开的实施例将参考附图予以描述。
具体实施方式
尽管讨论了具体配置和设置，但是应当理解，这仅仅是为了图解说明目的而进行的。本领域技术人员将认识到，可以使用其它配置和设置而不偏离本公开的精神和范围。对本领域技术人员显而易见的是，本发明也可用于其它多种应用。
应当注意，本发明说明书所提到的“一个实施例”、“一实施例”、“示例性实施例”、“一些实施例”等等是指，所描述的实施例可能包括特定特征、结构或特性，但不是每个实施例都一定包括该特定特征、结构或特性。此外，这样的表述并不一定指同一个实施例。此外，当特定特征、结构或特性结合某实施案例被描述时，属于本领域技术人员知识范围的是，结合其它实施例来实施这样的特定特征、结构或特性，而不管是否在此明确说明。
一般来说，术语可以至少部分地根据上下文中的使用来理解。例如，在此使用的术语“一个或多个”，至少部分地根据上下文，可用于以单数形式来描述任何特征、结构或特性，或以复数形式来描述特征、结构或特性的组合。类似地，诸如“一个”、“一”、或“该”之类的术语又可以至少部分地根据上下文被理解为表达单数用法或表达复数用法。
能容易地理解的是，“在……上”、“在……之上”、以及“在……上方”在本发明中的含义应该以最宽泛方式来解释，使得“在……上”不仅指直接处于某物上，而且还可以包括在有中间特征或中间层位于二者之间的情况下处于某物上，并且“在……之上”、或“在…….上方”不仅指处于某物之上或上方，而且还可以包括在二者之间没有中间特征或中间层的情况下处于在某物之上或上方(即直接处于某物上)。
此外，空间相关术语，如“在……下面”、“在……之下”、“下部”、“在……之上”、“上部”等等可以在此用于方便描述一个元素或特征相对于另一元素或特征在附图中示出的关系。空间相关术语旨在除了涵盖器件在附图中描述的取向以外还涵盖该器件在使用或操作时的其它取向。装置可以以其它方式被定向(旋转90°或处于其它取向)，并且这里所用的空间相关描述相应地也可同样地来解释。
这里所用的术语“衬底”是指后续材料层所添加到的材料。衬底本身可以被图案化。添加到衬底之上的材料可以被图案化，或者可保持未经图案化。此外，衬底可包括多种多样的半导体材料、如硅、锗、砷化镓、磷化铟等。可替代地，衬底也可由电学非导电材料、如玻璃、塑料、或蓝宝石晶片制成。
这里所用的术语“层”是指包括具有厚度的某一区域的材料部位。层可以延伸到下方或上方结构的全部之上，或可以具有小于下方或上方结构的伸展。此外，层可以是同质或异质的连续结构的一个区域，该区域的厚度小于该连续结构的厚度。例如，层可位于任何一对水平平面之间，或位于该连续结构的顶面或底面处。层可水平地、垂直地、和/或沿锥形表面延伸。衬底可以是层，可包括一个或多个层在其中，和/或可以具有一个或多个层在其上，和/或一个或多个层在其下。一层可包括多层。例如，互连层可包括一个或多个导体和接触层(其中形成接触部、互连线和/或通孔)和一个或多个介电层。
这里所用的术语“标称的/标称地”指某一部件、工艺在产品或工艺的设计阶段设置的特性或参数的期望或目标值，还包括高于和/或低于所述期望值的值范围。该值范围可能是由于制造工艺的轻微差异或公差引起的。这里所用的“大约”是指如下给定数量的值：所述数量可能基于与所涉及半导体器件相关联的特定技术节点而变化。基于特定技术节点，术语“大约”可以指如下给定数量的值：所述数量在例如该值的10％至30％范围内变化(如该值±10％、±20％、或±30％)。
这里所用的术语“三维(3D)存储器件”是指如下半导体器件：所述半导体器件在横向定向的衬底上具有垂直定向的存储单元(此处称为“存储串”)，使得存储串相对于衬底在垂直方向延伸。这里所用的“垂直的/垂直地”是指与衬底的横向表面标称地垂直。
传统铁电存储器所针对的是极高耐久度应用,比如1013或更高读/写周期。为了实现这种极端指标，针对寿命终点情况对单元尺寸、感测裕度以及时序作了优化。针对正常应用，在嵌入式或独立应用中期望有可接受的高耐久度、高性能、低功率、非易失性和小单元尺寸。另外，为了缩小铁电存储器与静态随机存取存储器(SRAM)或动态随机存取机器(DRAM)之间的性能差距，铁电存储器需要高速度、良好耐久度、低功率、非易失性以及小单元尺寸的存储器。
图1示出了根据本公开一些实施例的示例性铁电存储单元100的横截面图。铁电存储单元100是铁电存储器件的基本存储元件，并且可以包括各种设计和配置。如图1所示，铁电存储单元100是“1T-1C”单元，其包括电容器102、晶体管104、以及电容器102与晶体管104之间的形成在衬底108上的互连106。衬底108可以包括硅(例如单晶硅)、锗硅(SiGe)、砷化镓(GaAs)、锗(Ge)、绝缘体上硅(SOI)或任何其它适当材料。
在一些实施例中，电容器102包括下电极110、上电极112、以及在垂直方向上布置在下电极110与上电极112之间的铁电层114。铁电层114可以在下表面上接触并电连接到下电极110，并且在上表面接触并电连接到上电极112。下电极110可以通过互连106电连接到晶体管104，并且上电极112可以电连接到电源(未示出)，使得电场可以施加到铁电层114。为便于描述，在本公开中示出了1T-1C单元的示例。在各个实施例中，铁电层114可以用在每单元具有一个以上电容器的任何其它合适类型的存储单元中。例如，铁电层114也可以用在“2T-2C”单元中或者“nT-mC”(其中n和m是整数)单元中。存储单元的类型(例如单个存储单元中的电容器的数目)不应当受本公开实施例的限制。
下电极110和上电极112的材料可以包括但不限于下列各项中的至少之一：氮化钛(TiN)、氮化钛硅(TiSiNx)、氮化钛铝(TiAlNx)、碳氮化钛(TiCNx)、氮化钽(TaNx)、氮化钽硅(TaSiNx)、氮化钽铝(TaAlNx)、氮化钨(WNx)、硅化钨(WSix)、碳氮化钨(WCNx)、钌(Ru)、氧化钌(RuOx)、铱(Ir)、掺杂多晶硅、透明导电氧化物(TCO)或氧化铱(IrOx)。在一些实施例中，下电极110和上电极112包括相同材料。在一些实施例中，下电极110和上电极112包括不同材料。下电极110或上电极112的厚度可以为大约2nm至大约50nm、比如2nm至20nm(例如为2nm、3nm、4nm、5nm、8nm、10nm、15nm、18nm、20nm、25nm、30nm、35nm、40nm、45nm、50nm、以这些值中的任何值为下限的任何范围、或者由这些值中的任何两个值定义的任何范围)。在一些实施例中，下电极110和上电极112具有相同厚度。在一些实施例中，下电极110和上电极112具有不同厚度。
在一些实施例中，铁电层114包括铁电氧化物材料。铁电氧化物材料可以包括铁电复合氧化物。在一个实施例中，铁电氧化物材料可以包括氧和一种或多种铁电金属。铁电金属可以包括但不限于：锆(Zr)、铪(Hf)和钛(Ti)。在一些实施例中，铁电金属还包括铝(Al)、镍(Ni)和/或铁(Fe)。在一些实施例中，铁电氧化物材料包括HfOx。在一些实施例中，铁电氧化物材料包括氧和两种或更多种铁电金属。所述铁电金属中的两种的摩尔比可以为0.1至10(例如0.1、0.2、0.3、0.4、0.5、0.6、0.7、0.8、0.9、1、2、3、4、5、6、7、8、9、10、以这些值中的任何值为下限的任何范围、或者由这些值中的任何两个值定义的任何范围)。在一些实施例中，铁电氧化物材料包括氧和非金属材料，比如硅。
在一些实施例中，晶体管104包括源极/漏极区120、以及具有栅极电介质122和栅极导体124的栅极叠层。源极/漏极区120可以是衬底108中具有所期望掺杂等级的n型或p型掺杂物的掺杂区。栅极电介质122可以包括介电材料，比如氧化硅(SiOx)、氮化硅(SiNx)或者高k介电材料，包括但不限于：氧化铝(Al2O3)、氧化铪(HfO2)、氧化钽(Ta2O5)、氧化锆(ZrO2)、氧化钛(TiO2)或其任何组合。栅极导体124可以包括导电材料，包括但不限于：钨(W)、钴(Co)、铜(Cu)、铝(Al)、多晶硅、硅化物或其任何组合。栅极导体124可以充当铁电存储单元100的字线。互连(未示出)可以与源极/漏极区120中未与互连106相接触的一个接触，并且充当铁电存储单元100的位线。能够理解，在此公开的铁电存储单元不限于图1所示示例，并且可以包括任何合适配置的任何平面铁电存储单元或3D铁电存储单元。
图2A示出了根据本公开一些实施例的示例性铁电存储单元的电路图。铁电存储单元可以是1T-1C铁电存储单元，比如图1中的铁电存储单元100。晶体管T的栅极电连接到字线(WL)，晶体管T的源极和漏极中的一个电连接到位线(BL)，并且晶体管T的源极和漏极中的另一个电连接到电容器C的一个电极。电容器C的另一电极电连接到板线(PL)，所述板线(PL)可以将电压Vc施加到如图2A所示的电容器C。“CBL”表示位线的总寄生电容。
图2B示出了根据本公开一些实施例的图2A中的铁电存储单元的示例性读取操作的时序图。在图2A中，被正WL信号选中的铁电存储单元的读操作包括两个步骤。在第一步骤，PL信号从低电压切换到高电压，并且铁电存储单元中的数据(例如电容器C中存储的电荷)通过BL信号被感测。由于铁电存储器的读操作是“破坏性读”，其改变所访问的存储位置的内容并且紧接在其后必须是内容的重写，以便保留所述内容，在第二步骤，PL信号在固定时长内是正的，并且然后变为低电压，并且感测的数据被写回到铁电存储单元。
关于铁电存储单元的写操作，在一个示例中，其也包括两个步骤：在第一步骤，同时从多个铁电存储单元(例如处于同一页中)中感测多条数据；在第二步骤，将新数据写入到目标铁电存储单元，并且将其它条原始数据同时写回到同一页中的其它铁电存储单元。在另一示例中，可以使用附加的编码电路来免除第一步骤，使得新数据可以被写入到目标铁电存储单元，而不需要在先的感测步骤。
如上所述，正常的铁电存储器读操作需要感测和写回步骤二者。在性能方面，这两个步骤由于信号控制而消耗相同的时间量。因此，理论上的铁电存储器性能应当与类似DRAM(例如都具有1T-1C配置)的性能相同。
根据本公开的各个实施例提供了铁电存储器的操作方法，所述操作方法与正常铁电存储器操作相比可以实现更好的性能。可以使用多组铁电存储单元来存储相同数据。针对读操作，交错读操作可以在两组或更多组铁电存储单元之间执行，这可并行访问多个位置，以便隐藏相继的读操作中的写回步骤。结果，读访问时间可以被降低，例如变为正常铁电存储器读操作的一半。
图3示出了根据本公开一些实施例的示例性铁电存储单元的电路图，所述铁电存储单元包括位于可被并行访问的不同位置处的第一组铁电存储单元302和第二组铁电存储单元310。如图3所示，铁电存储器件300包括第一组铁电存储单元302和第二组铁电存储单元310。在一些实施例中，第一和第二组铁电存储单元302和310位于可被并行访问的不同位置处。在一个示例中，第一和第二组铁电存储单元302和310位于两个存储体(memory bank)中。在另一示例中，第一和第二组铁电存储单元302和310位于两个存储板(memory plane)中。在又一示例中，第一和第二组铁电存储单元302和310位于两个存储页(memory page)中。
在一些实施例中，第一和第二组铁电存储单元302和310具有相同数量的铁电存储单元和配置。以第一组铁电存储单元302为例，第一组铁电存储单元302可以包括布置成行和列的铁电存储单元304的阵列。每个铁电存储单元304可以是1T-1C存储单元，其包括如图3所示的晶体管306和电容器308。每个字线WL[0]或WL[1]电连接到阵列的同一行中的每个铁电存储单元304中的晶体管306的栅极，并且每个位线BL[0]或BL[1]电连接到阵列的同一列中的每个铁电存储单元304中的晶体管306的源极/漏极。每个板线PL0或PL1电连接到阵列的同一行中的每个铁电存储单元304中的电容器308的一个电极。在每个铁电存储单元304中，晶体管306的漏极/源极电连接到电容器308中的每个的另一电极。
在一些实施例中，第一组铁电存储单元302的每个铁电存储单元304都存储与第二组铁电存储单元310的相应铁电存储单元312相同的数据。例如，第一组铁电存储单元302的铁电存储单元304中的第一数据(即电容器308中的电荷)可以与第二组铁电存储单元310的铁电存储单元312中的第二数据(即电容器中的电荷)相同。换言之，第二组铁电存储单元310的每个铁电存储单元312都可以是第一组铁电存储单元302的相应铁电存储单元304的镜像。
在一些实施例中，铁电存储器件300也可以包括第一驱动器314和第二驱动器316，所述第一驱动器314通过位线、字线和板线电连接到第一组铁电存储单元302，第二驱动器316通过位线、字线和板线电连接到第二组铁电存储单元310。第一和第二驱动器314和316可以包括用于促进第一和第二组铁电存储单元302和310的操作的任何合适的数字、模拟和/或混合信号电路。例如，第一和第二驱动器314和316可以包括下列各项中的一个或多个：数据缓冲器(例如位线页缓冲器)、解码器(例如行解码器或列解码器)、灵敏放大器(sense amplifier)、驱动器(例如字线驱动器)、电荷泵、电流或电压参考、或者电路的任何有源或无源部件(例如晶体管、二极管、电阻器或电容器)。
在一些实施例中，第一和第二驱动器314和316中的每一个均包括字线驱动电路、板线驱动电路和位线驱动电路。字线驱动电路可以被配置为生成多个字线信号并且将所述多个字线信号分别施加到每个字线，以便选择电连接到施加该字线信号的同一字线(例如WL[0]和WL[1])的铁电存储单元304/312。板线驱动电路可以被配置为生成板线信号并且根据板线时序(即板线编码)将每个板线信号施加到板线(例如图3中的PL0)中的相应板线。每个板线信号可以通过相应板线施加在相应电容器308上，以便使相应铁电存储单元304极化。位线驱动电路可以被配置为生成位线信号并且根据位线时序(即位线编码)将位线信号施加到相应位线(例如图3中的BL[0])，以便在写操作期间将数据的有效状态写入到相应铁电存储单元302中的电容器308中。在一些实施例中，每个位线信号是在0V与供电电压Vdd之间脉冲波动的电压信号。根据一些实施例，位线信号是要么为0V、要么为Vdd的二进制信号。在读操作期间，位线信号可以通过相应位线(例如图3中的BL[0])被位线驱动电路读取，并且与一个或多个参考电压相比较以确定存储在电容器308中的数据有效状态。
在一些实施例中，铁电存储器件300还包括协调单元318，所述协调单元318电连接到第一和第二驱动器314和316并且被配置为在读和/或写操作期间根据下面详细描述的多种新颖的操作方案来协调第一和第二驱动器314和316以驱动第一和第二组铁电存储单元302和310。例如，如上所述，协调单元318可以将第一和第二驱动器314和316协调为使得第一和第二组铁电存储单元302和310可以被并行访问。
图4示出了根据本公开一些实施例的铁电存储单元的示例性读操作的时序图，所述铁电存储单元包括位于可被并行访问的不同位置处的第一组铁电存储单元和第二组铁电存储单元。图7是根据本公开一些实施例的用于对铁电存储单元进行读取的示例性方法700的流程图。图4和7中所描绘的铁电存储单元的示例包括图3中所描绘的第一和第二组铁电存储单元302和310。为便于图解说明，图4和7将一起予以描述。能够理解，方法700中所示的操作不是穷尽的，而其它操作也可以在所示操作之前、之后或之间执行。另外，所述操作中的一些可以同时执行或者以与图7所示不同的顺序执行。
参考图7，方法700始于操作702，在所述操作702中，在第一周期中，第一组铁电存储单元的第一铁电存储单元中的第一数据被感测。如图4所示，第一组铁电存储单元(1、3、5、7、9、...)可以位于第一平面(平面1)中，并且第二组铁电存储单元(2、4、6、8、10、...)可以位于第二平面(平面2)中。在一些实施例中，平面1中的每个铁电存储单元都可以存储与平面2中的相应铁电存储单元相同的数据。平面1和平面2可以被并行访问。在一些实施例中，每个读操作(例如读1、读2、...)被均分为分别用于感测和写回的两个步骤。在一个示例中，每个读周期为大约10ns，比如10ns。在第一读操作(读1)的第一周期(感测步骤)中，平面1中的第一铁电存储单元(1)中的第一数据可以被感测。
方法700进行到操作704，如图7所示，在所述操作704中，在第一周期之后的第二周期中，所感测的第一数据被写回到第一铁电存储单元，并且第二组铁电存储单元的第二铁电存储单元中的第二数据同时被感测。在一些实施例中，第一数据与第二数据相同。在一些实施例中，第一周期和第二周期的时长是相同的。
如图4所示，在第一周期之后的第二周期中，由于存在可被并行访问的两组铁电存储单元，两个操作并行同时执行：所感测的第一数据可以被写回到平面1中的第一铁电存储单元(1)，并且平面2中的第二铁电存储单元(2)中的第二数据可以被同时感测。在一些实施例中，感测步骤和写回步骤的时长是相同的。因此，第二周期可以被用于执行第一读操作(读1)的写回步骤和第二读操作(读2)的感测步骤两个步骤。换言之，根据一些实施例，写回步骤(例如写回步骤是读1)“隐藏”在相继的感测步骤(例如读1和读2中的感测步骤)之后。在一些实施例中，相同的数据被存储在平面1中的第一铁电存储单元(1)和平面2中的第二铁电存储单元(2)中。也就是说，第一和第二铁电存储单元(1和2)中的第一数据和第二数据是相同的。因此，读访问速度可以增加例如两倍。
方法700进行到操作706，如图7所示，在第二周期之后的第三周期中，所感测的第二数据被写回到第二铁电存储单元，并且第一组铁电存储单元的第三铁电存储单元中的第三数据同时被感测。在一些实施例中，第一周期、第二周期和第三周期的时长是相同的。
如图4所示，在第二周期之后的第三周期中，由于存在可被并行访问的两组铁电存储单元，两个操作并行同时执行：所感测的第二数据可以被写回到平面2中的第二铁电存储单元(2)，并且平面1中的第三铁电存储单元(3)中的第三数据可以同时被感测。在一些实施例中，感测步骤和写回步骤的时长是相同的。因此，第三周期可以被用于执行第二读操作(读2)的写回步骤和第三读操作(读3)的感测步骤两个步骤。换言之，根据一些实施例，写回步骤(例如写回步骤是读2)“隐藏”在相继的感测步骤(例如读2和读3中的感测步骤)之后。相同的读方案可以如图4所示那样在后续周期中按需重复。结果，交错读操作可以在平面1和平面2中的第一和第二组铁电存储单元之间“往复(ping-pong)”以增加读访问速度。
图5示出了根据本公开一些实施例的铁电存储单元的示例性写操作的时序图，所述铁电存储单元包括位于可被并行访问的不同位置处的第一组铁电存储单元和第二组铁电存储单元。图8是根据本公开一些实施例的用于操作铁电存储单元的示例性方法800的流程图。图5和8中所描绘的铁电存储单元的示例包括图3中所描绘的第一和第二组铁电存储单元302和310。为便于图解说明，4、5和8将一起予以描述。能够理解，方法800中所示的操作不是穷尽的，而其它操作也可以在所示操作之前、之后或之间执行。另外，所述操作中的一些可以同时执行或者以与图8所示不同的顺序执行。
参考图8，方法800始于操作802，在所述操作802中，在第一写周期中，第一组铁电存储单元的第一铁电存储单元中的数据和第二组铁电存储单元的第二铁电存储单元中的数据同时被感测。如上所述，在一些实施例中，写操作包括写步骤之前的感测步骤。如图5所示，每个写操作(例如写1、写2、...)被均分为分别用于感测和写入的两个写步骤。第一组铁电存储单元(1、3、5、7、9、...)可以位于第一平面(平面1)中，并且第二组铁电存储单元(2、4、6、8、10、...)可以位于第二平面(平面2)中。在一些实施例中，平面1和平面2可以被并行访问，以便在平面1中的铁电存储单元和平面2中的相应铁电存储单元中写入相同数据。也就是说，相同数据可以被同时写入到两组铁电存储单元中。在第一周期中，平面1中的第一铁电存储单元(1)中的数据和平面2中的第二铁电存储单元(2)中的数据可以被同时感测。也就是说，到平面1的第一写操作(写1)的感测步骤和到平面2的第二写操作(写2)的感测步骤可以同时执行，例如在第一周期中执行。能够理解，附加的数据可以与第一和第二铁电存储单元(1和2)同时从其它铁电存储单元(其例如位于相同页中)中被感测并且需要被写回到原始位置。
方法800进行到操作804，这如图8所示，在第一写周期之后的第二写周期中，第一数据被同时写入到第一铁电存储单元和第二铁电存储单元。在一些实施例中，第一写周期和第二写周期的时长是相同的。例如，每个时长可以为大约10ns，比如10ns。如图5所示，在第一周期之后的第二周期中，相同的第一数据被同时写入到平面1中的第一铁电存储单元(1)和平面2中的第二铁电存储单元(2)。也就是说，到平面1的第一写操作(写1)的写周期和到平面2的第二写操作(写2)的写周期可以同时执行，例如在第二周期中执行，以将相同数据写入到两个不同的铁电存储单元。相同的写方案可以如图5所示那样在后续周期中按需重复。结果，写访问速度与正常铁电存储器写操作相比未被降低。
方法800进行到操作806，如图8所示，在所述操作806中，在第一读周期中，第一铁电存储单元中的第一数据被感测。如图4所示，在第一读操作(读1)的第一周期(感测步骤)中，平面1中的第一铁电存储单元(1)中的第一数据可以被感测。
方法800进行到操作808，如图8所示，在所述操作808中，在第一读周期之后的第二读周期中，所感测的第一数据被写回到第一铁电存储单元，并且第二铁电存储单元中的第一数据被同时感测。在一些实施例中，第一读周期和第二读周期的时长是相同的。在一些实施例中，每个读周期和每个写周期的时长是相同的。例如，每个时长可以为大约10ns，比如10ns。如图4所示，在第二周期中，所感测的第一数据可以被写回到平面1中的第一铁电存储单元(1)，并且平面2中的第二铁电存储单元(2)中的相同的第一数据可以同时被感测。
尽管未在图8中示出，相同的操作方案可以按需在后续周期中重复。例如，在第二写周期之后的第三写周期中，第一组铁电存储单元的第三铁电存储单元中的数据和第二组铁电存储单元的第四铁电存储单元中的数据可以被同时感测。在第三写周期之后的第四写周期中，第二数据被同时写入到第三铁电存储单元和第四铁电存储单元。在第二读周期之后的第三读周期中，所感测的第一数据可以被写回到第二铁电存储单元，并且第三铁电存储单元中的第二数据可以被同时感测。
图6示出了根据本公开一些实施例的铁电存储单元的另一示例性写操作的时序图，所述铁电存储单元包括位于可被并行访问的不同位置处的第一组铁电存储单元和第二组铁电存储单元。图9是根据本公开一些实施例的用于操作铁电存储单元的示例性方法900的流程图。图6和9中所描绘的铁电存储单元的示例包括图3中所描绘的第一和第二组铁电存储单元302和310。为便于图解说明，图4、6和9将一起予以描述。能够理解，方法900中所示的操作不是穷尽的，而其它操作也可以在所示操作之前、之后或之间执行。另外，所述操作中的一些可以同时执行或者以与图9所示不同的顺序执行。
参考图9，方法900始于操作902，在所述操作902中，在第一写周期中，第一数据被同时写入到第一组铁电存储单元的第一铁电存储单元和第二组铁电存储单元的第二铁电存储单元。如图6所示，在第一周期中，相同的数据被同时写入到平面1中的第一铁电存储单元(1)和平面2中的第二铁电存储单元(2)。与图5所示示例中每个写周期包括写步骤之前的感测步骤不同，感测步骤可以通过例如包含额外的解码电路从图6中的每个写周期中省略。也就是说，到平面1的第一写操作(写1)和到平面2的第二写操作(写2)可以同时执行，例如在第一周期中执行，以将相同数据写入到两个不同的铁电存储单元。相同的写方案可以如图6所示那样在后续周期中按需重复。结果，写访问速度可以通过跳过每个写操作的感测步骤增加例如两倍。
方法900进行到操作904，如图9所示，在所述操作904中，在第一读周期中，第一铁电存储单元中的第一数据被感测。如图4所示，在第一读操作(读1)的第一周期(感测步骤)中，平面1中的第一铁电存储单元(1)中的第一数据可以被感测。
方法900进行到操作906，如图9所示，在所述操作906中，在第一读周期之后的第二读周期中，所感测的第一数据被写回到第一铁电存储单元，并且第二铁电存储单元中的第一数据被同时感测。在一些实施例中，第一读周期和第二读周期的时长是相同的。在一些实施例中，每个读周期和每个写周期的时长是相同的。例如，每个时长可以为大约10ns，比如10ns。如图4所示，在第二周期中，所感测的第一数据可以被写回到平面1中的第一铁电存储单元(1)，并且平面2中的第二铁电存储单元(2)中的相同的第一数据可以同时被感测。
尽管未在图9中示出，相同的操作方案可以按需在后续周期中重复。例如，在第一写周期之后的第二写周期中，第二数据可以被同时写入到第一组铁电存储单元的第三铁电存储单元和第二组铁电存储单元的第四铁电存储单元。在第二读周期之后的第三读周期中，所感测的第一数据可以被写回到第二铁电存储单元，并且第三铁电存储单元中的第二数据可以被同时感测。
前文对各种具体实施例的详细描述旨在充分公开本发明的概要性质，以使他人可以通过应用领域内的基本常识，在不进行过度实验且不背离本发明的基本概念的情况下，容易地修改/调整这些具体实施例以适应多种应用。因此，上述调整和修改基于本发明的教导和指导，旨在使这些修改和调整保持在本发明所描述的实施例的等同物的含义以及范围之内。能够理解，此处所用的词汇或术语均以描述为目的，从而使得具有专业知识的人在本发明的启示和指导下可以理解这些词汇和术语，而不应该被用来限定本发明的内容。
本发明通过借助功能模块来解释特定功能和特定关系，来实现对本发明中的实施案例的描述。为方便叙述，上述功能模块的界定是任意的。只要能实现所需的特定功能和特定关系，其它替代的界定也可被采用。
发明内容和摘要部分可能阐述了本发明的一个或多个实施方式，但并不包括发明人构思的所有示例性实施例，因此，不旨在以任何方式限定本发明和权利要求书的范围。
本发明的范围不受限于任一上述实施例，而应该依据权利要求书及其等同物来定义。

Claims (20)

1.一种用于对铁电存储单元进行读取的方法，所述铁电存储单元包括第一组铁电存储单元和第二组铁电存储单元，该方法包括：
在第一周期中，感测第一组铁电存储单元的第一铁电存储单元中的第一数据；以及
在第一周期之后的第二周期中，同时地将所感测的第一数据写回到第一铁电存储单元并感测第二组铁电存储单元的第二铁电存储单元中的第二数据。
2.根据权利要求1所述的方法，还包括：在第二周期之后的第三周期中，同时地将所感测的第二数据写回到第二铁电存储单元并感测第一组铁电存储单元的第三铁电存储单元中的第三数据。
3.根据权利要求1所述的方法，其中第一组铁电存储单元的每个铁电存储单元都存储与第二组铁电存储单元的相应铁电存储单元相同的数据。
4.根据权利要求3所述的方法，其中第一数据与第二数据相同。
5.根据权利要求1所述的方法，其中第一组铁电存储单元和第二组铁电存储单元位于能被并行访问的不同位置处。
6.根据权利要求1所述的方法，其中第一周期和第二周期的时长是相同的。
7.根据权利要求6所述的方法，其中每个时长为大约10ns。
8.一种用于操作铁电存储单元的方法，所述铁电存储单元包括第一组铁电存储单元和第二组铁电存储单元，该方法包括：
在第一写周期中，同时地感测第一组铁电存储单元的第一铁电存储单元中的数据并感测第二组铁电存储单元的第二铁电存储单元中的数据；
在第一写周期之后的第二写周期中，同时地将第一数据写入到第一铁电存储单元和第二铁电存储单元；
在第一读周期中，感测第一铁电存储单元中的第一数据；以及
在第一读周期之后的第二读周期中，同时地将所感测的第一数据写回到第一铁电存储单元并感测第二铁电存储单元中的第一数据。
9.根据权利要求8所述的方法，还包括：
在第二写周期之后的第三写周期中，同时地感测第一组铁电存储单元的第三铁电存储单元中的数据并感测第二组铁电存储单元的第四铁电存储单元中的数据；以及
在第三写周期之后的第四写周期中，同时地将第二数据写入到第三铁电存储单元和第四铁电存储单元。
10.根据权利要求9所述的方法，还包括：在第二读周期之后的第三读周期中，同时地将所感测的第一数据写回到第二铁电存储单元并感测第三铁电存储单元中的第二数据。
11.根据权利要求8所述的方法，其中第一组铁电存储单元和第二组铁电存储单元位于能被并行访问的不同位置处。
12.根据权利要求8所述的方法，其中第一读周期和第二读周期的时长是相同的。
13.根据权利要求12所述的方法，其中第一写周期和第二写周期的时长是相同的。
14.根据权利要求13所述的方法，其中每个时长为大约10ns。
15.一种用于操作铁电存储单元的方法，所述铁电存储单元包括第一组铁电存储单元和第二组铁电存储单元，该方法包括：
在第一写周期中，同时地将第一数据写入到第一组铁电存储单元的第一铁电存储单元和第二组铁电存储单元的第二铁电存储单元；
在第一读周期中，感测第一铁电存储单元中的第一数据；以及
在第一读周期之后的第二读周期中，同时地将所感测的第一数据写回到第一铁电存储单元并感测第二铁电存储单元中的第一数据。
16.根据权利要求15所述的方法，还包括：在第一写周期之后的第二写周期中，同时地将第二数据写入到第一组铁电存储单元的第三铁电存储单元和第二组铁电存储单元的第四铁电存储单元。
17.根据权利要求16所述的方法，还包括：在第二读周期之后的第三读周期中，同时地将所感测的第一数据写回到第二铁电存储单元并感测第三铁电存储单元中的第二数据。
18.根据权利要求15所述的方法，其中第一组铁电存储单元和第二组铁电存储单元位于能被并行访问的不同位置处。
19.根据权利要求15所述的方法，其中第一读周期和第二读周期的时长是相同的。
20.根据权利要求19所述的方法，其中每个时长为大约10ns。
CN202010143463.9A 2019-11-13 2020-03-04 铁电存储器的操作方法 Active CN111292786B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/683,173 2019-11-13
US16/683,173 US11114149B2 (en) 2019-11-13 2019-11-13 Operation methods of ferroelectric memory

Publications (2)

Publication Number Publication Date
CN111292786A true CN111292786A (zh) 2020-06-16
CN111292786B CN111292786B (zh) 2020-12-25

Family

ID=71030967

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010143463.9A Active CN111292786B (zh) 2019-11-13 2020-03-04 铁电存储器的操作方法

Country Status (4)

Country Link
US (1) US11114149B2 (zh)
CN (1) CN111292786B (zh)
TW (1) TWI771676B (zh)
WO (1) WO2021093263A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112489705A (zh) * 2020-12-15 2021-03-12 无锡拍字节科技有限公司 减少铁电存储器印记的写入方法及写入电路
CN116368471A (zh) * 2020-06-22 2023-06-30 美光科技公司 用于存储器装置的读取算法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1459795A (zh) * 2002-05-21 2003-12-03 三星电子株式会社 具有板线控制电路的铁电存储器件及其操作方法
US20040136223A1 (en) * 2003-01-15 2004-07-15 Sharp Laboratories Of America, Inc. Ferroelectric resistor non-volatile memory array
CN1700473A (zh) * 2004-05-21 2005-11-23 松下电器产业株式会社 铁电体存储装置及其读出方法
CN1734665A (zh) * 2004-07-20 2006-02-15 精工爱普生株式会社 铁电存储器及其驱动方法
JP2010198668A (ja) * 2009-02-24 2010-09-09 Seiko Epson Corp 強誘電体記憶装置および電子機器
CN109074839A (zh) * 2016-03-10 2018-12-21 美光科技公司 存储器区段内经由区段独立的并行存取技术
CN109075176A (zh) * 2016-04-20 2018-12-21 美光科技公司 存储器阵列、铁电晶体管以及与存储器阵列的存储器单元相关的读取与写入方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000187990A (ja) * 1998-12-24 2000-07-04 Nec Corp センスアンプ回路及びそれを用いた記憶装置並びにそれに用いる読出し方法
US6104663A (en) * 1999-01-06 2000-08-15 Virage Logic Corp. Memory array with a simultaneous read or simultaneous write ports
JP3775716B2 (ja) * 2000-05-25 2006-05-17 シャープ株式会社 強誘電体型記憶装置およびそのテスト方法
US6720596B2 (en) 2000-10-17 2004-04-13 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for driving the same
US6396764B1 (en) * 2000-11-16 2002-05-28 Silicon Aquarius, Inc. Segmented memory architecture and systems and methods using the same
US6538914B1 (en) 2002-04-01 2003-03-25 Ramtron International Corporation Ferroelectric memory with bit-plate parallel architecture and operating method thereof
US6724645B1 (en) 2003-01-30 2004-04-20 Agilent Technologies, Inc. Method and apparatus for shortening read operations in destructive read memories
KR100492781B1 (ko) 2003-05-23 2005-06-07 주식회사 하이닉스반도체 멀티비트 제어 기능을 갖는 불휘발성 강유전체 메모리 장치
WO2005008675A1 (en) 2003-07-22 2005-01-27 Koninklijke Philips Electronics N.V. Compensating a long read time of a memory device in data comparison and write operations
JP2005190565A (ja) * 2003-12-25 2005-07-14 Seiko Epson Corp 強誘電体メモリ装置、電子機器、及び駆動方法
JP3940728B2 (ja) * 2004-04-09 2007-07-04 株式会社東芝 半導体記憶装置
JP2007280505A (ja) * 2006-04-06 2007-10-25 Toshiba Corp 半導体記憶装置
JP4951041B2 (ja) * 2009-08-06 2012-06-13 株式会社東芝 半導体記憶装置
US9799388B1 (en) * 2016-04-28 2017-10-24 Micron Technology, Inc. Charge sharing between memory cell plates using a conductive path
US9715918B1 (en) * 2016-05-23 2017-07-25 Micron Technology, Inc. Power reduction for a sensing operation of a memory cell

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1459795A (zh) * 2002-05-21 2003-12-03 三星电子株式会社 具有板线控制电路的铁电存储器件及其操作方法
US20040136223A1 (en) * 2003-01-15 2004-07-15 Sharp Laboratories Of America, Inc. Ferroelectric resistor non-volatile memory array
CN1700473A (zh) * 2004-05-21 2005-11-23 松下电器产业株式会社 铁电体存储装置及其读出方法
CN1734665A (zh) * 2004-07-20 2006-02-15 精工爱普生株式会社 铁电存储器及其驱动方法
JP2010198668A (ja) * 2009-02-24 2010-09-09 Seiko Epson Corp 強誘電体記憶装置および電子機器
CN109074839A (zh) * 2016-03-10 2018-12-21 美光科技公司 存储器区段内经由区段独立的并行存取技术
CN109075176A (zh) * 2016-04-20 2018-12-21 美光科技公司 存储器阵列、铁电晶体管以及与存储器阵列的存储器单元相关的读取与写入方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116368471A (zh) * 2020-06-22 2023-06-30 美光科技公司 用于存储器装置的读取算法
CN112489705A (zh) * 2020-12-15 2021-03-12 无锡拍字节科技有限公司 减少铁电存储器印记的写入方法及写入电路

Also Published As

Publication number Publication date
TWI771676B (zh) 2022-07-21
WO2021093263A1 (en) 2021-05-20
CN111292786B (zh) 2020-12-25
US20210142838A1 (en) 2021-05-13
TW202119415A (zh) 2021-05-16
US11114149B2 (en) 2021-09-07

Similar Documents

Publication Publication Date Title
US10707220B2 (en) Ferroelectric memory and methods of forming the same
US11955156B2 (en) Memory arrays, ferroelectric transistors, and methods of reading and writing relative to memory cells of memory arrays
CN112002360A (zh) 铁电存储器和逻辑单元及操作方法
US20160064391A1 (en) Dynamic random access memory cell including a ferroelectric capacitor
JP2022526215A (ja) 共有プレート線を有する高密度低電圧ｎｖ差動メモリビットセル
US20200373312A1 (en) Ferroelectric capacitors with backend transistors
CN102543174A (zh) 半导体存储器件和半导体存储器件的驱动方法
CN111292786B (zh) 铁电存储器的操作方法
CN114446348B (zh) 存储器单元布置及其方法
US11942136B2 (en) Memory device having shared read/write access line for 2-transistor vertical memory cell
JP2006085817A (ja) 強誘電体メモリ装置
US20230030364A1 (en) Memory device having 2-transistor vertical memory cell
CN114446345A (zh) 存储器单元布置及其方法
CN113948494A (zh) 存储器单元布置及其方法
CN114446968A (zh) 存储器单元布置及其方法
US20220223605A1 (en) Memory device having shared access line for 2-transistor vertical memory cell
KR101087837B1 (ko) 비휘발성 메모리 장치 및 형성 방법
CN211404064U (zh) 一种铁电存储器
Sumi Ferroelectric nonvolatile memory technology
US20100123176A1 (en) Semiconductor memory device
EP1481398A1 (en) A memory cell
Takashima Overview and trend of chain FeRAM architecture
JP4655668B2 (ja) 強誘電体コンデンサラッチ回路
KR100318440B1 (ko) 강유전체 메모리 장치 및 그의 구동방법
CN115360195A (zh) 半导体器件及其制备方法、存储系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20230821

Address after: Room A302-H3, Feiyu Building, Software Park, No. 111-2 Linghu Avenue, Xinwu District, Wuxi City, Jiangsu Province, 214000

Patentee after: Wuxi Shunming Storage Technology Co.,Ltd.

Address before: No.502, Jinbo block, Dongzhuang Power Electronic Science and Technology Park, No.8, Hongyi Road, Xinwu District, Wuxi City, Jiangsu Province, 214135

Patentee before: Wuxi paibyte Technology Co.,Ltd.