CN211404064U - 一种铁电存储器 - Google Patents
一种铁电存储器 Download PDFInfo
- Publication number
- CN211404064U CN211404064U CN202020305887.6U CN202020305887U CN211404064U CN 211404064 U CN211404064 U CN 211404064U CN 202020305887 U CN202020305887 U CN 202020305887U CN 211404064 U CN211404064 U CN 211404064U
- Authority
- CN
- China
- Prior art keywords
- capacitor
- transistor
- ferroelectric memory
- ferroelectric
- electrically connected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
本实用新型公开了一种铁电存储器,其包括铁电存储单元,所述铁电存储单元包括:电容器,所述电容器包括下电极、上电极以及布置在下电极与上电极之间的铁电层;第一晶体管,所述第一晶体管的源极电连接到位线,第一晶体管的栅极电连接到第一字线,第一晶体管的漏极电连接到所述电容器的下电极;以及第二晶体管,所述第二晶体管的源极电连接到位线,第二晶体管的栅极电连接到第二字线,第二晶体管的漏极电连接到所述电容器的下电极,其中所述电容器的上电极连接到板线。
Description
技术领域
本实用新型涉及存储器领域。具体而言,本实用新型涉及一种新型铁电存储器。
背景技术
铁电存储器是一种特殊工艺的非易失性的存储器。当电场被施加到铁电晶体管时,中心原子顺着电场停在第一低能量状态位置,而当电场反转被施加到同一铁电晶体管时,中心原子顺着电场的方向在晶体里移动并停在第二低能量状态。大量中心原子在晶体单胞中移动耦合形成铁电畴,铁电畴在电场作用下形成极化电荷。铁电畴在电场下反转所形成的极化电荷较高,铁电畴在电场下无反转所形成的极化电荷较低,这种铁电材料的二元稳定状态使得铁电可以作为存储器。
当移去电场后,中心原子处于低能量状态保持不动,存储器的状态也得以保存不会消失,因此可利用铁电畴在电场下反转形成高极化电荷,或无反转形成低极化电荷来判别存储单元是在“1”或“0”状态。铁电畴的反转不需要高电场,仅用一般的工作电压就可以改变存储单元是在“1”或“0”的状态;也不需要电荷泵来产生高电压数据擦除,因而没有擦写延迟的现象。这种特性使铁电存储器在掉电后仍能够继续保存数据,写入速度快且具有无限次写入寿命,不容易写坏。并且,与现有的非易失性内存技术比较,铁电存储器具有更高的写入速度和更长的读写寿命。
图1示出了示例性铁电存储单元100的电路示意图。铁电存储单元100是铁电存储器件的存储元件,并且可以包括各种设计和配置。如图1所示,铁电存储单元100是“1T-1C”单元,其包括电容器102和晶体管104。晶体管104为NMOS晶体管。晶体管104的源极S电连接到位线BL。晶体管104的栅极电连接到字线WL。晶体管104的漏极D电连接到电容器102的下电极。
请参考图2所示的存储单元写入时的迟滞回线示意图,在图1所示的铁电存储器的结构中,通过位线BL施加到铁电电容极板上的电压是有损耗的,损耗电压约等于晶体管104的开启电压。
具体而言,当将“1”写入铁电存储单元100时,在NMOS晶体管104的栅极字线WL加上正电压Vt,晶体管104开启,位线BL接地,板线PL上加正电压。
当将“0”写入铁电存储单元100时,在NMOS晶体管104的栅极字线WL加上正电压Vt,晶体管104开启,板线PL接地,位线BL上加高电压。
上述铁电存储单元的问题在于:在写入“0”的时候,从位线BL传过来的电压到达NMOS晶体管漏极端时,会有一个约等于Vt的损失。
虽然可通过升高位线BL电压或提升铁电材料的性能,使反转电压降低来解决这一电压降的问题。然而,位线BL电压的升高就要求晶体管能承受更高的源极S到漏极D的电压,所以要求增加晶体管沟道的尺寸,从而增大整个芯片的面积。增加单个芯片的成本。同时减小铁电存储器的误码窗口,降低铁电存储器的可靠性。
因此有必要提供一种新的铁电存储器来克服前述缺陷。
实用新型内容
本实用新型的目的是提供一种铁电存储器,其包括铁电存储单元,所述铁电存储单元包括:
电容器,所述电容器包括下电极、上电极以及布置在下电极与上电极之间的铁电层;
第一晶体管,所述第一晶体管的源极电连接到位线,第一晶体管的栅极电连接到第一字线,第一晶体管的漏极电连接到所述电容器的下电极;以及
第二晶体管,所述第二晶体管的源极电连接到位线,第二晶体管的栅极电连接到第二字线,第二晶体管的漏极电连接到所述电容器的下电极,
其中所述电容器的上电极连接到板线。
在本实用新型的一个实施例中,所述第一晶体管是NMOS晶体管,所述第二晶体管是PMOS晶体管。
在本实用新型的一个实施例中,当将“1”写入铁电存储单元时,在所述第一晶体管的栅极连接的第一字线上施加正电压,第一晶体管开启,所述位线接地,所述板线上施加正电压。
在本实用新型的一个实施例中,当将“0”写入铁电存储单元时,在第二晶体管的栅极连接的第二字线上施加负电压,第二晶体管开启,所述位线上施加正电压,所述板线接地。
在本实用新型的一个实施例中,所述电容器的下电极和上电极包括下列各材料层中的一层或多层:氮化钛(TiN)、氮化钛硅(TiSiNx)、氮化钛铝(TiAlNx)、碳氮化钛(TiCNx)、氮化钽(TaNx)、氮化钽硅(TaSiNx)、氮化钽铝(TaAlNx)、氮化钨(WNx)、硅化钨(WSix)、碳氮化钨(WCNx)、钌(Ru)、氧化钌(RuOx)、铱(Ir)、掺杂多晶硅、透明导电氧化物(TCO)或氧化铱(IrOx),所述电容的铁电层为高K铁电氧化物材料层,在高K铁电氧化物材料层掺杂有下列一种或多种掺杂物:铪(Hf)、锆(Zr)、钛(Ti)、铝(Al)、硅(Si)、氢(H)、氧(O)、钒(V)、铌(Nb)、钽(Ta)、钇或镧(La)。
在本实用新型的一个实施例中,所述电容器是平面电容器。
在本实用新型的一个实施例中,所述电容器是三维柱体电容器。
在本实用新型的一个实施例中,所述电容器的上电极为柱体的内表面,电容器的下电极为柱体的外表面,铁电层夹在电容器的上电极和下电极之间。
在本实用新型的一个实施例中,所述电容器设置在第一晶体管和第二晶体管的上方。
在本实用新型的一个实施例中,多个所述存储单元成阵列布局在衬底上,多个电容器按对应的阵列设置在晶体管上方,多个电容器的上电极整体引出,而下电极单独引出。
附图说明
为了进一步阐明本实用新型的各实施例的以上和其它优点和特征,将参考附图来呈现本实用新型的各实施例的更具体的描述。可以理解,这些附图只描绘本实用新型的典型实施例,因此将不被认为是对其范围的限制。在附图中,为了清楚明了,相同或相应的部件将用相同或类似的标记表示。
图1是现有的铁电存储单元100的电路示意图。
图2是铁电存储单元的铁电电容写入“1”和“0”时的电滞回线示意图。
图3示出根据本实用新型的一个实施例的示例性铁电存储单元200的电路示意图。
图4是根据本实用新型的一个实施例的存储单元的立体示意图,其中只示出一个晶体管的示意图,其中存储单元的电容为圆柱形三维电容结构。
图5是根据本实用新型的一个实施例的另一存储单元的立体示意图,其中只示出一个晶体管的示意图,其中存储单元的电容为平面电容结构。
图6示出根据本实用新型的一个实施例的示例性铁电存储单元300的截面示意图,其中电容为三维电容结构。
图7示出根据本实用新型的一个实施例的包括多个阵列存储单元的存储器的电容结构的截面示意图。
具体实施方式
在以下的描述中,参考各实施例对本实用新型进行描述。然而,本领域的技术人员将认识到可在没有一个或多个特定细节的情况下或者与其它替换和/或附加方法、材料或组件一起实施各实施例。在其它情形中,未示出或未详细描述公知的结构、材料或操作以免使本实用新型的各实施例的诸方面晦涩。类似地,为了解释的目的,阐述了特定数量、材料和配置,以便提供对本实用新型的实施例的全面理解。然而,本实用新型可在没有特定细节的情况下实施。此外,应理解附图中示出的各实施例是说明性表示且不一定按比例绘制。
在本说明书中,对“一个实施例”或“该实施例”的引用意味着结合该实施例描述的特定特征、结构或特性被包括在本实用新型的至少一个实施例中。在本说明书各处中出现的短语“在一个实施例中”并不一定全部指代同一实施例。
一般来说,术语可以至少部分地根据上下文中的使用来理解。例如,在此使用的术语“一个或多个”,至少部分地根据上下文,可用于以单数形式来描述任何特征、结构或特性,或以复数形式来描述特征、结构或特性的组合。类似地,诸如“一个”、“一”、或“该”之类的术语又可以至少部分地根据上下文被理解为表达单数用法或表达复数用法。
能容易地理解的是,“在……上”、“在……之上”、以及“在……上方”在本实用新型中的含义应该以最宽泛方式来解释,使得“在……上”不仅指直接处于某物上,而且还可以包括在有中间特征或中间层位于二者之间的情况下处于某物上,并且“在……之上”、或“在……上方”不仅指处于某物之上或上方,而且还可以包括在二者之间没有中间特征或中间层的情况下处于在某物之上或上方(即直接处于某物上)。
此外空间相关术语,如“在……下面”、“在……之下”、“下部”、“在……之上”、“上部”等等可以在此用于方便描述一个元素或特征相对于另一元素或特征在附图中示出的关系。空间相关术语旨在除了涵盖器件在附图中描述的取向以外还涵盖该器件在使用或操作时的其它取向。装置可以以其它方式被定向(旋转90°或处于其它取向),并且这里所用的空间相关描述相应地也可同样地来解释。
这里所用的术语“衬底”是指后续材料层所添加到的材料。衬底本身可以被图案化。添加到衬底之上的材料可以被图案化,或者可保持未经图案化。此外,衬底可包括多种多样的半导体材料,如硅、锗、砷化镓、磷化铟等。可替代地,衬底也可由电学非导电材料,如玻璃、塑料、或蓝宝石晶片制成。
这里所用的术语“层”是指包括具有厚度的某一区域的材料部位。层可以延伸到下方或上方结构的全部之上,或可以具有小于下方或上方结构的伸展。此外,层可以是同质或异质的连续结构的一个区域,该区域的厚度小于该连续结构的厚度。例如,层可位于任何一对水平平面之间,或位于该连续结构的顶面或底面处。层可水平地、垂直地、和/或沿锥形表面延伸。衬底可以是层,可包括一个或多个层在其中,和/或可以具有一个或多个层在其上,和/或一个或多个层在其下。一层可包括多层。例如,互连层可包括一个或多个导体和接触层(其中形成接触部、互连线和/或通孔)和一个或多个介电层。
如前所述,在写入“0”时,现有的铁电存储单元位线电压在施加到电容器上时会有损失,为了使位线BL的电压无损耗地施加到电容器与晶体管相连的极板上去,本实用新型设计了一种新型的铁电存储器结构。图3示出根据本实用新型的一个实施例的示例性铁电存储单元200的电路示意图。如图3所示,铁电存储单元200采用2T1C NMOS/PMOS和铁电电容构成铁电存储器的基本电路。具体而言,铁电存储单元200包括电容器202、第一晶体管204和第二晶体管206。第一晶体管204为NMOS晶体管。第一晶体管204的源极S电连接到位线BL。第一晶体管204的栅极电连接到第一字线WLN。第一晶体管204的漏极D电连接到电容器202的下电极。第二晶体管206为PMOS晶体管。第二晶体管206的源极S电连接到位线BL。第二晶体管206的栅极电连接到第二字线WLP。第二晶体管206的漏极D电连接到电容器202的下电极。
铁电存储单元200的写操作如下:
当将“1”写入铁电存储单元200时,在第一NMOS晶体管204的栅极连接的第一字线WLN上施加正电压Vt,第一晶体管开启,位线BL接地,板线PL上施加正电压。
当将“0”写入铁电存储单元200时,在第二PMOS晶体管206的栅极连接的第二字线WLP上施加负电压Vt,第二晶体管开启,位线BL上施加正电压,板线PL接地。
图3所示的存储单元中电容器202可以是三维结构也可以是平面结构。如图4示出了根据本实用新型的一个实施例的具有圆柱结构三维结构电容的存储单元的立体示意图,在电路结构中每个存储单元包括一个NMOS晶体管和一个PMOS晶体管以及一个电容,其中该附图4中只示出了其中一个晶体管。
图5示出了根据本实用新型的一个实施例的具有平面结构电容的存储单元的立体示意图,在电路结构中每个存储单元包括一个NMOS晶体管和一个PMOS晶体管以及一个电容,其中该附图5中只示出了其中一个晶体管。
图6示出根据本实用新型的一个实施例的三维结构电容的铁电存储单元300的竖向截面示意图。请参阅图6并结合图4所示,在该实施例中,电容器为圆柱体结构的三维电容器,其水平截面为圆形,其竖向截面如图6所示。电容器位于NMOS晶体管和PMOS晶体管上方。电容器的上电极通过金属孔连线连接到板线。电容器的下电极通过金属孔连线连接到NMOS晶体管和PMOS晶体管的漏极。电容器的上电极为中空圆柱体的内表面,电容器的下电极为圆柱体的外表面。铁电层夹在电容器的上电极和下电极之间。
图7示出根据本实用新型的一个实施例的示例性圆柱体电容器的截面示意图。如图7所示,当多个存储单元成阵列布局在衬底上时,多个圆柱体电容器按对应的阵列设置在晶体管上方,多个圆柱体电容器的上电极整体引出,即,上电极为彼此互连的一个金属层。而下电极单独引出,即,每个下电极连接到与该电容器对应的晶体管。
在前述实施例中,三维结构的电容器的水平截面形状为圆形,其立体形状为圆柱形,在其他实施例中,三维结构的电容器的水平截面形状也可以为正方形、长方形、三角形或者多边形等各种形状。
在一些实施例中,电容器202包括下电极210、上电极212以及布置在下电极210与上电极212之间的铁电层。铁电层可以在下表面上接触并电连接到下电极210,并且在上表面接触并电连接到上电极212。下电极210可以通过互连电连接到第一晶体管204和第二晶体管206的漏极D,上电极212可以电连接到板线PL,使得电场可以施加到铁电层。
下电极210和上电极212可以包括、但不限于下列各项中的至少一种材料层:氮化钛(TiN)、氮化钛硅(TiSiNx)、氮化钛铝(TiAlNx)、碳氮化钛(TiCNx)、氮化钽(TaNx)、氮化钽硅(TaSiNx)、氮化钽铝(TaAlNx)、氮化钨(WNx)、硅化钨(WSix)、碳氮化钨(WCNx)、钌(Ru)、氧化钌(RuOx)、铱(Ir)、掺杂多晶硅、透明导电氧化物(TCO)或氧化铱(IrOx)。在一些实施例中,下电极210和/或上电极212包括TCO,其包括、但不限于:基于掺杂ZnO的TCO、基于掺杂TiO2的TCO、基于掺杂SnO2的TCO、以及钙钛矿TCO。在一些实施例中,下电极210和/或上电极212包括La1-xSrxCrO3(LSCO)。
在一些实施例中,下电极210和上电极212包括相同材料。在一些实施例中,下电极210和上电极212包括不同材料。下电极210或上电极212的厚度可以为大约2nm至大约50nm、比如2nm至20nm(例如为2nm、3nm、4nm、5nm、8nm、10nm、15nm、18nm、20nm、25nm、30nm、35nm、40nm、45nm、50nm、以这些值中的任何值为下限的任何范围、或者由这些值中的任何两个值定义的任何范围)。在一些实施例中,下电极210和上电极212具有相同厚度。在一些实施例中,下电极210和上电极212具有不同厚度。
在一些实施例中,铁电层为高K铁电氧化物材料,铁电层包括掺杂有可改善铁电膜结晶的多种掺杂物的铁电氧化物材料。例如,掺杂物可以在掺杂铁电层结晶期间提供弹性,由此降低铁电膜结晶时形成的缺陷的数目,并且提高高k铁电相形成。能够理解,在一些实施例中,铁电层可以包括多层结构。
铁电氧化物材料可以包括铁电复合氧化物。在一些实施例中,铁电氧化物材料包括氧和一种或多种铁电金属。铁电金属可以包括、但不限于:锆(Zr)、铪(Hf)和钛(Ti)、铝(Al)。在一些实施例中,铁电氧化物材料包括氧和两种或更多种铁电金属。在一些实施例中,铁电氧化物材料包括氧和非金属材料、比如硅(Si)。
铁电层也可以包括作为晶体结构的一部分形成的多种掺杂物。在一些实施例中,掺杂物补偿在铁电氧化物材料结晶期间形成的缺陷,以改善铁电层的膜质量。在一些实施例中,掺杂物不同于铁电氧化物材料中的铁电金属,并且包括来自下列各项中的一种或多种掺杂物:铪(Hf)、锆(Zr)、钛(Ti)、铝(Al)、硅(Si)、氢(H)、氧(O)、钒(V)、铌(Nb)、钽(Ta)、钇或镧(La)。
在一些实施例中,第一晶体管204和第二晶体管206包括源极和漏极区、以及具有栅极电介质和栅极导体的栅极叠层。源极和漏极区可以是衬底中的掺杂部,所述掺杂部具有处于所期望掺杂等级的n型或p型掺杂物。栅极电介质可以包括介电材料、比如氧化硅(SiOx)、氮化硅(SiNx)或者高k介电材料、包括但不限于:氧化铝(Al2O3)、氧化铪(HfO2)、氧化钽(Ta2O5)、氧化锆(ZrO2)、氧化钛(TiO2)或其任何组合。栅极导体可以包括导电材料,包括但不限于:钨(W)、钴(Co)、铜(Cu)、铝(Al)、多晶硅、硅化物或其任何组合。栅极导体可以充当铁电存储单元的字线WL。
在本实用新型的实施例中,使用NMOS/PMOS和铁电电容的组合以后,“1”和“0”分别采用NMOS和PMOS写入,这就避免了单独一种晶体管写入所带来的由于晶体管开启电压引起的损耗。
另外,双晶体管的结构在平面上增大了面积,但是可以加大后面电容的面积,特别是在电容往三维结构方向发展的时候,可以减小后端工艺的难度。
尽管上文描述了本实用新型的各实施例,但是,应该理解,它们只是作为示例来呈现的,而不作为限制。对于相关领域的技术人员显而易见的是,可以对其做出各种组合、变型和改变而不背离本实用新型的精神和范围。因此,此处所公开的本实用新型的宽度和范围不应被上述所公开的示例性实施例所限制,而应当仅根据所附权利要求书及其等同替换来定义。
Claims (10)
1.一种铁电存储器,其特征在于,包括铁电存储单元,所述铁电存储单元包括:
电容器,所述电容器包括下电极、上电极以及布置在下电极与上电极之间的铁电层;
第一晶体管,所述第一晶体管的源极电连接到位线,第一晶体管的栅极电连接到第一字线,第一晶体管的漏极电连接到所述电容器的下电极;以及
第二晶体管,所述第二晶体管的源极电连接到位线,第二晶体管的栅极电连接到第二字线,第二晶体管的漏极电连接到所述电容器的下电极,
其中所述电容器的上电极连接到板线。
2.如权利要求1所述的铁电存储器,其特征在于,所述第一晶体管是NMOS晶体管,所述第二晶体管是PMOS晶体管。
3.如权利要求2所述的铁电存储器,其特征在于,当将“1”写入铁电存储单元时,在所述第一晶体管的栅极连接的第一字线上施加正电压,第一晶体管开启,所述位线接地,所述板线上施加正电压。
4.如权利要求2所述的铁电存储器,其特征在于,当将“0”写入铁电存储单元时,在第二晶体管的栅极连接的第二字线上施加负电压,第二晶体管开启,所述位线上施加正电压,所述板线接地。
5.如权利要求1所述的铁电存储器,其特征在于,所述电容器的下电极和上电极包括下列各材料层中的一层或多层:氮化钛TiN、氮化钛硅TiSiNx、氮化钛铝TiAlNx、碳氮化钛TiCNx、氮化钽TaNx、氮化钽硅TaSiNx、氮化钽铝TaAlNx、氮化钨WNx、硅化钨WSix、碳氮化钨WCNx、钌Ru、氧化钌RuOx、铱Ir、掺杂多晶硅、透明导电氧化物TCO或氧化铱IrOx,所述电容的铁电层为高K铁电氧化物材料层。
6.如权利要求1所述的铁电存储器,其特征在于,所述电容器是平面电容器。
7.如权利要求1所述的铁电存储器,其特征在于,所述电容器是三维柱体电容器。
8.如权利要求7所述的铁电存储器,其特征在于,所述电容器的上电极为柱体的内表面,电容器的下电极为柱体的外表面,铁电层夹在电容器的上电极和下电极之间。
9.如权利要求1所述的铁电存储器,其特征在于,所述电容器设置在第一晶体管和第二晶体管的上方。
10.如权利要求1所述的铁电存储器,其特征在于,多个所述存储单元成阵列布局在衬底上,多个电容器按对应的阵列设置在晶体管上方,多个电容器的上电极整体引出,而下电极单独引出。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202020305887.6U CN211404064U (zh) | 2020-03-12 | 2020-03-12 | 一种铁电存储器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202020305887.6U CN211404064U (zh) | 2020-03-12 | 2020-03-12 | 一种铁电存储器 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN211404064U true CN211404064U (zh) | 2020-09-01 |
Family
ID=72209433
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202020305887.6U Active CN211404064U (zh) | 2020-03-12 | 2020-03-12 | 一种铁电存储器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN211404064U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023221582A1 (zh) * | 2022-05-17 | 2023-11-23 | 华为技术有限公司 | 存储阵列及存储阵列的制备方法 |
-
2020
- 2020-03-12 CN CN202020305887.6U patent/CN211404064U/zh active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023221582A1 (zh) * | 2022-05-17 | 2023-11-23 | 华为技术有限公司 | 存储阵列及存储阵列的制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109314115B (zh) | 具有屏蔽层的三维存储器件及其形成方法 | |
US11751402B2 (en) | Ferroelectric capacitors with backend transistors | |
KR20220005866A (ko) | 반도체 장치 | |
KR102521580B1 (ko) | 반도체 장치 | |
US11476254B2 (en) | Support pillars for vertical three-dimensional (3D) memory | |
CN114373759A (zh) | 存储单元和具有该存储单元的半导体器件 | |
CN211404064U (zh) | 一种铁电存储器 | |
CN111292786B (zh) | 铁电存储器的操作方法 | |
CN115769381A (zh) | 晶体管及存储器阵列 | |
US20140003122A1 (en) | Semiconductor memory structure and control method thereof | |
US20230096214A1 (en) | Semiconductor devices and manufacturing methods for the same | |
CN109686753B (zh) | 半导体结构及其制作方法 | |
CN113497045A (zh) | 具有减少的边缘泄露的铁电存储器及其制造方法 | |
WO2023035129A1 (en) | Ferroelectric memory device and method for forming the same | |
WO2023035128A1 (en) | Ferroelectric memory device and method for forming the same | |
TWI816372B (zh) | 鐵電記憶體裝置及其形成方法 | |
US20220328396A1 (en) | Signal lines in memory devices and methods for forming the same | |
TWI769031B (zh) | 鐵電記憶體結構 | |
US11469230B2 (en) | Vertically separated storage nodes and access devices for semiconductor devices | |
EP4274400A1 (en) | Semiconductor device | |
WO2022103552A1 (en) | Vertical three-dimensional memory with vertical channel | |
KR20230055504A (ko) | 반도체 장치 및 이를 포함하는 반도체 메모리 장치 | |
TW202410036A (zh) | 形成鐵電記憶體裝置的方法 | |
TW202312460A (zh) | 基於氧化物半導體的鐵電記憶體 | |
KR20240019954A (ko) | 반도체 장치 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right | ||
TR01 | Transfer of patent right |
Effective date of registration: 20230510 Address after: Room A302-H36, Feiyu Building, Software Park, No. 111-2 Linghu Avenue, Xinwu District, Wuxi City, Jiangsu Province, 214000 Patentee after: Wuxi Shunming Storage Technology Co.,Ltd. Address before: 519000 room 105-67891, No.6 Baohua Road, Hengqin New District, Zhuhai City, Guangdong Province (centralized office area) Patentee before: Zhuhai Pai byte information technology Co.,Ltd. |