CN116368471A - 用于存储器装置的读取算法 - Google Patents

Abstract

本发明描述用于存储器装置的读取算法的方法、系统及装置。在执行读取操作时，所述存储器装置可存取存储器单元以检索由所述存储器单元存储的值。所述存储器装置可基于存取所述存储器单元而将一组参考电压与由所述存储器单元输出的信号进行比较。因此，所述存储器装置可确定由所述存储器单元存储的一组候选值，其中每一候选值与所述参考电压中的一者相关联。所述存储器装置可基于确定所述一组候选值而确定且输出由所述存储器单元存储的所述值。在一些情况下，所述存储器装置可基于对所述一组候选值中的每一者执行错误控制操作以检测每一候选值内的错误的数量而确定由所述存储器单元存储的所述值。

Description

用于存储器装置的读取算法

交叉参考

本专利申请案主张由贝代斯基(Bedeschi)等人在2020年6月22日申请的题为“用于存储器装置的读取算法(READ ALGORITHM FOR MEMORY DEVICE)”的美国专利申请案第16/908,299号的优先权，所述申请案让与给本受让人且明确地以全文引用的方式并入本文中。

背景技术

以下内容大体上涉及一或多个存储器系统，且更特定地说，涉及用于存储器装置的读取算法。

存储器装置广泛地用于在例如计算机、无线通信装置、摄影机、数字显示器等的各种电子装置中存储信息。信息通过使存储器装置内的存储器单元编程为各种状态来存储。举例来说，二元存储器单元可编程为常常通过逻辑1或逻辑0表示的两个所支持状态中的一者。在一些实例中，单个存储器单元可支持两个以上状态，所述状态中的任一者可予以存储。为了存取所存储信息，装置的组件可读取或感测存储器装置中的至少一种所存储状态。为了存储信息，装置的组件可在存储器装置中写入或编程状态。

存在各种类型的存储器装置，包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、快闪存储器、相变存储器(PCM)及其它者。存储器装置可为易失性的或非易失性的。即使在不存在外部电源的情况下，例如FeRAM的非易失性存储器还可维持其所存储逻辑状态历时扩展的时间周期。易失性存储器装置，例如DRAM，在与外部电源断开连接时可能丢失其所存储状态。FeRAM可能够实现类似于易失性存储器的密度，但可归因于铁电电容器被用作存储装置而具有非易失性性质。

附图说明

图1说明根据如本文所揭示的实例的支持用于存储器装置的读取算法的系统的实例。

图2说明根据如本文所揭示的实例的支持用于存储器装置的读取算法的存储器裸片的实例。

图3说明根据如本文所揭示的实例的支持用于存储器装置的读取算法的存储器装置的框图的实例。

图4说明根据如本文所揭示的实例的支持用于存储器装置的读取算法的系统的实例。

图5说明根据如本文所揭示的实例的支持用于存储器装置的读取算法的电路的实例。

图6说明根据如本文所揭示的实例的支持用于存储器装置的读取算法的电压分布曲线图的实例。

图7展示根据如本文所揭示的实例的支持用于存储器装置的读取算法的存储器装置的框图。

图8展示说明根据如本文所揭示的实例的支持用于存储器装置的读取算法的一或多个方法的流程图。

具体实施方式

在执行读取操作时，存储器装置可存取存储器单元，所述存储器单元可基于由所述存储器单元存储的值而将信号输出到感测组件。为确定由存储器单元存储的值，感测组件可比较由存储器单元输出的信号与参考电压。此处，参考电压可对应于位于由存储第一逻辑值的存储器单元输出的信号的预期电压电平与由存储第二逻辑值的存储器单元输出的信号的预期电压电平之间的电压。因此，如果由存储器单元输出的信号小于参考电压，则存储器装置可确定存储器单元正在存储第一逻辑值。另外，如果由存储器单元输出的信号大于参考电压，则存储器装置可确定存储器单元正在存储第二逻辑值。在一些情况下，由存储器装置输出的信号可不同于与由存储器单元存储的值相关联的预期电压电平。举例来说，存储器单元可能正存储黏滞位。在另一实例中，存储器单元的特性可随时间推移而改变，从而基于由存储器单元存储的值而导致由存储器单元输出的信号的对应改变。在一些其它实例中，由存储器单元输出的信号可基于其它操作条件(例如，温度)从期望值改变。存储于存储器单元中的状态的此类无意改变可称为错误。在这些情况下，将由存储器单元输出的信号与单个参考电压进行比较可在读取操作期间产生一或多个错误。

在本文中所描述的实例中，存储器装置可同时将由存储器单元输出的信号与多于一个参考电压(例如，三个参考电压、四个参考电压、五个参考电压)进行比较。因此，感测组件可基于将从存储器单元输出的信号与参考电压中的每一者进行比较来确定存储于存储器单元中的候选值。存储器装置可接着基于所述一组候选值而确定由存储器单元存储的值。举例来说，存储器装置可基于候选值中的每一者执行错误控制操作(例如，错误检测操作或错误校正操作)，且识别候选值中的每一者中所检测错误的数量。存储器装置可选择候选值中与最低检测错误数量相关联的一者。另外，存储器装置可基于候选值的众数值而确定由存储器单元存储的值。通过比较由存储器单元输出的信号与多于一个参考电压，在与其中将由存储器单元输出的信号与单个电压进行比较的读取操作相比时，所述读取操作可与更高可靠性相关联。

本发明的特征最初在如参考图1到图2所描述的系统及裸片的内容脉络中加以描述。本发明的特征在如参考图3到图6所描述的存储器装置、系统、电路及电压分布曲线图的内容脉络中加以描述。本发明的这些及其它特征通过参考关于如参考图7及图8描述的用于存储器装置的读取算法的设备图及流程图进一步说明，且参考所述图进行描述。

图1说明根据如本文所揭示的实例的支持用于存储器装置的读取算法的系统100的实例。系统100可包含主机装置105、存储器装置110及耦合主机装置105与存储器装置110的多个通道115。系统100可包含一或多个存储器装置110，但一或多个存储器装置110的方面可在单个存储器装置(例如，存储器装置110)的内容脉络下进行描述。

系统100可包含电子装置的部分，电子装置例如计算装置、移动计算装置、无线装置、图形处理装置、载具或其它系统。举例来说，系统100可说明以下各者的方面：计算机、膝上型计算机、平板计算机、智能电话、蜂窝式电话、可穿戴式装置、因特网连接的装置、载具控制器或其类似者。存储器装置110可为系统的可操作以存储系统100的一或多个其它组件的数据的组件。

系统100的至少数个部分可为主机装置105的实例。主机装置105可为在使用存储器来执行程序的装置内，例如在以下各者内的处理器或其它电路的实例：计算装置、移动计算装置、无线装置、图形处理装置、计算机、膝上型计算机、平板计算机、智能电话、蜂窝式电话、可穿戴式装置、因特网连接的装置、载具控制器，或某其它静止或便携式电子装置，以及其它实例。在一些实例中，主机装置105可指实施外部存储器控制器120的功能的硬件、固件、软件或其组合。在一些实例中，外部存储器控制器120可称为主机或主机装置105。

存储器装置110可为可操作以提供物理存储器地址/空间的独立装置或组件，物理存储器地址/空间可由系统100使用或参考。在一些实例中，存储器装置110可为可配置的以与一或多种不同类型的主机装置一起起作用。主机装置105与存储器装置110之间的发信可操作以支持以下各者中的一或多者：用以调制信号的调制方案、用于传达信号的各种接脚配置、用于主机装置105及存储器装置110的物理封装的各种外观尺寸、主机装置105与存储器装置110之间的时钟发信及同步、时序定则或其它因素。

存储器装置110可操作以存储主机装置105的组件的数据。在一些实例中，存储器装置110可充当对主机装置105的从属类型装置(例如，对由主机装置105经由外部存储器控制器120提供的命令做出响应并执行所述命令)。此类命令可包含以下各者中的一或多者：用于写入操作的写入命令、用于读取操作的读取命令、用于刷新操作的刷新命令，或其它命令。

主机装置105可包含以下各者中的一或多者：外部存储器控制器120、处理器125、基本输入/输出系统(BIOS)组件130，或其它组件，例如一或多个外围组件或一或多个输入/输出控制器。主机装置的组件可使用总线135彼此耦合。

处理器125可操作以为系统100的至少数个部分或主机装置105的至少数个部分提供控制或其它功能性。处理器125可为通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件，或这些组件的组合。在这些实例中，处理器125可为中央处理单元(CPU)、图形处理单元(GPU)、通用GPU(GPGPU)或芯片上系统(SoC)的实例，以及其它实例。在一些实例中，外部存储器控制器120可通过处理器125的部分来实施或为所述处理器的部分。

BIOS组件130可为包含作为固件而操作的BIOS的软件组件，所述软件组件可初始化且执行系统100或主机装置105的各种硬件组件。BIOS组件130还可管理处理器125与系统100或主机装置105的各种组件之间的数据流。BIOS组件130可包含存储于只读存储器(ROM)、快闪存储器或其它非易失性存储器中的一或多者中的程序或软件。

存储器装置110可包含装置存储器控制器155及一或多个存储器裸片160(例如，存储器芯片)以支持所要容量或指定容量用于数据存储。每一存储器裸片160可包含本地存储器控制器165(例如本地存储器控制器165-a、本地存储器控制器165-b、本地存储器控制器165-N)及存储器阵列170(例如存储器阵列170-a、存储器阵列170-b、存储器阵列170-N)。存储器阵列170可为存储器单元的集合(例如，一或多个网格、一或多个存储单元、一或多个贴块、一或多个区段)，其中每一存储器单元可操作以存储至少一个位的数据。包含两个或多于两个存储器裸片的存储器装置110可称为多裸片存储器或多裸片封装或多芯片存储器或多芯片封装。

装置存储器控制器155可包含可操作以控制存储器装置110的操作的电路、逻辑或组件。装置存储器控制器155可包含硬件、固件或指令，前述各者使得存储器装置110能够执行各种操作且可操作以接收、发射或执行与存储器装置110的组件相关的命令、数据或控制信息。装置存储器控制器155可操作以与外部存储器控制器120、一或多个存储器裸片160或处理器125中的一或多者通信。在一些实例中，装置存储器控制器155可结合存储器裸片160的本地存储器控制器165控制本文中描述的存储器装置110的操作。

在一些实例中，存储器装置110可从主机装置105接收数据或命令或两者。举例来说，存储器装置110可接收指示存储器装置110存储针对主机装置105的数据的写入命令或指示存储器装置110提供存储于存储器裸片160中的数据到主机装置105的读取命令。

本地存储器控制器165(例如，对于存储器裸片160为本地的)可操作以控制存储器裸片160的操作。在一些实例中，本地存储器控制器165可操作以与装置存储器控制器155通信(例如，接收或发射数据或命令或两者)。在一些实例中，存储器装置110可不包含装置存储器控制器155，且本地存储器控制器165或外部存储器控制器120可执行本文中所描述的各种功能。因而，本地存储器控制器165可操作以与装置存储器控制器155通信、与其它本地存储器控制器165通信，或直接与外部存储器控制器120或处理器125或其组合通信。可包含于装置存储器控制器155或本地存储器控制器165或两者中的组件的实例可包含用于接收信号(例如，从外部存储器控制器120)的接收器、用于发射信号(例如，到所述外部存储器控制器120)的发射器、用于解码或解调制接收的信号的解码器、用于编码或调制待发射的信号的编码器，或用于支持装置存储器控制器155或本地存储器控制器165或两者的所描述操作的各种其它电路或控制器。

在执行读取操作时，存储器装置110可存取存储器阵列170内的一或多个存储器单元。存储器装置110可将由所存取的存储器单元输出的信号与多于一个参考电压(例如，三个参考电压、四个参考电压、五个参考电压)进行比较。因此，存储器装置110可产生存储于与参考电压中的每一者相关联的存储器单元中的候选值。存储器装置110可接着基于所述一组候选值而确定由存储器单元存储的值。举例来说，存储器装置110可基于候选值中的每一者执行错误控制操作，且识别候选值中的每一者中的所检测错误的数量。存储器装置110可选择候选值中与最低检测错误数量相关联的一者。另外，存储器装置110可基于候选值的众数值而确定由存储器单元存储的值。通过同时比较由存储器单元输出的信号与多于一个参考电压，在与将由存储器单元输出的信号与单个参考电压进行比较的读取操作相比时，所述读取操作可展现较高可靠性。

外部存储器控制器120可操作以启用信息、数据或命令中的一或多者在系统100或主机装置105的组件(例如，处理器125)与存储器装置110之间的通信。外部存储器控制器120可转换或转译在主机装置105的组件与存储器装置110之间所交换的通信。在一些实例中，外部存储器控制器120或系统100或主机装置105的其它组件，或其在本文中描述的功能可通过处理器125来实施。举例来说，外部存储器控制器120可为硬件、固件或软件，或通过处理器125或者系统100或主机装置105的其它组件实施的某组合。尽管外部存储器控制器120描绘为在存储器装置110外部，但在一些实例中，外部存储器控制器120或其在本文中描述的功能可通过存储器装置110的一或多个组件(例如，装置存储器控制器155、本地存储器控制器165)实施，或反之亦然。

主机装置105的组件可使用一或多个通道115与存储器装置110交换信息。通道115可操作以支持外部存储器控制器120与存储器装置110之间的通信。每一通道115可为在主机装置105与存储器装置之间携载信息的发射媒体。每一通道115可包含在与系统100的组件相关联的端子之间的一或多个信号路径或发射媒体(例如，导体)。信号路径可为可操作以携载信号的导电路径的实例。举例来说，通道115可包含第一端子，所述第一端子包含在主机装置105处的一或多个接脚或衬垫，及存储器装置110处的一或多个接脚或衬垫。接脚可为系统100的装置的导电输入或输出点的实例，且接脚可操作以充当通道的部分。

通道115(及关联信号路径及端子)可专用于传达一或多种类型的信息。举例来说，通道115可包含一或多个命令及地址(CA)通道186、一或多个时钟信号(CK)通道188、一或多个数据(DQ)通道190、一或多个其它通道192或其组合。在一些实例中，发信可使用单个数据速率(SDR)发信或双数据速率(DDR)发信在通道115上传达。在SDR发信中，信号的一个调制符号(例如，信号电平)可经注册历时每一时钟循环(例如，在时钟信号的上升或下降边缘上)。在DDR发信中，信号的两个调制符号(例如，信号电平)可经注册历时每一时钟循环(例如，在时钟信号的上升边缘及下降边缘两者上)。

图2说明根据如本文中所揭示的实例的支持用于存储器装置的读取算法的存储器裸片200的实例。存储器裸片200可为参考图1描述的存储器裸片160的实例。在一些实例中，存储器裸片200可称为存储器芯片、存储器装置或电子存储器设备。存储器裸片200可包含一或多个存储器单元205，所述一或多个存储器单元可各自可编程以存储不同逻辑状态(例如，编程到一组两个或两个以上可能状态中的一者)。举例来说，存储器单元205可操作以每次存储一个位的信息(例如，逻辑0或逻辑1)。在一些实例中，存储器单元205(例如，多层级存储器单元)可操作以每次存储一个以上位的信息(例如，逻辑00、逻辑01、逻辑10、逻辑11)。在一些实例中，存储器单元205可布置成阵列，例如参考图1描述的存储器阵列170。

存储器单元205可在电容器中存储表示可编程状态的状态(例如，极化状态或介电电荷)。在FeRAM架构中，存储器单元205可包含电容器240，所述电容器包含用以存储可编程状态的电荷及/或极化表示的铁电材料。存储器单元205可包含逻辑存储组件，例如电容器240及开关组件245。电容器240可为铁电电容器的实例。电容器240的第一节点可与开关组件245耦合，且电容器240的第二节点可与板线220耦合。开关组件245可为晶体管或在两个组件之间选择性地建立或解除建立电子通信的任何其它类型的开关装置的实例。

存储器裸片200可包含以图案，例如类栅格图案布置的存取线(例如，字线210、数字线215及板线220)。存取线可为与存储器单元205耦合的导线，且可用以对存储器单元205执行存取操作。在一些实例中，字线210可称为行线。在一些实例中，数字线215可称为列线或位线。对存取线、行线、列线、字线、数字线、位线或板线等的参考是可互换的，而不会损害理解或操作。存储器单元205可定位于字线210、数字线215及/或板线220的相交点处。

可通过启动或选择例如字线210、数字线215及/或板线220的存取线对存储器单元205执行例如读取及写入的操作。通过对字线210、数字线215及板线220加偏压(例如，将电压施加到字线210、数字线215或板线220)，可在其相交点处存取单个存储器单元205。启动或选择字线210、数字线215或板线220可包含将电压施加到相应线。

存取存储器单元205可经由行解码器225、列解码器230及板驱动器235控制。举例来说，行解码器225可从本地存储器控制器265接收行地址，且基于所接收行地址启动字线210。列解码器230从本地存储器控制器265接收列地址并基于所接收列地址启动数字线215。板驱动器235可从本地存储器控制器265接收板地址并基于所接收板地址启动板线220。

选择或取消选择存储器单元205可通过启动或撤销启动开关组件245来实现。电容器240可使用开关组件245与数字线215电子通信。举例来说，当撤销启动开关组件245时，电容器240可与数字线215隔离，且当启动开关组件245时，电容器240可与数字线215耦合。

感测组件250可确定存储于存储器单元205的电容器240上的状态(例如，极化状态或电荷)，并基于检测到的状态确定存储器单元205的候选逻辑状态。感测组件250可包含一或多个感测放大器以放大存储器单元205的信号输出。感测组件250可将跨越数字线215从存储器单元205接收到的信号与一或多个参考阈值255(例如参考电压)进行比较。感测组件250可产生与参考阈值255中的每一者相关联的候选逻辑状态。因此，感测组件250可将一组候选逻辑状态输出到错误控制电路系统275。

错误控制电路系统275可对从感测组件250接收的候选逻辑状态中的每一者执行错误控制操作(例如，当存取多于一个存储器单元且候选逻辑状态与多于一个存储器单元的逻辑状态相关联时)。错误控制操作的实例可包含错误检测操作、错误校正操作或其组合。因此，错误控制电路系统275可将候选逻辑状态中的每一者及在每一候选逻辑状态下检测到的错误的数量输出到逻辑电路系统280。逻辑电路系统280可(例如基于所述一组候选逻辑状态及与每一候选逻辑状态相关联的错误数量)确定存储器单元205的逻辑状态。存储器单元205的所确定逻辑状态可提供为逻辑电路系统280的输出(例如，提供到输入/输出260)，且可将所确定逻辑状态指示给包含存储器裸片200的存储器装置110的另一组件。

本地存储器控制器265可经由各种组件(例如，行解码器225、列解码器230、板驱动器235及感测组件250)控制存储器单元205的操作。本地存储器控制器265可为参考图1所描述的本地存储器控制器165的实例。在一些实例中，行解码器225、列解码器230及板驱动器235以及感测组件250中的一或多者可与本地存储器控制器265共置。本地存储器控制器265可操作以从一或多个不同存储器控制器(例如，与主机装置105相关联的外部存储器控制器120、与存储器裸片200相关联的另一控制器)接收命令或数据中的一或多者，将命令或数据(或两者)转译成可由存储器裸片200使用的信息，对存储器裸片200执行一或多个操作，且基于执行所述一或多个操作而将数据从存储器裸片200传达到主机装置105。本地存储器控制器265可产生行信号及列地址信号以启动目标字线210、目标数字线215及目标板线220。本地存储器控制器265还可产生且控制在存储器裸片200的操作期间使用的各种电压或电流。一般来说，本文所论述的经施加电压或电流的振幅、形状、或持续时间可经改变且可针对操作存储器裸片200中论述的各种操作而不同。

本地存储器控制器265可操作以对存储器裸片200的一或多个存储器单元205执行一或多个存取操作。存取操作的实例可包含写入操作、读取操作、刷新操作、预充电操作或启动操作外加其它。在一些实例中，存取操作可响应于各种存取命令(例如，来自主机装置105)而通过本地存储器控制器265执行或通过本地存储器控制器以其它方式协调。本地存储器控制器265可操作以执行此处未列出的其它存取操作或与存储器裸片200的操作相关的其它操作，所述其它操作并非与存取存储器单元205直接相关。

本地存储器控制器265可操作以对存储器裸片200的一或多个存储器单元205执行读取操作(例如，感测操作)。在读取操作期间，可确定存储于存储器裸片200的存储器单元205中的逻辑状态。本地存储器控制器265可识别执行读取操作所针对的目标存储器单元205。本地存储器控制器265可识别与目标存储器单元205耦合的目标字线210、目标数字线215及目标板线220。本地存储器控制器265可启动目标字线210、目标数字线215及目标板线220(例如，将电压施加到字线210、数字线215或板线220)以存取目标存储器单元205。目标存储器单元205可响应于对存取线加偏压而将信号传送到感测组件250。感测组件250可放大所述信号。本地存储器控制器265可启动感测组件250(例如，锁存所述感测组件)，且借此比较接收自存储器单元205的信号与参考阈值255中的每一者。基于所述比较，感测组件250可将一组候选值输出到错误控制电路系统275(例如，每一候选值与参考阈值255中的一者相关联)。错误控制电路系统275可确定与候选值中的每一者相关联的错误的数量，且将所述一组候选值及相关联错误数量输出到逻辑电路系统280。逻辑电路系统280可基于所述一组候选值且在一些情况下基于与候选值中的每一者相关联的所检测错误的数量来确定存储器单元205的逻辑状态。

图3说明根据如本文所揭示的实例的支持用于存储器装置的读取算法的存储器装置300的框图的实例。存储器装置300可为如参考图1所描述的存储器装置的实例。在一些情况下，存储器装置300可包含如参考图1及图2所描述的一或多个组件。举例来说，存储器阵列370可为存储器阵列170的实例，参考阈值355可为参考阈值255的实例，感测放大器350可为感测组件250的实例，错误控制电路系统375可为错误控制电路系统275的实例，且逻辑电路系统380可为逻辑电路系统280的实例。存储器装置300还可包含数/模转换器305及存储器325。

数/模转换器305可为外围数/模转换器305或阵列下互补金属氧化半导体(CMOS)(CuA)。在一些情况下，数/模转换器305可与另一组件集成。举例来说，数/模转换器305可与装置存储器控制器或本地存储器控制器集成，如参考图1及图2所描述。在读取操作期间，数/模转换器305可将所述一组参考阈值355供应到存储器阵列及感测放大器350(例如，如参考图2所描述)。每一参考阈值355可对应于不同电压。举例来说，参考阈值355可包含第一电压(例如，1.4V)、第二电压(例如，1.5V)及第三电压(例如，1.6V)。在一些情况下，数/模转换器305可将一组参考阈值355(例如，预定义参考电压)供应到存储器阵列及感测放大器350。举例来说，所述一组参考阈值355可在制造阶段期间界定。在一些其它情况下，数/模转换器305可动态地调整供应到存储器阵列及感测放大器350的一组参考阈值355。

在一些情况下，存储器装置300可执行读取操作。举例来说，存储器装置300可(例如从如参考图1所描述的主机装置)接收读取命令，且作为响应执行读取操作。在一些情况下，读取命令可包含待在读取操作的执行期间读取的存储器阵列370内的一或多个存储器单元的指示。存储器装置300可存取存储器阵列370中的所指示存储器单元。基于存取存储器阵列370中的存储器单元，存储器阵列370可将信号310输出到感测放大器350。举例来说，存储器阵列370可输出与每一经存取存储器单元相关联的信号310。

感测放大器350可从存储器阵列370接收信号310。感测放大器350可放大信号310，且比较信号310与由数/模转换器305供应的参考阈值355。基于将信号310与参考阈值355中的每一者进行比较，感测放大器350可产生候选值315-a。举例来说，感测放大器350可比较信号310与第一参考阈值355，且产生第一候选值315-a。另外，感测放大器350可比较信号310与一或多个额外参考阈值355以产生额外候选值315-a。在一些实例中，感测放大器350可并行地比较信号310与参考阈值355中的每一者。即，感测放大器350可在与感测放大器350将信号310与一或多个额外参考阈值355进行比较的时间段至少部分重叠的时间段期间将信号310与第一参考阈值355进行比较。在一些其它实例中，感测放大器350可依序比较信号310与参考阈值355中的每一者。另外，感测放大器350可比较信号310与第一参考阈值355，随后比较信号310与一或多个额外参考阈值355。

在一些情况下，感测放大器350可产生各自含有相同值的候选值315-a。举例来说，在感测放大器350比较信号310与不同参考阈值355时，感测放大器350可产生一组相同候选值315-a。在一些其它例项中，感测放大器350可产生与另一候选值315-a不同的候选值315-a中的一或多者。即，当感测放大器350比较信号310与第一参考阈值355时，感测放大器350可产生与感测放大器350比较信号310与第二参考阈值355时不同的候选值315-a。

感测放大器350可将候选值315-a输出至错误控制电路系统375。错误控制电路系统375可对候选值315-a中的每一者执行错误控制操作。因此，错误控制电路系统375可检测候选值315-a中的每一者内的错误数量320。在一些情况下，错误控制电路系统375可经配置以检测候选值315-a内的至多两个错误。因此，在候选值315-a含有两个以上错误的情况下，错误控制电路系统375可检测候选值315-a内的零个、一个或两个错误。在一些其它情况下，错误控制电路系统375可经配置以检测候选值315-a内的两个以上错误。在任一情况下，错误控制电路系统375可输出候选值315-b(例如，对应于候选值315-a)及错误数量320-a。举例来说，错误控制电路系统375可输出与候选值315-b中的每一者相关联的错误数量320-a。

存储器325可从错误控制电路系统375接收候选值315-b及错误数量320-a。存储器325可包含一或多个寄存器以暂时存储候选值315-b及对应错误数量320-a。存储器325可为能够存储信息的任何存储器技术的实例。在一些情况下，存储器325可为可用于存储暂时数据的暂时存储器的实例。在一些实例中，此类暂时存储器可能不如其它类型的存储器可靠，且可能不包含备份。在一些情况下，可以周期性间隔抹除存储器325。

感测放大器350及错误控制电路系统375可组成串行管线340。举例来说，感测放大器350可将候选值315-a中的每一者依序输出至错误控制电路系统375。此处，错误控制电路系统375可对候选值315-a中的每一者依序执行错误控制操作。举例来说，错误控制电路系统375可从感测放大器350接收第一候选值315-a，且执行第一错误控制操作以检测与第一候选值315-a相关联的第一错误数量320-a。错误控制电路系统375可将第一候选值315-a及第一错误数量320-a输出至存储器325以用于存储。错误控制电路系统375可接着从感测放大器350接收第二候选值315-a，且执行第二错误控制操作。

如果错误控制电路系统375对候选值315-a中的一者执行错误控制操作且检测到候选值不含错误，则错误控制电路系统375可输出所述候选值315-a(例如，输出至输入/输出，如参考图2所描述)。在此实例中，存储器装置300可通过将值(例如，对应于不含错误的候选值315-a)传达至主机装置而完成读取操作的执行。此处，错误控制电路系统375可能不继续对其余候选值315-a执行错误控制操作，且将候选值315-b及错误数量320-a输出至存储器325。在一些情况下，在与存储器装置300在检测到无错误的候选值315-a的后继续对其余候选值315-a执行错误控制操作相比时，此可节省电力。

在错误控制电路系统375未能识别出无错误的候选值315-a的情况下，错误控制电路系统375可将对应于候选值315-a中的每一者的候选值315-b及错误数量320-a传达至存储器325。存储器325可转而将候选值315-c及错误数量320-b传达至逻辑电路系统330。逻辑电路系统330可基于候选值315-c及错误数量320-b来确定由存储器阵列370内的存储器单元存储的值335。举例来说，逻辑电路系统330可基于与最低检测错误数量320-b相关联的候选值315-c来确定值335。另外，逻辑电路系统330可基于候选值315-c的众数值(例如，候选值315-c内的最常出现的值)而确定值335。逻辑电路系统330可输出值335。举例来说，逻辑电路系统330可将值335至输出输入/输出(例如，如参考图2所描述)。存储器325及逻辑电路系统330可对应于并行管线345。即，存储器325可并行地(例如，在相同或类似时间间隔期间)将候选值315-c及错误数量320-b传达至逻辑电路系统330。

在一些情况下，存储器装置300可对值335执行错误校正操作。举例来说，存储器装置300可为错误校正电路系统(例如与错误控制电路系统375集成、与错误控制电路系统375不同)。在此情况下，存储器装置可校正在值335内检测到的一或多个错误(例如，在将值335发射至主机装置之前)。

图4说明根据如本文所揭示的实例的支持用于存储器装置的读取算法的系统400的实例。系统400可包含存储器425及逻辑电路系统430，其可为如参考图2及图3所描述的存储器及逻辑电路系统的实例。存储器425可包含一组寄存器405。逻辑电路系统430可包含一组互斥或(XOR)电路系统410、匹配总和及表决电路系统445以及多路复用器455。在一些情况下，逻辑电路系统430可说明逻辑电路系统的实例配置。在一些情况下，逻辑电路系统430可包含不同组件、额外组件，或可与存储器装置的另一组件(例如，装置存储器控制器、本地存储器控制器)集成。

存储器425内的每一寄存器可存储候选值415及与候选值415相关联的所检测错误数量420。举例来说，寄存器405-a可存储候选值415-a及与候选值415-a相关联的错误数量420。每一寄存器405可另外与相异参考阈值相关联。举例来说，寄存器405-b可存储与第一参考阈值相关联的候选值415-b，且寄存器405-c可存储与第二参考阈值相关联的候选值415-c。此处，存储器425说明为包含四个寄存器405(例如，与四个相异参考阈值相关联)。在一些其它实例中，当执行读取操作时，可使用不同数量的参考阈值。此处，存储器425可包含不同数量的寄存器405(例如，对应于在执行读取操作时所使用的参考阈值的数量)。在一些情况下，存储器425可包含大数量的寄存器405，且可利用寄存器405的子集，其中子集中的寄存器405的数量对应于用于读取操作的参考阈值的数量。在一些实例中，寄存器405可根据对应参考电压的电压电平而布置。即，寄存器405-a可与具有最低电压的参考阈值相关联，且寄存器405-d可与具有最高电压的参考阈值相关联。

存储器425可将候选值415传达至XOR电路系统410。每一XOR电路系统410(例如，XOR电路系统410-a、410-b及410-c)可接收两个候选值415且输出匹配指示440。匹配指示440可指示两个候选值415相同抑或不同。举例来说，如果XOR电路系统410接收相同的候选值415，则XOR电路系统410可输出指示两个候选值415相同的匹配指示440(例如，逻辑值“0”)。在另一实例中，如果XOR电路系统410接收到两个不同的候选值415，则XOR电路系统410可输出指示所述两个候选值415不同的匹配指示440(例如，逻辑值“1”)。举例来说，XOR电路系统410a可比较候选值415-a与候选值415-b。如果候选值415-a与415-b匹配，则XOR电路系统410a可输出具有第一逻辑值(例如，逻辑值“0”)的匹配指示440a。替代地，如果候选值415-a与415-b不同，则XOR电路系统410-a可输出具有第二逻辑值(例如逻辑值“1”)的匹配指示440-a。

XOR电路系统410可将匹配指示440输出至匹配总和及表决电路系统445。匹配总和及表决电路系统445可另外接收错误数量420(例如，从存储器425内的寄存器405中的每一者)。匹配总和及表决电路系统445可基于接收到匹配指示440及错误数量420而确定最可能与由一或多个存储器单元存储的值(例如，在读取操作期间感测)相关联的候选值415。匹配总和及表决电路系统445可将指示所选候选值415的选择指示符450输出至多路复用器455。多路复用器455可接收候选值415中的每一者(例如，从寄存器405)，且基于由选择指示符450指示的候选值415输出值435。

匹配总和及表决电路系统445可确定与所检测错误的最低数量(例如最低错误数量420)相关联的候选值415。举例来说，匹配总和及表决电路系统可(例如，基于与候选值415-c相关联的错误数量420)确定候选值415-c与一个所检测错误相关联。另外，匹配总和及表决电路系统445可确定其余候选值415各自与多于一个所检测错误相关联。在此实例中，匹配总和及表决电路系统445可输出与具有一个所检测错误的候选值415相关联的选择指示符450。

在其它情况下，可能存在与所检测错误的最低数量相关联的多于一个候选值415。举例来说，错误数量420可指示候选值415中的两者、三者或四者与单个错误相关联，而任何其余候选值415与多于一个错误相关联。此处，匹配总和及表决电路系统445可输出指示与众数候选值415相关联的候选值415的选择指示符450。举例来说，如果错误数量420指示候选值415中的每一者包含单个所检测错误，则匹配和及表决电路系统445可确定候选值415-b、415-c及415-d各自对应于最常出现或众数候选值415，而候选值415-a不同于其余候选值415。即，匹配指示440-a可指示候选值415-a与415-b不同，而匹配指示440-b及440-c可指示候选值415-b、415-c及415-d相同。此处，匹配总和及表决电路系统445可从候选值415-b、415-c及415-d选择候选值415。

在匹配总和及表决电路系统445识别出与所检测错误的最低数量相关联且具有众数值的多于一个候选值415的情况下，匹配总和及表决电路系统445可基于默认状态信息460选择候选值415。默认状态信息460可指示候选值415以等概率状态选择(例如，当匹配总和及表决电路系统445识别出与所检测错误的最低数量相关联且具有众数值的多于一个候选值415时)。举例来说，默认状态信息460可识别用于在等概率状态的情况下选择候选值415的次序。

在一些情况下，本文中所描述的功能可通过所描述的组件的不同组件或类似物来执行。举例来说，可通过不同组件执行XOR电路系统410及/或匹配总和及表决电路系统445的功能。XOR电路系统410以及匹配总和及表决电路系统445为可执行本文中所描述的功能的硬件的配置的实例。

图5说明根据如本文所揭示的实例的支持用于存储器装置的读取算法的电路500的实例。在一些情况下，电路500可说明如本文中所描述的感测组件及感测放大器的方面。电路500可包含放大器电容器510(AMPCAP)、第一晶体管515、参考阈值520以及多个第二晶体管525。在一些情况下，第二晶体管可为放大器的实例。

AMPCAP 510可与具有电压V₁的电压源505-a选择性地耦合。AMPCAP 510可存储存储器单元的电荷，且可将基于在存取操作期间从存储器单元提取的电荷的信号(例如，电荷信号、电压信号或两者)输出至晶体管515。晶体管515可在读取操作期间将信号输出至多个第二晶体管525中的每一者。电路500说明电路包含三个第二晶体管525的实例，但在一些情况下，存储器装置可包含电路500，所述电路包含更多或更少多个第二晶体管525。每一晶体管525可具有与晶体管525的栅极耦合的参考阈值520(例如，参考电压)。在信号(例如由AMPCAP 510输出)大于施加至晶体管525的栅极的参考阈值520的情况下，晶体管525可接通(例如使得电荷能够流经晶体管525)且将经放大信号输出至电容器530。

通过AMPCAP 510施加至第一晶体管515的栅极的信号与施加至晶体管525的栅极的参考阈值520的组合可用于将来自存储器单元的信号同时与不同参考阈值进行比较。举例来说，基于施加至第一晶体管515的栅极的值及施加至给定第二晶体管525的栅极的值，晶体管525可能不接通，且可能不使得电荷能够流经晶体管525。在一些情况下，电容器530可保持不带电(例如，存储等于或约等于电路500的接地电压的电压)。在一些情况下，电容器530可各自经配置以存储与参考阈值520相关联的候选值。

在一些情况下，施加至多个第二晶体管525的栅极的参考阈值520中的每一者可不同。举例来说，第一参考阈值520-a可等于1.3V，第二参考阈值520-b可等于1.5V，且第三参考阈值520-c可等于1.7V。将不同参考阈值520施加至每一晶体管525的栅极可导致晶体管的子集接通且放大器的子集不接通。举例来说，如果由AMPCAP 510输出的信号为1.4V+2V_T(例如与晶体管525-a相关联的临限电压)，则晶体管525-a可接通(例如，导致经放大信号由电容器530-a存储)，同时其余晶体管525-b及525-c可保持断开。

在读取操作期间，晶体管525可在大致相同的时间从AMPCAP 510接收信号，且基于所述信号与参考阈值520之间的差在大致相同的时间接通或保持断开。因此，电路500可将候选值中的每一者同时输出至电容器530(例如，电容器530-a、电容器530-b及电容器530-c)。

图6说明根据如本文所揭示的实例的支持用于存储器装置的读取算法的电压分布曲线图600的实例。电压分布曲线图600说明与由存储逻辑值“1”的存储器单元输出的信号相关联的电压分布605-a以及与由存储逻辑值“0”的存储器单元输出的信号相关联的电压分布605-b。电压分布曲线图600还说明参考阈值610的实例集合。在一些情况下，存储器装置可使用参考阈值610中的每一者对一组存储器单元执行读取操作。

在读取操作期间，存储器阵列可基于由所存取的存储器单元存储的逻辑值输出一组信号。感测放大器可接收所述一组信号且输出一组候选值，每一候选值与参考阈值610中的一者相关联。在电压分布曲线图600的实例中，如果信号小于参考阈值610，则感测放大器可输出具有逻辑值“1”的候选值。另外，如果信号具有大于参考阈值610的电压，则感测放大器可输出具有逻辑值“0”的候选值。在其它实例中，如果信号大于参考阈值610，则感测放大器可替代地输出具有逻辑值“1”的候选值，且如果信号小于参考阈值，则感测放大器输出具有逻辑值“0”的候选值。在电压分布曲线图600的实例中，如果存储逻辑值“1”的存储器单元输出电压小于参考阈值610-a的信号，则与参考阈值610中的每一者相关联的候选值可为逻辑值“1”。另外，如果存储逻辑值“0”的存储器单元输出电压大于参考阈值610-d的信号，则与参考阈值610中的每一者相关联的候选值可为逻辑值“0”。

感测放大器可将所述一组候选值输出至错误控制电路系统，所述错误控制电路系统可检测与每一候选值相关联的错误的数量。举例来说，如果存储逻辑值“1”的一组存储器单元内的每一存储器单元输出电压小于参考阈值610-a的信号，且存储逻辑值“0”的所述一组存储器单元内的每一存储器单元输出电压大于参考阈值610-d的信号，则由感测放大器输出的每一候选值可为正确的。此处，错误控制电路系统可对第一候选值(例如与参考阈值610-a相关联的候选值)执行错误控制操作，且可能检测不到错误。因此，存储器装置可确定由所述一组存储器单元存储的值，且输出所述值。

在另一实例中，存储逻辑值“1”的所述一组存储器单元内的存储器单元中的一者可输出电压电平在参考阈值610-a与参考阈值610-b之间的信号(例如，而非电压电平小于参考阈值610-a)。此处，与参考阈值610-a相关联的候选值可含有一个错误(例如，候选值可包含具有逻辑值“0”的额外位)。此处，错误控制电路系统可对与参考阈值610-a相关联的第一候选值执行错误控制操作，且检测单个错误。错误控制电路系统可接着对与参考阈值610-b相关联的第二候选值执行错误控制操作，且未检测到错误。因此，存储器装置可基于与参考阈值610-b相关联的候选值而确定由所述一组存储器单元存储的值，且输出所述值。

在另一实例中，存储逻辑值“0”的所述一组存储器单元内的存储器单元中的一者可输出电压电平在参考阈值610-a与参考阈值610-b之间的信号。另外，存储逻辑值“1”的所述一组存储器单元内的存储器单元中的一者可输出电压电平在参考阈值610-a与参考阈值610-b之间的信号。此处，与参考阈值610-a相关联的候选值可含有一个错误。即，与参考阈值610-a相关联的候选值可包含具有逻辑值“0”的额外位。另外，与参考阈值610-b、610-c及610-d相关联的候选值可各自包含具有逻辑值“1”的额外位。此处，错误控制电路系统可对候选值中的每一者执行错误控制操作，且检测候选值中的每一者中的错误。错误控制电路系统可将候选值输出至逻辑电路系统。逻辑电路系统可确定所述一组候选值内的众数值(例如与参考阈值610-b、610-c及610-d相关联的值)。此处，逻辑电路系统可输出所述一组候选值内的众数值。

在另一实例中，存储逻辑值“0”的所述一组存储器单元内的存储器单元中的一者(例如，单元A)可输出电压电平小于参考阈值610-a的信号。另外，存储逻辑值“0”的所述一组存储器单元内的存储器单元中的另一者(例如，单元B)可输出电压电平在参考阈值610-a与参考阈值610-b之间的信号。此处，与参考阈值610-a相关联的候选值可含有具有逻辑值“1”的额外位。另外，与参考阈值610-b、610-c及610-d相关联的候选值可包含具有逻辑值“1”的两个额外位。此处，感测放大器可将候选值传达至错误控制电路系统。错误控制电路系统可对候选值中的每一者执行错误控制操作，且检测与参考阈值610-a相关联的候选值中的一个错误及与参考阈值610-b、610-c及610-d相关联的候选值中的两个错误。错误控制电路系统可将候选值输出至逻辑电路系统。逻辑电路系统可确定与参考阈值610-a相关联的候选值包含最小错误数量，且因此将输出与所述候选值相关联的值。

图7展示根据如本文所揭示的实例的支持用于存储器装置的读取算法的存储器装置705的框图700。存储器装置705可为如参考图1至图6所描述的存储器装置的方面的实例。存储器装置705可包含存取管理器710、参考电压管理器715、候选值管理器720、值确定器725、值输出管理器730以及错误控制管理器735。这些组件中的每一者可直接地或间接地彼此通信(例如，经由一或多个总线)。

存取管理器710可存取存储器单元以检索由所述存储器单元存储的值。

参考电压管理器715可基于存取所述存储器单元而将一组参考电压与由存储器单元输出的信号进行比较。在一些实例中，将所述一组参考电压与由存储器单元输出的信号进行比较包含同时将所述一组参考电压中的每一者与由存储器单元输出的信号进行比较。在一些情况下，将所述一组参考电压与由存储器单元输出的信号进行比较包含依序将所述一组参考电压中的每一者与由存储器单元输出的信号进行比较。

候选值管理器720可基于将所述一组参考电压与所述信号进行比较而确定由存储器单元存储的一组候选值。在一些情况下，所述一组候选值中的每一者与所述一组参考电压中的一者相关联。在一些实例中，候选值管理器720可基于执行错误检测操作来识别所述一组候选值中不含所检测错误的一或多个候选值，其中由存储器单元存储的所确定值对应于识别为不含所检测错误的一或多个候选值中的一者。在一些情况下，候选值管理器720可基于执行错误检测操作来识别所述一组候选值中含有一个所检测错误的一或多个候选值，其中由存储器单元存储的所确定值对应于识别为含有一个所检测错误的一或多个候选值中的一者。

在一些情况下，候选值管理器720可识别所述一组候选值内的众数值，其中由存储器单元存储的所确定值是基于识别所述一组候选值的众数值。在一些实例中，候选值管理器720可识别所述一组候选值内的众数值是基于确定所述一组候选值中的每一者是否为与所述一组候选值中的至少一个其它候选值相同的值。

值确定器725可基于确定所述一组候选值来确定由存储器单元存储的值。

值输出管理器730可基于基于所述一组候选值确定所述值来输出由存储器单元存储的值。

错误控制管理器735可对所述一组候选值中的每一者执行错误检测操作以检测所述一组候选值中的每一者内的错误数量，其中确定由存储器单元存储的值是基于执行错误检测操作。在一些实例中，错误控制管理器735可基于执行错误检测操作而确定所述一组候选值中的每一者含有至少一个所检测错误。

图8展示说明根据如本文所揭示的实例的支持用于存储器装置的读取算法的一或多个方法800的流程图。方法800的操作可通过存储器装置或其组件实施，如本文所描述。举例来说，方法800的操作可通过如参考图7所描述的存储器装置来执行。在一些实例中，存储器装置可执行指令集以控制存储器装置的功能元件来执行所描述功能。另外或替代地，存储器装置可使用特殊用途硬件来执行所描述功能的方面。

在805处，存储器装置可存取存储器单元以检索由存储器单元存储的值。805的操作可根据本文中所描述的方法来执行。在一些实例中，805的操作的方面可通过如参考图7所描述的存取管理器执行。

在810处，存储器装置可基于存取存储器单元而将一组参考电压与由所述存储器单元输出的信号进行比较。810的操作可根据本文中所描述的方法来执行。在一些实例中，810的操作的方面可通过如参考图7所描述的参考电压管理器执行。

在815处，存储器装置可基于将所述一组参考电压与所述信号进行比较而确定由存储器单元存储的一组候选值。815的操作可根据本文所描述的方法来执行。在一些实例中，815的操作的方面可通过如参考图7所描述的候选值管理器执行。

在820处，存储器装置可基于确定所述一组候选值而确定由所述存储器单元存储的值。820的操作可根据本文中所描述的方法来执行。在一些实例中，820的操作的方面可通过如参考图7所描述的值确定器执行。

在825处，存储器装置可基于基于所述一组候选值确定所述值来输出由存储器单元存储的值。825的操作可根据本文中所描述的方法来执行。在一些实例中，825的操作的方面可通过如参考图7所描述的值输出管理器执行。

在一些实例中，如本文所描述的设备可执行一或多个方法，例如方法800。所述设备可包含用于进行以下操作的特征、构件或指令(例如，存储可由处理器执行的指令的非暂时性计算机可读媒体)：存取存储器单元以检索由所述存储器单元存储的值；基于存取所述存储器单元而将一组参考电压与由所述存储器单元输出的信号进行比较；基于将所述一组参考电压与所述信号进行比较而确定由所述存储器单元存储的一组候选值；基于确定所述一组候选值而确定由所述存储器单元存储的所述值；以及基于基于所述一组候选值确定所述值而输出由所述存储器单元存储的所述值。

本文中所描述的方法800及设备的一些情况可进一步包含用于进行以下操作的操作、特征、构件或指令：对所述一组候选值中的每一者执行错误检测操作以检测所述一组候选值中的每一者内的错误的数量，其中确定由存储器单元存储的值可基于执行错误检测操作。

本文中所描述的方法800及设备的一些情况可进一步包含用于进行以下操作的操作、特征、构件或指令：基于执行所述错误检测操作而识别所述一组候选值中不含所检测错误的一或多个候选值，其中由存储器单元存储的所确定值对应于识别为不含所检测错误的所述一或多个候选值中的一者。

本文中所描述的方法800及设备的一些实例可进一步包含用于进行以下操作的操作、特征、构件或指令：基于执行错误检测操作而确定所述一组候选值中的每一者含有至少一个所检测错误；以及基于执行错误检测操作而识别所述一组候选值中含有一个所检测错误的一或多个候选值，其中由存储器单元存储的所确定值对应于识别为含有一个所检测错误的一或多个候选值中的一者。

本文中所描述的方法800及设备的一些情况可进一步包含用于进行以下操作的操作、特征、构件或指令：识别所述一组候选值内的众数值，其中由存储器单元存储的所确定值可基于识别所述一组候选值的众数值。

在本文中描述的方法800及设备的一些情况下，识别所述一组候选值内的众数值可基于确定所述一组候选值中的每一者是否可为与所述一组候选值中的至少一个其它候选值相同的值。

在本文中所描述的方法800及设备的一些实例中，所述一组候选值中的每一者可与所述一组参考电压中的一者相关联。

在本文中所描述的方法800及设备的一些情况下，将所述一组参考电压与由存储器单元输出的信号进行比较可包含用于同时将所述一组参考电压中的每一者与由存储器单元输出的信号进行比较的操作、特征、构件或指令。

在本文中所描述的方法800及设备的一些情况下，将所述一组参考电压与由存储器单元输出的信号进行比较可包含用于依序将所述一组参考电压中的每一者与由存储器单元输出的信号进行比较的操作、特征、构件或指令。

应注意，本文所描述的方法是可能的实施，且操作及步骤可经重新布置或以其它方式修改，且其它实施是可能的。此外，可组合方法中的两者或更多者的部分。

描述一种设备。所述设备可包含：存储器阵列；与所述存储器阵列耦合的感测放大器；与所述感测放大器耦合的一组寄存器；以及与所述一组寄存器耦合的控制组件。所述感测放大器可经配置以将由所述存储器阵列的存储器单元输出的信号与一组参考电压进行比较。另外，所述感测放大器可包含各自与所述一组参考电压中的不同参考电压相关联的一组晶体管。所述一组寄存器可经配置以存储作为读取操作的部分而从所述存储器阵列读取的一组数据集。另外，所述控制组件可经配置以使得所述设备基于从所述存储器阵列读取的所述一组数据集而确定由所述存储器阵列存储的数据集，且基于确定由所述存储器阵列存储的所述数据集而输出由所述存储器阵列存储的所述数据集。

所述设备的一些实例可包含错误检测电路系统(例如，与控制组件耦合)，所述错误检测电路系统经配置以使得所述设备对从所述存储器阵列读取的所述一组数据集中的每一者执行错误检测操作以检测所述一组数据集中的每一者内的错误的数量，且将所述一组数据集中的每一者内的错误的所述所检测数量输出至所述控制组件。在一些情况下，确定由所述存储器阵列存储的所述数据集可基于所述错误检测电路系统将错误的所述所检测数量输出至所述控制组件。

在一些情况下，所述控制组件可进一步经配置以使得所述设备基于所述错误检测电路系统输出所述一组数据集中的每一者内的错误的所述所检测数量而识别所述一组数据集中不含所检测错误的一或多个数据集，其中由所述存储器阵列存储的所述所确定数据集对应于识别为不含所检测错误的所述一或多个数据集中的一者。

在一些情况下，所述控制组件可进一步经配置以使得所述设备：基于所述错误检测电路系统输出所述一组数据集中的每一者内的错误的所述所检测数量而确定所述一组候选值中的每一者含有至少一个所检测错误；以及基于所述错误检测电路系统输出所述一组数据集中的每一者内的错误的所述所检测数量而识别所述一组候选值中含有一个所检测错误的一或多个候选值，其中由所述存储器阵列存储的所述所确定数据集对应于识别为含有一个所检测错误的所述一或多个数据集中的一者。

在一些实例中，所述控制组件可进一步经配置以使得所述设备识别所述一组数据集内的众数数据集，其中由所述存储器阵列存储的所述所确定数据集可基于识别所述一组数据集内的所述众数数据集。

在一些情况下，识别所述一组数据集内的所述众数数据集可基于确定所述一组数据集中的每一者是否可为与所述一组数据集中的至少一个其它数据集相同的数据集。

在一些情况下，所述一组数据集中的每一数据集可与所述一组参考电压中的一个参考电压相关联。

在一些实例中，所述一组晶体管可并联布置于所述感测放大器内。

描述一种设备。所述设备可包含存储器阵列及与所述存储器阵列耦合的控制组件。所述控制组件可操作以使得所述设备：存取所述存储器阵列内的存储器单元以检索由所述存储器单元存储的值；基于存取所述存储器单元而将一组参考电压与由所述存储器单元输出的信号进行比较；基于将所述一组参考电压与所述信号进行比较而确定由所述存储器单元存储的一组候选值；基于确定所述一组候选值而确定由所述存储器单元存储的所述值；以及基于基于所述一组候选值确定所述值而输出由所述存储器单元存储的所述值。

在一些实例中，所述控制组件可进一步可操作以使得所述设备对所述一组候选值中的每一者执行错误检测操作以检测所述一组候选值中的每一者内的错误的数量，其中确定由所述存储器单元存储的所述值可基于执行所述错误检测操作。

在一些情况下，所述控制组件可进一步可操作以使得所述设备基于执行所述错误检测操作来识别所述一组候选值中不含所检测错误的一或多个候选值，其中由所述存储器单元存储的所述所确定值对应于识别为不含所检测错误的所述一或多个候选值中的一者。

在一些情况下，所述控制组件可进一步可操作以使得所述设备：基于执行所述错误检测操作而确定所述一组候选值中的每一者含有至少一个所检测错误；以及基于执行所述错误检测操作而识别所述一组候选值中含有一个所检测错误的一或多个候选值，其中由所述存储器单元存储的所述所确定值对应于识别为含有一个所检测错误的所述一或多个候选值中的一者。

在一些情况下，所述控制组件可进一步可操作以使得所述设备识别所述一组候选值内的众数值，其中由所述存储器单元存储的所述所确定值可基于识别所述一组候选值的所述众数值。

在一些情况下，识别所述一组候选值内的所述众数值可基于确定所述一组候选值中的每一者是否可为与所述一组候选值中的至少一个其它候选值相同的值。

在一些情况下，所述一组候选值中的每一者可与所述一组参考电压中的一者相关联。

在一些实例中，将所述一组参考电压与由所述存储器单元输出的所述信号进行比较可包含用于同时将所述一组参考电压中的每一者与由所述存储器单元输出的所述信号进行比较的操作、特征、构件或指令。

可使用各种不同技术及技艺中的任何者来表示本文中所描述的信息及信号。举例来说，可由电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合表示遍及以上描述可能参考的数据、指令、命令、信息、信号、位、符号及码片。一些图可将信号说明为单个信号；然而，所属领域的一般技术人员应理解，所述信号可表示信号的总线，其中所述总线可具有多种位宽度。

术语“电子通信”、“导电接触”、“连接”及“耦合”可指支持组件之间的信号流动的组件之间的关系。如果在组件之间存在可在任何时候支持组件之间的信号流动的任何导电路径，则组件被视为彼此电子通信(或导电接触或连接或耦合)。在任何给定时间，彼此电子通信(或导电接触或连接或耦合)的组件之间的导电路径可基于包含所连接组件的装置的操作而为开路或闭路。所连接组件之间的导电路径可为组件之间的直接导电路径，或所连接组件之间的导电路径可为可包含例如开关、晶体管或其它组件的中间组件的间接导电路径。在一些实例中，可例如使用例如开关或晶体管的一或多个中间组件将所连接组件之间的信号流动中断一段时间。

术语“耦合”是指从其中信号目前不能够经由导电路径在组件之间传达的组件之间的开路关系至其中信号可经由导电路径在组件之间传达的组件之间的闭路关系移动的条件。当例如控制器的组件将其它组件耦合在一起时，所述一组件引发允许信号经由先前并不准许信号流动的导电路径而在其它组件之间流动的改变。

术语“隔离”是指其中信号当前不能够在组件之间流动的所述组件之间的关系。如果在组件之间存在开路，则所述组件彼此隔离。举例来说，由定位于组件之间的开关分离的两个组件在开关断开时彼此隔离。在控制器将两个组件彼此隔离时，控制器影响防止信号使用先前准许信号流动的导电路径在组件之间流动的改变。

本文中所使用的术语“并行”或“并行地”是指动作在时间上至少部分地重叠。本文中所使用的术语“同时”或“同时地”是指动作同时发生且在一些实例中同时开始、在相同持续时间内发生且同时结束。并行动作也可为同时动作。

可在例如硅、锗、硅-锗合金、砷化镓、氮化镓等的半导体衬底上形成本文中所论述的包含存储器阵列的装置。在一些实例中，衬底为半导体晶片。在其它情况下，衬底可为绝缘层上硅(SOI)衬底，例如玻璃上硅(SOG)或蓝宝石上硅(SOP)，或另一衬底上的半导体材料的外延层。可通过使用包含但不限于磷、硼或砷的各种化学物种掺杂而控制衬底或衬底的子区的导电性。可通过离子植入或通过任何其它掺杂方式在衬底的初始形成或生长期间执行掺杂。

本文中所论述的切换组件或晶体管可表示场效应晶体管(FET)且包含包括源极、漏极及栅极的三端装置。端子可通过导电材料(例如，金属)连接到其它电子元件。源极及漏极可为导电的，且可包括重掺杂(例如简并)的半导体区。源极与漏极可通过轻微掺杂的半导体区或通道分隔。如果通道为n型(即，大多数载波为电子)，则FET可被称为n型FET。如果通道为p型(即，大多数载波为孔)，则FET可被称为p型FET。通道可由绝缘栅极氧化物覆盖。可通过将电压施加到栅极来控制通道导电性。举例来说，将正电压或负电压分别施加到n型FET或p型FET可使得通道变得导电。在将大于或等于晶体管的阈值电压的电压施加到晶体管栅极时，晶体管可“接通”或“启动”。当将小于晶体管的阈值电压的电压施加到晶体管栅极时，晶体管可“断开”或“撤销启动”。

本文结合附图所阐述的描述描述实例配置，且并不表示可实施或在权利要求书的范围内的所有实例。本文中所使用的术语“示范性”意谓“充当实例、例子或说明”，且并不意谓“优选”或“优于其它实例”。实施方式包含特定细节以提供对所描述技术的理解。然而，可在没有这些具特定细节的情况下实践这些技术。在一些情况下，以框图形式展示熟知的结构及装置以便避免混淆所描述实例的概念。

在随附图式中，相似组件或特征可具有相同参考标记。另外，可通过在参考标记之后使用短划线及在类似组件当中进行区分的第二标记来区分相同类型的各种组件。如果在说明书中仅使用第一参考标记，则描述适用于具有相同第一参考标记而与第二参考标记无关的类似组件中的任一者：

可使用各种不同技术及技艺中的任何者来表示本文中所描述的信息及信号。举例来说，可由电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合表示遍及以上描述可能参考的数据、指令、命令、信息、信号、位、符号及码片。

结合本文中本发明所描述的各种说明性块及组件可使用通用处理器、DSP、ASIC、FPGA或经设计以执行本文所描述的功能的其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件、或其任何组合来实施或执行。通用处理器可为微处理器，但在替代方案中，处理器可为任何处理器、控制器、微控制器或状态机。处理器还可实施为计算装置的组合(例如，DSP与微处理器的组合、多个微处理器、结合DSP核心的一或多个微处理器，或任一其它此配置)。

本文中所描述的功能可在硬件、由处理器执行的软件、固件或其任何组合中实施。如果在由处理器执行的软件中实施，则可将功能作为一或多个指令或程序代码存储于计算机可读媒体上或经由计算机可读媒体发射。其它实例及实施在本发明及随附权利要求书的范围内。举例来说，归因于软件的本质，上文所描述的功能可使用由处理器、硬件、固件、硬连线或这些中的任一者的组合执行的软件实施。实施功能的特征还可在物理上位于各种位置处，包含经分布以使得功能的部分在不同物理位置处实施。而且，如本文中所使用(包含在权利要求书中)，“或”在用于项目列表(例如，以例如“中的至少一者”或“中的一或多者”的片语作为结尾的项目列表)中时指示包含性列表，使得(例如)A、B或C中的至少一者的列表意谓A或B或C或AB或AC或BC或ABC(即，A及B及C)。此外，如本文所用，片语“基于”不应被认作对封闭条件集合的参考。举例来说，在不脱离本发明的范围的情况下，被描述为“基于条件A”的示范性步骤可基于条件A及条件B两者。换句话说的，如本文中所使用，应以与片语“至少部分地基于”相同的方式来解释片语“基于”。

提供本文中的描述以使所属领域的技术人员能够进行或使用本发明。对本发明的各种修改对于所属领域的技术人员来说将显而易见，且本文中所定义的一般原理可在不脱离本发明的范围的情况下应用于其它变体。因此，本发明并不限于本文中所描述的实例及设计，而应符合与本文中所揭示的原理及新颖特征相一致的最广范围。

Claims (25)

1.一种方法，其包括：

存取存储器单元以检索由所述存储器单元存储的值；

至少部分地基于存取所述存储器单元而将多个参考电压与由所述存储器单元输出的信号进行比较；

至少部分地基于将所述多个参考电压与所述信号进行比较而确定由所述存储器单元存储的多个候选值；

至少部分地基于确定所述多个候选值来确定由所述存储器单元存储的所述值；以及

至少部分地基于至少部分地基于所述多个候选值确定所述值来输出由所述存储器单元存储的所述值。

2.根据权利要求1所述的方法，其进一步包括：

对所述多个候选值中的每一者执行错误检测操作以检测所述多个候选值中的每一者内的错误的数量，其中确定由所述存储器单元存储的所述值是至少部分地基于执行所述错误检测操作。

3.根据权利要求2所述的方法，其进一步包括：

至少部分地基于执行所述错误检测操作来识别所述多个候选值中不含所检测错误的一或多个候选值，其中由所述存储器单元存储的所述所确定值对应于识别为不含所检测错误的所述一或多个候选值中的一者。

4.根据权利要求2所述的方法，其进一步包括：

至少部分地基于执行所述错误检测操作而确定所述多个候选值中的每一者含有至少一个所检测错误；以及

至少部分地基于执行所述错误检测操作来识别所述多个候选值中含有一个所检测错误的一或多个候选值，其中由所述存储器单元存储的所述所确定值对应于识别为含有一个所检测错误的所述一或多个候选值中的一者。

5.根据权利要求1所述的方法，其进一步包括：

识别所述多个候选值内的众数值，其中由所述存储器单元存储的所述所确定值是至少部分地基于识别所述多个候选值的所述众数值。

6.根据权利要求5所述的方法，其中：

识别所述多个候选值内的所述众数值是至少部分地基于确定所述多个候选值中的每一者是否为与所述多个候选值中的至少一个其它候选值相同的值。

7.根据权利要求1所述的方法，其中所述多个候选值中的每一者与所述多个参考电压中的一者相关联。

8.根据权利要求1所述的方法，其中：

将所述多个参考电压与由所述存储器单元输出的所述信号进行比较包括同时将所述多个参考电压中的每一者与由所述存储器单元输出的所述信号进行比较。

9.根据权利要求1所述的方法，其中：

将所述多个参考电压与由所述存储器单元输出的所述信号进行比较包括依序将所述多个参考电压中的每一者与由所述存储器单元输出的所述信号进行比较。

10.一种设备，其包括：

存储器阵列，

感测放大器，其与所述存储器阵列耦合且经配置以将由所述存储器阵列的存储器单元输出的信号与多个参考电压进行比较，所述感测放大器包括各自与所述多个参考电压中的不同参考电压相关联的多个晶体管，

一组寄存器，其与所述感测放大器耦合且经配置以存储作为读取操作的部分而从所述存储器阵列读取的多个数据集，以及

控制组件，其与所述一组寄存器耦合且经配置以使得所述设备：

至少部分地基于从所述存储器阵列读取的所述多个数据集而确定由所述存储器阵列存储的数据集；以及

至少部分地基于确定由所述存储器阵列存储的所述数据集而输出由所述存储器阵列存储的所述数据集。

11.根据权利要求10所述的设备，其进一步包括经配置以使得所述设备进行以下操作的错误检测电路系统：

对从所述存储器阵列读取的所述多个数据集中的每一者执行错误检测操作以检测所述多个数据集中的每一者内的错误的数量；以及

将所述多个数据集中的每一者内的错误的所述所检测数量输出到所述控制组件，其中确定由所述存储器阵列存储的所述数据集是至少部分地基于所述错误检测电路系统将错误的所述所检测数量输出到所述控制组件。

12.根据权利要求11所述的设备，其中所述控制组件进一步经配置以使得所述设备：

至少部分地基于所述错误检测电路系统输出所述多个数据集中的每一者内的错误的所述所检测数量而执行所述多个数据集中不含所检测错误的一或多个数据集，其中由所述存储器阵列存储的所述所确定数据集对应于识别为不含所检测错误的所述一或多个数据集中的一者。

13.根据权利要求11所述的设备，其中所述控制组件进一步经配置以使得所述设备：

至少部分地基于所述错误检测电路系统输出所述多个数据集中的每一者内的错误的所述所检测数量而确定所述多个数据集中的每一者含有至少一个所检测错误；以及

至少部分地基于所述错误检测电路系统输出所述多个数据集中的每一者内的错误的所述所检测数量而识别所述多个数据集中含有一个所检测错误的一或多个数据集，其中由所述存储器阵列存储的所述所确定数据集对应于识别为含有一个所检测错误的所述一或多个数据集中的一者。

14.根据权利要求10所述的设备，其中所述控制组件进一步经配置以使得所述设备：

识别所述多个数据集内的众数数据集，其中由所述存储器阵列存储的所述所确定数据集是至少部分地基于识别所述多个数据集内的所述众数数据集。

15.根据权利要求14所述的设备，其中：

识别所述多个数据集内的所述众数数据集是至少部分地基于确定所述多个数据集中的每一者是否为与所述多个数据集中的至少一个其它数据集相同的数据集。

16.根据权利要求10所述的设备，其中所述多个数据集中的每一数据集与所述多个参考电压中的一个参考电压相关联。

17.根据权利要求10所述的设备，其中所述多个晶体管并联布置于所述感测放大器内。

18.一种设备，其包括：

存储器阵列；以及

控制组件，其与所述存储器阵列耦合且经配置以使得所述设备：

存取所述存储器阵列内的存储器单元以检索由所述存储器单元存储的值；

至少部分地基于存取所述存储器单元而将多个参考电压与由所述存储器单元输出的信号进行比较；

至少部分地基于将所述多个参考电压与所述信号进行比较而确定由所述存储器单元存储的多个候选值；

至少部分地基于确定所述多个候选值来确定由所述存储器单元存储的所述值；以及

至少部分地基于至少部分地基于所述多个候选值确定所述值来输出由所述存储器单元存储的所述值。

19.根据权利要求18所述的设备，其中所述控制组件进一步可操作以使得所述设备：

对所述多个候选值中的每一者执行错误检测操作以检测所述多个候选值中的每一者内的错误的数量，其中确定由所述存储器单元存储的所述值是至少部分地基于执行所述错误检测操作。

20.根据权利要求19所述的设备，其中所述控制组件进一步可操作以使得所述设备：

至少部分地基于执行所述错误检测操作来识别所述多个候选值中不含所检测错误的一或多个候选值，其中由所述存储器单元存储的所述所确定值对应于识别为不含所检测错误的所述一或多个候选值中的一者。

21.根据权利要求19所述的设备，其中所述控制组件进一步可操作以使得所述设备：

至少部分地基于执行所述错误检测操作而确定所述多个候选值中的每一者含有至少一个所检测错误；以及

至少部分地基于执行所述错误检测操作来识别所述多个候选值中含有一个所检测错误的一或多个候选值，其中由所述存储器单元存储的所述所确定值对应于识别为含有一个所检测错误的所述一或多个候选值中的一者。

22.根据权利要求18所述的设备，其中所述控制组件进一步可操作以使得所述设备：

识别所述多个候选值内的众数值，其中由所述存储器单元存储的所述所确定值是至少部分地基于识别所述多个候选值的所述众数值。

23.根据权利要求22所述的设备，其中识别所述多个候选值内的所述众数值是至少部分地基于确定所述多个候选值中的每一者是否为与所述多个候选值中的至少一个其它候选值相同的值。

24.根据权利要求18所述的设备，其中所述多个候选值中的每一者与所述多个参考电压中的一者相关联。

25.根据权利要求18所述的设备，其中将所述多个参考电压与由所述存储器单元输出的所述信号进行比较包括同时将所述多个参考电压中的每一者与由所述存储器单元输出的所述信号进行比较。

Images