CN113903377B - 用于设置读取操作的参考电压的方法 - Google Patents

用于设置读取操作的参考电压的方法 Download PDF

Info

Publication number
CN113903377B
CN113903377B CN202110648571.6A CN202110648571A CN113903377B CN 113903377 B CN113903377 B CN 113903377B CN 202110648571 A CN202110648571 A CN 202110648571A CN 113903377 B CN113903377 B CN 113903377B
Authority
CN
China
Prior art keywords
reference voltage
codeword
bits
read operation
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110648571.6A
Other languages
English (en)
Other versions
CN113903377A (zh
Inventor
F·贝代斯基
U·迪温琴佐
R·穆泽托
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN113903377A publication Critical patent/CN113903377A/zh
Application granted granted Critical
Publication of CN113903377B publication Critical patent/CN113903377B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2253—Address circuits or decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2273—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4099—Dummy cell treatment; Reference voltage generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/14—Dummy cell management; Sense reference voltage generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Read Only Memory (AREA)

Abstract

本申请案是针对用于设置读取操作的参考电压的方法。存储器装置可使用第一参考电压对存储器单元集执行第一读取操作并且基于使用所述第一参考电压执行所述第一读取操作而检测第一码字。所述存储器装置可将所述第一码字的具有第一逻辑值(例如，逻辑值‘1’)的第一位数量与具有所述第一逻辑值的预期位数量(例如，所述存储器单元集所存储的逻辑值‘1’的所述预期数量)进行比较。所述存储器装置可基于所述比较确定是否使用不同于所述第一参考电压(例如，大于或小于所述第一参考电压)的第二参考电压对所述存储器单元集执行第二读取操作。

Description

用于设置读取操作的参考电压的方法
交叉引用
本专利申请案主张贝代斯基(Bedeschi)在2020年6月22日申请的标题为“用于设置读取操作的参考电压的方法(METHOD FOR SETTING A REFERENCE VOLTAGE FOR READOPERATIONS)”的第16/908,303号美国专利申请案的优先权，所述美国专利申请案转让给本受让人且明确地以全文引用的方式并入本文中。
技术领域
技术领域涉及用于设置读取操作的参考电压的方法。
背景技术
下文大体上涉及用于存储器的一或多个系统，且更具体来说，涉及用于设置读取操作的参考电压的方法。
存储器装置广泛用于将信息存储在例如计算机、无线通信装置、相机、数字显示器等的各种电子装置中。通过将存储器装置内的存储器单元编程到各种状态来存储信息。举例来说，二进制存储器单元可编程到两个支持状态中的一个，常常由逻辑1或逻辑0来标示。在一些实例中，单个存储器单元可支持多于两个状态，可存储所述状态中的任一个。为了存取所存储的信息，装置的组件可读取或感测存储器装置中的至少一个所存储状态。为了存取信息，装置的组件可对存储器装置中的状态进行写入或编程。
存在各种类型的存储器装置，包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、FeRAM、磁性RAM(MRAM)、电阻性RAM(RRAM)、快闪存储器、相变存储器(PCM)等。存储器装置可以是易失性或非易失性的。非易失性存储器，例如FeRAM，可维持其所存储的逻辑状态很长一段时间，即使无外部电源存在也是这样。例如DRAM的易失性存储器装置在与外部电源断开连接时可能会丢失其所存储的状态。FeRAM可能够实现类似于易失性存储器的密度，但可具有非易失性特性，这是因为使用铁电电容器作为存储装置。
发明内容
描述了一种方法。在一些实例中，所述方法可包含使用第一参考电压对存储器单元集执行第一读取操作；至少部分地基于使用所述第一参考电压执行所述第一读取操作，检测第一码字；将所述第一码字的第一位数量与第二码字的第二位数量进行比较，所述第一数量的位和所述第二数量的位中的每一位具有第一逻辑值，所述第二码字预期存储于所述存储器单元集中；和至少部分地基于所述比较确定是否使用大于所述第一参考电压的第二参考电压对所述存储器单元集执行第二读取操作。
描述了一种设备。在一些实例中，所述设备可包含存储器阵列，其包括存储器单元集；感测放大器，其与所述存储器阵列耦合并且包括与第一参考电压相关联的第一晶体管和与大于所述第一参考电压的第二参考电压相关联的第二晶体管；和控制组件，其被配置成致使所述设备：至少部分地基于使用所述第一参考电压对所述存储器单元集执行第一读取操作，检测第一码字；将所述第一码字的第一位数量与第二码字的第二位数量进行比较，所述第一数量的位和所述第二数量的位中的每一位具有第一逻辑值，所述第二码字预期存储于所述存储器单元集中；和至少部分地基于所述比较确定是否使用所述第二参考电压在所述存储器单元集处执行第二读取操作。
描述了一种设备。在一些实例中，所述设备可包含存储器阵列，其包括存储器单元集；和控制组件，其与所述存储器阵列耦合并且可操作以致使所述设备：使用第一参考电压对所述存储器单元集执行第一读取操作；至少部分地基于使用所述第一参考电压执行所述第一读取操作，检测第一码字；将所述第一码字的第一位数量与第二码字的第二位数量进行比较，所述第一数量的位和所述第二数量的位中的每一位具有第一逻辑值，所述第二码字预期存储于所述存储器单元集中；和至少部分地基于所述比较确定是否使用大于所述第一参考电压的第二参考电压对所述存储器单元集执行第二读取操作。
描述了一种方法。在一些实例中，所述方法可包含使用第一参考电压对存储器单元集执行第一读取操作；至少部分地基于使用所述第一参考电压执行所述第一读取操作，检测第一码字；将所述第一码字的第一位数量与第二码字的第二位数量进行比较，所述第一数量的位和所述第二数量的位中的每一位具有第一逻辑值，所述第二码字预期存储于所述存储器单元集中；和至少部分地基于所述比较，确定是否使用小于所述第一参考电压的第二参考电压对所述存储器单元集执行第二读取操作。
附图说明
图1说明根据本文所公开的实例的支持用于设置读取操作的参考电压的方法的系统的实例。
图2说明根据本文所公开的实例的支持用于设置读取操作的参考电压的方法的存储器裸片的实例。
图3说明根据本文所公开的实例的支持用于设置读取操作的参考电压的方法的电压分布曲线图的实例。
图4说明根据本文所公开的实例的支持用于设置读取操作的参考电压的方法的过程流的实例。
图5说明根据本文所公开的实例的支持用于设置读取操作的参考电压的方法的电压分布曲线图的实例。
图6说明根据本文所公开的实例的支持用于设置读取操作的参考电压的方法的过程流的实例。
图7说明根据本文所公开的实例的支持用于设置读取操作的参考电压的方法的电路的实例。
图8示出根据本文所公开的实例的支持用于设置读取操作的参考电压的方法的存储器装置的框图。
图9和10示出说明根据本文所公开的实例的支持用于设置读取操作的参考电压的方法的一或多种方法的流程图。
具体实施方式
当执行读取操作时，存储器装置可存取存储器单元，可基于存储器单元所存储的值将信号输出到感测组件。为确定存储器单元所存储的值，感测组件可将存储器单元输出的信号与参考电压进行比较。此处，参考电压可对应于定位于存储第一逻辑值的存储器单元输出的信号的预期电压电平与存储第二逻辑值的存储器单元输出的信号的预期电压电平之间的电压。因此，存储器装置可确定在存储器单元输出的信号小于参考电压的情况下，存储器单元存储第一逻辑值。另外，存储器装置可确定在存储器单元输出的信号大于参考电压的情况下，存储器单元存储第二逻辑值。在一些情况下，存储器装置输出的信号可不同于与存储器单元所存储的值相关联的预期电压电平。举例来说，存储器单元可存储卡固位。在另一实例中，存储器单元的特性可随时间改变，这会引起基于存储器单元所存储的值由存储器单元输出的信号的对应改变。在一些其它实例中，存储器单元输出的信号可基于其它操作条件(例如，温度)从期望值改变。存储于存储器单元中的状态的此类无意改变可被称为错误。在这些情况下，将存储器单元输出的信号与单一参考电压进行比较可在读取操作期间产生一或多个错误。
在本文中所描述的实例中，存储器装置可被配置成动态地调整在读取操作期间所用的参考电压。举例来说，存储器装置可对存储器单元集执行读取操作以检测存储器单元集所存储的码字。存储器装置可识别所检测到的码字内是第一逻辑值(例如，逻辑值‘1’)的位数量并且可将所检测到的码字内的位数量与码字内是第一逻辑值的预期位数量进行比较。基于所检测到的码字内的位数量与码字内是第一逻辑值的预期位数量的比较，存储器装置可确定是否调整参考电压和对存储器单元集执行第二读取操作。在一些情况下，存储器装置可另外执行错误控制操作以检测码字内的错误数量并且可基于所检测到的错误数量确定是否执行第二读取操作。在与其中存储器装置使用单一参考电压的读取操作相比时，通过动态地调整参考电压以输出存储器单元集所存储的码字，读取操作可与更高可靠性相关联。
一开始在参考图1-2所描述的系统和裸片的上下文中描述本公开的特征。在参考图3-7所描述的电压分布曲线图、过程流和电路的上下文中描述本公开的特征。本公开的这些和其它特征通过涉及参考图8-10所描述的用于设置铁电随机存取存储器(FeRAM)读取操作的参考电压的方法的设备图和流程图进一步说明并且参考所述设备图和流程图进行描述。
图1说明根据本文所公开的实例的支持用于设置读取操作的参考电压的方法的系统100的实例。系统100可包含主机装置105、存储器装置110以及将主机装置105与存储器装置110耦合的多个信道115。系统100可包含一或多个存储器装置110，但所述一或多个存储器装置110的方面可在单个存储器装置(例如，存储器装置110)的上下文中描述。
系统100可包含如计算装置、移动计算装置、无线装置、图形处理装置、车辆或其它系统的电子装置的部分。举例来说，系统100可说明计算机、手提式计算机、平板计算机、智能电话、蜂窝电话、可穿戴装置、互联网连接装置、车辆控制器等的各方面。存储器装置110可以是可用于存储用于系统100的一或多个其它组件的数据的系统的组件。
系统100的至少部分可为主机装置105的实例。主机装置105可以是使用存储器执行过程的装置内的处理器或其它电路系统的实例，例如在计算装置、移动计算装置、无线装置、图形处理装置、计算机、手提式计算机、平板计算机、智能电话、蜂窝式电话、可穿戴装置、因特网连接装置、车辆控制器或某一其它固定或便携式电子装置以及其它实例内。在一些实例中，主机装置105可指代实施外部存储器控制器120的功能的硬件、固件、软件或其组合。在一些实例中，外部存储器控制器120可称为主机或主机装置105。
存储器装置110可以是可操作以提供可由系统100使用或参考的物理存储器地址/空间的独立装置或组件。在一些实例中，存储器装置110可为可配置的以与一或多个不同类型的主机装置一起工作。主机装置105与存储器装置110之间的信令可为可操作的以支持以下中的一或多个：用以调制信号的调制方案、用于传送信号的各种引脚配置、用于主机装置105和存储器装置110的物理封装的各种形状因数、主机装置105与存储器装置110之间的时钟信令和同步、定时惯例，或其它因素。
存储器装置110可为可操作的以存储用于主机装置105的组件的数据。在一些实例中，存储器装置110可充当主机装置105的从属型装置(例如，响应和执行由主机装置105通过外部存储器控制器120提供的命令)。此类命令可包含用于写入操作的写入命令、用于读取操作的读取命令、用于刷新操作的刷新命令或其它命令中的一或多个。
主机装置105可包含外部存储器控制器120、处理器125、基本输入/输出系统(BIOS)组件130或例如一或多个外围组件或一或多个输入/输出控制器的其它组件中的一或多个。主机装置的组件可使用总线135彼此耦合。
处理器125可为可操作的以提供用于系统100的至少部分或主机装置105的至少部分的控制或其它功能性。处理器125可以是通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件，或这些组件的组合。在这类实例中，处理器125可以是中央处理单元(CPU)、图形处理单元(GPU)、通用GPU(GPGPU)或系统芯片(SoC)的实例，以及其它实例。在一些实例中，外部存储器控制器120可由处理器125实施或为所述处理器的一部分。
BIOS组件130可以是包含作为固件操作的BIOS的软件组件，其可初始化且运行系统100或主机装置105的各种硬件组件。BIOS组件130还可管理处理器125与系统100或主机装置105的各种组件之间的数据流。BIOS组件130可包含存储于只读存储器(ROM)、快闪存储器或其它非易失性存储器中的一或多个中的程序或软件。
存储器装置110可包含装置存储器控制器155和一或多个存储器裸片160(例如，存储器芯片)以支持用于数据存储的期望容量或指定容量。每一存储器裸片160可包含本地存储器控制器165(例如，本地存储器控制器165-a、本地存储器控制器165-b和/或本地存储器控制器165-N)和存储器阵列170(例如，存储器阵列170-a、存储器阵列170-b和/或存储器阵列170-N)。存储器阵列170可以是存储器单元的集合(例如，一或多个网格、一或多个库、一个或多个平铺块、一或多个区段)，其中每一存储器单元可用于存储至少一位数据。包含两个或更多个存储器裸片的存储器装置110可称作多裸片存储器或多裸片封装，或多芯片存储器或多芯片封装。
装置存储器控制器155可包含可用于控制存储器装置110的操作的电路、逻辑或组件。装置存储器控制器155可包含使得存储器装置110能够执行各种操作的硬件、固件或指令，且可用于接收、发射或执行与存储器装置110的组件相关的命令、数据或控制信息。装置存储器控制器155可用于与外部存储器控制器120、所述一或多个存储器裸片160或处理器125中的一或多个通信。在一些实例中，装置存储器控制器155可结合存储器裸片160的本地存储器控制器165控制本文中所描述的存储器装置110的操作。
在一些实例中，存储器装置110可从主机装置105接收数据或命令或这两者。例如，存储器装置110可接收指示存储器装置110存储用于主机装置105的数据的写入命令或指示存储器装置110将存储于存储器裸片160中的数据提供到主机装置105的读取命令。
本地存储器控制器165(例如，在存储器裸片160本地)可为可操作的以控制存储器裸片160的操作。在一些实例中，本地存储器控制器165可操作以与装置存储器控制器155通信(例如，接收或发射数据或命令或这两者)。在一些实例中，存储器装置110可不包含装置存储器控制器155，且本地存储器控制器165或外部存储器控制器120可执行本文中所描述的各种功能。由此，本地存储器控制器165可操作以与装置存储器控制器155、与其它本地存储器控制器165或直接与外部存储器控制器120或处理器125或其组合通信。装置存储器控制器155或本地存储器控制器165或这两者中可包含的组件的实例可包含用于(例如，从外部存储器控制器120)接收信号的接收器、用于发射信号(例如，到外部存储器控制器120)的发射器、用于解码或解调所接收信号的解码器、用于编码或调制待发射信号的编码器，或可操作用于支持所描述的装置存储器控制器155或本地存储器控制器165或这两者的操作的各种其它电路或控制器。
在本文中所描述的实例中，存储器装置110可被配置成动态地调整在读取操作期间所用的参考电压。举例来说，存储器装置110可对存储器阵列170内的存储器单元集执行读取操作以检测存储器单元集所存储的码字。存储器装置110可识别所检测到的码字内是第一逻辑值(例如，逻辑值‘1’)的位数量并且可将所检测到的码字内的位数量与码字内是第一逻辑值的预期位数量进行比较。基于所检测到的码字内的位数量与码字内是第一逻辑值的预期位数量的比较，存储器装置110可确定是否调整参考电压和对存储器单元集执行第二读取操作。在一些情况下，存储器装置110可另外执行错误控制操作以检测码字内的错误数量并且可基于所检测到的错误数量确定是否执行第二读取操作。在与其中存储器装置使用单一参考电压的读取操作相比时，通过动态地调整参考电压以输出存储器单元集所存储的码字，读取操作可与更高可靠性相关联。
外部存储器控制器120可用于使得能够在系统100或主机装置105的组件(例如，处理器125)与存储器装置110之间传达信息、数据或命令中的一或多个。外部存储器控制器120可转换或转译在主机装置105的组件与存储器装置110之间交换的通信。在一些实例中，外部存储器控制器120或系统100的其它组件或主机装置105或本文中所描述的功能可由处理器125实施。例如，外部存储器控制器120可为由处理器125或系统100的其它组件或主机装置105实施的硬件、固件或软件或其某一组合。尽管外部存储器控制器120描绘为在存储器装置110外部，但在一些实例中，外部存储器控制器120或本文中所描述的功能可由存储器装置110的一或多个组件(例如，装置存储器控制器155、本地存储器控制器165)实施，反之亦可。
主机装置105的组件可使用一或多个信道115与存储器装置110交换信息。信道115可为可操作的以支持外部存储器控制器120与存储器装置110之间的通信。每一信道115可为在主机装置105与存储器装置之间运载信息的发射媒体的实例。每一信道115可包含与系统100的组件相关联的端子之间的一或多个信号路径或发射媒体(例如，导体)。信号路径可以是可操作以运载信号的导电路径的实例。举例来说，信道115可包含第一端子，其包含在主机装置105处的一或多个引脚或衬垫以及在存储器装置110处的一或多个引脚或衬垫。引脚可以是系统100的装置的导电输入或输出点的实例，且引脚可为可操作的以充当信道的部分。
信道115(和相关联的信号路径和端子)可专用于传送一或多种类型的信息。举例来说，信道115可包含一或多个命令和地址(CA)信道186、一或多个时钟信号(CK)信道188、一或多个数据(DQ)信道190、一或多个其它信道192，或其组合。在一些实例中，可使用单倍数据速率(SDR)信令或双倍数据速率(DDR)信令在信道115上传送信令。在SDR信令中，可针对每一时钟循环(例如，在时钟信号的上升沿或下降沿上)寄存信号的一个调制符号(例如，信号电平)。在DDR信令中，可针对每一时钟循环(例如，在时钟信号的上升沿和下降沿上)寄存信号的两个调制符号(例如，信号电平)。
图2说明根据本文所公开的实例的支持用于设置读取操作的参考电压的方法的存储器裸片200的实例。存储器裸片200可以是参考图1所描述的存储器裸片160的实例。在一些实例中，存储器裸片200可被称为存储器芯片、存储器装置或电子存储器设备。存储器裸片200可包含一或多个存储器单元205，其可各自可编程以存储不同逻辑状态(例如，经编程到一组两个或更多个可能的状态中的一个)。举例来说，存储器单元205可操作以一次存储一个信息位(例如，逻辑0或逻辑1)。在一些实例中，存储器单元205(例如，多层级存储器单元)可为可操作的以一次存储多于一个信息位(例如，逻辑00、逻辑01、逻辑10、逻辑11)。在一些实例中，存储器单元205可布置成阵列，例如参考图1所描述的存储器阵列170。
存储器单元205可存储表示电容器中的可编程状态的状态(例如，极化状态或介电电荷)。在FeRAM架构中，存储器单元205可包含电容器240，其包含铁电材料以存储表示可编程状态的电荷和/或极化。存储器单元205可包含逻辑存储组件，例如电容器240和开关组件245。电容器240可为铁电电容器的实例。电容器240的第一节点可与开关组件245耦合，且电容器240的第二节点可与板线220耦合。开关组件245可以是选择性地建立或取消建立两个组件之间的电子通信的晶体管或任何其它类型的开关装置的实例。
存储器裸片200可包含布置成例如网格状图案的图案的存取线(例如，字线210、数字线215，和板线220)。存取线可以是与存储器单元205耦合的导线，并且可以用于对存储器单元205执行存取操作。在一些实例中，字线210可以被称为行线。在一些实例中，数字线215可称作列线或位线。对存取线、行线、列线、字线、数字线、位线或板线或其类似物的引用可互换，而不影响理解或操作。存储器单元205可位于字线210、数字线215和/或板线220的相交点处。
可通过激活或选择例如字线210、数字线215和/或板线220等存取线而对存储器单元205执行例如读取和写入等操作。通过施偏压于字线210、数字线215和板线220(例如，将电压施加到字线210、数字线215或板线220)，可在其相交点处存取单个存储器单元205。激活或选择字线210、数字线215或板线220可包含将电压施加到相应线。
可通过行解码器225、列解码器230和板驱动器235来控制对存储器单元205的存取。举例来说，行解码器225可从本地存储器控制器265接收行地址，且基于所接收的行地址激活字线210。列解码器230从本地存储器控制器265接收列地址，及基于接收到的列地址激活数字线215。板驱动器235可从本地存储器控制器265接收板地址，并基于所接收板地址激活板线220。
选择或解除选择存储器单元205可通过激活或解除激活开关组件245而实现。电容器240可使用开关组件245与数字线215电子连通。举例来说，当开关组件245被解除激活时电容器240可与数字线215隔离，且当开关组件245被激活时电容器240可与数字线215耦合。
感测组件250可确定存储于存储器单元205的电容器240上的状态(例如，极化状态或电荷)，并且基于检测到的状态确定存储器单元205的逻辑状态。感测组件250可包含一或多个感测放大器以放大由存储器单元205的信号输出。感测组件250可将跨数字线215从存储器单元205接收的信号与一或多个参考电压255(例如，参考阈值)进行比较。存储器单元205的所检测到的逻辑状态可作为感测组件250的输出提供(例如，提供到错误控制电路系统270)，并且可向包含存储器裸片200的存储器装置110的另一组件指示所检测到的逻辑状态。在一些情况下，感测组件250可确定存储于存储器单元集205的电容器240上的状态。此处，感测组件250可将码字输出到错误控制电路系统270(例如，存储器单元集205所存储的逻辑状态集)。
错误控制电路系统270可对从感测组件250接收的码字执行错误控制操作。错误控制操作的实例可包含错误检测操作、错误校正操作或这两者。因此，错误控制电路系统270可输出码字和针对码字检测到的错误数量(例如，输出到输入/输出260)。
本地存储器控制器265可通过各种组件(例如，行解码器225、列解码器230、板驱动器235和感测组件250)控制存储器单元205的操作。本地存储器控制器265可以是参考图1所描述的本地存储器控制器165的实例。在一些实例中，行解码器225、列解码器230和感测组件235以及感测组件250中的一或多个可以与本地存储器控制器265处于相同位置。本地存储器控制器265可为可操作的以从一或多个不同存储器控制器(例如，与主机装置105相关联的外部存储器控制器120、与存储器裸片200相关联的另一控制器)接收命令或数据中的一或多个，将命令或数据(或这两者)转译成存储器裸片200可使用的信息，对存储器裸片200执行一或多个操作，且基于执行一或多个操作将数据从存储器裸片200传送到主机装置105。本地存储器控制器265可产生行信号和列地址信号以激活目标字线210、目标数字线215和目标板线220。本地存储器控制器265也可产生和控制在存储器裸片200的操作期间使用的各个电压或电流。一般来说，本文中所论述的所施加电压或电流的幅值、形状或持续时间可变化且对于在操作存储器裸片200时论述的各种操作可以是不同的。
本地存储器控制器265可为可操作的以对存储器裸片200的一或多个存储器单元205执行一或多个存取操作。存取操作的实例可包含写入操作、读取操作、刷新操作、预充电操作或激活操作等。在一些实例中，存取操作可由本地存储器控制器265响应于各种存取命令(例如，来自主机装置105)而执行或以其它方式协调。本地存储器控制器265可为可操作的以执行此处未列出的其它存取操作或与存储器裸片200的操作有关的不与存取存储器单元205直接相关的其它操作。
本地存储器控制器265可为可操作的以对存储器裸片200的一或多个存储器单元205执行读取操作(例如，感测操作)。在读取操作期间，可以确定存储在存储器裸片200的存储器单元205上的逻辑状态。本地存储器控制器265可识别将在上面执行读取操作的目标存储器单元205。本地存储器控制器265可识别与目标存储器单元205耦合的目标字线210、目标数字线215和目标板线220。本地存储器控制器265可激活目标字线210、目标数字线215和目标板线220(例如，将电压施加到字线210、数字线215或板线220)，以存取目标存储器单元205。目标存储器单元205可以响应于施偏压于存取线而将信号传送到感测组件250。感测组件250可放大所述信号。本地存储器控制器265可激活感测组件250(例如，锁存感测组件)并且进而将从存储器单元205接收的信号与参考电压255中的一或多个进行比较。基于所述比较，感测组件250可确定存储于存储器单元205上的逻辑状态。
在一些情况下，感测组件250可被配置成将从目标存储器单元205输出的信号与多于一个参考电压255进行比较。举例来说，本地存储器控制器265可对存储器裸片200的存储器单元集205执行第一读取操作。基于存储器单元集205输出的信号，感测组件250可放大所述信号并且将所述信号与第一参考电压255进行比较并输出检测到的码字。本地存储器控制器265可从感测组件250接收所检测到的码字(例如，经由错误控制电路系统270和输入/输出260)。本地存储器控制器265可另外接收码字内具有第一逻辑值(例如，逻辑值‘1’、逻辑值‘0’)的预期位数量。举例来说，存储器裸片200的一或多个存储器单元205可存储与码字内具有第一逻辑值的预期位数量相关联的值。此处，本地存储器控制器265可从感测组件250接收与预期位数量相关联的值。在一些其它情况下，存储器装置的不同存储器裸片200上的一或多个存储器单元205可存储与码字内具有第一逻辑值的预期位数量相关联的值。此处，本地存储器控制器265可从另一感测组件250或存储器装置的另一本地存储器控制器265接收第一码字内具有第一逻辑值的预期位数量。
本地存储器控制器265可识别从感测组件250接收到的所检测到的码字内是第一逻辑值的位数量，以将所检测到的码字内的位数量与码字内是第一逻辑值的预期位数量进行比较。基于所检测到的码字内的位数量与码字内是第一逻辑值的预期位数量的比较，本地存储器控制器265可确定是否调整参考电压255和对存储器单元集205执行第二读取操作。举例来说，如果本地存储器控制器265确定所检测到的码字内具有第一逻辑值的位数量与码字内具有第一逻辑值的预期位数量相同，那么本地存储器控制器265可确定不调整参考电压255和执行第二读取操作。另外，如果本地存储器控制器265确定所检测到的码字内具有第一逻辑值的位数量不同于码字内具有第一逻辑值的预期位数量，那么本地存储器控制器265可确定以不同参考电压255(例如，更大参考电压、更小参考电压)执行第二读取操作。
在一些情况下，本地存储器控制器265可另外(例如，从错误控制电路系统270)接收码字内的检测到的错误数量并基于所检测到的错误数量确定是否执行第二读取操作。举例来说，如果错误控制电路系统270指示码字内所检测到的错误数量是零，那么本地存储器控制器265可确定不调整参考电压255和执行第二读取操作。另外，如果错误控制电路系统270指示码字内所检测到的错误数量大于零，那么在一些情况下，本地存储器控制器可确定以不同参考电压255(例如，更大参考电压、更小参考电压)执行第二读取操作。在与其中存储器装置使用单一参考电压255的读取操作相比时，通过动态地调整参考电压255以输出存储器单元集205所存储的码字，读取操作可与更高可靠性相关联。
图3说明根据本文所公开的实例的支持用于设置读取操作的参考电压的方法的电压分布曲线图300的实例。电压分布曲线图300说明与存储逻辑值‘1’的存储器单元输出的信号相关联的电压分布305-a和与存储逻辑值‘0’的存储器单元输出的信号相关联的电压分布305-b。电压分布曲线图300还说明实例参考电压集310。在一些情况下，存储器装置可对存储器单元集执行一或多个读取操作，所述存储器单元集各自使用不同参考电压310。
在读取操作期间，存储器阵列可基于被存取存储器单元集所存储的逻辑值而输出信号集。感测放大器可接收所述信号集并且输出包含各自与被存取存储器单元集的存储器单元中的一个相关联的位集的码字。在电压分布曲线图300的实例中，如果信号小于参考电压310，那么感测放大器可输出具有逻辑值‘1’的位。另外，如果信号具有大于参考电压310的电压，那么感测放大器可输出具有逻辑值‘0’的位。在其它实例中，感测放大器可替代地在信号大于参考电压310的情况下输出具有逻辑值‘1’的位并且在信号小于参考电压的情况下输出具有逻辑值‘0’的位。在电压分布曲线图300的实例中，如果存储逻辑值‘1’的存储器单元输出具有小于参考电压310-b的电压的信号并且使用参考电压310-b执行读取操作，那么感测放大器可输出具有逻辑值‘1’的位。另外，如果存储逻辑值‘0’的存储器单元输出具有大于参考电压310-b的电压的信号且使用参考电压310-b执行读取操作，那么感测放大器可输出具有逻辑值‘0’的位。
电压分布曲线图300可说明用于存储器装置的使用多于一个参考电压310执行读取操作的方法。存储器装置可使用具有相对低电压的第一参考电压310-a执行第一读取操作。感测放大器可将基于使用第一参考电压310-a执行读取操作检测到的码字输出到控制器(例如，本地存储器控制器、装置存储器控制器)。控制器可将所检测到的码字内具有第一逻辑值的位数量与码字内具有第一逻辑值的位数量(例如，‘n’位)进行比较。在电压分布曲线图300的实例中，控制器可将所检测到的码字内具有逻辑值‘1’的位数量与码字内具有逻辑值‘1’的预期位数量进行比较。在一些其它实例中，控制器可将所检测到的码字内具有逻辑值‘0’的位数量与码字内具有逻辑值‘0’的预期位数量进行比较。在一些情况下，(例如，在使用参考电压310-a执行读取操作的情况下)，控制器识别所检测到的码字的具有逻辑值‘1’的位明显少于预期位(例如，具有逻辑值‘1’的位少两个、具有逻辑值‘1’的位少三个)。因此，控制器可确定使用大于参考电压310-a的参考电压310执行第二读取操作。
控制器可通过使用不同参考电压310(例如，以递增方式大于先前所用的参考电压310)执行读取操作来继续执行参考电压扫描320，直到控制器接收到一码字，所述码字的具有第一逻辑值的位数量处于码字内具有第一逻辑值的预期位数量的阈值数量内。举例来说，控制器可将用于执行读取操作的参考电压310从参考电压310-a递增到更大参考电压310(例如，参考电压310-b)，直到使用更大参考电压310执行读取操作会产生具有逻辑值‘1’的位数量等于或大于如下位数量的码字：小于具有逻辑值‘1’的预期位数量(例如，n-1)。举例来说，控制器可使用参考电压310-b对存储器单元集执行读取操作并且检测具有逻辑值‘1’的位数量等于如下位数量的码字：小于具有逻辑值‘1’的预期位数量(例如，n-1)。因此，控制器可在使用参考电压310-b执行读取操作之后结束参考电压扫描320。
在一些情况下，存储器装置可基于其它阈值数量结束参考电压扫描320。举例来说，当具有第一逻辑值的位数量处于码字内具有第一逻辑值的预期位数量的两个或三个位内时,存储器装置可结束参考电压扫描320。另外，在一些存储器装置中，控制器可从相对高电压执行参考电压扫描320并且以递增方式使参考电压310减小直到具有第一逻辑值的位数量处于码字内具有第一逻辑值的预期位数量的阈值位数量内。
在参考电压扫描320期间，存储器装置可制止对所检测到的码字执行错误控制操作。举例来说，感测组件可将所检测到的码字输出到控制器而不执行错误控制操作。
在控制器识别所检测到的码字包含的具有第一逻辑值的位数量处于码字内具有第一逻辑值的预期位数量的阈值数量内之后，控制器可选择参考电压上限315。举例来说，控制器可基于参考电压310-b选择参考电压上限315(例如，用以产生包含的具有第一逻辑值的位数量处于码字内具有第一逻辑值的预期位的阈值数量内的码字)。在一些情况下，可基于参考电压310-b和参考电压上限315之间的限定电压差来选择参考电压上限315。在一些其它情况下，可限定参考电压上限315。
在执行参考电压扫描320之后，控制器可开始参考电压递增325。此处，控制器可使参考电压310(例如，离散量)从参考电压310-b递增并且使用递增的参考电压310执行读取操作。在参考电压递增325期间，存储器装置可(例如，使用错误控制电路系统)执行与每一读取操作相关联的错误控制操作。举例来说，控制器可使参考电压310从参考电压310-b递增并且使用递增的参考电压执行读取操作。在控制器比较所检测到的码字内的第一逻辑值的位数量之前，错误控制电路系统可对所检测到的码字执行错误控制操作。因此，控制器可(从错误控制电路系统)接收所检测到的码字和码字内检测到的错误数量。另外，错误控制电路系统可校正所检测到的码字内的一或多个错误。
控制器可执行参考电压递增325直到满足了一组条件中的一个。举例来说，当检测到的码字包含的具有第一逻辑值的位数量与具有第一逻辑值的预期位数量相同且码字内检测到的错误数量为零时，控制器可停止执行参考电压递增325(例如，并确定不执行额外读取操作)。在另一实例中，当递增的参考电压310等于参考电压上限315时，控制器可停止执行参考电压递增325。另外，当所检测到的码字内具有第一逻辑值的位数量与码字内具有第一逻辑值的预期位数量的差为阈值数量时，控制器可停止执行参考电压递增325。举例来说，当具有逻辑值‘1’的位数量比码字内具有逻辑值‘1’的预期位数量大至少一时，控制器可停止执行参考电压递增325。
在一些情况下，控制器可在执行参考电压扫描320之后选择执行参考电压递减操作。举例来说，如果参考电压扫描320在相对高参考电压310(例如，大于参考电压上限315)下开始并且扫描到下部参考电压310，那么控制器可执行参考电压递减操作。此处，控制器可减小用于读取操作的参考电压310直到满足了一或多个条件。所述条件可包含参考电压310达到参考电压下限、检测到的码字内具有第一逻辑值的位数量与码字内具有第一逻辑值的预期位数量的差为阈值数量，或当检测到的码字包含的具有第一逻辑值的位数量与具有第一逻辑值的预期位数量相同且码字内检测到的错误数量为零时。
当控制器选择停止执行参考电压递增325时(例如，当控制器选择不使用不同参考电压310执行额外读取操作时)，存储器装置可输出与最后一个读取操作相关联的所检测到的码字(例如，输出到主机装置)。在一些情况下，存储器装置可另外对所检测到的码字执行错误控制操作并且校正码字内的一或多个错误。此处，存储器装置可在执行错误控制操作之后输出码字。
图4说明根据本文所公开的实例的支持用于设置读取操作的参考电压的方法的过程流400的实例。过程流400可说明用于存储器装置的执行读取操作的方法。在一些情况下，过程流400可说明用于存储器装置的执行与多于一个参考电压相关联的读取操作的方法。举例来说，过程流400可说明包含参考图3所描述的参考电压扫描和参考电压递增的读取操作。此处，参考电压扫描可对应于从相对低参考电压到相对高参考电压的参考电压扫描。然而，在一些其它实例中，存储器装置可利用从相对高电压到相对低电压的参考电压扫描并且随后利用参考电压递减。
在405处，存储器装置可将用于执行读取操作的参考电压递增。举例来说，存储器装置的控制器可使参考电压(例如，从先前所用的参考电压)递增并且使用递增的参考电压对存储器单元集执行读取操作。在一些情况下，控制器可使参考电压递增配置的电压差。控制器可接收基于使用参考电压执行读取操作检测到的码字。在一些情况下，作为参考图3所描述的参考电压扫描的部分，控制器可使参考电压递增。在使参考电压递增之后，控制器可转到410。
在410处，存储器装置(例如，通过控制器)可确定检测到的具有逻辑值‘1’的位数量是否大于或等于‘n-1’，其中‘n’对应于码字内具有逻辑值‘1’的预期位数量。在一些情况下，控制器可将所检测到的码字与预期码字进行比较对确定所检测到的具有逻辑值‘1’的位数量是否大于或等于‘n-1’。在一些其它情况下，控制器可将所检测到的码字中的‘1’的数量与‘1’的预期数量进行比较。在一些其它情况下，控制器可确定码字中所检测到的具有逻辑值‘1’的位数量是否在不同数量的‘n’内。举例来说，控制器可确定码字中所检测到的具有逻辑值‘1’的位数量是否比‘n’小二或三。另外，在一些其它实例中，控制器可将所检测到的具有不同逻辑值(例如，除逻辑值‘1’以外的逻辑值)的位数量与‘n-1’进行比较，其中‘n’对应于码字内具有不同逻辑值(例如，逻辑值‘L’、‘M’、‘H’、‘0’)的预期位数量。
在过程流400的实例中，如果控制器确定所检测到的具有逻辑值‘1’的位数量大于或等于‘n-1’，那么存储器装置可转到415。也就是说，控制器可结束对存储器单元集的参考电压扫描。替代地，如果控制器确定所检测到的具有逻辑值‘1’的位数量低于‘n-1’，那么存储器装置可替代地转到405。也就是说，控制器可继续对存储器单元集执行参考电压扫描。
在415处，存储器装置可对所检测到的码字执行错误控制操作。举例来说，错误控制电路系统可接收所检测到的码字并且检测所检测到的码字内的错误数量。另外或替代地，错误控制电路系统可校正所检测到的码字内的一或多个错误。也就是说，可基于错误控制电路系统校正码字内的一或多个错误，更新码字。在执行错误控制操作之后，存储器装置可转到420。
在420处，存储器装置控制器可产生参考电压的上限。举例来说，控制器可基于用以在405处检测码字的最后一个参考电压来确定上限。在产生参考电压的上限之后，存储器装置可转到425。在一些情况下，转到425可对应于存储器装置开始参考图3所描述的参考电压递增。
在425处，存储器装置可确定是否满足了一或多个条件。举例来说，控制器可确定最近用于检测存储器单元集所存储的码字的参考电压(例如，‘V’)是否等于(例如，在420处产生的)参考电压的上限。另外，控制器可确定所检测到的码字中的‘1’的数量是否等于‘n’(例如，码字中的‘1’的预期数量)且码字中检测到的错误数量是否等于0。控制器可另外确定码字中所检测到的‘1’的数量是否等于或大于‘n+1’(例如，比‘1’的预期数量大一)。控制器可通过将所检测到的码字与预期将被存储器单元集存储的码字进行比较，确定所检测到的‘1’的数量是否等于或大于‘1’的预期数量。另外或替代地，控制器可识别‘n’并且将码字内所检测到的‘1’的数量与‘n’进行比较。
在一些情况下，如果满足了任何条件，那么存储器装置可确定不执行另一读取操作(例如，不对参考电压递增和使用递增的参考电压执行读取操作)。举例来说，如果控制器识别满足了条件中的一或多个，那么存储器装置可转到460。替代地，如果没有满足任何条件，那么存储器装置可确定执行另一读取操作(例如，继续使参考电压递增，如参考图3所描述)。此处存储器装置可转到430。
在430处，存储器装置可使用于执行读取操作的参考电压递增并且使用递增的参考电压对存储器单元集执行另一读取操作。此处，控制器可接收基于使用参考电压执行读取操作检测到的另一码字。在一些情况下，作为参考图3所描述的参考电压递增的部分，控制器可使参考电压递增。在一些情况下，存储器装置可另外对所检测到的码字执行错误控制操作。举例来说，错误控制电路系统可执行错误检测操作以检测码字内的错误数量。在使参考电压递增之后，存储器装置可转到435。
在435处，存储器装置(例如，存储器装置的控制器)可确定使用在430处产生的参考电压检测到的码字内的‘1’的数量是否等于‘n-1’(例如，比码字内的‘1’的预期数量小一)。如果控制器确定码字内的‘1’的数量等于‘n-1’，那么存储器装置可转回到425。另外，如果控制器确定码字内的‘1’的数量不等于‘n-1’，那么存储器装置可转到440。
在440处，控制器可确定使用在430处产生的参考电压检测到码字内的‘1’的数量是否等于‘n’(例如，码字内的‘1’的预期数量)。如果控制器确定码字内的‘1’的数量等于‘n’，那么存储器装置可转到450。另外，如果控制器确定码字内的‘1’的数量不等于‘n’，那么存储器装置可转到445。
在445处，控制器可确定使用在430处产生的参考电压检测到码字内的‘1’的数量是否等于‘n+1’(例如，比码字内的‘1’的预期数量大一)。如果控制器确定码字内的‘1’的数量等于‘n+1’，那么存储器装置可转到455。另外，如果控制器确定码字内的‘1’的数量不等于‘n+1’，那么存储器装置可转到460。
在450处，存储器装置可确定码字中检测到的错误数量是否是0。举例来说，控制器可从错误控制电路系统接收码字中检测到的错误数量并且确定码字内检测到错误数量是否等于0。如果码字中检测到的错误数量是0，那么存储器装置可转到455。另外，如果码字中检测到的错误数量不等于0，那么存储器装置可转到425。
在455处，存储器装置可基于错误控制操作更新码字。也就是说，错误控制电路系统可对码字执行错误校正操作并且校正一或多个错误以产生经更新码字。存储器装置接着可转到460。
在460处，存储器装置可将码字输出到主机装置。举例来说，存储器装置可基于从主机装置接收到命令而执行读取操作。将码字输出到主机装置可对应于读取操作执行的完成。
图5说明根据本文所公开的实例的支持用于设置读取操作的参考电压的方法的电压分布曲线图500的实例。电压分布曲线图500说明与存储逻辑值‘1’的存储器单元输出的信号相关联的电压分布505-a和与存储逻辑值‘0’的存储器单元输出的信号相关联的电压分布505-b。电压分布曲线图500还说明实例参考电压集510。在一些情况下，存储器装置可对存储器单元集执行一或多个读取操作，所述存储器单元集各自使用不同参考电压510。
在读取操作期间，存储器阵列可基于被存取存储器单元集所存储的逻辑值而输出信号集。感测放大器可接收所述信号集并且输出包含各自与被存取存储器单元集的存储器单元中的一个相关联的位集的码字。在电压分布曲线图500的实例中，如果信号小于参考电压510，那么感测放大器可输出具有逻辑值‘1’的位。另外，如果信号具有大于参考电压510的电压，那么感测放大器可输出具有逻辑值‘0’的位。在其它实例中，感测放大器可替代地在信号大于参考电压510的情况下输出具有逻辑值‘1’的位并且在信号小于参考电压的情况下输出具有逻辑值‘0’的位。在电压分布曲线图500的实例中，如果存储逻辑值‘1’的存储器单元输出具有小于参考电压510-b的电压的信号并且使用参考电压510执行读取操作，那么感测放大器可输出具有逻辑值‘1’的位。另外，如果存储逻辑值‘0’的存储器单元输出具有大于参考电压510的电压的信号且使用参考电压510执行读取操作，那么感测放大器可输出具有逻辑值‘0’的位。
电压分布曲线图500可说明用于存储器装置的使用多于一个参考电压510执行读取操作的方法。存储器装置可使用具有相对低电压的第一参考电压510执行第一读取操作。感测放大器可将基于使用第一参考电压510执行读取操作检测到的码字输出到控制器(例如，本地存储器控制器、装置存储器控制器)。感测放大器可将码字输出到错误控制电路系统，所述错误控制电路系统可对码字执行错误控制操作。也就是说，错误控制电路系统可校正码字内的一或多个错误。错误控制电路系统可将码字输出到控制器。另外，控制器可直接从感测放大器接收码字(例如，且错误控制电路系统可能不对码字执行错误校正操作)。
控制器可将所检测到的码字内具有第一逻辑值的位数量与码字内具有第一逻辑值的预期位数量(例如，‘n’位)进行比较。在电压分布曲线图500的实例中，控制器可将所检测到的码字内具有逻辑值‘1’的位数量与码字内具有逻辑值‘1’的预期位数量进行比较。在一些其它实例中，控制器可将所检测到的码字内具有逻辑值‘0’的位数量与码字内具有逻辑值‘0’的预期位数量进行比较。在一些情况下，(例如，在使用参考电压510执行的读取操作的情况下)，控制器可识别所检测到的码字的具有逻辑值‘1’的位数量显著小于预期位数量(例如，比具有逻辑值‘1’的位少两个、比具有逻辑值‘1’的位少三个)。因此，控制器可确定使用大于参考电压510的参考电压510执行第二读取操作。
控制器可通过使用不同参考电压510(例如，以递增方式大于先前所用的参考电压510)执行读取操作来继续执行参考电压扫描520，直到控制器接收到一码字，所述码字的具有第一逻辑值的位数量等于码字内具有第一逻辑值的预期位数量。举例来说，控制器可将用于执行读取操作的参考电压510从参考电压510递增到更大参考电压510，直到使用更大参考电压510执行读取操作会产生具有逻辑值‘1’的位数量等于具有逻辑值‘1’的预期位数量(例如，n)的码字。举例来说，控制器可使用参考电压510对存储器单元集执行读取操作并且检测具有逻辑值‘1’的位数量等于具有逻辑值‘1’的预期位数量(例如，n)。因此，控制器可在使用参考电压510执行读取操作之后结束参考电压扫描520。
另外，当控制器使用等于参考电压上限515的参考电压510执行读取操作时，存储器装置可结束参考电压扫描520。在一些情况下，可限定参考电压上限515(例如，在存储器装置的制造或测试阶段期间经配置)。另外，可动态地设置参考电压上限515(例如，基于存储器单元的类型、先前所用的参考电压而不同)。
当控制器选择停止执行参考电压扫描520时(例如，当控制器选择不使用不同参考电压510执行额外读取操作时)，存储器装置可输出与最后一个读取操作相关联的所检测到的码字(例如，输出到主机装置)。在一些情况下，存储器装置可另外对所检测到的码字执行错误控制操作并且校正码字内的一或多个错误。此处，存储器装置可在执行错误控制操作之后输出码字。
图6说明根据本文所公开的实例的支持用于设置读取操作的参考电压的方法的过程流600的实例。过程流600可说明用于存储器装置的执行读取操作的方法。在一些情况下，过程流600可说明用于存储器装置的执行与多于一个参考电压相关联的读取操作的方法。举例来说，过程流600可说明包含参考图5所描述的参考电压扫描的读取操作。此处，参考电压扫描可对应于从相对低参考电压到相对高参考电压的参考电压扫描。然而，在一些其它实例中，存储器装置可利用从相对高电压到相对低电压的参考电压扫描。
在605处，存储器装置可将用于执行读取操作的参考电压递增。举例来说，存储器装置的控制器可使参考电压(例如，从先前所用的参考电压)递增并且使用递增的参考电压对存储器单元集执行读取操作。在一些情况下，控制器可使参考电压递增配置的电压差。控制器可接收基于使用参考电压执行读取操作检测到的码字。在一些情况下，作为参考图5所描述的参考电压扫描的部分，控制器可使参考电压递增。在使参考电压递增之后，控制器可转到610。
在610处，存储器装置可执行错误控制操作610。举例来说，存储器装置的错误控制电路系统可执行错误控制操作610被检测码字内的一或多个错误。在一些情况下，错误控制操作610可校正码字中检测到的一或多个错误。在执行错误控制操作之后，存储器装置可转到615。
在615处，存储器装置可确定是否满足了一或多个条件。举例来说，存储器装置可确定最近用于检测存储器单元集所存储的码字的参考电压(例如，‘V’)是否等于参考电压的上限。另外，存储器装置可确定使用在605处产生的参考电压检测到的码字内的‘1’的数量是否等于‘n’(例如，码字内的‘1’的预期数量)。
如果存储器装置确定满足了条件中的任一个(例如，如果所用的参考电压等于参考电压上限或如果码字内的‘1’的数量等于‘n’)，那么存储器装置可确定停止参考图5所描述的参考电压扫描并且可能不执行另一读取操作。此处，存储器装置可转到620。另外，如果控制器确定没有满足任何条件(例如，如果所用的参考电压小于参考电压上限或如果码字内的‘1’的数量等于或小于‘n’)，那么存储器装置可继续参考电压扫描并且可执行另一读取操作。此处，存储器装置可转到605。
在620处，存储器装置可将码字输出到主机装置。举例来说，存储器装置可基于从主机装置接收到命令而执行读取操作。将码字输出到主机装置可对应于读取操作执行的完成。
图7说明根据本文所公开的实例的支持用于设置读取操作的参考电压的方法700的电路的实例。在一些情况下，电路700可说明如本文中所描述的感测组件和感测放大器的方面。电路700可包含放大器电容器710(AMPCAP)、第一晶体管715、参考电压720和多个第二晶体管725。在一些情况下，第二晶体管可为放大器的实例。
AMPCAP 710可选择性地与具有电压V1的电压源705-a耦合。AMPCAP 710可存储存储器单元的电荷并且可在存取操作期间将基于从存储器单元提取的电荷的信号(例如，电荷信号、电压信号或这两者)输出到晶体管715。晶体管715可在读取操作期间将信号输出到多个第二晶体管725中的每一个。电路700说明如下实例：其中电路包含第二晶体管725中的三个，但在一些情况下，存储器装置可包含具有多个第二晶体管725中的更多个或更少个的电路700。每个晶体管725可具有与晶体管725的栅极耦合的参考电压720(例如，参考电压)。在(例如，由AMPCAP 710输出的)信号大于施加到晶体管725的栅极的参考电压720的情况下，晶体管725可接通(例如，启用穿过晶体管725的电荷流)并且将经放大信号输出到电容器730。
通过AMPCAP 710施加到第一晶体管715的栅极的信号与施加到晶体管725的栅极的参考电压720的组合可用于并行地将来自存储器单元的信号与不同参考电压进行比较。举例来说，基于施加到第一晶体管715的栅极的值和施加到给定第二晶体管725的栅极的值，晶体管725可能不接通并且可能不启用穿过晶体管725的电荷流。在一些情况下，电容器730可保持不带电荷(例如，存储等于或大致等于电路700的接地电压的电压)。在一些情况下，电容器730可各自被配置成存储使用参考电压720检测到的码字(或码字的位)。
在一些情况下，施加到多个第二晶体管725的栅极的参考电压720中的每一个可不同。举例来说，第一参考电压720-a可等于1.3V，第二参考电压720-b可等于1.5V，且第三参考电压720-c可等于1.7V。将不同参考电压720施加到每个晶体管725的栅极可使得晶体管的子集接通且放大器的子集不接通。举例来说，如果AMPCAP 710输出的信号是1.4V+2VT(例如，与晶体管725-a相关联的阈值电压)，那么晶体管725-a可接通(例如，使得电容器730-a存储经放大信号)，同时剩余晶体管725-b和725-c可保持断开。
在一些情况下，第二晶体管725中的一个可用于在参考电压扫描期间产生码字。举例来说，不同参考电压720-a可在参考电压扫描期间施加到第二晶体管725-b的栅极以通过不同参考电压720-a执行多个读取操作。在一些其它情况下，不同第二晶体管725可用于在参考电压扫描操作期间产生码字。另外，不同第二晶体管725可用于在参考电压递增期间执行不同读取操作。举例来说，第一参考电压720-a可在参考电压递增期间施加到第二晶体管725-b的栅极以执行第一读取操作，且第二参考电压720-b可在参考电压递增期间施加到第三晶体管725-c的栅极以执行第二读取操作。
在一些情况下，晶体管725可大致在同一时间从AMPCAP 710接收信号并且大致在同一时间基于信号和参考电压720之间的差接通或保持断开。因此，电路700可将每一码字(或码字的位)并行输出到电容器730。
图8示出根据本文所公开的实例的支持用于设置读取操作的参考电压的方法的存储器装置805的框图800。存储器装置805可为参考图1到7所描述的存储器装置的方面的实例。存储器装置805可包含读取操作管理器810、码字检测器815、预期码字管理器820、参考电压管理器825、码字输出器830和错误控制操作管理器835。这些组件中的每一个可与彼此(例如，经由一或多个总线)直接或间接通信。
读取操作管理器810可使用第一参考电压对存储器单元集执行第一读取操作。在一些实例中，读取操作管理器810可基于确定执行第二读取操作，使用第二参考电压对存储器单元集执行第二读取操作。在一些情况下，读取操作管理器810可基于在第一码字内检测到一或多个错误，使用第二参考电压对存储器单元集执行第二读取操作。在一些情况下，读取操作管理器810可基于确定第一参考电压小于参考电压的上限，使用第二参考电压对存储器单元集执行第二读取操作。在一些其它情况下，读取操作管理器810可基于确定第一参考电压大于参考电压的下限，使用第二参考电压对存储器单元集执行第二读取操作。
码字检测器815可基于使用第一参考电压执行第一读取操作，检测第一码字。
预期码字管理器820可将第一码字的第一位数量与第二码字的第二位数量进行比较，第一数量的位和第二数量的位中的每一位具有第一逻辑值，第二码字预期存储于存储器单元集中。在一些实例中，预期码字管理器820可基于所述比较识别具有第一逻辑值的第一位数量小于具有第一逻辑值的第二位数量，其中执行第二读取操作是基于识别第一位数量小于第二位数量。在一些情况下，预期码字管理器820可基于所述比较识别具有第一逻辑值的第一位数量与具有第一逻辑值的第二位数量相同，其中输出第一码字是基于识别第一位数量与第二位数量相同。在一些情况下，预期码字管理器820可基于所述比较识别具有第一逻辑值的第一位数量大于具有第一逻辑值的第二位数量，其中输出第一码字是基于识别第一位数量大于第二位数量。
在一些实例中，预期码字管理器820可基于所述比较识别具有第一逻辑值的第一位数量大于具有第一逻辑值的第二位数量，其中执行第二读取操作是基于识别第一位数量大于第二位数量。在一些情况下，预期码字管理器820可基于所述比较识别具有第一逻辑值的第一位数量小于具有第一逻辑值的第二位数量，其中输出第一码字是基于识别第一位数量小于第二位数量。
参考电压管理器825可基于所述比较确定是否使用大于第一参考电压的第二参考电压对存储器单元集执行第二读取操作。在一些实例中，参考电压管理器825可确定第一参考电压是否等于参考电压的上限，其中确定是否执行第二读取操作是基于第一参考电压是否等于参考电压的上限。
在一些实例中，参考电压管理器825可基于所述比较确定是否使用小于第一参考电压的第二参考电压对存储器单元集执行第二读取操作。在一些情况下，参考电压管理器825可确定第一参考电压是否等于参考电压的下限，其中确定是否执行第二读取操作是基于第一参考电压是否等于参考电压的下限。
码字输出器830可基于确定不对存储器单元集执行第二读取操作，输出第一码字。在一些实例中，码字输出器830可基于检测第一码字不含错误并确定不对存储器单元集执行第二读取操作，输出第一码字。在一些情况下，码字输出器830可基于确定第一参考电压等于参考电压的上限并确定不对存储器单元集执行第二读取操作，输出第二码字。在一些其它情况下，码字输出器830可基于确定第一参考电压等于参考电压的下限并确定不对存储器单元集执行第二读取操作，输出第二码字。
错误控制操作管理器835可对第一码字执行错误控制操作以检测第一码字中的错误数量，其中确定是否执行第二读取操作是基于第一码字中检测到的错误数量。
图9示出说明根据本文所公开的实例的支持用于设置读取操作的参考电压的方法的一或多种方法900的流程图。方法900的操作可由如本文所描述的存储器装置或其组件实施。举例来说，可由如参考图8所描述的存储器装置执行方法900的操作。在一些实例中，存储器装置可执行指令集以控制存储器装置的功能元件以执行所描述的功能。另外或替代地，存储器装置可使用专用硬件执行所描述的功能的方面。
在905处，存储器装置可使用第一参考电压对存储器单元集执行第一读取操作。可根据本文中所描述的方法执行905的操作。在一些实例中，可由参考图8所描述的读取操作管理器执行905的操作的方面。
在910处，存储器装置可基于使用第一参考电压执行第一读取操作，检测第一码字。可根据本文中所描述的方法执行910的操作。在一些实例中，可由参考图8所描述的码字检测器执行910的操作的方面。
在915处，存储器装置可将第一码字的第一位数量与第二码字的第二位数量进行比较，第一数量的位和第二数量的位中的每一位具有第一逻辑值，第二码字预期将存储于存储器单元集中。可根据本文中所描述的方法执行915的操作。在一些实例中，可由参考图8所描述的预期码字管理器执行915的操作的方面。
在920处，所述存储器装置可基于所述比较确定是否使用大于第一参考电压的第二参考电压对存储器单元集执行第二读取操作。可根据本文中所描述的方法执行920的操作。在一些实例中，可由参考图8所描述的参考电压管理器执行920的操作的方面。
在一些实例中，如本文中所描述的设备可执行一或多种方法，例如方法900。所述设备可包含用于以下操作的特征、装置或指令(例如，非暂时性计算机可读媒体存储的可由处理器执行的指令)：使用第一参考电压对存储器单元集执行第一读取操作；基于使用所述第一参考电压执行所述第一读取操作，检测第一码字；将所述第一码字的第一位数量与第二码字的第二位数量进行比较，所述第一数量的位和所述第二数量的位中的每一位具有第一逻辑值，所述第二码字预期存储于所述存储器单元集中；和基于所述比较确定是否使用大于所述第一参考电压的第二参考电压对所述存储器单元集执行第二读取操作。
本文中所描述的方法900和设备的一些实例可另外包含用于以下操作的操作、特征、装置或指令：基于确定执行所述第二读取操作，使用所述第二参考电压对所述存储器单元集执行所述第二读取操作。
本文中所描述的方法900和设备的一些案例可另外包含用于以下操作的操作、特征、装置或指令：基于所述比较识别具有所述第一逻辑值的所述第一位数量可小于具有所述第一逻辑值的所述第二位数量，其中执行所述第二读取操作可基于识别所述第一位数量可小于所述第二位数量。
本文中所描述的方法900和设备的一些示例可另外包含用于以下操作的操作、特征、装置或指令：基于确定不对所述存储器单元集执行所述第二读取操作而输出所述第一码字。
本文中所描述的方法900和设备的一些示例可另外包含用于以下操作的操作、特征、装置或指令：基于所述比较识别具有所述第一逻辑值的所述第一位数量可与具有所述第一逻辑值的所述第二位数量相同，其中输出所述第一码字可基于识别所述第一位数量可与所述第二位数量相同。
本文中所描述的方法900和设备的一些案例可另外包含用于以下操作的操作、特征、装置或指令：基于所述比较识别具有所述第一逻辑值的所述第一位数量可大于具有所述第一逻辑值的所述第二位数量，其中输出所述第一码字可基于识别所述第一位数量可大于所述第二位数量。
本文中所描述的方法900和设备的一些示例可另外包含用于以下操作的操作、特征、装置或指令：对所述第一码字执行错误控制操作以检测所述第一码字中的错误数量，其中确定是否执行所述第二读取操作可基于在第一码字中检测到的所述错误数量。
本文中所描述的方法900和设备的一些案例可另外包含用于以下操作的操作、特征、装置或指令：基于在所述第一码字内检测到一或多个错误，使用所述第二参考电压对所述存储器单元集执行所述第二读取操作。
本文中所描述的方法900和设备的一些实例可另外包含用于以下操作的操作、特征、装置或指令：基于检测所述第一码字可不含错误并确定不对所述存储器单元集执行所述第二读取操作，输出所述第一码字。
本文中所描述的方法900和设备的一些案例可另外包含用于以下操作的操作、特征、装置或指令：确定所述第一参考电压是否可等于参考电压的上限，其中确定是否执行所述第二读取操作可基于所述第一参考电压是否可等于所述参考电压的所述上限。
本文中所描述的方法900和设备的一些示例可另外包含用于以下操作的操作、特征、装置或指令：基于确定所述第一参考电压可小于所述参考电压的所述上限，使用所述第二参考电压对所述存储器单元集执行所述第二读取操作。
本文中所描述的方法900和设备的一些实例可另外包含用于以下操作的操作、特征、装置或指令：基于确定所述第一参考电压可等于所述参考电压的所述上限并确定不对所述存储器单元集执行所述第二读取操作，输出所述第二码字。
图10示出说明根据本文所公开的实例的支持用于设置读取操作的参考电压的方法的一或多种方法1000的流程图。方法1000的操作可由如本文所描述的存储器装置或其组件实施。举例来说，可由如参考图8所描述的存储器装置执行方法1000的操作。在一些实例中，存储器装置可执行指令集以控制存储器装置的功能元件以执行所描述的功能。另外或替代地，存储器装置可使用专用硬件执行所描述的功能的方面。
在1005处，所述存储器装置可使用第一参考电压对存储器单元集执行第一读取操作。可根据本文中所描述的方法执行1005的操作。在一些实例中，可如参考图8所描述以未被定义的方式执行1005的操作的方面。
在1010处，所述存储器装置可基于使用第一参考电压执行第一读取操作，检测第一码字。可根据本文中所描述的方法执行1010的操作。在一些实例中，可如参考图8所描述以未被定义的方式执行1010的操作的方面。
在1015处，存储器装置可将第一码字的第一位数量与第二码字的第二位数量进行比较，第一数量的位和第二数量的位中的每一位具有第一逻辑值，第二码字预期将存储于存储器单元集中。可根据本文中所描述的方法来执行1015的操作。在一些实例中，可如参考图8所描述以未被定义的方式执行1015的操作的方面。
在1020处，存储器装置可基于所述比较确定是否使用小于第一参考电压的第二参考电压对存储器单元集执行第二读取操作。可根据本文中所描述的方法执行1020的操作。在一些实例中，可由参考图8所描述的参考电压管理器执行1020的操作的方面。
在一些实例中，如本文中所描述的设备可执行一或多种方法，例如方法1000。所述设备可包含用于以下操作的特征、装置或指令(例如，非暂时性计算机可读媒体存储的可由处理器执行的指令)：使用第一参考电压对存储器单元集执行第一读取操作；基于使用所述第一参考电压执行所述第一读取操作，检测第一码字；将所述第一码字的第一位数量与第二码字的第二位数量进行比较，所述第一数量的位和所述第二数量的位中的每一位具有第一逻辑值，所述第二码字预期存储于所述存储器单元集中；和基于所述比较确定是否使用小于所述第一参考电压的第二参考电压对所述存储器单元集执行第二读取操作。
本文中所描述的方法1000和设备的一些案例可另外包含用于以下操作的操作、特征、装置或指令：基于确定执行所述第二读取操作，使用所述第二参考电压对所述存储器单元集执行所述第二读取操作。
本文中所描述的方法1000和设备的一些示例可另外包含用于以下操作的操作、特征、装置或指令：基于所述比较识别具有所述第一逻辑值的所述第一位数量可大于具有所述第一逻辑值的所述第二位数量，其中执行所述第二读取操作可基于识别所述第一位数量可大于所述第二位数量。
本文中所描述的方法1000和设备的一些案例可另外包含用于以下操作的操作、特征、装置或指令：基于确定不对所述存储器单元集执行所述第二读取操作而输出所述第一码字。
本文中所描述的方法1000和设备的一些实例可另外包含用于以下操作的操作、特征、装置或指令：基于所述比较识别具有所述第一逻辑值的所述第一位数量可与具有所述第一逻辑值的所述第二位数量相同，其中输出所述第一码字可基于识别所述第一位数量可与所述第二位数量相同。
本文中所描述的方法1000和设备的一些案例可另外包含用于以下操作的操作、特征、装置或指令：基于所述比较识别具有所述第一逻辑值的所述第一位数量可小于具有所述第一逻辑值的所述第二位数量，其中输出所述第一码字可基于识别所述第一位数量可小于所述第二位数量。
本文中所描述的方法1000和设备的一些示例可另外包含用于以下操作的操作、特征、装置或指令：对所述第一码字执行错误控制操作以检测所述第一码字中的错误数量，其中确定是否执行所述第二读取操作可基于在第一码字中检测到的所述错误数量。
本文中所描述的方法1000和设备的一些实例可另外包含用于以下操作的操作、特征、装置或指令：基于在所述第一码字内检测到一或多个错误，使用所述第二参考电压对所述存储器单元集执行所述第二读取操作。
本文中所描述的方法1000和设备的一些案例可另外包含用于以下操作的操作、特征、装置或指令：基于检测所述第一码字可不含错误并确定不对所述存储器单元集执行所述第二读取操作，输出所述第一码字。
本文中所描述的方法1000和设备的一些示例可另外包含用于以下操作的操作、特征、装置或指令：确定第一参考电压是否可等于参考电压的下限，其中确定是否执行第二读取操作可基于第一参考电压是否可等于参考电压的下限。
本文中所描述的方法1000和设备的一些实例可另外包含用于以下操作的操作、特征、装置或指令：基于确定第一参考电压可大于参考电压的下限，使用第二参考电压对存储器单元集执行第二读取操作。
本文中所描述的方法1000和设备的一些案例可另外包含用于以下操作的操作、特征、装置或指令：基于确定所述第一参考电压可等于所述参考电压的所述上限并确定不对所述存储器单元集执行所述第二读取操作，输出所述第二码字。
应注意，本文所描述的方法是可能的实施方案，且操作和步骤可以重新排列或以其它方式加以修改，且其它实施方案是可能的。此外，可以组合来自方法中的两个或更多个的部分。
描述了一种设备。所述设备可包含存储器阵列，其包含存储器单元集；感测放大器，其与所述存储器阵列耦合并且包含与第一参考电压相关联的第一晶体管和与大于所述第一参考电压的第二参考电压相关联的第二晶体管；和控制组件(例如，与所述存储器阵列和所述感测放大器耦合)。所述控制组件可被配置成致使所述设备：基于使用所述第一参考电压对所述存储器单元集执行第一读取操作，检测第一码字；将所述第一码字的第一位数量与第二码字的第二位数量进行比较，所述第一数量的位和所述第二数量的位中的每一位具有第一逻辑值，所述第二码字预期存储于所述存储器单元集中；和基于所述比较确定是否使用所述第二参考电压在所述存储器单元集处执行第二读取操作。
在一些实例中，所述控制组件可进一步被配置成致使所述设备基于确定执行所述第二读取操作，使用所述第二参考电压对所述存储器单元集执行所述第二读取操作。
在一些案例中，所述控制组件可进一步被配置成致使所述设备基于所述比较识别具有所述第一逻辑值的所述第一位数量可小于具有所述第一逻辑值的所述第二位数量，其中执行所述第二读取操作可基于识别所述第一位数量可小于所述第二位数量。
在一些示例中，所述控制组件可进一步被配置成致使所述设备基于确定不对所述存储器单元集执行所述第二读取操作而输出所述第一码字。
在一些实例下，所述控制组件可进一步被配置成致使所述设备基于所述比较识别具有所述第一逻辑值的所述第一位数量可与具有所述第一逻辑值的所述第二位数量相同，其中输出所述第一码字可基于识别所述第一位数量可与所述第二位数量相同。
在一些情况下，所述控制组件可进一步被配置成致使所述设备基于所述比较识别具有所述第一逻辑值的所述第一位数量可大于具有所述第一逻辑值的所述第二位数量，其中输出所述第一码字可基于识别所述第一位数量可大于所述第二位数量。
在一些情况下，所述感测放大器可被配置成在所述第一读取操作之前可执行的第三读取操作期间将第一电压施加到所述第一晶体管的栅极；基于将所述第一电压施加到所述第一晶体管的所述栅极，将可不同于所述第一码字的第三码字输出到所述控制组件，其中所述第三码字可具有具所述第一逻辑值的第三位数量；和在所述第一读取操作期间，基于具有所述第一逻辑值的所述第三位数量小于具有所述第一逻辑值的所述第二位数量，将大于所述第一电压的第二电压施加到所述第一晶体管的所述栅极。
所述设备的一些实例可包含错误控制电路系统，其与所述控制组件耦合且被配置成致使所述设备：对所述第二码字执行错误控制操作以检测所述第二码字中的错误数量；和将所述第二码字中的所述所检测到的错误数量输出到所述控制组件，其中确定是否执行所述第二读取操作至少部分地基于所述错误控制电路系统将所述所检测到的错误数量输出到所述控制组件。
在一些情况下，所述控制组件可进一步被配置成致使所述设备确定所述第一参考电压是否可等于参考电压的上限，其中确定是否执行所述第二读取操作可基于所述第一参考电压是否可等于所述参考电压的所述上限。
在一些情况下，所述第一晶体管和所述第二晶体管可以并联配置布置于所述感测放大器中。
描述了一种设备。所述设备可包含存储器阵列，其包含存储器单元集；和控制组件，其与所述存储器阵列耦合。所述控制组件可为可操作以致使所述设备：使用第一参考电压对所述存储器单元集执行第一读取操作；基于使用所述第一参考电压执行所述第一读取操作，检测第一码字；将所述第一码字的第一位数量与第二码字的第二位数量进行比较，所述第一数量的位和所述第二数量的位中的每一位具有第一逻辑值，所述第二码字预期存储于所述存储器单元集中；和基于所述比较确定是否使用大于所述第一参考电压的第二参考电压对所述存储器单元集执行第二读取操作。
在一些实例中，所述控制组件可进一步被配置成致使所述设备基于确定执行所述第二读取操作，使用所述第二参考电压对所述存储器单元集执行所述第二读取操作。
在一些情况下，所述控制组件可进一步被配置成致使所述设备确定所述第一参考电压可等于参考电压的上限；基于所述第一参考电压等于所述参考电压的所述上限，确定不对所述存储器单元集执行所述第二读取操作；和基于确定不对所述存储器单元集执行所述第二读取操作而输出所述第一码字。
可使用多种不同技术和技艺中的任一个来表示本文中所描述的信息和信号。举例来说，可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个上文描述中可能参考的数据、指令、命令、信息、信号、位、符号和码片。一些图式可将信令说明为单个信号；然而，所属领域的一般技术人员应理解，信号可表示信号的总线，其中总线可具有各种位宽度。
术语“电子连通”、“导电接触”、“连接”和“耦合”可以指组件之间支持电子在组件之间流动的关系。如果组件之间存在可在任何时间支持信号在组件之间流动的任何导电路径，那么组件被视为彼此电子通信(或彼此导电接触，或彼此连接，或彼此耦合)。在任何给定时间，基于包含所连接组件的装置的操作，彼此电子连通(或导电接触或连接或耦合)的组件之间的导电路径可以是开路或闭路。所连接组件之间的导电路径可以是组件之间的直接导电路径，或所连接组件之间的导电路径可以是可包含如开关、晶体管或其它组件的中间组件的间接导电路径。在一些实例中，可例如使用例如开关或晶体管等一或多个中间组件来中断所连接组件之间的信号流一段时间。
术语“耦合”是指从组件之间的开路关系移动到组件之间的闭路关系的条件，在开路关系中，信号当前不能通过导电路径在组件之间传达，在闭路关系中，信号可通过导电路径在组件之间传达。当例如控制器等组件将其它组件耦合在一起时，组件起始允许信号经由先前不准许信号流动的导电路径在其它组件之间流动的改变。
术语“隔离”是指信号当前不能在组件之间流动的组件之间的关系。如果组件之间存在开路，则组件彼此隔离。举例来说，由定位在两个组件之间的开关间隔开的组件在开关断开时彼此隔离。当控制器将两个组件彼此隔离时，控制器实现以下改变：阻止信号使用先前准许信号流动的导电路径在组件之间流动。
本文中所使用的术语“并行”或“并行地”是指动作至少部分地在时间上重叠。本文中所使用的术语“同步”或“同步地”是指动作同时出现，并且在一些实例中，同时开始，在同一持续时间内发生，并且在同一时间结束。并行动作也可为同步动作。
本文中论述的装置，包含存储器阵列，可形成于例如硅、锗、硅锗合金、砷化镓、氮化镓等半导体衬底上。在一些实例中，衬底为半导体晶片。在其它情况下，衬底可为绝缘体上硅(SOI)衬底，例如玻璃上硅(SOG)或蓝宝石上硅(SOS)，或另一衬底上的半导体材料的外延层。可通过使用包含但不限于磷、硼或砷的各种化学物质的掺杂来控制衬底或衬底的子区的导电性。可在衬底的初始形成或生长期间，通过离子植入或通过任何其它掺杂方法执行掺杂。
本文中所论述的开关组件或晶体管可表示场效应晶体管(FET)，且包括包含源极、漏极和栅极的三端装置。所述端子可通过导电材料(例如金属)连接到其它电子元件。源极和漏极可为导电的，且可包括经重掺杂，例如简并，半导体区。源极与漏极可通过经轻掺杂半导体区或沟道分离。如果沟道是n型的(即，大部分载流子为电子)，那么FET可被称为n型FET。如果沟道是p型的(即，大部分载流子为电洞)，那么FET可被称为p型FET。信道可由绝缘栅极氧化物封端。可通过将电压施加到栅极来控制信道导电性。例如，将正电压或负电压分别施加到n型FET或p型FET可导致信道变得导电。当大于或等于晶体管的阈值电压的电压被施加到晶体管栅极时，晶体管可“接通”或“激活”。当小于晶体管的阈值电压的电压施加到晶体管栅极时，晶体管可“断开”或“解除激活”。
本文结合附图阐述的描述内容描述了实例配置，且并不表示可以实施的或在权利要求书的范围内的所有实例。本文中所使用的术语“示范性”是指“充当实例、例子或说明”，且不“优选于”或“优于”其它实例。详细描述包含具体细节，以提供对所描述技术的理解。然而，可在没有这些具体细节的情况下实践这些技术。在一些情况下，以框图形式示出熟知结构和装置，以免混淆所描述实例的概念。
在附图中，类似组件或特征可以具有相同的参考标记。另外，可通过在参考标记之后跟着短划线及在类似组件当中进行区分的第二标记来区分相同类型的各种组件。如果说明书中仅使用第一参考标记，那么描述适用于具有相同第一参考标记的类似组件中的任一个，与第二参考标记无关。
可使用多种不同技术和技艺中的任一个来表示本文中所描述的信息和信号。举例来说，可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个上文描述中可能参考的数据、指令、命令、信息、信号、位、符号和码片。
结合本文中的公开内容所描述的各种说明性区块和模块可使用通用处理器、DSP、ASIC、FPGA或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件、或经设计以执行本文所描述的功能的其任何组合来实施或执行。通用处理器可为微处理器，但在替代方案中，处理器可为任何处理器、控制器、微控制器或状态机。处理器还可被实施为计算装置的组合(例如，DSP与微处理器的组合、多个微处理器、结合DSP核心的一或多个微处理器，或任何其它此配置)。
本文中所描述的技术可在硬件、通过处理器执行的软件、固件或其任何组合中实施。如果以由处理器执行的软件来实施，那么可将功能作为一或多个指令或代码存储于计算机可读媒体上或通过计算机可读媒体予以发射。其它实例和实施在本公开和所附权利要求书的范围内。举例来说，归因于软件的性质，上文所描述的功能可使用由处理器执行的软件、硬件、固件、硬连线或任何这些的组合实施。实施功能的特征还可物理上位于各种位置处，包含经分布以使得功能的部分在不同物理位置处实施。并且，如本文中所使用，包含在权利要求书中，项目的列表(例如，以例如“中的至少一者”或“中的一或多个”的短语开始的项目的列表)中所使用的“或”指示包含性列表，使得(例如)A、B或C中的至少一个的列表意指A或B或C或AB或AC或BC或ABC(即，A和B和C)。另外，如本文所用，短语“基于”不应理解为提及封闭条件集。举例来说，在不脱离本公开的范围的情况下，描述为“基于条件A”的示范性步骤可基于条件A和条件B两者。换句话说，如本文所用，短语“基于”应同样地解释为短语“至少部分地基于”。
提供本文中的描述使得所属领域的技术人员能够进行或使用本公开。所属领域技术人员将清楚对本公开的各种修改，且本文中所定义的一般原理可应用于其它变化形式而不会脱离本公开的范围。因此，本公开不限于本文中所描述的实例和设计，而是被赋予与本文公开的原理和新颖特征一致的最宽范围。

Claims (37)

1.一种用于操作存储器装置的方法，其包括：
使用第一参考电压对存储器单元集执行第一读取操作；
至少部分地基于使用所述第一参考电压执行所述第一读取操作，检测第一码字；使用感测组件将所述第一码字的第一位数量与第二码字的第二位数量进行比较，所述第一位数量和所述第二位数量中的每一位具有第一逻辑值，所述第二码字预期存储于所述存储器单元集中；和
至少部分地基于所述比较确定是否使用大于所述第一参考电压的第二参考电压对所述存储器单元集执行第二读取操作。
2.根据权利要求1所述的方法，其另外包括：
至少部分地基于确定执行所述第二读取操作，使用所述第二参考电压对所述存储器单元集执行所述第二读取操作。
3.根据权利要求2所述的方法，其另外包括：
至少部分地基于所述比较识别具有所述第一逻辑值的所述第一位数量小于具有所述第一逻辑值的所述第二位数量，其中执行所述第二读取操作至少部分地基于识别所述第一位数量小于所述第二位数量。
4.根据权利要求1所述的方法，其另外包括：
至少部分地基于确定不对所述存储器单元集执行所述第二读取操作而输出所述第一码字。
5.根据权利要求4所述的方法，其另外包括：
至少部分地基于所述比较识别具有所述第一逻辑值的所述第一位数量与具有所述第一逻辑值的所述第二位数量相同，其中输出所述第一码字至少部分地基于识别所述第一位数量与所述第二位数量相同。
6.根据权利要求4所述的方法，其另外包括：
至少部分地基于所述比较识别具有所述第一逻辑值的所述第一位数量大于具有所述第一逻辑值的所述第二位数量，其中输出所述第一码字至少部分地基于识别所述第一位数量大于所述第二位数量。
7.根据权利要求1所述的方法，其另外包括：
对所述第一码字执行错误控制操作以检测所述第一码字中的错误数量，其中确定是否执行所述第二读取操作至少部分地基于在第一码字中检测到的所述错误数量。
8.根据权利要求7所述的方法，其另外包括：
至少部分地基于在所述第一码字内检测到一或多个错误，使用所述第二参考电压对所述存储器单元集执行所述第二读取操作。
9.根据权利要求7所述的方法，其另外包括：
至少部分地基于检测所述第一码字不含错误并确定不对所述存储器单元集执行所述第二读取操作，输出所述第一码字。
10.根据权利要求1所述的方法，其另外包括：
确定所述第一参考电压是否等于参考电压的上限，其中确定是否执行所述第二读取操作至少部分地基于所述第一参考电压是否等于所述参考电压的所述上限。
11.根据权利要求10所述的方法，其另外包括：
至少部分地基于确定所述第一参考电压小于所述参考电压的所述上限，使用所述第二参考电压对所述存储器单元集执行所述第二读取操作。
12.根据权利要求10所述的方法，其另外包括：
至少部分地基于确定所述第一参考电压等于所述参考电压的所述上限、并确定不对所述存储器单元集执行所述第二读取操作，输出所述第二码字。
13.一种存储器设备，其包括：
存储器阵列，其包括存储器单元集，
感测放大器，其与所述存储器阵列耦合、并且包括与第一参考电压相关联的第一晶体管和与大于所述第一参考电压的第二参考电压相关联的第二晶体管，和
控制组件，其被配置成致使所述存储器设备：
至少部分地基于使用所述第一参考电压对所述存储器单元集执行第一读取操作，检测第一码字；
将所述第一码字的第一位数量与第二码字的第二位数量进行比较，所述第一位数量和所述第二位数量中的每一位具有第一逻辑值，所述第二码字预期存储于所述存储器单元集中；和
至少部分地基于所述比较确定是否使用所述第二参考电压在所述存储器单元集处执行第二读取操作。
14.根据权利要求13所述的存储器设备，其中所述控制组件被进一步配置成致使所述存储器设备：
至少部分地基于确定执行所述第二读取操作，使用所述第二参考电压对所述存储器单元集执行所述第二读取操作。
15.根据权利要求14所述的存储器设备，其中所述控制组件被进一步配置成致使所述存储器设备：
至少部分地基于所述比较识别具有所述第一逻辑值的所述第一位数量小于具有所述第一逻辑值的所述第二位数量，其中执行所述第二读取操作至少部分地基于识别所述第一位数量小于所述第二位数量。
16.根据权利要求13所述的存储器设备，其中所述控制组件被进一步配置成致使所述存储器设备：
至少部分地基于确定不对所述存储器单元集执行所述第二读取操作而输出所述第一码字。
17.根据权利要求16所述的存储器设备，其中所述控制组件被进一步配置成致使所述存储器设备：
至少部分地基于所述比较识别具有所述第一逻辑值的所述第一位数量与具有所述第一逻辑值的所述第二位数量相同，其中输出所述第一码字至少部分地基于识别所述第一位数量与所述第二位数量相同。
18.根据权利要求16所述的存储器设备，其中所述控制组件被进一步配置成致使所述存储器设备：
至少部分地基于所述比较识别具有所述第一逻辑值的所述第一位数量大于具有所述第一逻辑值的所述第二位数量，其中输出所述第一码字至少部分地基于识别所述第一位数量大于所述第二位数量。
19.根据权利要求13所述的存储器设备，其中所述感测放大器被配置成致使所述存储器设备：
在所述第一读取操作之前执行的第三读取操作期间将第一电压施加到所述第一晶体管的栅极；
至少部分地基于将所述第一电压施加到所述第一晶体管的所述栅极，将不同于所述第一码字的第三码字输出到所述控制组件，其中所述第三码字具有所述第一逻辑值的第三位数量；和
在所述第一读取操作期间，至少部分地基于具有所述第一逻辑值的所述第三位数量小于具有所述第一逻辑值的所述第二位数量，将大于所述第一电压的第二电压施加到所述第一晶体管的所述栅极。
20.根据权利要求13所述的存储器设备，其另外包括：
错误控制电路系统，其与所述控制组件耦合且被配置成致使所述存储器设备：
对所述第一码字执行错误控制操作以检测所述第一码字中的错误数量；和
将所述第一码字中的所检测到的所述错误数量输出到所述控制组件，其中确定是否执行所述第二读取操作至少部分地基于所述错误控制电路系统将所述所检测到的错误数量输出到所述控制组件。
21.根据权利要求13所述的存储器设备，其中所述控制组件被进一步配置成致使所述存储器设备：
确定所述第一参考电压是否等于参考电压的上限，其中确定是否执行所述第二读取操作至少部分地基于所述第一参考电压是否等于所述参考电压的所述上限。
22.根据权利要求13所述的存储器设备，其中所述第一晶体管和所述第二晶体管以并联配置布置于所述感测放大器中。
23.一种存储器设备，其包括：
存储器阵列，其包括存储器单元集；和
控制组件，其与所述存储器阵列耦合并且可操作以致使所述存储器设备：
使用第一参考电压对所述存储器单元集执行第一读取操作；
至少部分地基于使用所述第一参考电压执行所述第一读取操作，检测第一码字；
使用感测组件将所述第一码字的第一位数量与第二码字的第二位数量进行比较，所述第一位数量和所述第二位数量中的每一位具有第一逻辑值，所述第二码字预期存储于所述存储器单元集中；和
至少部分地基于所述比较确定是否使用大于所述第一参考电压的第二参考电压对所述存储器单元集执行第二读取操作。
24.根据权利要求23所述的存储器设备，其中所述控制组件进一步可操作以致使所述存储器设备：
至少部分地基于确定执行所述第二读取操作，使用所述第二参考电压对所述存储器单元集执行所述第二读取操作。
25.根据权利要求23所述的存储器设备，其中所述控制组件进一步可操作以致使所述存储器设备：
确定所述第一参考电压等于参考电压的上限；
至少部分地基于所述第一参考电压等于所述参考电压的所述上限，确定不对所述存储器单元集执行所述第二读取操作；和
至少部分地基于确定不对所述存储器单元集执行所述第二读取操作而输出所述第一码字。
26.一种用于操作存储器装置的方法，其包括：
使用第一参考电压对存储器单元集执行第一读取操作；
至少部分地基于使用所述第一参考电压执行所述第一读取操作，检测第一码字；
使用感测组件将所述第一码字的第一位数量与第二码字的第二位数量进行比较，所述第一位数量和所述第二位数量中的每一位具有第一逻辑值，所述第二码字预期存储于所述存储器单元集中；和
至少部分地基于所述比较，确定是否使用小于所述第一参考电压的第二参考电压对所述存储器单元集执行第二读取操作。
27.根据权利要求26所述的方法，其另外包括：
至少部分地基于确定执行所述第二读取操作，使用所述第二参考电压对所述存储器单元集执行所述第二读取操作。
28.根据权利要求27所述的方法，其另外包括：
至少部分地基于所述比较识别具有所述第一逻辑值的所述第一位数量大于具有所述第一逻辑值的所述第二位数量，其中执行所述第二读取操作至少部分地基于识别所述第一位数量大于所述第二位数量。
29.根据权利要求26所述的方法，其另外包括：
至少部分地基于确定不对所述存储器单元集执行所述第二读取操作而输出所述第一码字。
30.根据权利要求29所述的方法，其另外包括：
至少部分地基于所述比较识别具有所述第一逻辑值的所述第一位数量与具有所述第一逻辑值的所述第二位数量相同，其中输出所述第一码字至少部分地基于识别所述第一位数量与所述第二位数量相同。
31.根据权利要求29所述的方法，其另外包括：
至少部分地基于所述比较识别具有所述第一逻辑值的所述第一位数量小于具有所述第一逻辑值的所述第二位数量，其中输出所述第一码字至少部分地基于识别所述第一位数量小于所述第二位数量。
32.根据权利要求26所述的方法，其另外包括：
对所述第一码字执行错误控制操作以检测所述第一码字中的错误数量，其中确定是否执行所述第二读取操作至少部分地基于在第一码字中检测到的所述错误数量。
33.根据权利要求32所述的方法，其另外包括：
至少部分地基于在所述第一码字内检测到一或多个错误，使用所述第二参考电压对所述存储器单元集执行所述第二读取操作。
34.根据权利要求32所述的方法，其另外包括：
至少部分地基于检测所述第一码字不含错误并确定不对所述存储器单元集执行所述第二读取操作，输出所述第一码字。
35.根据权利要求26所述的方法，其另外包括：
确定所述第一参考电压是否等于参考电压的下限，其中确定是否执行所述第二读取操作至少部分地基于所述第一参考电压是否等于所述参考电压的所述下限。
36.根据权利要求35所述的方法，其另外包括：
至少部分地基于确定所述第一参考电压大于所述参考电压的所述下限，使用所述第二参考电压对所述存储器单元集执行所述第二读取操作。
37.根据权利要求35所述的方法，其另外包括：
至少部分地基于确定所述第一参考电压等于所述参考电压的所述下限并确定不对所述存储器单元集执行所述第二读取操作，输出所述第二码字。
CN202110648571.6A 2020-06-22 2021-06-10 用于设置读取操作的参考电压的方法 Active CN113903377B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/908,303 US11081204B1 (en) 2020-06-22 2020-06-22 Method for setting a reference voltage for read operations
US16/908,303 2020-06-22

Publications (2)

Publication Number Publication Date
CN113903377A CN113903377A (zh) 2022-01-07
CN113903377B true CN113903377B (zh) 2023-01-17

Family

ID=77063365

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110648571.6A Active CN113903377B (zh) 2020-06-22 2021-06-10 用于设置读取操作的参考电压的方法

Country Status (2)

Country Link
US (2) US11081204B1 (zh)
CN (1) CN113903377B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11081204B1 (en) * 2020-06-22 2021-08-03 Micron Technology, Inc. Method for setting a reference voltage for read operations
CN114942387B (zh) * 2022-07-20 2022-10-25 湖北工业大学 一种基于真实数据的动力电池故障在线检测方法及系统

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7333364B2 (en) * 2000-01-06 2008-02-19 Super Talent Electronics, Inc. Cell-downgrading and reference-voltage adjustment for a multi-bit-cell flash memory
US8315092B2 (en) * 2010-01-27 2012-11-20 Fusion-Io, Inc. Apparatus, system, and method for determining a read voltage threshold for solid-state storage media
US8531888B2 (en) * 2010-07-07 2013-09-10 Marvell World Trade Ltd. Determining optimal reference voltages for progressive reads in flash memory systems
KR101727704B1 (ko) * 2010-10-04 2017-04-18 삼성전자주식회사 리드 성능을 향상시킬 수 있는 리드 파라미터 변경 방법과 상기 방법을 수행할 수 있는 장치들
KR101753714B1 (ko) * 2012-03-29 2017-07-04 인텔 코포레이션 비휘발성 메모리 어레이로부터 검색된 상태 신뢰 데이터의 처리를 위한 방법 및 장치
KR102174030B1 (ko) * 2014-05-13 2020-11-05 삼성전자주식회사 불휘발성 메모리 장치를 포함하는 저장 장치 및 그것의 읽기 방법
US9767879B2 (en) * 2015-02-17 2017-09-19 Texas Instruments Incorporated Setting of reference voltage for data sensing in ferroelectric memories
KR20180027660A (ko) * 2016-09-05 2018-03-15 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
US10153020B1 (en) * 2017-06-09 2018-12-11 Micron Technology, Inc. Dual mode ferroelectric memory cell operation
US10535397B1 (en) * 2018-08-21 2020-01-14 Micron Technology, Inc. Sensing techniques for multi-level cells
TWI690930B (zh) * 2019-01-09 2020-04-11 力晶積成電子製造股份有限公司 補償非易失性記憶元件在編程時電荷流失與源極線偏置的方法
US10790031B1 (en) * 2019-06-05 2020-09-29 Western Digital Technologies, Inc. System handling for first read read disturb
US11081204B1 (en) * 2020-06-22 2021-08-03 Micron Technology, Inc. Method for setting a reference voltage for read operations

Also Published As

Publication number Publication date
CN113903377A (zh) 2022-01-07
US20220020448A1 (en) 2022-01-20
US11495321B2 (en) 2022-11-08
US11081204B1 (en) 2021-08-03

Similar Documents

Publication Publication Date Title
US11900980B2 (en) Techniques to mitigate asymmetric long delay stress
CN110853687B (zh) 用于多电平单元的感测技术
CN115552529A (zh) 存储器单元的刷新操作
CN113903377B (zh) 用于设置读取操作的参考电压的方法
US20240126434A1 (en) Speed bins to support memory compatibility
CN113643744A (zh) 基于温度调整信道驱动器的参数
US20220020412A1 (en) Read operations based on a dynamic reference
CN111383695B (zh) 在读取电路中调谐电压
US11869565B2 (en) Read algorithm for memory device
US11705185B2 (en) Apparatus for differential memory cells
CN113380284B (zh) 存储器存取栅极
CN113345490A (zh) 仲裁感测放大器
CN114464218A (zh) 用于存储器装置的电源管理
US20240053908A1 (en) Temperature-dependent refresh operations
CN113689901B (zh) 产生存储器阵列控制信号
US11600312B1 (en) Activate commands for memory preparation
US20230266918A1 (en) Techniques to season memory cells
US20240028247A1 (en) Efficient error signaling by memory
US11670357B2 (en) Memory system configured to perform a reset on one or more non-volatile memory cells upon transitioning power states
US11488656B2 (en) Write techniques for a memory device with a charge transfer device
US20240220360A1 (en) Targeted command/address parity low lift
CN114945983A (zh) 使用短接对存储器裸片的电力管理的反馈

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant