CN113345490A - 仲裁感测放大器 - Google Patents

Abstract

本申请案涉及仲裁感测放大器。存储器装置可经由数字线将存储器单元耦合到第一节点，且可将所述第一节点耦合到第二节点。如果所述第二节点处的电压与存储在所述存储器单元处的第一逻辑值相关联，那么所述存储器装置可耦合所述第二节点与第三节点，且可根据所述电压对所述第三节点充电。然而，如果所述第二节点处的所述电压与存储在所述存储器单元处的第二逻辑值相关联，那么所述存储器装置可不耦合所述第二节点与所述第三节点。所述存储器装置可比较所述第三节点处的所得电压与参考电压，且可产生指示由所述存储器单元存储的逻辑值的信号。

Description

仲裁感测放大器

交叉参考

本专利申请案主张武(Vo)等人在2020年3月2日申请的标题为“仲裁感测放大器(ARBITRATED SENSE AMPLIFIER)”的第16/806,942号美国专利申请案的优先权，所述美国专利申请案被转让给其受让人且以其全文引用方式明确并入本文中。

技术领域

技术领域涉及仲裁感测放大器。

背景技术

下文大体上涉及一或多个存储器系统，且更明确来说，涉及仲裁感测放大器。

存储器装置广泛用于在各种电子装置中存储信息，所述电子装置例如计算机、无线通信装置、相机、数字显示器及类似物。信息通过将存储器装置内的存储器单元编程到各种状态来存储。举例来说，二进制存储器单元可被编程到通常由逻辑1或逻辑0标示的两种支持状态中的一者。在一些实例中，单个存储器单元可支持多于两种状态，其中任一者可被存储。为了存取经存储信息，装置的组件可读取或感测存储器装置中的至少一个经存储状态。为了存取信息，装置的组件可写入或编程存储器装置中的状态。

存在各种类型的存储器装置，包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、快闪存储器、相变存储器(PCM)及其它。存储器装置可为易失性或非易失性的。非易失性存储器(例如，FeRAM)可甚至在不存在外部电源的情况下存储其经存储逻辑值达延长时段。易失性存储器装置(例如，DRAM)可当与外部电源断开时丢失其经存储状态。FeRAM可能够实现类似于易失性存储器的密度但可具有非易失性性质，这是由于使用铁电电容器作为存储装置。

在一些情况中，存储器装置可对存储器单元执行读取操作。执行读取操作可涉及使用感测放大器比较基于来自存储器单元的信号产生的电压与参考电压。通过执行所述比较，存储器装置可能能够确定存储在存储器单元处的逻辑值且可将确定的逻辑值传输到主机装置。

发明内容

描述了一种设备。所述设备可包含：存储器单元，其可操作以存储作为一组至少两个逻辑值中的一者的逻辑值；第一节点，其可操作以与所述存储器单元选择性地耦合，其中当与所述存储器单元耦合时所述第一节点的电压是至少部分基于所述逻辑值且与第一电压摆动相关联；信号产生组件，其可操作以选择性地耦合第二节点与所述第一节点，其中当与所述第一节点耦合时所述第二节点的电压是至少部分基于所述第一节点的所述电压且与大于所述第一电压摆动的第二电压摆动相关联；耦合组件，其可操作以至少部分基于所述第二节点的所述电压是否低于电压阈值选择性地耦合第三节点与所述第二节点；及比较组件，其可操作以至少部分基于所述第三节点处的电压与参考电压的比较产生指示所述逻辑值的信号。

描述了一种设备。所述设备可包含：第一增益组件，其与第一节点及第二节点耦合，其中所述第一节点可操作以与存储器单元耦合，且其中所述第一增益组件可操作以至少部分基于所述第一节点的电压调整所述第二节点的电压；预充电组件，其可操作以将第三节点的电压设置到第一电压；及第二增益组件，其与所述第二节点及所述第三节点耦合且可操作以：当所述第二节点的所述电压低于电压阈值时将所述第三节点的所述电压调整到第二电压；当所述第二节点的所述电压大于或等于所述电压阈值时将所述第三节点的所述电压维持在所述第一电压；及比较组件，其可操作以至少部分基于所述第三节点的所述电压与参考电压的比较指示与所述存储器单元相关联的逻辑值，其中所述参考电压介于所述第一电压与所述第二电压之间。

描述了一种方法。所述方法可包含：耦合存储器单元与第一节点，其中所述第一节点处的电压是至少部分基于所述存储器单元与所述第一节点耦合及由所述存储器单元存储的逻辑值；在所述存储器单元与所述第一节点耦合之后，耦合所述第一节点与第二节点，其中所述第二节点处的电压是至少部分基于所述第一节点与所述第二节点耦合及所述第一节点处的所述电压；在所述第一节点与所述第二节点耦合之后，至少部分基于所述第二节点处的所述电压及电压阈值耦合所述第二节点与第三节点；在所述第三节点与所述第二节点耦合之后，比较所述第三节点处的电压与参考电压；及至少部分基于所述比较，产生指示由所述存储器单元存储的所述逻辑值的信号。

附图说明

图1说明根据本文中所揭示的实例的支持仲裁感测放大器的系统的实例。

图2说明根据本文中所揭示的实例的支持仲裁感测放大器的存储器裸片的实例。

图3A说明根据本文中所揭示的实例的支持仲裁感测放大器的仲裁感测电路的实例。

图3B说明根据本文中所揭示的实例的支持仲裁感测放大器的时序图的实例。

图4展示根据本文中所揭示的实例的支持仲裁感测放大器的存储器装置的框图。

图5到7展示说明根据本文中所揭示的实例的支持仲裁感测放大器的一或多种方法的流程图。

具体实施方式

用于读取存储器单元的一些感测方案可涉及产生取决于存储器单元的状态的电压及接着比较所产生电压与参考电压。与存储器单元的不同状态相关联的所产生电压之间的差异(其在一些情况中可称为读取窗或读取预算)越大，感测方案的准确性及可靠性也可越大。以下揭示内容描述可经配置以增加与存储器单元的不同状态相关联的电压电平之间的差异的方法及设备。

在一个实例中，存储器装置可经由数字线耦合存储器单元与第一节点。第一节点的电压可表示由存储器单元存储的逻辑值(逻辑状态)，且因此可在存储器单元存储第一逻辑值的情况下处于第一值且可在存储器单元存储第二逻辑值的情况下处于第二值。第一节点又可与第二节点耦合，其中与第一逻辑值相关联(例如，当存储器单元存储第一逻辑值时)的第二节点的电压和与第二逻辑值相关联(例如，当存储器单元存储第二逻辑值)的第二节点的电压之间的差异大于第一节点的对应电压之间的差异(例如，第二节点处的电压摆动，其可被认为是当存储器单元存储第一逻辑值对第二逻辑值时第二节点处的电压之间的差异，可相对于第一节点处的电压摆动放大或以其它方式增加)。

一旦耦合第一节点与第二节点，存储器装置可选择性地耦合第二节点与第三节点-例如，基于第二节点处的电压是高于还是低于阈值电平(电压阈值)。例如，如果第二节点的电压与第一逻辑值相关联，那么晶体管-其可称为仲裁器或看门人(gatekeeper)晶体管-可耦合第二节点与第三节点，且第三节点的电压可相应地发生改变(进行调整)。然而，如果第二节点的电压与第二逻辑值相关联，那么晶体管可不耦合第二节点与第三节点，且第三节点的电压可不发生改变(进行调整)-例如，第三节点的电压可代替地保持在第三节点先前被加偏置(例如，预充电)到的某个其它电压下。

通过设置(例如，预充电或以其它方式偏置)第三节点到初始电压及接着在存储器单元存储第一逻辑值的情况下调整第三节点的电压(及在存储器单元存储第二逻辑值的情况下使第三节点处于初始电压)，与第一逻辑值相关联的第三节点处的电压和与第二逻辑值相关联的第三节点处的电压之间的差异可增加(例如，基于将第三节点的初始电压设置到相对于与第一逻辑值相关联的调整电压具有所要差异)，借此在第三节点处实现相对于第二节点处的电压摆动放大的读取窗及电压摆动。在选择性耦合将潜在地发生的时间之后，存储器装置可比较第三节点处的电压与参考电压，且可基于所述比较产生指示由存储器单元存储的逻辑值的信号。

首先在参考图1到2所描述的存储器系统及裸片的上下文中描述本发明的特征。在参考图3A及3B所描述的仲裁感测电路及时序图的上下文中描述本发明的特征。本发明的这些及其它特征通过与参考图4到7所描述的仲裁感测放大器相关的设备图及流程图进一步说明及参考所述设备图及流程图进行描述。

图1说明根据本文中所揭示的实例的支持仲裁感测放大器的系统100的实例。系统100可包含主机装置105、存储器装置110及耦合主机装置105与存储器装置110的多个通道115。系统100可包含一或多个存储器装置110，但可在单个存储器装置(例如，存储器装置110)的上下文中描述一或多个存储器装置110的方面。

系统100可包含电子装置的部分，所述电子装置例如计算装置、移动计算装置、无线装置、图形处理装置、交通工具或其它系统。举例来说，系统100可说明计算机、膝上型计算机、平板计算机、智能电话、蜂窝电话、穿戴式装置、因特网连接的装置、交通工具控制器或类似物的方面。存储器装置110可为所述系统的可操作以为系统100的一或多个其它组件存储数据的组件。

系统100的至少部分可为主机装置105的实例。主机装置105可为在使用存储器执行过程的装置内的处理器或其它电路系统的实例，例如在计算装置、移动计算装置、无线装置、图形处理装置、计算机、膝上型计算机、平板计算机、智能电话、蜂窝电话、穿戴式装置、因特网连接的装置、交通工具控制器或一些其它固定式或便携式电子装置以及其它实例内。在一些实例中，主机装置105可指代实施外部存储器控制器120的功能的硬件、固件、软件或其组合。在一些实例中，外部存储器控制器120可称为主机或主机装置105。

存储器装置110可操作以提供可由系统100使用或引用的物理存储器地址/空间的独立装置或组件。在一些实例中，存储器装置110可为可配置的以与至少一或多种不同类型的主机装置一起工作。主机装置105与存储器装置110之间的信令可操作以支持以下各者中的一或多者：用以调制信号的调制方案、用于传递信号的不同引脚配置、主机装置105及存储器装置110的物理封装的各种形状因子、主机装置105与存储器装置110之间的时钟信令及同步、时序约定或其它因素。

存储器装置110可操作以为主机装置105的组件存储数据。在一些实例中，存储器装置110可用作主机装置105的从式装置(例如，响应于由主机装置105通过外部存储器控制器120提供的命令及执行所述命令)。此类命令可包含用于写入操作的写入命令、用于读取操作的读取命令、用于刷新操作的刷新命令或其它命令中的一或多者。

主机装置105可包含外部存储器控制器120、处理器125、基本输入/输出系统(BIOS)组件130或例如一或多个外围组件或一或多个输入/输出控制器的其它组件中的一或多者。主机装置的组件可使用总线135彼此耦合。

处理器125可操作以为系统100的至少部分或主机装置105的至少部分提供控制或其它功能性。处理器125可为通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或这些组件的组合。在此类实例中，处理器125可为中央处理部件(CPU)、图形处理部件(GPU)、通用GPU(GPGPU)或芯片上系统(SoC)的实例及其它实例。在一些实例中，外部存储器控制器120可由处理器125实施或可为处理器125的部分。

BIOS组件130可为包含操作为固件的BIOS的软件组件，其可初始化及运行系统100或主机装置105的各种硬件组件。BIOS组件130还可管理处理器125与系统100或主机装置105的各种组件之间的数据流。BIOS组件130可包含存储于只读存储器(ROM)、快闪存储器或其它非易失性存储器中的一或多者中的程序或软件。

存储器装置110可包含装置存储器控制器155及一或多个存储器裸片160(例如，存储器芯片)以支持所要容量或指定容量的数据存储。每一存储器裸片160可包含本地存储器控制器165(例如，本地存储器控制器165-a、本地存储器控制器165-b、本地存储器控制器165-N)及存储器阵列170(例如，存储器阵列170-a、存储器阵列170-b、存储器阵列170-N)。存储器阵列170可为存储器单元的集合(例如，一或多个栅格、一或多个存储体、一或多个分块、一或多个区段)，其中每一存储器单元能够存储至少一个数据位。包含两个或更多个存储器裸片的存储器装置110可称为多裸片存储器或多裸片封装或多芯片存储器或多芯片封装。

装置存储器控制器155可包含可操作以控制存储器装置110的操作的电路、逻辑或组件。装置存储器控制器155可包含使存储器装置110能够执行各种操作的硬件、固件或指令，且可操作以接收、传输或执行与存储器装置110的组件相关的命令、数据或控制信息。装置存储器控制器155可操作以与外部存储器控制器120、一或多个存储器裸片160或处理器125中的一或多者通信。在一些实例中，装置存储器控制器155可控制本文中连同存储器裸片160的本地存储器控制器165描述的存储器装置110的操作。

在一些实例中，存储器装置110可从主机装置105接收数据或命令或两者。举例来说，存储器装置110可接收指示存储器装置110将为主机装置105存储数据的写入命令或指示存储器装置110将把存储于存储器裸片160中的数据提供到主机装置105的读取命令。

本地存储器控制器165(例如，在存储器裸片160本地)可操作以控制存储器裸片160的操作。在一些实例中，本地存储器控制器165可操作以与装置存储器控制器155通信(例如，接收或传输数据或命令或两者)。在一些实例中，存储器装置110可不包含装置存储器控制器155，且本地存储器控制器165或外部存储器控制器120可执行本文中描述的各种功能。因而，本地存储器控制器165可操作以与装置存储器控制器155通信、与其它本地存储器控制器165通信或直接外部存储器控制器120、或处理器125、或其组合通信。可包含于装置存储器控制器155或本地存储器控制器165或两者中的组件的实例可包含用于接收信号(例如，从外部存储器控制器120)的接收器、用于传输信号(例如，传输到外部存储器控制器120)的传输器、用于解码或解调接收到的信号的解码器、用于编码或调制将传输的信号的编码器、或可操作以支持装置存储器控制器155或本地存储器控制器165或两者的所描述操作的各种其它电路或控制器。

外部存储器控制器120可操作以使能够在系统100或主机装置105(例如处理器125)的组件与存储器装置110之间传送信息、数据或命令中的一或多者。外部存储器控制器120可转换或转译主机装置105的组件与存储器装置110之间交换的通信。在一些实例中，外部存储器控制器120或系统100或主机装置105的其它组件或本文中描述的其功能可由处理器125实施。举例来说，外部存储器控制器120可为由处理器125或系统100或主机装置105的其它组件实施的硬件、固件或软件或其某一组合。尽管外部存储器控制器120被描绘为在存储器装置110外部，但在一些实例中，外部存储器控制器120或本文中描述的其功能可由存储器装置110的一或多个组件(例如装置存储器控制器155、本地存储器控制器165)实施，或反之亦然。

主机装置105的组件可使用一或多个通道115与存储器装置110交换信息。通道115可操作以支持外部存储器控制器120与存储器装置110之间的通信。每一通道115可为在主机装置105与存储器装置之间载送信息的传输媒体的实例。每一通道115可包含与系统100的组件相关联的端子之间的一或多个信号路径或传输媒体(例如，导体)。信号路径可为可操作以载送信号的导电路径的实例。举例来说，通道115可包含包括主机装置105处的一或多个引脚或垫及存储器装置110处的一或多个引脚或垫的第一端子。引脚可为系统100的装置的导电输入或输出点的实例，且引脚可操作以充当通道的部分。

通道115(及相关联信号路径及端子)可专用于传送一或多种类型的信息。举例来说，通道115可包含一或多个命令及地址(CA)通道186、一或多个时钟信号(CK)通道188、一或多个数据(DQ)通道190、一或多个其它通道192或其组合。在一些实例中，信令可通过通道115使用单倍数据速率(SDR)信令或双倍数据速率(DDR)信令进行传送。在SDR信令中，可针对每一时钟循环(例如，在时钟信号的上升或下降边缘上)寄存信号的一个调制符号(例如，信号电平)。在DDR信令中，可针对每一时钟循环(例如，在时钟信号的上升边缘及下降边缘两者上)寄存信号的两个调制符号(例如，信号电平)。

在一个实例中，存储器装置110可耦合将读取的存储器单元与第一节点(例如，通过耦合存储器单元与数字线及耦合数字线与第一节点)。在存储器单元与第一节点耦合之后，如果存储器单元存储第一逻辑值(处于第一状态)，那么第一节点的电压可将处于第一值，且如果存储器单元含有第二逻辑值(处于第二状态)，那么可将处于第二值。存储器装置110可耦合第一节点与第二节点，且第二节点可经配置使得当存储器单元存储第一逻辑值时第二节点的电压与当存储器单元存储第二逻辑值时第二节点的电压之间的差异大于第一节点的对应电压之间的差异-因此，电压摆动或读取窗在第二节点处可相对于在第一节点处更大(放大)。

存储器装置110还可取决于由存储器单元存储的逻辑值选择性地耦合第二节点与第三节点。举例来说，晶体管可经配置以基于第二节点处的电压如何与电压阈值电平进行比较(例如，第二节点处的电压是否低于电压阈值电平)耦合第二节点与第三节点。例如，如果第二节点处的电压与第一逻辑值相关联(例如，低于阈值电平)，那么晶体管可耦合第二节点与第三节点且可相应地对第三节点充电或以其它方式调整第三节点的电压。然而，如果电压与第二逻辑值相关联，那么晶体管可不耦合第二节点与第三节点，且第三节点可不被充电或以其它方式调整其电压-第三节点可代替地保持在第三节点先前可能被设置到的某个其它电压下。因而，与第一逻辑值相关联的第三节点处的电压和与第二逻辑值相关联的第三节点处的电压之间的差异可大于第二节点处的对应电压，借此在第三节点处实现放大读取窗。存储器装置110可比较第三节点处的电压与参考电压，且可基于所述比较产生指示由存储器单元存储的逻辑值的信号。

图2说明根据本文中所揭示的实例的支持仲裁感测放大器的存储器裸片200的实例。存储器裸片200可为参考图1描述的存储器裸片160的实例。在一些实例中，存储器裸片200可称为存储器芯片、存储器装置或电子存储器设备。存储器裸片200可包含可各自编程以存储不同逻辑值(例如，一组两个或更多个可能状态中的经编程者)的一或多个存储器单元205。举例来说，存储器单元205可操作以一次存储一个信息位(例如，逻辑0或逻辑1)。在一些实例中，存储器单元205(例如，多电平存储器单元)可操作以一次存储多于一个信息位(例如，逻辑00、逻辑01、逻辑10、逻辑11)。在一些实例中，存储器单元205可布置成阵列，例如参考图1描述的存储器阵列170。

存储器单元205可在电容器中存储表示可编程状态的状态(例如，极化状态或电介质电荷)。在FeRAM架构中，存储器单元205可包含包括用以存储表示可编程状态的电荷及/或极化的铁电材料的电容器240。存储器单元205可包含逻辑存储组件，例如电容器240及开关组件245。电容器240可为铁电电容器的实例。电容器240的第一节点可与开关组件245耦合，且电容器240的第二节点可与板极线220耦合。开关组件245可为选择性地建立或解除两个组件之间的电子通信的晶体管或任何其它类型的开关装置的实例。

存储器裸片200可包含布置成例如似栅格图案的图案的存取线(例如，字线210、数字线215及板极线220)。存取线可为与存储器单元205耦合的导电线，且可用于对存储器单元205执行存取操作。在一些实例中，字线210可称为行线。在一些实例中，数字线215可称为列线或位线。在不失理解或操作的情况下，对存取线、行线、列线、字线、数字线、位线、或板极线或其类似物的参考是可互换的。存储器单元205可经定位在字线210、数字线215及/或板极线220的相交点处。

可通过激活或选择存取线(例如，字线210、数字线215及/或板极线220)对存储器单元205执行操作(例如读取及写入)。通过偏置字线210、数字线215及板极线220(例如，将电压施加于字线210、数字线215或板极线220)，可在其相交点处存取单个存储器单元205。激活或选择字线210、数字线215或板极线220可包含将电压施加于相应线。

存取存储器单元205可通过行解码器225、列解码器230及板驱动器235来控制。举例来说，行解码器225可从本地存储器控制器265接收行地址且基于接收到的行地址激活字线210。列解码器230从本地存储器控制器265接收列地址且基于接收到的列地址激活数字线215。板驱动器235可从本地存储器控制器265接收板地址且基于接收到的板地址激活板极线220。

选择或取消选择存储器单元205可通过激活或取消激活开关组件245来完成。电容器240可使用开关组件245与数字线215电子通信。举例来说，电容器240可在开关组件245被取消激活时与数字线215隔离，且电容器240可在开关组件245被激活时与数字线215耦合。

字线210可为与用于对存储器单元205执行存取操作的存储器单元205电子通信的导电线。在一些架构中，字线210可与存储器单元205的开关组件245的栅极电子通信且可操作以控制存储器单元的开关组件245。在一些架构中，字线210可与存储器单元205的电容器的节点电子通信，且存储器单元205可不包含开关组件。

数字线215可为连接存储器单元205与感测组件250的导电线。在一些架构中，存储器单元205可在存取操作的部分期间选择性地与数字线215耦合。举例来说，字线210及存储器单元205的开关组件245可操作以选择性地耦合及/或隔离存储器单元205的电容器240及数字线215。在一些架构中，存储器单元205可与数字线215电子通信(例如，恒定)。

板极线220可为用于对存储器单元205执行存取操作的与存储器单元205电子通信的导电线。板极线220可与电容器240的节点(例如，单元底部)电子通信。板极线220可与数字线215合作以在存储器单元205的存取操作期间偏置电容器240。

感测组件250可确定存储于存储器单元205的电容器240上的状态(例如，极化状态或电荷)及基于检测到的状态确定存储器单元205的逻辑值。感测组件250可包含经配置以放大当存储器单元205存储第一逻辑值时节点处的电压与当存储器单元205存储第二逻辑值时节点处的电压之间的差异(例如，以增加节点处的读取窗)的一或多个组件。此类组件可参考图3更详细描述。存储器单元205的检测到的逻辑值可经提供为感测组件250的输出(例如，提供到输入/输出260)，且可向包含存储器裸片200的存储器装置110的另一组件指示检测到的逻辑值。

本地存储器控制器265可通过各种组件(例如，行解码器225、列解码器230、板驱动器235及感测组件250)控制存储器单元205的操作。本地存储器控制器265可为参考图1所描述的本地存储器控制器165的实例。在一些实例中，行解码器225、列解码器230及板驱动器235及感测组件250中的一或多者可与本地存储器控制器265共同定位。本地存储器控制器265可操作以从一或多个不同存储器控制器(例如与主机装置105相关联的外部存储器控制器120、与存储器裸片200相关联的另一控制器)接收一或多个命令或数据，将所述命令或数据(或两者)转译成可由存储器裸片200使用的信息，对存储器裸片200执行一或多个操作及基于执行所述一或多个操作将数据从存储器裸片200传送到主机装置105。本地存储器控制器265可产生行信号及列地址信号以激活目标字线210、目标数字线215及目标板极线220。本地存储器控制器265还可产生且控制在存储器裸片200的操作期间使用的各种电压或电流。一般来说，本文论述的经施加电压或电流的振幅、形状或持续时间可改变且可针对在操作存储器裸片200时论述的各种操作有所不同。

本地存储器控制器265可操作以对存储器裸片200的一或多个存储器单元205执行一或多个存取操作。存取操作的实例可尤其包含写入操作、读取操作、刷新操作、预充电操作、或激活操作。在一些实例中，存取操作可由本地存储器控制器265响应于各种存取命令(例如，来自主机装置105)执行或以其它方式进行协调。本地存储器控制器265可操作以执行此处未列出的其它存取操作或与并非与存取存储器单元205直接相关的存储器裸片200的操作相关的其它操作。

本地存储器控制器265可操作以对存储器裸片200的一或多个存储器单元205执行读取操作(例如，感测操作)。在读取操作期间，可确定存储于存储器裸片200的存储器单元205中的逻辑值。本地存储器控制器265可识别对其执行读取操作的目标存储器单元205。本地存储器控制器265可识别与目标存储器单元205耦合的目标字线210、目标数字线215及目标板极线220。本地存储器控制器265可激活目标字线210、目标数字线215及目标板极线220(例如，将电压施加于字线210、数字线215或板极线220)以存取目标存储器单元205。

目标存储器单元205可响应于偏置相关存取线将信号传送到感测组件250。在第一阶段，感测组件250可放大信号(例如，可放大当目标存储器单元205存储第一逻辑状态时信号的电压与当目标存储器单元205存储第二逻辑状态时信号的电压之间的差异)。在第二阶段，感测组件可基于放大信号的电压电平是否满足(例如低于)阈值电平选择性地传递放大信号(且借此再次放大信号)。传递放大信号可更改感测节点的电压，且不传递放大信号可将感测节点的电压维持在前一电压电平。因此，第二放大阶段可针对可由目标存储器单元205存储的一组逻辑值的子集(例如，一者)发生。在第三阶段，可将可能已从或可能未从先前设置(配置、偏置、预充电)的电压改变(这取决于在第一阶段产生的放大信号的电压电平)的感测节点的电压与参考255(其可为参考电压)进行比较。可与参考255。基于所述比较，感测组件250可确定存储于存储器单元205上的逻辑值。

图3A说明根据本文中所揭示的实例的支持仲裁感测放大器的仲裁感测电路300-a的实例。仲裁感测电路300-a可包含于参考图2所描述的感测组件250中或与感测组件250耦合。数字线215-a可为参考图2所描述的数字线215的实例。

数字线215-a可与将读取的存储器单元205选择性地耦合，将读取的存储器单元205可称为目标存储器单元205且可操作以存储作为两个或更多个逻辑值中的一者的逻辑值，如参考图2描述。SENa节点302又可与数字线215-a选择性地耦合(例如，经由晶体管(未展示))。SENa节点302可经由ARDL2VSS晶体管304与接地选择性地耦合(例如，SENa节点302可与ARDL2VSS晶体管304的漏极耦合，且ARDL2VSS晶体管304的源极可与接地耦合)。SENa节点302还可经由ARISOWF晶体管306与共源共栅晶体管308的端子选择性地耦合(例如，SENa节点302可与ARISOWF晶体管306的源极耦合，且ARISOWF晶体管306的漏极可与共源共栅晶体管的源极耦合)。SENa节点302在图3A中被标记为SENa，但应理解，SENa节点302可替代性地用任何其它名称来引用。

共源共栅晶体管308(例如共源共栅晶体管308的漏极)可与SINa节点310耦合。SINa节点310可经由ARDL2VSS1晶体管312与第一电压源选择性地耦合，且可经由ARDLChF晶体管314与第二电压源选择性地耦合。举例来说，SINa节点310可与ARDL2VDD1晶体管312的源极耦合(且ARDL2VDD1晶体管312的漏极可与第一电压源耦合)，且SINa节点310可与ARDLChF晶体管314的漏极耦合(且ARDLChF晶体管314的源极可与第二电压源耦合)，其中ARDLChF晶体管314可在一些情况中为PMOS装置。SINa节点310还可与VBOOST电容器316耦合。SINa节点310可经由ARISOa晶体管318与QV节点320选择性地耦合。举例来说，SINa节点310可与ARISOa晶体管318的源极耦合，且QV节点320可与ARISOa晶体管318的漏极耦合，其中ARISOa晶体管318可在一些情况中为NMOS装置。应理解，ARISOa晶体管318可在一些情况中为PMOS装置或包含多于一个晶体管或其它开关组件。还应理解，ARISOa晶体管318可在一些实例中由经配置以提供归因于本文中的ARISOa晶体管318的功能性的非开关组件替换，例如一或多个二极管。SINa节点310、第一电压源、及第二电压源在图3A中分别标记为SINa、VDD1、及VHSA，但应理解，SINa节点310、第一电压源、及第二电压源可替代性地用任何其它名称来引用。

QV节点320可经由ARDLChF晶体管322与第二电压源选择性地耦合。(例如，QV节点320可与ARDLChF晶体管322的漏极耦合，且ARDLChF晶体管322的源极可与第二电压源耦合，其中ARDLChF晶体管322可为PMOS装置。)QV节点320还可与VSHIFT电容器324耦合。QV节点320还可与比较组件325耦合。QV节点320在图3A中被标记为QV，但应理解，QV节点320可替代性地用任何其它名称来引用。

仲裁感测电路300-a可含有与可为参考电压的参考255-a耦合的线。与参考255-a耦合的线可经由ARISOb晶体管328选择性地耦合到QR节点332(例如，QR节点332可与ARISOb晶体管328的漏极耦合，且ARISOb晶体管328的源极可与参考255-a耦合)。QR节点332可与和接地耦合的VSHIFT电容器330耦合。在一些情况中，VSHIFT电容器330及VSHIFT电容器324可具有相同电容。QR节点332还可与比较组件325耦合。QR节点332在图3A中被标记为QR，但应理解，QR节点332可替代性地用任何其它名称来引用。

比较组件325可经配置以比较QV节点320处的电压与QR节点332处的电压。QR节点332处的电压可等于或以其它方式基于参考255-a的电压(例如，由ARISOb晶体管328的阈值电压偏移)，且因此QR节点332处的电压可同样称为参考电压。比较组件325可基于比较QV节点320处的电压与QR节点332处的电压产生指示QV节点320处的电压是大于还是小于QR节点332处的电压的输出信号326。输出信号326因此可指示由与数字线215耦合的存储器单元205存储的逻辑状态。应理解，输出信号326可为单端式的或差分的，且因此可通过与比较组件325耦合的任何数目个输出线载送。

图3B说明根据本文中所揭示的实例的支持仲裁感测放大器的时序图300-b的实例。ARDL2VSS信号352可为ARDL2VSS晶体管304的栅极处的电压；ARDL2VDD1信号354可为ARDL2VDD1晶体管312的栅极处的电压；ARDLChF信号356可为晶体管314及/或322的栅极处的电压；字线信号358可为与和数字线215-a选择性地耦合的存储器单元耦合的字线处的电压；ARISOWF信号360可为ARISOWF晶体管306的栅极处的电压；VBOOST信号362可为VBOOST电容器316处的电压；ARISOa信号364可为ARISOa晶体管318的栅极处的电压；ARISOb信号366可为ARISOb晶体管328的栅极处的电压；SENa信号368可为SENa节点302处的电压；SINa信号370可为SINa节点310处的电压；QV信号372可为QV节点320处的电压；输出信号374可为晶体管336及338的栅极处的电压；信号376可为晶体管344的栅极处的电压；且信号378可为输出信号326的电压。

图3B中说明的信号有各种名称，且这些名称可按图3A的仲裁感测电路300-a中的对应标记存在于相应节点处。应理解，这些名称仅是示范性的，且不具限制性。图3B中说明的对应于晶体管的栅极的信号以及到电容器316、324及330的信号可称为控制信号。

在初始时间(例如，在时间350-a之前)，SENa节点302可经由ARDL2VSS晶体管304耦合到接地，ARDL2VSS晶体管304可由于ARDL2VSS信号352处于高值而被激活。SENa节点302可在初始时间与数字线215-a耦合(例如，通过晶体管，其可包含于列解码器230中或与列解码器230耦合)。耦合到接地的SENa节点302可使数字线215-a放电(接地、释放存储于与数字线215-a相关联的寄生电容中的任何电荷)。另外，在初始时间，SENa节点302可与SINa节点310隔离，这是因为ARISOWF晶体管306可由于ARISOWF信号360处于低值而被取消激活。

在时间350-a，ARDL2VSS晶体管304可被取消激活(例如，由于ARDL2VSS信号352从高电压转变到低电压)。另外，在时间350-a或在时间350-a之后，可称为第一预充电组件的ARDL2VDD1晶体管312可被激活(例如，由于ARDL2VDD1信号354从低电压转变到高电压)。激活ARDL2VDD1晶体管312可耦合SINa节点310与第一电压源，此可开始将SINa节点310偏置(例如预充电)到由第一电压源供应的电压，如在图3B中通过SINa信号370的电压(其可对应于SINa节点310的电压)的增大来说明。

在时间350-b，ARDL2VDD1晶体管312可被取消激活(例如，由于ARDL2VDD1信号354从高电压转变到低电压)。另外，在时间350-b，可称为第二预充电组件的ARDLChF晶体管314可被激活(例如，由于ARDLChF信号356从高电压转变到低电压)。取消激活ARDL2VDD1晶体管312及激活ARDLChF晶体管314可耦合SINa节点310与第二电压源，此可开始将SINa节点310偏置到由第二电压源供应的电压，如在图3B中通过SINa信号370的电压在时间350-b开始的进一步增大来说明。

另外，在时间350-b或在时间350-b之后，ARISOWF晶体管306可被激活(例如，由于ARISOWF信号360从低电压转变到高电压)。激活ARISOWF晶体管306可耦合SENa节点302与SINa节点310。当SENa节点302与SINa节点310耦合时，SENa节点302与SINa节点310之间的电荷共享可发生，此可导致SENa信号368(其可对应于SENa节点302的电压)的电压增大，如图3B中展示。因而，SINa节点310的电压可基于由第二电压源供应的电压稳定在某一电压(达到稳态电压)，且SENa节点302可以相对于SINa节点310的预定义值稳定在某一电压(达到稳态电压)(例如，SINa节点310的电压减去共源共栅晶体管308的阈值电压)。替代性地，在一些情况中，ARISOWF晶体管306可在时间350-a被激活(例如，由于ARISOWF信号360从低电压转变到高电压)，在此情况中SENa信号368的电压在时间350-a开始增大。

另外，在时间350-b，可称为第三预充电组件的ARDLChF晶体管322可被激活(例如，由于ARDLChF信号356从高电压转变到低电压)，此可耦合QV节点320与第二电压源，此可开始将QV节点320偏置到由第二电压源供应的电压，如在图3B中通过QV信号372的电压(其可对应于QV节点320的电压)在时间350-b开始的增大来说明。如本文中描述，在时间350-b与时间350-c之间由QV节点320达到的稳态电压可被认为(例如，可由比较组件325解译)是对应于存储在一组逻辑值的存储器单元处的第一逻辑值-例如，如在本文中的其它地方更详细描述，如果存储器单元存储一组逻辑值的第二逻辑值，那么QV信号372随后可改变电压。在350-a及350-b执行操作可对SENa节点302、SINa节点310、及QV节点320预充电。在一些情况中，晶体管312、314及322可被认为是包括任何数目个(例如三个或一个)预充电组件。

在350-c，晶体管314及322可被取消激活(例如，由于ARDLChF信号356从低电压转变到高电压)。ARISOWF晶体管306还可在350-c(或替代性地在时间350-c之前、或替代性地在时间350-c之后但在时间350-d之前)被取消激活(例如，由于ARISOWF信号360从高电压转变到低电压)。

在时间350-d之后，与目标存储器单元(例如其中的开关组件245)耦合的字线210可被激活，此可耦合目标存储器单元(例如其中的铁电电容器240)与数字线215-a，且因此耦合目标存储器单元与SENa节点302。如果字线210定位在存储器阵列内使得字线210相对靠近将电压供应到字线210的驱动器，那么字线210可具有由曲线359-a所展示的电压曲线。如果字线210定位在存储器阵列内使得字线210相对远离驱动器，那么字线210可具有由曲线359-b所展示的电压曲线。

如果目标存储器单元存储第一逻辑值(例如逻辑1)，那么SENa信号368可根据曲线369-a发生改变，且如果目标存储器单元存储第二逻辑值(例如逻辑0)，那么SENa信号368可根据曲线369-b发生改变。与第一逻辑值相关联的曲线(例如369-a)和与第二逻辑值相关联的曲线(例如曲线369-b)之间的范围或差异可称为与SENa信号368相关联且因此与SENa节点302相关联的电压摆动或读取窗。在特定时刻具有两个曲线的较高电压值的曲线(例如350-d与350-e之间的曲线369-a)可称为那个特定时刻的电压摆动的上限，且在特定时刻具有较低电压值的曲线(例如350-d与350-e之间的曲线369-b)可称为那个特定时刻的电压摆动的下限。

在时间350-e，也可称为信号产生组件的ARISOWF晶体管306可被激活(例如，ARISOWF信号360可从低电压转变到高电压)。激活ARISOWF晶体管306可耦合SENa节点302与SINa节点310且可使电荷共享能够在SENa节点302与SINa节点310之间发生。由于可包含数字线215-a的电容的SENa节点302的电容大于SINa节点310的电容，所以曲线371-1与371-b之间的电压摆动的量值可比曲线369-a与369-b之间的电压摆动更大。

另外，在时间350-e或在时间350-e之后，VBOOST电容器316可具有施加于其端子中的一者的VBOOST信号362(例如控制信号)。以此方式施加VBSOOT信号362可提高SINa节点310的绝对电压电平，如由SINa信号370在时间350-e之后的增大展示，其可支持在SINa节点310处产生更大读取窗，以及所属领域的一般技术人员可了解的其它益处。应注意，在一些实例中，VBOOST电容器316可不包含于仲裁感测电路300-a中及/或VBOOST信号362可不施加于VBOOST电容器316(例如，与VBOOST信号362耦合的VBOOST电容器316的节点可替代地接地)。ARISOWF晶体管306与共源共栅晶体管308的组合可称为第一增益组件。此外，在一些情况中可经由ARISOWF晶体管306及共源共栅晶体管308发生的在时间350-e处或在时间350-e之后的SENa节点302与SINa节点310之间的电荷共享可为第一放大或增益阶段，这是由于SINa信号370与SENa信号368之间的电压摆动的差异。

在时间350-f，可称为仲裁器或看门组件且可另外或替代性地称为耦合组件或第二增益组件的ARISOa晶体管318可基于在时间350-f处(SINa信号370的)SINa节点310的电压且基于可施加于ARISOa晶体管318的栅极的ARISOa信号364的电压被选择性地激活或取消激活。例如，在时间350-f，ARISOa信号364可从低电压(低状态)转变到高电压(高状态)。

如果SINa信号370在时间350-f处于与第一逻辑值相关联的电压(例如，处于电压摆动的上限，例如遵循曲线371-a或以其它方式高于电压阈值)，那么ARISOa晶体管318可不被激活(可保持取消激活)或可以其它方式隔离SINa节点310与QV节点320(例如，由于ARISOa信号364与SINa信号370之间的电压差太低，例如低于ARISOa晶体管318的阈值电压；由于SINa信号370的电压大于或等于电压阈值电平)。在此类情况中，QV节点320的电压(QV信号372)可在时间350-f之后保持与在时间350-f之前相同(例如，如曲线373-a中展示)。

然而，如果SINa信号370在时间350-f处于与第二逻辑值相关联的电压(例如，处于电压摆动的下限，例如遵循曲线371-b或以其它方式低于电压阈值)，那么ARISOa晶体管318可被激活(例如，由于ARISOa信号364与SINa信号370之间的电压差足够高，例如大于ARISOa晶体管318的阈值电压；由于SINa信号370的电压低于电压阈值电平)。在此类情况中，QV节点320的电压可在时间350-f根据SENa信号368开始改变(例如，如由曲线373-b展示)。在一些情况中，在时间350-g处曲线373-a与373-b之间的电压摆动可大于在时间350-g处曲线371-a与371-b之间的电压摆动。在一些情况中，在其中ARISOa晶体管318被激活的情况中，电荷共享可在时间350-f之后(例如，在时间350-f开始)在QV节点320与SINa节点310之间发生，且曲线373-a与373-b之间的电压摆动与曲线371-a与371-b之间的电压摆动之间的差异可基于QV节点320的电容小于SINa节点310的电容。在一些情况中，可经由ARISOa晶体管318发生的在QV节点320与SINa节点310之间的电荷共享可为第二放大或增益阶段，这是由于QV信号372与SINa信号370之间的电压摆动的差异。如果目标存储器单元205存储第二逻辑值而非第一逻辑值，那么第二放大阶段可被仲裁且选择性地发生。

ARISOa信号364被调整到的电平(即，ARISOa信号364的上限)可为可配置的(例如，作为微调参数；基于熔丝设置)。在一些情况中，ARISOa信号364的上限可基于包含感测电路300-a的存储器装置或其它系统的温度动态地进行配置(调整)(例如，由存储器控制器，例如本地存储器控制器265进行配置)。例如，如果含有感测电路300-a的装置(例如存储器装置110)的温度高于阈值温度，那么ARISOa信号364可经调整到相较于低于或处于阈值温度的装置更高或更低的电平。ARISOa晶体管318的栅极因此可操作以在时间350-a与时间350-g之间在某一偏置电压下偏置，所述偏置电压在比SINa节点310处的电压摆动的下限(例如，比350-f与350-g之间的曲线371-b的极小点)大大于或等于ARISOa晶体管318的阈值电压的量，使得ARISOa晶体管318可在SINa节点310处的电压与曲线371-b相关联且因此与第二逻辑状态相关联时被激活。另外或替代性地，ARISOa晶体管318的栅极可操作以在时间350-a与时间350-g之间偏置某一偏置电压，所述偏置电压小于SINa节点310处的电压摆动的上限(例如，大于350-f与350-g之间的曲线371-a的极大点)与ARISOa晶体管318的阈值电压之和，使得ARISOa晶体管318可在SINa节点310处的电压与曲线371-a相关联且因此与第一逻辑状态相关联时保持被取消激活。尽管本实例涉及被说明为NMOS装置的ARISOa晶体管318，但应注意，二极管可替代ARISOa晶体管318，而不会背离本发明的范围。另外或替代性地，ARISOa晶体管318可用PMOS装置替代，或用任何数目及组合的多种类型的晶体管或其它开关组件替代。

在一些情况中，在350-f或在350-f之后，VSHIFT电容器324及VSHIFT电容器330处的电压(例如，施加于VSHIFT电容器324的第二节点(其中VSHIFT电容器324的第一节点与QV节点320耦合)且还施加于VSHIFT电容器330的第二节点(其中VSHIFT电容器330的第一节点与QR节点332耦合)的控制信号)可移位，这可将QV节点320处的信号372向上或向下移位。举例来说，VSHIFT电容器324及VSHIFT电容器330处的电压-在图3A中标记为VSHIFT-可向下移位，此可减小QV节点320及QR节点332处的绝对电压，此可支持在比较组件325内使用较低电压容差组件，以及所属领域的一般技术人员可了解的其它益处。在一些实例中，电容器324及330可不包含于仲裁感测电路300-a中，及/或施加于VSHIFT电容器324的第二节点及VSHIFT电容器330的第二节点的电压可不移位(例如，VSHIFT电容器324的第二节点及VSHIFT电容器330的第二节点可替代地接地)。

在时间350-g，晶体管318及328可被取消激活(例如，ARISOa信号364及ARISOb信号366可从高转变到低)。QR节点332处的电压可处于等于或以其它方式基于参考255-a的电压的值，其可基于先前已与参考255-a耦合的QR节点332。在时间305-f处QR节点332处的电压可具有在当与第一逻辑值相关联时(例如，遵循曲线373-a)信号372在时间350-g处的电压与当与第二逻辑值相关联时(例如，遵循曲线373-b)信号372在时间350-g处的电压之间的值。在一些情况中，VSHIFT电容器330可操作以基于被施加于其端子中的一者的电压或控制信号进行调整。施加于VSHIFT电容器330的端子的电压或控制信号可与施加于VSHIFT电容器324的端子的电压或控制信号相同。

在时间350-g，比较组件325可在输出326处基于在时间350-g比较QV节点320处的电压与QR节点332处的参考电压产生指示存储在存储器单元处的逻辑值的输出信号374。因此，在时间350-g处曲线373-a与373-b之间的差异可对应于QV节点320处的读取窗且因此对应于感测电路300-a的读取窗。如果在时间350-g处QV节点320处的信号372与第一逻辑值相关联(例如，遵循曲线373-a)，那么第一输出326可输出遵循曲线375-a的输出信号374。如果在时间350-g处QV节点320处的信号372与第二逻辑值相关联(例如，遵循曲线373-b)，那么第一输出326可输出遵循曲线375-b的输出信号374。

图4展示根据本文中所揭示的实例的支持仲裁感测放大器的存储器装置405的框图400。存储器装置405可为参考图1到3所描述的存储器装置的方面的实例。存储器装置405可包含单元耦合组件410、电压比较组件415、信号发生器420、节点耦合组件425、节点预充电组件430、栅极偏置组件435、及节点电压调整组件440。这些模块中的每一者可直接或间接地彼此通信(例如，经由一或多个总线)。

单元耦合组件410可耦合存储器单元与第一节点，其中第一节点处的电压是基于存储器单元与第一节点耦合及由存储器单元存储的逻辑值。

节点耦合组件425可在存储器单元与第一节点耦合之后，耦合第一节点与第二节点，其中第二节点处的电压是基于第一节点与第二节点耦合及第一节点处的电压。在一些实例中，节点耦合组件425可在第一节点与第二节点耦合之后，基于第二节点处的电压及电压阈值耦合第二节点与第三节点。

电压比较组件415可在第三节点与第二节点耦合之后，比较第三节点处的电压与参考电压。

信号发生器420可基于所述比较，产生指示由存储器单元存储的逻辑值的信号。

在一些实例中，节点耦合组件425可基于第二节点处的电压低于电压阈值耦合第二节点与第三节点。在一些实例中，节点耦合组件425可在所述比较之前解耦第三节点与第二节点。在一些情况中，在第一节点与第二节点耦合之后，第二节点处的电压是至少部分基于与第一节点相关联的第一电容、与第二节点相关联的第二电容及第一节点与第二节点之间的电荷共享。在一些情况中，在第二节点与第三节点耦合之后，第二节点处的电压是至少部分基于与第二节点相关联的第一电容、与第三节点相关联的第二电容及第二节点与第三节点之间的电荷共享。

节点预充电组件430可在第一节点与第二节点耦合之前，将第三节点预充电到与第一逻辑值相关联的电压。在一些情况中，第三节点处的电压基于第二节点与第三节点耦合改成与第二逻辑值相关联的第二电压。

栅极偏置组件435可在偏置电压下偏置晶体管的栅极，其中第二节点基于偏置电压与第二电压之间的差异满足电压阈值经由晶体管与第三节点耦合。在一些实例中，栅极偏置组件435可在第一节点与第二节点耦合之后将晶体管的栅极的电压调整到偏置电压。在一些实例中，栅极偏置组件435可基于包含存储器单元的装置的温度调整偏置电压。在一些情况中，晶体管可操作以在偏置电压与第二电压之间的差异低于电压阈值的情况下隔离第三节点与第二节点。在一些情况中，偏置电压是基于可配置参数。

节点电压调整组件440可在耦合第二节点与第三节点之前调整第二节点的电压。

图5展示说明根据本文中所揭示的实例的支持仲裁感测放大器的一或多种方法500的流程图。方法500的操作可由本文中所描述的存储器装置或其组件实施。举例来说，方法500的操作可由参考图4所描述的存储器装置执行。在一些实例中，存储器装置可执行一组指令来控制存储器装置的功能元件执行描述的功能。另外或替代性地，存储器装置可使用专用硬件执行描述的功能的方面。

在505，存储器装置可耦合存储器单元与第一节点，其中第一节点处的电压是基于存储器单元与第一节点耦合及由存储器单元存储的逻辑值。操作505可根据本文中描述的方法执行。在一些实例中，操作505的方面可由参考图4所描述的单元耦合组件执行。

在510，存储器装置可在存储器单元与第一节点耦合之后，耦合第一节点与第二节点，其中第二节点处的电压是基于第一节点与第二节点耦合及第一节点处的电压。操作510可根据本文中描述的方法执行。在一些实例中，操作510的方面可由参考图4所描述的节点耦合组件执行。

在515，存储器装置可在第一节点与第二节点耦合之后，基于第二节点处的电压及电压阈值耦合第二节点与第三节点。操作515可根据本文中描述的方法执行。在一些实例中，操作515的方面可由参考图4所描述的节点耦合组件执行。

在520，存储器装置可在第三节点与第二节点耦合之后，比较第三节点处的电压与参考电压。操作520可根据本文中描述的方法执行。在一些实例中，操作520的方面可由参考图4所描述的电压比较组件执行。

在525，存储器装置可基于所述比较，产生指示由存储器单元存储的逻辑值的信号。操作525可根据本文中描述的方法执行。在一些实例中，操作525的方面可由参考图4所描述信号发生器执行。

在一些实例中，本文中所描述的设备可执行一或多种方法，例如方法500。所述设备可包含用于以下各者的特征、构件、或指令(例如，存储可由处理器执行的指令的非暂时性计算机可读媒体)：耦合存储器单元与第一节点，其中所述第一节点处的电压是基于所述存储器单元与所述第一节点耦合及由所述存储器单元存储的逻辑值；在所述存储器单元与所述第一节点耦合之后，耦合所述第一节点与第二节点，其中所述第二节点处的电压是基于所述第一节点与所述第二节点耦合及所述第一节点处的所述电压；在所述第一节点与所述第二节点耦合之后，至少部分基于所述第二节点处的所述电压及电压阈值耦合所述第二节点与第三节点；在所述第三节点与所述第二节点耦合之后，比较所述第三节点处的电压与参考电压；及基于所述比较，产生指示由所述存储器单元存储的所述逻辑值的信号。

在本文中描述的方法500及设备的一些实例中，耦合第二节点与第三节点可包含用于基于所述第二节点处的所述电压低于所述电压阈值耦合所述第二节点与所述第三节点的操作、特征、构件或指令。

本文中描述的方法500及设备的一些实例可进一步包含用于在所述比较之前解耦所述第三节点与所述第二节点的操作、特征、构件或指令。

在本文中描述的方法500及设备的一些实例中，由所述存储器单元存储的所述逻辑值可为第二逻辑值，且所述方法500及设备可进一步包含用于在所述第一节点可与所述第二节点耦合之前，将所述第三节点预充电到与第一逻辑值相关联的电压的操作、特征、构件或指令。

在本文中描述的方法500及设备的一些实例中，所述第三节点处的所述电压基于所述第二节点与所述第三节点耦合改成与所述第二逻辑值相关联的第二电压。

本文中描述的方法500及设备的一些实例可进一步包含用于在偏置电压下偏置晶体管的栅极的操作、特征、构件或指令，其中所述第二节点可基于所述偏置电压与所述第二节点处的所述电压之间的差异满足所述电压阈值经由所述晶体管与所述第三节点耦合。

在本文中描述的方法500及设备的一些实例中，所述晶体管可操作以在所述偏置电压与所述第二节点处的所述电压之间的所述差异可低于所述电压阈值的情况下隔离所述第三节点与所述第二节点。

在本文中描述的方法500及设备的一些实例中，将所述晶体管的所述栅极偏置到所述偏置电压可包含用于在所述第一节点可与所述第二节点耦合之后将所述晶体管的所述栅极的电压调整到所述偏置电压的操作、特征、构件或指令。

在本文中描述的方法500及设备的一些实例中，所述偏置电压可基于可配置参数。

本文中描述的方法500及设备的一些实例可进一步包含用于基于包含所述存储器单元的装置的温度调整所述偏置电压的操作、特征、构件或指令。

在本文中描述的方法500及设备的一些实例中，在所述第一节点可与所述第二节点耦合之后，所述第二节点处的所述电压可基于与所述第一节点相关联的第一电容、与所述第二节点相关联的第二电容及所述第一节点与所述第二节点之间的电荷共享。

在本文中描述的方法500及设备的一些实例中，在所述第二节点可与所述第三节点耦合之后，所述第二节点处的所述电压可基于与所述第二节点相关联的第二电容、与所述第三节点相关联的第三电容及所述第二节点与所述第三节点之间的电荷共享。

本文中描述的方法500及设备的一些实例可进一步包含用于在耦合所述第二节点与所述第三节点之前调整所述第二节点的所述电压的操作、特征、构件或指令。

图6展示说明根据本文中所揭示的实例的支持仲裁感测放大器的一或多种方法600的流程图。方法600的操作可由本文中所描述的存储器装置或其组件实施。举例来说，方法600的操作可由参考图4所描述的存储器装置执行。在一些实例中，存储器装置可执行一组指令来控制存储器装置的功能元件执行描述的功能。另外或替代性地，存储器装置可使用专用硬件执行描述的功能的方面。

在605，存储器装置可耦合存储器单元与第一节点，其中第一节点处的电压是基于存储器单元与第一节点耦合及由存储器单元存储的逻辑值。操作605可根据本文中描述的方法执行。在一些实例中，操作605的方面可由参考图4所描述的单元耦合组件执行。

在610，存储器装置可在存储器单元与第一节点耦合之后，耦合第一节点与第二节点，其中第二节点处的电压是基于第一节点与第二节点耦合及第一节点处的电压。操作610可根据本文中描述的方法执行。在一些实例中，操作610的方面可由参考图4所描述的节点耦合组件执行。

在615，存储器装置可在第一节点与第二节点耦合之后，基于第二节点处的电压低于电压阈值耦合第二节点与第三节点。操作615可根据本文中描述的方法执行。在一些实例中，操作615的方面可由参考图4所描述的节点耦合组件执行。

在620，存储器装置可解耦第三节点与第二节点。操作620可根据本文中描述的方法执行。在一些实例中，操作620的方面可由参考图4所描述的节点耦合组件执行。

在625，存储器装置可在第三节点与第二节点耦合之后，比较第三节点处的电压与参考电压。操作625可根据本文中描述的方法执行。在一些实例中，操作625的方面可由参考图4所描述的电压比较组件执行。

在630，存储器装置可基于所述比较，产生指示由存储器单元存储的逻辑值的信号。操作630可根据本文中描述的方法执行。在一些实例中，操作630的方面可由参考图4所描述信号发生器执行。

图7展示说明根据本文中所揭示的实例的支持仲裁感测放大器的一或多种方法700的流程图。方法700的操作可由本文中所描述的存储器装置或其组件实施。举例来说，方法700的操作可由参考图4所描述的存储器装置执行。在一些实例中，存储器装置可执行一组指令来控制存储器装置的功能元件执行描述的功能。另外或替代性地，存储器装置可使用专用硬件执行描述的功能的方面。

在705，存储器装置可耦合存储器单元与第一节点，其中第一节点处的电压是基于存储器单元与第一节点耦合及由存储器单元存储的逻辑值，且其中由存储器单元存储的逻辑值是第一逻辑值。操作705可根据本文中描述的方法执行。在一些实例中，操作705的方面可由参考图4所描述的单元耦合组件执行。

在710，存储器装置可将第二节点预充电到与第二逻辑值相关联的电压。操作710可根据本文中描述的方法执行。在一些实例中，操作710的方面可由参考图4所描述的节点预充电组件执行。

在715，存储器装置可在存储器单元与第一节点耦合之后，耦合第一节点与第三节点，其中第三节点处的电压是基于第一节点与第三节点耦合及第一节点处的电压。操作715可根据本文中描述的方法执行。在一些实例中，操作715的方面可由参考图4所描述的节点耦合组件执行。

在720，存储器装置可在第一节点与第三节点耦合之后基于第三节点处的电压及电压阈值耦合第三节点与第二节点，其中第二节点处的电压基于第三节点与第二节点耦合改成与第一逻辑值相关联的第二电压。操作720可根据本文中描述的方法执行。在一些实例中，操作720的方面可由参考图4所描述的节点耦合组件执行。

在725，存储器装置可在第三节点与第二节点耦合之后，比较第二节点处的电压与参考电压。操作725可根据本文中描述的方法执行。在一些实例中，操作725的方面可由参考图4所描述的电压比较组件执行。

在730，存储器装置可基于所述比较，产生指示由存储器单元存储的逻辑值的信号。操作730可根据本文中描述的方法执行。在一些实例中，操作730的方面可由参考图4所描述信号发生器执行。

应注意，本文描述的方法是可能实施方案，且操作及步骤可经重新布置或以其它方式修改且其它实施方案是可能的。此外，可组合来自方法中的两者或更多者的部分。

描述了一种设备。所述设备可包含：存储器单元，其可操作以存储作为一组至少两个逻辑值中的一者的逻辑值；第一节点，其可操作以与所述存储器单元选择性地耦合，其中当与所述存储器单元耦合时所述第一节点的电压是基于所述逻辑值且与第一电压摆动相关联；信号产生组件，其可操作以选择性地耦合第二节点与所述第一节点，其中当与所述第一节点耦合时所述第二节点的电压是基于所述第一节点的所述电压且与大于所述第一电压摆动的第二电压摆动相关联；耦合组件，其可操作以基于所述第二节点的所述电压是否低于电压阈值选择性地耦合第三节点与所述第二节点；及比较组件，其可操作以基于所述第三节点处的电压与参考电压的比较产生指示所述逻辑值的信号。

在一些实例中，所述耦合组件可操作以在所述第二节点的所述电压可低于所述电压阈值时耦合所述第三节点与所述第二节点且在所述第二节点的所述电压可大于或等于所述电压阈值时隔离所述第三节点与所述第二节点。

在一些实例中，所述耦合组件包含具有可操作以在偏置电压下偏置的栅极的晶体管，所述偏置电压比所述第二电压摆动的下限大大于或等于所述晶体管的阈值电压的量；且小于所述第二电压摆动的所述上限与所述晶体管的所述阈值电压之和。

在一些实例中，所述耦合组件可操作以在所述第二节点的所述电压可处于所述第二电压摆动的第一界限时耦合所述第三节点与所述第二节点且在所述第二节点的所述电压可处于所述第二电压摆动的第二界限时隔离所述第三节点与所述第二节点。

所述设备的一些实例可包含预充电组件，其可操作以将所述第三节点的所述电压调整到对应于所述一组的第一逻辑值的第一电压，其中所述耦合组件可操作以在所述第三节点可与所述第二节点耦合时将所述第三节点的所述电压朝向第二电压调整，所述第二电压对应于所述一组的第二逻辑值。

在一些实例中，所述第三节点的所述电压可与可大于所述第二电压摆动的第三电压摆动相关联；且所述第三电压摆动与所述第二电压摆动之间的差异可基于与所述第二节点相关联的第一电容及与所述第三节点相关联的第二电容，所述第二电容小于所述第一电容。

在一些实例中，所述第二电压摆动与所述第一电压摆动之间的差异可基于与所述第一节点相关联的第一电容及与所述第二节点相关联的第二电容，所述第二电容小于所述第一电容。

所述设备的一些实例可包含电容器，其与所述第二节点及控制信号耦合，且其中所述第二节点的所述电压可操作以基于所述控制信号进行调整。

所述设备的一些实例可包含：第二电容器，其与所述第三节点及第二控制信号耦合，且其中所述第三节点的所述电压可操作以基于所述第二控制信号进行调整；及第三电容器，其与参考节点及所述第二控制信号耦合，其中所述第三节点的所述电压可操作以基于所述第二控制信号进行调整。

在一些实例中，所述存储器单元包含铁电电容器。

描述了一种设备。所述设备可包含：第一增益组件，其与第一节点及第二节点耦合，其中所述第一节点可操作以与存储器单元耦合，且其中所述第一增益组件可操作以基于所述第一节点的电压调整所述第二节点的电压；预充电组件，其可操作以将第三节点的电压设置到第一电压；及第二增益组件，其与所述第二节点及所述第三节点耦合且可操作以：当所述第二节点的所述电压低于电压阈值时将所述第三节点的所述电压调整到第二电压；当所述第二节点的所述电压大于或等于所述电压阈值时将所述第三节点的所述电压维持在所述第一电压；及比较组件，其可操作以基于所述第三节点的所述电压与参考电压的比较指示与所述存储器单元相关联的逻辑值，其中所述参考电压介于所述第一电压与所述第二电压之间。

在一些实例中，所述第二增益组件可包含用于可操作以基于所述第二节点的所述电压与所述晶体管的栅极的电压之间的差异选择性地耦合所述第二节点与所述第三节点的晶体管的操作、特征、构件或指令。

本文中描述的信息及信号可使用多种不同工艺及技术中中的任一者表示。举例来说，在整个以上描述中可参考的数据、指令、命令、信息、信号、位、符号及芯片可由电压、电流、电磁波、磁场或磁性粒子、光场或光学粒子或其任何组合表示。一些图可将信号说明为单个信号；然而，所属领域的一般技术人员应理解，信号可表示信号总线，其中总线可具有多种位宽度。

术语“电子通信”、“导电接点”、“连接”及“耦合”可指代组件之间支持组件之间的信号流动的关系。如果在组件之间存在可在任何时间支持组件之间的信号流动的任何导电路径，则认为组件彼此电子通信(或彼此导电接触或彼此连接或彼此耦合)。在任何给定时间，彼此电子通信(或彼此导电接触或彼此连接或彼此耦合)的组件之间的导电路径可基于包含经连接组件的装置的操作为断开电路或闭合电路。经连接组件之间的导电路径可为组件之间的直接导电路径，或经连接组件之间的导电路径可为可包含中间组件(例如开关、晶体管或其它组件)的间接导电路径。在一些实例中，在一时间内可例如使用一或多个中间组件(例如开关或晶体管)中断经连接组件之间的信号流动。

术语“耦合”指代从组件之间的开路关系(其中信号目前不能通过导电路径在组件之间传送)移动到组件之间的闭路关系(其中信号能够通过导电路径在组件之间传送)的状态。当组件，例如控制器，将其它组件耦合在一起时，组件起始允许信号通过先前不准许信号流动的导电路径在其它组件之间流动的变化。

术语“隔离”指代组件之间的一种关系，其中信号目前不能在组件之间流动。如果在其之间存在开路，则组件彼此隔离。举例来说，当开关断开时，通过定位在组件之间的开关分离的两个组件彼此隔离。当控制器隔离两个组件时，控制器影响防止信号使用先前准许信号流动的导电路径在组件之间流动的变化。

如本文中使用，术语“基本上”意味着经修饰特性(例如由术语基本上修饰的动词或形容词)无需是绝对的但足够接近以便实现特性的优点。

如本文中使用，术语“电极”可指代电导体，且在一些实例中，可用作到存储器阵列的存储器单元或其它组件的电接点。电极可包含迹线、线、导电线、导电层或在存储器阵列的元件或组件之间提供导电路径的类似物。

本文论述的装置，包含存储器阵列，可经形成在半导体衬底上，例如硅、锗、硅锗合金、砷化镓、氮化镓等。在一些情况中，衬底是半导体晶片。在其它情况中，衬底可为绝缘体上硅(SOI)衬底，例如玻璃上硅(SOG)或蓝宝石上硅(SOS)或另一衬底上的半导体材料外延层。衬底或衬底的子区域的导电性可通过使用各种化学物种(包含(但不限于)磷、硼或砷)进行掺杂控制。掺杂可在衬底的初始形成或生长期间通过离子植入或通过任何其它掺杂方法执行。

本文中论述的开关组件或晶体管可表示场效晶体管(FET)，且包括包含源极、漏极及栅极的三端子装置。端子可通过导电材料(例如金属)连接到其它电子元件。源极及漏极可为导电的且可包括重掺杂(例如退化)半导体区域。源极及漏极可通过轻掺杂半导体区域或沟道分离。如果沟道是n型(即，多数载体是信号)，则FET可称为n型FET。如果沟道是p型(即，多数载体是空穴)，则FET可称为p型FET。沟道可由绝缘栅极氧化物覆盖。沟道导电性可通过将电压施加于栅极来控制。举例来说，分别将正电压或负电压施加于n型FET或p型FET可导致沟道变成导电的。当大于或等于晶体管的阈值电压的电压被施加于晶体管栅极时，晶体管可“接通”或“激活”。当小于晶体管的阈值电压的电压被施加于晶体管栅极时，晶体管可“断开”或“取消激活”。

本文陈述的描述连同附图描述实例配置且并不代表可实施或在权利要求书的范围内的所有实例。本文使用的术语“示范性”意味着“用作实例、例子或说明”，而非“优选的”或“优于其它实例”。详细描述包含用于提供对所描述技术的理解的具体细节。然而，可在没有这些具体细节的情况下实践这些技术。在一些例子中，以框图形式展示众所周知的结构及装置，以避免模糊所描述实例的概念。

在附图中，类似组件或特征可具有相同的参考标记。此外，相同类型的各种组件可通过用短划线及区分类似组件的第二标记跟随参考标记来区分。如果在说明书中仅使用第一参考标记，那么所述描述适用于具有相同第一参考标记的类似组件中的任何一者，而与第二参考标记无关。

本文中描述的信息及信号可使用多种不同工艺及技术中的任一者表示。举例来说，在整个以上描述中可参考的数据、指令、命令、信息、信号、位、符号及芯片可由电压、电流、电磁波、磁场或磁性粒子、光场或光学粒子或其任何组合表示。

结合本文的揭示内容描述的各种说明性框及模块可用通用处理器、DSP、ASIC、FPGA或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或经设计以执行本文描述的功能的其任何组合来实施或执行。通用处理器可为微处理器，但替代性地，处理器可为任何处理器、控制器、微控制器或状态机。处理器还可被实施为计算装置的组合，例如，DSP与微处理器的组合、多个微处理器、结合DSP核心的一或多个微处理器，或任何其它此配置。

本文中描述的功能可经实施于由处理器、固件或其任何组合执行的硬件、软件中。如果被实施于由处理器执行的软件中，那么功能可作为一或多个指令或代码被存储在计算机可读媒体上或作为一或多个指令或代码经由计算机可读媒体传输。其它实例及实施方案在本发明及所附权利要求书的范围内。举例来说，由于软件的性质，上文描述的功能可使用由处理器、硬件、固件、硬接线或这些内容的任一者的组合执行的软件实施。实施功能的特征也可物理地定位在各个位置处，包含经分布使得功能的部分在不同物理位置处实施。而且，如本文使用，包含权利要求书中的内容，项目列表(例如，由例如“…中的至少一者”或“…中的一或多者”的短语开头的项目列表)中所使用的“或”指示包含列表，使得(例如)A、B或C中的至少一者的列表意味着A或B或C或AB或AC或BC或ABC(即，A及B及C)。而且，如本文使用，短语“基于”不应被解释为对一组封闭条件的引用。举例来说，被描述为“基于条件A”的示范性步骤可基于条件A及条件B两者而不脱离本发明的范围。换句话来说，如本文使用，短语“基于”应以与短语“至少部分基于”相同的方式来解释。

提供本文的描述以使所属领域的技术人员能够制作或使用本发明。所属领域的技术人员将明白对本发明的各种修改，且在不脱离本发明的范围的情况下，本文定义的一般原理可应用到其它变体。因此，本发明不限于本文描述的实例及设计，而是应符合与本文揭示的原理及新型特征一致的最广范围。

Claims (25)

1.一种设备，其包括：

存储器单元，其可操作以存储作为一组至少两个逻辑值中的一者的逻辑值；

第一节点，其可操作以与所述存储器单元选择性地耦合，其中当与所述存储器单元耦合时所述第一节点的电压是至少部分基于所述逻辑值且与第一电压摆动相关联；

信号产生组件，其可操作以选择性地耦合第二节点与所述第一节点，其中当与所述第一节点耦合时所述第二节点的电压是至少部分基于所述第一节点的所述电压且与大于所述第一电压摆动的第二电压摆动相关联；

耦合组件，其可操作以至少部分基于所述第二节点的所述电压是否低于电压阈值选择性地耦合第三节点与所述第二节点；及

比较组件，其可操作以至少部分基于所述第三节点处的电压与参考电压的比较产生指示所述逻辑值的信号。

2.根据权利要求1所述的设备，其中所述耦合组件可操作以在所述第二节点的所述电压低于所述电压阈值时耦合所述第三节点与所述第二节点且在所述第二节点的所述电压大于或等于所述电压阈值时隔离所述第三节点与所述第二节点。

3.根据权利要求1所述的设备，其中所述耦合组件包括具有可操作以在偏置电压下偏置的栅极的晶体管，所述偏置电压：

比所述第二电压摆动的下限大大于或等于所述晶体管的阈值电压的量；且

小于所述第二电压摆动的所述上限与所述晶体管的所述阈值电压之和。

4.根据权利要求1所述的设备，其中所述耦合组件可操作以在所述第二节点的所述电压处于所述第二电压摆动的第一界限时耦合所述第三节点与所述第二节点且在所述第二节点的所述电压处于所述第二电压摆动的第二界限时隔离所述第三节点与所述第二节点。

5.根据权利要求1所述的设备，其进一步包括：

预充电组件，其可操作以将所述第三节点的所述电压调整到对应于所述一组的第一逻辑值的第一电压，其中所述耦合组件可操作以在所述第三节点与所述第二节点耦合时将所述第三节点的所述电压朝向第二电压调整，所述第二电压对应于所述一组的第二逻辑值。

6.根据权利要求1所述的设备，其中：

所述第三节点的所述电压与大于所述第二电压摆动的第三电压摆动相关联；且

所述第三电压摆动与所述第二电压摆动之间的差异是至少部分基于与所述第二节点相关联的第一电容及与所述第三节点相关联的第二电容，所述第二电容小于所述第一电容。

7.根据权利要求1所述的设备，其中所述第二电压摆动与所述第一电压摆动之间的差异是至少部分基于与所述第一节点相关联的第一电容及与所述第二节点相关联的第二电容，所述第二电容小于所述第一电容。

8.根据权利要求1所述的设备，其进一步包括：

电容器，其与所述第二节点及控制信号耦合，且其中所述第二节点的所述电压可操作以至少部分基于所述控制信号进行调整。

9.根据权利要求8所述的设备，其进一步包括：

第二电容器，其与所述第三节点及第二控制信号耦合，且其中所述第三节点的所述电压可操作以至少部分基于所述第二控制信号进行调整；及

第三电容器，其与参考节点及所述第二控制信号耦合，其中所述第三节点的所述电压可操作以至少部分基于所述第二控制信号进行调整。

10.根据权利要求1所述的设备，其中所述存储器单元包括铁电电容器。

11.一种设备，其包括：

第一增益组件，其与第一节点及第二节点耦合，其中所述第一节点可操作以与存储器单元耦合，且其中所述第一增益组件可操作以至少部分基于所述第一节点的电压调整所述第二节点的电压，

预充电组件，其可操作以将第三节点的电压设置到第一电压，及

第二增益组件，其与所述第二节点及所述第三节点耦合且可操作以：

当所述第二节点的所述电压低于电压阈值时将所述第三节点的所述电压调整到第二电压；及

当所述第二节点的所述电压大于或等于所述电压阈值时将所述第三节点的所述电压维持在所述第一电压；及

比较组件，其可操作以至少部分基于所述第三节点的所述电压与参考电压的比较指示与所述存储器单元相关联的逻辑值，其中所述参考电压介于所述第一电压与所述第二电压之间。

12.根据权利要求11所述的设备，其中所述第二增益组件包括：

晶体管，其可操作以至少部分基于所述第二节点的所述电压与所述晶体管的栅极的电压之间的差异选择性地耦合所述第二节点与所述第三节点。

13.一种方法，其包括：

耦合存储器单元与第一节点，其中所述第一节点处的电压是至少部分基于所述存储器单元与所述第一节点耦合及由所述存储器单元存储的逻辑值；

在所述存储器单元与所述第一节点耦合之后，耦合所述第一节点与第二节点，其中所述第二节点处的电压是至少部分基于所述第一节点与所述第二节点耦合及所述第一节点处的所述电压；

在所述第一节点与所述第二节点耦合之后，至少部分基于所述第二节点处的所述电压及电压阈值耦合所述第二节点与第三节点；

在所述第三节点与所述第二节点耦合之后，比较所述第三节点处的电压与参考电压；及

至少部分基于所述比较，产生指示由所述存储器单元存储的所述逻辑值的信号。

14.根据权利要求13所述的方法，其中耦合所述第二节点与所述第三节点包括：

至少部分基于所述第二节点处的所述电压低于所述电压阈值耦合所述第二节点与所述第三节点。

15.根据权利要求14所述的方法，其进一步包括：

在所述比较之前解耦所述第三节点与所述第二节点。

16.根据权利要求13所述的方法，其中由所述存储器单元存储的所述逻辑值包括第二逻辑值，其进一步包括：

在所述第一节点与所述第二节点耦合之前，将所述第三节点预充电到与第一逻辑值相关联的第一电压。

17.根据权利要求16所述的方法，其中所述第三节点处的所述电压至少部分基于所述第二节点与所述第三节点耦合改成与所述第二逻辑值相关联的第二电压。

18.根据权利要求13所述的方法，其进一步包括：

在偏置电压下偏置晶体管的栅极，其中所述第二节点至少部分基于所述偏置电压与所述第二节点处的所述电压之间的差异满足所述电压阈值经由所述晶体管与所述第三节点耦合。

19.根据权利要求18所述的方法，其中所述晶体管可操作以在所述偏置电压与所述第二节点处的所述电压之间的所述差异低于所述电压阈值的情况下隔离所述第三节点与所述第二节点。

20.根据权利要求18所述的方法，其中将所述晶体管的所述栅极偏置到所述偏置电压包括：

在所述第一节点与所述第二节点耦合之后将所述晶体管的所述栅极的电压调整到所述偏置电压。

21.根据权利要求18所述的方法，其中所述偏置电压是至少部分基于可配置参数。

22.根据权利要求18所述的方法，其进一步包括：

至少部分基于包含所述存储器单元的装置的温度调整所述偏置电压。

23.根据权利要求13所述的方法，其中在所述第一节点与所述第二节点耦合之后，所述第二节点处的所述电压是至少部分基于与所述第一节点相关联的第一电容、与所述第二节点相关联的第二电容及所述第一节点与所述第二节点之间的电荷共享。

24.根据权利要求13所述的方法，其中在所述第二节点与所述第三节点耦合之后，所述第二节点处的所述电压是至少部分基于与所述第二节点相关联的第一电容、与所述第三节点相关联的第二电容及所述第二节点与所述第三节点之间的电荷共享。

25.根据权利要求13所述的方法，其进一步包括：

在耦合所述第二节点与所述第三节点之前调整所述第二节点的所述电压。

Images