CN111383672A - 用于将感测组件充电的技术 - Google Patents

Abstract

本申请案针对于用于将感测组件充电的技术。所述感测组件的节点可使用切换组件与电荷转移装置且与电压源耦合。所述电压源可经配置以在存取操作的不同阶段期间输出不同电压(例如，两个不同预充电电压)。所述切换组件可经配置以将所述节点与所述电压源选择性地耦合，且所述不同电压可用于在所述存取操作的不同阶段期间将所述节点预充电。所述电压源的所述不同电压可提供充足感测窗。

Description

用于将感测组件充电的技术

交叉参考

本专利申请案主张拉德(Raad)等人于2018年12月26日提出申请、受让给本受让人且以其全文引用方式明确地并入的标题为“用于将感测组件充电的技术(TECHNIQUES FORCHARGING A SENSE COMPONENT)”的第16/232,327号美国专利申请案的优先权。

技术领域

技术领域涉及用于将感测组件充电的技术。

背景技术

下文一般涉及操作存储器装置且更具体来说涉及用于将感测组件充电的技术。

存储器装置广泛地用于将信息存储于各种电子装置(例如计算机、无线通信装置、相机、数字显示器等等)中。通过对存储器装置的不同状态进行编程而存储信息。举例来说，二进制装置最通常存储两个状态中的一者，所述两个状态通常由逻辑1或逻辑0表示。在其它装置中，可存储多于两个状态。为存取所存储信息，电子装置的组件可读取或感测存储器装置中的至少一个所存储状态。为存储信息，电子装置的组件可将所述状态写入或编程于存储器装置中。

存在各种类型的存储器装置，包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、快闪存储器、相变存储器(PCM)及其它存储器。存储器装置可为易失性或非易失性的。易失性存储器装置(例如，DRAM)可随时间丢失其所存储状态，除非其由外部电源周期性地刷新。非易失性存储器(例如，FeRAM)可甚至在不存在外部电源的情况下维持其所存储逻辑状态达延长时间周期。

一般来说，改进存储器装置可包含增加存储器单元密度、增加读取/写入速度、增加可靠性、增加数据保持、减少电力消耗或减少制造成本，以及其它度量。一些存储器单元可经配置以存储多个状态。还可期望改进存储器装置的感测组件的效率(例如，较少电力消耗、经改进感测准确度)。

发明内容

本发明描述一种方法。所述方法可包含：将感测组件的感测节点充电到第一预充电电压，所述感测节点与第一晶体管及第二晶体管耦合，所述第二晶体管经配置以将所述感测节点与电压源选择性地耦合；至少部分地基于将所述感测节点充电到所述第一预充电电压而将所述第一晶体管的栅极偏置到第一电压；至少部分地基于将所述第一晶体管的所述栅极偏置到所述第一电压而将所述感测节点充电到不同于所述第一预充电电压的第二预充电电压；至少部分地基于将所述感测节点充电到所述第二预充电电压而将所述感测节点与相关联于存储器单元的数字线耦合；及至少部分地基于将所述感测节点与所述数字线耦合而确定存储于所述存储器单元上的逻辑状态。

本发明描述一种存储器装置。所述存储器装置可包含：存储器单元，其与数字线耦合；感测组件，其经配置以在读取操作期间确定存储于所述存储器单元上的逻辑状态；第一晶体管，其与所述感测组件耦合且经配置以在所述数字线与所述感测组件之间转移电荷；及第二晶体管，其经配置以将所述感测组件与电压源选择性地耦合，所述电压源经配置以在所述读取操作的第一持续时间期间将所述感测组件预充电到第一预充电电压且在所述读取操作的第二持续时间期间将所述感测组件预充电到第二预充电电压，其中所述第二晶体管经配置以在所述读取操作期间将所述第一预充电电压及所述第二预充电电压施加到所述第一晶体管的节点。

本发明描述一种设备。所述设备可包含：存储器单元，其与数字线耦合；感测组件，其包括感测节点且经配置以在读取操作期间确定存储于所述存储器单元上的逻辑状态，所述感测节点与第一晶体管及第二晶体管耦合，所述第二晶体管经配置以将所述感测节点与电压源选择性地耦合；及控制器，其与所述存储器单元及所述感测组件耦合。所述控制器可经配置以：将所述感测节点充电到第一预充电电压；至少部分地基于将所述感测节点充电到所述第一预充电电压而将所述第一晶体管的栅极偏置到第一电压；至少部分地基于将所述第一晶体管的所述栅极偏置到所述第一电压而将所述感测节点充电到不同于所述第一预充电电压的第二预充电电压；至少部分地基于将所述感测节点充电到所述第二预充电电压而将所述感测节点与所述数字线耦合；及至少部分地基于将所述感测节点与所述数字线耦合而确定存储于所述存储器单元上的所述逻辑状态。

附图说明

图1图解说明根据本发明的方面的支持用于将感测组件充电的技术的系统的实例。

图2图解说明根据本发明的方面的支持用于将感测组件充电的技术的存储器裸片的实例。

图3图解说明根据本发明的方面的支持用于将感测组件充电的技术的电路的实例。

图4图解说明根据本发明的方面的支持用于将感测组件充电的技术的时序图的实例。

图5图解说明支持根据本发明的方面的用于将感测组件充电的技术的装置的实例性框图。

图6及7展示根据本发明的方面图解说明支持用于将感测组件充电的技术的一或若干方法的流程图。

具体实施方式

在一些存储器装置中，存储器单元可经配置以存储多于两个状态(例如，多于一个数字数据位)。所述存储器单元的准确感测可变得困难，因为所述存储器单元比例缩放以增加包装密度或增加每存储器单元(例如，多级单元)的位数目。为改进多级存储器单元的感测，在读取操作的各种阶段期间，可将感测组件的节点预充电到不同电压。在一些情形中，基于读取操作的阶段而修改(例如，调谐)预充电电压可改进读取操作(例如，经减少电力消耗、经增加感测窗)。

描述用于在读取操作期间将感测组件的节点充电的技术。所述感测组件的节点(例如，感测节点)可使用待在所述读取操作期间预充电的一或多个切换组件(例如，晶体管)与一或多个电压源选择性地耦合。所述感测组件的所述节点可进一步与电荷转移装置耦合，所述电荷转移装置可经配置以将电荷从存储器单元转移到所述节点且在所述读取操作期间增加所述存储器单元的感测窗。所述感测组件可经配置以在所述读取操作期间基于所述节点上的信号而确定存储于存储器单元上的逻辑状态。所述感测组件在所述读取操作期间在所述节点上感测到的所述信号可基于在所述读取操作期间施加到所述节点的所述预充电电压。

在一些情形中，所述节点可耦合到单个电压源且所述电压源可经配置以在所述读取操作的不同阶段期间输出不同电压(例如，至少两个不同预充电电压)。举例来说，所述电压源可在所述读取操作的第一持续时间期间输出第一预充电电压，所述第一预充电电压可足够高以将所述电荷转移装置的栅极偏置到第一电压。所述电压源可在所述读取操作的第二持续时间(其可在所述读取操作的所述第一持续时间之后)期间输出第二预充电电压，所述第二预充电电压可提供充足感测窗以用于确定所述存储器单元的逻辑状态。以此方式，所述电压源的所述输出(例如，所述第一预充电电压及所述第二预充电电压)可独立于彼此而经修改(例如，修整)以在所述节点上提供根据所述读取操作的特定阶段定制的电压。此外，所述电压源的所述输出可在测试阶段期间经修改(例如，修整)，使得所述电压可经配置以缓解可由制作过程变化(例如，归因于过程条件的统计波动(例如栅极氧化物厚度变化、植入剂量变化等等)的晶体管阈值电压变化)引入的不合意效应。

在一些情形中，所述节点可耦合到两个或多于两个电压源。在此些情形中，一或多个切换组件可经配置以将所述节点与所述两个或多于两个电压源选择性地耦合。举例来说，晶体管可经配置以在读取操作的第一持续时间期间将所述节点与第一电压源选择性地耦合且第二晶体管可经配置以在所述读取操作的第二持续时间期间将所述节点与第二电压源选择性地耦合。在一些例子中，所述电压源中的一者还可包括输入/输出(I/O)线。

读取操作可包含至少两个阶段。在第一阶段期间，可将电压施加到电荷转移装置的栅极，且在第二阶段期间，可在所述感测组件的所述节点与所述数字线之间转移电荷，其中所述电荷可指示存储于存储器单元上的逻辑状态。在所述读取操作的所述第一阶段期间，控制器可将所述感测组件的所述感测节点充电到第一预充电电压。所述感测节点可与电荷转移装置(例如，第一晶体管)及切换组件(例如，第二晶体管)耦合，所述切换组件可经配置以将所述感测节点与电压源选择性地耦合。所述控制器可基于将所述感测节点充电到所述第一预充电电压而将所述第一晶体管的栅极偏置到第一电压。随后，在所述读取操作的所述第二阶段期间，所述控制器可使用所述切换组件将所述感测节点充电到不同于(例如，大于)所述第一预充电电压的第二预充电电压。所述控制器可使用所述电荷转移装置将所述感测节点与相关联于存储器单元的数字线耦合，使得可在所述数字线与所述感测节点之间转移电荷。所述控制器接着可基于在所述数字线与所述感测节点之间转移所述电荷(例如，将所述感测节点与所述数字线耦合)而确定存储于所述存储器单元上的逻辑状态。

最初在存储器系统的上下文中描述本发明的特征。根据本发明的方面，在支持用于将感测组件充电的技术的存储器裸片、电路图式及时序图的上下文中描述本发明的特征。本发明的这些及其它特征进一步由与使用电荷转移装置的感测技术有关的设备图式及流程图图解说明且参考所述设备图式及流程图来描述。

图1图解说明根据本文中所揭示的方面的利用一或多个存储器装置的系统100的实例。系统100可包含外部存储器控制器105、存储器装置110及将外部存储器控制器105与存储器装置110耦合的多个信道115。系统100可包含一或多个存储器装置，但为了便于描述而可将一或多个存储器装置描述为单个存储器装置110。

系统100可包含电子装置(例如计算装置、移动计算装置、无线装置或图形处理装置)的方面。系统100可为便携式电子装置的实例。系统100可为计算机、膝上型计算机、平板计算机、智能电话、蜂窝电话、可穿戴式装置、因特网连接装置等等的实例。存储器装置110可为经配置以存储系统100的一或多个其它组件的数据的组件。在一些实例中，系统100经配置以用于使用基站或存取点与其它系统或装置进行双向无线通信。在一些实例中，系统100能够进行机器类型通信(MTC)、机器对机器(M2M)通信或装置对装置(D2D)通信。

系统100的至少一些部分可为主机装置的实例。此主机装置可为使用存储器来执行过程的装置的实例，例如计算装置、移动计算装置、无线装置、图形处理装置、计算机、膝上型计算机、平板计算机、智能电话、蜂窝电话、可穿戴式装置、因特网连接装置、一些其它固定或便携式电子装置等等。在一些情形中，主机装置可指实施外部存储器控制器105的功能的硬件、固件、软件或其组合。在一些情形中，外部存储器控制器105可称为主机或主机装置。

在一些情形中，存储器装置110可为独立装置或组件，其经配置以与系统100的其它组件进行通信且提供可能由系统100使用或参考的物理存储器地址/空间。在一些实例中，存储器装置110可配置以与至少一个或多个不同类型的系统100一起工作。系统100的组件与存储器装置110之间的信令可为可操作的以支持调制方案来调制信号、用于传递信号的不同引脚设计、系统100及存储器装置110的不同封装、系统100与存储器装置110之间的时钟信令及同步、定时惯例及/或其它因素。

存储器装置110可经配置以存储用于系统100的组件的数据。在一些情形中，存储器装置110可充当系统100的从属型装置(例如，通过外部存储器控制器105而响应于并执行由系统100提供的命令)。此些命令可包含用于存取操作的存取命令，例如用于写入操作的写入命令、用于读取操作的读取命令、用于刷新操作的刷新命令或其它命令。存储器装置110可包含两个或多于两个存储器裸片160(例如，存储器芯片)以支持用于数据存储的所要或规定容量。包含两个或多于两个存储器裸片的存储器装置110可称为多裸片存储器或封装(还称为多芯片存储器或封装)。

系统100可进一步包含处理器120、基本I/O系统(BIOS)组件125、一或多个外围组件130及I/O控制器135。系统100的组件可使用总线140彼此进行电子通信。

处理器120可经配置以控制系统100的至少部分。处理器120可为通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件，或者所述处理器可为这些类型的组件的组合。在此些情形中，处理器120可为中央处理单元(CPU)、图形处理单元(GPU)或单芯片系统(SoC)的实例以及其它实例。

BIOS组件125可为包含操作为固件的BIOS的软件组件，所述固件可初始化及运行系统100的各种硬件组件。BIOS组件125还可管理处理器120与系统100的各种组件(例如，外围组件130、I/O控制器135等)之间的数据流。BIOS组件125可包含存储于只读存储器(ROM)、快闪存储器或任何其它非易失性存储器中的程序或软件。

外围组件130可为可集成到系统100中或与所述系统集成在一起的任何输入装置或输出装置，或用于此些装置的接口。实例可包含磁盘控制器、声音控制器、图形控制器、以太网控制器、调制解调器、通用串行总线(USB)控制器、串行或并行端口或者外围卡槽，例如外围组件互连件(PCI)或加速图形端口(AGP)槽。外围组件130可为由所属领域的技术人员理解为外围装置的其它组件。

I/O控制器135可管理处理器120与外围组件130、输入装置145或输出装置150之间的数据通信。I/O控制器135可管理并未集成到系统100中或并未与所述系统集成在一起的外围装置。在一些情形中，I/O控制器135可表示到外部外围组件的物理连接或端口。

输入145可表示将信息、信号或数据提供到系统100或其组件的在系统100外部的装置或信号。此可包含用户接口或者与其它装置或所述其它装置之间的接口。在一些情形中，输入145可为经由一或多个外围组件130与系统100介接或者可由I/O控制器135管理的外围装置。

输出150可表示经配置以从系统100或其组件中的任一者接收输出的在系统100外部的装置或信号。输出150的实例可包含显示器、音频扬声器、印刷装置或印刷电路板上的另一处理器等。在一些情形中，输出150可为经由一或多个外围组件130与系统100介接或者可由I/O控制器135管理的外围装置。

系统100的组件可由经设计以执行其功能的通用或专用电路组成。此可包含经配置以执行本文中所描述的功能的各种电路元件，举例来说，导电线、晶体管、电容器、电感器、电阻器、放大器或其它有源或无源元件。

存储器装置110可包含装置存储器控制器155及一或多个存储器裸片160。每一存储器裸片160可包含本地存储器控制器165(例如，本地存储器控制器165-a、本地存储器控制器165-b及/或本地存储器控制器165-N)及存储器阵列170(例如，存储器阵列170-a、存储器阵列170-b及/或存储器阵列170-N)。存储器阵列170可为存储器单元的集合(例如，栅格)，其中每一存储器单元经配置以存储至少一个数字数据位。参考图2更详细地描述存储器阵列170及/或存储器单元的特征。

在一些实例中，存储器装置110或存储器裸片160可与感测组件耦合或包含感测组件。举例来说，存储器阵列170的每一存储器单元可与数字线耦合，所述数据线可进一步与电荷转移装置(例如，第一晶体管)耦合。所述电荷转移装置可经配置以基于存储器单元被放电到数字线上而在数字线与感测组件的感测节点之间转移电荷。感测组件的感测节点可通过切换组件(例如，第二晶体管)与电压源耦合，所述切换组件可经配置以将感测组件与电压源选择性地耦合。电压源可经配置以在读取操作的第一持续时间期间将感测组件预充电到第一预充电电压且在读取操作的第二持续时间期间将感测组件预充电到第二预充电电压。切换组件可经配置以将节点与电压源选择性地耦合且借此在读取操作期间将第一预充电电压及第二预充电电压施加到电荷转移装置的节点。

存储器装置110可为二维(2D)存储器单元阵列的实例或可为三维(3D)存储器单元阵列的实例。举例来说，2D存储器装置可包含单个存储器裸片160。3D存储器装置可包含两个或多于两个存储器裸片160(例如，存储器裸片160-a、存储器裸片160-b及/或任何数目个存储器裸片160-N)。在3D存储器装置中，多个存储器裸片160-N可彼此上下地堆叠。在一些情形中，3D存储器装置中的存储器裸片160-N可称为层面、层级、层或裸片。3D存储器装置可包含任何数量的经堆叠存储器裸片160-N(例如，高达两个、高达三个、高达四个、高达五个、高达六个、高达七个、高达八个)。与单个2D存储器装置相比，此可增加可定位于衬底上的存储器单元的数目，此又可减少存储器阵列的生产成本或增加存储器阵列的性能或者此两者。

装置存储器控制器155可包含经配置以控制存储器装置110的操作的电路或组件。如此，装置存储器控制器155可包含硬件、固件及软件，所述硬件、固件及软件使得存储器装置110能够执行命令且可经配置以接收、发射或执行与存储器装置110相关的命令、数据或控制信息。装置存储器控制器155可经配置以与外部存储器控制器105、一或多个存储器裸片160或处理器120进行通信。

在一些情形中，存储器装置110可从外部存储器控制器105接收数据及/或命令。举例来说，存储器装置110可接收指示存储器装置110将代表系统100的组件(例如，处理器120)存储特定数据的写入命令或指示存储器装置110将把存储于存储器裸片160中的特定数据提供到系统100的组件(例如，处理器120)的读取命令。在一些情形中，装置存储器控制器155可控制在本文中连同存储器裸片160的本地存储器控制器165一起描述的存储器装置110的操作。包含于装置存储器控制器155及/或本地存储器控制器165中的组件的实例可包含用于解调从外部存储器控制器105接收的信号的接收器、用于调制信号及将所述信号发射到外部存储器控制器105的解码器、逻辑、解码器、放大器、滤波器等等。

在读取操作期间，本地存储器控制器165(或装置存储器控制器155连同本地存储器控制器165)可将感测组件的感测节点充电到第一预充电电压。感测节点可与电荷转移装置(例如，第一晶体管)及切换组件(例如，第二晶体管)耦合，所述切换组件可经配置以将感测节点与电压源选择性地耦合。在一些情形中，电压源可经配置以在读取操作的不同阶段期间输出不同电压(例如，至少两个不同预充电电压)。此外，本地存储器控制器165(或装置存储器控制器155连同本地存储器控制器165)可基于将感测节点充电到第一预充电电压而将电荷转移装置(例如，第一晶体管)的栅极偏置到第一电压。

随后，本地存储器控制器165(或装置存储器控制器155连同本地存储器控制器165)可使用切换组件基于将电荷转移装置的栅极偏置到第一电压而将感测节点充电到不同于第一预充电电压的第二预充电电压。本地存储器控制器165(或装置存储器控制器155连同本地存储器控制器165)可基于将感测节点充电到第二预充电电压而将感测节点与相关联于存储器单元的数字线耦合。因此，本地存储器控制器165(或装置存储器控制器155连同本地存储器控制器165)可基于将感测节点与数字线耦合而确定存储于存储器单元上的逻辑状态。在读取操作期间存储器单元的感测窗可基于第二预充电电压的量值。

本地存储器控制器165(例如，在存储器裸片160本地)可经配置以控制存储器裸片160的操作。而且，本地存储器控制器165可经配置以与装置存储器控制器155进行通信(例如，接收及发射数据及/或命令)。本地存储器控制器165可支持装置存储器控制器155来控制本文中所描述的存储器装置110的操作。在一些情形中，存储器装置110不包含装置存储器控制器155，且本地存储器控制器165或外部存储器控制器105可执行本文中所描述的各种功能。如此，本地存储器控制器165可经配置以与装置存储器控制器155、与其它本地存储器控制器165或者直接与外部存储器控制器105或处理器120进行通信。

外部存储器控制器105可经配置以使得能够在系统100的组件(例如，处理器120)与存储器装置110之间传递信息、数据及/或命令。外部存储器控制器105可充当系统100的组件与存储器装置110之间的连接件(liaison)，使得系统100的组件可不需要知晓存储器装置的操作的细节。系统100的组件可向外部存储器控制器105呈现外部存储器控制器105满足的请求(例如，读取命令或写入命令)。外部存储器控制器105可转换或翻译在系统100的组件与存储器装置110之间交换的通信。在一些情形中，外部存储器控制器105可包含产生共同(源)系统时钟信号的系统时钟。在一些情形中，外部存储器控制器105可包含产生共同(源)数据时钟信号的共同数据时钟。

在一些情形中，外部存储器控制器105或系统100的其它组件或本文中所描述的其功能可由处理器120实施。举例来说，外部存储器控制器105可为由处理器120或系统100的其它组件实施的硬件、固件或软件或其某一组合。虽然外部存储器控制器105经描绘为在存储器装置110外部，但在一些情形中，外部存储器控制器105或本文中所描述的其功能可由存储器装置110实施。举例来说，外部存储器控制器105可为由装置存储器控制器155或者一或多个本地存储器控制器165实施的硬件、固件或软件或其某一组合。在一些情形中，外部存储器控制器105可跨越处理器120及存储器装置110分布，使得外部存储器控制器105的部分由处理器120实施且其它部分由装置存储器控制器155或本地存储器控制器165实施。同样地，在一些情形中，本文中针对装置存储器控制器155或本地存储器控制器165所描述的一或多个功能可在一些情形中由外部存储器控制器105(与处理器120分开或如包含于处理器120中)执行。

系统100的组件可使用多个信道115来与存储器装置110交换信息。在一些实例中，信道115可实现外部存储器控制器105与存储器装置110之间的通信。每一信道115可包含在与系统100的组件相关联的端子之间的一或多个信号路径或发射媒体(例如，导体)。举例来说，信道115可包含第一端子，所述第一端子包含位于外部存储器控制器105处的一或多个引脚或垫及位于存储器装置110处的一或多个引脚或垫。引脚可为系统100的装置的导电输入或输出点的实例，且引脚可经配置以充当信道的一部分。在一些情形中，端子的引脚或垫可为信道115的信号路径的一部分。

额外信号路径可与信道的端子耦合以用于在系统100的组件内路由信号。举例来说，存储器装置110可包含将信号从信道115的端子路由到存储器装置110的各种组件(例如，装置存储器控制器155、存储器裸片160、本地存储器控制器165、存储器阵列170)的信号路径(例如，在存储器装置110或其组件内部(例如在存储器裸片160内部)的信号路径)。

信道115(以及相关联信号路径及端子)可专用于传递特定类型的信息。在一些情形中，信道115可为聚合信道且因此可包含多个个别信道。举例来说，数据(DQ)信道190可为x4(例如，包含四个信号路径)、x8(例如，包含八个信号路径)、x16(包含十六个信号路径)等等。

在一些情形中，信道115可包含一或多个命令及地址(CA)信道186。CA信道186可经配置以在外部存储器控制器105与存储器装置110之间传递命令，所述命令包含与命令相关联的控制信息(例如，地址信息)。举例来说，CA信道186可包含具有所要数据的地址的读取命令。在一些情形中，可在上升时钟信号边缘及/或下降时钟信号边缘上将CA信道186对齐。在一些情形中，CA信道186可包含八个或九个信号路径。

在一些情形中，信道115可包含一或多个时钟信号(CK)信道188。CK信道188可经配置以在外部存储器控制器105与存储器装置110之间传递一或多个共同时钟信号。每一时钟信号可经配置以在高状态与低状态之间振荡且协调外部存储器控制器105及存储器装置110的动作。在一些情形中，时钟信号可为差分输出(例如，CK_t信号及CK_c信号)且可相应地配置CK信道188的信号路径。在一些情形中，时钟信号可为单端的。

在一些情形中，时钟信号可为1.5GHz信号。CK信道188可包含任何数目个信号路径。在一些情形中，时钟信号CK(例如，CK_t信号及CK_c信号)可提供针对存储器装置110的命令及寻址操作或存储器装置110的其它系统范围操作的时序参考。因此，时钟信号CK可被不同地称为控制时钟信号CK、命令时钟信号CK或系统时钟信号CK。系统时钟信号CK可由系统时钟产生，所述系统时钟可包含一或多个硬件组件(例如，振荡器、晶体、逻辑门、晶体管等等)。

在一些情形中，信道115可包含一或多个数据(DQ)信道190。数据信道190可经配置以在外部存储器控制器105与存储器装置110之间传递数据及/或控制信息。举例来说，数据信道190可传递(例如，双向的)将被写入到存储器装置110的信息或从存储器装置110读取的信息。数据信道190可传递可使用各种不同调制方案(例如，NRZ、PAM4)来调制的信号。

在一些情形中，信道115可包含可专用于其它目的的一或多个其它信道192。这些其它信道192可包含任何数目个信号路径。

在一些情形中，其它信道192可包含一或多个写入时钟信号(WCK)信道。尽管WCK中的‘W’可标称地代表“写入”，但写入时钟信号WCK(例如，WCK_t信号及WCK_c信号)可提供针对一般用于存储器装置110的存取操作的时序参考(例如，用于读取及写入操作两者的时序参考)。因此，写入时钟信号WCK还可称为数据时钟信号WCK。WCK信道可经配置以在外部存储器控制器105与存储器装置110之间传递共同数据时钟信号。数据时钟信号可经配置以协调外部存储器控制器105及存储器装置110的存取操作(例如，写入操作或读取操作)。在一些情形中，写入时钟信号可为差分输出(例如，WCK_t信号及WCK_c信号)且可相应地配置WCK信道的信号路径。WCK信道可包含任何数目个信号路径。数据时钟信号WCK可由数据时钟产生，所述数据时钟可包含一或多个硬件组件(例如，振荡器、晶体、逻辑门、晶体管等等)。

在一些情形中，其它信道192可任选地包含一或多个错误检测代码(EDC)信道。EDC信道可经配置以传递错误检测信号(例如校验和)来改进系统可靠性。EDC信道可包含任何数目个信号路径。

信道115可使用各种不同架构来将外部存储器控制器105与存储器装置110耦合。各种架构的实例可包含总线、点对点连接、交叉开关(crossbar)、高密度中介层(例如硅中介层)或形成于有机衬底中的信道或者其某一组合。举例来说，在一些情形中，信号路径可至少部分地包含高密度中介层，例如硅中介层或玻璃中介层。

可使用各种不同调制方案来调制经由信道115传递的信号。在一些情形中，可使用二进制符号(或二进制电平)调制方案来调制在外部存储器控制器105与存储器装置110之间传递的信号。二进制符号调制方案可为M进制调制方案的实例，其中M等于2。二进制符号调制方案的每一符号可经配置以表示一个数字数据位(例如，符号可表示逻辑1或逻辑0)。二进制符号调制方案的实例包含但不限于：非归零(NRZ)、单极编码、双极编码、曼彻斯特(Manchester)编码、具有两个符号的脉冲振幅调制(PAM)(例如，PAM2)及/或其它。

在一些情形中，可使用多符号(或多电平)调制方案来调制在外部存储器控制器105与存储器装置110之间传递的信号。多符号调制方案可为M进制调制方案的实例，其中M大于或等于3。多符号调制方案的每一符号可经配置以表示多于一个数字数据位(例如，符号可表示逻辑00、逻辑01、逻辑10或逻辑11)。多符号调制方案的实例包含但不限于：PAM4、PAM8等、正交振幅调制(QAM)、正交相移键控(QPSK)及/或其它。多符号信号或PAM4信号可为使用调制方案来调制的信号，所述调制方案包含至少三个电平以编码多于一个信息位。多符号调制方案及符号可替代地称为非二进制、多位或较高阶调制方案及符号。

图2图解说明根据本发明的各种实例的存储器裸片200的实例。存储器裸片200可为参考图1所描述的存储器裸片160的实例。在一些情形中，存储器裸片200可称为存储器芯片、存储器装置或电子存储器设备。存储器裸片200可包含可编程以存储不同逻辑状态的一或多个存储器单元205。每一存储器单元205可编程以存储两个或多于两个状态。举例来说，存储器单元205可经配置以一次存储一个数字逻辑位(例如，逻辑0及逻辑1)。在一些情形中，单个存储器单元205(例如，多电平存储器单元)可经配置以一次存储多于一个数字逻辑位(例如，逻辑00、逻辑01、逻辑10或逻辑11)。

存储器单元205可将表示可编程状态的电荷存储于电容器中。如本文中所使用，电荷是指存在于组件或导体中或上的电荷量且不限于由单个质子或电子载运的特定值。DRAM架构可包含电容器(例如，电容器230)，所述电容器包含电介质材料以存储表示可编程状态的电荷。在一些实例中，存储器单元205可经由数字线215与感测组件245耦合。在一些实例中，数字线215可与电荷转移装置耦合，所述电荷转移装置可在读取操作期间经配置以在数字线215与感测组件245的感测节点之间转移电荷。

可通过激活或选择存取线(例如字线210及/或数字线215)而对存储器单元205执行例如读取及写入等操作。在一些情形中，数字线215还可称为位线。对存取线、字线及数字线或其类似物的提及为可互换的，而不会有损理解或操作。激活或选择字线210或数字线215可包含将电压施加到相应线。

存储器裸片200可包含布置成栅格状图案的存取线(例如，字线210及数字线215)。存储器单元205可定位于字线210与数字线215的相交点处。通过将字线210及数字线215偏置(例如，将电压施加到字线210或数字线215)，可在其相交点处存取单个存储器单元205。

可通过行解码器220及列解码器225控制存取存储器单元205。举例来说，行解码器220可从本地存储器控制器260接收行地址且基于所接收行地址而激活字线210。列解码器225可从本地存储器控制器260接收列地址且可基于所接收列地址而激活数字线215。举例来说，存储器裸片200可包含标记为WL_1到WL_M的多个字线210，及标记为DL_1到DL_N的多个数字线215，其中M及N取决于存储器阵列的大小。因此，通过激活字线210及数字线215(例如，WL_1及DL_3)，可存取位于其相交点处的存储器单元205。在二维或三维配置中，字线210与数字线215的相交点可称为存储器单元205的地址。

存储器单元205可包含逻辑存储组件，例如电容器230及单元切换组件235。电容器230可为电介质电容器或铁电电容器的实例。电容器230的第一节点可与单元切换组件235耦合且电容器230的第二节点可与电压源240耦合。在一些情形中，电压源240可为单元板参考电压，例如Vpl。在一些情形中，电压源240可为与板线驱动器耦合的板线的实例。单元切换组件235可为晶体管或者选择性地将两个组件之间的电子通信建立或取消建立的任何其它类型的开关装置的实例。

可通过将单元切换组件235激活或撤销激活而实现对存储器单元205进行选择或取消选择。电容器230可使用单元切换组件235来与数字线215进行电子通信。举例来说，当将单元切换组件235撤销激活时，可将电容器230与数字线215隔离，且当激活单元切换组件235时，可将电容器230与数字线215耦合。在一些情形中，单元切换组件235为晶体管且可通过将电压施加到晶体管栅极而控制所述单元切换组件的操作，其中晶体管栅极与晶体管源极之间的电压差可大于或小于晶体管的阈值电压。在一些情形中，单元切换组件235可为p型晶体管或n型晶体管。字线210可与单元切换组件235的栅极进行电子通信且可基于电压施加到字线210而将单元切换组件235激活/撤销激活。

字线210可为与存储器单元205进行电子通信的导电线，所述导电线用于对存储器单元205执行存取操作。在一些架构中，字线210可与存储器单元205的单元切换组件235的栅极进行电子通信且可经配置以控制存储器单元的单元切换组件235。在一些架构中，字线210可与存储器单元205的电容器的节点进行电子通信且存储器单元205可不包含切换组件。

数字线215可为将存储器单元205与感测组件245连接的导电线。在一些架构中，存储器单元205可在存取操作的部分期间与数字线215选择性地耦合。举例来说，字线210及存储器单元205的单元切换组件235可经配置以将存储器单元205的电容器230与数字线215耦合及/或隔离。在一些架构中，存储器单元205可与数字线215进行电子通信(例如，恒定的)。数字线215可与电荷转移装置(例如，第一晶体管)耦合，所述电荷转移装置可与感测组件245的感测节点耦合。

在一些实例中，数字线215可经配置以从存储器单元205接收电荷(例如，由存储器单元205偏置)。换句话说，存储器单元205可放电到数字线215上，此可将数字线215偏置到第二电压。数字线215上的第二电压可表示存储于存储器单元205中的逻辑状态或与所述逻辑状态有关。举例来说，如果存储器单元205将存储逻辑“0”且放电到数字线215上，那么数字线215可偏置到与存储器单元205将存储逻辑“1”且放电到数字线215上的情况不同的电压。在一些实例中，电荷转移装置可基于存储器单元205的不同逻辑状态(因此数字线215的不同电压)而保持激活或变得撤销激活(或不太导电)以促进在数字线215与感测组件245的感测节点之间转移电荷。

感测组件245可经配置以检测存储于存储器单元205的电容器230上的电荷且基于所存储电荷而确定存储器单元205的逻辑状态。在一些情形中，由存储器单元205存储的电荷可为极其小的。如此，感测组件245可包含用以放大由存储器单元205输出的信号的一或多个感测放大器。感测放大器可在读取操作期间检测数字线215的电荷的较小改变且可基于所检测电荷而产生对应于逻辑状态0或逻辑状态1的信号。在读取操作期间，存储器单元205的电容器230可将信号输出到其对应数字线215(例如，将电荷放电到所述数字线)。所述信号可致使数字线215的电压改变。

感测组件245可经配置以将跨越数字线215从存储器单元205接收的信号与参考信号250(例如，参考电压)进行比较。感测组件245可基于所述比较而确定存储器单元205的所存储状态。举例来说，在二进制信令中，如果数字线215具有比参考信号250高的电压，那么感测组件245可确定存储器单元205的所存储状态为逻辑1，且如果数字线215具有比参考信号250低的电压，那么感测组件245可确定存储器单元205的所存储状态为逻辑0。感测组件245可包含用以检测及放大信号的差的各种晶体管或放大器。

可通过列解码器225而输出存储器单元205的所检测逻辑状态作为输出255。在一些情形中，感测组件245可为另一组件(例如，列解码器225、行解码器220)的一部分。在一些情形中，感测组件245可与行解码器220或列解码器225进行电子通信。在一些实例中，感测组件245的感测节点可在存取操作(例如，读取操作、写入操作)期间通过切换组件(例如，晶体管)与I/O线耦合。

在一些情形中，感测组件245的节点(例如，感测节点)可在存取操作(例如，读取操作或写入操作)的各种阶段期间预充电到不同预充电电压。节点可使用切换组件与电压源耦合。此外，电压源可经配置以在存取操作的不同阶段期间输出不同电压(例如，至少两个不同预充电电压)。在一些情形中，切换组件可包含晶体管，所述晶体管可经配置以在存取操作的一持续时间期间将节点与电压源选择性地耦合且在存取操作的另一持续时间期间将节点与I/O线选择性地耦合。在其它情形中，切换组件可包含可经配置以在存取操作的第一持续时间期间将节点与第一电压源耦合的第一晶体管及可经配置以在存取操作的第二持续时间期间将节点与第二电压源及/或I/O线耦合的第二晶体管。

本地存储器控制器260可通过各种组件(例如，行解码器220、列解码器225及感测组件245)而控制存储器单元205的操作。本地存储器控制器260可为参考图1所描述的本地存储器控制器165的实例。在一些情形中，行解码器220、列解码器225及感测组件245中的一或多者可与本地存储器控制器260同位。本地存储器控制器260可经配置以从外部存储器控制器105(或参考图1所描述的装置存储器控制器155)接收命令及/或数据，将所述命令及/或数据翻译成可由存储器裸片200使用的信息，对存储器裸片200执行一或多个操作，且响应于执行所述一或多个操作而将数据从存储器裸片200传递到外部存储器控制器105(或装置存储器控制器155)。

本地存储器控制器260可产生行地址信号及列地址信号以激活目标字线210及目标数字线215。本地存储器控制器260还可产生并控制在存储器裸片200的操作期间使用的各种电压或电流。一般来说，本文中所论述的所施加电压或电流的振幅、形状或持续时间可被调整或变化且可针对在操作存储器裸片200时所论述的各种操作而为不同的。

在一些情形中，本地存储器控制器260可经配置以对存储器裸片200的一或多个存储器单元205执行写入操作(例如，编程操作)。在写入操作期间，存储器裸片200的存储器单元205可经编程以存储所要逻辑状态。在一些情形中，可在单个写入操作期间对多个存储器单元205进行编程。本地存储器控制器260可识别将对其执行写入操作的目标存储器单元205。本地存储器控制器260可识别与目标存储器单元205进行电子通信的目标字线210及目标数字线215(例如，目标存储器单元205的地址)。本地存储器控制器260可激活目标字线210及目标数字线215(例如，将电压施加到字线210或数字线215)，以存取目标存储器单元205。本地存储器控制器260可在写入操作期间将特定信号(例如，电压)施加到数字线215以将特定状态(例如，电荷)存储于存储器单元205的电容器230中，所述特定状态(例如，电荷)可指示所要逻辑状态。

在一些情形中，本地存储器控制器260可经配置以对存储器裸片200的一或多个存储器单元205执行读取操作(例如，感测操作)。在读取操作期间，可确定存储于存储器裸片200的存储器单元205中的逻辑状态。在一些情形中，可在单个读取操作期间感测多个存储器单元205。本地存储器控制器260可识别将对其执行读取操作的目标存储器单元205。本地存储器控制器260可识别与目标存储器单元205进行电子通信的目标字线210及目标数字线215(例如，目标存储器单元205的地址)。

本地存储器控制器260可激活目标字线210及目标数字线215(例如，将电压施加到字线210或数字线215)，以存取目标存储器单元205。目标存储器单元205可响应于将存取线偏置而将信号传送到感测组件245。感测组件245可放大信号。本地存储器控制器260可激发感测组件245(例如，锁存感测组件)且借此将从存储器单元205接收的信号与参考信号250进行比较。基于所述比较，感测组件245可确定存储于存储器单元205上的逻辑状态。作为读取操作的一部分，本地存储器控制器260可将存储于存储器单元205上的逻辑状态传递到外部存储器控制器105(或装置存储器控制器155)。

在一些存储器架构中，存取存储器单元205可使存储于存储器单元205中的逻辑状态降级或毁坏。举例来说，在DRAM架构中执行的读取操作可将目标存储器单元的电容器部分地或完全地放电。本地存储器控制器260可执行重新写入操作或刷新操作以使存储器单元返回到其原始逻辑状态。在读取操作之后，本地存储器控制器260可将逻辑状态重新写入到目标存储器单元。在一些情形中，重新写入操作可被视为读取操作的一部分。另外，激活单个存取线(例如字线210)可干扰存储于与所述存取线进行电子通信的一些存储器单元中的状态。因此，可对可未被存取的一或多个存储器单元执行重新写入操作或刷新操作。

在一些情形中，一种设备可包含：存储器单元，其与数字线耦合；及感测组件，其包含感测节点且经配置以在读取操作期间确定存储于所述存储器单元上的逻辑状态，其中所述感测节点可与第一晶体管及第二晶体管耦合，所述第二晶体管可经配置以将所述感测节点与电压源选择性地耦合。所述设备可进一步包含与所述存储器单元及所述感测组件耦合的控制器，其中所述控制器可经配置以将所述感测节点充电到第一预充电电压，基于将所述感测节点充电到所述第一预充电电压而将所述第一晶体管的栅极偏置到第一电压，基于将所述第一晶体管的所述栅极偏置到所述第一电压而将所述感测节点充电到不同于所述第一预充电电压的第二预充电电压，基于将所述感测节点充电到所述第二预充电电压而将所述感测节点与所述数字线耦合，且基于将所述感测节点与所述数字线耦合而确定存储于所述存储器单元上的所述逻辑状态。

图3图解说明根据本发明的方面的支持用于将感测组件充电的技术的电路300。电路300图解说明切换组件可如何在读取操作期间将感测组件的节点与电压源耦合以及可伴随此配置的其它组件及电路。电路300可包含本文中参考图1及2所描述的一或多个组件。举例来说，电路300可包含：存储器单元305，其可为如参考图2所描述的存储器单元205的实例；数字线315，其可为如参考图2所描述的数字线215的实例；感测组件320，其可为如参考图2所描述的感测组件245的实例；切换组件330；电荷转移装置340；补偿装置345；栅极电容器350；及隔离装置355。在一些实例中，电荷转移装置340可称为第一晶体管且切换组件330可称为第二晶体管。

切换组件330可包含可与节点370耦合的列选择晶体管331。列选择晶体管331可经配置以将节点370(例如，感测组件320的感测节点321)与节点333-a耦合。在一些情形中，节点333还可称为电压源333。

节点333-a可在存取操作(例如，读取操作、写入操作)的某一持续时间期间与I/O线耦合。所述I/O线(其在一些情形中可称为LIO)可经配置以将与存储器单元的逻辑状态相关联的信号传送到另一组件(例如，如参考图1所描述的外部存储器控制器105)。此外，节点333-a可在存取操作的某一持续时间期间与预充电电压(例如，可提供各种预充电电压的电压供应器的输出)耦合。因此，列选择晶体管331可经配置以在读取操作的不同阶段期间将节点370(例如，电荷转移装置340的节点)耦合到预充电电压或I/O线(例如，LIO)。如此，在一些情形中，列选择晶体管331可用于如本文中所描述的至少两个功能，即基于存取操作(例如，读取操作、写入操作)或读取操作的不同阶段而将节点370与I/O线或与预充电电压耦合。列选择晶体管331可为如电路300中所描绘的p型场效晶体管(FET)，但在其它实例中可为n型FET。

另外，切换组件330可包含可与节点370耦合的预充电晶体管332。预充电晶体管332可经配置以在读取操作期间将节点370(例如，电荷转移装置340的节点、感测组件320的感测节点321)与节点333-b(例如，预充电电压)耦合。以此方式，当切换组件330包含列选择晶体管331及预充电晶体管332时，列选择晶体管331可用于如本文中所描述的至少一个功能，即将节点370与节点333-a(其可与I/O线耦合)耦合，且预充电晶体管332可通过节点333-b将节点370耦合到预充电电压。预充电晶体管332可为如电路300中所描绘的n型FET，但在其它实例中可为p型FET。

节点370可耦合到两个或多于两个电压源。在此些情形中，一或多个晶体管(例如，列选择晶体管331或呈组合形式的列选择晶体管331及预充电晶体管332)可经配置以将节点370与两个或多于两个电压源选择性地耦合。在一些情形中，晶体管(例如，列选择晶体管331)可经配置以将节点370与节点333-a选择性地耦合，节点333-a可在读取操作的第一持续时间期间与第一电压源(例如，LIO)耦合或在读取操作的第二持续时间期间与第二电压源(例如，预充电电压)耦合。在一些情形中，晶体管(例如，列选择晶体管331)可经配置以在读取操作的第一持续时间期间将节点370与第一电压源(例如，LIO，通过节点333-a)选择性地耦合，且第二晶体管(例如，预充电晶体管332)可经配置以在读取操作的第二持续时间期间将节点370与第二电压源(例如，预充电电压，通过节点333-b)选择性地耦合。在一些例子中，电压源中的一者还可包括如本文中所描述的I/O线(例如，LIO)。

在一些情形中，感测组件320的参考节点322可与复制切换组件330的组件耦合—例如，出于布局原因。即，第六晶体管390可对应于列选择晶体管331，第七晶体管391可对应于预充电晶体管332。类似地，节点333-c可对应于节点333-a且节点333-d可对应于节点333-b。

电压源333(例如，提供预充电电压的电压源)可经配置以在读取操作的不同阶段期间输出不同电压(例如，至少两个不同预充电电压)。举例来说，电压源333可在读取操作的第一持续时间期间输出第一预充电电压以将电荷转移装置340的栅极偏置到第一电压。另外，电压源333可在读取操作的第二持续时间期间输出第二预充电电压，所述第二预充电电压可促进电荷转移装置340在感测节点321与数字线315之间转移电荷，数字线315与存储器单元305耦合。此外，电压源333可经配置以输出第一预充电电压的第一电压范围及第二预充电电压的第二电压范围以便促进对输出电压(例如，第一预充电电压、第二预充电电压)的修整(例如，调整)从而缓解制作过程变化(例如，电荷转移装置340的阈值电压的变化)的不合意效应。

切换组件330(例如，列选择晶体管331、预充电晶体管332)可经配置以在读取操作期间将第一预充电电压及第二预充电电压施加到电荷转移装置340的节点(例如，节点370)。此外，切换组件330(例如，列选择晶体管331、预充电晶体管332)可经配置以在读取操作的第三持续时间期间将节点(例如，节点370)与电压源333解耦或隔离。举例来说，切换组件330(例如，列选择晶体管331、预充电晶体管332)可在将第一预充电电压或第二预充电电压施加到节点370(因此电荷转移装置340的节点、感测组件320的感测节点321)之后将节点370与电压源333隔离。

电路300可包含与第二节点375耦合的第四晶体管365，第二节点375与电荷转移装置340耦合。第四晶体管365可在读取操作期间在被激活时与第二电压源366(例如，补偿电压)耦合。第四晶体管365可经配置以在读取操作的一部分期间将第二节点375预充电，在所述读取操作期间，电荷转移装置340的栅极可偏置到第一电压。在一些情形中，电荷转移装置340的栅极处的第一电压可表示可为补偿电压加电荷转移装置340的阈值电压(例如，补偿电压+V_T)的电压。

此外，电路300可包含可与电荷转移装置340的栅极耦合的补偿装置345。补偿装置345可促进将电荷转移装置340的栅极偏置到第一电压。所述第一电压可基于在读取操作的补偿阶段期间第二节点375的电压加电荷转移装置340的阈值电压(例如，数字线315的预充电电压，例如Dvc2或补偿电压)。在一些情形中，统计过程变化(例如，栅极氧化物厚度的变化、离子植入条件的波动)可促成阈值电压差。

电路300还可包含经配置以对电荷转移装置340的栅极处的电压进行精细调谐及/或将电荷转移装置340的栅极处的电压维持在固定电压(例如，第一电压)的栅极电容器350。

电路300还可包含与第二节点375及数字线315耦合的隔离装置355。隔离装置355可与数字线315耦合且经配置以在被撤销激活时将第二节点375与数字线315隔离且在被激活时将第二节点375与数字线315耦合。

在一些情形中，一种存储器装置可包含：存储器单元，其与数字线耦合；感测组件，其经配置以在读取操作期间确定存储于所述存储器单元上的逻辑状态；第一晶体管，其与所述感测组件耦合且经配置以在所述数字线与所述感测组件之间转移电荷；及第二晶体管，其经配置以将所述感测组件与电压源选择性地耦合，所述电压源可经配置以在所述读取操作的第一持续时间期间将所述感测组件预充电到第一预充电电压且在所述读取操作的第二持续时间期间将所述感测组件预充电到第二预充电电压，其中所述第二晶体管可经配置以在所述读取操作期间将所述第一预充电电压及所述第二预充电电压施加到所述第一晶体管的节点。在一些情形中，所述电压源可经配置以输出所述第一预充电电压的第一电压范围及所述第二预充电电压的第二电压范围。

在一些情形中，所述第二晶体管可包含p沟道FET(例如，p型FET)且可经配置以将所述感测组件与I/O线选择性地耦合，所述I/O线可经配置以基于确定存储于所述存储器单元上的所述逻辑状态而传送与所述存储器单元的所述逻辑状态相关联的信号。在一些情形中，所述存储器装置可进一步包含经配置以将所述感测组件与I/O线选择性地耦合的第三晶体管，所述I/O线可经配置以基于确定存储于所述存储器单元上的所述逻辑状态而传送与所述存储器单元的所述逻辑状态相关联的信号。在一些情形中，所述第二晶体管可包含n沟道FET(例如，n型FET)且可经配置以在所述读取操作的第三持续时间期间基于将所述第一预充电电压或所述第二预充电电压施加到所述第一晶体管的所述节点而将所述感测组件与所述电压源解耦。

在一些情形中，所述第二晶体管可经配置以在将所述数字线与所述第一晶体管隔离之后被激活以将所述感测组件充电到所述第一预充电电压且所述第二晶体管可经配置在将所述感测组件充电到所述第一预充电电压之后被撤销激活。在一些情形中，所述第二晶体管可经配置以在将所述第一晶体管的栅极偏置到第一电压之后被激活以将所述感测组件充电到所述第二预充电电压且所述第二晶体管可经配置在将所述数字线与所述第一晶体管耦合之后被撤销激活。

图4图解说明根据本发明的方面的支持用于将感测组件充电的技术的时序图400。时序图400图解说明用以感测存储于存储器单元上的逻辑状态的读取操作的程序步骤。时序图400展示与参考图3所描述的电路300的组件及节点相关联的各种电压电平(例如，随时间而变的电压信号)以图解说明可如何执行读取操作。因此，时序图400可图解说明参考图1、2及3所描述的一或多个组件的操作。图4中所使用的时间及电压标度仅出于图解说明目的且在一些情形中可未必描绘特定值。

时序图400包含V_CT 405(例如，如参考图3所描述的节点370的电压)、V_DL 410(例如，与如参考图3所描述的数字线315相关联的电压)、V_CS 415(例如，如参考图3所描述的列选择晶体管331的栅极的电压)、V_Precharge 420(例如，如参考图3所描述的预充电晶体管332的栅极的电压)、V_ISO 425(例如，如参考图3所描述的隔离装置355的栅极的电压)、V_Comp 430(例如，施加到如参考图3所描述的补偿装置345的栅极的控制电压)及V_G4435(例如，如参考图3所描述的第四晶体管365的栅极的电压)。如本文中所使用，Von是指大于或等于晶体管的阈值电压以激活晶体管的电压。类似地，Voff是指小于晶体管的阈值电压以将晶体管撤销激活的电压。

在第一阶段450(例如，阶段1)期间，作为补偿阶段(例如，第二阶段455)的一部分或在补偿阶段(例如，第二阶段455)之前，可将节点370预充电到第一电压电平(例如，V1)。在第一阶段450期间，切换组件330可经激活以将节点370(例如，两者均与节点370耦合的电荷转移装置340及感测组件320)与电压源(例如，如参考图3所描述的电压源333)耦合。举例来说，V_CS 415对应于Von以激活可为p型FET的列选择晶体管331，或V_Precharge 420对应于Von以激活可为n型FET的预充电晶体管332。在一些情形中，列选择晶体管331可为n型FET且预充电晶体管332可为p型FET。电压源(例如，电压源333-a或电压源333-b)可输出第一预充电电压，使得切换组件330可将第一预充电电压施加到节点370—例如，V_CT 405预充电到V1(例如，1V)。

仍参考第一阶段450(例如，阶段1)，隔离装置355可经撤销激活—例如，V_ISO 425可对应于Voff以将隔离装置355撤销激活—在第一阶段450期间以将电荷转移装置340与数字线315隔离。数字线315可预充电到第三预充电电压—例如，V_DL 410预充电到V3(例如，500mV)—在第一阶段450期间。第四晶体管365可经撤销激活—例如，V_G4 435对应于Voff以将第四晶体管365撤销激活—而节点370可在第一阶段450期间预充电到第一电压(例如，V1)。另外，补偿装置345可经激活—例如，V_Comp 430对应于Von以激活补偿装置345—在第一阶段450期间以将电荷转移装置340的栅极与节点370耦合。第一阶段450可称为第一预充电持续时间或第一预充电阶段。

在一些情形中，可施加第一预充电电压以准备补偿阶段(例如，第二阶段455)，在所述补偿阶段期间，可以第一电压将电荷转移装置340的栅极偏置(例如，实现补偿)。换句话说，在第一阶段450期间确立的第一预充电电压可经确定为足够高的以在补偿阶段期间确立电荷转移装置340的栅极处的第一电压。在一些情形中，第一电压可基于电荷转移装置340的阈值电压、用于将数字线315预充电的第三预充电电压(例如，V3)或补偿电压或其任一组合。

如此，第一预充电电压(例如，1V)可经确定为大于电荷转移装置340的栅极的第一电压。在一些情形中，电压源(例如，电压源333)的输出可基于将感测节点(例如，与感测组件320的感测节点321耦合的节点370)充电到第一预充电电压而经修改为不同于第一预充电电压的电压。在一些情形中，第二预充电电压可大于第一预充电电压。

此外，第一预充电电压可经确定以避免过多电力消耗，因为节点370可在第一阶段450期间与额外组件(例如，通过经激活补偿装置345与节点370耦合的栅极电容器350)耦合。

在第二阶段455(例如，阶段2)期间，电荷转移装置340的栅极可设定到第一电压(例如，Vprep)以准备感测存储于存储器单元上的逻辑状态(例如，在第五阶段470期间)。所述第一电压可基于与电荷转移装置340相关联的阈值电压。切换组件330可在时间T2处经撤销激活—例如，V_CS 415对应于Voff以将列选择晶体管331撤销激活或V_Precharge420对应于Voff以将预充电晶体管332撤销激活—基于将节点370预充电到第一预充电电压。因此，V_CT 405可在时间T2处开始从第一预充电电压(例如，V1)减少。而且，隔离装置355可保持撤销激活—例如，V_ISO 425保持在Voff处—在第二阶段455期间以将电荷转移装置340与数字线315隔离。补偿装置345可保持激活—例如，V_Comp 430保持在Von处—直到时间T3，借此致使电荷转移装置340的栅极还偏置到V_CT 405。另外，第四晶体管365可在时间T2处被激活—例如，V_G4 435在时间T2处切换到Von以激活第四晶体管365—将恒定电压(例如，补偿电压)提供到第二节点375。V_CT 405可减少到第一电压，其中第一电压可为施加到第二节点375的电压(例如，补偿电压)及电荷转移装置340的阈值电压(V_T)(例如，第一电压可等于补偿电压加V_T)。

仍参考第二阶段455(例如，阶段2)，在时间T3处，补偿装置345可经撤销激活—例如，V_Comp 430在时间T3处切换到Voff—借此将电荷转移装置340的栅极与节点370隔离。此外，在补偿装置345于时间T3处经撤销激活之后第四晶体管365可经撤销激活—例如，V_G4 435在时间T3之后不久切换到Voff。在一些情形中，第四晶体管365的撤销激活可发生在时间T3与时间T4之间的任何时间处—例如，V_G4 435在T3与T4之间的任何时间处切换到Voff。第二阶段455可称为补偿持续时间或补偿阶段。

在第三阶段460(例如，阶段3)期间，在感测阶段(例如，第五阶段470)之前或作为感测阶段(例如，第五阶段470)的一部分，可将节点370预充电到第二电压电平(例如，V2)。在第三阶段460期间，切换组件330可经激活—例如，V_CS 415对应于Von以激活可为p型FET的列选择晶体管331，或V_Precharge 420对应于Von以激活可为n型FET的预充电晶体管332—以将节点370(例如，两者均与节点370耦合的电荷转移装置340及感测组件320)与电压源(例如，电压源333)耦合。电压源(例如，电压源333)可输出第二预充电电压，使得切换组件330可将第二预充电电压施加到节点370—例如，V_CT 405预充电到V2(例如，1.6V)。如此，V_CT 405可基于将电荷转移装置340的栅极偏置到第一电压而预充电到V2(例如，1.6V)。而且，隔离装置355可在第三阶段460期间保持撤销激活—例如，V_ISO 425保持在Voff处—以将电荷转移装置340与数字线315隔离。第三阶段460可称为第二预充电持续时间或第二预充电阶段。

在一些情形中，可施加第二预充电电压以准备在第五阶段470(例如，感测阶段)期间使用电荷转移装置340转移电荷。在一些情形中，在数字线315与感测组件320(例如，感测组件320的感测节点321)之间转移电荷可基于将节点370预充电到第二预充电电压(例如，V2)。在一些情形中，感测窗(例如，感测窗480)可与第二预充电电压与和数字线315相关联的第三预充电电压(例如，V_DL 410的V3)之间的差有关(例如，成比例)。在一些情形中，感测窗可称为存储器单元的读取窗。此外，栅极电容器350不再与节点370耦合(例如，补偿装置345在第三阶段460期间经撤销激活)，使得可缓解与将节点370预充电到第二预充电电压相关联的电力消耗。如此，第二预充电电压(例如，1.6V)可经确定为大于第一预充电电压(例如，1V)。在一些情形中，第二预充电电压(例如，1.6V)可经确定为大于数字线的第二电压，其中数字线的第二电压可基于存储于存储器单元上的逻辑状态。在一些情形中，第二预充电电压越高，感测窗480越大。然而，较高预充电电压可消耗更多电力且可增加在感测阶段(例如，第五阶段470)期间发生完全电荷转移所需要的时间。

在第四阶段465(例如，阶段4)期间，存储器单元305可通过激活单元切换组件306(例如，选择与单元切换组件306的栅极相关联的字线)而在时间T1处与数字线315耦合。V_DL 410(例如，在时间T1之前预充电到V3的V_DL 410)可基于存储于存储器单元305中的逻辑状态(例如，存储于电容器307中的电荷)而形成信号。换句话说，数字线315可基于将存储器单元305放电到数字线315上而偏置到第二电压。在一些情形中，存储于存储器单元305中的第一逻辑状态(例如，逻辑1)可致使V_DL 410从V3(例如，V_DL 410-a)上升。在其它情形中，存储于存储器单元305中的第二逻辑状态(例如，逻辑0)可使V_DL410从V3(例如，V_DL410-b)保持相对不变。在一些情形中，在第四阶段465期间与数字线315相关联的电压的形状(例如，V_DL 410的波形)可基于用于将数字线315预充电的第三预充电电压(例如，V3)而变化。而且，隔离装置355可在第四阶段465期间保持撤销激活—例如，V_ISO 425保持在Voff处—以将电荷转移装置340与数字线315隔离。换句话说，在一些情形中，将数字线315偏置到第二电压可基于将隔离装置355撤销激活。第四阶段465可称为单元转储持续时间或单元转储阶段。

在一些情形中，第四阶段465可与第一阶段450的一部分(例如，从时间T1到时间T2)、第二阶段455的一部分(例如，从时间T2到时间T4)及第三阶段460的一部分(例如，从T4到时间T5)重叠，因为隔离装置355经撤销激活—例如，V_ISO 425保持在Voff处以使隔离装置355保持撤销激活—以在第一阶段450、第二阶段455及第三阶段460期间将数字线315与电荷转移装置340隔离。换句话说，经撤销激活隔离装置355可促进基于在时间T1处将存储器单元305放电到数字线315上而将数字线315同时偏置(例如，在第四阶段465期间将数字线315偏置到第二电压，数字线315在时间T1之前可已预充电到V3(例如，500mV))。

在一些情形中，第四阶段465可发生在第二阶段455完成之后。举例来说，通过将存储器单元305放电到数字线315上而将数字线315偏置到第二电压可基于将电荷转移装置340的栅极偏置到第一电压。在一些情形中，替代使用第四晶体管365及第二电压源366(例如，补偿电压)，可使用数字线315来设定电荷转移装置340的栅极处的第一电压。在此些情形中，第五晶体管385可经激活以将数字线315与电压源386(例如，Dvc2)耦合。另外，隔离装置355可经激活以在第二阶段455的一部分期间将数字线315(例如，与Dvc2耦合的数字线315)与第二节点375耦合。如此，电荷转移装置340的栅极处的第一电压可表示可为Dvc2加电荷转移装置340的阈值电压(例如，Dvc2+V_T)的电压。

在第五阶段470(例如，阶段5)期间，可在节点370与数字线315之间转移电荷，可感测节点370上的信号，且可基于所述感测而确定存储器单元的逻辑状态。在第五阶段470期间，可使用电荷转移装置340在数字线315与节点370(例如，感测组件320的感测节点321)之间转移电荷。在一些情形中，隔离装置355可在时间T5处被激活—例如，V_ISO 425切换到Von以激活隔离装置355—以在第二节点375处将数字线315(例如，在第四阶段465期间已形成与存储于存储器单元305中的逻辑状态对应的信号的V_DL 410)与电荷转移装置340(例如，其栅极以第一电压偏置的电荷转移装置340)耦合。换句话说，在数字线(例如，偏置到可表示存储于存储器单元305中的逻辑状态或与所述逻辑状态有关的第二电压的数字线315)与节点370(例如，感测组件320的感测节点321)之间转移电荷可基于在时间T5处激活隔离装置355。第五阶段470可称为感测持续时间或感测阶段。

在一些情形中，切换组件330可在时间T5处基于将节点370(例如，感测组件320的感测节点321)充电到第二预充电电压(例如，V2)而经撤销激活—例如，V_CS 415在时间T5处切换到Voff以将列选择晶体管331撤销激活或V_Precharge 420在时间T5处切换到Voff以将预充电晶体管332撤销激活。因此，V_CT 405可开始从第二预充电电压(例如，V2)减少。

在一些情形中，将电荷转移装置340与已由存储第一逻辑状态(例如，逻辑1)的存储器单元305偏置(例如，用虚线描绘的V_DL 410-a)的数字线315耦合可致使电荷转移装置340不太导电(例如，经撤销激活)。在其它情形中，将电荷转移装置340与已由存储第二逻辑状态(例如，逻辑0)的存储器单元305偏置(例如，用实线描绘的V_DL 410-b)的数字线315耦合可在第五阶段470之前将电荷转移装置340维持为一直导电的(例如，经激活)。因此，当电荷转移装置340基于存储于存储器单元305中的不同逻辑状态而在时间T5处与数字线315耦合时，V_CT 405可基于电荷转移装置340可导电如何(例如，经激活或撤销激活)而展现不同减小速率，例如，用虚线描绘的V_CT 405-a、用实线描绘的V_CT 405-b。

换句话说，电荷转移装置340可基于存储于存储器单元305中的逻辑状态而在数字线315与感测组件320的感测节点321之间转移电荷。在一些情形中，使用电荷转移装置340在数字线315与感测组件320的感测节点321之间转移电荷可基于数字线315的第二电压小于电荷转移装置340的栅极上的第一电压。

在一些情形中，在第五阶段470期间确立的第一逻辑状态与第二逻辑状态之间的V_CT 405的电压差可称为感测窗(例如，感测窗480)。举例来说，感测窗可为大约500mV。在一些情形中，参考电压(例如，Vref)可经确定为在感测窗的中点附近的电压。举例来说，参考电压可经确定为600mV，其可对应于在感测窗480的中点附近的电压(例如，对应于第一逻辑状态的V_CT 405与对应于第二逻辑状态的V_CT 405的差)。

在时间T6处，感测组件320可锁存在感测节点321处确立的信号。如本文中所描述，在读取操作期间的锁存步骤可指检测及放大信号(例如，相对于参考节点322的感测节点321处的信号)差的感测组件320的各种晶体管或放大器。在一些情形中，第六晶体管390可在锁存步骤之前将参考电压耦合到感测组件320的参考节点322。从时间T6到时间T7的持续时间可经确定以提供使感测组件320的晶体管或放大器足以检测及放大信号差以在锁存步骤期间确定存储器单元305的逻辑状态的时间。换句话说，可基于在数字线315与感测组件320的感测节点321之间转移电荷而确定存储于存储器单元305上的逻辑状态。如本文中所描述，第五阶段470可称为感测持续时间或感测阶段。

在一些情形中，切换组件330可包含可经配置以将I/O线(例如，如参考图3所描述的LIO)与感测节点(例如，感测组件320的感测节点321)选择性地耦合的列选择晶体管(例如，如参考图3所描述的列选择晶体管331)。在一些情形中，I/O线可经配置以基于确定存储于存储器单元上的逻辑状态而传送与存储器单元的逻辑状态相关联的信号。在一些情形中，切换组件330可包含列选择晶体管(例如，如参考图3所描述的列选择晶体管331)及预充电晶体管(例如，如参考图3所描述的预充电晶体管332)。在此些情形中，列选择晶体管(例如，列选择晶体管331)可经激活以在确定存储于存储器单元(例如，存储器单元305)上的逻辑状态之后将感测节点(例如，感测组件320的感测节点321)与I/O线耦合。

在一些情形中，可使用时序图400的程序步骤读取经配置以存储三个或多于三个不同逻辑状态的存储器单元。在此些情形中，多于一个感测组件(例如，参考图3所描述的感测组件320)可与节点370耦合(例如，通过电荷转移装置340及隔离装置355与存储器单元305耦合)。在一些实例中，每一感测组件可具有相同参考电压(例如，Vref)。在一些实例中，第一感测组件可在第五阶段470期间在第一时间处锁存且第二感测组件可在第五阶段470期间在第一时间之后的第二时间处锁存。由于V_CT 405可在第五阶段470期间基于存储于存储器单元305中的逻辑状态(例如，基于电荷转移装置340可基于存储于存储器单元305中的逻辑状态而导电如何)而减少，因此第一感测组件及第二感测组件可检测节点370上的不同电压。在一些实例中，隔离装置(例如，类似于隔离装置355)可添加于节点370与感测组件(例如，第一感测组件及第二感测组件)之间，使得节点370可在不同时间处与感测组件耦合。此外，额外隔离装置可由经配置以在不同时间处将不同隔离装置激活(或撤销激活)的定时组件控制。在此些实例中，第一感测组件及第二感测组件两者均可经配置以将节点370上的信号与同一固定参考电压(但在不同时间处)进行比较。在其它实例中，第一感测组件及第二感测组件可在同一时间进行锁存。在此些实例中，感测组件可将节点370上的信号与不同参考电压进行比较。在一些实例中，可在读取操作期间基于第一感测组件的输出而修改由第二感测组件使用的第二参考电压。

两个感测组件的输出的组合可检测存储于存储器单元305中的三个或多于三个状态(例如，逻辑状态11、10及00)，其中第一数字对应于第一感测组件关于Vref的锁存事件且第二数字对应于第二感测组件关于Vref的锁存事件。如此，三个或多于三个相异状态(替代如图4中所描绘的两个相异状态)可经确定为与存储器单元305相关联且因此多于一个数字数据位可存储于存储器单元305(例如，多级单元)中。

图5展示根据本发明的方面的支持用于将感测组件充电的技术的装置505的示范性框图500。装置505可为控制器(例如，如参考图1及2所描述的装置存储器控制器155、本地存储器控制器165、本地存储器控制器260)的方面的实例。装置505可包含充电组件510、偏置组件515、转移组件520及读取组件525。这些组件中的每一者可彼此直接或间接进行通信(例如，经由一或多个总线)。

充电组件510可将感测组件的感测节点充电到第一预充电电压，其中所述感测节点可与第一晶体管及第二晶体管耦合，所述第二晶体管可经配置以将感测节点与电压源选择性地耦合。在一些情形中，充电组件510可基于将第一晶体管的栅极偏置到第一电压而将感测节点充电到不同于第一预充电电压的第二预充电电压。在一些情形中，充电组件510可基于将感测节点充电到第一预充电电压而将电压源的输出修改为不同于第一预充电电压的电压。在一些情形中，第二预充电电压可大于第一预充电电压。在一些情形中，第一预充电电压可大于第一晶体管的栅极的第一电压。在一些情形中，第二预充电电压可大于数字线的第二电压，数字线的第二电压基于存储于存储器单元上的逻辑状态。

偏置组件515可基于将感测节点充电到第一预充电电压而将第一晶体管的栅极偏置到第一电压。在一些情形中，偏置组件515可激活第二晶体管以将感测节点与可经配置以在读取操作的第一持续时间期间输出第一预充电电压的电压源耦合，其中将感测节点充电到第一预充电电压可基于激活第二晶体管。在一些情形中，偏置组件515可在第一持续时间之后将第二晶体管撤销激活，其中将第一晶体管的栅极偏置到第一电压可基于将第二晶体管撤销激活。

在一些情形中，偏置组件515可激活第二晶体管以将感测节点与可经配置以在读取操作的第二持续时间期间输出第二预充电电压的电压源耦合，其中将感测节点充电到第二预充电电压可基于激活第二晶体管。在一些情形中，偏置组件515可在基于将感测节点充电到第二预充电电压而将感测节点与数字线耦合之前将第二晶体管撤销激活。在一些情形中，第二晶体管可为经配置以将I/O线与感测节点选择性地耦合的列选择晶体管。在一些情形中，偏置组件515可激活第三晶体管，所述第三晶体管与感测节点耦合且经配置以在确定存储于存储器单元上的逻辑状态之后将感测节点与I/O线选择性地耦合。

转移组件520可基于将感测节点充电到第二预充电电压而将感测节点与相关联于存储器单元的数字线耦合。在一些情形中，转移组件520可基于将感测节点与数字线耦合而使用第一晶体管在数字线与感测节点之间转移电荷，其中确定存储于存储器单元上的逻辑状态可基于转移电荷。

读取组件525可基于将感测节点与数字线耦合而确定存储于存储器单元上的逻辑状态。

图6展示图解说明根据本发明的方面的支持用于将感测组件充电的技术的方法600的流程图。方法600的操作可由如本文中所描述的控制器或其组件实施。举例来说，方法600的操作可由控制器(例如，如参考图1及2所描述的装置存储器控制器155、本地存储器控制器165、本地存储器控制器260)执行。在一些实例中，控制器可执行一组指令以控制存储器阵列的功能元件执行本文中所描述的功能。另外或替代地，控制器可使用专用硬件来执行本文中所描述的功能的方面。

在605处，方法可包含将感测组件的感测节点充电到第一预充电电压，所述感测节点与第一晶体管及第二晶体管耦合，所述第二晶体管可经配置以将感测节点与电压源选择性地耦合。在一些实例中，605的操作的方面可由如参考图5所描述的充电组件510执行。

在610处，方法可包含基于将感测节点充电到第一预充电电压而将第一晶体管的栅极偏置到第一电压。在一些实例中，610的操作的方面可由如参考图5所描述的偏置组件515执行。

在615处，方法可包含基于将第一晶体管的栅极偏置到第一电压而将感测节点充电到不同于第一预充电电压的第二预充电电压。在一些实例中，615的操作的方面可由如参考图5所描述的充电组件510执行。

在620处，方法可包含基于将感测节点充电到第二预充电电压而将感测节点与相关联于存储器单元的数字线耦合。在一些实例中，620的操作的方面可由如参考图5所描述的转移组件520执行。

在625处，方法可包含基于将感测节点与数字线耦合而确定存储于存储器单元上的逻辑状态。在一些实例中，625的操作的方面可由如参考图5所描述的读取组件525执行。

描述一种用于执行一或若干方法(例如方法600)的设备。所述设备可包含：用于将感测组件的感测节点充电到第一预充电电压的构件，所述感测节点与第一晶体管及第二晶体管耦合，所述第二晶体管可经配置以将所述感测节点与电压源选择性地耦合；用于基于将所述感测节点充电到所述第一预充电电压而将所述第一晶体管的栅极偏置到第一电压的构件；用于基于将所述第一晶体管的所述栅极偏置到所述第一电压而将所述感测节点充电到不同于所述第一预充电电压的第二预充电电压的构件；用于基于将所述感测节点充电到所述第二预充电电压而将所述感测节点与相关联于存储器单元的数字线耦合的构件；及用于基于将所述感测节点与所述数字线耦合而确定存储于所述存储器单元上的逻辑状态的构件。

描述用于执行一或若干方法(例如方法600)的另一设备。所述设备可包含存储器阵列及与所述存储器阵列进行电子通信的控制器，其中所述本地存储器控制器可为可操作的以：将感测组件的感测节点充电到第一预充电电压，所述感测节点与第一晶体管及第二晶体管耦合，所述第二晶体管可经配置以将所述感测节点与电压源选择性地耦合；基于将所述感测节点充电到所述第一预充电电压而将所述第一晶体管的栅极偏置到第一电压；基于将所述第一晶体管的所述栅极偏置到所述第一电压而将所述感测节点充电到不同于所述第一预充电电压的第二预充电电压；基于将所述感测节点充电到所述第二预充电电压而将所述感测节点与相关联于存储器单元的数字线耦合；且基于将所述感测节点与所述数字线耦合而确定存储于所述存储器单元上的逻辑状态。

本文中所描述的方法600及设备的一些实例可进一步包含用于激活第二晶体管以将感测节点与可经配置以在读取操作的第一持续时间期间输出第一预充电电压的电压源耦合的过程、特征、构件或指令，其中将感测节点充电到第一预充电电压可基于激活第二晶体管。本文中所描述的方法600及设备的一些实例可进一步包含用于在第一持续时间之后将第二晶体管撤销激活的过程、特征、构件或指令，其中将第一晶体管的栅极偏置到第一电压可基于将第二晶体管撤销激活。

本文中所描述的方法600及设备的一些实例可进一步包含用于激活第二晶体管以将感测节点与可经配置以在读取操作的第二持续时间期间输出第二预充电电压的电压源耦合的过程、特征、构件或指令，其中将感测节点充电到第二预充电电压可基于激活第二晶体管。本文中所描述的方法600及设备的一些实例可进一步包含用于在基于将感测节点充电到第二预充电电压而将感测节点与数字线耦合之前将第二晶体管撤销激活的过程、特征、构件或指令。

本文中所描述的方法600及设备的一些实例可进一步包含用于基于将感测节点与数字线耦合而使用第一晶体管在数字线与感测节点之间转移电荷的过程、特征、构件或指令，其中确定存储于存储器单元上的逻辑状态可基于转移电荷。

在本文中所描述的方法600及设备的一些实例中，第二晶体管可为经配置以将I/O线与感测节点选择性地耦合的列选择晶体管。

本文中所描述的方法600及设备的一些实例可进一步包含用于激活第三晶体管的过程、特征、构件或指令，所述第三晶体管与感测节点耦合且经配置以在确定存储于存储器单元上的逻辑状态之后将感测节点与I/O线选择性地耦合。

本文中所描述的方法600及设备的一些实例可进一步包含用于基于将感测节点充电到第一预充电电压而将电压源的输出修改为不同于第一预充电电压的电压的过程、特征、构件或指令。

在本文中所描述的方法600及设备的一些实例中，第二预充电电压可大于第一预充电电压。在本文中所描述的方法600及设备的一些实例中，第一预充电电压可大于第一晶体管的栅极的第一电压。在本文中所描述的方法600及设备的一些实例中，第二预充电电压可大于数字线的第二电压，数字线的第二电压基于存储于存储器单元上的逻辑状态。

图7展示图解说明根据本发明的方面的支持用于将感测组件充电的技术的方法700的流程图。方法700的操作可由如本文中所描述的控制器或其组件实施。举例来说，方法700的操作可由控制器(例如，装置存储器控制器155、本地存储器控制器165、本地存储器控制器260，如参考图1及2所描述)执行。在一些实例中，控制器可执行一组指令以控制存储器阵列的功能元件执行本文中所描述的功能。另外或替代地，控制器可使用专用硬件来执行本文中所描述的功能的方面。

在705处，控制器可激活第二晶体管以将感测组件的感测节点与可经配置以在读取操作的第一持续时间期间输出第一预充电电压的电压源耦合，其中所述第二晶体管可经配置以将感测节点与电压源选择性地耦合。在一些实例中，705的操作的方面可由如参考图5所描述的偏置组件515执行。

在710处，控制器可基于激活第二晶体管而将感测节点充电到第一预充电电压，所述感测节点与第一晶体管及第二晶体管耦合。在一些实例中，710的操作的方面可由如参考图5所描述的充电组件510执行。

在715处，控制器可基于将感测节点充电到第一预充电电压而将第一晶体管的栅极偏置到第一电压。在一些实例中，715的操作的方面可由如参考图5所描述的偏置组件515执行。

在720处，控制器可基于将第一晶体管的栅极偏置到第一电压而将感测节点充电到不同于第一预充电电压的第二预充电电压。在一些实例中，720的操作的方面可由如参考图5所描述的充电组件510执行。

在725处，控制器可基于将感测节点充电到第二预充电电压而将感测节点与相关联于存储器单元的数字线耦合。在一些实例中，725的操作的方面可由如参考图5所描述的转移组件520执行。

在730处，控制器可基于将感测节点与数字线耦合而确定存储于存储器单元上的逻辑状态。在一些实例中，730的操作的方面可由如参考图5所描述的读取组件525执行。

描述一种用于执行一或若干方法(例如方法600或方法700)的设备。所述设备可包含：用于激活第二晶体管以将感测组件的感测节点与可经配置以在读取操作的第一持续时间期间输出第一预充电电压的电压源耦合的构件，其中所述第二晶体管可经配置以将所述感测节点与所述电压源选择性地耦合；用于基于激活所述第二晶体管而将所述感测节点充电到所述第一预充电电压的构件，所述感测节点与第一晶体管及所述第二晶体管耦合；用于基于将所述感测节点充电到所述第一预充电电压而将所述第一晶体管的栅极偏置到第一电压的构件；用于基于将所述第一晶体管的所述栅极偏置到所述第一电压而将所述感测节点充电到不同于所述第一预充电电压的第二预充电电压的构件；用于基于将所述感测节点充电到所述第二预充电电压而将所述感测节点与相关联于存储器单元的数字线耦合的构件；及用于基于将所述感测节点与所述数字线耦合而确定存储于所述存储器单元上的逻辑状态的构件。

描述用于执行一或若干方法(例如方法600或方法700)的另一设备。所述设备可包含存储器阵列及与所述存储器阵列进行电子通信的本地存储器控制器，其中所述本地存储器控制器可为可操作的以激活第二晶体管以将感测组件的感测节点与可经配置以在读取操作的第一持续时间期间输出第一预充电电压的电压源耦合，其中所述第二晶体管可经配置以：将所述感测节点与所述电压源选择性地耦合；基于激活所述第二晶体管而将所述感测节点充电到所述第一预充电电压，所述感测节点与第一晶体管及所述第二晶体管耦合；基于将所述感测节点充电到所述第一预充电电压而将所述第一晶体管的栅极偏置到第一电压；基于将所述第一晶体管的所述栅极偏置到所述第一电压而将所述感测节点充电到不同于所述第一预充电电压的第二预充电电压；基于将所述感测节点充电到所述第二预充电电压而将所述感测节点与相关联于存储器单元的数字线耦合；及基于将所述感测节点与所述数字线耦合而确定存储于所述存储器单元上的逻辑状态。

描述用于执行一或若干方法(例如方法600或方法700)的另一设备。所述设备可包含：存储器单元，其与数字线耦合；感测组件，其包括感测节点且经配置以在读取操作期间确定存储于所述存储器单元上的逻辑状态，所述感测节点与第一晶体管及第二晶体管耦合，所述第二晶体管经配置以将所述感测节点与电压源选择性地耦合；及控制器，其与所述存储器单元及所述感测组件耦合。所述控制器可经配置以：将所述感测节点充电到第一预充电电压；至少部分地基于将所述感测节点充电到所述第一预充电电压而将所述第一晶体管的栅极偏置到第一电压；至少部分地基于将所述第一晶体管的所述栅极偏置到所述第一电压而将所述感测节点充电到不同于所述第一预充电电压的第二预充电电压；至少部分地基于将所述感测节点充电到所述第二预充电电压而将所述感测节点与所述数字线耦合；且至少部分地基于将所述感测节点与所述数字线耦合而确定存储于所述存储器单元上的所述逻辑状态。

在一些实例中，所述设备可包含：用于将所述感测节点充电到第一预充电电压的构件；用于至少部分地基于将所述感测节点充电到所述第一预充电电压而将所述第一晶体管的栅极偏置到第一电压的构件；用于至少部分地基于将所述第一晶体管的所述栅极偏置到所述第一电压而将所述感测节点充电到不同于所述第一预充电电压的第二预充电电压的构件；用于至少部分地基于将所述感测节点充电到所述第二预充电电压而将所述感测节点与所述数字线耦合的构件；及用于至少部分地基于将所述感测节点与所述数字线耦合而确定存储于所述存储器单元上的所述逻辑状态的构件。

应注意，本文中所描述的方法描述可能的实施方案，且可重新布置或以其它方式修改操作及步骤，并且其它实施方案也为可能的。此外，可将来自方法中的两者或多于两者的方面组合。

描述一种用于执行一或若干方法(例如方法600或方法700)的设备。所述设备可为存储器装置，所述存储器装置包含：存储器单元，其与数字线耦合；感测组件，其经配置以在读取操作期间确定存储于所述存储器单元上的逻辑状态；第一晶体管，其与所述感测组件耦合且经配置以在所述数字线与所述感测组件之间转移电荷；及第二晶体管，其经配置以将所述感测组件与电压源选择性地耦合，所述电压源经配置以在所述读取操作的第一持续时间期间将所述感测组件预充电到第一预充电电压且在所述读取操作的第二持续时间期间将所述感测组件预充电到第二预充电电压，其中所述第二晶体管经配置以在所述读取操作期间将所述第一预充电电压及所述第二预充电电压施加到所述第一晶体管的节点。

在一些实例中，所述第二晶体管可为经配置以将所述感测组件与I/O线选择性地耦合的p沟道FET，所述I/O线经配置以至少部分地基于确定存储于所述存储器单元上的所述逻辑状态而传送与所述存储器单元的所述逻辑状态相关联的信号。在一些实例中，所述存储器装置可包含经配置以将所述感测组件与I/O线选择性地耦合的第三晶体管，所述I/O线经配置以至少部分地基于确定存储于所述存储器单元上的所述逻辑状态而传送与所述存储器单元的所述逻辑状态相关联的信号。

在一些实例中，所述第二晶体管为n沟道FET，所述n沟道FET经配置以在所述读取操作的第三持续时间期间至少部分地基于将所述第一预充电电压或所述第二预充电电压施加到所述第一晶体管的所述节点而将所述感测组件与所述电压源解耦。在一些实例中，所述存储器装置可包含为经配置以将所述感测组件与I/O线选择性地耦合的p沟道FET的第三晶体管，所述I/O线经配置以至少部分地基于确定存储于所述存储器单元上的所述逻辑状态而传送与所述存储器单元的所述逻辑状态相关联的信号。

在所述存储器装置的一些实例中，所述第二晶体管经配置以在将所述数字线与所述第一晶体管隔离之后被激活以将所述感测组件充电到所述第一预充电电压。在所述存储器装置的一些实例中，所述第二晶体管经配置在将所述感测组件充电到所述第一预充电电压之后被撤销激活。

在所述存储器装置的一些实例中，所述第二晶体管经配置以在将所述第一晶体管的栅极偏置到第一电压之后被激活以将所述感测组件充电到所述第二预充电电压。在所述存储器装置的一些实例中，所述第二晶体管经配置在将所述数字线与所述第一晶体管耦合之前被撤销激活。

在所述存储器装置的一些实例中，所述电压源经配置以输出所述第一预充电电压的第一电压范围及所述第二预充电电压的第二电压范围。

可使用各种不同技艺及技术中的任一者来表示本文中所描述的信息及信号。举例来说，可贯穿以上描述提及的数据、指令、命令、信息、信号、位、符号及芯片可由电压、电流、电磁波、磁场或粒子、光场或粒子或者其任何组合表示。一些图式可将信号图解说明为单个信号；然而，所属领域的技术人员将理解，信号可表示信号总线，其中所述总线可具有各种位宽度。

如本文中所使用，术语“虚拟接地”是指电路的被保持在大约零伏特(0V)的电压但不与接地直接耦合的节点。因此，虚拟接地的电压可暂时波动且在稳定状态时返回到大约0V。虚拟接地可使用各种电子电路元件(例如由运算放大器及电阻器组成的分压器)来实施。其它实施方案也为可能的。“虚拟接地”或“虚拟地接地”意指连接到大约0V。

术语“电子通信”、“导电接触”、“连接”及“耦合”可指组件之间的关系，所述关系支持组件之间的信号流动。如果在组件之间存在可在任何时间均支持组件之间的信号流动的任何导电路径，那么所述组件被视为彼此进行电子通信(或彼此导电接触或者彼此连接或耦合)。在任何给定时间，彼此进行电子通信(或彼此导电接触或者彼此连接或耦合)的组件之间的导电路径可基于包含所述经连接组件的装置的操作而为断开电路或闭合电路。经连接组件之间的导电路径可为组件之间的直接导电路径或经连接组件之间的导电路径可为可包含中间组件(例如开关、晶体管或其它组件)的间接导电路径。在一些情形中，可(举例来说)使用一或多个中间组件(例如开关或晶体管)来中断经连接组件之间的信号流动达一段时间。

术语“耦合”是指从组件之间的断开电路关系移动到组件之间的闭合电路关系的条件，在所述断开电路关系中，信号目前不能够经由导电路径而在组件之间传递，在所述闭合电路关系中，信号能够经由导电路径而在组件之间传递。当组件(例如控制器)将其它组件耦合在一起时，所述组件起始如下改变：允许信号经由先前不准许信号流动的导电路径而在所述其它组件之间流动。

术语“隔离”是指组件之间的关系，在所述关系中，信号目前不能够在组件之间流动。如果在组件之间存在断开电路，那么所述组件为彼此隔离。举例来说，当定位于两个组件之间的开关为断开时，由所述开关分离的所述组件为彼此隔离。当控制器隔离两个组件时，控制器影响如下改变：使用先前准许信号流动的导电路径来阻止信号在组件之间流动。

本文中所使用的术语“层”是指几何结构的层次或薄片。每一层可具有三个尺寸(例如，高度、宽度及深度)且可覆盖表面的至少一部分。举例来说，层可为其中两个尺寸大于第三尺寸的三维结构(例如，薄膜)。层可包含不同元件、组件及/或材料。在一些情形中，一个层可由两个或多于两个子层组成。在附图中的一些附图中，出于图解说明的目的而描绘三维层的两个尺寸。然而，所属领域的技术人员将认识到，层本质上为三维的。

如本文中所使用，术语“大体上”意指经修饰特性(例如，由术语大体上修饰的动词或形容词)不需要为绝对的，但充分接近以实现所述特性的优点。

本文中所论述的装置(包含存储器阵列)可形成于半导体衬底(例如硅、锗、硅锗合金、砷化镓、氮化镓等)上。在一些情形中，衬底为半导体晶片。在其它情形中，衬底可为绝缘体上硅(SOI)衬底(例如玻璃上硅(SOG)或蓝宝石上硅(SOP))，或另一衬底上的半导体材料的外延层。可通过使用各种化学物质(包含但不限于磷、硼或砷)进行的掺杂来控制衬底或衬底的子区域的导电性。可在衬底的初始形成或生长期间通过离子植入或通过任何其它掺杂手段而执行掺杂。

本文中所论述的切换组件或晶体管可表示场效晶体管(FET)且包括三端子装置，所述三端子装置包含源极、漏极及栅极。所述端子可通过导电材料(例如，金属)而连接到其它电子元件。源极及漏极可为导电的且可包括重掺杂(例如，简并)的半导体区域。源极及漏极可由轻掺杂的半导体区域或沟道分离。如果沟道为n型(即，大多数载子为信号)，那么FET可称为n型FET。如果沟道为p型(即，大多数载子为空穴)，那么FET可称为p型FET。沟道可由绝缘栅极氧化物封盖。可通过将电压施加到栅极而控制沟道导电性。举例来说，将正电压或负电压分别施加到n型FET或p型FET可导致沟道变为导电的。当将大于或等于晶体管的阈值电压的电压施加到晶体管栅极时，晶体管可被“接通”或“激活”。当将小于晶体管的阈值电压的电压施加到晶体管栅极时，晶体管可被“关断”或“撤销激活”。

本文中所陈述的描述结合附图描述了实例性配置且不表示可被实施或在权利要求书的范围内的所有实例。本文中所使用的术语“示范性”意指“用作实例、例子或图解说明”，而非“优选的”或“比其它实例有利”。详细描述包含特定细节以提供对所描述技术的理解。然而，可在无这些特定细节的情况下实践这些技术。在一些例子中，以框图形式展示众所周知的结构及装置以避免使所描述实例的概念模糊。

在附图中，类似组件或特征可具有相同参考标签。此外，可通过在参考标签后接着破折号及在类似组件当中进行区分的第二标签而区分同一类型的各种组件。如果在说明书中仅使用第一参考标签，那么描述可适用于具有相同第一参考标签的类似组件中的任一者而无论第二参考标签如何。

可使用各种不同技艺及技术中的任一者来表示本文中所描述的信息及信号。举例来说，可贯穿以上描述提及的数据、指令、命令、信息、信号、位、符号及芯片可由电压、电流、电磁波、磁场或粒子、光场或粒子或者其任何组合表示。

结合本文中的本发明描述的各种说明性块及模块可利用经设计以执行本文中所描述的功能的通用处理器、DSP、ASIC及FPGA或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或者其任何组合来实施或执行。通用处理器可为微处理器，但在替代方案中，处理器可为任何常规处理器、控制器、微控制器或状态机。处理器也可实施为计算装置的组合(例如，DSP与微处理器的组合、多个微处理器的组合、一或多个微处理器与DSP核心的联合或任何其它此配置)。

本文中所描述的功能可以硬件、由处理器执行的软件、固件或其任何组合来实施。如果以由处理器执行的软件实施，那么所述功能可作为一或多个指令或代码存储于计算机可读媒体上或经由计算机可读媒体发射。其它实例及实施方案在本发明及所附权利要求书的范围内。举例来说，由于软件的性质，因此上文所描述的功能可使用由处理器执行的软件、硬件、固件、硬连线或这些各种中的任何者的组合来实施。实施功能的特征还可物理地位于各种位置处，包含经分布使得功能的部分在不同物理位置处实施。而且，如本文中所使用且包含于权利要求书中，如项目列表(举例来说，前面有例如“…中的至少一者”或“…中的一或多者”等短语的项目列表)中所使用的“或”指示包含性列表，使得(举例来说)A、B或C中的至少一者的列表意指A或B或C，或者AB或AC或BC，或者ABC(即，A及B及C)。而且，如本文中所使用，短语“基于”不应被解释为参考封闭的条件集合。举例来说，被描述为“基于条件A”的示范性步骤可基于条件A及条件B两者，此并不背离本发明的范围。换句话说，如本文中所使用，应以与短语“至少部分地基于”相同的方式来解释短语“基于”。

提供本文中的描述以使得所属领域的技术人员能够做出或使用本发明。所属领域的技术人员将明了对本发明的各种修改，且本文中所界定的通用原理可应用于其它变化，此并不背离本发明的范围。因此，本发明不限于本文中所描述的实例及设计，而是应被赋予与本文中所揭示的原理及新颖特征一致的最宽广范围。

Claims (20)

1.一种方法，其包括：

将感测组件的感测节点充电到第一预充电电压，所述感测节点与第一晶体管及第二晶体管耦合，所述第二晶体管经配置以将所述感测节点与电压源选择性地耦合；

至少部分地基于将所述感测节点充电到所述第一预充电电压而将所述第一晶体管的栅极偏置到第一电压；

至少部分地基于将所述第一晶体管的所述栅极偏置到所述第一电压而将所述感测节点充电到不同于所述第一预充电电压的第二预充电电压；

至少部分地基于将所述感测节点充电到所述第二预充电电压而将所述感测节点与相关联于存储器单元的数字线耦合；及

至少部分地基于将所述感测节点与所述数字线耦合而确定存储于所述存储器单元上的逻辑状态。

2.根据权利要求1所述的方法，其进一步包括：

激活所述第二晶体管以将所述感测节点与经配置以在读取操作的第一持续时间期间输出所述第一预充电电压的所述电压源耦合，其中将所述感测节点充电到所述第一预充电电压至少部分地基于激活所述第二晶体管。

3.根据权利要求2所述的方法，其进一步包括：

在所述第一持续时间之后将所述第二晶体管撤销激活，其中将所述第一晶体管的所述栅极偏置到所述第一电压至少部分地基于将所述第二晶体管撤销激活。

4.根据权利要求1所述的方法，其进一步包括：

激活所述第二晶体管以将所述感测节点与经配置以在读取操作的第二持续时间期间输出所述第二预充电电压的所述电压源耦合，其中将所述感测节点充电到所述第二预充电电压至少部分地基于激活所述第二晶体管。

5.根据权利要求4所述的方法，其进一步包括：

至少部分地基于将所述感测节点充电到所述第二预充电电压而在将所述感测节点与所述数字线耦合之前将所述第二晶体管撤销激活。

6.根据权利要求1所述的方法，其进一步包括：

至少部分地基于将所述感测节点与所述数字线耦合而使用所述第一晶体管在所述数字线与所述感测节点之间转移电荷，其中确定存储于所述存储器单元上的所述逻辑状态至少部分地基于转移所述电荷。

7.根据权利要求1所述的方法，其中：

所述第二晶体管为经配置以将输入/输出I/O线与所述感测节点选择性地耦合的列选择晶体管。

8.根据权利要求1所述的方法，其进一步包括：

激活第三晶体管，所述第三晶体管与所述感测节点耦合且经配置以在确定存储于所述存储器单元上的所述逻辑状态之后将所述感测节点与输入/输出I/O线选择性地耦合。

9.根据权利要求1所述的方法，其进一步包括：

至少部分地基于将所述感测节点充电到所述第一预充电电压而将所述电压源的输出修改为不同于所述第一预充电电压的电压。

10.根据权利要求1所述的方法，其中所述第二预充电电压大于所述第一预充电电压；且所述第一预充电电压大于所述第一晶体管的所述栅极的所述第一电压。

11.根据权利要求1所述的方法，其中所述第二预充电电压大于所述数字线的第二电压，所述数字线的所述第二电压至少部分地基于存储于所述存储器单元上的所述逻辑状态。

12.一种存储器装置，其包括：

存储器单元，其与数字线耦合；

感测组件，其经配置以在读取操作期间确定存储于所述存储器单元上的逻辑状态；

第一晶体管，其与所述感测组件耦合且经配置以在所述数字线与所述感测组件之间转移电荷；及

第二晶体管，其经配置以将所述感测组件与电压源选择性地耦合，所述电压源经配置以在所述读取操作的第一持续时间期间将所述感测组件预充电到第一预充电电压且在所述读取操作的第二持续时间期间将所述感测组件预充电到第二预充电电压，其中所述第二晶体管经配置以在所述读取操作期间将所述第一预充电电压及所述第二预充电电压施加到所述第一晶体管的节点。

13.根据权利要求12所述的存储器装置，其中所述第二晶体管包括：

p沟道场效晶体管FET，且经配置以将所述感测组件与输入/输出I/O线选择性地耦合，所述输入/输出I/O线经配置以至少部分地基于确定存储于所述存储器单元上的所述逻辑状态而传送与所述存储器单元的所述逻辑状态相关联的信号。

14.根据权利要求12所述的存储器装置，其进一步包括：

第三晶体管，其经配置以将所述感测组件与输入/输出I/O线选择性地耦合，所述输入/输出I/O线经配置以至少部分地基于确定存储于所述存储器单元上的所述逻辑状态而传送与所述存储器单元的所述逻辑状态相关联的信号。

15.根据权利要求12所述的存储器装置，其中所述第二晶体管包括n沟道场效晶体管FET，且经配置以在所述读取操作的第三持续时间期间至少部分地基于将所述第一预充电电压或所述第二预充电电压施加到所述第一晶体管的所述节点而将所述感测组件与所述电压源解耦。

16.根据权利要求15所述的存储器装置，其进一步包括：

第三晶体管，其包括p沟道场效晶体管FET且经配置以将所述感测组件与输入/输出I/O线选择性地耦合，所述输入/输出I/O线经配置以至少部分地基于确定存储于所述存储器单元上的所述逻辑状态而传送与所述存储器单元的所述逻辑状态相关联的信号。

17.根据权利要求12所述的存储器装置，其中：

所述第二晶体管经配置以在将所述数字线与所述第一晶体管隔离之后被激活以将所述感测组件充电到所述第一预充电电压；且

所述第二晶体管经配置以在将所述感测组件充电到所述第一预充电电压之后被撤销激活。

18.根据权利要求12所述的存储器装置，其中：

所述第二晶体管经配置以在将所述第一晶体管的栅极偏置到第一电压之后被激活以将所述感测组件充电到所述第二预充电电压；且

所述第二晶体管经配置以在将所述数字线与所述第一晶体管耦合之前被撤销激活。

19.根据权利要求12所述的存储器装置，其中所述电压源经配置以输出所述第一预充电电压的第一电压范围及所述第二预充电电压的第二电压范围。

20.一种设备，其包括：

存储器单元，其与数字线耦合；

感测组件，其包括感测节点且经配置以在读取操作期间确定存储于所述存储器单元上的逻辑状态，所述感测节点与第一晶体管及第二晶体管耦合，所述第二晶体管经配置以将所述感测节点与电压源选择性地耦合；及

控制器，其与所述存储器单元及所述感测组件耦合，所述控制器经配置以：

将所述感测节点充电到第一预充电电压；

至少部分地基于将所述感测节点充电到所述第一预充电电压而将所述第一晶体管的栅极偏置到第一电压；

至少部分地基于将所述第一晶体管的所述栅极偏置到所述第一电压而将所述感测节点充电到不同于所述第一预充电电压的第二预充电电压；

至少部分地基于将所述感测节点充电到所述第二预充电电压而将所述感测节点与所述数字线耦合；及

至少部分地基于将所述感测节点与所述数字线耦合而确定存储于所述存储器单元上的所述逻辑状态。

Images