CN117999538A - 用于分组存储器裸片的裸片位置检测 - Google Patents

Abstract

描述了用于分组存储器裸片的裸片位置检测的方法、系统和装置。存储器装置可包含与共享总线耦合的多个存储器裸片。在一些实例中，每一存储器裸片可包含经配置以输出与相应存储器裸片的位置相关联的识别符的电路。举例来说，第一存储器裸片可基于接收到一或多个信号而输出识别第一存储器裸片的位置的第一识别符。识别所述相应存储器裸片的所述位置可允许所述裸片即使与共享总线耦合也能被个别地存取。

Description

用于分组存储器裸片的裸片位置检测

交叉参考

本专利申请主张由李(LEE)等人在2022年8月9日申请的标题为“用于分组存储器裸片的裸片位置检测(DIE LOCATION DETECTION FOR GROUPED MEMORY DIES)”的第17/818,413号美国专利申请和由李等人在2021年8月13日申请的标题为“用于分组存储器裸片的裸片位置检测”的第63/232,973号美国临时专利申请的权益，所述专利申请中的每一个让与给本受让人，且所述专利申请中的每一个以引用的方式明确并入本文中。

技术领域

下文大体上涉及用于存储器的一或多个系统，并且更具体地说，涉及用于分组存储器裸片的裸片位置检测。

背景技术

存储器装置广泛用于将信息存储在例如计算机、用户装置、无线通信装置、相机、数字显示器等各种电子装置中。通过将存储器装置内的存储器单元编程为各种状态来存储信息。举例来说，二进制存储器单元可被编程为两种支持状态中的一种，通常由逻辑1或逻辑0标示。在一些实例中，单一存储器单元可支持多于两种状态，可存储所述两种状态中的任一种。为存取所存储信息，组件可读取或感测存储器装置中的至少一种所存储状态。为存储信息，组件可在存储器装置中写入状态或对状态进行编程。

存在各种类型的存储器装置和存储器单元，包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、静态RAM(SRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻性RAM(RRAM)、快闪存储器、相变存储器(PCM)、自选存储器、硫族化物存储器技术等。存储器单元可为易失性或非易失性的。例如FeRAM的非易失性存储器即使在无外部电源存在的情况下仍可长时间维持其所存储的逻辑状态。例如DRAM的易失性存储器装置在与外部电源断开连接时可能会丢失其所存储状态。

附图说明

图1示出根据本文所公开的实例的支持分组存储器裸片的裸片位置检测的系统的实例。

图2示出根据本文所公开的实例的支持用于分组存储器裸片的裸片位置检测的存储器裸片的实例。

图3示出根据本文所公开的实例的支持用于分组存储器裸片的裸片位置检测的存储器裸片配置的实例。

图4示出根据本文所公开的实例的支持用于分组存储器裸片的裸片位置检测的电路图的实例。

图5示出根据本文所公开的实例的支持用于分组存储器裸片的裸片位置检测的存储器装置的框图。

图6展示示出根据本文所公开的实例的支持用于分组存储器裸片的裸片位置检测的一或多种方法的流程图。

具体实施方式

存储器装置可包含可针对命令和控制操作以及数据存取操作分组在一起的多个存储器裸片的集合。群组中的每一存储器裸片可与同一命令/地址(CA)信道(有时被称作CA总线)耦合，且可各自由经由CA信道传输的同一命令操作。举例来说，如果CA信道传送寄存器写入命令，那么群组中的每一存储器裸片可通过执行寄存器写入操作(例如，如由寄存器写入命令所指示)而作出响应。然而，一些命令可特定针对群组中的一个存储器裸片，但群组中的每一存储器裸片可例如由于存储器裸片共享CA信道而执行裸片特定命令。

为了支持在群组中的一个存储器裸片或群组中的存储器裸片的子集处的存取，本公开提供用于识别群组中的特定存储器裸片(或多个存储器裸片)的位置的技术。举例来说，群组中的每一存储器裸片可包含经配置以输出与其位置相关联的识别符的电路(例如，如本文所描述的位置检测电路)。在一些情况下，存储器裸片可基于其电路接收到一或多个信号而输出相应识别符。在输出识别符后，所述识别符可存储到与存储器裸片相关联的非易失性只读存储器，使得在后续操作(例如，存取操作)期间，识别符可用于识别存储器裸片的位置。也就是说，将存储器裸片的位置存储到非易失性只读存储器可允许执行裸片特定命令。因此，群组中的每一存储器裸片即使与共享CA信道耦合也可被个别地存取，这可提高存储器系统的总体效率。

如参考图1和2所描述，首先在系统和裸片的上下文中描述本公开的特征。在参考图3和4所描述的存储器裸片配置和电路图的上下文中描述本公开的特征。通过参考涉及参考图5和6所描述的涉及用于分组存储器裸片的裸片位置检测的设备图和流程图进一步说明和描述本公开的这些和其它特征。

图1示出根据本文所公开的实例的支持用于分组存储器裸片的裸片位置检测的系统100的实例。系统100可包含主机装置105、存储器装置110和将主机装置105与存储器装置110耦合的多个信道115。系统100可包含一或多个存储器装置110，但一或多个存储器装置110的各方面可在单一存储器装置(例如，存储器装置110)的上下文中进行描述。

系统100可包含例如计算装置、移动计算装置、无线装置、图形处理装置、车辆或其它系统的电子装置的部分。举例来说，系统100可说明计算机、膝上型计算机、平板计算机、智能手机、蜂窝电话、可穿戴装置、互联网连接装置、车辆控制器等的各方面。存储器装置110可为可操作以存储用于系统100的一或多个其它组件的数据的系统的组件。

系统100的至少部分可为主机装置105的实例。主机装置105可为使用存储器执行过程的装置内的处理器或其它电路系统的实例以及其它实例，所述装置例如计算装置、移动计算装置、无线装置、图形处理装置、计算机、膝上型计算机、平板计算机、智能手机、蜂窝电话、可穿戴装置、互联网连接装置、车辆控制器、芯片上系统(SoC)或一些其它固定或便携式电子装置。在一些实例中，主机装置105可指实施外部存储器控制器120的功能的硬件、固件、软件或其组合。在一些实例中，外部存储器控制器120可被称为主机或主机装置105。

存储器装置110可为可操作以提供可供系统100使用或参考的物理存储器地址/空间的独立装置或组件。在一些实例中，存储器装置110可经配置以与一或多个不同类型的主机装置一起工作。主机装置105与存储器装置110之间的信令可操作以支持以下各项中的一或多个：用以调制信号的调制方案、用于传送信号的各种引脚配置、用于主机装置105和存储器装置110的物理封装的各种外观尺寸、主机装置105与存储器装置110之间的时钟信令和同步、定时惯例或其它因数。

存储器装置110可操作以存储用于主机装置105的组件的数据。在一些实例中，存储器装置110可充当主机装置105的次级型或从属型装置(例如，通过外部存储器控制器120响应于且执行主机装置105提供的命令)。此类命令可包含用于写入操作的写入命令、用于读取操作的读取命令、用于刷新操作的刷新命令或其它命令中的一或多个。

主机装置105可包含外部存储器控制器120、处理器125、基本输入/输出系统(BIOS)组件130或例如一或多个外围组件或一或多个输入/输出控制器的其它组件中的一或多个。主机装置105的组件可使用总线135彼此耦合。

处理器125可操作以针对系统100的至少部分或主机装置105的至少部分提供控制或其它功能。处理器125可为通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或这些组件的组合。在此实例中，处理器125可为中央处理单元(CPU)、图形处理单元(GPU)、通用GPU(GPGPU)或SoC的实例以及其它实例。在一些实例中，外部存储器控制器120可由处理器125实施或为所述处理器的一部分。

BIOS组件130可为包含操作为固件的BIOS的软件组件，其可初始化且运行系统100或主机装置105的各种硬件组件。BIOS组件130还可管理处理器125与系统100或主机装置105的各个组件之间的数据流。BIOS组件130可包含存储在只读存储器(ROM)、快闪存储器或其它非易失性存储器中的一或多个中的程序或软件。

存储器装置110可包含装置存储器控制器155和一或多个存储器裸片160(例如，存储器芯片)以支持用于数据存储的期望容量或指定容量。每一存储器裸片160(例如，存储器裸片160-a、存储器裸片160-b、存储器裸片160-N)可包含本地存储器控制器165(例如，本地存储器控制器165-a、本地存储器控制器165-b、本地存储器控制器165-N)和存储器阵列170(例如，存储器阵列170-a、存储器阵列170-b、存储器阵列170-N)。存储器阵列170可为存储器单元的集合(例如，一或多个网格、一或多个存储体、一或多个平铺块、一或多个区段)，其中每一存储器单元可操作以存储至少一位数据。包含两个或更多个存储器裸片160的存储器装置110可称为多裸片存储器或多裸片封装，或者多芯片存储器或多芯片封装。

存储器裸片160可为二维(2D)存储器单元阵列的实例，或可为三维(3D)存储器单元阵列的实例。2D存储器裸片160可包含单一存储器阵列170。3D存储器裸片160可包含两个或更多个存储器阵列170，所述存储器阵列可堆叠在一起或紧邻彼此定位(例如相对于衬底)。在一些实例中，3D存储器裸片160中的存储器阵列170可称为叠组、层级、层或裸片。3D存储器裸片160可包含任何数量的堆叠式存储器阵列170(例如，两个高的、三个高的、四个高的、五个高的、六个高的、七个高的、八个高的堆叠式存储器阵列)。在一些3D存储器裸片160中，不同叠组可共享至少一个共同存取线，使得一些叠组可共享字线、数字线或板线中的至少一个。

装置存储器控制器155可包含可操作以控制存储器装置110的操作的电路、逻辑或组件。装置存储器控制器155可包含使得存储器装置110能够执行各种操作且可用于接收、传输或执行与存储器装置110的组件相关的命令、数据或控制信息的硬件、固件或指令。装置存储器控制器155可操作以与外部存储器控制器120、一或多个存储器裸片160或处理器125中的一或多个通信。在一些实例中，装置存储器控制器155可结合存储器裸片160的本地存储器控制器165来控制本文中所描述的存储器装置110的操作。

本地存储器控制器165(例如，对于存储器裸片160来说是本地的)可包含可操作以控制存储器裸片160的操作的电路、逻辑或组件。在一些实例中，本地存储器控制器165可操作以与装置存储器控制器155通信(例如，接收或发射数据或命令或这两者)。在一些实例中，存储器装置110可不包含可执行本文描述的各种功能的装置存储器控制器155和本地存储器控制器165或外部存储器控制器120。因此，本地存储器控制器165可操作以与装置存储器控制器155、与其它本地存储器控制器165或直接与外部存储器控制器120或处理器125或其组合通信。装置存储器控制器155或本地存储器控制器165或这两者中可包含的组件的实例可包含用于(例如，从外部存储器控制器120)接收信号的接收器、用于传输信号(例如，到外部存储器控制器120)的传输器、用于解码或解调所接收信号的解码器、用于编码或调制待传输信号的编码器，或可操作用于支持所描述的装置存储器控制器155或本地存储器控制器165或这两者的操作的各种其它电路或控制器。

外部存储器控制器120可操作以使得能够在系统100或主机装置105(例如，处理器125)的组件与存储器装置110之间传送信息、数据或命令中的一或多个。外部存储器控制器120可转换或转译在主机装置105的组件与存储器装置110之间进行的通信。在一些实例中，外部存储器控制器120或系统100或主机装置105的其它组件或本文所描述的其功能可由处理器125实施。举例来说，外部存储器控制器120可为由处理器125或系统100或主机装置105的其它组件实施的硬件、固件或软件或其一些组合。虽然将外部存储器控制器120描绘为在存储器装置110外部，但在一些实例中，外部存储器控制器120或本文中所描述的其功能可由存储器装置110的一或多个组件(例如装置存储器控制器155、本地存储器控制器165)实施，反之亦然。

主机装置105的组件可使用一或多个信道115与存储器装置110交换信息。信道115可用于支持外部存储器控制器120与存储器装置110之间的通信。每一信道115可为在主机装置105与存储器装置之间载送信息的传输媒体的实例。每一信道115可包含与系统100的组件相关联的端子之间的一或多个信号路径或传输媒体(例如，导体)。信号路径可为可操作以载送信号的导电路径的实例。举例来说，信道115可包含第一端子，所述第一端子包含在主机装置105处的一或多个引脚或衬垫和在存储器装置110处的一或多个引脚或衬垫。引脚可为系统100的装置的导电输入或输出点的实例，且引脚可用于充当信道的部分。

信道115(和相关联的信号路径和端子)可专用于传送一或多种类型的信息。举例来说，信道115可包含一或多个CA信道186、一或多个时钟信号(CK)信道188、一或多个数据(DQ)信道190、一或多个其它信道192，或其组合。在一些实例中，可使用单倍数据速率(SDR)信令或双倍数据速率(DDR)信令在信道115上传送信令。在SDR信令中，可针对(例如，在时钟信号的上升或下降沿上的)每一时钟周期登记信号的一个调制符号(例如，信号电平)。在DDR信令中，可针对(例如，在时钟信号的上升沿和下降沿上的)每个时钟周期登记信号的两个调制符号(例如，信号电平)。

在一些实例中，CA信道186可操作以在主机装置105与存储器装置110之间传送命令，所述命令包含与所述命令相关联的控制信息(例如，地址信息)。举例来说，CA信道186所载送的命令可包含具有所要数据的地址的读取命令。在一些实例中，CA信道186可包含用以对地址或命令数据中的一或多个进行解码的任何数量的信号路径(例如，八个或九个信号路径)。如本文中所描述，CA信道186可与多于一个存储器阵列170耦合。在一些情况下，其存储器阵列170即使与共享CA信道耦合也可被个别地存取，这可提高存储器装置110的总体效率。

存储器装置110可为CXL装置的实例，且存储器装置存储器控制器155可为经配置以存取存储器裸片160或存储器裸片160的一或多个存储器阵列170的实例。举例来说，存储器裸片160-a可包含与共享信道(例如，CA信道186)耦合的多个存储器阵列170。在存储器裸片160的制造期间，每一个别存储器裸片160可未被分配位置。也就是说，存储器裸片160-a(或存储器裸片160-a的存储器阵列170-a)可能不可被个别地存取。因此，经由CA信道186传输的命令可由与总线耦合的每一存储器裸片160接收，这可增加存储器装置110的处理开销。

如本文中所描述，每一存储器裸片160可包含经配置以输出与其位置相关联的识别符的电路(例如，如本文中所描述的位置检测电路)。在一些情况下，存储器裸片160可基于其电路接收到一或多个信号而输出相应识别符。此外，识别符可存储到与存储器裸片160相关联的非易失性只读存储器，使得在后续操作(例如，存取操作)期间，识别符可用于识别存储器裸片160的位置。也就是说，将存储器裸片160的位置存储到非易失性只读存储器可允许装置存储器控制器155基于特定存储器裸片160的位置对其进行存取。因此，每一存储器裸片160即使与共享CA信道186耦合也可被个别地存取，这可提高存储器装置110的总体效率。

图2示出根据本文所公开的实例的支持用于分组存储器裸片的裸片位置检测的存储器裸片200的实例。存储器裸片200可为参考图1所描述的存储器裸片160的实例。在一些实例中，存储器裸片200可被称为存储器芯片、存储器装置或电子存储器设备。存储器裸片200可包含一或多个存储器单元205，所述一或多个存储器单元可各自被编程以存储不同逻辑状态(例如，被编程为两种或更多种可能状态的集合中的一种)。举例来说，存储器单元205可操作以每次存储一位信息(例如，逻辑0或逻辑1)。在一些实例中，存储器单元205(例如，多层级存储器单元)可操作以每次存储多于一位信息(例如，逻辑00、逻辑01、逻辑10、逻辑11)。在一些实例中，存储器单元205可布置成阵列，如参考图1所描述的存储器阵列170。

存储器单元205可将表示可编程状态的电荷存储在电容器中。DRAM架构可包含电容器，所述电容器包含介电材料以存储表示可编程状态的电荷。在其它存储器架构中，其它存储装置和组件是可能的。举例来说，可使用非线性介电材料。存储器单元205可包含例如电容器230的逻辑存储组件和开关组件235。电容器230可为介电电容器或铁电电容器的实例。电容器230的节点可与电压源240耦合，所述电压源可为例如Vpl的单元板参考电压，或可为例如Vss的接地。

存储器裸片200可包含以例如网格状图案的图案布置的一或多个存取线(例如，一或多个字线210和一或多个数字线215)。存取线可为与存储器单元205耦合的导电线，并且可用于对存储器单元205执行存取操作。在一些实例中，字线210可称为行线。在一些实例中，数字线215可称为列线或位线。对存取线、行线、列线、字线、数字线或位线或其类似物的引用可在不影响理解或操作的情况下互换。存储器单元205可定位于字线210与数字线215的相交处。

可通过激活或选择例如字线210或数字线215中的一或多个的存取线来对存储器单元205执行例如读取和写入的操作。通过偏置字线210和数字线215(例如，将电压施加到字线210或数字线215)，可在其相交点处存取单一存储器单元205。在二维或三维配置中的字线210和数字线215的相交点可称为存储器单元205的地址。

可通过行解码器220或列解码器225来控制对存储器单元205的存取。举例来说，行解码器220可从本地存储器控制器260接收行地址且基于所接收的行地址激活字线210。列解码器225可从本地存储器控制器260接收列地址且可基于所接收的列地址激活数字线215。

可通过使用字线210来激活或撤销激活开关组件235来实现对存储器单元205的选择或撤销选择。电容器230可使用开关组件235与数字线215耦合。举例来说，当开关组件235被撤销激活时，电容器230可与数字线215隔离，且当开关组件235被激活时，电容器230可与数字线215耦合。

感测组件245可操作以检测存储在存储器单元205的电容器230上的状态(例如，电荷)，且基于所存储状态确定存储器单元205的逻辑状态。感测组件245可包含一或多个感测放大器以放大或以其它方式转换因存取存储器单元205而产生的信号。感测组件245可将从存储器单元205检测到的信号与参考250(例如，参考电压)进行比较。存储器单元205的检测到的逻辑状态可提供为感测组件245的输出(例如，到输入/输出255)，且可向包含存储器裸片200的存储器装置的另一组件指示检测到的逻辑状态。

本地存储器控制器260可通过各种组件(例如，行解码器220、列解码器225、感测组件245)控制对存储器单元205的存取。本地存储器控制器260可为参考图1描述的本地存储器控制器165的实例。在一些实例中，行解码器220、列解码器225和感测组件245中的一或多个可与本地存储器控制器260位于同一地点。本地存储器控制器260可操作以从一或多个不同存储器控制器(例如，与主机装置105相关联的外部存储器控制器120、与存储器裸片200相关联的另一控制器)接收命令或数据中的一或多个，将命令或数据(或这两者)转译为可由存储器裸片200使用的信息，对存储器裸片200执行一或多个操作，且基于执行的一或多个操作将数据从存储器裸片200传送到主机装置105。本地存储器控制器260可产生行信号和列地址信号以激活目标字线210和目标数字线215。本地存储器控制器260还可产生并控制在存储器裸片200的操作期间使用的各种电压或电流。总的来说，本文中所论述的所施加电压或电流的幅值、形状或持续时间可改变，且对于在操作存储器裸片200中所论述的各种操作来说可能不同。

本地存储器控制器260可用于对存储器裸片200的一或多个存储器单元205执行一或多个存取操作。存取操作的实例可包含写入操作、读取操作、刷新操作、预充电操作或激活操作等。在一些实例中，可由本地存储器控制器260响应于(例如，来自主机装置105的)各种存取命令而执行或以其它方式协调存取操作。本地存储器控制器260可操作以执行本文未列出的其它存取操作或与存储器裸片200的操作有关的不与存取存储器单元205直接相关的其它操作。

存储器裸片200可为CXL装置(或CXL装置的一部分)的实例，且本地存储器控制器260可为经配置以存取存储器裸片200的处理单元的实例。举例来说，存储器裸片200可位于具有与CA信道(例如，CA信道186，如参考图1所描述)耦合的多个存储器裸片(例如，如参考图1所描述的存储器裸片160)的存储器系统中。在一些情况下，CA信道可为耦合多个存储器裸片200(例如，在其间共享)的信道的实例。在包含存储器裸片200的存储器系统的制造期间，存储器裸片200未被分配位置。也就是说，存储器裸片200可能不可被个别地存取。因此，经由CA信道传输的命令可由与CA信道耦合的每一存储器裸片(例如，包含存储器裸片200)接收，这可增加相关联存储器系统的处理开销。

如本文中所描述，存储器裸片200可包含经配置以输出与其位置相关联的识别符的电路(例如，如本文中所描述的位置检测电路)。在一些情况下，存储器裸片200可基于其电路接收到一或多个信号而输出相应识别符。此外，识别符可存储到与存储器裸片200相关联的非易失性只读存储器，使得在后续操作(例如，存取操作)期间，识别符可用于识别存储器裸片200的位置。也就是说，将存储器裸片的位置存储到非易失性只读存储器可允许本地存储器控制器260基于存储器裸片200的位置对其进行存取。因此，存储器裸片200(和包含于同一存储器系统中的其它存储器裸片)即使与共享CA信道耦合也可被个别地存取，这可提高相关联存储器系统的总体效率。

图3示出根据本文所公开的实例的支持用于分组存储器裸片的裸片位置检测的存储器裸片配置300的实例。存储器裸片配置300可表示本文中参考图1和2描述的存储器系统的部分或一部分。举例来说，存储器裸片配置300可包含存储器裸片310的群组305，其中存储器裸片310中的每一个可表示参考图1和2描述的相应存储器裸片(例如，存储器裸片160)。存储器裸片310的群组305可包含可共享同一CA信道315(例如，可各自与同一CA信道315耦合)的一定数量的存储器裸片310(例如，四个存储器裸片310)。CA信道315可表示参考图1所描述的CA信道、CK信道或这两者。另外或替代地，CA信道315可表示芯片选择(CS)信道，其可用于选择存储器装置的一或多个存储器芯片(例如，除用作CA信道、CK信道或这两者之外)。

如通过图3所示出，每一存储器裸片310可例如经由一或多个电连接件、迹线或电极(例如，以及其它实例)与CA信道315耦合。在一些情况下，每一存储器裸片310可直接与CA信道315耦合，而在一些其它情况下，每一存储器裸片310可经由另一存储器裸片310与CA信道315耦合。如本文中所描述，通过直接连接件325(例如，迹线或电极)与CA信道315耦合的存储器裸片310可被称为多个接口裸片310(或一个接口裸片310)，而与CA信道315间接耦合的存储器裸片310可被称为多个链接裸片310(或一个链接裸片310)。举例来说，存储器裸片310-a可经由连接件325-a(例如，迹线或电极)与CA信道315耦合，且因此可被称为接口裸片310-a，而存储器裸片310-b可经由连接件325-g与存储器裸片310-a耦合，且因此可被称为链接裸片310-b。取决于相应裸片与CA信道315耦合的方式，存储器裸片310-a到310-d中的每一个可为接口裸片310或链接裸片310。

每一存储器裸片310可与相应DQ信道320耦合。存储器裸片310的第一集合(例如，存储器裸片310-a和存储器裸片310-b)可共享第一DQ信道(例如，可均与DQ信道320-a耦合)，且存储器裸片310的第二集合(例如，存储器裸片310-c和存储器裸片310-d)可共享第二DQ信道(例如，可均与DQ信道320-b耦合)。每一存储器裸片310可经由一或多个电连接件、迹线或电极(例如，以及其它实例)与相应DQ信道320耦合。在一些情况下，每一存储器裸片310可直接与相应DQ信道320耦合，而在一些其它情况下，每一存储器裸片310可经由另一存储器裸片310与相应DQ信道320耦合。

举例来说，存储器裸片310-a可通过连接件325-e与DQ信道320-a耦合，且存储器裸片310-b可通过连接件325-g和连接件325-e与DQ信道320-a耦合。类似地，存储器裸片310-c可通过连接件325-f与DQ信道320-b耦合，且存储器裸片310-d可通过连接件325-h和连接件325-f与DQ信道320-b耦合。

例如基于群组305中的每一存储器裸片310与同一CA信道315(例如，CA信道、CK信道、CS信道或任何组合)耦合(例如，且可由其操作)，分组存储器裸片310可被称为每个信道每个等级一个群组305。因为存储器裸片310共享同一CA信道315，所以存储器裸片310可经由CA信道315接收同一命令(例如，同时)，且全部都可操作所接收的命令。

在一些情况下，存储器裸片配置300可为用于存储器装置的CXL配置的部分，或表示所述CXL配置的实例。举例来说，例如由CA信道315和DQ信道320-a和320-b表示的用于存储器裸片的群组305的接口可为经配置以用于CXL协议的接口。虽然本文中所描述的一些实例参考根据一或多个CXL协议配置的存储器裸片310，但相同实例可适用于与同一CA信道315耦合的存储器裸片310的任何配置。

如本文中所描述，存储器裸片310即使与同一CA信道315耦合也可被独立地存取(例如，由参考图1所描述的主机装置105)。在一些情况下，在群组305的制造期间，相关联的存储器裸片310可未被分配位置。举例来说，存储器裸片可批量制造且可按任何次序组装在存储器系统中。因此，存储器系统中的任何给定存储器裸片(相对于其它存储器裸片)的位置可直到系统组装之后才得知。因此，为支持在存储器裸片310(例如，或群组305的存储器裸片310的子集)处的个别存取，本公开提供用于从一或多个存储器裸片310识别和输出与相应存储器裸片310的位置相关联的识别符的技术。因此，经由CA信道315传输的命令可由与CA信道315耦合的每一存储器裸片310接收，这可增加相关联存储器装置的处理开销。

每一存储器裸片310可包含经配置以输出与其位置相关联的识别符的电路(例如，如本文中所描述的位置检测电路)。在一些情况下，存储器裸片310可基于其电路接收到一或多个信号而输出相应识别符。此外，识别符可存储到与存储器裸片310相关联的非易失性只读存储器，使得在后续操作(例如，存取操作)期间，识别符可用于识别存储器裸片310的位置。也就是说，将存储器裸片310的位置存储到非易失性只读存储器可允许基于存储器裸片310的位置对其进行个别存取。因此，每一存储器裸片310即使与CA信道315耦合也可被个别地存取，这可提高相关联的存储器装置或存储器系统的总体效率。

图4示出根据本文所公开的实例的支持用于分组存储器裸片的裸片位置检测的电路图400的实例。电路图400可示出经由CA信道(未图示)与主机系统(例如，参考图1所描述的主机装置105)耦合的第一存储器裸片405-a和第二存储器裸片405-b。在一些实例中，CA信道可与多个存储器裸片405耦合，且每一存储器裸片405可由主机系统个别地存取。举例来说，第一存储器裸片405-a和第二存储器裸片405-b可各自包含相应电路410(例如，相应位置检测电路410)，所述电路可操作以在组装之后识别相应存储器裸片405的位置。通过个别地存取一或多个存储器裸片405，可提高相关联存储器系统的总体效率。

电路图400可示出第一存储器裸片405-a和第二存储器裸片405-b。每一存储器裸片405可包含可操作以识别相应存储器裸片405在系统中相对于其它存储器裸片的位置的电路410(例如，位置检测电路410)。存储器裸片的位置可用于指示哪一存储器裸片将进入单一裸片存取模式。第一存储器裸片405-a可包含第一位置检测电路410-a，所述第一位置检测电路可操作以识别第一存储器裸片405-a的位置，使得第一存储器裸片405-a可由主机系统个别地存取(例如，主机系统可使用共享CA信道将命令直接传输到第一存储器裸片)。类似地，第二存储器裸片405-b可包含第二位置检测电路410-b，所述第二位置检测电路可操作以识别第二存储器裸片405-b的位置，使得第二存储器裸片405-b可由主机系统个别地存取(例如，主机系统可使用共享CA信道将命令直接传输到第一存储器裸片)。

每一位置检测电路410可包含反相器415、锁存器420、下拉电路425和阳极430。反相器415可经配置以使由相应位置检测电路410所接收的信号的值反相。在一些情况下，反相器415可经配置以使从相应下拉电路425所接收的信号的值反相。可为或可被称为弱下拉电路425的下拉电路425可调整(例如，向下调整)相应位置检测电路410所接收的信号的值。在一些情况中，下拉电路425可包含调整所接收信号的值的一或多个电阻器(例如，并联或串联)。

另外或替代地，锁存器420可与相应节点430耦合，且可经配置以锁存所接收信号的值且将信号输出到相应多路复用器435。举例来说，锁存器420-a可基于第一节点430-a的电压接收信号，且第一节点430-a的电压可基于从下拉电路425-a或从另一源接收的信号。类似地，锁存器420-b可基于第二节点430-b的电压接收信号，且第二节点430-b的电压可基于从下拉电路425-b或从另一源接收的信号。每一锁存器420存储相应的所接收信号(例如，与相应的所接收信号相关联的值)，且可将所接收信号(例如，与相应的存储器裸片405相关联的识别符)输出到相应的多路复用器435。如本文中所描述，相应多路复用器435可输出指示相应存储器裸片405的位置的信号。

每一存储器裸片405可包含至少一个多路复用器435。举例来说，第一存储器裸片405-a可包含与第一输入480-a、第二输入485-a和控制信号475-a(例如，第一信号)耦合的多路复用器435-a(例如，第一多路复用器435-a)。类似地，第二存储器裸片405-b可包含与第一输入480-b、第二输入485-b和控制信号475-b耦合的多路复用器435-b(例如，第二多路复用器435-b)。在一些情况下，控制信号475-a和控制信号475-b可为经激活以起始用于存储器裸片405的位置检测操作的同一控制信号(例如，控制信号475可激活相应位置检测电路410且还使得相应多路复用器435输出第一输入480)。

在一些实例中，多路复用器435可与第一输入480耦合，所述第一输入与来自相应锁存器420的输出相关联。也就是说，每一锁存器420可输出可在相应多路复用器435的第一输入480处接收的相应识别符。在用于存储器裸片405的位置检测操作期间，每一多路复用器435可接收控制信号475，其可使得多路复用器435输出第一输入480(例如，经由输出490)。举例来说，锁存器420-a可输出第一存储器裸片405-a的识别符(例如，指示第一存储器裸片405-a的位置的识别符)。基于多路复用器435-a接收到控制信号475-a，多路复用器435-a可输出第一存储器裸片405-a的识别符。

在一些情况下，每一多路复用器的输出490可与一或多个寄存器(例如，模式寄存器；未图示)耦合。因此，响应于多路复用器435输出相应存储器裸片405的识别符，识别符可存储到寄存器(或相应寄存器)且可随后存储到与相应存储器裸片405相关联的非易失性只读存储器。举例来说，每一存储器裸片405的一部分可包含非易失性只读存储器，所述非易失性只读存储器可为或可包含熔丝或反熔丝排组。因此，存储相应存储器裸片405的识别符可包含将电流施加到一或多个熔丝或反熔丝以更改相应熔丝或反熔丝的状态。在一些情况下，此操作可被称为“使熔丝熔断”或“使反熔丝熔断”。

因此，在针对存储器裸片405执行位置检测操作之后(例如，在一或多个识别符存储在相应的非易失性只读存储器中之后)，控制信号475可不再适用于多路复用器435，这可使得多路复用器435输出第二输入485(例如，经由输出490)。举例来说，多路复用器435-a可输出存储到其非易失性只读存储器的第一存储器裸片405-a的识别符(例如，多路复用器435-a可输出fzDieLoc[0]信号)。因此，在后续操作(例如，存取操作)期间，存储器裸片405可经配置以输出其相应位置信息，这可允许存储器裸片405即使与共享CA信道耦合也可被个别地存取。

在一些情况下，控制信号475还可与相应存储器裸片405的一或多个其它操作相关联。举例来说，控制信号475-a可与电路系统440-a耦合，所述电路系统相关联于或经配置以对第一存储器裸片405-a执行其它操作(例如，存取操作)。因此，响应于控制信号475-a被启用，可启用第一位置检测电路410-a，且可停用电路系统440-a，且反之亦然。类似地，控制信号475-b可与电路系统440-b耦合，所述电路系统相关联于或经配置以对第二存储器裸片405-b执行其它操作(例如，存取操作)。因此，响应于控制信号475-b被启用，可启用第二位置检测电路410-b，且可停用电路系统440-b，且反之亦然。

本文中所描述的位置检测电路410可经配置以基于接收到一或多个信号而输出识别符。在一些情况下，存储器裸片405可与一或多个引脚、衬垫或电压源耦合，所述一或多个引脚、衬垫或电压源经配置以起始、接收或中继信号。此外，在一些情况下，第一存储器裸片405-a可经由接合线457耦合到第二存储器裸片405-b。

在一些实例中，第一位置检测电路410-a可与引脚445耦合。在一些情况下，引脚445可实际上为与电压源耦合的衬垫445。引脚445可经配置以接收具有第一值的信号(例如，第二信号)。举例来说，引脚445可经配置以接收具有负电压值(例如，-1.0V)的信号。另外或替代地，第一位置检测电路410-a可与电压源450耦合。在一些情况下，电压源450可为与第一节点430-a耦合的负或接地电压源。因此，基于电压源450，第一节点430-a的电压可处于或低于零伏(0V)。

第一存储器裸片405-a还可包含引脚455，所述引脚经由接合线457与第二存储器裸片405-b的引脚460耦合。在一些情况下，引脚455和460可实际上为与接合线457耦合的衬垫(例如，衬垫455和460)。引脚455可经配置以从反相器415-a接收反相信号。信号可相对于引脚445所接收的信号反相，且还可已由下拉电路425-a下拉。举例来说，引脚455可经配置以接收正电压值稍微低于引脚445所接收的信号的信号(例如，信号可大约为0.8V)。

另外或替代地，第二位置检测电路410-b可与电压源465耦合。在一些情况下，电压源465可为与第二节点430-b耦合的正电压源(例如，Vcc)。因此，基于电压源465，第二节点430-b的电压可高于零伏(0V)。第二位置检测电路410-b还可包含经配置以从反相器415-b接收反相信号的引脚470。引脚470可与第二存储器裸片405-b或另一存储器裸片405(未图示)的其它组件耦合。

使用位置检测电路410，可采用各种方法和配置来识别存储器裸片405的位置。本文中描述用于位置检测电路410的不同方法和不同配置中的每一个。

在第一实施方案中，反相器和接合线可用于识别存储器裸片的位置。可启用控制信号475(例如，tmfzLinkDetect信号)，其可停用电路系统440且启用位置检测电路410。启用控制信号475还可将多路复用器435配置成输出第一输入480。

当启用控制信号475时，引脚445可接收具有第一值的第二信号。举例来说，第二信号可具有-1.0V的值。在第一实施方案中，位置检测电路410可不包含相应下拉电路425，因此第二信号可存在于第一节点430-a处，所述第一节点与锁存器420-a和反相器415-a耦合。第一节点430-a处的第二信号可由锁存器420-a感测，且锁存器420-a可输出与第二信号相关联的第一识别符(例如，经由第一输入480-a)。在一些实例中，第一识别符可与可用于识别第一存储器裸片405-a的逻辑“0”相关联。如本文中所描述，多路复用器435-a可将第一识别符(例如，经由输出490-a)输出到寄存器。主机装置接着可读取寄存器且可使将第一识别符存储到与第一存储器裸片405-a相关联的非易失性只读存储器。

可使传输到反相器415-a的信号的部分反相，从而产生具有第二值的信号(例如，信号可从-1.0V反相为1.0V)。信号可传输到引脚455，所述引脚可经由接合线457与引脚460耦合。因此，可将信号从第一存储器裸片405-a传输到第二存储器裸片405-b。在第二存储器裸片405-b处，信号可存在于与锁存器420-b耦合的第二节点430-b处。在一些情况下，由第二节点430-b接收的信号可被称为第三信号，即使其是与第二信号相同的信号(或作为第二信号的反相版本)。

锁存器420-b可输出与信号相关联的第二识别符(例如，经由第一输入480-b)。在一些实例中，第二识别符可与可用于识别第二存储器裸片405-b的逻辑“1”相关联。如本文中所描述，多路复用器435-b可将第一识别符(例如，经由输出490-b)输出到寄存器，且第一识别符可存储到与第一存储器裸片405-a相关联的非易失性只读存储器。在一些实例中，第二存储器裸片405-b所接收的信号可由反相器415-b反相且传输到引脚470。如本文中所描述，引脚470可与第二存储器裸片405-b或另一存储器裸片405(未图示)的其它组件耦合。

在一些情况下，在识别符存储到寄存器或存储到相应的非易失性只读存储器之后，可停用控制信号475。因此，可启用电路440，且可对相应存储器裸片405执行其它操作(例如，存取操作)。在此操作期间，例如，第一存储器裸片405-a的多路复用器435-a可接收存储到非易失性只读存储器的识别符(例如，经由第二输入485-a)。因此，多路复用器435-a可输出第三识别符(例如，经由输出490-a)，所述第三识别符可为与第一识别符相同的识别符且可用于识别第一存储器裸片405-a以用于相应存取操作。在一些情况下，第一识别符可将第一存储器裸片405-a识别为接口裸片。第二存储器裸片405-b可执行类似操作，且在一些情况下，可输出第四识别符，所述第四识别符可将第二存储器裸片405-b识别为链接裸片。

在第二实施方案中，下拉电路、反相器和接合线可用于识别存储器裸片的位置。可启用控制信号475(例如，tmfzLinkDetect信号)，其可启用位置检测电路410。启用控制信号475还可将多路复用器435配置成输出第一输入480。

当启用控制信号475时，引脚445可接收具有第一值(或可浮动)的第二信号。举例来说，第二信号可具有-1.0V的值。在第二实施方案中，位置检测电路410可包含相应下拉电路425，因此第二信号可由下拉电路425-a在第一节点430-a处被下拉(例如，如果节点浮动)，所述第一节点与锁存器420-a和反相器415-a耦合。第一节点430-a处的第二信号可由锁存器420-a感测，且锁存器420-a可输出与第二信号相关联的第一识别符(例如，经由第一输入480-a)。在一些实例中，第一识别符可与可用于识别第一存储器裸片405-a的逻辑“0”相关联。如本文中所描述，多路复用器435-a可将第一识别符(例如，经由输出490-a)输出到寄存器。主机装置接着可读取寄存器且可使将第一识别符存储到与第一存储器裸片405-a相关联的非易失性只读存储器。

可使传输到反相器415-a的信号的部分反相，从而产生具有第二值的信号。信号可传输到引脚455，所述引脚可经由接合线457与引脚460耦合。因此，可将信号从第一存储器裸片405-a传输到第二存储器裸片405-b。在第二存储器裸片405-b处，可使用下拉电路425-b来下拉第二节点430-b处的信号。然而，在信号为反相器的条件下，下拉电路425-b可被配置为可能不能够使信号改变其所检测的逻辑状态的弱下拉电路。在一些情况下，由第二节点430-b接收的信号可被称为第三信号，即使其是与第二信号相同的信号(或作为第二信号的反相版本)。

锁存器420-b可输出与信号相关联的第二识别符(例如，经由第一输入480-b)。在一些实例中，第二识别符可与可用于识别第二存储器裸片405-b的逻辑“1”相关联。如本文中所描述，多路复用器435-b可将第一识别符(例如，经由输出490-b)输出到寄存器，且第一识别符可存储到与第一存储器裸片405-a相关联的非易失性只读存储器。在一些实例中，第二存储器裸片405-b所接收的信号可由反相器415-b反相且传输到引脚470。如本文中所描述，引脚470可与第二存储器裸片405-b或另一存储器裸片405(未图示)的其它组件耦合。

在一些情况下，在识别符存储到寄存器或存储到相应的非易失性只读存储器之后，可停用控制信号475。在后续存取操作期间，例如，第一存储器裸片405-a的多路复用器435-a可接收存储到非易失性只读存储器的第一识别符(例如，经由第二输入485-a)。因此，多路复用器435-a可输出第一识别符(例如，经由输出490-a)，所述第一识别符可用于识别第一存储器裸片405-a以用于相应存取操作。在一些情况下，第一识别符可将第一存储器裸片405-a识别为接口裸片。第二存储器裸片405-b可执行类似操作，且在一些情况下，可输出第四识别符，所述第四识别符可将第二存储器裸片405-b识别为链接裸片。

在第三实施方案中，到一或多个电压源的连接可用于识别存储器裸片的位置。可启用控制信号475(例如，tmfzLinkDetect信号)，其可启用位置检测电路410。启用控制信号475还可将多路复用器435配置成输出第一输入480。

在第三实施方案中，第二存储器裸片405-b的节点第二430-b可与电压源465(例如，Vcc)耦合，且第一存储器裸片405-a的第一节点430-a可保持浮动。每一位置装置电路(例如，位置检测电路410-a和410-b)可包含下拉电路(例如，下拉电路425-a和425-b)，所述下拉电路与第一节点430-a和第二节点430-b耦合且被配置为弱下拉电路。下拉电路425-a可经配置以将第一节点430下拉到接地电压。相比而言，下拉电路425-b(因为其为弱下拉电路)可不经配置以将第二节点430-b拉到与电压源465的电压不同的电压。在第三实施方案中，存储器裸片405-a和405-b的位置检测电路410-a和410-b可不经由接合线457耦合。在第三实施方案的一些实例中，接合线457可继续用于电路系统440-a和电路系统440-b。在第三实施方案的一些实例中，位置检测电路410-a和410-b可不包含反相器415-a和415-b。

在一些实例中，引脚445可接收具有第一值的第二信号。在一些实例中，引脚445可保持浮动。在第三实施方案中，位置检测电路410可包含相应下拉电路425，因此存在于第一节点430-a处的第二信号可由下拉电路425-a下拉。在第一节点430-a处的第二信号可由锁存器420-a感测或存储，并且锁存器420-a可输出与第二信号相关联的第一识别符(例如，经由第一输入480-a)。在一些实例中，第一识别符可与可用于识别第一存储器裸片405-a的逻辑“0”相关联。如本文中所描述，多路复用器435-a可将第一识别符(例如，经由输出490-a)输出到寄存器，且第一识别符可存储到与第一存储器裸片405-a相关联的非易失性只读存储器。

在第三实施方案中，第二节点430-b可与电压源465(例如，Vcc)耦合。电压源465可与大于节点430的电压的电压值相关联(例如，由于信号由下拉电路425b下拉)。因此，基于电压源465，第二节点430-b的电压可增加(例如，增加到Vcc处或附近的电压值)。第二节点430-b处的信号可由锁存器420-b感测或存储。

锁存器420-b可输出与信号相关联的第二识别符(例如，经由第一输入480-b)。在一些实例中，第二识别符可与可用于识别第二存储器裸片405-b的逻辑“1”相关联。如本文中所描述，多路复用器435-b可将第一识别符(例如，经由输出490-b)输出到寄存器，且第一识别符可存储到与第一存储器裸片405-a相关联的非易失性只读存储器。在一些实例中，第二存储器裸片405-b所接收的信号可由反相器415-b反相且传输到引脚470。如本文中所描述，引脚470可与第二存储器裸片405-b或另一存储器裸片405(未图示)的其它组件耦合。

在一些情况下，在识别符存储到寄存器或存储到相应的非易失性只读存储器之后，可停用控制信号475。在后续存取操作期间，例如，第一存储器裸片405-a的多路复用器435-a可接收存储到非易失性只读存储器的识别符(例如，经由第二输入485-a)。因此，多路复用器435-a可输出第三识别符(例如，经由输出490-a)，所述第三识别符可为与第一识别符相同的识别符且可用于识别第一存储器裸片405-a以用于相应存取操作。在一些情况下，第一识别符可将第一存储器裸片405-a识别为接口裸片。第二存储器裸片405-b可执行类似操作，且在一些情况下，可输出第四识别符，所述第四识别符可将第二存储器裸片405-b识别为链接裸片。

在第四实施方案中，到一或多个电压源的连接可用于识别存储器裸片的位置。可启用控制信号475(例如，tmfzLinkDetect信号)，其可启用位置检测电路410。启用控制信号475还可将多路复用器435配置成输出第一输入480。

在第三实施方案中，第二存储器裸片405-b的第二节点430-b可与电压源465(例如，Vcc)耦合，且第一存储器裸片405-a的第一节点430-a可与电压源450(例如，接地电压，有时规定为GND)耦合。当启用控制信号475时，第一位置检测电路410-a的锁存器420-a可检测第一节点430-a(例如，GND)处的信号，且第二位置检测电路410-b的锁存器420-b可检测第二节点430-b(例如，Vcc)处的信号。在第四实施方案的一些实例中，存储器裸片405-a和405-b的位置检测电路410-a和410-b可不经由接合线457耦合。在此实施方案中，接合线457可继续用于电路系统440-a和电路系统440-b。在第四实施方案的一些实例中，位置检测电路410-a和410-b可不包含反相器415-a和415-b或下拉电路425-a和425-b。

第一节点430-a可与电压源450耦合，且可从电压源450(例如，GND)接收具有第一值的第二信号。举例来说，第二信号可具有处于或低于0V的值。第二信号可从第一节点430-a传输到锁存器420-a，且锁存器420-a可输出与第二信号相关联的第一识别符(例如，经由第一输入480-a)。在一些实例中，第一识别符可与可用于识别第一存储器裸片405-a的逻辑“0”相关联。如本文中所描述，多路复用器435-a可将第一识别符(例如，经由输出490-a)输出到寄存器，且第一识别符可存储到与第一存储器裸片405-a相关联的非易失性只读存储器。

第二节点430-b可与电压源465(例如，Vcc)耦合，且可从电压源465接收信号(例如，第三信号)。锁存器420-b可输出与信号相关联的第二识别符(例如，经由第一输入480-b)。在一些实例中，第二识别符可与可用于识别第二存储器裸片405-b的逻辑“1”相关联。如本文中所描述，多路复用器435-b可将第一识别符(例如，经由输出490-b)输出到寄存器，且第一识别符可存储到与第一存储器裸片405-a相关联的非易失性只读存储器。

在一些情况下，在识别符存储到寄存器或存储到相应的非易失性只读存储器之后，可停用控制信号475。在后续存取操作期间，例如，第一存储器裸片405-a的多路复用器435-a可接收存储到非易失性只读存储器的识别符(例如，经由第二输入485-a)。因此，多路复用器435-a可输出第三识别符(例如，经由输出490-a)，所述第三识别符可为与第一识别符相同的识别符且可用于识别第一存储器裸片405-a以用于相应存取操作。在一些情况下，第一识别符可将第一存储器裸片405-a识别为接口裸片。第二存储器裸片405-b可执行类似操作，且在一些情况下，可输出第四识别符，所述第四识别符可将第二存储器裸片405-b识别为链接裸片。因此，通过利用本文中所描述的电路和方法检测相应存储器裸片405的位置，存储器裸片405即使与共享CA信道耦合且经由其接收相同命令也可被个别地存取(例如，由主机系统)。

图5示出根据本文所公开的实例的支持用于分组存储器裸片的裸片位置检测的存储器装置520的框图500。存储器装置520可为参考图1到4描述的存储器装置的方面的实例。存储器装置520或其各种组件可为用于执行用于本文中所描述的分组存储器裸片的裸片位置检测的各个方面的构件的实例。举例来说，存储器装置520可包含信号接收组件525、检测组件530、存储组件535、比较组件540、命令组件545、信号反相组件550、输出组件555、电流应用组件560、信号停用组件565、读取组件570、存取组件575或其任何组合。这些组件中的每一个可直接或间接地(例如经由一或多个总线)彼此通信。

信号接收组件525可配置为或以其它方式支持用于在第一存储器裸片和第二存储器裸片处接收启用第一存储器裸片和第二存储器裸片的电路的第一信号的构件。在一些实例中，信号接收组件525可配置为或以其它方式支持用于经由与第一存储器裸片和第二存储器裸片耦合的命令/地址信道接收包含指示存取第二存储器裸片的一或多个位的存取命令的构件。

检测组件530可配置为或以其它方式支持用于至少部分地基于接收到第一信号而通过第一存储器裸片的第一电路检测与第一存储器裸片相对于第二存储器裸片的第一位置相关联的第二信号的第一值的构件。在一些实例中，检测组件530可配置为或以其它方式支持用于至少部分地基于接收到第一信号而通过第二存储器裸片的第二电路检测与第二存储器裸片相对于第一存储器裸片的第二位置相关联的第三信号的第二值的构件。

存储组件535可配置为或以其它方式支持用于至少部分地基于检测到第二信号的第一值而在与第一存储器裸片相关联的寄存器处存储第一存储器裸片的第一位置的第一识别符的构件。在一些实例中，存储组件535可配置为或以其它方式支持用于至少部分地基于检测到第三信号的第二值而在与第二存储器裸片相关联的寄存器处存储第二存储器裸片的第二位置的第二识别符的构件。在一些实例中，存储组件535可配置为或以其它方式支持用于至少部分地基于将第一识别符存储在寄存器中且将第二识别符存储在寄存器中而将第一识别符或第二识别符或这两者存储在与第一存储器裸片和第二存储器裸片相关联的非易失性只读存储器中的构件。

在一些实例中，比较组件540可配置为或以其它方式支持用于将第一识别符和第二识别符与相关联于第一存储器裸片和第二存储器裸片的非易失性只读存储器的一或多个值进行比较的构件。

在一些实例中，命令组件545可配置为或以其它方式支持用于至少部分地基于将第一识别符和第二识别符与非易失性只读存储器的一或多个值进行比较而避免发出用以更改与第一存储器裸片或第二存储器裸片相关联的非易失性只读存储器的值的命令的构件。

在一些实例中，第一存储器裸片的第一电路和第二存储器裸片的第二电路与接合线耦合，且信号反相组件550可配置为或以其它方式支持用于响应于存储第一存储器裸片的第一识别符而在第一存储器裸片的第一电路处将第二信号的第一值反相为第二值的构件，其中第三信号包含反相第二信号。

在一些实例中，输出组件555可配置为或以其它方式支持用于至少部分地基于接收到第一信号而从第一存储器裸片的第一电路输出第一识别符的构件。在一些实例中，输出组件555可配置为或以其它方式支持用于至少部分地基于接收到第一信号而从第二存储器裸片的第二电路输出第二识别符的构件。

在一些实例中，输出组件555可配置为或以其它方式支持用于至少部分地基于第一信号被停用而从第一存储器裸片的第一电路输出第三识别符的构件。在一些实例中，输出组件555可配置为或以其它方式支持用于至少部分地基于第一信号被停用而从第二存储器裸片的第二电路输出第四识别码的构件。

在一些实例中，为支持将第一识别符或第二识别符或这两者存储在非易失性只读存储器中，电流应用组件560可配置为或以其它方式支持用于将满足阈值且更改熔丝或反熔丝的电阻的电流施加到熔丝或反熔丝的构件。

在一些实例中，信号停用组件565可配置为或以其它方式支持用于停用第一电路和第二电路的构件。在一些实例中，信号停用组件565可配置为或以其它方式支持用于停用第一存储器裸片的第一电路和第二存储器裸片的第二电路的构件，其中至少部分地基于停用第一存储器裸片的第一电路和第二存储器裸片的第二电路，包含第二值的第二信号与用于第一存储器裸片和第二存储器裸片的一或多个操作相关联。

在一些实例中，读取组件570可配置为或以其它方式支持用于至少部分地基于接收到存取命令而读取与第二存储器裸片相关联的非易失性只读存储器的构件。

在一些实例中，存取组件575可配置为或以其它方式支持用于至少部分地基于存取命令的一或多个位的值而存取第二存储器裸片且读取与第二存储器裸片相关联的非易失性只读存储器的构件。

在一些实例中，非易失性只读存储器包含熔丝阵列或反熔丝阵列。在一些实例中，第二存储器裸片的第二电路与第一电压源耦合。在一些实例中，第二存储器裸片的第二电路经配置以至少部分地基于第一电压源接收第三信号。在一些实例中，第一存储器裸片的第一电路与第二电压源耦合。在一些实例中，第一存储器裸片的第一电路经配置以至少部分地基于第二电压源接收第二信号。

在一些实例中，第一电路和第二电路经由弱下拉电路与接地节点耦合。在一些实例中，第一识别符包含第一存储器裸片为接口裸片的指示，且第二识别符包含第二存储器裸片为链接裸片的指示。

图6展示示出根据本文所公开的实例的支持用于分组存储器裸片的裸片位置检测的方法600的流程图。方法600的操作可由本文中所描述的存储器装置或其组件实施。举例来说，方法600的操作可由参考图1到5所描述的存储器装置执行。在一些实例中，存储器装置可执行指令集以控制装置的功能元件执行所描述的功能。另外或替代地，存储器装置可使用专用硬件来执行所描述的功能的各方面。

在605处，方法可包含在第一存储器裸片和第二存储器裸片处接收启用第一存储器裸片和第二存储器裸片的电路的第一信号。可根据本文中所公开的实例执行605的操作。在一些实例中，605的操作的各方面可由参考图5所描述的信号接收组件525执行。

在610处，方法可包含至少部分地基于接收到第一信号，通过第一存储器裸片的第一电路检测与第一存储器裸片相对于第二存储器裸片的第一位置相关联的第二信号的第一值。可根据本文中所公开的实例执行610的操作。在一些实例中，610的操作的各方面可由参考图5所描述的检测组件530执行。

在615处，方法可包含至少部分地基于检测到第二信号的第一值，在与第一存储器裸片相关联的寄存器处存储第一存储器裸片的第一位置的第一识别符。可根据如本文中所公开的实例执行615的操作。在一些实例中，615的操作的各方面可由参考图5所描述的存储组件535执行。

在620处，方法可包含至少部分地基于接收到第一信号，通过第二存储器裸片的第二电路检测与第二存储器裸片相对于第一存储器裸片的第二位置相关联的第三信号的第二值。可根据本文中所公开的实例执行620的操作。在一些实例中，620的操作的各方面可由参考图5所描述的检测组件530执行。

在625处，方法可包含至少部分地基于检测到第三信号的第二值，在与第二存储器裸片相关联的寄存器处存储第二存储器裸片的第二位置的第二识别符。可根据本文中所公开的实例执行625的操作。在一些实例中，625的操作的各方面可由参考图5所描述的存储组件535执行。

在一些实例中，本文所描述的设备可执行一或多种方法，例如方法600。设备可包含特征、电路系统、逻辑、构件或指令(例如，存储可由处理器执行的指令的非暂时性计算机可读媒体)以用于：在第一存储器裸片和第二存储器裸片处接收启用第一存储器裸片和第二存储器裸片的电路的第一信号；至少部分地基于接收到第一信号，通过第一存储器裸片的第一电路检测与第一存储器裸片相对于第二存储器裸片的第一位置相关联的第二信号的第一值；至少部分地基于检测到第二信号的第一值，在与第一存储器裸片相关联的寄存器处存储第一存储器裸片的第一位置的第一识别符；至少部分地基于接收到第一信号，通过第二存储器裸片的第二电路检测与第二存储器裸片相对于第一存储器裸片的第二位置相关联的第三信号的第二值；以及至少部分地基于检测到第三信号的第二值，在与第二存储器裸片相关联的寄存器处存储第二存储器裸片的第二位置的第二识别符。

本文中所描述的方法600和设备的一些实例可进一步包含操作、特征、电路系统、逻辑、构件或指令以用于：至少部分地基于将第一识别符存储在寄存器中且将第二识别符存储在寄存器中，将第一识别符或第二识别符或这两者存储在与第一存储器裸片和第二存储器裸片相关联的非易失性只读存储器中。

在本文中所描述的方法600和设备的一些实例中，非易失性只读存储器包含熔丝阵列或反熔丝阵列。

在本文所描述的方法600和设备的一些实例中，将第一识别符或第二识别符或这两者存储在非易失性只读存储器中可包含操作、特征、电路系统、逻辑、构件或指令以用于：将满足阈值且更改熔丝或反熔丝的电阻的电流施加到熔丝或反熔丝。

本文所描述的方法600和设备的一些实例可进一步包含操作、特征、电路系统、逻辑、构件或指令以用于：停用第一电路和第二电路；经由与第一存储器裸片和第二存储器裸片耦合的命令/地址信道接收包含指示存取第二存储器裸片的一或多个位的存取命令；至少部分地基于接收到存取命令而读取与第二存储器裸片相关联的非易失性只读存储器；以及至少部分地基于存取命令的一或多个位的值而存取第二存储器裸片，且读取与第二存储器裸片相关联的非易失性只读存储器。

本文所描述的方法600和设备的一些实例可进一步包含操作、特征、电路系统、逻辑、构件或指令以用于：将第一识别符和第二识别符与相关联于第一存储器裸片和第二存储器裸片的非易失性只读存储器的一或多个值进行比较；以及至少部分地基于将第一识别符和第二识别符与非易失性只读存储器的一或多个值进行比较，避免发出用以更改与第一存储器裸片或第二存储器裸片相关联的非易失性只读存储器的值的命令。

在本文中所描述的方法600和设备的一些实例中，第一存储器裸片的第一电路和第二存储器裸片的第二电路可与接合线耦合，且方法、设备和非暂时性计算机可读媒体可包含其他操作、特征、电路系统、逻辑、构件或指令以用于：响应于存储第一存储器裸片的第一识别符而在第一存储器裸片的第一电路处将第二信号的第一值反相为第二值，其中第三信号包含反相第二信号。

本文中所描述的方法600和设备的一些实例可进一步包含操作、特征、电路系统、逻辑、构件或指令以用于：停用第一存储器裸片的第一电路和第二存储器裸片的第二电路，其中至少部分地基于停用第一存储器裸片的第一电路和第二存储器裸片的第二电路，包含第二值的第二信号可与用于第一存储器裸片和第二存储器裸片的一或多个操作相关联。

本文中所描述的方法600和设备的一些实例可进一步包含操作、特征、电路系统、逻辑、构件或指令以用于：至少部分地基于接收到第一信号，从第一存储器裸片的第一电路输出第一识别符；以及至少部分地基于接收到第一信号，从第二存储器裸片的第二电路输出第二识别符。

本文中所描述的方法600和设备的一些实例可进一步包含操作、特征、电路系统、逻辑、构件或指令以用于：至少部分地基于第一信号被停用，从第一存储器裸片的第一电路输出第三识别符；以及至少部分地基于第一信号被停用，从第二存储器裸片的第二电路输出第四识别符。

在本文中所描述的方法600和设备的一些实例中，第二存储器裸片的第二电路可与第一电压源耦合，且第二存储器裸片的第二电路可经配置以至少部分地基于第一电压源接收第三信号。

在本文中所描述的方法600和设备的一些实例中，第一存储器裸片的第一电路可与第二电压源耦合，且第一存储器裸片的第一电路可经配置以至少部分地基于第二电压源接收第二信号。

在本文中所描述的方法600和设备的一些实例中，第一电路和第二电路可经由弱下拉电路与接地节点耦合。

在本文中所描述的方法600和设备的一些实例中，第一识别符包含第一存储器裸片可为接口裸片的指示，且第二识别符包含第二存储器裸片可为链接裸片的指示。

应注意，本文所描述的方法描述可能实施方案，且操作和步骤可重新布置或以其它方式加以修改，且其它实施方案是可能的。此外，可组合来自方法中的两个或更多个的部分。

描述了一种设备。设备可包含：命令/地址信道；第一存储器裸片，其与命令/地址信道耦合且包含第一电路，所述第一电路经配置以至少部分地基于接收到用以启用第一电路的第一信号且检测到第二信号的第一值，输出第一存储器裸片的第一识别符；第一寄存器，其与第一电路耦合且经配置以至少部分地基于第一电路输出第一识别符，存储第一存储器裸片的第一识别符；第二存储器裸片，其与命令/地址信道耦合且包含第二电路，所述第二电路经配置以至少部分地基于接收到用以启用第二电路的第一信号且检测到第三信号的第二值，输出第二存储器裸片的第二识别符；以及第二寄存器，其与第二电路耦合且经配置以至少部分地基于第二电路输出第二识别符，存储第二存储器裸片的第二识别符。

在设备的一些实例中，第一电路包含：第一下拉电路，其与第一电路的第一节点耦合且经配置以调整第二信号的值，其中第二信号至少部分地基于第一下拉电路调整第二信号的值而包含第二值；第一锁存器，其与第一节点耦合且经配置以接收包含第二值的第二信号，且至少部分地基于第一下拉电路调整第二信号的值而输出第一识别符；以及反相器，其与第一节点耦合且经配置以至少部分地基于第一锁存器接收到第一信号，使包含第二值的第二信号反相。

在设备的一些实例中，第一电路包含：多路复用器，其包含与第一锁存器耦合的第一输入和与非易失性存储器耦合的第二输入，多路复用器经配置以至少部分地基于由多路复用器接收的第一信号的值，从第一输入或第二输入选择第一电路的输出。

在一些实例中，设备可包含：熔丝或反熔丝阵列，其与多路复用器的第二输入耦合且经配置以存储用于第一识别符的值，其中非易失性存储器包含熔丝或反熔丝阵列。

在设备的一些实例中，第二电路包含：第二下拉电路，其与第一电路的第二节点耦合且经配置以调整反相第二信号的值，其中第三信号包含反相第二信号；以及第二锁存器，其与第二节点耦合且经配置以接收第三信号，且至少部分地基于第二下拉电路调整反相第二信号的值而输出第二识别符。

在设备的一些实例中，第一存储器裸片可经由接合线与第二存储器裸片耦合；且接合线可与第一电路的反相器的输出耦合，第二电路的第二节点可与接合线耦合。

在一些实例中，设备可包含启用第一电路的锁存器，使第一电路的多路复用器输出多路复用器的第一输入或多路复用器的第二输入，且停用与接合线耦合的一或多个其它电路。

在一些实例中，设备可包含与第二存储器裸片的第二电路耦合的第一电压源，其中第二电路可经配置以至少部分地基于与第一电压源耦合而接收第三信号。

在一些实例中，设备可包含与第一存储器裸片的第一电路耦合的第二电压源，其中第一电路可经配置以至少部分地基于与第二电压源耦合而接收包含第二值的第二信号。

在设备的一些实例中，第一存储器裸片和第二存储器裸片可与主机装置耦合，且可由与主机装置耦合的外围装置经由针对计算高速链路(CXL)协议配置的接口存取，且第一存储器裸片和第二存储器裸片可与外围装置耦合且可由主机装置经由接口存取。

在设备的一些实例中，第一识别符包含第一存储器裸片可为接口裸片的指示，且第二识别符包含第二存储器裸片可为链接裸片的指示。

可使用各种不同技艺和技术中的任一种来表示本文中所描述的信息和信号。举例来说，可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个上文描述中可能参考的数据、指令、命令、信息、信号、位、符号和码片。一些图式可将信号示出为单一信号；然而，信号可表示信号的总线，其中总线可具有各种位宽度。

术语“电子通信”、“导电接触”、“连接”和“耦合”可指支持信号在组件之间流动的组件之间的关系。如果组件之间存在可以在任何时间支持信号在组件之间流动的任何导电路径，那么认为组件彼此电子通信(或彼此导电接触、或彼此连接、或彼此耦合)。在任何给定时间，基于包含所连接组件的装置的操作，彼此电子通信(或彼此导电接触、或彼此连接、或彼此耦合)的组件之间的导电路径可以是开路或闭路。所连接组件之间的导电路径可为组件之间的直接导电路径，或所连接组件之间的导电路径可为可包含例如开关、晶体管或其它组件的中间组件的间接导电路径。在一些实例中，可例如使用例如开关或晶体管的一或多个中间组件来中断所连接组件之间的信号流一段时间。

术语“耦合”是指从组件之间的开路关系移动到组件之间的闭路关系的条件，在所述开路关系中，信号当前无法通过导电路径在所述组件之间传送，在所述闭路关系中，信号能够通过所述导电路径在所述组件之间传送。如果例如控制器的组件将其它组件耦合在一起，那么组件发起以下改变：允许信号经由先前不准许信号流动的导电路径在其它组件之间流动。

术语“隔离”是指其中信号当前无法在组件之间流动的组件之间的关系。如果组件之间存在开路，则组件彼此隔离。举例来说，当开关断开时，由定位在两个组件之间的开关分隔开的组件彼此隔离。如果控制器隔离两个组件，那么控制器实现以下改变：阻止信号使用先前准许信号流动的导电路径在组件之间流动。

本文中论述的装置(包含存储器阵列)可形成于例如硅、锗、硅-锗合金、砷化镓、氮化镓等半导体衬底上。在一些实例中，衬底为半导体晶片。在其它实例中，衬底可为绝缘体上硅(SOI)衬底，例如玻璃上硅(SOG)或蓝宝石上硅(SOP)，或另一衬底上的半导体材料的外延层。衬底或衬底的子区域的导电性可通过使用包含但不限于磷、硼或砷的各种化学物质掺杂来控制。掺杂可在衬底的初始形成或生长期间，通过离子植入或通过任何其它掺杂方法来进行。

本文所论述的开关组件或晶体管可表示场效应晶体管(FET)，且包括包含源极、漏极和栅极的三端子装置。端子可通过例如金属的导电材料连接到其它电子元件。源极和漏极可以是导电的，并且可包括重掺杂，例如简并半导体区。源极和漏极可通过轻掺杂半导体区域或沟道分隔。如果沟道为n型(即，大部分载流子为电子)，则FET可被称为n型FET。如果沟道为p型(即，大部分载流子为空穴)，那么FET可被称为p型FET。沟道可由绝缘栅极氧化物封端。可通过将电压施加到栅极来控制沟道导电性。例如，将正电压或负电压分别施加到n型FET或p型FET可使得沟道具有导电性。当大于或等于晶体管的阈值电压的电压施加到晶体管栅极时，晶体管可被“接通”或“激活”。当小于晶体管的阈值电压的电压被施加到晶体管栅极时，晶体管可被“切断”或“撤销激活”。

本文中结合随附图式阐述的具体实施方式描述了示例配置，且并不表示可实施的或在权利要求书的范围内的所有实例。本文所使用的术语“示例性”是指“充当实例、例子或图示”，且不“优选于”或“优于”其它实例。具体实施方式包含具体细节以提供对所描述技术的理解。然而，可在没有这些具体细节的情况下实践这些技术。在一些情况下，以框图形式展示众所周知的结构和装置以免混淆所描述实例的概念。

在附图中，类似组件或特征可具有相同参考标记。此外，可通过在参考标记后加上破折号和在类似组件中进行区分的第二标记来区分相同类型的各种组件。如果在说明书中仅使用第一参考标记，那么描述内容适用于具有相同第一参考标记的类似组件中的任何一个，而与第二参考标记无关。

本文所描述的功能可在硬件、由处理器执行的软件、固件或其任何组合中实施。如果在由处理器执行的软件中实施，那么功能可作为一或多个指令或代码而存储在计算机可读媒体上或在计算机可读媒体上传输。其它实例和实施方案处于本公开和所附权利要求书的范围内。举例来说，由于软件的性质，本文所描述的功能可使用由处理器执行的软件、硬件、固件、硬连线或这些中的任何一个的组合执行来实施。实施功能的特征还可在物理上位于各个位置处，包含分布成使得功能的各部分在不同物理位置处实施。

举例来说，结合本文的公开内容所描述的各种说明性块和模块可使用通用处理器、DSP、ASIC、FPGA或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其设计成执行本文所描述的功能的任何组合来实施或执行。通用处理器可为微处理器；但在替代方案中，处理器可为任何处理器、控制器、微控制器或状态机。处理器还可实施为计算装置(例如，DSP与微处理器的组合、多个微处理器、一或多个微处理器结合DSP核心或任何其它此配置)的组合。

如本文所使用，包含在权利要求书中，项目的列表(例如，以例如“中的至少一个”或“中的一或多个”的短语开始的项目的列表)中所使用的“或”指示包含性列表，使得例如A、B或C中的至少一个的列表是指A或B或C或AB或AC或BC或ABC(即，A和B和C)。另外，如本文所用，短语“基于”不应被理解为指代一组封闭条件。例如，在不脱离本公开的范围的情况下，描述为“基于条件A”的示例性步骤可基于条件A和条件B两者。换句话说，如本文所使用，短语“基于”应以与短语“至少部分地基于”相同的方式解释。

计算机可读媒体包含非暂时性计算机存储媒体和包含有助于将计算机程序从一处传送到另一处的任何媒体的通信媒体两者。非暂时性存储媒体可为可由通用或专用计算机存取的任何可用媒体。借助于实例而非限制，非暂时性计算机可读媒体可包括随机存取存储器、只读存储器、电可擦除可编程只读存储器(EEPROM)、光盘(CD)只读存储器或其它光盘存储装置、磁盘存储装置或其它磁性存储装置，或可用于承载或存储呈指令或数据结构形式的期望程序代码构件且可由通用或专用计算机或通用或专用处理器存取的任何其它非暂时性媒体。并且，适当地将任何连接称作计算机可读媒体。举例来说，如果使用同轴电缆、光纤电缆、双绞线、数字订户线(DSL)或例如红外线、无线电和微波等无线技术从网站、服务器或其它远程源传输软件，则所述同轴电缆、光纤电缆、双绞线、数字订户线(DSL)或例如红外线、无线电和微波等无线技术包含在媒体的定义中。如本文所用，磁盘和光盘包含CD、激光光盘、光学光盘、数字多功能光盘(DVD)、软磁盘和蓝光光盘，其中所述磁盘通常以磁性方式再现数据，而所述光盘用激光以光学方式再现数据。以上组合还包含在计算机可读媒体的范围内。

提供本文中的描述以使得所属领域的技术人员能够制作或使用本公开。所属领域的技术人员将清楚对本公开的各种修改，且可在不脱离本公开的范围的情况下将本文所定义的一般原理应用于其它变化形式。因此，本公开不限于本文所描述的实例和设计，而是被赋予与本文所公开的原理和新颖特征一致的最广范围。

Claims (35)

1.一种设备，其包括：

命令/地址信道；

第一存储器裸片，其与所述命令/地址信道耦合且包括第一电路，所述第一电路经配置以至少部分地基于接收到用以启用所述第一电路的第一信号且检测到第二信号的第一值，输出所述第一存储器裸片的第一识别符；

第一寄存器，其与所述第一电路耦合且经配置以至少部分地基于所述第一电路输出所述第一识别符，存储所述第一存储器裸片的所述第一识别符；

第二存储器裸片，其与所述命令/地址信道耦合且包括第二电路，所述第二电路经配置以至少部分地基于接收到用以启用所述第二电路的所述第一信号且检测到第三信号的第二值，输出所述第二存储器裸片的第二识别符；以及

第二寄存器，其与所述第二电路耦合且经配置以至少部分地基于所述第二电路输出所述第二识别符，存储所述第二存储器裸片的所述第二识别符。

2.根据权利要求1所述的设备，其中所述第一电路包括：

第一下拉电路，其与所述第一电路的第一节点耦合且经配置以调整所述第二信号的值，其中所述第二信号至少部分地基于所述第一下拉电路调整所述第二信号的所述值而包括所述第二值；

第一锁存器，其与所述第一节点耦合且经配置以接收包括所述第二值的所述第二信号，且至少部分地基于所述第一下拉电路调整所述第二信号的所述值而输出所述第一识别符；以及

反相器，其与所述第一节点耦合且经配置以至少部分地基于所述第一锁存器接收到所述第一信号，使包括所述第二值的所述第二信号反相。

3.根据权利要求2所述的设备，其中所述第一电路包括：

多路复用器，其包括与所述第一锁存器耦合的第一输入和与非易失性存储器耦合的第二输入，所述多路复用器经配置以至少部分地基于由所述多路复用器接收的所述第一信号的值，从所述第一输入或所述第二输入选择所述第一电路的输出。

4.根据权利要求3所述的设备，其进一步包括：

熔丝或反熔丝阵列，其与所述多路复用器的所述第二输入耦合且经配置以存储用于所述第一识别符的值，其中所述非易失性存储器包括所述熔丝或反熔丝阵列。

5.根据权利要求2所述的设备，其中所述第二电路包括：

第二下拉电路，其与所述第一电路的第二节点耦合且经配置以调整所述反相第二信号的值，其中所述第三信号包括所述反相第二信号；以及

第二锁存器，其与所述第二节点耦合且经配置以接收所述第三信号，且至少部分地基于所述第二下拉电路调整所述反相第二信号的所述值而输出所述第二识别符。

6.根据权利要求5所述的设备，其中：

所述第一存储器裸片经由接合线与所述第二存储器裸片耦合；并且

所述接合线与所述第一电路的所述反相器的输出耦合，且所述第二电路的所述第二节点与所述接合线耦合。

7.根据权利要求6所述的设备，其中所述第一信号经配置以：

启用所述第一电路的所述第一锁存器；

使所述第一电路的多路复用器输出所述多路复用器的第一输入或所述多路复用器的第二输入；以及

停用与所述接合线耦合的一或多个其它电路。

8.根据权利要求1所述的设备，其进一步包括：

第一电压源，其与所述第二存储器裸片的所述第二电路耦合，其中所述第二电路经配置以至少部分地基于与所述第一电压源耦合而接收所述第三信号。

9.根据权利要求8所述的设备，其进一步包括：

第二电压源，其与所述第一存储器裸片的所述第一电路耦合，其中所述第一电路经配置以至少部分地基于与所述第二电压源耦合而接收包括所述第二值的所述第二信号。

10.根据权利要求1所述的设备，其中：

所述第一存储器裸片和所述第二存储器裸片与主机装置耦合，且能够由与所述主机装置耦合的外围装置经由针对计算高速链路(CXL)协议配置的接口存取；或

所述第一存储器裸片和所述第二存储器裸片与所述外围装置耦合且能够由所述主机装置经由所述接口存取。

11.根据权利要求1所述的设备，其中：

所述第一识别符包括所述第一存储器裸片为接口裸片的指示，并且

所述第二识别符包括所述第二存储器裸片为链接裸片的指示。

12.一种方法，其包括：

在第一存储器裸片和第二存储器裸片处接收启用所述第一存储器裸片和所述第二存储器裸片的电路的第一信号；

至少部分地基于接收到所述第一信号，通过所述第一存储器裸片的第一电路检测与所述第一存储器裸片相对于所述第二存储器裸片的第一位置相关联的第二信号的第一值；

至少部分地基于检测到所述第二信号的所述第一值，在与所述第一存储器裸片相关联的寄存器处存储所述第一存储器裸片的所述第一位置的第一识别符；

至少部分地基于接收到所述第一信号，通过所述第二存储器裸片的第二电路检测与所述第二存储器裸片相对于所述第一存储器裸片的第二位置相关联的第三信号的第二值；以及

至少部分地基于检测到所述第三信号的所述第二值，在与所述第二存储器裸片相关联的寄存器处存储所述第二存储器裸片的所述第二位置的第二识别符。

13.根据权利要求12所述的方法，其进一步包括：

至少部分地基于将所述第一识别符存储在所述寄存器中且将所述第二识别符存储在所述寄存器中，将所述第一识别符或所述第二识别符或这两者存储在与所述第一存储器裸片和所述第二存储器裸片相关联的非易失性只读存储器中。

14.根据权利要求13所述的方法，其中所述非易失性只读存储器包括熔丝阵列或反熔丝阵列。

15.根据权利要求13所述的方法，其中将所述第一识别符或所述第二识别符或这两者存储在所述非易失性只读存储器中包括：

将满足阈值且更改熔丝或反熔丝的电阻的电流施加到所述熔丝或反熔丝。

16.根据权利要求13所述的方法，其进一步包括：

停用所述第一电路和所述第二电路；

经由与所述第一存储器裸片和所述第二存储器裸片耦合的命令/地址信道接收包括指示存取所述第二存储器裸片的一或多个位的存取命令；

至少部分地基于接收到所述存取命令而读取与所述第二存储器裸片相关联的所述非易失性只读存储器；以及

至少部分地基于所述存取命令的所述一或多个位的值而存取所述第二存储器裸片，且读取与所述第二存储器裸片相关联的所述非易失性只读存储器。

17.根据权利要求12所述的方法，其进一步包括：

将所述第一识别符和所述第二识别符与相关联于所述第一存储器裸片和所述第二存储器裸片的非易失性只读存储器的一或多个值进行比较；以及

至少部分地基于将所述第一识别符和所述第二识别符与所述非易失性只读存储器的所述一或多个值进行比较，避免发出用以更改与所述第一存储器裸片或所述第二存储器裸片相关联的所述非易失性只读存储器的值的命令。

18.根据权利要求12所述的方法，其中所述第一存储器裸片的所述第一电路和所述第二存储器裸片的所述第二电路与接合线耦合，所述方法进一步包括：

响应于存储所述第一存储器裸片的所述第一识别符，在所述第一存储器裸片的所述第一电路处将所述第二信号的所述第一值反相为所述第二值，其中所述第三信号包括所述经反相第二信号。

19.根据权利要求18所述的方法，其进一步包括：

停用所述第一存储器裸片的所述第一电路和所述第二存储器裸片的所述第二电路，其中至少部分地基于停用所述第一存储器裸片的所述第一电路和所述第二存储器裸片的所述第二电路，包括所述第二值的所述第二信号与用于所述第一存储器裸片和所述第二存储器裸片的一或多个操作相关联。

20.根据权利要求12所述的方法，其进一步包括：

至少部分地基于接收到所述第一信号，从所述第一存储器裸片的所述第一电路输出所述第一识别符；以及

至少部分地基于接收到所述第一信号，从所述第二存储器裸片的所述第二电路输出所述第二识别符。

21.根据权利要求20所述的方法，其进一步包括：

至少部分地基于所述第一信号被停用，从所述第一存储器裸片的所述第一电路输出第三识别符；以及

至少部分地基于所述第一信号被停用，从所述第二存储器裸片的所述第二电路输出第四识别符。

22.根据权利要求12所述的方法，其中：

所述第二存储器裸片的所述第二电路与第一电压源耦合，

所述第二存储器裸片的所述第二电路经配置以至少部分地基于所述第一电压源接收所述第三信号。

23.根据权利要求22所述的方法，其中：

所述第一存储器裸片的所述第一电路与第二电压源耦合，

所述第一存储器裸片的所述第一电路经配置以至少部分地基于所述第二电压源接收所述第二信号。

24.根据权利要求12所述的方法，其中所述第一电路和所述第二电路经由弱下拉电路与接地节点耦合。

25.根据权利要求12所述的方法，其中所述第一识别符包括所述第一存储器裸片为接口裸片的指示，且所述第二识别符包括所述第二存储器裸片为链接裸片的指示。

26.一种设备，其包括：

第一存储器裸片，其与命令/地址信道耦合且包括第一电路；

第二存储器裸片，其与所述命令/地址信道耦合且包括第二电路；

寄存器，其与所述第一电路和所述第二电路耦合；以及

控制器，其与所述第一存储器裸片和所述第二存储器裸片耦合，其中所述控制器经配置以使所述设备：

在所述第一存储器裸片和所述第二存储器裸片处接收用以启用所述第一电路和所述第二电路的第一信号；

至少部分地基于接收到所述第一信号，通过所述第一存储器裸片的所述第一电路检测与所述第一存储器裸片相对于所述第二存储器裸片的第一位置相关联的第二信号的第一值；

至少部分地基于检测到所述第二信号的所述第一值，在所述寄存器处存储所述第一存储器裸片的所述第一位置的第一识别符；

至少部分地基于接收到所述第一信号，通过所述第二存储器裸片的所述第二电路检测与所述第二存储器裸片相对于所述第一存储器裸片的第二位置相关联的第三信号的第二值；以及

至少部分地基于检测到所述第三信号的所述第二值，在所述寄存器处存储所述第二存储器裸片的所述第二位置的第二识别符。

27.根据权利要求26所述的设备，其中所述控制器经配置以使所述设备：

至少部分地基于将所述第一识别符存储在所述寄存器中且将所述第二识别符存储在所述寄存器中，将所述第一识别符或所述第二识别符或这两者存储在与所述第一存储器裸片和所述第二存储器裸片相关联的非易失性只读存储器中。

28.根据权利要求27所述的设备，其中所述非易失性只读存储器包括熔丝阵列或反熔丝阵列。

29.根据权利要求27所述的设备，其中，为将所述第一识别符或所述第二识别符或这两者存储在所述非易失性只读存储器中，所述控制器能够操作以使所述设备：

将满足阈值且更改熔丝或反熔丝的电阻的电流施加到所述熔丝或反熔丝。

30.根据权利要求27所述的设备，其中所述控制器经配置以使所述设备：

停用所述第一电路和所述第二电路；

经由所述命令/地址信道接收包括指示存取所述第二存储器裸片的一或多个位的存取命令；

至少部分地基于接收到所述存取命令而读取与所述第二存储器裸片相关联的所述非易失性只读存储器；以及

至少部分地基于所述存取命令的所述一或多个位的值而存取所述第二存储器裸片，且读取与所述第二存储器裸片相关联的所述非易失性只读存储器。

31.根据权利要求26所述的设备，其中所述控制器经配置以使所述设备：

将所述第一识别符和所述第二识别符与相关联于所述第一存储器裸片和所述第二存储器裸片的非易失性只读存储器的一或多个值进行比较；以及

至少部分地基于将所述第一识别符和所述第二识别符与所述非易失性只读存储器的所述一或多个值进行比较，避免发出用以更改与所述第一存储器裸片或所述第二存储器裸片相关联的所述非易失性只读存储器的值的命令。

32.根据权利要求26所述的设备，其中所述第一存储器裸片的所述第一电路和所述第二存储器裸片的所述第二电路与接合线耦合，且其中所述控制器经配置以使所述设备：

响应于存储所述第一存储器裸片的所述第一识别符，在所述第一存储器裸片的所述第一电路处将所述第二信号的所述第一值反相为所述第二值，其中所述第三信号包括所述经反相第二信号。

33.根据权利要求32所述的设备，其中所述控制器经配置以使所述设备：

停用所述第一存储器裸片的所述第一电路和所述第二存储器裸片的所述第二电路，其中至少部分地基于停用所述第一存储器裸片的所述第一电路和所述第二存储器裸片的所述第二电路，包括所述第二值的所述第二信号与用于所述第一存储器裸片和所述第二存储器裸片的一或多个操作相关联。

34.一种设备，其包括：

用于在第一存储器裸片和第二存储器裸片处接收用以启用所述第一存储器裸片和所述第二存储器裸片的电路的第一信号的构件；

用于至少部分地基于接收到所述第一信号，通过所述第一存储器裸片的第一电路检测与所述第一存储器裸片相对于所述第二存储器裸片的第一位置相关联的第二信号的第一值的构件；

用于至少部分地基于检测到所述第二信号的所述第一值，在与所述第一存储器裸片相关联的寄存器处存储所述第一存储器裸片的所述第一位置的第一识别符的构件；

用于至少部分地基于接收到所述第一信号，通过所述第二存储器裸片的第二电路检测与所述第二存储器裸片相对于所述第一存储器裸片的第二位置相关联的第三信号的第二值的构件；以及

用于至少部分地基于检测到所述第三信号的所述第二值，在与所述第二存储器裸片相关联的寄存器处存储所述第二存储器裸片的所述第二位置的第二识别符的构件。

35.一种存储包括指令的代码的非暂时性计算机可读媒体，所述指令在由电子装置的处理器执行时使所述电子装置：

在第一存储器裸片和第二存储器裸片处接收用以启用所述第一存储器裸片和所述第二存储器裸片的电路的第一信号；

至少部分地基于接收到所述第一信号，通过所述第一存储器裸片的第一电路检测与所述第一存储器裸片相对于所述第二存储器裸片的第一位置相关联的第二信号的第一值；

至少部分地基于检测到所述第二信号的所述第一值，在与所述第一存储器裸片相关联的寄存器处存储所述第一存储器裸片的所述第一位置的第一识别符；

至少部分地基于接收到所述第一信号，通过所述第二存储器裸片的第二电路检测与所述第二存储器裸片相对于所述第一存储器裸片的第二位置相关联的第三信号的第二值；以及

至少部分地基于检测到所述第三信号的所述第二值，在与所述第二存储器裸片相关联的寄存器处存储所述第二存储器裸片的所述第二位置的第二识别符。