CN113168290A - 命令阻止管理 - Google Patents

命令阻止管理 Download PDF

Info

Publication number
CN113168290A
CN113168290A CN201980077182.3A CN201980077182A CN113168290A CN 113168290 A CN113168290 A CN 113168290A CN 201980077182 A CN201980077182 A CN 201980077182A CN 113168290 A CN113168290 A CN 113168290A
Authority
CN
China
Prior art keywords
command
memory device
memory
commands
mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201980077182.3A
Other languages
English (en)
Inventor
A·P·贝姆
S·E·谢弗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN113168290A publication Critical patent/CN113168290A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/073—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a memory management context, e.g. virtual memory or cache management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0727—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a storage system, e.g. in a DASD or network based storage system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0766—Error or fault reporting or storing
    • G06F11/0772—Means for error signaling, e.g. using interrupts, exception flags, dedicated error registers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0793—Remedial or corrective actions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/0284—Multiple user address space allocation, e.g. using different base addresses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G06F21/79—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/062—Securing storage systems
    • G06F3/0622—Securing storage systems in relation to access
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
    • G06F12/1425—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block
    • G06F12/1441—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block for a range
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1458—Protection against unauthorised use of memory or access to memory by checking the subject access rights
    • G06F12/1466—Key-lock mechanism
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/81—Threshold
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1028—Power efficiency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7204—Capacity control, e.g. partitioning, end-of-life degradation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Quality & Reliability (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • Dram (AREA)
  • Storage Device Security (AREA)

Abstract

本发明描述用于命令阻止管理的方法、系统和装置。存储器装置可(例如从主机装置)接收命令。所述存储器装置可通过确定所述命令是否包含于经定义命令集内来确定所述命令是否经过定义。在所述经定义命令集中不存在接收到的命令的情况下(例如所述命令未经定义)，则所述存储器装置可阻止所述命令被解码以供所述存储器装置执行。在一些情况下，所述存储器装置可基于接收到未经定义命令而从第一操作模式切换到第二操作模式。在一些情况下，所述第二操作模式可限制所述存储器装置的操作，而所述第一模式的限制性可不那么大。另外或替代地，所述存储器装置可向另一装置(例如所述主机装置)指示所述未经定义命令。

Description

命令阻止管理
交叉引用
本专利申请主张勃姆(Boehm)等人在2019年9月23日提交的标题为“命令阻止管理(COMMAND BLOCK MANAGEMENT)”的第16/579,153号美国专利申请和勃姆等人在2018年10月16日提交的标题为“命令阻止管理(COMMAND BLOCK MANAGEMENT)”的第62/746,284号美国临时专利申请的优先权，所述申请中的每一者均转让给本受让人。
背景技术
下文大体上涉及一种包含至少一个存储器装置的系统，且更具体地说，涉及命令阻止管理。
存储器装置广泛地用于将信息存储在例如计算机、无线通信装置、相机、数字显示器等各种电子装置中。通过对存储器装置的不同状态进行编程来存储信息。举例来说，二进制装置最经常存储通常由逻辑1或逻辑0表示的两个状态中的一个。在其它装置中，可存储多于两个状态。为了存取所存储的信息，装置的组件可读取或感测存储器装置中的至少一个所存储的状态。为了存取信息，装置的组件可对存储器装置中的状态进行写入或编程。
各种类型的存储器装置包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、快闪存储器、相变存储器(PCM)等。存储器装置可为易失性或非易失性的。例如FeRAM的非易失性存储器即使在无外部电源存在的情况下仍可维持其所存储的逻辑状态很长一段时间。例如DRAM、SRAM的易失性存储器装置在与外部电源断开连接时可能会丢失其所存储的状态。例如DRAM、SDRAM的动态存储器装置可能随时间推移而丢失所存储的状态，除非它们被周期性地刷新。
在一些情况下，存储器装置(例如DRAM装置)可经配置以辨识对应于唯一指令(例如读取、写入、刷新)的命令集。举例来说，如果存储器装置接收到命令，则存储器装置可根据所指示的指令来执行所述命令。一般来说，改进存储器装置可包含增加存储器单元密度、增加读取/写入速度、增加可靠性、增加数据保持、降低功耗或降低制造成本以及其它度量。期望基于接收到的命令来改进存储器装置的操作。
附图说明
图1说明支持本文中所公开的命令阻止管理的系统的实例。
图2说明支持本文中所公开的命令阻止管理的存储器子阵列的实例。
图3说明支持本文中所公开的命令阻止管理的系统的实例。
图4到7说明支持本文中所公开的命令阻止管理的过程流。
图8和9说明支持本文中所公开的命令阻止管理的设备的框图。
图10到14说明支持本文中所公开的存储器命令验证的一或多个方法。
具体实施方式
存储器装置可在各种条件下作为电子设备的部分进行操作，所述电子设备例如个人计算机、无线通信装置、服务器、物联网(IoT)装置、机动车辆的电子组件等。在一些情况下，支持某些实施方案(例如，机动车辆，在一些情况下具有自主或半自主驾驶能力)的应用的存储器装置可能受制于增加的可靠性约束。由此，用于一些应用的存储器装置(例如，DRAM)可预期以受制于相对较高行业规范的可靠性(例如，较高可靠性约束)进行操作。
一些存储器装置可经配置以辨识对应于唯一指令(例如读取、写入、刷新)或地址(例如行地址、列地址)的经定义命令集。举例来说，如果存储器装置接收到经定义命令，则存储器装置可根据所指示的指令和地址来执行所述命令。在一些情况下，可存在未针对存储器装置定义的命令(例如不对应于经定义指令和/或经定义地址的命令)。即，可存在不对应于经定义操作或操作集的命令或命令序列。
举例来说，命令可通过存储器装置的引脚的状态传达，且引脚的可能组合的子集可能不对应于存储器装置的经定义操作。在存储器装置接收到未经定义命令或命令序列的情况下，存储器装置的响应可为可变的或未知的。举例来说，存储器装置可能不具有与未经定义命令相关联的经定义操作，且因此可能响应于未经定义命令而执行可变操作。在一些情况下，引起可变操作的未经定义命令可使存储器装置容易受到恶意攻击。即，可发送命令或命令系列到存储器装置以使存储器装置表现失常。
描述了用于阻止未经定义命令在存储器装置处执行的技术。举例来说，存储器装置可在解码和执行命令之前确定命令是否经过定义。存储器装置可识别用于存储器装置的经定义命令集。当存储器装置接收到命令或命令序列时，存储器装置可通过确定每个接收到的命令在经定义命令集内存在与否来确定接收到的命令中的每个命令是否经过定义。在所述经定义命令集中不存在接收到的命令的情况下(例如所述命令未经定义)，则所述存储器装置可阻止所述命令被解码以供所述存储器装置执行。在一个实例中，存储器装置可激活与检测到的未经定义命令相关联的存储器阵列安全模式。所述安全模式可限制存储器装置的操作(例如通过限制执行的命令类型、通过限制存储器装置的存储器阵列的用于执行命令的部分)。另外或替代地，存储器装置可向主机装置传输指示未经定义命令的通知。因此，存储器装置可阻止未经定义命令的执行，以便提高存储器装置的可靠性(例如通过减少存储器装置的可变行为)。
首先在参考图1、2和3的存储器系统和装置的上下文中描述本公开的特征。在参考图4、5、6和7的过程流的上下文中描述本公开的特征。参考图8到14中涉及命令阻止管理的设备图和流程图进一步说明且描述本公开的这些和其它特征。
图1说明根据本文中所公开的方面的利用一或多个存储器装置的系统100的实例。系统100可包含外部存储器控制器105、存储器装置110和将外部存储器控制器105与存储器装置110耦合的多个信道115。系统100可包含一或多个存储器装置，但为易于描述，所述一或多个存储器装置可被描述为单个存储器装置110。
系统100可包含电子装置的各方面，例如计算装置、移动计算装置、无线装置或图形处理装置。系统100可以是便携式电子装置的实例。系统100可以是计算机、笔记本电脑、平板电脑、智能电话、蜂窝电话、可穿戴装置、互联网连接装置等的实例。存储器装置110可以是系统中经配置以存储用于系统100的一或多个其它组件的数据的组件。在一些实例中，系统100经配置以用于使用基站或接入点与其它系统或装置进行双向无线通信。在一些实例中，系统100能够进行机器类型通信(MTC)、机器对机器(M2M)通信或装置对装置(D2D)通信。
系统100的至少部分可以是主机装置的实例。此类主机装置可以是使用存储器来执行过程的装置的实例，所述装置例如计算装置、移动计算装置、无线装置、图形处理装置、计算机、笔记本电脑、平板电脑、智能电话、蜂窝电话、可穿戴装置、互联网连接装置、一些其它固定或便携式电子装置等。在一些实例中，系统100是图形卡。在一些实例中，主机装置可指实施外部存储器控制器105的功能的硬件、固件、软件或其组合。在一些实例中，外部存储器控制器105可称作主机或主机装置。
在一些情况下，存储器装置110可以是独立的装置或组件，其经配置以与系统100的其它组件进行通信，且提供系统100可能使用或引用的物理存储器地址/空间。在一些实例中，存储器装置110可为可配置的，以与至少一个或多个不同类型的系统100一起工作。系统100的组件与存储器装置110之间的信令可为可操作的以支持用以调制信号的调制方案、用于传送信号的不同引脚设计、系统100和存储器装置110的不同封装、系统100与存储器装置110之间的时钟信令和同步、定时约定，和/或其它因素。
存储器装置110可经配置以存储用于系统100的组件的数据。在一些情况下，存储器装置110可充当系统100的从机型装置(例如，响应且执行系统100通过外部存储器控制器105提供的命令)。此类命令可包含用于存取操作的存取命令，例如用于写入操作的写入命令、用于读取操作的读取命令、用于刷新操作的刷新命令或其它命令。存储器装置110可包含支持用于数据存储的所要或指定容量的两个或更多个存储器裸片160(例如，存储器芯片)。包含两个或更多个存储器裸片的存储器装置110可被称为多裸片存储器或封装(也称为多芯片存储器或封装)。
系统100可进一步包含处理器120、基本输入/输出系统(BIOS)组件125、一或多个外围组件130和输入/输出(I/O)控制器135。系统100的组件可使用总线140彼此电子连通。
处理器120可经配置以控制系统100的至少部分。处理器120可以是通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件，或其可为这些类型的组件的组合。在此类情况下，处理器120可以是中央处理单元(CPU)、图形处理单元(GPU)、通用GPU(GPGPU)或芯片上系统(SoC)的实例，以及其它实例。
BIOS组件125可以是包含操作为固件的BIOS的软件组件，所述固件可初始化且运行系统100的各种硬件组件。BIOS组件125还可管理处理器120与系统100的各种组件(例如，外围组件130、I/O控制器135等)之间的数据流。BIOS组件125可包含存储在只读存储器(ROM)、快闪存储器或任何其它非易失性存储器中的程序或软件。
外围组件130可以是任何输入装置或输出装置，或此类装置的接口，其可集成到系统100中或与所述系统集成在一起。实例可包含磁盘控制器、声音控制器、图形控制器、以太网控制器、调制解调器、通用串行总线(USB)控制器、串行或并行端口，或外围卡槽，例如外围组件互连(PCI)或加速图形端口(AGP)插槽。外围组件130可以是所属领域的技术人员理解为外围装置的其它组件。
I/O控制器135可管理处理器120与外围组件130、输入装置145或输出装置150之间的数据通信。I/O控制器135可管理未集成到系统100中或未与所述系统集成在一起的外围装置。在某些情况下，I/O控制器135可表示到外部外围组件的物理连接或端口。
输入145可表示系统100外部的装置或信号，其将信息、信号或数据提供到系统100或其组件。这可包含用户接口或与其它装置的接口或其它装置之间的接口。在一些情况下，输入145可以是经由一或多个外围组件130与系统100介接的外围装置，或可由I/O控制器135管理。
输出150可表示在系统100外部的装置或信号，其经配置以从系统100或其组件中的任一者接收输出。输出150的实例可包含显示器、音频扬声器、打印装置或印刷电路板上的另一处理器等等。在一些情况下，输出150可以是经由一或多个外围组件130与系统100介接的外围装置，或可由I/O控制器135管理。
系统100的组件可由经设计以执行其功能的通用或专用电路系统构成。这可包含经配置以执行本文中所描述的功能的各种电路元件，例如，导线、晶体管、电容器、电感器、电阻器、放大器或其它有源或无源元件。
存储器装置110可包含装置存储器控制器155和一或多个存储器裸片160。每个存储器裸片160可包含本地存储器控制器165(例如，本地存储器控制器165-a、本地存储器控制器165-b和/或本地存储器控制器165-N)和存储器阵列170(例如，存储器阵列170-a、存储器阵列170-b和/或存储器阵列170-N)。存储器阵列170可以是存储器单元的集合(例如，网格)，其中每个存储器单元经配置以存储至少一个位的数字数据。参考图2更详细地描述存储器阵列170和/或存储器单元的特征。
存储器装置110可以是二维(2D)存储器单元阵列的实例，或可以是三维(3D)存储器单元阵列的实例。举例来说，2D存储器装置可包含单个存储器裸片160。3D存储器装置可包含两个或更多个存储器裸片160(例如，存储器裸片160-a、存储器裸片160-b和/或任何数目的存储器裸片160-N)。在3D存储器装置中，多个存储器裸片160-N可彼此上下堆叠。在一些情况下，3D存储器装置中的存储器裸片160-N可被称为叠组、层级、层或裸片。3D存储器装置可包含任何数量的经堆叠存储器裸片160-N(例如，两个高、三个高、四个高、五个高、六个高、七个高、八个高)。这与单个2D存储器装置相比可增加可定位于衬底上的存储器单元的数目，继而可降低生产成本或增加存储器阵列的性能，或这两者。在一些3D存储器装置中，不同叠组可共享至少一个共同存取线，使得一些叠组可共享字线、数字线和/或板线中的至少一者。
装置存储器控制器155可包含经配置以控制存储器装置110的操作的电路或组件。如此，装置存储器控制器155可包含使存储器装置110能够执行命令的硬件、固件和软件，且可经配置以接收、传输或执行与存储器装置110相关的命令、数据或控制信息。装置存储器控制器155可经配置以与外部存储器控制器105、一或多个存储器裸片160或处理器120通信。在一些情况下，存储器装置110可从外部存储器控制器105接收数据和/或命令。举例来说，存储器装置110可接收指示存储器装置110将代表系统100的组件(例如，处理器120)存储某些数据的写入命令，或指示存储器装置110将把存储于存储器裸片160中的某些数据提供到系统100的组件(例如，处理器120)的读取命令。
存储器装置110可存储对应于唯一指令(例如读取、写入、刷新)或地址(例如行地址、列地址)的经定义命令集。在一些情况下，存储器装置110可在存储器阵列170处执行(例如从外部存储器控制器105接收的)命令之前确定所述命令经过定义。此外，存储器装置110可通过不对未经定义命令进行解码和/或执行来阻止未经定义命令(例如不对应于经定义指令和/或经定义地址的命令)。在一个实例中，存储器装置110可激活与未经定义命令相关联的存储器阵列170的安全模式。所述安全模式可限制命令在存储器阵列170的某一部分(例如与未经定义命令相关联的一或多个存储体)处的执行。另外或替代地，所述安全模式可限制用于执行的命令类型(例如所述安全模式可允许读取命令的执行，同时限制写入命令的执行)。在一些实例中，存储器装置110可将与未经定义命令相关的通知传输到外部存储器控制器105。
在一些情况下，装置存储器控制器155可结合存储器裸片160的本地存储器控制器165控制本文中所描述的存储器装置110的操作。包含在装置存储器控制器155和/或本地存储器控制器165中的组件的实例可包含用于解调从外部存储器控制器105接收的信号的接收器、用于调制和传输信号到外部存储器控制器105的解码器、逻辑、解码器、放大器、滤波器等。
本地存储器控制器165(例如，在存储器裸片160的本地)可经配置以控制存储器裸片160的操作。另外，本地存储器控制器165可经配置以与装置存储器控制器155通信(例如，接收和传输数据和/或命令)。本地存储器控制器165可支持装置存储器控制器155控制存储器装置110的操作，如本文所描述。在一些情况下，存储器装置110不包含装置存储器控制器155，且本地存储器控制器165或外部存储器控制器105可执行本文所描述的各种功能。由此，本地存储器控制器165可经配置以与装置存储器控制器155、与其它本地存储器控制器165或直接与外部存储器控制器105或处理器120通信。
外部存储器控制器105可经配置以实现系统100的组件(例如，处理器120)与存储器装置110之间的信息、数据和/或命令的通信。外部存储器控制器105可充当系统100的组件与存储器装置110之间的联络者，使得系统100的组件可无需知晓存储器装置的操作细节。系统100的组件可向外部存储器控制器105呈现外部存储器控制器105满足的请求(例如，读取命令或写入命令)。外部存储器控制器105可转换或转变在系统100的组件与存储器装置110之间交换的通信。在一些情况下，外部存储器控制器105可包含生成共同(源)系统时钟信号的系统时钟。在一些情况下，外部存储器控制器105可包含生成共同(源)数据时钟信号的共同数据时钟。
在一些情况下，外部存储器控制器105或系统100的其它组件或本文中所描述的其功能可由处理器120实施。举例来说，外部存储器控制器105可以是由处理器120或系统100的其它组件实施的硬件、固件或软件或其某一组合。虽然将外部存储器控制器105描绘为在存储器装置110外部，但在一些情况下，外部存储器控制器105或本文描述的其功能可由存储器装置110实施。举例来说，外部存储器控制器105可以是由装置存储器控制器155或一或多个本地存储器控制器165实施的硬件、固件或软件或其某一组合。在一些情况下，外部存储器控制器105可跨越处理器120和存储器装置110分布，使得外部存储器控制器105的部分由处理器120实施，且其它部分由装置存储器控制器155或本地存储器控制器165实施。同样，在一些情况下，本文中归属于装置存储器控制器155或本地存储器控制器165的一或多个功能可在一些情况下由外部存储器控制器105(与处理器120分离或包含于所述处理器中)执行。
系统100的组件可使用多个信道115与存储器装置110交换信息。在一些实例中，信道115可实现外部存储器控制器105与存储器装置110之间的通信。每个信道115可包含与系统100的组件相关联的端子之间的一或多个信号路径或传输媒体(例如，导体)。举例来说，信道115可包含第一端子，其包含在外部存储器控制器105处的一或多个引脚或焊盘以及在存储器装置110处的一或多个引脚或焊盘。引脚可以是系统100的装置的导电输入或输出点的实例，且引脚可经配置以充当信道的一部分。在一些情况下，端子的引脚或焊盘可为信道115的信号路径的部分。额外信号路径可与信道的端子耦合以在系统100的组件内路由信号。举例来说，存储器装置110可包含将信号从信道115的端子路由到存储器装置110的各种组件(例如，装置存储器控制器155、存储器裸片160、本地存储器控制器165、存储器阵列170)的信号路径(例如，在存储器装置110或其组件内部的信号路径，例如在存储器裸片160内部的信号路径)。
信道115(和相关联的信号路径和端子)可专用于传送特定类型的信息。在一些情况下，信道115可为聚合信道(aggregated channel)，且因此可包含多个个别信道。举例来说，数据信道190可以是x4(例如，包含四个信号路径)、x8(例如，包含八个信号路径)、x16(包含十六个信号路径)等等。
在一些情况下，信道115可包含一或多个命令和地址(CA)信道186。CA信道186可经配置以在外部存储器控制器105与存储器装置110之间传送命令，所述命令包含与命令相关联的控制信息(例如，地址信息)。举例来说，CA信道186可包含具有所要数据的地址的读取命令。在一些情况下，CA信道186可记录在上升时钟信号沿和/或下降时钟信号沿上。在一些情况下，CA信道186可包含八个或九个信号路径。
在一些情况下，信道115可包含一或多个时钟信号(CK)信道188。CK信道188可经配置以在外部存储器控制器105与存储器装置110之间传送一或多个共同时钟信号。每个时钟信号可经配置以在高状态与低状态之间振荡，且协调外部存储器控制器105与存储器装置110的动作。在一些情况下，时钟信号可以是差分输出(例如，CK_t信号和CK_c信号)，且CK信道188的信号路径可相应地予以配置。在一些情况下，时钟信号可以是单端的。在一些情况下，时钟信号可为1.5GHz信号。CK信道188可包含任何数目的信号路径。在一些情况下，时钟信号CK(例如，CK_t信号和CK_c信号)可提供用于存储器装置110的命令和寻址操作或用于存储器装置110的其它全系统操作的定时参考。因此，时钟信号CK可不同地被称作控制时钟信号CK、命令时钟信号CK或系统时钟信号CK。系统时钟信号CK可由系统时钟生成，所述系统时钟可包含一或多个硬件组件(例如，振荡器、晶体、逻辑门、晶体管等)。
在一些情况下，信道115可包含一或多个数据(DQ)信道190。数据信道190可经配置以在外部存储器控制器105与存储器装置110之间传送数据和/或控制信息。举例来说，数据信道190可传送待写入到存储器装置110的信息(例如，双向)或从存储器装置110读取的信息。数据信道190可传送可使用多种不同调制方案(例如，NRZ、PAM4)调制的信号。
在一些情况下，信道115可包含可专用于其它目的的一或多个其它信道192。这些其它信道192可包含任何数目的信号路径。
在一些情况下，其它信道192可包含一或多个写入时钟信号(WCK)信道。虽然WCK中的‘W’在名义上可代表“写入”，但写入时钟信号WCK(例如，WCK_t信号和WCK_c信号)可提供通常用于存储器装置110的存取操作的定时参考(例如，用于读取和写入操作两者的定时参考)。因此，写入时钟信号WCK也可称为数据时钟信号WCK。WCK信道可经配置以在外部存储器控制器105与存储器装置110之间传送共同数据时钟信号。数据时钟信号可经配置以协调外部存储器控制器105和存储器装置110的存取操作(例如，写入操作或读取操作)。在一些情况下，写入时钟信号可以是差分输出(例如，WCK_t信号和WCK_c信号)，且WCK信道的信号路径可相应地予以配置。WCK信道可包含任何数目的信号路径。数据时钟信号WCK可由数据时钟生成，所述数据时钟可包含一或多个硬件组件(例如，振荡器、晶体、逻辑门、晶体管等)。
在一些情况下，其它信道192可包含一或多个检错码(EDC)信道。EDC信道可经配置以传送检错信号，例如校验和，以提高系统可靠性。EDC信道可包含任何数目的信号路径。
信道115可使用多种不同架构将外部存储器控制器105与存储器装置110耦合。各种架构的实例可包含总线、点对点连接、纵横开关、例如硅内插件的高密度内插件，或形成于有机衬底中的信道，或其某一组合。举例来说，在一些情况下，信号路径可至少部分地包含高密度内插件，例如硅内插件或玻璃内插件。
通过信道115传送的信号可使用多种不同调制方案进行调制。在一些情况下，可使用二进制符号(或二进制级)调制方案来调制在外部存储器控制器105与存储器装置110之间传送的信号。二进制符号调制方案可以是其中M等于二的M进制调制方案的实例。二进制符号调制方案的每个符号可经配置以表示一个位的数字数据(例如，符号可表示逻辑1或逻辑0)。二进制符号调制方案的实例包含但不限于不归零(NRZ)、单极编码、双极编码、曼彻斯特编码(Manchester encoding)、具有两个符号的脉冲振幅调制(PAM)(例如，PAM2)等等。
在一些情况下，可使用多符号(或多级)调制方案来调制在外部存储器控制器105与存储器装置110之间传送的信号。多符号调制方案可以是其中M大于或等于三的M进制调制方案的实例。多符号调制方案的每个符号可经配置以表示多于一个位的数字数据(例如，符号可表示逻辑00、逻辑01、逻辑10或逻辑11)。多符号调制方案的实例包含但不限于PAM4、PAM8等、正交振幅调制(QAM)、正交相移键控(QPSK)等等。多符号信号或PAM4信号可以是使用包含至少三个级以对多于一个位的信息进行编码的调制方案来调制的信号。多符号调制方案和符号可替代地被称为非二进制、多位或高阶调制方案和符号。
图2说明根据本公开的各种实例的存储器子阵列200的实例。存储器子阵列200可以是参考图1描述的存储器裸片160的至少一部分的实例。在一些情况下，存储器子阵列200可被称为存储器裸片、存储器芯片、存储器装置或电子存储器设备。举例来说，例如存储器芯片的存储器装置可包含子阵列200的多个实例，其中额外行、地址、存储体或存储体组解码用于从所述多个实例中选择一或多个子阵列以进行存取操作。存储器子阵列200可包含可编程以存储不同逻辑状态的一或多个存储器单元205。每个存储器单元205可为可编程的，以存储两个或更多个状态。举例来说，存储器单元205可经配置以每次存储一个位的数字逻辑(例如，逻辑0和逻辑1)。在一些情况下，单个存储器单元205(例如，多层级存储器单元)可经配置以每次存储多于一个位的数字逻辑(例如，逻辑00、逻辑01、逻辑10或逻辑11)。
存储器单元205可在电容器中存储表示可编程状态的电荷。DRAM架构可包含电容器，所述电容器包含存储表示可编程状态的电荷的介电材料。在其它存储器架构中，其它存储装置和组件是可能的。举例来说，可使用非线性介电材料。
可通过激活或选择例如字线210和/或数字线215的存取线来对存储器单元205执行例如读取和写入的操作。在一些情况下，数字线215也可称为位线。对存取线、字线和数字线或其类似物的引用在不影响理解或操作的情况下可互换。激活或选择字线210或数字线215可包含向相应线施加电压或配置多路复用器以将所述线映射到给定信号。
存储器子阵列200可包含布置成网格状图案的存取线(例如，字线210和数字线215)。存储器单元205可定位在字线210与数字线215的相交处。通过偏置字线210(例如，将电压施加到字线210)，可经由数字线215存取其相交处的存储器单元205。
可通过行解码器220或列解码器225控制对存储器单元205的存取。举例来说，行解码器220可从本地存储器控制器260接收行地址且基于接收到的行地址来激活字线210。列解码器225可从本地存储器控制器260接收列地址且可基于接收到的列地址来选择数字线215。举例来说，存储器子阵列200可包含标记为WL_1到WL_M的多个字线210以及标记为DL_1到DL_N的多个数字线215，其中M和N取决于存储器阵列的大小。因此，通过激活字线210(例如，WL_1)，可存取给定行中的存储器单元205。数字线215(例如，DL_1、...、DL N)携带用于从行中的存储器单元写入或读取的数据。二维或三维配置中的字线210和数字线215的相交处可被称为存储器单元205的地址。
存储器单元205可包含逻辑存储组件，例如电容器230和切换组件235。电容器230可以是介电电容器或铁电电容器的实例。电容器230的第一节点可与切换组件235耦合，且电容器230的第二节点可与电压源240耦合。在一些情况下，电压源240可以是单元板参考电压，例如Vpl，或可为接地，例如Vss。在一些情况下，电压源240可以是与板线驱动器耦合的板线的实例。切换组件235可以是选择性地建立或取消建立两个组件之间的电子连通的晶体管或任何其它类型的开关装置的实例。
选择或撤销选择存储器单元205可通过激活或解除激活切换组件235来实现。电容器230可使用切换组件235与数字线215电子连通。举例来说，当解除激活切换组件235时，电容器230可与数字线215隔离，且当激活切换组件235时，电容器230可与数字线215耦合。在一些情况下，切换组件235是晶体管且其操作可通过对晶体管栅极施加电压来控制，其中晶体管栅极与晶体管源极之间的电压差可大于或小于晶体管的阈值电压。在一些情况下，切换组件235可以是p型晶体管或n型晶体管。字线210可与切换组件235的栅极电子连通，且可基于施加到字线210的电压而激活/解除激活切换组件235。
字线210可以是与用于对存储器单元205执行存取操作的存储器单元205电子连通的导线。在一些架构中，字线210可与存储器单元205的切换组件235的栅极电子连通，且可经配置以控制存储器单元的切换组件235。在一些架构中，字线210可与存储器单元205的电容器的节点电子连通，且存储器单元205可不包含切换组件。
数字线215可以是连接存储器单元205与感测组件245的导线。在一些架构中，存储器单元205可在存取操作的部分期间选择性地与数字线215耦合。举例来说，字线210和存储器单元205的切换组件235可经配置以耦合和/或隔离存储器单元205的电容器230和数字线215。在一些架构中，存储器单元205可与数字线215电子连通(例如，恒定)。
感测组件245可经配置以检测存储在存储器单元205的电容器230上的状态(例如，电荷)且基于所存储的状态确定存储器单元205的逻辑状态。在一些情况下，由存储器单元205存储的电荷可能极小。由此，感测组件245可包含一或多个感测放大器以放大由存储器单元205输出的信号。感测放大器可在读取操作期间检测数字线215的电荷的小变化，且可基于检测到的电荷产生对应于逻辑状态0或逻辑状态1的信号。在读取操作期间，存储器单元205的电容器230可(例如经由电荷共享)向其对应的数字线215输出信号。所述信号可使数字线215的电压改变。感测组件245可经配置以将跨越数字线215从存储器单元205接收的信号与参考信号250(例如，参考电压)进行比较。感测组件245可基于所述比较来确定存储器单元205的所存储的状态。举例来说，在二进制信令中，如果数字线215具有比参考信号250高的电压，则感测组件245可确定存储器单元205的所存储的状态为逻辑1，且如果数字线215具有比参考信号250低的电压，则感测组件245可确定存储器单元205的所存储的状态为逻辑0。感测组件245可包含放大器(例如，晶体管放大器)以检测并放大信号中的差异。存储器单元205的检测到的逻辑状态可作为输出255通过列解码器225输出。在一些情况下，感测组件245的各方面可以是另一组件(例如，列解码器225、行解码器220)的部分。在一些情况下，感测组件245可与行解码器220或列解码器225电子连通。
本地存储器控制器260可通过各种组件(例如，行解码器220、列解码器225和感测组件245)控制存储器单元205的操作。本地存储器控制器260可以是参考图1所描述的本地存储器控制器165的实例。在一些情况下，行解码器220、列解码器225或感测组件245的各方面可与本地存储器控制器260并置。本地存储器控制器260可经配置以从外部存储器控制器105(或参考图1所描述的装置存储器控制器155)接收命令和/或数据且将所述命令和/或数据转变成可由存储器子阵列200使用的信息。
本地存储器控制器260可在将接收到的命令转变成可由存储器子阵列200使用的信息之前确定命令是否经过定义。即，本地存储器控制器260可将接收到的命令与经定义命令集进行比较。在所述经定义命令集中包含接收到的命令的情况下，本地存储器控制器可将所述命令转变成可由存储器子阵列200使用的信息。替代地，在所述经定义命令集中未包含接收到的命令(例如接收到的命令未经定义/无效)的情况下，本地存储器控制器260可阻止所述命令被转变且传播到存储器子阵列200。在一个实例中，本地存储器控制器260可激活与未经定义命令相关联的存储器阵列200的安全模式。所述安全模式可限制命令在子阵列200的某一部分(例如与未经定义命令相关联的一或多个存储体)处的执行。另外或替代地，所述安全模式可限制用于执行的命令类型(例如所述安全模式可允许读取命令的执行，同时限制写入命令的执行)。此外，本地存储器控制器260可向主机装置(例如，参考图1所描述的外部存储器控制器105)传输与未经定义命令相关的通知。
本地存储器控制器260可进一步经配置以对存储器子阵列200执行一或多个操作，且响应于执行所述一或多个操作而将数据从存储器子阵列200传送到外部存储器控制器105(或装置存储器控制器155)。本地存储器控制器260可生成行和列地址信号以激活目标字线210且选择目标数字线215。本地存储器控制器260还可生成且控制在存储器子阵列200的操作期间使用的各种电压或电流。通常，可调整或改变本文论述的所施加电压或电流的幅度、形状或持续时间，且对于操作存储器子阵列200时所论述的各种操作，所述幅度、形状或持续时间可不相同。
在一些情况下，本地存储器控制器260可经配置以对存储器子阵列200的一或多个存储器单元205执行写入操作(例如，编程操作)。在写入操作期间，存储器子阵列200的存储器单元205可经编程以存储所要逻辑状态。在一些情况下，可在单个写入操作期间对多个存储器单元205进行编程。本地存储器控制器260可识别将在上面执行写入操作的目标存储器单元205。本地存储器控制器260可识别与目标存储器单元205电子连通的目标字线210和目标数字线215(例如，目标存储器单元205的地址)。本地存储器控制器260可激活目标字线210(例如，将电压施加到字线210)，以存取包含目标存储器单元205的行。本地存储器控制器260可在写入操作期间将特定信号(例如，电压)施加到数字线215以在存储器单元205的电容器230中存储特定状态(例如，电荷)，所述特定状态(例如，电荷)可指示所要逻辑状态。
在一些情况下，本地存储器控制器260可经配置以对存储器子阵列200的一或多个存储器单元205执行读取操作(例如，感测操作)。在读取操作期间，可确定存储在存储器子阵列200的存储器单元205中的逻辑状态。在一些情况下，可在单个读取操作期间对多个存储器单元205进行感测。本地存储器控制器260可识别将在上面执行读取操作的目标存储器单元205。本地存储器控制器260可识别与目标存储器单元205电子连通的目标字线210和目标数字线215(例如，目标存储器单元205的地址)。本地存储器控制器260可激活目标字线210(例如，将电压施加到字线210)，以存取包含目标存储器单元205的行。目标存储器单元205可响应于偏置存取线而将信号传送到感测组件245。感测组件245可放大信号。本地存储器控制器260可起动感测组件245(例如，锁存感测组件)且由此比较从存储器单元205接收到的信号与参考信号250。基于所述比较，感测组件245可确定存储于存储器单元205上的逻辑状态。作为读取操作的部分(例如，通过使用列解码器225选择从数字线215读取的数据)，本地存储器控制器260可将存储在存储器单元205上的逻辑状态传送到外部存储器控制器105(或装置存储器控制器155)。
行存取逻辑265和列存取逻辑275可确定对应于目标存储器单元205的阵列子集。即，行存取逻辑265和列存取逻辑275可经配置以确定在读取操作期间激活的一或多个字线210以及携带与所述读取操作相关联的数据的一或多个数字线215。行存取逻辑265和列存取逻辑275可(例如向本文所论述的验证器)传输确定的阵列子集的指示。在一些实例中，阵列子集的指示可指示沿阵列的一或多个维度的子集。举例来说，阵列子集的指示可指示在读取操作期间激活的一或多个字线210(例如，行MAT指示)。另外或替代地，阵列子集的指示可指示在读取操作期间选择的一或多个数字线215(例如，列MAT指示)。
在一些存储器架构中，存取存储器单元205可降低或破坏存储在存储器单元205中的逻辑状态。举例来说，在DRAM架构中执行的读取操作可使目标存储器单元的电容器部分或完全放电。本地存储器控制器260可执行重写操作或刷新操作以将存储器单元恢复到其原始逻辑状态。本地存储器控制器260可在读取操作之后将逻辑状态重写到目标存储器单元。在一些情况下，重写操作可视为读取操作的部分。另外，激活单个存取线(例如，字线210)可干扰存储在与所述存取线电子连通的一些存储器单元中的状态。因此，可对可能尚未被存取的一或多个存储器单元执行重写操作或刷新操作。
图3说明支持命令阻止管理技术的系统300的实例。系统300可包含本文中参考图1和2所描述的一或多个组件。举例来说，系统300可包含主机装置305(其可以是参考图1所描述的外部存储器控制器105的实例)和存储器装置310(其可以是参考图1和2所描述的存储器装置110、存储器裸片160或存储器裸片200的实例)。存储器装置310可包含存储器阵列370，其可以是参考图1所描述的存储器阵列170的实例。存储器装置310还可包含有效命令电路系统325、门345、模式寄存器380和事件记录寄存器335。
主机装置305可经由信道320将命令发送到存储器装置310，所述信道可以是参考图1所论述的信道115或CA信道186的实例。存储器装置310可在存储器引脚315处接收命令，在一些情况下，所述存储器引脚可与输入缓冲器耦合。所述命令可包含个别命令(例如，个别读取或写入命令)或突发命令(多个循序命令)。所述命令或多个命令可经由总线330从存储器引脚315(或与存储器引脚315耦合的输入缓冲器)传输到有效命令电路系统325。从主机装置305接收的命令或多个命令可通过有效命令电路系统325传播到门345。在一些情况下，有效命令电路系统325可使门345将经定义命令(例如，存储器装置310已知的命令)传播到解码器360，且阻止未经定义的命令(例如，不将命令传播到解码器360)。以此方式，存储器装置310可阻止执行未经定义命令，因此增加存储器装置310的可靠性。
经定义命令可以是与经定义指令(例如读取指令、写入指令、刷新指令等)和/或经定义地址(例如行地址、列地址)相关联的命令。在一些情况下，可存在可能未针对存储器装置310定义的一或多个可能的命令。举例来说，命令可由三个位指示(例如，经由三个存储器引脚315接收)，使得存在存储器装置310可接收的八个不同的可能的位组合。然而，存储器装置310可能仅具有五个经定义命令(例如八个组合中的五个组合经定义，各自对应于五个不同指令中的一者)。即，可存在可不与经定义指令相关联的三个可能的接收到的命令。在一些情况下，经定义地址(例如对应于存储器阵列370的位置的地址)的数目可基于存储器阵列370的大小。这些数目是示例性的且仅为了清晰说明，且应理解，命令可由任何数目的位指示以及通过任何数目的引脚接收，包含经由任何次序的信令(例如二进制或非二进制信令)。
有效命令电路系统325可确定接收到的命令是否包含在针对存储器装置310定义的命令集中。存储器装置310可存储经定义命令集。在第一实例中，所述经定义命令集可以是由例如DRAM供应商的供应商(例如，在组装期间)确定的预配置集。经定义命令的预配置集可以是不可编程的(例如硬接线或存储在只读存储器(ROM)中)或一次性可编程的(OTP)(例如存储在一或多个熔断器或反熔断器(anti-fuse)或一或多个存储器OTP存储器中)。在第二实例中，经定义命令集可在(例如由主机305、由原始设备制造商)组装之后可编程。在此实例中，存储器装置310可从主机装置305接收有效命令集，且可将所述有效命令集存储在存储器(例如，寄存器、易失性存储器或非易失性存储器)中。有效命令电路系统325可利用电路系统(例如，查找表(LUT)、实施逻辑功能的简化处理器电路系统)来确定接收到的命令是否在经定义命令集内。在一些情况下，有效命令电路系统325可确定命令序列是否是经定义命令序列集的部分。
有效命令电路系统325可基于从主机305接收的命令是否在经定义命令集内而向门345传输通过/阻止信号355。举例来说，有效命令电路系统325可将通过/阻止信号355设置成第一逻辑状态以用信号通知门345传播命令，且将通过/阻止信号355设置成第二逻辑状态以用信号通知门345阻止命令。门345可以是逻辑门或通过门的组合。举例来说，门345可在其识别出通过或阻止信号355上的第一逻辑状态时将内部命令总线365的指令设置为接收到的命令的指令，且当其识别出通过或阻止信号355上的第二逻辑状态时将所述内部命令总线的指令设置为空操作(NOP)指令。
在一些情况下，有效命令电路系统325可不同于解码器360。举例来说，解码器360可以是自定义逻辑或晶体管电平电路，而有效命令电路系统325可以是合成逻辑块(例如，从硬件描述语言合成)。在一些情况下，解码器360可使用切换逻辑门，而有效命令电路系统325使用静态组合逻辑门。在一些情况下，解码器360可将虚拟地址映射到存储器阵列370内的物理地址，而有效命令电路系统325可确定所述虚拟地址是否在有效地址范围内，但可不将所述地址映射到存储器阵列370的物理地址。
有效命令电路系统325可将无效命令340(例如，未包含在经定义命令集内的命令)的指示传输到事件记录寄存器335。事件记录寄存器335可存储无效命令340的指示。在一些情况下，事件记录寄存器335可进一步存储无效命令本身。在存储器装置310从主机装置305接收到命令序列的情况下，事件记录寄存器335可存储所述命令序列中无效的每一命令。在一些情况下，有效命令电路系统325可将无效命令340的指示传输到模式寄存器380。
事件记录寄存器335可记录从主机装置305接收的无效命令的数目。举例来说，事件记录寄存器335可包含用于存储无效命令的数目的计数寄存器。此处，计数寄存器可在事件记录寄存器335从有效命令电路系统325接收到无效命令340的指示时递增存储的值。在一些情况下，所记录的无效命令的数目可基于由有效命令电路系统325在给定时间范围内指示的无效命令的数目。可将记录的无效命令的数目与阈值相比。在一些情况下，如果记录的无效命令的数目满足阈值(例如，记录的无效命令的数目大于或等于阈值)，则事件记录寄存器335可经由总线385将满足的阈值的指示传输到模式寄存器380。存储器装置310可利用阈值来确定潜在恶意攻击。即，当符合阈值时，存储器装置310可确定所述数目的无效命令可能与恶意攻击相关联。所述阈值可经预配置(例如在组装期间设置)或可编程(例如可由主机装置305编程)。在一些情况下，阈值可为一个命令(例如，单个无效命令可触发满足的阈值的指示)或多个无效命令。
模式寄存器380可指示用于存储器装置310的操作模式。即，存储器装置310可根据操作模式操作，所述操作模式可包含存取模式和安全模式。在存取模式中，存储器装置310可在存储器阵列370的所指示部分处执行从主机装置305接收的命令(例如，经定义命令)。然而，在安全模式期间，存储器装置310可对存储器阵列370的至少一部分应用存取限制。举例来说，在安全模式中，存储器装置310可阻止到存储器阵列370的受制于存取限制的一或多个部分(例如，行、列、子阵列、存储体、存储体组)的命令。在一些其它实例中，存储器装置310在安全模式期间可不执行任何经定义命令。在一些其它实例中，存储器装置310在安全模式期间可不执行某些类型的经定义命令(例如，存储器装置310在安全模式期间可执行读取命令但可能不执行其它类型的命令)。在一些其它实例中，存储器装置310在安全模式期间可(例如自主地或自动地)刷新一些(例如某些行、子阵列、存储体、存储体组)或所有存储器阵列370。在一些情况下，模式寄存器380可基于(例如从事件记录寄存器335)接收到记录的无效命令的数目满足阈值的指示而指示安全模式。在一些其它情况下，模式寄存器380可基于从有效命令电路系统325接收到无效命令340的指示而指示安全模式。举例来说，模式寄存器380可将安全模式寄存器设置为指示安全模式的逻辑‘1’。在安全模式期间，存储器装置310可在自刷新模式中操作与安全模式相关联的存储器阵列的部分(例如，根据安全模式操作的行、子阵列、存储体或存储体组)。
存储器装置310可在预定时间段(例如时间段或时钟数)中维持安全模式，或直到从主机装置305接收到返回到存取模式的命令为止。所述命令可指示复位程序，其可将存储器装置310从安全模式转换到存取模式。复位到存取模式的命令可包含主机装置305和存储器装置310可知的单个命令或命令序列。所述序列可充当防护密钥。此处，主机装置305可将命令序列(例如，防护密钥)传输到存储器装置310。存储器装置310(例如在解码器360或有效命令电路系统325处)可辨识所述命令序列且将存储器阵列370的部分从安全模式转换到存取模式。
事件记录寄存器335可向主机装置305提供与无效命令相关的反馈。在一些情况下，所述反馈可包含无效命令的指示。另外或替代地，所述反馈可包含在存储器引脚315处接收到的无效命令。举例来说，存储器装置310可响应于主机装置305向存储器装置310传输对在存储器引脚315处接收到的无效命令的指示的请求而将无效命令包含在反馈中。在另一实例中，所述反馈可包含已满足阈值的指示(例如，存储器装置310在按安全模式操作的指示)。
存储器装置310可经由路径395将反馈发送到主机装置305。在一些情况下，路径395可包含一组不同的反馈引脚或边带引脚(例如与存储器引脚315分开)。在一些其它情况下，路径395可包含存储器引脚315。举例来说，无效命令的指示可通过与主机305用以向存储器装置310指示命令的路径相同的路径(例如，包含信道320和存储器引脚315)发送。当存储器装置310经由引脚(例如，经由反馈引脚、经由存储器引脚315)将反馈发送到主机装置时，第一引脚可指示无效命令，而一或多个其它引脚可传输接收到的无效命令。在某一其它情况下，主机装置305可轮询事件记录寄存器335中的一或多者。举例来说，主机装置305可轮询指示存储器装置310接收到无效命令的寄存器。在另一实例中，主机装置305可轮询寄存器(例如，计数寄存器)以确定存储器装置310已在某一时间窗内接收到的无效命令的数目。
主机装置305可对接收到的反馈作出响应。在一些情况下，主机装置305可基于与无效命令相关的反馈而确定传输一或多个命令。举例来说，反馈可指示存储器装置310已进入安全操作模式。此处，主机装置305可传输命令或多个命令作为复位程序的部分，以将存储器装置310从安全模式转换到存取模式。在另一实例中，主机装置305可确定所要命令未被执行(例如，归因于未在存储器装置310处定义所述命令)且确定重新传输相同命令，或传输不同命令或命令序列以供执行。另外或替代地，主机装置305可将命令序列传输到存储器装置310以将命令添加到经定义命令集。举例来说，主机装置305可传输命令序列以将所要命令添加到存储器装置310处的经定义命令集。
在存储器装置310处已定义接收到的命令的情况下，有效命令电路系统可确定接收到的命令包含于经定义命令集中。此处，有效命令电路系统325可经由用于门345的通过/阻止信号355指示将接收到的命令作为内部命令传播到解码器360。解码器360可接收所述内部命令，且确定与经定义命令相关联的指令和地址。在对命令进行解码之后，解码器360可随后(例如经由总线375)向存储器阵列370指示所述指令和地址。发送到存储器阵列370的地址可以是例如存储器阵列370的物理地址，包含用于所述指令的行、列、子阵列、存储体或存储体组(例如行矩阵(MAT)和/或列MAT)。在一些情况下，模式寄存器380可进一步指示与安全操作模式相关联的存储器阵列的一部分。在一些其它情况下，模式寄存器380可指示在安全操作模式期间受限的命令类型。
存储器阵列370可通过轮询一或多个模式寄存器380来确定用于存储器装置310的操作模式。模式寄存器380可经由总线390向存储器阵列370指示操作模式。举例来说，存储器阵列370可读取存储于模式寄存器380处的值以确定存储器装置310是在根据存取模式还是在根据安全模式操作。另外或替代地，解码器360可轮询模式寄存器以确定用于存储器装置310的操作模式。此处，解码器360可基于确定的操作模式而调整发送到存储器阵列370的指令和/或地址。举例来说，如果作为安全操作模式的部分，指令和/或地址受限，则解码器可不将所述指令和地址传输到存储器阵列370。替代地，有效命令电路系统325可轮询模式寄存器380以确定接收到的命令是否可根据当前操作模式执行。此处，有效命令电路系统325可不传播作为安全操作模式的部分而受限的命令。
如果存储器装置310根据存取模式操作，则存储器阵列370可根据所指示的指令(例如，对应于读取指令、刷新指令、写入指令的指令)存取所指示的地址。如果存储器装置310根据安全模式操作，则有效命令电路系统325、解码器360或存储器阵列310可确定所指示的地址是否对应于与存取限制相关联的存储器阵列370的一部分。如果所指示的地址确实对应于在受限存取模式内操作的存储器阵列370的部分，则可不执行经定义命令。如果所指示的地址不对应于与存取限制相关联的存储器阵列370的部分，则可执行经定义命令。另外或替代地，如果存储器装置310根据安全模式操作，则存储器阵列310可确定所指示的指令是否对应于受安全操作模式限制的指令。如果所指示的指令确实对应于受限指令，则可不执行经定义命令。如果所指示的指令不对应于受限指令，则可执行经定义命令。
图4展示支持命令阻止管理技术的过程流400的实例图式。过程流400的特征可由存储器装置(例如，参考图1到3所描述的存储器装置110、存储器裸片160、存储器裸片200或存储器装置310)或存储器装置的组件实施或执行，所述组件例如参考图1和2所描述的装置存储器控制器155、本地存储器控制器165、本地存储器控制器260。
在框405处，与存储器装置相关联的电路系统可从主机装置接收命令。举例来说，所述电路系统可对应于存储器装置310的部分，例如图3的存储器引脚315和对应的输入缓冲器、有效命令电路系统325、门345、解码器360或寄存器。在一些情况下，存储器装置可在405处根据存取模式操作(例如，存储器装置可执行从主机装置接收的每个有效命令)。
在框410处，电路系统可确定接收到的命令是否有效。有效命令可对应于经定义命令集中包含的命令。所述电路系统可将接收到的命令与经定义命令集进行比较。在所述经定义命令集中包含接收到的命令(例如所述命令有效)的情况下，所述电路系统可进行到框435。在框435处，所述电路系统可根据由命令指示的指令和地址来执行所述命令。接着，所述电路系统可继续以存取模式操作(例如在框440处)。替代地，当所述电路系统在框40处确定经定义命令集中不存在接收到的命令(例如，命令无效)时，所述电路系统可进行到框415。
在框415处，所述电路系统可阻止命令。举例来说，所述电路系统可阻止命令被发送到解码器(例如，以被解码成指令和地址且随后在与存储器装置相关联的存储器阵列处执行)。在一些情况下，所述电路系统可通过将阻止信号传输到门来阻止命令(例如，参考图3所论述)。阻止信号可充当用于门的解除激活信号，或可设置门以将已知命令(例如，NOP)传播到解码器，由此阻止电路系统将无效命令传输到解码器。在所述电路系统阻止命令之后，所述电路系统可进行到任一框420、425和/或440。
在框420处，所述电路系统可将关于无效命令的通知传输到主机装置(例如，参考图3所论述的主机装置305)。所述通知可包含接收到无效命令(且随后予以阻止)的指示。在另一实例中，所述通知可包含被阻止的接收到的命令。另外或替代地，所述通知可包含已满足阈值的指示。所述阈值可对应于(例如在经配置时间窗内接收的)可指示恶意攻击的无效命令的数目。因此，所述通知可指示已符合阈值(例如，在经配置时间窗期间接收到的无效命令的数目满足阈值)。在一些其它情况下，所述通知可包含存储器装置的操作模式(例如，存取模式、安全模式)或与操作模式相关联的限制(例如，受限的存储体或子阵列)。在电路系统将通知传输到主机装置之后，所述电路系统可进行到框440(例如，根据存取模式操作进行操作)或到框425。
在425处，所述电路系统可任选地将存储器装置从存取模式转换到安全模式操作。在一些情况下，所述电路系统可在电路系统检测到已符合无效命令的阈值数目的情况下将存储器装置转换到安全模式操作。即，电路系统可能检测到对存储器装置的潜在恶意攻击，且可切换到安全模式操作以限制存储器装置的操作(例如，将指令限制于某些类型的命令、限制存储器阵列的用于执行命令的部分/存储体)。在电路系统将存储器装置转换到安全模式操作之后，所述电路系统可进行到框430。
在框430处，电路系统可识别是否已执行复位程序。所述复位程序可特定于存储器阵列中已转换到安全模式操作的部分。复位程序可将存储器阵列(或存储器阵列的部分)从安全模式转换到存取模式。当电路系统确定复位程序已执行时，所述电路系统可进行到框440，其中所述电路系统可将存储器装置(或根据安全模式操作的存储器装置的部分)转换成存取模式。替代地，当电路系统确定复位程序尚未执行时，所述电路系统可进行到框425(例如电路系统可继续阻止某些类型的存取命令或根据安全模式操作的存储器阵列的部分)。
图5说明支持命令阻止管理技术的过程流500的实例。在一些实例中，过程流500可通过系统100和300、存储器裸片200以及过程流400的各方面实施。过程流500可包含由主机装置505执行的操作，所述主机装置可以是参考图1、3和4所描述的主机装置的实例。存储器装置510可以是参考图1到4所描述的存储器装置(例如，存储器装置110、存储器裸片160、存储器裸片200或存储器装置310)的实例。
在515处，包括存储器阵列的存储器装置510可从主机装置505接收命令。在一些情况下，所述命令可包含指令和地址。
在520处，存储器装置510可识别用于存储器装置510的有效命令集。在一些情况下，可在存储器装置510中预配置所述有效命令集。在一些其它情况下，有效命令集可为可编程的。此处，存储器装置510可从主机装置505接收指示有效命令集的信号。
在525处，存储器装置510可确定在所述有效命令集中不存在(例如，在515处接收到的)命令(例如，所述命令无效)。在一些情况下，存储器装置510可通过将命令与有效命令集相比较而确定命令的有效性。
在530处，存储器装置510可至少部分地基于确定在所述有效命令集中不存在所述命令而阻止所述命令被解码以供存储器装置执行。
在535处，至少部分地基于确定有效命令集中不存在所述命令，存储器装置510可任选地从存储器装置510的存取操作模式(例如，第一操作模式)切换到存储器装置510的安全操作模式(例如，第二操作模式)。在一些情况下，至少部分地基于切换到安全操作模式，存储器装置510可限制对存储器阵列的至少一个地址的存取。在一些情况下，至少部分地基于切换到安全操作模式，存储器装置510可以自刷新模式操作存储器的至少一个存储体。另外或替代地，至少部分地基于切换到安全操作模式(例如，可限制写入命令的执行)，存储器装置510可限制对有效命令集中的至少一个命令的执行。
在存储器装置在535处切换到根据安全模式操作的情况下，存储器装置可随后在以安全模式操作时从主机装置505接收用于将存储器装置510复位到存取模式(未展示)的命令序列。存储器装置510可至少部分地基于接收到命令序列而从安全模式切换到存取模式。
在540处，存储器装置510可任选地将有效命令集中不存在所述命令的指示(例如，指示所述命令无效)传输到主机装置505。在一些情况下，存储器装置510可至少部分地基于确定为无效的命令的数量满足阈值而传输所述指示。存储器装置510可基于从主机装置505接收到指示阈值的信号来确定所述阈值。
图6说明支持命令阻止管理技术的过程流600的实例。在一些实例中，过程流600可通过系统100和300、存储器裸片200以及过程流400和500的各方面实施。过程流600可包含由主机装置605执行的操作，所述主机装置可以是参考图1、3、4和5所描述的主机装置的实例。过程流600可包含由存储器装置610执行的操作，所述存储器装置可以是参考图1到5所描述的存储器装置(例如，存储器装置110、存储器裸片160、存储器裸片200、存储器装置310或存储器装置510)的实例。
在615处，存储器装置610可从主机装置605接收多个命令(例如，在连续或不连续时钟循环中)。所述多个命令中的每一者可包含指令和/或地址(例如行地址、列地址)。
在620处，存储器装置610可确定所述多个命令中的每个命令是否包含于经定义命令集中。在一些情况下，存储器装置610可在存储器装置610处存储所述经定义命令集。此处，存储器装置610可通过将所述多个命令中的每一者与存储的经定义命令集相比来确定每个命令是否包含于所述经定义命令集中。
在625处，存储器装置610可至少部分地基于确定所述经定义命令集中包含所述多个命令中的第一命令(例如，第一命令可经定义)而对第一命令进行解码以用于在存储器装置610的存储器阵列上执行。
在630处，存储器装置610可至少部分地基于确定所述经定义命令集中不存在所述多个命令中的第二命令(例如，所述命令可能未经定义)而阻止第二命令被解码以在存储器阵列上执行。
在635处，存储器装置610可在一些情况下确定所述多个命令中在所述经定义命令集中不存在的命令的数量。即，存储器装置610可确定未经定义的命令的数目。在一些情况下，存储器装置610可将所述数量与阈值进行比较。在一些实例中，存储器装置610可至少部分地基于确定所述经定义命令集中不存在所述多个命令中的一或多个命令而存储所述一或多个命令。
在640处，存储器装置610可基于确定所述数量满足阈值而从存储器装置610的第一操作模式(例如，存取模式)切换到存储器装置610的第二操作模式(例如，安全模式)。即，存储器装置610可在未经定义命令的数目满足阈值的情况下切换到安全模式。在一些情况下，存储器装置610可通过从主机装置605接收指示阈值的信号来确定所述阈值。
在645处，存储器装置610可向主机装置605传输所述数量满足阈值的指示。
图7说明支持命令阻止管理技术的过程流700的实例。在一些实例中，过程流700可通过系统100和300、存储器裸片200以及过程流400、500和600的各方面实施。过程流700可包含由主机装置705执行的操作，所述主机装置可以是参考图1、3、4、5和6所描述的主机装置的实例。过程流700可包含由存储器装置710执行的操作，所述存储器装置可以是参考图1到6所描述的存储器装置(例如，存储器装置110、存储器裸片160、存储器裸片200、存储器装置310、存储器装置510或存储器装置610)的实例。
在715处，主机装置705可将用于对存储器装置710的存储器阵列进行操作的命令传输到存储器装置710。所述命令可包含指令和/或地址(例如行地址、列地址)。
在720处，主机装置705可响应于命令而从存储器装置710接收以下指示：存储器装置710处接收到的命令在用于存储器装置710的有效命令集中不存在(例如，所述命令对于存储器装置710无效)。在一些情况下，所述指示可进一步包含以下指示：存储器装置710可基于所述命令已从第一操作模式(例如存取操作模式)切换到第二操作模式(例如安全操作模式)。
在725处，主机装置705可基于所述指示而处理来自存储器装置的第二命令。在一些情况下，处理第二命令可包含主机装置705修改等待发送到存储器装置710的命令。举例来说，主机装置705可改变由存储器装置710指示为无效的命令。在另一实例中，主机装置705可根据第二操作模式修改可能不被存储器装置710执行的命令。在另一情况下，处理第二命令可包含主机装置705确定重传第一命令。
在730处，主机装置705可向存储器装置710传输第二命令。在一些情况下，第二命令可为命令序列的部分。在第一实例中，存储器装置710可在第二模式(例如，如720处所指示的安全模式)中操作。此处，主机装置705可在存储器装置710以第二模式操作时向存储器装置710传输用于将存储器装置710复位到第一模式的命令序列。在第二实例中，主机装置705可向存储器装置710传输命令序列以将命令添加到设置的有效命令。在第三实例中，主机装置705可向存储器装置710传输对由存储器装置710接收的命令的表示的请求。此处，主机装置705可从存储器装置710接收对所述命令的表示的指示。
图8展示支持本文中所公开的命令阻止管理的装置805的框图800。装置805可以是例如本文中参考图1、3、5、6和7所公开的存储器装置110、存储器装置310、存储器装置510、存储器装置610或存储器装置710的存储器装置的各方面的实例。装置805可包含命令接收器810、有效命令集管理器815、命令验证管理器820、命令阻止器825、操作模式管理器830、反馈组件835、阈值管理器840和命令执行管理器845。这些模块中的每一者可直接或间接地(例如，经由一或多个总线)彼此通信。
在包含存储器阵列的存储器装置处，命令接收器810可从主机装置接收命令。在一些情况下，所述命令包含指令和地址。
有效命令集管理器815可识别用于存储器装置的有效命令集。在一些实例中，有效命令集管理器815可从主机装置接收指示有效命令集的信号。在一些其它实例中，在存储器装置中预配置所述有效命令集。
命令验证管理器820可基于对命令和有效命令集进行评估而确定所述有效命令集中不存在所述命令。
命令阻止器825可基于确定所述有效命令集中不存在所述命令而阻止所述命令被解码以供存储器装置执行。
基于确定所述有效命令集中不存在所述命令，操作模式管理器830可从存储器装置的第一操作模式切换到存储器装置的第二操作模式。在一些实例中，基于切换到第二操作模式，操作模式管理器830可限制对存储器阵列的至少一个地址的存取。在一些实例中，基于切换到第二操作模式，操作模式管理器830可使存储器阵列的至少一个存储体以自刷新模式操作。在一些其它实例中，基于切换到第二操作模式，操作模式管理器830可限制所述有效命令集中的至少一个命令的执行。在一些实例中，操作模式管理器830可在以第二模式操作时从主机装置接收用于将存储器装置复位到第一模式的命令序列。在一些实例中，操作模式管理器830可基于接收到命令序列而将存储器装置从第二模式切换到第一模式。
在一些实例中，反馈组件835可向主机装置传输所述有效命令集中不存在所述命令的指示。
在包含存储器阵列的存储器装置处，命令接收器810可从主机装置接收用于由存储器装置进行的操作的命令。命令验证管理器820可通过将命令与有效命令集相比较而确定所述命令的有效性。
反馈组件835可向主机装置传输命令有效性的指示。在一些实例中，反馈组件835可基于确定为无效的命令的数量满足阈值而传输所述指示。在一些情况下，阈值管理器840可从主机装置接收指示阈值的信号。
命令接收器810可在存储器装置处从主机装置接收命令集。
命令验证管理器820可确定命令集中的每个命令是否包含于经定义命令集中。在一些情况下，命令验证管理器820可基于确定所述经定义命令集中不存在所述命令集中的一或多个命令而存储所述一或多个命令。在一些实例中，命令验证管理器820可在存储器装置处存储所述经定义命令集。在一些实例中，命令验证管理器820可确定所述命令集中在所述经定义命令集中不存在的命令的数量。
阈值管理器840可从主机装置接收指示阈值的信号。在一些实例中，阈值管理器840可将所述数量与阈值进行比较。
基于确定所述数量满足阈值，操作模式管理器830可从存储器装置的第一操作模式切换到存储器装置的第二操作模式。
反馈组件835可向主机装置传输所述数量满足阈值的指示。在一些实例中，反馈组件835可向主机装置传输一或多个命令(例如，基于确定所述经定义命令集中不存在所述一或多个命令而存储的所述一或多个命令)的指示。
基于确定所述经定义命令集中包含所述命令集中的第一命令，命令执行管理器845可对所述第一命令进行解码以在存储器装置的存储器阵列上执行。
基于确定所述经定义命令集中不存在所述命令集中的第二命令，命令阻止器825可阻止所述第二命令被解码以在存储器阵列上执行。
图9展示支持本文中所公开的命令阻止管理的装置905的框图900。装置905可以是例如本文中参考图3和5到7所公开的主机装置305、主机装置505、主机装置605或主机装置705的主机装置的各方面的实例。装置905可包含命令传输器910、反馈接收器915和命令处理器920。这些模块中的每一者可直接或间接地(例如，经由一或多个总线)彼此通信。
命令传输器910可向存储器装置传输用于对存储器装置的存储器阵列进行操作的命令。在一些实例中，命令传输器910可向存储器装置传输第二命令。在一些实例中，当存储器装置在第二模式中操作时，命令传输器910可向存储器装置传输用于将存储器装置复位到第一模式的命令序列。在一些情况下，命令传输器910可向存储器装置传输包含第二命令的命令序列，所述命令序列用于将命令添加到有效命令集。在一些情况下，命令传输器910可向存储器装置传输对由存储器装置接收的命令的表示的请求。
反馈接收器915可响应于命令而从存储器装置接收以下指示：在存储器装置处接收到的命令在用于存储器装置的有效命令集中不存在。在一些实例中，反馈接收器915可从存储器装置接收所述存储器装置已基于命令而从第一操作模式切换到第二操作模式的指示。在一些情况下，反馈接收器915可从存储器装置接收对所述命令的表示的指示。
命令处理器920可基于所述指示而处理用于存储器装置的第二命令。
图10展示流程图，其说明支持本文所公开的用于命令阻止管理的系统、装置和方法的方法1000。方法1000的操作可由存储器装置(例如，本文中参考图1、3、5、6和7所公开的存储器装置110、存储器装置310、存储器装置510、存储器装置610或存储器装置710)或如本文所描述的其组件实施。在一些实例中，存储器装置可执行指令集以控制存储器装置的功能元件以执行本文所描述的功能。另外或替代地，存储器装置可使用专用硬件来执行下文描述的功能的各方面。
在1005处，在包含存储器阵列的存储器装置处，存储器装置可从主机装置接收命令。可根据本文所描述的方法来执行1005的操作。在一些实例中，1005的操作的各方面可由参考图8所描述的命令接收器执行。
在1010处，存储器装置可识别用于存储器装置的有效命令集。可根据本文所描述的方法来执行1010的操作。在一些实例中，1010的操作的各方面可由参考图8所描述的有效命令集管理器执行。
在1015处，存储器装置可基于对命令和有效命令集进行评估而确定所述有效命令集中不存在所述命令。可根据本文所描述的方法来执行1015的操作。在一些实例中，1015的操作的各方面可由参考图8所描述的命令验证管理器执行。
在1020处，存储器装置可基于确定在所述有效命令集中不存在所述命令而阻止所述命令被解码以供存储器装置执行。可根据本文所描述的方法来执行1020的操作。在一些实例中，1020的操作的各方面可由参考图8所描述的命令阻止器执行。
描述一种用于执行一或多个方法的设备，所述方法例如方法1000。所述设备可包含用于以下操作的构件，所述构件用于：在包含存储器阵列的存储器装置处从主机装置接收命令；识别用于所述存储器装置的有效命令集；基于评估所述命令和所述有效命令集而确定所述有效命令集中不存在所述命令；以及基于确定所述有效命令集中不存在所述命令，阻止所述命令被解码以供所述存储器装置执行。
在一些实例中，所述设备可包含用于基于确定所述有效命令集中可能不存在所述命令而从所述存储器装置的第一操作模式切换到所述存储器装置的第二操作模式的特征。
在一些情况下，所述设备可包含用于基于切换到所述第二操作模式而限制对所述存储器阵列的至少一个地址的存取的特征。
在一些情况下，所述设备可包含用于基于切换到所述第二操作模式而在自刷新模式中操作所述存储器阵列的至少一个存储体的特征。
在一些实例中，所述设备可包含用于基于切换到所述第二操作模式而限制所述有效命令集的至少一个命令的执行的特征。
在一些情况下，所述设备可包含用于在以第二模式操作时从所述主机装置接收用于将存储器装置复位到第一模式的命令序列以及基于接收到所述命令序列而将所述存储器装置从第二模式切换到第一模式的特征。
在一些情况下，所述设备可包含用于向主机装置传输所述有效命令集中不存在所述命令的指示的特征。
在一些实例中，所述设备可包含用于从主机装置接收指示所述有效命令集的信号的特征。
图11展示流程图，其说明支持本文所公开的用于命令阻止管理的系统、装置和方法的方法1100。方法1100的操作可由存储器装置(例如，本文中参考图1、3、5、6和7所公开的存储器装置110、存储器装置310、存储器装置510、存储器装置610或存储器装置710)或如本文所描述的其组件实施。在一些实例中，存储器装置可执行指令集以控制存储器装置的功能元件以执行本文所描述的功能。另外或替代地，存储器装置可使用专用硬件来执行本文所描述的功能的各方面。
在1105处，包含存储器阵列的存储器装置可从主机装置接收命令。可根据本文所描述的方法来执行1105的操作。在一些实例中，1105的操作的各方面可由参考图8所描述的命令接收器执行。
在1110处，存储器装置可识别用于存储器装置的有效命令集。可根据本文所描述的方法来执行1110的操作。在一些实例中，1110的操作的各方面可由参考图8所描述的有效命令集管理器执行。
在1115处，存储器装置可基于对命令和有效命令集进行评估而确定所述有效命令集中不存在所述命令。可根据本文所描述的方法来执行1115的操作。在一些实例中，1115的操作的各方面可由参考图8所描述的命令验证管理器执行。
在1120处，存储器装置可基于确定在所述有效命令集中不存在所述命令而阻止所述命令被解码以供存储器装置执行。可根据本文所描述的方法来执行1120的操作。在一些实例中，1120的操作的各方面可由参考图8所描述的命令阻止器执行。
在1125处，基于确定所述有效命令集中不存在所述命令，存储器装置可从存储器装置的第一操作模式切换到存储器装置的第二操作模式。可根据本文所描述的方法来执行1125的操作。在一些实例中，1125的操作的各方面可由参考图8所描述的操作模式管理器执行。
在1130处，存储器装置可向主机装置传输所述有效命令集中不存在所述命令的指示。可根据本文所描述的方法来执行1130的操作。在一些实例中，1130的操作的各方面可由参考图8所描述的反馈组件执行。
图12展示流程图，其说明支持本文所公开的用于命令阻止管理的系统、装置和方法的方法1200。方法1200的操作可由存储器装置(例如，本文中参考图1、3、5、6和7所公开的存储器装置110、存储器装置310、存储器装置510、存储器装置610或存储器装置710)或如本文所描述的其组件实施。在一些实例中，存储器装置可执行指令集以控制存储器装置的功能元件以执行本文所描述的功能。另外或替代地，存储器装置可使用专用硬件来执行本文所描述的功能的各方面。
在1205处，存储器装置可在包含存储器阵列的存储器装置处从主机装置接收用于由存储器装置进行的操作的命令。可根据本文所描述的方法来执行1205的操作。在一些实例中，1205的操作的各方面可由参考图8所描述的命令接收器执行。
在1210处，存储器装置可通过将命令与有效命令集相比较而确定命令的有效性。可根据本文所描述的方法来执行1210的操作。在一些实例中，1210的操作的各方面可由参考图8所描述的命令验证管理器执行。
在1215处，存储器装置可向主机装置传输命令有效性的指示。可根据本文所描述的方法来执行1215的操作。在一些实例中，1215的操作的各方面可由参考图8所描述的反馈组件执行。
描述一种用于执行一或多个方法的设备，所述方法例如方法1200。所述设备可包含用于以下操作的构件：在包含存储器阵列的存储器装置处从主机装置接收用于由存储器装置进行的操作的命令；通过将所述命令与有效命令集进行比较来确定所述命令的有效性；以及向所述主机装置传输所述命令的所述有效性的指示。
在一些实例中，所述设备可包含用于基于确定为无效的命令的数量满足阈值而传输所述指示的特征。
在一些情况下，所述设备可包含用于从所述主机装置接收指示所述阈值的信号的特征。
图13展示流程图，其说明支持本文所公开的用于命令阻止管理的系统、装置和方法的方法1300。方法1300的操作可由存储器装置(例如，本文中参考图1、3、5、6和7所公开的存储器装置110、存储器装置310、存储器装置510、存储器装置610或存储器装置710)或如本文所描述的其组件实施。在一些实例中，存储器装置可执行指令集以控制存储器装置的功能元件以执行本文所描述的功能。另外或替代地，存储器装置可使用专用硬件来执行本文所描述的功能的各方面。
在1305处，在存储器装置处，所述存储器装置可从主机装置接收命令集。可根据本文所描述的方法来执行1305的操作。在一些实例中，1305的操作的各方面可由参考图8所描述的命令接收器执行。
在1310处，存储器装置可确定所述命令集中的每个命令是否包含于经定义命令集中。可根据本文所描述的方法来执行1310的操作。在一些实例中，1310的操作的各方面可由参考图8所描述的命令验证管理器执行。
在1315处，基于确定所述经定义命令集中包含所述命令集中的第一命令，存储器装置可对所述第一命令进行解码以在存储器装置的存储器阵列上执行。可根据本文所描述的方法来执行1315的操作。在一些实例中，1315的操作的各方面可由参考图8所描述的命令执行管理器执行。
在1320处，基于确定所述经定义命令集中不存在所述命令集中的第二命令，存储器装置可阻止所述第二命令被解码以在存储器阵列上执行。可根据本文所描述的方法来执行1320的操作。在一些实例中，1320的操作的各方面可由参考图8所描述的命令阻止器执行。
描述一种用于执行一或多个方法的设备，所述方法例如方法1300。所述设备可包含用于以下操作的构件：在存储器装置处从主机装置接收命令集；确定经定义命令集中是否包含所述命令集中的每个命令；基于确定所述经定义命令集中包含所述命令集中的第一命令，解码所述第一命令以供在所述存储器装置的存储器阵列上执行；以及基于确定所述经定义命令集中不存在所述命令集中的第二命令，阻止所述第二命令被解码以供在所述存储器阵列上执行。
在一些实例中，所述设备可包含用于确定所述命令集中在所述经定义命令集中可能不存在的命令的数量且将所述数量与阈值进行比较的特征。
在一些情况下，所述设备可包含用于基于确定所述数量满足阈值而从存储器装置的第一操作模式切换到存储器装置的第二操作模式的特征。
在一些情况下，所述设备可包含用于向主机装置传输所述数量满足所述阈值的指示的特征。
在一些实例中，所述设备可包含用于基于确定所述经定义命令集中可不存在所述命令集中的一或多个命令而存储所述一或多个命令且向主机装置传输所述一或多个命令的指示的特征。
在一些方面中，所述设备可包含用于从主机装置接收指示阈值的信号的特征。
在一些情况下，所述设备可包含用于在存储器装置处存储所述经定义命令集的特征。
图14展示说明支持本文中所公开的命令阻止管理的方法1400的流程图。方法1400的操作可实施，可由主机装置(例如，本文中参考图3和5到7所公开的主机装置305、主机装置505、主机装置605或主机装置705)或如本文所描述的其组件实施。在一些实例中，主机装置可执行指令集以控制主机装置的功能元件以执行本文所描述的功能。另外或替代地，主机装置可使用专用硬件来执行本文所描述的功能的各方面。
在1405处，主机装置可将用于对存储器装置的存储器阵列进行操作的命令传输到存储器装置。可根据本文所描述的方法来执行1405的操作。在一些实例中，1405的操作的各方面可由参考图9所描述的命令传输器执行。
在1410处，主机装置可响应于命令而从存储器装置接收以下指示：在存储器装置处接收到的命令在用于存储器装置的有效命令集中不存在。可根据本文所描述的方法来执行1410的操作。在一些实例中，1410的操作的各方面可由参考图9所描述的反馈接收器执行。
在1415处，主机装置可基于所述指示而处理用于存储器装置的第二命令。可根据本文所描述的方法来执行1415的操作。在一些实例中，1415的操作的各方面可由参考图9所描述的命令处理器执行。
在1420处，主机装置可向存储器装置传输第二命令。可根据本文所描述的方法来执行1420的操作。在一些实例中，1420的操作的各方面可由参考图9所描述的命令传输器执行。
描述一种用于执行一或多个方法的设备，所述方法例如方法1400。所述设备可包含用于以下操作的构件：向存储器装置传输用于对存储器装置的存储器阵列进行操作的命令；响应于所述命令而从存储器装置接收在存储器装置处接收到的所述命令在用于存储器装置的有效命令集中不存在的指示；基于所述指示而处理用于存储器装置的第二命令；以及向存储器装置传输所述第二命令。
在一些实例中，所述设备可包含用于从存储器装置接收所述存储器装置可能已基于所述命令而从第一操作模式切换到第二操作模式的指示的特征。
在一些情况下，所述设备可包含用于当存储器装置在第二模式中操作时向存储器装置传输用于将存储器装置复位到第一模式的命令序列。
在一些情况下，所述设备可包含用于向存储器装置传输包含第二命令的命令序列的特征，所述命令序列用于将命令添加到有效命令集。
在一些实例中，所述设备可包含用于向存储器装置传输对由存储器装置接收的命令的表示的请求且从存储器装置接收所述命令的所述表示的指示的特征。
应注意，上文描述的方法描述了可能的实施方案，且操作和步骤可重新布置或以其它方式加以修改，且其它实施方案是可能的。此外，可组合来自所述方法中的两个或更多个方法的各方面。
在一些实例中，用于命令阻止管理的设备可使用通用或专用硬件来执行本文所描述的功能的各方面。所述设备可包含存储器装置的存储器阵列、可操作以从主机装置接收命令集的电路系统、与所述电路系统和存储器阵列耦合且可操作以解码从所述电路系统接收的命令以供所述设备执行的解码器；且其中所述电路系统可操作以基于确定有效命令集中包含多个命令中的第一命令而将所述第一命令传播到所述解码器，以及基于确定所述有效命令集中不存在第二命令而阻止所述第二命令被发送到所述解码器。
在一些情况下，所述电路系统可进一步可操作以基于确定所述有效命令集中不存在所述第二命令而从存储器装置的第一操作模式切换到存储器装置的第二操作模式。
在一些情况下，所述电路系统可进一步可操作以基于可能未包含在所述有效命令集中的接收到的命令的数量满足阈值而从第一操作模式切换到第二操作模式。
在一些实例中，所述电路系统可进一步可操作以在以第二模式操作时从所述主机装置接收用于将存储器装置复位到第一模式的命令序列，以及基于接收到所述命令序列而将所述存储器装置从第二模式切换到第一模式。
在一些情况下，所述电路系统可进一步可操作以向主机装置传输所述有效命令集中可能未包含所述第二命令的指示。
在一些情况下，所述电路系统可进一步可操作以基于可能未包含在所述有效命令集中的接收到的命令的数量满足阈值而传输所述指示。
在一些实例中，所述设备可包含缓冲器，所述缓冲器可操作以基于确定所述有效命令集中可能不存在所述第二命令而存储命令集中的一或多个命令。
在一些情况下，所述电路系统可进一步可操作以从主机装置接收指示对命令集的所存储命令的请求的信号，且将所存储命令的指示传输到主机装置。
在一些情况下，命令集中的每个命令可经由一组指令引脚接收，且其中所述有效命令集包含所述一组指令引脚的组合的命令空间子集。
在一些实例中，命令集中的每个命令可经由一组指令引脚和一组地址引脚接收，且其中所述有效命令集包含所述一组指令引脚和所述一组地址引脚的组合的命令空间的子集。
尽管本文中可相对于DRAM技术或在DRAM技术的上下文中描述某些特征，但这仅出于说明性目的，且所属领域的一般技术人员应了解，本文中的教示可应用于任何类型的存储器装置。举例来说，本文中的教示可应用于易失性或非易失性存储器装置，例如磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻性RAM(RRAM)、快闪存储器、相变存储器(PCM)等。
可使用多种不同技术和技艺中的任一者来表示本文所描述的信息和信号。举例来说，可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个上文描述中可能参考的数据、指令、命令、信息、信号、位、符号和码片。一些图可将信号说明为单个信号；然而，所属领域的一般技术人员应了解，所述信号可表示信号总线，其中总线可具有多种位宽度。
如本文所使用，术语“虚拟接地”是指保持在大约零伏(0V)的电压下而不直接与接地耦合的电路节点。因此，虚拟接地的电压可能会临时波动且在稳定状态下返回到大约0V。可使用例如由运算放大器和电阻器组成的分压器的各种电子电路元件实施虚拟接地。其它实施方案也是可能的。“虚拟接地”或“虚拟地接地”意味着连接到大约0V。
术语“电子连通”、“导电接触”、“连接”和“耦合”可指支持信号在组件之间流动的组件之间的关系。如果组件之间存在可在任何时间支持信号在组件之间流动的任何导电路径，则认为组件彼此电子连通(或彼此导电接触、或彼此连接、或彼此耦合)。在任何给定时间，基于包含所连接组件的装置的操作，彼此电子连通(或彼此导电接触、或彼此连接、或彼此耦合)的组件之间的导电路径可以是开路或闭路。所连接组件之间的导电路径可以是组件之间的直接导电路径，或所连接组件之间的导电路径可以是可包含例如开关、晶体管或其它组件等中间组件的间接导电路径。在一些情况下，可例如使用例如开关或晶体管等一或多个中间组件来中断所连接组件之间的信号流一段时间。
术语“耦合”是指从组件之间的开路关系移动到组件之间的闭路关系的条件，在开路关系中，信号当前不能通过导电路径在组件之间传送，在闭路关系中，信号能够通过导电路径在组件之间传送。当例如控制器等组件将其它组件耦合在一起时，组件发起允许信号通过先前不准许信号流动的导电路径在其它组件之间流动的改变。
术语“隔离”是指其中信号当前不能够在组件之间流动的所述组件之间的关系。如果组件之间存在开路，则所述组件彼此隔离。举例来说，由定位在两个组件之间的开关分隔开的所述组件在开关断开时彼此隔离。当控制器隔离两个组件时，所述控制器实现以下改变：阻止信号使用先前准许信号流动的导电路径在组件之间流动。
本文所论述的包含存储器阵列的装置可形成在半导体衬底上，例如硅、锗、硅锗合金、砷化镓、氮化镓等。在一些情况下，衬底为半导体晶片。在其它情况下，衬底可为绝缘体上硅(SOI)衬底，例如玻璃上硅(SOG)或蓝宝石上硅(SOP)，或另一衬底上的半导体材料的外延层。可通过使用包含但不限于磷、硼或砷的各种化学物种的掺杂来控制衬底或衬底的子区的导电性。可在衬底的初始形成或生长期间，通过离子植入或通过任何其它掺杂方法来执行掺杂。
本文所论述的切换组件或晶体管可表示场效应晶体管(FET)，且包括包含源极、漏极和栅极的三端装置。所述端可通过例如金属的导电材料连接到其它电子元件。源极和漏极可导电，且可包括经重掺杂半导体区，例如简并半导体区。源极与漏极可通过经轻掺杂半导体区或沟道分离。如果沟道是n型(即，多数载流子是信号)，则FET可称作n型FET。如果沟道是p型(即，多数载流子是空穴)，则FET可称作p型FET。所述沟道可由绝缘栅极氧化物封端。可通过将电压施加到栅极来控制沟道导电性。举例来说，将正电压或负电压分别施加到n型FET或p型FET可使得沟道变为导电的。在大于或等于晶体管的阈值电压的电压施加到晶体管栅极时，晶体管可“接通”或“激活”。当小于晶体管的阈值电压的电压施加到晶体管栅极时，晶体管可“断开”或“解除激活”。
本文中结合附图阐述的描述内容描述了实例配置，且并不表示可实施的或在权利要求书的范围内的所有实例。本文中所使用的术语“示例性”是指“充当实例、例子或说明”，且并非“优选的”或“优于其它实例”。具体实施方式包含提供对所描述技术的理解的具体细节。然而，可在没有这些具体细节的情况下实践这些技术。在一些情况下，以框图形式展示众所周知的结构和装置，以免混淆所描述实例的概念。
在附图中，类似组件或特征可以具有相同参考标记。此外，可通过在参考标记之后跟着短划线和在类似组件当中进行区分的第二标记来区分相同类型的各种组件。如果在说明书中仅使用第一参考标记，则描述内容适用于具有相同第一参考标记而与第二参考标记无关的类似组件中的任一者。
可使用多种不同技术和技艺中的任一者来表示本文所描述的信息和信号。举例来说，可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个上文描述中可能参考的数据、指令、命令、信息、信号、位、符号和码片。
结合本文中的公开内容所描述的各种说明框和模块可通过经设计以执行本文中所描述的功能的通用处理器、DSP、ASIC、FPGA或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其任何组合来实施或执行。通用处理器可为微处理器；但在替代方案中，处理器可为任何处理器、控制器、微控制器或状态机。处理器还可被实施为计算装置的组合(例如，DSP与微处理器的组合、多个微处理器、结合DSP核心的一或多个微处理器，或任何其它此类配置)。
本文中所描述的功能可以硬件、由处理器执行的软件、固件或其任何组合实施。如果在由处理器执行的软件中实施，则可将功能作为一或多个指令或代码存储在计算机可读媒体上或通过计算机可读媒体传输。其它实例和实施方案在本公开和所附权利要求书的范围内。举例来说，由于软件的性质，上文所描述的功能可使用由处理器执行的软件、硬件、固件、硬连线或这些中的任一个的组合来实施。实施功能的特征也可在物理上位于各种位置处，包含经分布以使得功能的各部分在不同物理位置处实施。另外，如本文(包含在权利要求书中)所使用，如在项列表(例如，以例如“中的至少一个”或“中的一或多个”的短语开头的项列表)中所使用的“或”指示包含性列表，使得例如A、B或C中的至少一个的列表意指A或B或C或AB或AC或BC或ABC(即，A和B和C)。另外，如本文所使用，短语“基于”不应理解为参考封闭条件集。举例来说，在不脱离本公开的范围的情况下，描述为“基于条件A”的示例性步骤可基于条件A和条件B两者。换句话说，如本文所用，短语“基于”应同样地解释为短语“至少部分地基于”。
提供本文中的描述以使得所属领域的技术人员能够制出或使用本公开。对本公开的各种修改对于所属领域的技术人员来说将是显而易见的，且本文所定义的一般原理可在不脱离本公开的范围的情况下应用于其它变体。因此，本公开不限于本文中所描述的实例和设计，而应被赋予与本文公开的原理和新颖特征一致的最广范围。

Claims (25)

1.一种方法，其包括：
在包括存储器阵列的存储器装置处从主机装置接收命令；
识别用于所述存储器装置的有效命令集；
至少部分地基于对所述命令和所述有效命令集进行评估而确定所述有效命令集中不存在所述命令；以及
至少部分地基于确定所述有效命令集中不存在所述命令，阻止所述命令被解码以供所述存储器装置执行。
2.根据权利要求1所述的方法，其进一步包括：
至少部分地基于确定所述有效命令集中不存在所述命令，从所述存储器装置的第一操作模式切换到所述存储器装置的第二操作模式。
3.根据权利要求2所述的方法，其进一步包括：
至少部分地基于切换到所述第二操作模式，限制对所述存储器阵列的至少一个地址的存取。
4.根据权利要求2所述的方法，其进一步包括：
至少部分地基于切换到所述第二操作模式，以自刷新模式操作所述存储器阵列的至少一个存储体。
5.根据权利要求2所述的方法，其进一步包括：
至少部分地基于切换到所述第二操作模式，限制对所述有效命令集中的至少一个命令的执行。
6.根据权利要求2所述的方法，其进一步包括：
在以所述第二模式操作时从所述主机装置接收用于将所述存储器装置复位到所述第一模式的命令序列；以及
至少部分地基于接收到所述命令序列，使所述存储器装置从所述第二模式切换到所述第一模式。
7.根据权利要求1所述的方法，其进一步包括：
向所述主机装置传输所述有效命令集中不存在所述命令的指示。
8.根据权利要求1所述的方法，其中所述有效命令集被预配置在所述存储器装置中。
9.根据权利要求1所述的方法，其进一步包括：
从所述主机装置接收指示所述有效命令集的信号。
10.根据权利要求1所述的方法，其中所述命令包括指令和地址。
11.一种方法，其包括：
在包括存储器阵列的存储器装置处从主机装置接收用于由所述存储器装置进行的操作的命令；
通过将所述命令与有效命令集进行比较来确定所述命令的有效性；以及
向所述主机装置传输所述命令的所述有效性的指示。
12.根据权利要求11所述的方法，其进一步包括：
至少部分地基于确定为无效的命令的数量满足阈值而传输所述指示。
13.根据权利要求12所述的方法，其进一步包括：
从所述主机装置接收指示所述阈值的信号。
14.一种方法，其包括：
在存储器装置处从主机装置接收多个命令；
确定所述多个命令中的每个命令是否包含于经定义命令集中；
至少部分地基于确定所述经定义命令集中包含所述多个命令中的第一命令，对所述第一命令进行解码以在所述存储器装置的存储器阵列上执行；以及
至少部分地基于确定所述经定义命令集中不存在所述多个命令中的第二命令，阻止所述第二命令被解码以在所述存储器阵列上执行。
15.根据权利要求14所述的方法，其进一步包括：
确定所述多个命令中在所述经定义命令集中不存在的命令的数量；以及
将所述数量与阈值进行比较。
16.根据权利要求15所述的方法，其进一步包括：
至少部分地基于确定所述数量满足所述阈值，从所述存储器装置的第一操作模式切换到所述存储器装置的第二操作模式。
17.根据权利要求15所述的方法，其进一步包括：
向所述主机装置传输所述数量满足所述阈值的指示。
18.根据权利要求15所述的方法，其进一步包括：
从所述主机装置接收指示所述阈值的信号。
19.根据权利要求14所述的方法，其进一步包括：
至少部分地基于确定所述经定义命令集中不存在所述多个命令中的一或多个命令而存储所述一或多个命令；以及
向所述主机装置传输所述一或多个命令的指示。
20.根据权利要求14所述的方法，其进一步包括：
在所述存储器装置处存储所述经定义命令集。
21.一种方法，其包括：
向存储器装置传输用于对所述存储器装置的存储器阵列进行操作的命令；
响应于所述命令而从所述存储器装置接收以下指示：在所述存储器装置处接收到的所述命令在用于所述存储器装置的有效命令集中不存在；
至少部分地基于所述指示，处理用于所述存储器装置的第二命令；以及
向所述存储器装置传输所述第二命令。
22.根据权利要求21所述的方法，其进一步包括：
从所述存储器装置接收所述存储器装置已至少部分地基于所述命令而从第一操作模式切换到第二操作模式的指示。
23.根据权利要求22所述的方法，其进一步包括：
在所述存储器装置以所述第二模式操作时，向所述存储器装置传输用于将所述存储器装置复位到所述第一模式的命令序列。
24.根据权利要求21所述的方法，其进一步包括：
向所述存储器装置传输包含所述第二命令的命令序列，所述命令序列用于将所述命令添加到所述有效命令集。
25.根据权利要求21所述的方法，其进一步包括：
向所述存储器装置传输对由所述存储器装置接收的所述命令的表示的请求；以及
从所述存储器装置接收所述命令的所述表示的指示。
CN201980077182.3A 2018-10-16 2019-10-03 命令阻止管理 Withdrawn CN113168290A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201862746284P 2018-10-16 2018-10-16
US62/746,284 2018-10-16
US16/579,153 2019-09-23
US16/579,153 US11586383B2 (en) 2018-10-16 2019-09-23 Command block management
PCT/US2019/054483 WO2020081244A1 (en) 2018-10-16 2019-10-03 Command block management

Publications (1)

Publication Number Publication Date
CN113168290A true CN113168290A (zh) 2021-07-23

Family

ID=70161768

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980077182.3A Withdrawn CN113168290A (zh) 2018-10-16 2019-10-03 命令阻止管理

Country Status (5)

Country Link
US (2) US11586383B2 (zh)
EP (2) EP3867740B1 (zh)
KR (1) KR20210057829A (zh)
CN (1) CN113168290A (zh)
WO (1) WO2020081244A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11586383B2 (en) * 2018-10-16 2023-02-21 Micron Technology, Inc. Command block management
US11403033B2 (en) * 2019-12-31 2022-08-02 Taiwan Semiconductor Manufacturing Company Limited Memory circuit including an array control inhibitor
US11880229B2 (en) * 2020-12-21 2024-01-23 Micron Technology, Inc. Security capsule for enabling restricted features of a memory device
US20220262428A1 (en) * 2022-05-06 2022-08-18 Intel Corporation Method of polling row hammer (rh) indicator inside memory
US20230393763A1 (en) * 2022-06-01 2023-12-07 Micron Technology, Inc. Protection against invalid memory commands

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4860194A (en) * 1985-06-04 1989-08-22 Plus Development Corporation A method for using a modular unitary disk file subsystem
US5754557A (en) * 1996-10-10 1998-05-19 Hewlett-Packard Co. Method for refreshing a memory, controlled by a memory controller in a computer system, in a self-refresh mode while scanning the memory controller
US20020064079A1 (en) * 2000-11-30 2002-05-30 Fujitsu Limited Semiconductor memory device having a plurality of low power consumption modes
US20060075282A1 (en) * 2004-09-30 2006-04-06 International Business Machines Corporation Diagnostic interface architecture for memory device
US20070021193A1 (en) * 2005-06-24 2007-01-25 Konami Corporation Data protection system and game machine
US20140181453A1 (en) * 2012-12-20 2014-06-26 Advanced Micro Devices, Inc. Processor with Host and Slave Operating Modes Stacked with Memory
US20140258786A1 (en) * 2007-07-30 2014-09-11 Micron Technology, Inc. Methods and devices for temperature sensing of a memory device

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2672709B1 (fr) * 1991-02-11 1994-09-30 Intel Corp Machine d'etat d'ordre.
KR100475125B1 (ko) * 2003-06-21 2005-03-14 삼성전자주식회사 데이터 버스 폭 변경이 자유로운 이동형 저장 장치 및이에 대한 데이터 버스 폭 설정 방법
US20070245036A1 (en) * 2006-03-03 2007-10-18 Khaled Fekih-Romdhane Illegal commands handling at the command decoder stage
GB2442023B (en) 2006-09-13 2011-03-02 Advanced Risc Mach Ltd Memory access security management
DE102006052173B4 (de) * 2006-11-02 2023-06-01 Fast Lta Gmbh Schreibschutzverfahren und -vorrichtung für wenigstens eine Speichereinrichtung mit wahlfreiem Zugriff
US7836269B2 (en) 2006-12-29 2010-11-16 Spansion Llc Systems and methods for access violation management of secured memory
US7886118B2 (en) 2007-01-04 2011-02-08 International Business Machines Corporation Detecting illegal reuse of memory with low resource impact
SG171730A1 (en) * 2008-11-24 2011-07-28 Certicom Corp System and method for hardware based security
TWI394047B (zh) * 2009-06-26 2013-04-21 Silicon Motion Inc 快閃記憶裝置、快閃記憶裝置操作方法、以及資料儲存系統
CN101944003A (zh) * 2009-07-09 2011-01-12 慧国(上海)软件科技有限公司 闪存装置操作方法及资料储存系统
CN103620613B (zh) 2011-03-28 2018-06-12 迈克菲股份有限公司 用于基于虚拟机监视器的反恶意软件安全的系统和方法
US20120254994A1 (en) 2011-03-28 2012-10-04 Mcafee, Inc. System and method for microcode based anti-malware security
TWI451425B (zh) 2011-04-25 2014-09-01 Silicon Motion Inc 快閃記憶裝置及其資料保護方法
US9396335B2 (en) 2012-08-28 2016-07-19 Dell Products, Lp Arbitrary code execution and restricted protected storage access to trusted code
US9377968B2 (en) * 2013-11-13 2016-06-28 Sandisk Technologies Llc Method and system for using templates to communicate with non-volatile memory
DE102018214999A1 (de) * 2017-10-13 2019-04-18 Robert Bosch Gmbh Vorrichtung zur Absicherung von Diagnosebefehlen an ein Steuergerät und entsprechendes Kraftfahrzeug
KR102396448B1 (ko) * 2017-10-19 2022-05-11 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 동작 방법
US11586383B2 (en) * 2018-10-16 2023-02-21 Micron Technology, Inc. Command block management
US11410713B2 (en) * 2020-04-06 2022-08-09 Micron Technology, Inc. Apparatuses and methods for detecting illegal commands and command sequences

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4860194A (en) * 1985-06-04 1989-08-22 Plus Development Corporation A method for using a modular unitary disk file subsystem
US5754557A (en) * 1996-10-10 1998-05-19 Hewlett-Packard Co. Method for refreshing a memory, controlled by a memory controller in a computer system, in a self-refresh mode while scanning the memory controller
US20020064079A1 (en) * 2000-11-30 2002-05-30 Fujitsu Limited Semiconductor memory device having a plurality of low power consumption modes
US20060075282A1 (en) * 2004-09-30 2006-04-06 International Business Machines Corporation Diagnostic interface architecture for memory device
US20070021193A1 (en) * 2005-06-24 2007-01-25 Konami Corporation Data protection system and game machine
US20140258786A1 (en) * 2007-07-30 2014-09-11 Micron Technology, Inc. Methods and devices for temperature sensing of a memory device
US20140181453A1 (en) * 2012-12-20 2014-06-26 Advanced Micro Devices, Inc. Processor with Host and Slave Operating Modes Stacked with Memory

Also Published As

Publication number Publication date
EP3867740B1 (en) 2024-04-10
US11899982B2 (en) 2024-02-13
EP4345630A2 (en) 2024-04-03
US20230161511A1 (en) 2023-05-25
US11586383B2 (en) 2023-02-21
EP3867740A1 (en) 2021-08-25
US20200117393A1 (en) 2020-04-16
KR20210057829A (ko) 2021-05-21
WO2020081244A1 (en) 2020-04-23
EP3867740A4 (en) 2022-03-09
EP4345630A3 (en) 2024-06-12

Similar Documents

Publication Publication Date Title
US11625170B2 (en) Row hammer protection for a memory device
US11899982B2 (en) Command block management
CN111312310B (zh) 相位电荷共享
CN113454721B (zh) 存储器装置的刷新速率控制
US11334435B2 (en) Safety event detection for a memory device
CN111063385A (zh) 智能封装后修复
CN113424158A (zh) 存储器装置的扩展错误检测
CN111383672A (zh) 用于将感测组件充电的技术
US20200273521A1 (en) Source line configurations for a memory device
US11922063B2 (en) Memory command verification
CN112053710B (zh) 用于存储器装置的电流监视器
CN111383690B (zh) 具有电荷转移装置的存储器装置
CN113228176A (zh) 配置存储器的命令/地址信道
CN113039533A (zh) 灵活总线管理
CN113689901B (zh) 产生存储器阵列控制信号
CN115428076A (zh) 数据反转技术
CN111540389A (zh) 用于具有电荷转移装置的存储器装置的写入技术

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20210723

WW01 Invention patent application withdrawn after publication