TWI394047B - 快閃記憶裝置、快閃記憶裝置操作方法、以及資料儲存系統 - Google Patents

Description

快閃記憶裝置、快閃記憶裝置操作方法、以及資料儲存系統

本發明係有關於快閃記憶體，特別是有關於一種適用於具有快閃記憶體之快閃記憶裝置操作方法與資料儲存系統。

由於快閃記憶體可於未供電之情況下保留已儲存之資料，且具有編程(program)時間短、低功率消耗等優點，因此，廣泛地作為手機、數位相機、個人數位助理(PDA)、筆記型電腦等各種電子產品之儲存媒體，例如：記憶卡、隨身碟等。

一般而言，當具有快閃記憶體之快閃記憶裝置(如記憶卡)耦接至主機(如手機)時，主機可透過發送記憶卡規格(specification)中所定義之各種命令來操作快閃記憶裝置。也就是說，快閃記憶裝置內之控制器，係根據主機所發送之命令，來轉換快閃記憶裝置之操作狀態，用以進行參數設定或資料傳輸等操作。習知上，可於快閃記憶裝置中建立一狀態機(state machine)，用以執行規格中所定義各種命令與對應操作狀態之轉換作業。進一步，可以使用像是Verilog等工具來配置所需狀態機之邏輯電路，並於投片(tape-out)時成為具體之積體電路。

不過，於投片後，固定之積體電路並無法隨記憶卡規格變更而直接修改。於此情況下，必須先使用Verilog將所要修改之處引入先前所配置之狀態機邏輯電路中，然後再重新投片一次。此一缺乏彈性之方式，不僅相當耗費時間，同時增加硬體投片之支出成本。

因此，需要一種改良的快閃記憶裝置操作方法及快閃記憶裝置設計方式，能夠因應記憶卡規格變更而彈性地進行修改，毋需重新配置邏輯電路及投片。

於一實施例中，係提供一種快閃記憶裝置，該快閃記憶裝置耦接於一主機並具有複數之操作狀態，該快閃記憶裝置包括一控制器，其具有一引擎及一暫存器陣列。該引擎具有一狀態機邏輯電路，用以轉換該等操作狀態。該暫存器陣列用以提供狀態轉換資訊。當從該主機接收一命令時，該引擎根據一第一操作狀態讀取該暫存器陣列之該狀態轉換資訊，用以判斷該命令是否屬於該第一操作狀態所對應之複數之合法命令。此外，該狀態機邏輯電路根據該狀態轉換資訊決定操作狀態之轉換，從該第一操作狀態轉換至一第二操作狀態，以回應於該命令。

另一方面，於另一實施例中，係提供一種快閃記憶裝置操作方法。該快閃記憶裝置耦接於一主機並具有複數之操作狀態。該快閃記憶裝置操作方法包括下列步驟：從該主機接收一命令；根據一第一操作狀態，讀取具有狀態轉換資訊之一暫存器陣列，用以判斷該命令是否屬於該第一操作狀態所對應之複數之合法命令；以及當該命令屬於該第一操作狀態所對應之該等合法命令時，根據該暫存器陣列之該狀態轉換資訊，該快閃記憶裝置之一狀態機邏輯電路決定操作狀態之轉換，用以從該第一操作狀態轉換至一第二操作狀態，以回應於該命令。

另一方面，於另一實施例中，係提供一種資料儲存系統，包括一主機及一快閃記憶裝置。該主機傳送複數之命令，用以存取資料。該快閃記憶裝置耦接於該主機並具有複數之操作狀態。該快閃記憶裝置從該主機接收一命令、根據一第一操作狀態，讀取具有狀態轉換資訊之一暫存器陣列，用以判斷該命令是否屬於該第一操作狀態所對應之複數之合法命令、以及當該命令屬於該第一操作狀態所對應之該等合法命令時，該快閃記憶裝置之一狀態機邏輯電路根據該暫存器陣列之該狀態轉換資訊來決定操作狀態之轉換，用以從該第一操作狀態轉換至一第二操作狀態，以回應於該命令。

為使本發明之上述目的、特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式，詳細說明如下。

第1圖係顯示依據本發明實施例之資料儲存系統10方塊圖。

如第1圖所示，資料儲存系統10係包括主機102及快閃記憶裝置104。於一實施例中，主機102可為可攜式裝置，例如手機，而耦接於主機102之快閃記憶裝置104可為記憶卡，例如安全數位卡(SD card)。根據記憶卡之規格，主機102將複數之命令傳送至快閃記憶裝置104，用以與快閃記憶裝置104進行資料傳輸。快閃記憶裝置104具有複數之操作狀態，例如待機狀態、傳送資料狀態、接收資料狀態等。於操作中，當快閃記憶裝置104自主機102接收命令之後，便轉換至對應之操作狀態。

進一步，快閃記憶裝置104具有控制器106及快閃記憶體114。於第1圖中，控制器106包括引擎108及暫存器陣列110，而快閃記憶體114耦接於控制器106。於此實施例中，引擎108具有一狀態機邏輯電路112，用以根據暫存器陣列110所提供之狀態轉換資訊來轉換該等操作狀態。於一實施例中，暫存器陣列110包括複數之暫存器元件(未圖示)，並依據狀態轉換資訊事先建立該等暫存器元件之內容。舉例而言，可於快閃記憶裝置104電源開啟時，透過介面116，將狀態轉換資訊從快閃記憶體114載入至暫存器陣列110。於是，當記憶卡規格變更時，例如新增命令時，可修改快閃記憶體114中所儲存之狀態轉換資訊。之後，於下次電源開啟時，再將更新後之狀態轉換資訊從快閃記憶體114重新載入至暫存器陣列110之中，將進一步配合第2圖及第3圖說明如下。

第2圖係顯示第1圖之快閃記憶裝置104之部份操作狀態躍遷示意圖。第3圖係顯示第1圖之快閃記憶裝置104所使用之狀態轉換資訊表。於一實施例中，狀態轉換資訊表係儲存於第1圖之快閃記憶體114中。

參考第1及2圖，於此實施例中，快閃記憶裝置104具有5種操作狀態，但不限於此，分別為待機狀態STBY、傳送資料狀態DATA、接收資料狀態RCV、傳輸狀態TRAN及編程狀態PRG。於第3圖中，狀態轉換資訊包括目前操作狀態所對應之可接收合法命令、以及回應於每一合法命令之下一操作狀態。

舉例而言，當快閃記憶裝置104從該主機接收一命令後，引擎108先判斷快閃記憶裝置104之目前操作狀態。假設快閃記憶裝置104目前操作於傳送資料狀態DATA中，表示微處理單元120正透過介面116讀取快閃記憶體114，將讀出之資料暫存於靜態隨機存取記憶體SRAM中，再傳送至主機102。其次，判斷出傳送資料狀態DATA之後，引擎108讀取暫存器陣列110之狀態轉換資訊，如第3圖所示之索引33及34。接著，引擎108判斷所接收之命令是否屬於傳送資料狀態DATA所對應之合法命令。也就是說，引擎108判斷所接收之命令是否為索引33之合法命令CMD13或索引34之合法命令CMD12。

於一實施例中，當主機102所下達之命令不正確時，快閃記憶裝置104可以直接忽略此命令不作進一步之處理，且操作狀態保持不變。

反之，當所接收之命令屬於傳送資料狀態DATA所對應之合法命令時，如索引34之CMD12，狀態機邏輯電路112進一步根據索引34決定下一操作狀態。亦即，將快閃記憶裝置104之操作狀態從傳送資料狀態DATA轉換至傳輸狀態TRAN，用以回應於所接收之合法命令CMD12，如第2圖所示。

另外，當轉換至傳輸狀態TRAN時，控制器106將對應於傳送資料狀態DATA及所接收命令之應答R1B回應至主機102。於操作中，可依所需來設計不同類型之應答，如第3圖所示之R1、R2、R1B等。舉例而言，主機發送CMD12，用以使快閃記憶體114停止傳送資料，而應答R1B用以回應主機需一段時間來處理命令CMD12。

值得注意的是，接收主機102之命令後，引擎108根據目前操作狀態能夠直接地讀取該暫存器陣列110之內容，而不需利用位址來讀取狀態轉換資訊，故可得到最小之讀取等待時間。如此一來，可滿足一般記憶卡規格所允許之回應時間需求。再者，暫存器陣列110中之該等暫存器元件可同時地被讀取，用以判斷主機102之命令是否為合法命令。此一平行讀取方式可進一步地改善讀取效能。

具體而言，針對每一操作狀態，可於第3圖之狀態轉換資訊表中預留額外之索引及欄位(reserved)，如第3圖所示之索引3、25、35等，以符記憶卡規格變更之需。於一些實施例中，亦可針對不同之操作狀態，彈性地調整所預留額外之索引及欄位數量，例如傳輸狀態TRAN之預留數量較多。參考第3圖，假設每一索引需要配置3位元之暫存器空間，80組索引則需要配置240位元之暫存器空間。之後，根據240位元之暫存器空間需求，再設置對應之暫存器元件，用以構成暫存器陣列110。

當轉換操作狀態時，快閃記憶裝置104可進一步執行一中斷操作。舉例而言，假設快閃記憶裝置104操作於傳輸狀態TRAN中，並接收主機102之命令CMD16。於此實施例中，CMD16用以設定快閃記憶體114之區塊長度。參考第2圖及第3圖之索引21，接收命令CMD16後，快閃記憶裝置104之傳輸狀態TRAN維持不變，引擎108發出中斷訊號118至微處理單元120，用以設定區塊長度。回應於中斷訊號118，微處理單元120可回應對應之控制訊號122。舉例來講，當中斷訊號118觸法微處理單元120時，控制訊號122可設定為忙碌(busy)狀態，而當區塊長度設定完成後，控制訊號122可設定為待命(ready)狀態。於一實施例中，微處理單元120可為8051單晶片處理器。

於一實施例中，當記憶卡規格變更時，例如基於安全上的考量而新增鎖卡命令，亦即，新增第2圖所示之命令CMD39，則需對快閃記憶體114所儲存之狀態轉換資訊進行更新。具體地，將新增之命令依序加入第3圖之狀態轉換資訊表中所預留之索引及欄位中。接著，當快閃記憶裝置104重新給電時，微處理單元120先從快閃記憶體114中取出系統內編程(in-system programming，ISP)碼，用以確認其中是否包含有更新之狀態轉換資訊，並將更新後之狀態轉換資訊，透過介面116，從快閃記憶體114重新載入至暫存器陣列110之中，從而更新狀態機邏輯電路112之狀態設定。如此一來，不需重新配置配置狀態機之邏輯電路，亦不用重新進行投片。

第4圖係顯示依據本發明實施例之快閃記憶裝置操作方法40流程圖。

如第1圖所示，快閃記憶裝置104係具有複數之操作狀態。當快閃記憶裝置104耦接至主機102時，主機102發出一連串之存取命令，用以與快閃記憶裝置104進行資料傳輸。

具體而言，當快閃記憶裝置104電源開啟(步驟S402)時，控制器106首先判斷是否有更新之狀態轉換資訊(步驟S404)。

於一實施例中，若狀態轉換資訊已被修改過，控制器106從快閃記憶體114重新載入已修改之狀態轉換資訊，用以更新暫存器陣列110之內容(步驟S406)。反之，若儲存於快閃記憶體114之狀態轉換資訊並無作任何修改，則不需更新暫存器陣列110之內容。

然後，當快閃記憶裝置104接收主機102所傳來之一存取命令時(步驟S408)，該控制器106根據目前操作狀態，如第2圖之傳送資料狀態DATA，讀取暫存器陣列110，用以判斷該存取命令是否屬於目前操作狀態所對應之合法命令(步驟S410)，如第2圖中索引33之合法命令CMD13或索引34之合法命令CMD12。

此時，若該存取命令並不屬於傳送資料狀態DATA所對應之合法命令CMD13或CMD12時，快閃記憶裝置104忽略此一存取命令。反之，若該存取命令為合法命令，例如CMD12，則狀態機邏輯電路112根據目前操作狀態及暫存器陣列110之狀態轉換資訊，決定下一操作狀態，並執行對應之資料存取操作(步驟S412)。舉例而言，如第2及3圖所示，快閃記憶裝置104之目前操作狀態為傳送資料狀態DATA，回應於主機之存取命令CMD12，快閃記憶裝置104之下一操作狀態轉換為傳輸狀態TRAN。如上所述，當轉換至傳輸狀態TRAN時，快閃記憶裝置104可將對應之一既定應答回應給主機102。此外，快閃記憶裝置104亦可執行相關之中斷操作。

處理完主機之存取命令CMD12後，快閃記憶裝置104判斷資料傳輸是否完成(步驟S414)。若欲繼續進行資料傳輸，則快閃記憶裝置104從主機102接收下一存取命令(步驟S408)。若資料傳輸已完成，則結束操作方法40。

本發明實施例之快閃記憶裝置及其操作方法，透過暫存器陣列對快閃記憶裝置之狀態機邏輯電路進行控制，從而提升快閃記憶裝置之設計彈性及易維護性。當記憶卡規格變更時，透過修改暫存器陣列之內容來進行狀態機邏輯電路之操作狀態躍遷，毋需重新配置邏輯電路及進行積體電路投片。

雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

102．．．主機

10．．．資料儲存系統

104．．．快閃記憶裝置

106．．．控制器

108．．．引擎

110．．．暫存器陣列

112．．．狀態機邏輯電路

114．．．快閃記憶體

116．．．介面

118．．．中斷訊號

120．．．微處理單元

122．．．控制訊號

及

SRAM．．．靜態隨機存取記憶體

第1圖係顯示依據本發明實施例之資料儲存系統方塊圖。

第2圖係顯示第1圖之快閃記憶裝置之部份操作狀態躍遷示意圖。

第3圖係顯示第1圖之快閃記憶裝置所使用之狀態轉換資訊表。

第4圖係顯示依據本發明實施例之快閃記憶裝置操作方法流程圖。

102．．．主機

10．．．資料儲存系統

104．．．快閃記憶裝置

106．．．控制器

108．．．引擎

110．．．暫存器陣列

112．．．狀態機邏輯電路

114．．．快閃記憶體

116．．．介面

118．．．中斷訊號

120．．．微處理單元

122．．．控制訊號

及

SRAM．．．靜態隨機存取記憶體

Claims (15)

1. 一種快閃記憶裝置，該快閃記憶裝置耦接於一主機並具有複數之操作狀態，該快閃記憶裝置包括：一控制器，包括一引擎及一暫存器陣列，該引擎具有一狀態機邏輯電路，用以轉換該等操作狀態，該暫存器陣列用以提供狀態轉換資訊，其中，當從該主機接收一命令時，該引擎根據一第一操作狀態讀取該暫存器陣列之該狀態轉換資訊，用以判斷該命令是否屬於該第一操作狀態所對應之複數之合法命令，該狀態機邏輯電路根據該狀態轉換資訊決定操作狀態之轉換，從該第一操作狀態轉換至一第二操作狀態，以回應於該命令；其中，當轉換至該第二操作狀態時，該控制器執行一中斷操作。
2. 如申請專利範圍第1項所述之快閃記憶裝置，更包括：一快閃記憶體，耦接於該控制器，係儲存該狀態轉換資訊，用以進行更新，其中，於電源開啟時，更新後之該狀態轉換資訊從該快閃記憶體被重新載入至該暫存器陣列中。
3. 如申請專利範圍第1項所述之快閃記憶裝置，其中，該狀態轉換資訊包括該第一操作狀態所對應之該等合法命令、以及回應於每一合法命令之該第二操作狀態。
4. 如申請專利範圍第1項所述之快閃記憶裝置，其 中，該暫存器陣列包括複數之暫存器元件，且該引擎根據該第一操作狀態平行地讀取該等暫存器元件，用以判斷該命令是否屬於該第一操作狀態所對應之該等合法命令。
5. 如申請專利範圍第3項所述之快閃記憶裝置，其中，當轉換至該第二操作狀態時，該控制器回應一既定應答至該主機，該既定應答對應於該第一操作狀態及該命令。
6. 一種快閃記憶裝置操作方法，該快閃記憶裝置耦接於一主機並具有複數之操作狀態，該方法包括下列步驟：從該主機接收一命令；根據一第一操作狀態，讀取具有狀態轉換資訊之一暫存器陣列，用以判斷該命令是否屬於該第一操作狀態所對應之複數之合法命令；以及當該命令屬於該第一操作狀態所對應之該等合法命令時，根據該暫存器陣列之該狀態轉換資訊，該快閃記憶裝置之一狀態機邏輯電路決定操作狀態之轉換，用以從該第一操作狀態轉換至一第二操作狀態，以回應於該命令；其中，當轉換至該第二操作狀態時，該控制器執行一中斷操作。
7. 如申請專利範圍第6項所述之快閃記憶裝置操作方法，更包括：於該快閃記憶裝置之一快閃記憶體儲存該狀態轉換資訊，用以進行更新；以及於電源開啟時，將更新後之該狀態轉換資訊從該快閃記憶體重新載入至該暫存器陣列中。
8. 如申請專利範圍第6項所述之快閃記憶裝置操作 方法，其中，該狀態轉換資訊包括該第一操作狀態所對應之該等合法命令、以及回應於每一合法命令之該第二操作狀態。
9. 如申請專利範圍第6項所述之快閃記憶裝置操作方法，其中，該暫存器陣列包括複數之暫存器元件，係根據該第一操作狀態平行地被讀取，用以判斷該命令是否屬於該第一操作狀態所對應之該等合法命令。
10. 如申請專利範圍第8項所述之快閃記憶裝置操作方法，其中，當轉換至該第二操作狀態時，將一既定應答回應至該主機，該既定應答對應於該第一操作狀態及該命令。
11. 一種資料儲存系統，包括：一主機，傳送複數之命令，用以存取資料；以及一快閃記憶裝置，耦接於該主機並具有複數之操作狀態，該快閃記憶裝置從該主機接收一命令、根據一第一操作狀態，讀取具有狀態轉換資訊之一暫存器陣列，用以判斷該命令是否屬於該第一操作狀態所對應之複數之合法命令、以及當該命令屬於該第一操作狀態所對應之該等合法命令時，該快閃記憶裝置之一狀態機邏輯電路根據該暫存器陣列之該狀態轉換資訊來決定操作狀態之轉換，用以從該第一操作狀態轉換至一第二操作狀態，以回應於該命令；其中，當轉換至該第二操作狀態時，該控制器執行一中斷操作。
12. 如申請專利範圍第11項所述之資料儲存系統，其中，該狀態轉換資訊係儲存於於該快閃記憶裝置之一快閃 記憶體中，用以進行更新，且於電源開啟時，將更新後之該狀態轉換資訊從該快閃記憶體重新載入至該暫存器陣列中。
13. 如申請專利範圍第11項所述之資料儲存系統，其中，該狀態轉換資訊包括該第一操作狀態所對應之該等合法命令、及回應於每一合法命令之該第二操作狀態。
14. 如申請專利範圍第11項所述之資料儲存系統，其中，該暫存器陣列包括複數之暫存器元件，該快閃記憶裝置根據該第一操作狀態平行地讀取該等暫存器元件，用以判斷該命令是否屬於該第一操作狀態所對應之該等合法命令。
15. 如申請專利範圍第13項所述之資料儲存系統，其中，當轉換至該第二操作狀態時，該快閃記憶裝置回應一既定應答至該主機，該既定應答對應於該第一操作狀態及該命令。