CN101321030B - 写使能控制方法和装置 - Google Patents
写使能控制方法和装置 Download PDFInfo
- Publication number
- CN101321030B CN101321030B CN2008101339262A CN200810133926A CN101321030B CN 101321030 B CN101321030 B CN 101321030B CN 2008101339262 A CN2008101339262 A CN 2008101339262A CN 200810133926 A CN200810133926 A CN 200810133926A CN 101321030 B CN101321030 B CN 101321030B
- Authority
- CN
- China
- Prior art keywords
- chip
- write
- control
- writing
- allow
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Abstract
本发明公开了一种写使能控制方法和装置,其中,该方法包括:在芯片的写使能控制状态被设置为不允许写入并且芯片接收到读取芯片数据命令的情况下,对间接寄存器中的控制寄存器执行写入操作。通过上述技术方案,能够满足光传输设备单板在某些特定运行阶段中业务不中断的要求的同时防止读取芯片数据时发生错误。
Description
技术领域
本发明涉及通信领域,并且特别地,涉及一种写使能控制方法和装置。
背景技术
目前,在光传输设备的业务单板中,普遍运用芯片写使能控制方法,其目的是单板在某些特定的运行阶段,在满足传输网络业务不中断的要求(例如,用户从网管上对单板进行软复位操作)。目前相关技术中的实现方式是,在业务单板驱动中,对芯片的写入操作进行保护,当单板运行于需要保证业务不中断的阶段时,不允许写入芯片。
但是,目前在同步数字体系(Synchronous Digital Hierarchy,简称为SDH)设备单板的业务芯片中,大量使用了间接寄存器。在读取间接寄存器的数据时,需要首先把控制数据写入到控制寄存器,使要读取的告警、性能等数据转移到数据寄存器中,之后,再从数据寄存器中读取告警、性能等数据。
业务芯片使用间接寄存器的目的是为了节省存储空间,例如,多个通道的告警和性能值可以使用同一个间接寄存器,在读取的时,通过向控制寄存器中写入不同的控制数据,实现从数据寄存器中读取不同通道的数据。
显然,现有的业务芯片写使能控制方法,在用于具有间接寄存器的芯片时,会导致一个问题:在单板运行于某些需要保证业务不中断的特定阶段时,芯片都被控制为不能写入,但是在这些特定阶段中,可能发生读取芯片数据的操作,那么,在读取间接寄存器数据的时候,由于实际上没有写入芯片的控制寄存器,因此软件从数据寄存器中读到的数据是错误的。然而,目前尚未提出解决上述问题的技术方案。
发明内容
考虑到上述问题而做出本发明,为此,本发明的主要目的在于提供一种写使能控制方法和装置以解决相关技术中的在读取间接寄存器数据时,由于禁止写入而导致的数据读取错误问题。
根据本发明的一个方面,提供了一种写使能控制方法,用于对具有间接寄存器的业务芯片进行写使能控制。
根据本发明的写使能控制方法包括:在芯片的写使能控制状态被设置为不允许写入并且芯片接收到读取芯片数据命令的情况下,对间接寄存器中的控制寄存器执行写入操作。
此外,上述方法进一步包括:在芯片的写使能控制状态设置为不允许写入并且芯片接收到配置芯片命令的情况下,禁止对芯片执行写入操作。
此外,在芯片的写使能控制状态设置为不允许写入并且接收到读取芯片数据命令的情况下,对控制寄存器执行写入操作之前,进一步包括:判断芯片是否运行于不允许中断业务的阶段;在判断为是的情况下,将芯片的写使能控制状态设置为不允许写入;否则将芯片的写使能控制状态设置为允许写入。
其中,上述读取芯片数据命令用于指示从间接寄存器中的数据寄存器读取数据。
根据本法发明的另一方面,提供了一种写使能控制装置,用于对具有间接寄存器的业务芯片进行写使能控制。
根据本发明的写使能控制装置包括:写入模块,用于在芯片的写使能控制状态被设置为不允许写入并且芯片接收到读取芯片数据命令的情况下,对间接寄存器芯片中控制寄存器执行写入操作。
此外,上述写入模块进一步用于在芯片的写使能控制状态设置为不允许写入并且芯片接收到配置芯片命令的情况下,禁止对芯片执行写入操作。
此外,上述装置进一步包括:判断模块,用于在对控制寄存器执行写入操作之前判断芯片是否运行于不允许中断业务的阶段;设置模块,用于在判断模块判断为是的情况下,将芯片的写使能控制状态设置为不允许写入;否则将芯片的写使能控制状态设置为允许写入。
其中,上述读取芯片数据命令用于指示从间接寄存器中的数据寄存器读取数据。
借助于本法发明的技术方案,能够满足光传输设备单板在某些特定运行阶段中业务不中断的要求的同时防止读取芯片数据时发生错误。
本发明的其它特征和优点将在随后的说明书中阐述,并且,部分地从说明书中变得显而易见,或者通过实施本发明而了解。本发明的目的和其他优点可通过在所写的说明书、权利要求书、以及附图中所特别指出的结构来实现和获得。
附图说明
附图用来提供对本发明的进一步理解,并且构成说明书的一部分,与本发明的实施例一起用于解释本发明,并不构成对本发明的限制。在附图中:
图1是根据本发明方法实施例的写使能控制方法的流程图;
图2是根据本发明方法实施例的写使能控制方法的详细处理的流程图;
图3是根据本发明装置实施例的写使能控制装置的框图。
具体实施方式
以下结合附图对本发明的优选实施例进行说明,应当理解,此处所描述的优选实施例仅用于说明和解释本发明,并不用于限定本发明。
方法实施例
根据本发明的实施例,提供了一种写使能控制方法,用于对具有间接寄存器的业务芯片进行写使能控制,图1是根据本发明方法实施例的写使能控制方法的流程图,如图1所示,包括以下处理:
步骤S102,在芯片的写使能控制状态被设置为不允许写入并且芯片接收到读取芯片数据命令的情况下,对间接寄存器中的控制寄存器执行写入操作,其中,读取芯片数据命令用于指示从间接寄存器中的数据寄存器读取数据,由于对数据寄存器进行读取操作的同时伴随着对控制寄存器的写入,所以这样就能够对控制寄存器写入正确的数据以供读取;
步骤S104,在芯片的写使能控制状态设置为不允许写入并且芯片接收到配置芯片命令的情况下,禁止对芯片执行写入操作。
此外,在步骤S102或步骤S104之前,上述方法可进一步包括:(一)判断芯片是否运行于不允许中断业务的阶段;(二)在判断为是的情况下,将芯片的写使能控制状态设置为不允许写入;(三)否则将芯片的写使能控制状态设置为允许写入。
下面将结合附图,对上述技术方案进行详细说明。如图2所示,在实际应用中,根据本发明的方法可包括以下处理:
第一步,单板上电启动;
第二步,单板判断当前是否运行于不允许中断业务的阶段,在判断为是的情况下,将业务芯片的写使能控制标记bWrFlg置为FALSE,否则,将业务芯片的写使能控制标记bWrFlg置为TRUE;
第三步,接收处理命令,在处理命令是配置芯片的命令的情况下,判断业务芯片的写使能控制标记bWrFlg,在业务芯片的写使能控制标记bWrFlg为TRUE的情况下,标识允许写入,否则,不允许写入;处理命令是读取芯片数据命令的情况下,不判断业务芯片的写使能控制标记bWrFlg,直接写入芯片的控制寄存器后,从数据寄存器读取数据;在处理命令为其他命令的情况下,进行相应处理,并继续执行第二步。
下面将以光线路板驱动在软复位阶段中的写使能控制为例,对本发明进行举例说明。
首先,光线路板收到软复位命令,控制CPU复位并重新启动;
之后,在光线路板初始化阶段,根据硬件逻辑中的复位类型值,判断当前是否处于软复位过程,在判断为是的情况下,将芯片1、芯片2、芯片3、...芯片n的写使能控制标记bWrFlg1、bWrFlg2、bWrFlg3、...bWrFlgn分别置为FALSE,否则,将写使能控制标记bWrFlg1、bWrFlg2、bWrFlg3、...bWrFlgn分别置为TRUE;
然后,光线路板接收到主控板下发的配置及其他查询命令,在判断为配置芯片的命令的情况下,首先判断各个芯片的写使能标记bWrFlg1、bWrFlg2、bWrFlg3、...bWrFlgn,如果判断设置为TRUE,则进行写入,否则不写入;在判断为查询芯片数据的命令的情况下,不判断各个芯片的写使能标记,直接写入各个控制寄存器,从数据寄存器读取数据;在判断为其他命令的情况下,进行相应处理;
最后,判断光线路板的软复位过程是否结束,在判断为结束的情况下,将各个业务芯片的写使能控制标记bWrFlg1、bWrFlg2、bWrFlg3、...、bWrFlgn分别置为TRUE,并重新判断各个芯片的写使能标记。
装置实施例
根据本发明的实施例,提供了一种写使能控制装置,用于对具有间接寄存器的业务芯片进行写使能控制。图3是根据本发明装置实施例的写使能控制装置的框图,如图3所示,包括判断模块30、设置模块32、写入模块34,下面,对上述模块进行详细说明:
判断模块30,用于在对控制寄存器执行写入操作之前判断芯片是否运行于不允许中断业务的阶段;
设置模块32,连接至判断模块30,用于在判断模块判断为是的情况下,将芯片的写使能控制状态设置为不允许写入;否则将芯片的写使能控制状态设置为允许写入;
写入模块34,连接至设置模块32,用于在芯片的写使能控制状态被设置为不允许写入并且芯片接收到读取芯片数据命令的情况下,对间接寄存器芯片中控制寄存器执行写入操作,其中,读取芯片数据命令用于指示从间接寄存器中的数据寄存器读取数据。
此外,写入模块34进一步用于在芯片的写使能控制状态设置为不允许写入并且芯片接收到配置芯片命令的情况下,禁止对芯片执行写入操作。
综上所述,借助于本发明的技术方案,通过对具有间接寄存器的业务芯片的写使能控制,能够满足光传输设备单板在某些特定运行阶段中业务不中断的要求的同时,防止读取芯片数据时发生错误,既保证单板运行在某些特定阶段时不中断传输网络业务,同时保证对芯片中其他告警、性能等数据的正确查询。
以上所述仅为本发明的优选实施例而已,并不用于限制本发明,对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (8)
1.一种写使能控制方法,用于对具有间接寄存器的业务芯片进行写使能控制,其特征在于,所述方法包括:
在芯片的写使能控制状态被设置为不允许写入并且所述芯片接收到读取芯片数据命令的情况下,对所述间接寄存器中的控制寄存器执行写入操作。
2.根据权利要求1所述的方法,其特征在于,所述方法进一步包括:
在所述芯片的写使能控制状态设置为不允许写入并且所述芯片接收到配置芯片命令的情况下,禁止对所述芯片执行写入操作。
3.根据权利要求1所述的方法,其特征在于,在芯片的写使能控制状态设置为不允许写入并且接收到读取芯片数据命令之前,进一步包括:
判断所述芯片是否运行于不允许中断业务的阶段;
在判断为是的情况下,将所述芯片的写使能控制状态设置为不允许写入;否则将所述芯片的写使能控制状态设置为允许写入。
4.根据权利要求1至3中任一项所述的方法,其特征在于,所述读取芯片数据命令用于指示从所述间接寄存器中的数据寄存器读取数据。
5.一种写使能控制装置,用于对具有间接寄存器的业务芯片进行写使能控制,其特征在于,所述装置包括:
写入模块,用于在芯片的写使能控制状态被设置为不允许写入并且所述芯片接收到读取芯片数据命令的情况下,对所述间接寄存器芯片中控制寄存器执行写入操作。
6.根据权利要求5所述的装置,其特征在于,所述写入模块进一步用于在所述芯片的写使能控制状态设置为不允许写入并且所述芯片接收到配置芯片命令的情况下,禁止对所述芯片执行写入操作。
7.根据权利要求5所述的装置,其特征在于,所述装置进一步包括:
判断模块,用于在对所述控制寄存器执行写入操作之前判断所述芯片是否运行于不允许中断业务的阶段;
设置模块,用于在所述判断模块判断为是的情况下,将所述芯片的写使能控制状态设置为不允许写入;否则将所述芯片的写使能控制状态设置为允许写入。
8.根据权利要求5至7中任一项所述的装置,其特征在于,所述读取芯片数据命令用于指示从所述间接寄存器中的数据寄存器读取数据。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008101339262A CN101321030B (zh) | 2008-07-09 | 2008-07-09 | 写使能控制方法和装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008101339262A CN101321030B (zh) | 2008-07-09 | 2008-07-09 | 写使能控制方法和装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101321030A CN101321030A (zh) | 2008-12-10 |
CN101321030B true CN101321030B (zh) | 2012-04-04 |
Family
ID=40180896
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2008101339262A Expired - Fee Related CN101321030B (zh) | 2008-07-09 | 2008-07-09 | 写使能控制方法和装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101321030B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101619633B1 (ko) * | 2014-11-06 | 2016-05-11 | 현대오트론 주식회사 | 솔레노이드 밸브를 구동시키기 위한 파형 신호 출력 장치 및 방법 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101030192A (zh) * | 2006-03-02 | 2007-09-05 | 国际商业机器公司 | 管理处理器的寄存器的方法和系统 |
CN101145113A (zh) * | 2007-09-10 | 2008-03-19 | 中兴通讯股份有限公司 | 一种多线程访问间接寄存器的调度方法 |
-
2008
- 2008-07-09 CN CN2008101339262A patent/CN101321030B/zh not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101030192A (zh) * | 2006-03-02 | 2007-09-05 | 国际商业机器公司 | 管理处理器的寄存器的方法和系统 |
CN101145113A (zh) * | 2007-09-10 | 2008-03-19 | 中兴通讯股份有限公司 | 一种多线程访问间接寄存器的调度方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101321030A (zh) | 2008-12-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10019181B2 (en) | Method of managing input/output(I/O) queues by non-volatile memory express(NVME) controller | |
CN100568211C (zh) | 用可编程器件实现访问多个i2c从器件的方法及装置 | |
CN100568187C (zh) | 一种用于对调试消息进行掩码的方法和装置 | |
CN105721357A (zh) | 交换设备、外围部件互连高速系统及其初始化方法 | |
US10678437B2 (en) | Method and device for managing input/output (I/O) of storage device | |
US9298662B2 (en) | Providing expansion card settings | |
JP2006302287A (ja) | 冗長i/oインターフェース管理 | |
WO2016082522A1 (zh) | 管理路径确定方法及装置 | |
US20140149617A1 (en) | I2c bus structure and device availability query method | |
CN101719115B (zh) | 主控处理器和协处理器系统的通信方法、装置、系统 | |
CN111294413A (zh) | 一种互联网协议ip地址的确定方法、装置和可读介质 | |
US10635450B2 (en) | Electronic device performing booting operation based on boot-up instruction provided from endpoint device | |
CN110781130A (zh) | 一种片上系统 | |
CN101321030B (zh) | 写使能控制方法和装置 | |
US9619415B2 (en) | System and method for intelligent platform management interface keyboard controller style interface multiplexing | |
US20110231674A1 (en) | Independent drive power control | |
US20200242040A1 (en) | Apparatus and Method of Optimizing Memory Transactions to Persistent Memory Using an Architectural Data Mover | |
CN109885345A (zh) | 一种数据存储方法、sd存储卡及电子设备和存储介质 | |
CN101471792B (zh) | 模组化服务器及其处理器模组与mac地址的管理方法 | |
CN106940684B (zh) | 一种按比特写数据的方法及装置 | |
TWI394047B (zh) | 快閃記憶裝置、快閃記憶裝置操作方法、以及資料儲存系統 | |
CN110109849B (zh) | 一种基于pci总线的can设备驱动装置及方法 | |
US6401151B1 (en) | Method for configuring bus architecture through software control | |
US7376775B2 (en) | Apparatus, system, and method to enable transparent memory hot plug/remove | |
CN106227653B (zh) | 一种Linux内核调试系统及方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120404 Termination date: 20170709 |
|
CF01 | Termination of patent right due to non-payment of annual fee |