CN101719115B - 主控处理器和协处理器系统的通信方法、装置、系统 - Google Patents

Abstract

本发明提供一种主控处理器和协处理器系统的通信方法、装置和处理器系统，涉及芯片设计领域，为解决主控处理器和协处理器系统之间通信时连接结构比较复杂的技术问题而设计。所述主控处理器和协处理器系统的通信方法包括：向协处理器系统发送功能指令时，查找所述功能指令对应的功能编号；将所述功能编号写入所述协处理器系统中；将执行所述功能指令需要的数据写入所述协处理器系统中；向所述协处理器系统发送中断信号。本发明能够简化主控处理器和协处理器系统之间通信时的连接结构。

Description

主控处理器和协处理器系统的通信方法、装置、系统

技术领域

本发明涉及芯片设计领域，特别是指一种主控处理器和协处理器系统的通信方法、装置和处理器系统。 

背景技术

现在的电子产品行业中，要求新产品的开发周期越来越短。如果产品的方案设计厂商已有较为成熟和固定的硬件架构和软件架构，在推出新产品的时候，往往不会更换主控芯片，因为更换主控芯片意味着整个系统的硬件架构和软件架构要做很大的改动。实现新功能时，通常选择使用协处理器(co-processor)来补充。以移动电话为例，如图1所示，为现有技术中主控处理器与协处理器之间的连接框图。系统中的主控处理器(也叫基带处理器，Baseband CPU)与协处理器(coprocessor)之间通过数据线和中断线连接。其中，主控处理器是系统中的主要处理芯片，用于系统整个工作流程的控制。协处理器能协助主控处理器完成一定功能，具有一定的运算执行能力。例如数学协处理器可以控制数字处理，图形协处理器可以处理视频绘制。 

由于协作的需要，主控处理器和协处理器之间通过一定的方式进行数据传输，即主协处理器进行通信。整个系统通信相关的部分由主控处理器、协处理器和一个双口RAM芯片构成。该双口RAM存储量很小，仅供通信使用，主控处理器和协处理器都连接到这个双口RAM芯片上。该双口RAM具有两个读写访问的端口，能同时被主控处理器和协处理器访问，主控处理器和协处理器各自都有自己运行的内存，另外协处理器到主控处理器有一根中断线MISO(Master in slave out)，主控处理器到协处理器之间也有一根中断线MOSI(Master out slave in)。 

主控处理器和协处理器之间通信的时候，如果主控处理器需要协处理器完成某项功能，就先将相关的数据按照一定的格式写入到双口RAM，并在MOSI 中断线上给一个信号，协处理器端接收到相应的中断后，转到相关的处理程序去执行；如果执行完毕，将结果写入到双口RAM中；再从MISO中断线上给主控处理器一个中断；主控处理器知道该功能已经被完成，可以发送命令执行下一条功能。采用这种方式使主控处理器和协处理器之间通信时，主控处理器和协处理器之间必须同时连接双口RAM芯片，因此，连接结构比较复杂。 

发明内容

本发明要解决的技术问题是提供一种主控处理器和协处理器系统的通信方法、装置和处理器系统，使得主控处理器和协处理器之间进行通信的时候，连接结构比较简单。 

为解决上述技术问题，本发明的实施例提供技术方案如下： 

一方面，提供一种主控处理器和协处理器系统的通信方法，包括： 

向协处理器系统发送功能指令时，将主控处理器的时钟设置为与所述协处理器系统的频率相匹配； 

将所述主控处理器的中断触发方式设置为与所述协处理器系统的中断信号给出方式相匹配； 

查找所述功能指令对应的功能编号； 

将所述功能编号写入协处理器系统中； 

将执行所述功能指令需要的数据写入所述协处理器系统中； 

向所述协处理器系统发送执行所述功能指令的中断信号。 

所述向所述协处理器系统发送执行所述功能指令的中断信号的步骤具体为： 

通过中断线向所述协处理器系统发送执行所述功能指令的中断信号；或者 

通过配置所述协处理器系统的寄存器，向所述协处理器系统发送执行所述功能指令的中断信号。 

所述协处理器系统包括：协处理器以及与所述协处理器连接的内存； 

所述将所述功能编号写入所述协处理器系统中的步骤具体为： 

将所述功能编号写入所述协处理器的寄存器中或者写入所述内存中； 

所述将执行所述功能指令需要的数据写入所述协处理器系统中的步骤具体为： 

将执行所述功能指令需要的数据写入所述协处理器的寄存器中或者写入所述内存中； 

所述通信方法还包括：将所述数据的地址写入所述协处理器系统中，所述将所述数据的地址写入所述协处理器系统中的步骤具体为：将所述数据的地址写入协处理器的寄存器中或者写入所述内存中。 

另一方面，提供一种协处理器系统和主控处理器的通信方法，包括： 

接收主控处理器发送的功能指令时，接收所述主控处理器的执行所述功能指令的中断信号； 

在所述协处理器系统中获取所述功能指令对应的功能编号； 

在所述协处理器系统中获取执行所述功能指令需要的数据； 

根据所述数据，执行所述功能编号对应的功能指令。 

在所述协处理器系统中获取执行所述功能指令需要的数据的步骤之前，还包括： 

在所述协处理器系统中获取所述功能编号对应的数据地址； 

在所述协处理器系统中获取执行所述功能指令需要的数据的步骤具体为： 

根据所述数据地址，在所述协处理器系统中获取执行所述功能指令需要的数据。 

所述协处理器系统包括：协处理器以及与所述协处理器连接的内存； 

所述在所述协处理器系统中获取所述功能指令对应的功能编号的步骤具体为： 

在所述协处理器的寄存器中或者内存中获取所述功能指令对应的功能编号； 

所述在所述协处理器系统中获取所述功能编号对应的数据地址的步骤具体为： 

在所述协处理器的寄存器中或者内存中获取所述功能编号对应的数据地址； 

所述在所述协处理器系统中获取执行所述功能指令需要的数据的步骤具体为： 

在所述协处理器的寄存器中或者内存中获取执行所述功能指令需要的数据。 

另一方面，提供一种主控处理器，包括： 

时钟设置单元，用于向协处理器系统发送功能指令时，将所述主控处理器的时钟设置为与所述协处理器系统的频率相匹配； 

中断设置单元，用于将所述主控处理器的中断触发方式设置为与所述协处理器系统的中断信号给出方式相匹配； 

查找单元，用于查找所述功能指令对应的功能编号； 

第一写入单元，用于将所述功能编号写入所述协处理器系统中； 

第二写入单元，用于将执行所述功能指令需要的数据写入所述协处理器系统中； 

发送单元，用于向所述协处理器系统发送执行所述功能指令的中断信号； 

另一方面，提供一种协处理器系统，包括协处理器和与所述协处理器连接的内存，所述协处理器包括： 

接收单元，用于接收主控处理器发送的功能指令时，接收所述主控处理器的执行所述功能指令的中断信号；第一获取单元，在所述协处理器系统中获取所述功能指令对应的功能编号； 

第二获取单元，在所述协处理器系统中获取执行所述功能指令需要的数据； 

执行单元，用于根据所述数据，执行所述功能编号对应的功能指令。 

另一方面，提供一种协处理器系统和主控处理器的通信方法，包括： 

向主控处理器发送功能指令时，配置所述协处理器系统的中断信号给出方式； 

查找所述功能指令对应的功能编号； 

将所述功能编号写入所述协处理器系统中； 

将执行所述功能指令需要的数据写入所述协处理器系统中； 

通过中断线向所述主控处理器发送执行所述功能指令的中断信号。 

另一方面，提供一种主控处理器和协处理器系统的通信方法，包括： 

接收协处理器系统发送的功能指令时，通过中断线从所述协处理器系统接收执行所述功能指令的中断信号； 

在所述协处理器系统中获取所述功能指令对应的功能编号； 

在所述协处理器系统中获取执行所述功能指令需要的数据； 

根据所述数据，执行所述功能编号对应的功能指令。 

另一方面，提供一种协处理器系统，包括协处理器和与所述协处理器连接的内存，所述协处理器包括： 

配置单元，用于向主控处理器发送功能指令时，配置所述协处理器系统的中断信号给出方式； 

查找单元，用于查找所述功能指令对应的功能编号； 

第一写入单元，用于将所述功能编号写入所述协处理器系统中； 

第二写入单元，用于将执行所述功能指令需要的数据写入所述协处理器系统中； 

发送单元，用于通过中断线向所述主控处理器发送执行所述功能指令的中断信号。 

另一方面，提供一种主控处理器，包括： 

接收单元，用于接收协处理器系统发送的功能指令时，通过中断线从所述协处理器系统接收执行所述功能指令的中断信号； 

第一获取单元，用于在所述协处理器系统中获取所述功能指令对应的功能编号； 

第二获取单元，用于在所述协处理器系统中获取执行所述功能指令需要的数据； 

执行单元，用于根据所述数据，执行所述功能编号对应的功能指令。 

本发明的实施例具有以下有益效果： 

上述方案中，主控处理器与协处理器系统进行通信方法时，向协处理器系统发送功能指令时，查找所述功能指令对应的功能编号；将所述功能编号写入 所述协处理器系统中；将执行所述功能指令需要的数据写入所述协处理器系统中；向所述协处理器系统发送中断信号。主控处理器不需要与双口RAM连接，而通过在协处理器系统中写入功能指令对应的功能编号以及执行所述功能指令需要的数据，完成与协处理器系统的通信。协处理器系统与主控处理器进行通信方法时，接收主控处理器发送的功能指令时，接收所述主控处理器的中断信号；在所述协处理器系统中获取所述功能指令对应的功能编号；在所述协处理器系统中获取执行所述功能指令需要的数据；根据所述数据，执行所述功能编号对应的功能指令。协处理器系统不需要与双口RAM连接，而通过在协处理器系统中获取功能指令对应的功能编号以及执行所述功能指令需要的数据，完成与主控处理器的通信，因此，连接结构比较简单。 

附图说明

图1为现有技术中主控处理器和协处理器采用双口Ram进行通信的结构示意图； 

图2为本发明所述的主控处理器通信方法的一实施例的流程示意图； 

图3为本发明所述的主控处理器通信方法的另一实施例的流程示意图； 

图4本发明所述的协处理器系统通信方法的一实施例的流程示意图； 

图5为本发明所述的协处理器系统通信方法的另一实施例的流程示意图； 

图6为本发明所述的主控处理器的一实施例的结构示意图； 

图7为本发明所述的主控处理器的另一实施例的结构示意图； 

图8为本发明所述的协处理器系统的一实施例的结构示意图； 

图9为本发明所述的协处理器系统的另一实施例的结构示意图； 

图10为本发明所述的处理器系统的一实施例的结构示意图； 

图11为本发明所述的协处理器系统通信方法的一实施例的流程示意图； 

图12为本发明所述的协处理器系统通信方法的另一实施例的流程示意图； 

图13为本发明所述的主控处理器通信方法的一实施例的流程示意图； 

图14为本发明所述的协处理器系统的一实施例的结构示意图； 

图15为本发明所述的协处理器系统的另一实施例的结构示意图； 

图16所示为本发明所述的主控处理器的一实施例的结构示意图； 

图17为本发明所述的处理器系统的一实施例的结构示意图； 

图18为本发明所述的处理器系统的应用场景； 

图19为本发明所述的处理器系统的另一应用场景； 

图20为处理器系统初始化阶段的流程示意图； 

图21为主控处理器主动与协处理器通信的一应用场景； 

图22为协处理器主动与主控处理器通信的另一应用场景。 

具体实施方式

为使本发明的实施例要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。 

本发明的实施例针对现有技术中主控处理器和协处理器之间通信时连接结构比较复杂的问题，提供一种主控处理器和协处理器系统的通信方法、装置和处理器系统。 

如图2所示，为本发明所述的主控处理器通信方法的一实施例的流程示意图，用于主控处理器主动与协处理器系统进行通信的情况。所述方法包括： 

步骤21，向协处理器系统发送功能指令时，查找所述功能指令对应的功能编号； 

步骤22，将所述功能编号写入所述协处理器系统中； 

步骤23，将执行所述功能指令需要的数据写入所述协处理器系统中； 

步骤24，向所述协处理器系统发送执行所述功能指令的中断信号。 

上述方案中，主控处理器与协处理器系统进行通信方法时，主控处理器不需要与双口RAM连接，而通过在协处理器系统中写入功能指令对应的功能编号以及执行所述功能指令需要的数据，完成与协处理器系统的通信，因此，连接结构比较简单。 

如图3所示，为本发明所述的主控处理器通信方法的另一实施例的流程示意图。所述协处理器系统包括：协处理器以及与所述协处理器连接的内存；所述方法包括： 

步骤31，将所述主控处理器的时钟设置为与所述协处理器系统的频率相匹配。 

步骤32，将所述主控处理器的中断触发方式设置为与所述协处理器系统的中断信号给出方式相匹配。 

步骤33，向协处理器系统发送功能指令时，查找所述功能指令对应的功能编号。 

步骤34，将所述功能编号写入所述协处理器系统中；步骤34具体为：将所述功能编号写入所述协处理器的寄存器中或者写入内存中。 

步骤35，将执行所述功能指令需要的数据写入所述协处理器系统中；步骤35具体为：将执行所述功能指令需要的数据写入协处理器的寄存器中或者写入内存中。 

步骤36，将所述数据的地址写入所述协处理器系统中；步骤36具体为：将所述数据的地址写入协处理器的寄存器中或者写入内存中。 

步骤37，向所述协处理器系统发送执行所述功能指令的中断信号。步骤37具体为：通过中断线向所述协处理器系统发送执行所述功能指令的中断信号；或者通过配置所述协处理器系统的寄存器，向所述协处理器系统发送执行所述功能指令的中断信号。 

如图4所示，为本发明所述的协处理器系统通信方法的一实施例的流程示意图，用于协处理器系统被动与主控处理器通信的情况，所述方法包括： 

步骤41，接收主控处理器发送的功能指令时，接收所述主控处理器的执行所述功能指令的中断信号； 

步骤42，在所述协处理器系统中获取所述功能指令对应的功能编号； 

步骤43，在所述协处理器系统中获取执行所述功能指令需要的数据； 

步骤44，根据所述数据，执行所述功能编号对应的功能指令。 

上述方案中，协处理器系统与主控处理器进行通信方法时，协处理器系统不需要与双口RAM连接，而通过在协处理器系统中获取功能指令对应的功能编号以及执行所述功能指令需要的数据，完成与主控处理器的通信，因此，连 接结构比较简单。 

如图5所示，为本发明所述的协处理器系统通信方法的另一实施例的流程示意图。所述协处理器系统包括：协处理器以及与所述协处理器连接的内存。所述方法包括： 

步骤51，接收主控处理器发送的功能指令时，接收所述主控处理器的执行所述功能指令的中断信号。 

步骤52，在所述协处理器系统中获取所述功能指令对应的功能编号；步骤52具体为：在所述协处理器的寄存器中或者内存中获取所述功能指令对应的功能编号。 

步骤53，在所述协处理器系统中获取所述功能编号对应的数据地址；步骤53具体为：在所述协处理器的寄存器中或者内存中获取所述功能编号对应的数据地址。 

步骤54，根据所述数据地址，在所述协处理器系统中获取执行所述功能指令需要的数据；步骤54具体为：在所述协处理器的寄存器中或者内存中获取执行所述功能指令需要的数据。 

步骤55，根据所述数据，执行所述功能编号对应的功能指令。 

如图6所示，为本发明所述的主控处理器6的一实施例的结构示意图，包括： 

查找单元61，用于向协处理器系统发送功能指令时，查找所述功能指令对应的功能编号； 

第一写入单元62，用于将所述功能编号写入所述协处理器系统中； 

第二写入单元63，用于将执行所述功能指令需要的数据写入所述协处理器系统中； 

发送单元64，用于向所述协处理器系统发送执行所述功能指令的中断信号。 

上述方案中，主控处理器与协处理器系统进行通信方法时，主控处理器不需要与双口RAM连接，而通过在协处理器系统中写入功能指令对应的功能编号以及执行所述功能指令需要的数据，完成与协处理器系统的通信，因此，连接结构比较简单。 

如图7所示，为本发明所述的主控处理器6的另一实施例的结构示意图，还包括： 

第三写入单元65，用于将所述数据的地址写入所述协处理器系统中。 

时钟设置单元66，用于将所述主控处理器的时钟设置为与所述协处理器系统的频率目匹配； 

中断设置单元67，用于将所述主控处理器的中断触发方式设置为与所述协处理器系统的中断信号给出方式相匹配。 

如图8所示，为本发明所述的协处理器系统8的一实施例的结构示意图，协处理器系统8包括协处理器81和与所述协处理器连接的内存82，所述协处理器81包括： 

接收单元811，用于接收主控处理器发送的功能指令时，接收所述主控处理器的执行所述功能指令的中断信号； 

第一获取单元812，在所述协处理器系统中获取所述功能指令对应的功能编号； 

第二获取单元813，在所述协处理器系统中获取执行所述功能指令需要的数据； 

执行单元814，用于根据所述数据，执行所述功能编号对应的功能指令。 

上述方案中，协处理器系统与主控处理器进行通信方法时，协处理器系统不需要与双口RAM连接，而通过在协处理器系统中获取功能指令对应的功能编号以及执行所述功能指令需要的数据，完成与主控处理器的通信，因此，连接结构比较简单。 

如图9所示，为本发明所述的协处理器系统的另一实施例的结构示意图，协处理器81还包括：第三获取单元815，在所述协处理器系统中获取所述功能编号对应的数据地址； 

所述第二获取单元813具体为：根据所述数据地址，在所述协处理器系统中获取执行所述功能指令需要的数据。 

如图10所示，为本发明所述的处理器系统1的一实施例的结构示意图，包括：主控处理器6以及与所述主控处理器6连接的协处理器系统8， 

所述主控处理器6包括：查找单元61，用于向协处理器系统发送功能指令时，查找所述功能指令对应的功能编号；第一写入单元62，用于将所述功能编号写入所述协处理器系统中；第二写入单元63，用于将执行所述功能指令需要的数据写入所述协处理器系统中；发送单元64，向所述协处理器系统发送执行所述功能指令的中断信号； 

所述协处理器系统8包括协处理器81和与所述协处理器连接的内存82，所述协处理器81包括：接收单元811，用于接收主控处理器发送的功能指令时，接收所述主控处理器的执行所述功能指令的中断信号；第一获取单元812，在所述协处理器系统中获取所述功能指令对应的功能编号；第二获取单元813，在所述协处理器系统中获取执行所述功能指令需要的数据；执行单元814，用于根据所述数据，执行所述功能编号对应的功能指令。 

上述方案中，主控处理器与协处理器系统进行通信方法时，主控处理器不需要与双口RAM连接，而通过在协处理器系统中写入功能指令对应的功能编号以及执行所述功能指令需要的数据，完成与协处理器系统的通信。协处理器系统与主控处理器进行通信方法时协处理器系统不需要与双口RAM连接，而通过在协处理器系统中获取功能指令对应的功能编号以及执行所述功能指令需要的数据，完成与主控处理器的通信，因此，连接结构比较简单。 

如图11所示，为本发明所述的协处理器系统通信方法的一实施例的流程示意图，用于协处理器主动与主控处理器通信的情况，所述方法包括： 

步骤111，向主控处理器发送功能指令时，查找所述功能指令对应的功能编号； 

步骤112，将所述功能编号写入所述协处理器系统中； 

步骤113，将执行所述功能指令需要的数据写入所述协处理器系统中； 

步骤114，通过中断线向所述主控处理器发送执行所述功能指令的中断信号。 

上述方案中，协处理器系统与主控处理器进行通信方法时，协处理器系统不需要与双口RAM连接，而通过在协处理器系统中写入功能指令对应的功能 编号以及执行所述功能指令需要的数据，完成与主控处理器的通信，因此，连接结构比较简单。 

如图12所示，为本发明所述的协处理器系统通信方法的另一实施例的流程示意图，包括： 

步骤121，配置所述协处理器系统的中断信号给出方式。 

步骤122，向主控处理器发送功能指令时，查找所述功能指令对应的功能编号； 

步骤123，将所述功能编号写入所述协处理器系统中； 

步骤124，将执行所述功能指令需要的数据写入所述协处理器系统中； 

步骤125，通过中断线向所述主控处理器发送执行所述功能指令的中断信号。 

如图13所示，为本发明所述的主控处理器和协处理器系统的通信方法的一实施例的流程示意图，用于主控处理器被动与协处理器通信的情况，所述方法包括： 

步骤131，接收协处理器发送的功能指令时，通过中断线从所述协处理器接收执行所述功能指令的中断信号； 

步骤132，在所述协处理器系统中获取所述功能指令对应的功能编号； 

步骤133，在所述协处理器系统中获取执行所述功能指令需要的数据； 

步骤134，根据所述数据，执行所述功能编号对应的功能指令。 

上述方案中，主控处理器与协处理器系统进行通信方法时，主控处理器不需要与双口RAM连接，而通过在协处理器系统中获取功能指令对应的功能编号以及执行所述功能指令需要的数据，完成与协处理器系统的通信，因此，连接结构比较简单。 

如图14所示，为本发明所述的协处理器系统14的一实施例的结构示意图，协处理器系统14包括协处理器141和与所述协处理器连接的内存142，所述协处理器141包括： 

查找单元1411，用于向主控处理器发送功能指令时，查找所述功能指令对应的功能编号； 

第一写入单元1412，用于将所述功能编号写入所述协处理器系统中； 

第二写入单元1413，用于将执行所述功能指令需要的数据写入所述协处理器系统中； 

发送单元1414，用于通过中断线向所述主控处理器发送执行所述功能指令的中断信号。 

上述方案中，协处理器系统与主控处理器进行通信方法时，协处理器系统不需要与双口RAM连接，而通过在协处理器系统中写入功能指令对应的功能编号以及执行所述功能指令需要的数据，完成与主控处理器的通信，因此，连接结构比较简单。 

如图15所示，为本发明所述的协处理器系统14的另一实施例的结构示意图，协处理器141还包括：配置单元1415，用于配置所述协处理器系统的中断信号给出方式。 

如图16所示，为本发明所述的一种主控处理器16的一实施例的结构示意图，包括： 

接收单元161，用于接收协处理器系统发送的功能指令时，通过中断线从所述协处理器系统接收执行所述功能指令的中断信号； 

第一获取单元162，用于在所述协处理器系统中获取所述功能指令对应的功能编号； 

第二获取单元163，用于在所述协处理器系统中获取执行所述功能指令需要的数据； 

执行单元164，用于根据所述数据，执行所述功能编号对应的功能指令。 

上述方案中，主控处理器与协处理器系统进行通信方法时，主控处理器不需要与双口RAM连接，而通过在协处理器系统中获取功能指令对应的功能编号以及执行所述功能指令需要的数据，完成与协处理器系统的通信，因此，连接结构比较简单。 

如图17所示，为本发明所述的处理器系统10的一实施例的结构示意图，包括：主控处理器16以及与所述主控处理器连接的协处理器系统14， 

所述协处理器14包括协处理器141和与所述协处理器连接的内存142， 所述协处理器141包括：查找单元1411，用于向主控处理器发送功能指令时，查找所述功能指令对应的功能编号；第一写入单元1412，用于将所述功能编号写入所述协处理器系统中；第二写入单元1413，用于将执行所述功能指令需要的数据写入所述协处理器系统中；发送单元1414，用于通过中断线向所述主控处理器发送执行所述功能指令的中断信号； 

所述主控处理器16包括：接收单元161，用于接收协处理器系统发送的功能指令时，通过中断线从所述协处理器系统接收执行所述功能指令的中断信号；第一获取单元162，用于在所述协处理器系统中获取所述功能指令对应的功能编号；第二获取单元163，用于在所述协处理器系统中获取执行所述功能指令需要的数据；执行单元164，用于根据所述数据，执行所述功能编号对应的功能指令。 

上述方案中，上述方案中，协处理器系统与主控处理器进行通信方法时，协处理器系统不需要与双口RAM连接，而通过在协处理器系统中写入功能指令对应的功能编号以及执行所述功能指令需要的数据，完成与主控处理器的通信。主控处理器与协处理器系统进行通信方法时，主控处理器不需要与双口RAM连接，而通过在协处理器系统中获取功能指令对应的功能编号以及执行所述功能指令需要的数据，完成与协处理器系统的通信，因此，连接结构比较简单。 

以下描述本发明所述的主控处理器和协处理器系统之间进行通信的应用场景。如图18所示，处理器系统由主控处理器、协处理器、主控处理器内存、协处理器内存组成。主控处理器与协处理器之间由两组线连接，一组线是数据线，另一组线只有一条，是MISO中断信号线。 

如图19所示，为处理器系统的另一实施例。与图18不同的是，主控处理器与协处理器之间的中断线有两条，一条是MISO中断信号线，另外一条是MOSI中断信号线。 

如图20所示，为处理器系统初始化阶段的流程示意图，包括： 

步骤201，关闭主控处理器MISO的中断。 

步骤202，配置主控处理器的时钟，将其和协处理器的系统频率匹配。 

步骤203，配置数据线的访问寄存器；该步骤中，在协处理器中保留了几个寄存器供通信时使用。 

步骤204，通过通信单元配置协处理器的中断信号给出方式；该步骤中，协处理器内部添加一个通信模块，这个通信模块的功能是给主控处理器提供一个访问协处理器寄存器和协处理器内存的通道，也就是说主控处理器通过协处理器内部的通信模块就可以访问协处理器的内存和寄存器。 

步骤205，配置主控处理器的MISO中断触发方式，与协处理器的中断信号给出方式相匹配。 

步骤206，打开主控处理器MISO中断。 

如图21所示，主控处理器主动与协处理器通信的流程示意图，包括： 

步骤211，主控处理器按照要实现的功能编号配置寄存器，配置相关数据的地址。 

步骤212，主控处理器将执行该功能需要的数据写入到协处理器内存中某段保留的空间内。 

步骤213，主控处理器写入协处理器中寄存器的通信相关的比特位。 

步骤214，协处理器端接收到中断。 

步骤215，从寄存器中获取编号，知道需要执行什么功能，从自己的内存中获取执行该功能需要的数据。 

步骤216，协处理器执行该功能。 

如图22所示，协处理器主动与主控处理器通信的流程示意图，包括： 

步骤221，协处理器根据通信所需的数据，配置寄存器，往内存中写入数据。 

步骤222，协处理器通过MISO中断线向主控处理器传送中断信号。 

步骤223，主控处理器收到中断，读取寄存器和内存，得到协处理器发送的功能编号和数据地址。 

步骤224，主控处理器执行相关操作。 

本发明相比传统的利用双口ram通信的方式，节省了双口ram这样的一个部件，也节省了主控处理器的一个中断管脚，并且通过协处理器中的几个辅助 寄存器，使得本发明实现的通信更加灵活可靠。 

本领域普通技术人员可以理解实现上述实施例方法中的全部或部分步骤是可以通过程序来指令相关的硬件来完成，所述的程序可以存储于一移动终端的可读取存储介质中，该程序在执行时，包括如上述方法实施例的步骤，所述的存储介质等。 

以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。 

Claims (12)

1.一种主控处理器和协处理器系统的通信方法，其特征在于，包括：

向协处理器系统发送功能指令时，将主控处理器的时钟设置为与所述协处理器系统的频率相匹配；

将所述主控处理器的中断触发方式设置为与所述协处理器系统的中断信号给出方式相匹配；

查找所述功能指令对应的功能编号；

将所述功能编号写入协处理器系统中；

将执行所述功能指令需要的数据写入所述协处理器系统中；

向所述协处理器系统发送执行所述功能指令的中断信号。

2.根据权利要求1所述的主控处理器和协处理器系统的通信方法，其特征在于，所述向所述协处理器系统发送执行所述功能指令的中断信号的步骤具体为：

通过中断线向所述协处理器系统发送执行所述功能指令的中断信号；或者

通过配置所述协处理器系统的寄存器，向所述协处理器系统发送执行所述功能指令的中断信号。

3.根据权利要求1所述的主控处理器和协处理器系统的通信方法，其特征在于，

所述协处理器系统包括：协处理器以及与所述协处理器连接的内存；

所述将所述功能编号写入所述协处理器系统中的步骤具体为：

将所述功能编号写入所述协处理器的寄存器中或者写入所述内存中；

所述将执行所述功能指令需要的数据写入所述协处理器系统中的步骤具体为：

将执行所述功能指令需要的数据写入所述协处理器的寄存器中或者写入所述内存中；

所述通信方法还包括：将所述数据的地址写入所述协处理器系统中，所述将所述数据的地址写入所述协处理器系统中的步骤具体为：

将所述数据的地址写入协处理器的寄存器中或者写入所述内存中。

4.一种协处理器系统和主控处理器的通信方法，其特征在于，包括：

接收主控处理器发送的功能指令时，接收所述主控处理器的执行所述功能指令的中断信号；

在所述协处理器系统中获取所述功能指令对应的功能编号；

在所述协处理器系统中获取执行所述功能指令需要的数据；

根据所述数据，执行所述功能编号对应的功能指令。

5.根据权利要求4所述的协处理器系统和主控处理器的通信方法，其特征在于，在所述协处理器系统中获取执行所述功能指令需要的数据的步骤之前，还包括：

在所述协处理器系统中获取所述功能编号对应的数据地址；

在所述协处理器系统中获取执行所述功能指令需要的数据的步骤具体为：

根据所述数据地址，在所述协处理器系统中获取执行所述功能指令需要的数据。

6.根据权利要求5所述的协处理器系统和主控处理器的通信方法，其特征在于，

所述协处理器系统包括：协处理器以及与所述协处理器连接的内存；

所述在所述协处理器系统中获取所述功能指令对应的功能编号的步骤具体为：

在所述协处理器的寄存器中或者内存中获取所述功能指令对应的功能编号；

所述在所述协处理器系统中获取所述功能编号对应的数据地址的步骤具体为：

在所述协处理器的寄存器中或者内存中获取所述功能编号对应的数据地址；

所述在所述协处理器系统中获取执行所述功能指令需要的数据的步骤具体为：

在所述协处理器的寄存器中或者内存中获取执行所述功能指令需要的数据。

7.一种主控处理器，其特征在于，包括：

时钟设置单元，用于向协处理器系统发送功能指令时，将所述主控处理器的时钟设置为与所述协处理器系统的频率相匹配；

中断设置单元，用于将所述主控处理器的中断触发方式设置为与所述协处理器系统的中断信号给出方式相匹配；

查找单元，用于查找所述功能指令对应的功能编号；

第一写入单元，用于将所述功能编号写入所述协处理器系统中；

第二写入单元，用于将执行所述功能指令需要的数据写入所述协处理器系统中；

发送单元，用于向所述协处理器系统发送执行所述功能指令的中断信号；

8.一种协处理器系统，包括协处理器和与所述协处理器连接的内存，其特征在于，所述协处理器包括：

接收单元，用于接收主控处理器发送的功能指令时，接收所述主控处理器的执行所述功能指令的中断信号；第一获取单元，在所述协处理器系统中获取所述功能指令对应的功能编号；

第二获取单元，在所述协处理器系统中获取执行所述功能指令需要的数据；

执行单元，用于根据所述数据，执行所述功能编号对应的功能指令。

9.一种协处理器系统和主控处理器的通信方法，其特征在于，包括：

向主控处理器发送功能指令时，配置所述协处理器系统的中断信号给出方式；

查找所述功能指令对应的功能编号；

将所述功能编号写入所述协处理器系统中；

将执行所述功能指令需要的数据写入所述协处理器系统中；

通过中断线向所述主控处理器发送执行所述功能指令的中断信号。

10.一种主控处理器和协处理器系统的通信方法，其特征在于，包括：

接收协处理器系统发送的功能指令时，通过中断线从所述协处理器系统接收执行所述功能指令的中断信号；

在所述协处理器系统中获取所述功能指令对应的功能编号；

在所述协处理器系统中获取执行所述功能指令需要的数据；

根据所述数据，执行所述功能编号对应的功能指令。

11.一种协处理器系统，包括协处理器和与所述协处理器连接的内存，其特征在于，所述协处理器包括：

配置单元，用于向主控处理器发送功能指令时，配置所述协处理器系统的中断信号给出方式；

查找单元，用于查找所述功能指令对应的功能编号；

第一写入单元，用于将所述功能编号写入所述协处理器系统中；

第二写入单元，用于将执行所述功能指令需要的数据写入所述协处理器系统中；

发送单元，用于通过中断线向所述主控处理器发送执行所述功能指令的中断信号。

12.一种主控处理器，其特征在于，包括：

接收单元，用于接收协处理器系统发送的功能指令时，通过中断线从所述协处理器系统接收执行所述功能指令的中断信号；

第一获取单元，用于在所述协处理器系统中获取所述功能指令对应的功能编号；

第二获取单元，用于在所述协处理器系统中获取执行所述功能指令需要的数据；

执行单元，用于根据所述数据，执行所述功能编号对应的功能指令。

Images