CN115190012A - 用于互连协议的信息配置的方法、控制器以及存储设备 - Google Patents

Abstract

用于互连协议的功耗模式改变的信息配置的方法、控制器以及存储设备。所述方法用于能够依据互连协议链接第二设备的第一设备中，所述方法包括：在第一设备的用于实现所述互连协议的协议层的硬件协议引擎进行功耗模式改变时：由硬件协议引擎产生配置指示信号，以触发第一设备的固件，以对互连协议的物理层进行信息配置，其中配置指示信号相对于互连协议为非标准的，且所述固件在硬件协议引擎之外；回应于配置指示信号，通过所述固件对所述物理层进行信息配置；以及在完成对物理层的信息配置后，通过所述固件向硬件协议引擎通知信息配置的完成。

Description

用于互连协议的信息配置的方法、控制器以及存储设备

技术领域

本发明涉及一种电子设备，特别涉及用于功耗模式改变的信息配置的方法、控制器以及存储设备。

背景技术

现今移动设备(如智能手机、平板电脑、多媒体设备、穿戴式设备之类的运算设备)中产生和处理的数据量不断增加，移动设备内部的芯片对芯片的或受移动设备影响的互连接口技术需要进一步的演进，从而达至能够满足更高的传输速度、低功耗操作、具可扩充性、支援多工处理、易于采用等目标。

为此，移动产业处理器接口(Mobile Industry Processor Interface,MIPI)联盟开发出能够符合上述目标的互连接口技术，例如关于物理层的MIPI M-PHY规范以及关于统一协议(Unified Protocol,UniPro)的MIPI UniPro规范。另一方面，联合电子设备工程委员会(Joint Electron Device Engineering Council,JEDEC)利用MIPI M-PHY规范及通用传协议MIPI UniPro规范推出下一代高性能非易失性存储器标准，称为通用闪存存储(Universal Flash Storage,UFS)，其可实现每秒十亿位等级的高速传输及低功耗操作，并具有高阶移动系统所需的功能和可扩展性，从而有助于为业界快速的采用。

技术人员在依据这些互连接口技术来开发的产品为相关芯片、电子模块或电子设备时，要确保产品的功能及操作能够符合规范。举例而言，依据UFS标准而实现的系统如包含了运算设备及非易失性存储器的存储设备，运算设备及存储设备分别担任本地的(local)主机与遥距的(remote)设备的角色。主机与设备建立起双向的链路(link)。依据UniPro规范，主机与设备必需支援多种功耗模式，当需要改变功耗模式时，建立链路的物理层的通道(Lane)及速率的配置(configuration)也须跟着改变，从而实现目标功耗模式。

在UniPro规范中定义了功耗模式改变的流程，其中需要设定标准的管理信息库，尤其是物理层的管理信息库，以对物理层进行配置。由于UniPro规范基本上由硬件电路来实现，且UniPro规范只设定标准的管理信息库，如果在实现UniPro规范的时候，因为不同产品的需要而要设定物理层的非标准以外的特定属性参数时，就需要改变此硬件电路的设计，从而造成研发、验证、维护上的困难。

发明内容

实施方式提供了一种用于互连协议的信息配置的技术，其中在互连协议的功耗模式改变的过程中，借由实现所述互连协议的协议层的硬件协议引擎与固件通信，以达成信息配置。所述硬件协议引擎与所述固件的通信是通过非标准的方式进行，且所述固件在所述硬件协议引擎之外。

以下依据所述信息配置的技术提出各种实施方式，如用于互连协议的功耗模式改变的信息配置的方法、控制器以及存储设备。

实施方式提供一种用于互连协议的功耗模式改变的信息配置的方法，适用于能够依据互连协议链接第二设备的第一设备，所述方法包括：在所述第一设备的用于实现所述互连协议的协议层的硬件协议引擎依据所述互连协议的所述协议层进行功耗模式改变时：由所述硬件协议引擎产生配置指示信号，以触发所述第一设备的固件，以对所述互连协议的物理层进行信息配置，其中所述配置指示信号相对于所述互连协议为非标准的，且所述固件在所述硬件协议引擎之外；回应于所述配置指示信号，通过所述固件对所述物理层进行信息配置；以及在完成对所述物理层的信息配置后，通过所述固件向所述硬件协议引擎通知所述信息配置的完成。

于所述方法的一些实施例中，对所述物理层的信息配置是由所述固件依据用于所述物理层的功耗模式改变的至少一个厂商专用的管理信息库(management informationbase,MIB)来进行。

于所述方法的一些实施例中，所述方法还包括：回应于所述信息配置完成的通知，由所述硬件协议引擎依据用于所述物理层的功耗模式改变的至少一个标准管理信息库对所述物理层进行信息配置。

于所述方法的一些实施例中，对所述物理层的信息配置是由所述固件依据包括以下的数据来进行：至少一个厂商专用的管理信息库，用于所述物理层的功耗模式改变；以及至少一个标准管理信息库，用于所述物理层的功耗模式改变。

于所述方法的一些实施例中，通过所述固件向所述硬件协议引擎通知所述信息配置的完成，包括：触发符合所述协议层的请求，以设置额外的厂商专用的管理信息库，从而用作向所述硬件协议引擎通知所述信息配置的完成。

于所述方法的一些实施例中，由所述固件触发的所述请求是符合所述协议层的设备管理实体(Device management entity,DME)请求，并且所述额外的厂商专用的管理信息库是针对所述协议层而设定的。

于所述方法的一些实施例中，所述互连协议是通用闪存存储(Universal FlashStorage,UFS)标准，并且所述协议层和所述物理层是所述UFS标准的统一协议(UnifiedProtocol,UniPro)层和物理(M-PHY)层。

实施方式提供一种控制器，适用于能够依据互连协议链接第二设备的第一设备，所述控制器包括：硬件协议引擎以及处理单元。硬件协议引擎，用于实现所述互连协议的协议层。处理单元，其与所述硬件协议引擎耦接。其中所述硬件协议引擎依据所述协议层进行功耗模式改变时，所述硬件协议引擎，用以产生配置指示信号，以触发所述处理单元执行的固件，以对所述互连协议的物理层进行信息配置，其中所述配置指示信号相对于所述互连协议为非标准的，且所述固件在所述硬件协议引擎之外；以及所述固件用以回应于所述配置指示信号对所述物理层进行信息配置，并在所述信息配置完成时向所述硬件协议引擎通知所述信息配置的完成。

实施方式提供一种存储设备，能够依据互连协议链接主机，所述存储设备包括：接口电路以及设备控制器。接口电路，用于实现所述互连协议的物理层以链接所述主机。设备控制器，耦接到所述接口电路和存储模块。其中所述设备控制器包括：硬件协议引擎以及处理单元。硬件协议引擎，用于实现所述互连协议的协议层。处理单元，其与所述硬件协议引擎耦接。其中所述硬件协议引擎依据所述协议层进行功耗模式改变时，所述硬件协议引擎，用以产生配置指示信号，以触发所述处理单元执行的固件，以对所述互连协议的所述物理层进行信息配置，其中所述配置指示信号相对于所述互连协议为非标准的，且所述固件在所述硬件协议引擎之外；以及所述固件用以回应于所述配置指示信号对所述物理层进行信息配置，并在所述信息配置完成时向所述硬件协议引擎通知所述信息配置的完成。

于一些实施例中，对所述物理层的信息配置是由所述固件依据用于所述物理层的功耗模式改变的至少一个厂商专用的管理信息库来进行。

于一些实施例中，所述硬件协议引擎，用以在被告知所述信息配置的完成之后，依据用于所述功耗模式改变的至少一个标准管理信息库来对所述物理层进行信息配置。

于一些实施例中，所述固件用以依据包括以下的数据对所述物理层进行信息配置：至少一个厂商专用的管理信息库，用于物理层的功耗模式改变；以及至少一个标准管理信息库，用于与协议层兼容的物理层的功耗模式改变。

于一些实施例中，所述固件用以通过触发符合所述协议层的请求，以设置额外的厂商专用的管理信息库，从而用作向所述硬件协议引擎通知所述信息配置的完成。

于一些实施例中，由所述固件触发的所述请求是符合所述协议层的设备管理实体(DME)请求，并且所述额外的厂商专用的管理信息库是针对所述协议层而设定的。

于一些实施例中，所述互连协议是通用闪存存储(Universal Flash Storage,UFS)标准，并且所述协议层和所述物理层是所述UFS标准的统一协议(Unified Protocol,UniPro)层和M-PHY层。

如上所述，实施方式提供了一种用于互连协议的信息配置的技术的多种实施例，其中在互连协议的功耗模式改变的过程中，借由实现所述互连协议的协议层的硬件协议引擎与固件通信，以达成信息配置。所述硬件协议引擎与所述固件的通信是通过非标准的方式进行，且所述固件在所述硬件协议引擎之外。借此技术可提供一种足够弹性的电路架构，这种电路架构能够有效率地被配置来满足不同产品的厂商特定的信息配置的需求，以适应各种厂商的设计而有助于产品开发。

附图说明

图1为依据本发明的一种实施方式的存储系统的示意框图；

图2A为用于互连协议的功耗模式改变的信息配置的方法的一种实施方式的流程图；

图2B为图2A的方法的一种实施例的流程图；

图3为图1的存储系统依据UFS标准的分层架构的示意图；

图4A为在进行功耗模式改变的过程中依据图2A或图2B的信息配置的方法来进行信息配置的一种实施例的示意图；

图4B为在进行功耗模式改变的过程中依据图2A或图2B的信息配置的方法来进行信息配置的一种实施例的示意图；以及

图5为实现上述信息配置的方法的电路架构的一种实施方式的示意图。

附图标记

1 存储系统

10 主机

11 主机接口

12 主机控制器

13 硬件协议引擎

14 处理单元

16 应用处理器

20 存储设备

21 设备接口

22 设备控制器

23 硬件协议引擎

24 处理单元

26 存储模块

110 MIPI物理(M-PHY)层

111 发送器

112 接收器

130 MIPI统一协议(UniPro)层

131 PHY配接器层

132 数据链路层

133 网络层

134 传输层

135 设备管理实体(DME)

210 MIPI物理(M-PHY)层

211 发送器

212 接收器

230 MIPI统一协议(UniPro)层

231 PHY配接器层

232 数据链路层

233 网络层

234 传输层

235 设备管理实体(DME)

310 接口电路

320 硬件协议引擎

321 功耗模式改变流程控制模块

325 选择模块

330 处理单元

S10～S40 步骤

A100～A142、A200～A232 箭号

B100～B140、B200～B240 图形

BS1～BS3、BS21、BS22 总线

CLK 时脉线

Din、Dout 数据线

RST 重置线

SC 路径

SL1 数据通道

SL2 数据通道

L1、L2 路径

具体实施方式

为充分了解本发明的目的、特征及功效，兹借由下述具体的实施例，并配合所附的图式，对本发明做详细说明，说明如后。

以下实施方式提供了一种用于互连协议的信息配置的技术的多种实施例，其中在互连协议的功耗模式改变的过程中，借由实现所述互连协议的一种协议层的硬件协议引擎与固件通信，以达成信息配置。所述硬件协议引擎与所述固件的通信是通过非标准的方式进行，且所述固件在所述硬件协议引擎之外。

为便于理解及说明，首先依据所述技术提供一种电路架构的实施方式，这种电路架构具足够弹性及能够有效率地被配置来满足不同产品的厂商特定的信息配置的需求，以适应各种厂商的设计而有助于产品开发。如图1所示，这种电路架构应用于存储系统1时，存储系统1的主机10的控制器(如主机控制器12)或存储系统1的存储设备20的控制器(如设备控制器22)可分别实现为包括硬件协议引擎及处理单元的电路架构，从而实现用于互连协议的信息配置的技术。又依据用于互连协议的信息配置的技术的方法将揭示于图2A或图2B。

请参考图1，其为依据本发明的一种实施方式的存储系统的示意框图。如图1所示，存储系统1包括主机10及存储设备20。主机10及存储设备20之间通过一种互连协议来通信，从而让主机10对存储设备20进行数据的存取。所述互连协议例如是通用闪存存储(Universal Flash Storage,UFS)标准。主机10例如是智能手机、平板电脑、多媒体设备之类的运算设备。存储设备20例如是所述运算设备内部或外部的存储设备，例如是基于非易失性存储器的存储设备。存储设备20可以在主机10的控制下写入数据或向主机10提供被写入数据。存储设备20可以被实现为固态存储设备(SSD)，多媒体卡(MMC)，嵌入式MMC(eMMC)、安全数字(SD)卡或通用闪存存储(UFS)设备，然而本揭露内容的实现并不受限于上述示例。

主机10包括主机接口11、主机控制器12及应用处理器16。

主机接口11用于实现所述互连协议的物理层以链接所述存储设备20。例如，主机接口11用以实现UFS标准的物理(M-PHY)层。

主机控制器12耦接于主机接口11与应用处理器16之间。当应用处理器16需要对存储设备20进行数据的存取时，发出代表对应的存取动作指令至主机控制器12，通过所述互连协议与存储设备20沟通，从而达成对存储设备20进行数据的存取。

主机控制器12包括硬件协议引擎13及处理单元14。

硬件协议引擎13用于实现所述互连协议的协议层。就以所述互连协议为UFS标准为例，所述协议层为统一协议(Unified Protocol,UniPro)层。硬件协议引擎13依据所述协议层的规范来与主机接口11及处理单元14进行沟通及信息的转换。

处理单元14，其与所述硬件协议引擎13耦接，用以与应用处理器16进行通信。处理单元14可执行一个或多个固件。例如应用处理器16所执行的操作系统、驱动程序或应用程序所发出的存取动作指令通过处理单元14所执行的固件转换为符合所述互连协议的协议层的指令格式，并继而发送至硬件协议引擎13以依据所述协议层的规范来进行处理。固件例如可存储于处理单元14的内部存储器，或存储于主机控制器12的内部存储器，其中内部存储器可包括易失性存储器及非易失性存储器。

存储设备20包括设备接口21、设备控制器22及存储模块26。

设备接口21用于实现所述互连协议的物理层以链接所述主机10。例如，主机接口21用以实现UFS标准的物理(M-PHY)层。

设备控制器22耦接于设备接口21与存储模块26之间。设备控制器22可以控制存储模块26的写入操作、读取操作或抹除操作。设备控制器22可以通过地址总线或数据总线与存储模块26交换数据。存储模块26例如包含一个或多个非易失性存储器的存储器芯片。

设备控制器22包括硬件协议引擎23及处理单元24。

硬件协议引擎23用于实现所述互连协议的协议层。就以所述互连协议为UFS标准为例，所述协议层为UniPro层。硬件协议引擎13依据所述协议层的规范来与设备接口21及处理单元24进行沟通及信息的转换。

处理单元24，其与所述硬件协议引擎23耦接，用以通过设备接口21而与主机10进行通信。处理单元24可执行一个或多个固件。例如处理单元24执行一个或多个固件来控制或指示存储模块26的写入操作、读取操作或抹除操作，对来自硬件协议引擎23的讯息作处理或将讯息发送至硬件协议引擎23。固件例如可存储于处理单元24的内部存储器、设备控制器22的内部存储器，或存储模块26的特定存储区域，其中内部存储器可包括易失性存储器及非易失性存储器。

如图1所示，主机接口11能够通过用于发送/接收数据的数据线Din和Dout、用于发送硬件重置信号的重置线RST、用于发送数据的时脉线CLK而与设备接口21耦接。数据线Din和Dout可以被实现为多对，其中一对的数据线Din和Dout可称为一个通道(lane)。主机接口11可以使用至少一种接口协议与设备接口21行通信，接口协议诸如移动工业处理器接口(MIPI)、通用闪存存储(UFS)、小型计算机系统接口(SCSI)或串行连接的SCSI(SAS)，然而本揭露内容的实现并不受限于上述示例。

基于图1所示的控制器(如主机控制器12或设备控制器22)可分别实现为包括硬件协议引擎及处理单元的电路架构，以下举例说明实现用于互连协议的信息配置的方法。请参考图2A，其为用于互连协议的功耗模式改变的信息配置的方法的一种实施方式的流程图。所述方法可用于能够依据互连协议链接第二设备(如主机10)的第一设备(如存储设备20)中。为便于说明，以下就以第一设备为存储设备20，第二设备为主机10来举例说明。如图2A所示，所述方法包括步骤S10～S30。这些步骤在所述第一设备(如存储设备20)的用于实现所述互连协议的协议层的硬件协议引擎(如硬件协议引擎23)依据所述互连协议的所述协议层进行功耗模式改变时执行。

如步骤S10所示，由所述硬件协议引擎(如硬件协议引擎23)产生配置指示信号，以触发所述第一设备(如存储设备20)的固件(如以处理单元24来执行)，以对所述互连协议的物理层进行信息配置，其中所述配置指示信号相对于所述互连协议为非标准的，且所述固件在所述硬件协议引擎(如硬件协议引擎23)之外。

如步骤S20所示，回应于所述配置指示信号，通过所述固件对所述物理层进行信息配置。

如步骤S30所示，在完成对所述物理层的信息配置后，通过所述固件(如以处理单元24来执行)向所述硬件协议引擎(如硬件协议引擎23)通知所述信息配置的完成。

以下进一步举例说明上述步骤的实现方式。

关于步骤S10，举例来说，所述配置指示信号例如是中断信号或任何合适形式的一个或多个触发信号。例如硬件协议引擎23产生配置指示信号(如中断信号)，以触发所述第一设备(如存储设备20)的固件(如以处理单元24执行)，使处理单元24暂停其他处理工作而针对硬件协议引擎23进行如步骤S20～S30所示的操作。在另一种实施例中，所述配置指示信号可以为轮询(polling)的信号，处理单元24可依据目前正在处理的工作的排程或工作的优先权而判定何时服务硬件协议引擎23。

关于步骤S10，例如互连协议以UFS标准为例，UFS标准中的协议层为UniPro层所定义，UniPro规范并未揭示步骤S10的配置指示信号，也未揭示在功耗模式改变的过程中由UniPro层触发UniPro层以外的任何实体进行信息配置，故步骤S10相对于UFS标准来说为非标准的做法。所述固件例如在图1的存储设备20中由设备控制器22的处理单元24来执行，故所述固件在硬件协议引擎23之外实现。

举例来说，步骤S10所述的固件可实现为特定的一个或多个固件，用以实现如步骤S10～S30中相关于的操作。又所述固件例如可存储于处理单元24的内部存储器、设备控制器22的内部存储器，或存储模块26的特定存储区域。

关于步骤S20，在一些实施例中，对所述物理层的信息配置是由所述固件依据用于所述物理层(如M-PHY层)的功耗模式改变的至少一个厂商专用(vendor-specific)的管理信息库(management information base,MIB)来进行。举例来说，所述固件依据至少一个厂商专用的MIB对硬件协议引擎23中的UniPro规范所定义的一些寄存器(registers)进行设定，例如依据厂商专用的MIB设定这些寄存器的数值。于此，厂商专用的MIB是相对于UniPro规范中标准的MIB来说的，即未被定义于UniPro规范的MIB的厂商专用的MIB。

举例来说，厂商专用的MIB可以包括，针对厂商专用的M-PHY层的特定电路或操作而设定的属性(attribute)的数值。在一示例中，厂商专用的MIB可以包括用以控制主机10与存储设备20之间的数据通道(如某一传输方向的数据通道)对应的一时脉信号的频率大小的数值，其中所述时脉信号的频率大小影响到数据通道的速率，故在功耗模式改变中可能需要改变所述频率大小。厂商专用的M-PHY层可以实现基于电压控制振荡器(voltage-controlled oscillator,VCO)的电路，以产生主机10与存储设备20之间的数据通道所对应的时脉信号，其中通过输入不同大小的电压信号至电压控制振荡器以控制所述时脉信号的频率大小。针对此频率大小的改变，可在控制器(如主机控制器12或设备控制器22)对应地实现一个或多个寄存器来存储用以控制所述电压控制振荡器的属性的数值，例如所述数值对应至输入至所述电压控制振荡器的电压信号的大小(例如代表信号振幅或直流电压位准)。在另一种示例中，厂商专用的MIB可以包括用以控制主机10与存储设备20之间的数据通道(如某一传输方向的数据通道)的信号大小的数值(例如代表振幅)，其中所述信号大小的数值影响到数据通道的功耗，故在功耗模式改变中可能需要改变信号大小。厂商专用的M-PHY层可以实现基于低压降稳压器(low-dropout regulator,LDO)的电路，以产生主机10与存储设备20之间的数据通道所对应的信号。针对此信号大小的改变，可在控制器(如主机控制器12或设备控制器22)对应地实现一个或多个寄存器来存储用以控制所述低压降稳压器的属性的数值，例如所述数值对应至所述低压降稳压器的信号大小。借此，依据步骤S20，通过所述固件对所述物理层进行信息配置，从而针对厂商专用的M-PHY层的特定电路或操作进行设定。

关于步骤S20，于一些实施例中，对所述物理层的信息配置是由所述固件依据包括以下的数据来进行：至少一个厂商专用的管理信息库，用于所述物理层的功耗模式改变；以及至少一个标准管理信息库，用于所述物理层的功耗模式改变。借由这些实施例，硬件协议引擎23可不必实现依据标准管理信息库对所述物理层进行信息配置。

关于步骤S30，对于协议层为UniPro层的示例来说，步骤S30的做法为非标准的做法。举例来说，所述硬件协议引擎23相对应地需要实现能够接收并判断此额外的厂商专用的的管理信息库的处理逻辑电路，并与原有UniPro层所规范的流程衔接。

于步骤S30的一种实施例中，通过所述固件向所述硬件协议引擎通知所述信息配置的完成，包括：触发符合所述协议层的请求，以设置额外的厂商专用的管理信息库，从而用作向所述硬件协议引擎通知所述信息配置的完成。此种实施例是指在完成了实际要进行的信息配置以后，利用原有所述协议层中所规范的请求，来用作向所述硬件协议引擎通知所述信息配置的完成。

于步骤S30的另一种实施例中，由所述固件触发的所述请求是符合所述协议层的设备管理实体(Device Management Entity,DME)请求，并且所述额外的厂商专用的管理信息库是针对所述协议层而设定的。

请参考图2B，其为用于互连协议的功耗模式改变的信息配置的方法的另一种实施方式的流程图。图2B的实施例与图2A的实施例的差异在于，图2B的实施例除了包括前述步骤S10～S30，还包括：回应于所述信息配置完成的通知，由所述硬件协议引擎(如硬件协议引擎23)依据用于所述物理层的功耗模式改变的至少一个标准管理信息库对所述物理层进行信息配置。

借由图2B的实施例，可以利用固件(如以处理单元24执行)来依据一个或多个厂商专用的MIB来进行对所述物理层的信息配置，待所述信息配置完成后，由所述硬件协议引擎(如硬件协议引擎23)依据用于所述物理层的功耗模式改变的至少一个标准管理信息库对所述物理层进行信息配置。

在上述关于图2A或图2B的方法的实施方式及实施例中，虽然以第一设备为存储设备20，第二设备为主机10来举例说明，然而所述方法亦适用于第一设备为主机10，第二设备为存储设备20的情况下。

以下借由所述互连协议为通用闪存存储(UFS)标准为例作详细说明。

请参考图3，其为图1的存储系统依据UFS标准的分层架构的示意图。由于UFS标准基于MIPI统一协议(UniPro)层以及MIPI物理(M-PHY)层，图1所示的主机10的主机接口11及硬件协议引擎13分别用以实现图3中的M-PHY层110及UniPro层130；图1所示的存储设备20的设备接口21及硬件协议引擎23分别用以实现图3中的M-PHY层210及UniPro层230。

如图3所示，UniPro层130(或230)可以包括PHY配接器层(PHY adapter layer)131(或231)、数据链路层(data link layer)132(或232)、网络层(network layer)133(或233)和传输层(transport layer)134(或234)。存储设备20的UniPro层230中的各个层也可以相似地操作及实现。

PHY配接器层(131或231)用以将M-PHY层(110或210)耦合到数据链路层(132或232)。PHY配接器层(131或231)可以在M-PHY层(110或210)和数据链路层(132或232)之间执行频宽控制、功率管理等。在实现时，主机10的M-PHY层110包含发送器111及接收器112，又存储设备20的M-PHY层210包含发送器211及接收器212，借此能够建立数据通道SL1及SL2以进行全双功通信。UniPro规范支援在每一传输方向上(如前向或反向)的链路有多个数据通道。

数据链路层(132或232)可以执行用于主机10和存储设备20之间的数据传输的流程控制(flow control)。即，数据链路层(132或232)可以监视数据传输或控制数据传输速率。此外，数据链路层(132或232)可以执行基于循环冗余校验(cyclic redundancy check,CRC)的错误控制。数据链路层(132或232)可以使用从网络层(133或233)接收到的封包来产生帧(frame)，或者可以使用从PHY配接器层(131或231)接收到的帧来产生封包。

网络层(133或233)用于对于从传输层(134或234)接收的封包选择传输路径的路由功能。

传输层(134或234)可以使用从UFS应用层接收的命令来配置适合于协议的数据段(segment)，并且将所述数据段发送到网络层(133或233)，或者可以从网络层(133或233)接收的封包中提取命令并且发送所述命令至UFS应用层。传输层(134或234)可以使用基于序列的错误控制方案，以保证数据传输的有效性。

再者，UniPro层(130或230)中还定义了设备管理实体(device managemententity,DME)(135或235)，其能够与M-PHY层(110或210)及UniPro层(130或230)中的各层互通，如PHY配接器层(131或231)、数据链路层(132或232)、网络层(133或231)和传输层(134或234)以至UFS应用层互通，从而实现涉及统一协议(UniPro)整体性的功能如开机、关机、重置、功耗模式改变等控制或组态的功能。

在UniPro规范中，功耗模式例如是快速模式(Fast_Mode)、慢速模式(Slow_Mode)、快速自动模式(FastAuto_Mode)、慢速自动模式(SlowAuto_Mode)、休眠模式(Hibernate_Mode)、关闭模式(Off_Mode)。UniPro规范支援在每一传输方向上设定链路(如前向链路或反向链路)各自的功耗模式。功耗模式改变例如是由上述的一个功耗模式改变为另一个功耗模式，例如由慢速模式改变为快速模式。

请参考图4A及图4B，其为在进行功耗模式改变的过程中依据图2A或图2B的信息配置的方法来进行信息配置的实施例的示意图。

如图4A所示，整体而言，基于UniPro规范，PHY配接器层(PHY adapter layer，或简称PA)131或231为本地和遥距的设备管理实体(DME)135或235提供了一种在功耗模式改变的过程中交换所需信息的方法。所述信息在PACP_PWR_req帧(如箭号A110所示)和PACP_PWR_cnf帧(如箭号A220所示)中的PAPowerModeUserData栏位中传输，在UniPro规范定义了DME使用的PAPowerModeUserData的结构。

请参考图4A，基于UniPro规范，如箭号A100所示，本地的DME135建立功耗模式改变请求，如利用基本的原始指令(primitive)PA_LM_SET.req(PA_PWRMode,x)。

如图形B100所示，本地的PA层131依据UniPro规范当有功耗模式改变的请求时进行能力检查(capability checking)，并利用指令PA_LM_SET.cnf_L(SUCCESS)回复本地的DME135，如箭号A102所示。

如图形B102所示，本地的PA层131进行关于暂停数据链路层传输的PA_DL_PAUSE相关处理。接着，如图形B104所示，本地的PA层131指示M-PHY层110发送突发传输(Bursttransmission(Tx))。

如箭号A110所示，本地的PA层131发送PACP_PWR_req帧。之后，如图形B106所示，本地的PA层131等待确认(如以WaitCnf表示)。

如图形B200所示，遥距的PA层231回应于PACP_PWR_req帧而依据UniPro规范进行能力检查(capability checking)。接着，如箭号A200所示，遥距的PA层231回应并通过PA_LM_PWR_MODE.ind指令将负载数据(payload)传递到遥距的DME235。如箭号A202所示，遥距的DME235以PA_LM_PWR_MODE.rsp_L指令作回应。

如图形B202所示，遥距的PA层231进行关于暂停数据链路层传输的PA_DL_PAUSE相关处理。接着，如图形B204所示，遥距的PA层231指示M-PHY层210发送突发传输(Bursttransmission(Tx))。

如箭号A210所示，遥距的PA层231通知遥距的DME235目前在突发传输。此后，如图形B210所示，遥距的PA层231进入信息配置的阶段。

如箭号A211所示，依据如图2A或图2B的方法的步骤S10，遥距的DME235产生配置指示信号(如以符号FW_MPHY_CFG.ind来表示)，向固件发出指示，目前所述是对M-PHY的厂商专用的MIB进行信息配置的时候了。借此，触发所述遥距的设备(如存储设备20)的固件(如以处理单元24来执行)，以对M-PHY层进行信息配置。其中所述配置指示信号相对于所述互连协议为非标准的，且所述固件在所述硬件协议引擎(如硬件协议引擎23)之外。

如图形B215所示，依据如图2A或图2B的方法的步骤S20，所述固件检测到此特定指示后，所述固件开始对目标的M-PHY的厂商专用的MIB进行信息配置，如进行编程或程序化，或对相对应的M-PHY层信息配置的寄存器进行设定等对应的一个或多个操作，如箭号A212所示。

如箭号A214所示，依据如图2A或图2B的方法的步骤S30，所述固件完成对目标的M-PHY的厂商专用的MIB进行信息配置后，通过所述固件(如以处理单元24来执行)向遥距的PA层231通知所述信息配置的完成。例如，依据步骤S30的一种实施例，对特定的UniPro的厂商专用的MIB进行信息配置(如编程或寄存器设定或其他合适的操作)，以表示完成。上述步骤S30的做法是为非标准的做法。

此后，可选地，如图形B220所示，遥距的PA层231进入另一个信息配置的阶段，此阶段则可以实现为依据UniPro层的原有规范，借由硬件(如硬件协议引擎23)依据用于M-PHY层的功耗模式改变的至少一个标准MIB对所述物理层进行信息配置。

此外，可选地，在另一个实施例中，也可以利用所述固件处实现将厂商专用的MIB及标准MIB分别进行信息配置，并于完成时依据步骤S30来通知遥距的PA层231，在此实施例下，可不用实现如图形B220所示的处理。

然后，如箭号A220所示，遥距的PA层231发送PACP_PWR_cnf帧。

接着，如图4B所示，如箭号A120所示，本地的PA层131使用PA_LM_PWR_MODE.ind将有效负载传递回本地的DME135。如箭号A122所示，本地的DME135用PA_LM_PWR_MODE.rsp_L做出回应。如图形B108所示，本地的PA层131检查确认。

如箭号A130所示，依据如图2A或图2B的方法的步骤S10，本地的DME135产生配置指示信号(如以符号FW_MPHY_CFG.ind来表示)，向固件发出指示，目前所述是对M-PHY的厂商专用的MIB进行信息配置的时候了。借此，触发所述本地的主机(如主机10)的固件(如以处理单元14来执行)，以对M-PHY层进行信息配置。其中所述配置指示信号相对于所述互连协议为非标准的，且所述固件在所述硬件协议引擎(如硬件协议引擎13)之外实现。

另一方面，如图形B110所示，本地的PA层131进入信息配置的阶段。同时，如图形B230所示，遥距的PA层231等待本地的突发传输的停止(如以等待EoB表示(Wait EoB))。

如图形B115所示，依据如图2A或图2B的方法的步骤S20，所述固件检测到此特定指示后，所述固件开始对目标的M-PHY的厂商专用的MIB进行信息配置，如进行编程或程序化，或对相对应的M-PHY层信息配置的寄存器进行设定等对应的一个或多个操作，如箭号A132所示。

如箭号A134所示，依据如图2A或图2B的方法的步骤S30，所述固件完成对目标的M-PHY的厂商专用的MIB进行信息配置后，通过所述固件(如以处理单元14来执行)向本地的PA层131通知所述信息配置的完成。例如，依据步骤S30的一种实施例，对特定的UniPro的厂商专用的MIB进行信息配置(如编程或寄存器设定或其他合适的操作)，以表示完成。上述步骤S30的做法是为非标准的做法。

此后，可选地，如图形B120所示，本地的PA层131进入另一个信息配置的阶段，此阶段则可以实现为依据UniPro层的原有规范，借由硬件(如硬件协议引擎13)依据用于M-PHY层的功耗模式改变的至少一个标准MIB对所述物理层进行信息配置。

此外，可选地，在另一个实施例中，也可以利用所述固件处实现将厂商专用的MIB及标准MIB分别进行信息配置，并于完成时依据步骤S30来通知本地的PA层131，在此实施例下，可不用实现如图形B120所示的处理。

接着，如图形B130所示，本地的PA层131指示M-PHY层110停止突发传输。如图形B131所示，本地的PA层131等待遥距的突发传输的停止(如以等待EoB表示(Wait EoB))。如图形B232所示，遥距的PA层231指示M-PHY层210停止突发传输。

接着，如图形B140所示，本地的PA层131利用PA_DL_RESUME.ind指令将本地的PA层131已完成操作及数据链层可继续使用链结的事向PA的服务使用者(如DME)回报。

如箭号A140所示，本地的PA层131利用PA_LM_PWR_MODE_CHANGED.ind(PWR_LOCAL)指令向本地的DME135通知在本地的功耗模式改变的操作已完成。

可选地，在一个实施例中，如箭号A142所示，可配置令本地的DME135在收到PA_LM_PWR_MODE_CHANGED.ind指令后进而发出DME_POWERMODE.ind(PWR_LOCAL)指令至本地的所述固件(如以处理单元14执行)。

另一方面，如图形B240所示，遥距的PA层231利用PA_DL_RESUME.ind指令将遥距的PA层231已完成操作及数据链层可继续使用链结的事作回报。

如箭号A230所示，遥距的PA层231利用PA_LM_PWR_MODE_CHANGED.ind(PWR_REMOTE)指令向遥距的DME235通知在遥距的功耗模式改变的操作已完成。

可选地，在一个实施例中，如箭号A232所示，可配置令遥距的DME235在收到PA_LM_PWR_MODE_CHANGED.ind指令后进而发出DME_POWERMODE.ind(PWR_REMOTE)指令至本地的所述固件(如以处理单元24执行)。

请参考图5，其为实现上述信息配置的方法的电路架构的一种实施方式的示意图。如图5所示，所述电路架构包括接口电路310、硬件协议引擎320以及处理单元330。在一个实施例中，控制器可以基于硬件协议引擎320以及处理单元330来实现。在另一个实施例中，控制器可以基于接口电路310、硬件协议引擎320以及处理单元330来实现。所述控制器可用以实现前述图1中的主机10或存储设备20。接口电路310例如是主机接口11或设备接口21，用以实现例如是UFS标准的M-PHY层。硬件协议引擎320例如是硬件协议引擎13或23，用以实现例如是UFS标准的UniPro层。

举例来说，如图5所示，接口电路310通过总线BS1来与硬件协议引擎320进行通信以进行指令或数据的发送或接收(或称读取或写入)。处理单元330例如通过总线BS2来与接口电路310或硬件协议引擎320进行通信以进行指令或数据的发送或接收(或称读取或写入)。硬件协议引擎320例如通过总线BS3向处理单元330发送配置指示信号，如一个或多个中断信号或任何合适的触发信号。

如图5所示，针对功耗模式改变，硬件协议引擎320可对应地实现为包括功耗模式改变流程控制模块321以及选择模块325。

功耗模式改变流程控制模块321用以控制功耗模式改变的流程，例如依据如前述图4A或图4B的实施例来实现功耗模式改变。

对于利用硬件协议引擎320来实现的主机10的示例来说，功耗模式改变流程控制模块321可以依据前述图4A或图4B的实施例中关于本地的主机10的流程来实现。

对于利用硬件协议引擎320来实现的存储设备20的示例来说，功耗模式改变流程控制模块321可以依据前述图4A或图4B的实施例中关于遥距的存储设备20的流程来实现。

此外，选择模块325用于接口电路310与功耗模式改变流程控制模块321之间以的通信及接口电路310与处理单元330之间的通信。

举例而言，总线BS2通过硬件协议引擎320内部的总线BS21连接至选择模块325。总线BS21用作借由固件进行信息配置的总线。总线BS2通过硬件协议引擎320内部的路径L1连接至功耗模式改变流程控制模块321。路径L1用作借由固件发送用于推进功耗模式改变流程的指示至功耗模式改变流程控制模块321。

功耗模式改变流程控制模块321通过硬件协议引擎320内部的路径L2连接至总线BS3。路径L1用于功耗模式改变流程控制模块321发送配置指示信号至总线BS3。

可选地，功耗模式改变流程控制模块321可通过硬件协议引擎320内部的总线BS22以连接至选择模块325。总线BS22用作借由硬件进行信息配置的总线。在一些前述实施例中，若利用固件依据厂商专用的MIB及标准MIB来进行信息配置的话，硬件协议引擎320可不必实现依据标准MIB对所述物理层进行信息配置，故总线BS22是可选的。

功耗模式改变流程控制模块321可通过硬件协议引擎320内部的路径SC以连接至选择模块325。路径SC用于控制选择模块325作总线切换。

例如，在实现如图4A中如图形B210所示的信息配置的阶段的一个示例中，功耗模式改变流程控制模块321通过路径SC发送代表选择总线BS21的控制信号至选择模块325以选择总线BS21与总线BS1连接，从而如图形B215所示，借由固件(如以处理单元330来执行)以对M-PHY层进行信息配置。

例如，在实现如图4A中如图形B220所示的信息配置的阶段的一个示例中，功耗模式改变流程控制模块321通过路径SC发送代表选择总线BS22的控制信号至选择模块325以选择总线BS22与总线BS1连接，从而如图形B220所示，借由硬件(如硬件协议引擎320)依据用于M-PHY层的功耗模式改变的至少一个标准MIB对所述物理层进行信息配置。

此外，在上述关于主机和存储设备的实施例(如图1、3、5或相关图式、实施例)中，主机控制器或设备控制器中的硬件协议引擎是可以基于使用硬件描述语言(HDL)或本领域技术人员所熟悉的数字电路的任何其他设计方法的技术进行设计，并且可以基于使用现场可程序逻辑闸阵列(field programmable gate array，FPGA)、或特定积体电路(application specific integrated circuit，ASIC)或复杂可编程逻辑器件(CPLD)之类的电路中的一个或多个电路来实现，亦可使用专属的电路或模块来实现。主机控制器或设备控制器中的处理单元可以基于微控制器、处理器、或数字信号处理器来实现。

如上所述，上述实施方式提供了一种用于互连协议的信息配置的技术，依据所述控制技术提出各种实施方式，如用于功耗模式改变的信息配置的方法、控制器以及存储设备。其中在互连协议的功耗模式改变的过程中，借由实现所述互连协议的协议层的硬件协议引擎与固件通信，以达成信息配置。所述硬件协议引擎与所述固件的通信是通过非标准的方式进行，且所述固件在所述硬件协议引擎之外。借此技术可提供一种足够弹性的电路架构，这种电路架构能够有效率地被配置来满足不同产品的厂商特定的信息配置的需求，以适应各种厂商的设计而有助于产品开发。

本发明在上文中已以较佳实施例揭露，然而熟习本领域的普通技术人员应理解的是，所述实施例仅用于描绘本发明，而不应解读为限制本发明的范围。应注意的是，举凡与所述实施例等效的变化与置换，均应设为涵盖于本发明的范畴内。因此，本发明的保护范围当以权利要求书所界定的为准。

Claims (16)

1.一种用于互连协议的功耗模式改变的信息配置的方法，适用于能够依据所述互连协议链接第二设备的第一设备中，其特征在于，所述方法包括：

在所述第一设备的用于实现所述互连协议的协议层的硬件协议引擎依据所述互连协议的所述协议层进行功耗模式改变时：

由所述硬件协议引擎产生配置指示信号，以触发所述第一设备的固件，以对所述互连协议的物理层进行信息配置，其中所述配置指示信号相对于所述互连协议为非标准的，且所述固件在所述硬件协议引擎之外；

回应于所述配置指示信号，通过所述固件对所述物理层进行信息配置；以及

在完成对所述物理层的信息配置后，通过所述固件向所述硬件协议引擎通知所述信息配置的完成。

2.根据权利要求1所述的方法，其特征在于，对所述物理层的信息配置是由所述固件依据用于所述物理层的功耗模式改变的至少一个厂商专用的管理信息库即MIB来进行。

3.根据权利要求2所述的方法，其特征在于，所述方法还包括：

回应于所述信息配置完成的通知，由所述硬件协议引擎依据用于所述物理层的功耗模式改变的至少一个标准管理信息库对所述物理层进行信息配置。

4.根据权利要求1所述的方法，其特征在于，对所述物理层的信息配置是由所述固件依据包括以下的数据来进行：

至少一个厂商专用的管理信息库，用于所述物理层的功耗模式改变；以及

至少一个标准管理信息库，用于所述物理层的功耗模式改变。

5.根据权利要求1所述的方法，其特征在于，通过所述固件向所述硬件协议引擎通知所述信息配置的完成，包括：

触发符合所述协议层的请求，以设置额外的厂商专用的管理信息库，从而用作向所述硬件协议引擎通知所述信息配置的完成。

6.根据权利要求5所述的方法，其特征在于，由所述固件触发的所述请求是符合所述协议层的设备管理实体即DME请求，并且所述额外的厂商专用的管理信息库是针对所述协议层而设定的。

7.根据权利要求1所述的方法，其特征在于，所述互连协议是通用闪存存储即UFS标准，并且所述协议层和所述物理层是所述UFS标准的统一协议即UniPro层和物理即M-PHY层。

8.一种控制器，适用于能够依据所述互连协议链接第二设备的第一设备中，其特征在于，所述控制器包括：

硬件协议引擎，用于实现所述互连协议的协议层；和

处理单元，其与所述硬件协议引擎耦接，

其中所述硬件协议引擎依据所述协议层进行功耗模式改变时，

所述硬件协议引擎用以产生配置指示信号，以触发所述处理单元执行的固件，以对所述互连协议的物理层进行信息配置，其中所述配置指示信号相对于所述互连协议为非标准的，且所述固件在所述硬件协议引擎之外；以及

所述固件用以回应于所述配置指示信号对所述物理层进行信息配置，并在所述信息配置完成时向所述硬件协议引擎通知所述信息配置的完成。

9.根据权利要求8所述的控制器，其特征在于，对所述物理层的信息配置是由所述固件依据用于所述物理层的功耗模式改变的至少一个厂商专用的管理信息库来进行。

10.根据权利要求9所述的控制器，其特征在于，所述硬件协议引擎，用以在被告知所述信息配置的完成之后，依据用于所述功耗模式改变的至少一个标准管理信息库来对所述物理层进行信息配置。

11.根据权利要求8所述的控制器，其特征在于，所述固件用以依据包括以下的数据对所述物理层进行信息配置：

至少一个厂商专用的管理信息库，用于物理层的功耗模式改变；以及

至少一个标准管理信息库，用于与协议层兼容的物理层的功耗模式改变。

12.根据权利要求8所述的控制器，其特征在于，所述固件用以通过触发符合所述协议层的请求，以设置额外的厂商专用的管理信息库，从而用作向所述硬件协议引擎通知所述信息配置的完成。

13.根据权利要求12所述的控制器，其特征在于，由所述固件触发的所述请求是符合所述协议层的设备管理实体即DME请求，并且所述额外的厂商专用的管理信息库是针对所述协议层而设定的。

14.根据权利要求8所述的控制器，其特征在于，所述互连协议是通用闪存存储即UFS标准，并且所述协议层和所述物理层是所述UFS标准的统一协议即UniPro层和物理即M-PHY层。

15.一种存储设备，能够依据互连协议链接主机，其特征在于，所述存储设备包括：

接口电路，用于实现所述互连协议的物理层以链接所述主机；以及

设备控制器，用于耦接到所述接口电路和存储模块，其中所述设备控制器包括：

硬件协议引擎，用于实现所述互连协议的协议层；和

处理单元，其与所述硬件协议引擎耦接，

其中所述硬件协议引擎依据所述协议层进行功耗模式改变时，

所述硬件协议引擎用以产生配置指示信号，以触发所述处理单元执行的固件，以对所述互连协议的物理层进行信息配置，其中所述配置指示信号相对于所述互连协议为非标准的，且所述固件在所述硬件协议引擎之外；以及

所述固件用以回应于所述配置指示信号对所述物理层进行信息配置，并在所述信息配置完成时向所述硬件协议引擎通知所述信息配置的完成。

16.根据权利要求15所述的存储设备，其特征在于，所述互连协议是通用闪存存储即UFS标准，并且所述协议层和所述物理层是所述UFS标准的统一协议即UniPro层和物理即M-PHY层。

Images