CN1220985C - 铁电非易失存储器中的存储器结构及其读出方法 - Google Patents

铁电非易失存储器中的存储器结构及其读出方法 Download PDF

Info

Publication number
CN1220985C
CN1220985C CNB991183193A CN99118319A CN1220985C CN 1220985 C CN1220985 C CN 1220985C CN B991183193 A CNB991183193 A CN B991183193A CN 99118319 A CN99118319 A CN 99118319A CN 1220985 C CN1220985 C CN 1220985C
Authority
CN
China
Prior art keywords
ferroelectric
electrode
thin film
gate electrode
ferroelectric capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB991183193A
Other languages
English (en)
Other versions
CN1246709A (zh
Inventor
石原宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Tech Research Center Co Ltd
Original Assignee
Semiconductor Tech Research Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Tech Research Center Co Ltd filed Critical Semiconductor Tech Research Center Co Ltd
Publication of CN1246709A publication Critical patent/CN1246709A/zh
Application granted granted Critical
Publication of CN1220985C publication Critical patent/CN1220985C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/223—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using MOS with ferroelectric gate insulating film

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Dram (AREA)
  • Read Only Memory (AREA)

Abstract

铁电非易失存储器的各存储单元包含MOS场效应晶体管以及剩余极化量相等且一侧电极连接于MOS场效应晶体管栅电极的第一和第二铁电体电容器。信息的存储通过铁电体电容器的铁电体薄膜极化实现。读出信息是通过将正电压脉冲施加于第一和第二铁电体电容器的电极之一而同时使电极的另一个保持于电浮动状态。还可施加具有绝对值小于正电压脉冲的负电压脉冲。

Description

铁电非易失存储器中的存储器结构及其读出方法
技术领域
本发明涉及铁电非易失存储器，更具体涉及具有与MOS(金属氧化物半导体)或MIS(金属绝缘体半导体)结构的场效应晶体管的栅极相连接的铁电电容器(铁电栅FET)的铁电非易失存储器及从该存储器读出信息的读出方法。
背景技术
如果在半导体和铁电体之间制作一个结，可以预期会出现在半导体表面上取决于铁电体的极化方向而分别诱生空穴和电子的状态。因此，已经尝试利用铁电体形成MOS场效应晶体管的栅极绝缘薄膜建立对应于“0”和“1”的上述两种状态并形成即使在关断电源时存储器内容也不会擦掉的非易失存储器。然而，迄今为止尚未实现可以实际使用的器件。难于形成这种结构的器件的最重要的原因是在场效应晶体管的源极和漏极之间不会有所需的电流流过，因为如果将半导体和铁电体结合在一起就会在界面上生成陷阱俘获空穴和电子。
为解决上述问题，提出了如下的结构：一种是MFIS(M：金属或导体，F：铁电体，I：绝缘体，S：半导体)结构，这种结构具有一介质(仲电)薄膜，如二氧化硅(SiO2)薄膜，该薄膜可使界面陷阱难于在铁电体薄膜和半导体衬底之间形成；另一种是MFMIS结构，这种结构是在铁电体薄膜和介质薄膜之间还有一层导电薄膜。这种MFIS结构公布在比如IEEE ELECTRON DEVICE LETTERS，VOL.18，NO.4，APRIL 1997pp.160-162中TOKUMITSU等人的“Nonvolatile Memory Operations ofMetal-Ferroelectric-Insulator-Semiconductor(MFIS)FET’s UsingPLZT/STO/Si(100)Structures”，而MFMIS结构公布在比如Jpn.J.Appl.Phys.Vol.38(1999)pp.2285-2288 Part 1，No.4B，April，1999中FUJIMORI等人的“Properties of Ferroelectric Memory FET UsingSr2(Ta，Nb)2O7 Thin Film”。
然而，如果采用铁电体薄膜和介质薄膜的叠层结构作为场效应晶体管的栅极绝缘薄膜，会出现新的问题：(1)信息的编程电压变高，(2)信息的保持时间(数据保持时间)变短，等等。下面详细介绍这些问题。
首先，编程电压变高的问题可通过拿一个具体结构作为例子来说明。假设半导体衬底是由Si构成，铁电体薄膜是由锆钛酸铅(PZT：PbZr1-XTiXO3)构成，而介质薄膜是由SiO2构成。对于MFIS结构的场合可采用同样的解释，不过MFMIS结构是用作栅电极结构以防止在本示例所使用的材料中的PZT薄膜中的Pb和SiO2薄膜中的Si互相扩散。SiO2的介电常数为3.9，PZT的介电常数大约为200至600，依Zr和Ti的组成比而定，并且，为了简单起见此处的说明假设其介电常数为390。另外，作为一个一般假设，SiO2薄膜的厚度设为PZT薄膜厚度的1/10。
由于电容器的电容正比于电极之间的绝缘薄膜的介电常数，而反比于绝缘薄膜的薄膜厚度，所以铁电体电容器和介质电容器的电容之间的比为10∶1。另外，当两个电容器串联并加有电压时施加于相应的电容器上的电压与电容器的电容成反比，因此，施加于铁电体电容器上的电压为施加于介质电容器上的电压的1/10，即为整个电压的1/11。因此，如可以形成PZT薄膜直接淀积在Si衬底上的MFS(金属铁电体半导体)结构，并且薄膜的极化可通过施加5V电压而反转，则在采用同样的薄膜厚度形成的MFMIS结构情况下的就需要高达55V的电压才能得到极化反转。
其次，信息的保持时间变短的问题可参考附图说明。如果将MFMIS结构用等效电路表示，则铁电体电容器CF和介质电容器CI串联的结构可表示为如图1A所示。在这种场合，半导体的耗尽层电容可不考虑并假设整个半导体部分保持于地电位。
假设电压V施加于上侧电极，电压VF、VI分别施加于电容器CF、CI。此时可得到下式
VF+VI＝V...(1)
如果在铁电体电容器CF的两个电极上出现的电荷量为±Q，则如图1A所示，在介质电容器CI的两个电极上出现±Q的电荷，条件为在两个电容器CF、CI的连接部分上的总电荷量必须设定为0。另外，由于在介质电容器CI中设定了关系式“Q＝CI VI”，通过代入方程式(1)可得到下式
Q＝CI(V-VF)...(2)
如图1B中的曲线LA1所示，已知铁电体电容器CF的Q和VF之间的关系表现出滞后现象。如果将方程式(2)的关系叠加于图1B之上，则可得到如图1B所示的直线LA2，并且两条线之间的交点表示施加于铁电体的电压和出现在电容器的电极上的电荷量。图1B中的位置A表示在正向方向上施加高电压之后保持为V时的Q和VF，而位置B表示在负向方向上施加高电压之后保持为V时的Q和VF。
因此，如果高电压是施加于正向方向上并在之后返回到0，则由位置C表示的铁电体电容器的Q和VF就设定了，并且极化方向和电场方向互相相反。即如果信息是在编程操作受到施加于具有MFIS或MFMIS栅极结构的场效应晶体管的栅电极的正电压的作用之后通过使栅极电压返回0而得到保持，则施加于铁电体上的电场方向与极化方向相反，并且剩余极化量在短时间内消失。特别是当串联的介质电容器的电容很小时，反方向上的电场值变得接近于矫顽电场(需要此场使极化量返回0)，并且极化保持时间变得极短。
保持时间短的问题不仅在MFIS或MFMIS结构中不能忽视，而且在某些场合在MFS结构中也不能忽视。即在半导体表面形成的耗尽层电容器和铁电体电容器依偏置条件的不同而形成一个串联电容器，并且实际上会出现图1半导体中所示的同样的问题。
这样，在通常的采用铁电体形成MOS场效应晶体管的栅极绝缘薄膜的非易失存储器中，必须采用MFIS或MFMIS结构以使半导体衬底和铁电体薄膜之间不会生成界面陷阱。然而，如果采用这种结构，就会出现编程信息电压变得很高和信息保持时间变得很短的问题。
发明内容
因此，本发明的第一个目的是提供一种其存储单元结构的每一个都包含一个铁电体电容器并且能够降低信息编程电压和使信息保持时间变长的铁电体非易失存储器。
另外，本发明的第二个目的是提供一种其存储单元结构的每一个都包含一个铁电体电容器并且能够降低信息编程电压和使信息保持时间变长的铁电体非易失存储器的存储/保持方法。
本发明的第三个目的是提供一种允许从包含一个铁电体电容器的存储单元中高效地读出信息的铁电体非易失存储器。
本发明的第一个目的的达到可利用具有每一个存储单元都是利用铁电体薄膜的极化来存储信息的铁电非易失存储器，其构成存储单元每个都包含一个场效应晶体管，一个电极之一与场效应晶体管的栅电极连接的第一铁电体电容器，以及一个电极之一与场效应晶体管的栅电极连接并且剩余极化量等于第一铁电体电容器的第二铁电体电容器；其中所述第二铁电体电容器相对所述场效应晶体管的栅电极的极化方向与所述第一铁电体电容器的极化方向相反。
另外，本发明的第一个目的的达到可利用一种铁电非易失存储器，其构成包括多个在绝缘衬底上形成的带条状平行单晶硅薄膜，每个带条在带条方向上是分开的，并且具有第一导电类型的第一半导体区、第二导电类型的第二半导体区和第一导电类型的第三半导体区构成的结结构；用于覆盖单晶硅薄膜的介质薄膜；在介质薄膜上形成的用于至少覆盖沿单晶硅薄膜带条配置于结结构的中心的第二半导体区的多个栅电极；在介质薄膜和栅电极上形成的铁电体薄膜；其上表面和侧表面由绝缘薄膜覆盖并且配置于介质薄膜之上而在垂直于单晶硅薄膜带条的方向上在栅电极的上方通过的多个第一条带形电极；以及配置于介质薄膜和第一条带形电极之上而在平行于单晶硅薄膜带条的方向上在栅电极的上方通过的多个第二条带形电极；其中第一条带形电极和栅电极的重叠区面积等于第二条带形电极和栅电极互相重叠并且其间无第一条带形电极插入区的面积。
另外，本发明的第一个目的的达到可利用一种铁电非易失存储器，其构成包括多个在绝缘衬底上形成的带条状平行单晶硅薄膜，每个带条在带条方向上是分开的，并且具有第一导电类型的第一半导体区、第二导电类型的第二半导体区和第一导电类型的第三半导体区构成的结结构；用于覆盖单晶硅薄膜的介质薄膜；在介质薄膜上形成的用于至少覆盖沿单晶硅薄膜带条配置于结结构的中心的第二半导体区的多个栅电极；在介质薄膜和栅电极上形成的第一铁电体薄膜；配置于第一介质薄膜之上而在垂直于单晶硅薄膜带条的方向上在栅电极的上方通过的多个第一条带形电极；在第一条带形电极和栅电极上形成的第二铁电体薄膜；以及配置于第二铁电体薄膜之上而在平行于单晶硅薄膜带条的方向上在栅电极的上方通过的多个第二条带形电极；其中第一条带形电极和栅电极的重叠区面积实际上等于第二条带形电极和栅电极互相重叠并且其间无第一条带形电极插入区的面积。
采用上述结构时，具有基本上是同样剩余极化量的两个铁电体电容器连接于场效应晶体管的栅电极，形成一个存储单元，并且信息是依靠铁电体薄膜的极化方向和剩余极化来存储。另外，由于电容器的铁电体薄膜是在相对场效应晶体管的栅电极在彼此相反方向上极化，所以在存储信息时，由铁电体薄膜的极化所引起的剩余极化基本相等的电荷不是在充当晶体管的沟道区的半导体表面上诱生的。
在此场合，信息编程电压可以降低，因为电压是直接施加于铁电体薄膜上。另外，信息可保持很长时间，因为两个铁电体电容器的内部电场为0，不管信息是“0”还是“1”。应当指出，当第一和第二铁电体电容器分别为向上和向下极化时信息为“1”，而当第一和第二铁电体电容器分别为向下和向上极化时信息为“0”。
另外，本发明的第二个目的可利用一种铁电非易失存储器的存储/保持方法达到，该铁电非易失存储器具有的各存储单元包含场效应晶体管，电极之一与场效应晶体管的栅电极连接的第一铁电体电容器，以及电极之一与场效应晶体管的栅电极连接并且剩余极化量与第一铁电体电容器相等的第二铁电体电容器；其构成步骤包括通过将第二铁电体电容器的另一个电极接地和对第一铁电体电容器的另一个电极施加电压，使第一和第二铁电体电容器的铁电体薄膜相对场效应晶体管的栅电极在彼此相反方向上极化；以及将第一铁电体电容器的另一个电极设置为0V。
采用上述方法时，由于电压是直接施加于铁电体薄膜上，所以可以降低信息编程电压。另外，信息可以保持很长时间，因为两个铁电体电容器的内部电场为0，不管信息是“0”还是“1”。应当指出，当第一和第二铁电体电容器分别为向上和向下极化时信息为“1”，而当第一和第二铁电体电容器分别为向下和向上极化时信息为“0”。
本发明的第三个目的可利用一种铁电非易失存储器的读出方法达到，该铁电非易失存储器具有的各存储单元包含场效应晶体管，电极之一与场效应晶体管的栅电极连接的第一铁电体电容器，以及电极之一与场效应晶体管的栅电极连接并且剩余极化量与第一铁电体电容器相等并且其中信息是依靠使第一和第二铁电体电容器的铁电体薄膜相对场效应晶体管的栅电极在彼此相反方向上极化而存储的第二铁电体电容器；其构成步骤包括使第二铁电体电容器的另一个电极处于电浮动状态；将正电压脉冲施加于第一铁电体电容器的另一个电极；以及检测场效应晶体管中的漏电流以确定所存储的信息。
另外，本发明的第三个目的可利用一种铁电非易失存储器的读出方法达到，该铁电非易失存储器具有的各存储单元包含场效应晶体管，电极之一与场效应晶体管的栅电极连接的第一铁电体电容器，以及电极之一与场效应晶体管的栅电极连接并且剩余极化量与第一铁电体电容器相等并且其中信息是依靠使第一和第二铁电体电容器的铁电体薄膜相对场效应晶体管的栅电极在彼此相反方向上极化而存储的第二铁电体电容器；其构成步骤包括使第二铁电体电容器的另一个电极处于电浮动状态；将连续的正和负电压脉冲施加于第一铁电体电容器的另一个电极，其中负电压脉冲的绝对值小于正电压脉冲的绝对值。
在上述方法中，绝对值比正电压脉冲小的负电压脉冲是在正电压脉冲施加于第一铁电体电容器的另一个电极之后施加，而同时第二铁电体电容器的另一个电极是处于电浮动状态以读出信息。施加负电压脉冲的作用是在编程数据为“1”时抑制剩余极化的减小。在这方面，应当指出，当第一和第二铁电体电容器分别为向下和向上极化时信息为“0”，而当第一和第二铁电体电容器分别为向上和向下极化时信息为“1”。
本发明的其他目的和优点将在下面的描述中提出，并且有一部分可从描述中看到，或者通过本发明的实践了解。本发明的目的和优点的实现和取得可利用下面特别指出的媒介和组合。
附图说明
包含于本说明书中并构成其一部分的附图示出本发明的当前优选实施例并与上面给出的一般描述及下面将给出的优选实施例的详细描述一起用来说明本发明的原理。
图1A为用于说明通常的铁电非易失存储器的MFMIS结构的等效电路图；
图1B为用于说明通常的铁电非易失存储器的示出施加电压和铁电体电容器的电荷量之间的关系的特性曲线图。
图2A为根据本发明的第一实施例的铁电非易失存储器中的存储单元的等效电路图，其中存储的编程信息为“1”；
图2B为根据本发明的第一实施例的铁电非易失存储器中的存储单元的等效电路图，其中存储的编程信息为“0”；
图3A至3C为说明根据本发明的第二实施例的铁电非易失存储器的数据读出方法，图中示出电荷量和施加于第二端子之上的电压和铁电体之间的关系的特性曲线图；
图4A为用于说明根据本发明的第三实施例的铁电非易失存储器的构造，图中示出存储单元结构的透视图；
图4B为用于说明根据本发明的第三实施例的铁电非易失存储器的构造，图中的图形平面图示出存储单元的结构；
图4C为用于说明根据本发明的第三实施例的铁电非易失存储器的构造，图中示出存储单元结构的等效电路图；
图5A为用于说明根据本发明的第四实施例的铁电非易失存储器的构造，图中示出存储单元结构的透视图；
图5B为用于说明根据本发明的第四实施例的铁电非易失存储器的构造，图中的图形平面图示出存储单元的结构；
图5C为用于说明根据本发明的第四实施例的铁电非易失存储器的构造，图中示出存储单元的等效电路图；
图6A为示出用于分析存储器工作的电路构造的电路图；
图6B为示出用于分析存储器工作的电路中在施加读出电压时漏电流的变化的特性曲线图；
图7A为示出在读出数据“1”时电荷量的变化的等效电路图；
图7B为示出在读出数据“0”时电荷量的变化的等效电路图；
图8A和8B示出读出电压脉冲的波形；
图9为用于说明在读出“0”和“1”数据时电荷的移动的特性曲线图；而
图10和11为说明本发明的变形的透视图。
具体实施方式
第一实施例
图2A和2B为示出根据本发明的第一实施例的铁电非易失存储器中的存储单元结构的等效电路图。
两个具有相同剩余极化量的铁电体电容器CA、CB的电极中的一侧电极连接于MOS结构的场效应晶体管(MOSFET)Tr的栅电极，而铁电体电容器CA、CB的另外的电极分别连接于端子A和B。晶体管Tr和铁电体电容器CA、CB组成一个存储单元。各铁电体电容器CA、CB的介质薄膜使用比如PZT(锆钛酸铅)，并且电容器的面积和薄膜厚度设置成为同样数值。
在此实施例中，存储单元可用作模拟存储器，但在此示例中，为了简化其说明起见说明其工作情况的示例是采用这一存储单元作为数字存储器的场合。尽管在图中未示出，存储单元是配置成为矩阵形式而组成存储单元阵列。
为了将“0”，“1”数据编程进入本实施例的存储单元，端子B接地并在端子A上施加正电压或负电压。在晶体管Tr的栅极电容大并且电位对半导体一侧的影响不能忽略的场合，则将半导体的电位设置为电浮动状态或于其上施加等于在端子A上所施加的电压的一半的电压以求将其电位设置成为等于两个串联的铁电体电容器CA、CB的中间电位。
现在，在端子A上施加正电压以便铁电体电容器CA的极化方向设置为向下，而铁电体电容器CB的极化方向向上，如图2A所示的“1”的状态。另外，在端子A上施加负电压以便将铁电体电容器CA的极化方向设置为向上，而铁电体电容器CB的极化方向为向下，如图2B所示的“0”的状态。
如果在“0”，“1”编程之后端子A的电压返回到0，则在晶体管Tr的沟道区和栅电极的半导体表面上无电荷，因为两个铁电体电容器CA、CB的剩余极化量互相相等。因此，根据关系式QG＝CGVG(QG：栅电极的电荷量，CG：栅极电容，VG：栅极电位)VG变成0V。因此，两个铁电体电容器CA、CB的内部电场变成0，即使当信息保持为“0”或“1”状态中的任何一种都可以，并且信息保持时间可像具有类似DRAM结构的一个晶体管/一个电容器类型的通常的铁电存储单元那样长。另外，因为电压是直接施加于铁电体电容器上，所以即使铁电体薄膜的介电常数很大，编程电压也可以降低。
其次，为了读出编程到存储单元中的信息，端子A设置为开放状态，半导体衬底接地，并且在端子B上施加正电压。在这种场合，如编程信息为“1”，如图2A所示，则铁电体电容器CB的极化量显著改变，并且栅电极的电荷量QG不保持为0。如在施加正电压时铁电体薄膜的极化量为P，则QG＝(Pr+P)S(S：铁电体电容器的面积，Pr：铁电体薄膜的剩余极化量)。在此场合，在施加正电压之前P＝-Pr，并且如施加的正电压足够高则P＝PS(PS：饱和极化量)。结果，在靠近半导体表面处生成电荷-QG，并且通过选择合适的晶体管Tr的阈值电压借助逆电子可使源漏通道导通。
如编程信息为“0”，即使所施加的正电压足够高，也不出现铁电体薄膜的极化反转，并且栅电极上生成的电荷量QG固定为(PS-Pr)S。一般讲，因为PS与Pr的差别很小，在半导体表面上几乎不诱生负电荷。就是说在此场合晶体管Tr的源漏通道不导通。
因此，可通过在端子B施加脉冲电压并测量此时在MOSFET中的漏电流来执行读出操作。在读出操作中，因为电压是经由MOSFET的栅极绝缘薄膜施加，可能出现读出电压过高的问题。然而，在编程信息为“1”的场合在得到关系式P＝PS之前不必施加读出电压，即使施加导致P＝0的电压也可得到关系式QG＝PrS并可执行充分的读出操作。
在读出操作之后，端子A和B的电位设置为返回0V。在编程信息为“0”的场合，QG＝0，并且恢复了读出操作之前的状态。在编程信息为“1”的场合，在读出电压改变回到0V时，极化可能不会完全返回到读出操作之前的初始状态。在此场合，编程信息“1”可以根据读出信息以适当的频率重复编程，以使极化彻底返回初始状态。
这样，根据本实施例，通过将端子B接地，在端子A上施加正或负电压及使相对栅电极在互相相对方向上配置的铁电体电容器CA、CB的铁电体薄膜极化可以借助铁电体薄膜的极化方向和剩余极化进行信息存储而不会在晶体管沟道区诱生由铁电体薄膜的极化所造成的电荷。因此，由于两个铁电体电容器CA、CB的内部电场变成0而不管存储信息的状态为“0”或“1”，所以信息保持时间可以长。另外，由于电压是直接施加于铁电体薄膜，信息编程电压可以降低。
第二实施例
其次，说明本发明的第二实施例。在基本构造上本实施例与第一实施例类似，不过电容器CA的铁电体薄膜的薄膜厚度与电容器CB的铁电体薄膜的薄膜厚度相比足够大。例如，如果电容器CB的铁电体薄膜的薄膜厚度设定为大约0.1μm，则最好是将电容器CA的铁电体薄膜的薄膜厚度设定为大约0.2-0.3μm，即电容器CA的铁电体薄膜的薄膜厚度为电容器CB的铁电体薄膜的薄膜厚度的2至3倍。
本实施例中的存储器的编程方法基本上与第一实施例相同，不过如果MOSFET的栅极电容很大并且不能忽略半导体侧的电位的影响，则将半导体的电位设置为电浮动状态或于其上施加偏置电压以使其电位设置成为等于两个串联的铁电体电容器的中间电位。
另外，读出方法基本上与第一实施例中的相同，并且端子A设置为开放状态，半导体衬底接地，并且在端子B上施加正电压。如通过出现在电容器CB的金属电极上的电荷Q和电极之间的电压VF所表示的Q-VF特性曲线来表示工作状态，则可得出图3A的特性曲线。
即，首先，在图2A所示的状态“1”中，由于初始时电荷+PrS出现在电容器CB的下部电极上，则如果施加于上部端子的电压为V，就会有±(Q+PrS)的电荷出现在示于图1A的等效电路中的电容器CI的两端，并且在电容器CB的两端上出现电荷±Q。结果，可以得到关系式Q+PrS＝CIVI＝CI(V-VF)，并且可以得到图3A中的直线“1”。因此，如施加上述脉冲电压并返回到0V，则初始时位于位置L的工作点将经过位置P和L′移动到位置M。如图3A所示，如位置M处于第三象限，则电场的方向和极化方向彼此一致，并且即使有剩余极化量也不会被减小。
在上面的说明中，假设了施加的是高编程电压并且工作点沿饱和滞后曲线移动，但在实际读出操作中，如工作点大致到达矫顽电压就已经足够。在此场合，在读出操作之后工作点位于连接位置L和位置M的直线的某处。在图2B所示出的“0”状态中，由于初始时电荷-PrS出现在电容器CB的下部电极上，可得到如图3A所示的直线“0”。因此，如施加上述脉冲电压并返回0V，则初始时位于位置L′的工作点将经过位置Q移动返回到L′。
其次，对于在读出操作执行之后将端子A，B接地以保持信息的场合所得到的特性曲线进行说明。如电容器CB上的电压为VF，而电容器CA上的电压为VF′，则可得到关系式VF+VF′＝0，并且可得到图3B所示的电容器滞后特性曲线。即，如果工作点位于位置L或位置L′，则在两个电容器中的任何一个之中都不会生成内部电场，并且可以理解，剩余极化可以保持很长时间。
如果工作点位于位置M，则在MOSFET的栅电极上将出现与电容器的剩余极化量之间的差值相对应的电荷，并且将电荷量除以栅极电容而得出的电位就可以当作关于电容器CA的铁电性薄膜的去极化场。因此，在一个很长的时间内，电容器CA的剩余极化量将减小并在电容器的剩余极化量变为互相相等时剩余极化量变为稳定。
稳定点是当电压从电容器CB的位置M反转时小环线与纵坐标相交的点。如位置M靠近位置L，则减小的剩余极化量和去极化场两者都小，因此可以预期电容器CA的剩余极化减小时间在现在可获得的器件中为数日以上，而在将来至少为数周。因此，即使读出操作在短时期内频繁执行编程，信息也不会失掉。即，可在长到数日至数周的长时期内执行非破坏性的读出操作。
为了清楚地描述读出功能和保持/存储功能是分离的这种分离型铁电栅极晶体管的特点，将通过只在MOSFET上配置电容器CA而得到与本实施例相同的结构和只配置电容器CB而得到的结构进行比较。在此场合，由于极化特性曲线如图1B所示，通过取代在图3A至3C所使用的参数可在每个电容器的薄膜中都生成强去极化场，如图3C所示，并且剩余极化可由电场减小到0。另一方面，如果使用功能分离型并且电容器的薄膜厚度差很大，则可以使剩余极化和去极化场两者都变得很小。另外，在去极化场为0的稳定状态中，剩余极化不会变为0，而长期存储特性极佳。
第三实施例
图4A至4C为用于说明根据本发明的第三实施例的铁电非易失存储器的构造，其中图4A中示出存储单元结构的透视图，图4B为示出栅电极和接线电极重叠状态的图形平面图，而图4C为等效电路图。
本实施例是通过采用SOI(蓝宝石上硅技术)衬底在高密度下形成第一实施例的结构而取得的。
在由硅衬底和于其上形成的二氧化硅薄膜组成的绝缘衬底31上形成单晶硅薄膜带条32。通过淀积在上述结构上形成介质薄膜33，如二氧化硅薄膜。单晶硅薄膜带条32由在带条方向划分的npn结构组成。在图中，示出一个单元部分，但在实际中配置多个硅带条32。
在每个单元的介质薄膜33上面形成一个由导电材料如多晶硅或Pt组成的矩形栅电极35，用来覆盖作为硅带条32中心部分的p区32b。PZT的铁电体薄膜36，比如，在栅电极35和介质薄膜33上形成。由Pt等材料组成的第一带条形电极37在垂直于硅带条32的方向上在铁电体薄膜36上形成。在此场合，第一带条形电极37形成时横切所有的硅带条并在每个带条中的栅电极35上方通过。
在第一带条形电极37的上表面和侧表面上形成绝缘薄膜38用于防止与下面将描述的第二带条形电极39短路。在与硅带条32平行的方向上在铁电体薄膜36和第一带条形电极37上形成第二带条形电极39。令第一带条形电极37和栅电极35重叠的区域与第二带条形电极39和栅电极35重叠的区域(除第一带条形电极37和第二带条形电极39重叠的区域之外)互相相等。
如图4C中的等效电路所示，在具有上述构造的存储单元中，两个铁电体电容器CA、CB的一侧电极通常与n沟道MOS场效应晶体管的栅电极35共用。另外，MOS场效应晶体管Tr的漏区(或源区)对应于硅带条32的区32a，而其源区(或漏区)对应于硅带条32的区32c。n区32a，32c用作成对位线BL， BL。铁电体电容器CA的另一个电极对应于第二带条形电极39，并且铁电体电容器CB的另一个电极对应于第一带条形电极37。第一带条形电极37用作字线WL，而第二带条形电极39用作板线PL。
字线WL(第一带条形电极37)，成对位线BL， BL(硅带条32的区32a，32c)及板线PL(第二带条形电极39)，比如由行译码器、列译码器和板译码器(图中未示出)提供译码信号。信息编程，存储/保持及读出操作按前述方式作用于由译码器所选择的存储单元。
采用上述构造时，当然可能达到与第一实施例的同样效果，并且因为大量的单元可以以高集成密度集成，所以很适于形成大容量的存储器。
第四实施例
图5A至5C为用于说明根据本发明的第四实施例的铁电非易失存储器的构造，其中图5A为示出存储单元结构的透视图，图5B为示出栅电极和接线电极互相重叠的图形平面图，而图5C为存储单元的等效电路图。本实施例是通过采用SOI(绝缘体上的硅技术)衬底在高密度下形成第二实施例的结构而取得的。
在二氧化硅或类似材料的绝缘衬底41上平行形成多个单晶硅薄膜带条42，并且在上述结构上淀积介质薄膜43。带条42具有在带条方向划分的npn结构。
在每个单元的介质薄膜43上面形成一个由导电材料组成用来覆盖硅带条42的中心p区42b的矩形栅电极45。第一带条形电极47在垂直于硅带条42的方向上在铁电体薄膜46a上形成。另外，第二铁电体薄膜46b在第一铁电体薄膜46a形成，并且第一带条形电极47和第二带条形电极49在第二铁电体薄膜46b上与硅带条42平行形成。
在此场合，将第一带条形电极47和栅电极45重叠的区域与第二带条形电极49和栅电极45重叠的区域(除第一带条形电极47和第二带条形电极49重叠的区域之外)设定为互相相等。然而，由第二带条形电极49构成的电容器的铁电体薄膜的薄膜厚度制作得大于第一带条形电极47构成的电容器的铁电体薄膜的薄膜厚度。
如在图5C示出的等效电路图所示，在具有上述构造的存储单元中，两个铁电体电容器CA、CB的一侧电极通常与n沟道MOS场效应晶体管的栅电极45共用。另外，MOS场效应晶体管Tr的漏区(或源区)对应于硅带条42的区42a，而其源区(或漏区)对应于硅带条42的区42c。n区42a，42c用作成对位线BL， BL。铁电体电容器CA的另一个电极对应于第二带条形电极49，并且铁电体电容器CB的另一个电极对应于第一带条形电极47。第一带条形电极47用作字线WL，而第二带条形电极49用作板线PL。
字线WL(第一带条形电极47)，成对位线BL， BL(硅带条42的区42a，42c)及板线PL(第二带条形电极49)，比如由行译码器、列译码器和板译码器(图中未示出)提供译码信号。信息编程，存储/保持及读出操作按前述方式对由译码器所选择的存储单元执行。
采用上述构造时，当然可能达到与第一实施例同样的效果，并且因为大量的单元可以以高集成密度集成，所以很适于形成大容量的存储器。
其次，示出利用电路模拟器SPICE对具有上述构造的晶体管的特性进行分析而得出的结果。
图6A示出用于工作分析的电路，图6B示出在施加读出脉冲时漏电流的变化情况。
在图6所示的电路中，数据“0”或“1”是通过在端子n2上施加正电压或负电压进行存储，同时开关SW1设置为ON(通)状态，开关SW2设置为OFF(断)状态，并且存储的状态通过将开关SW0设置为OFF(断)状态，将开关SW1设置为ON(通)状态，并将开关SW2设置为ON(通)状态来保持。之后，数据“0”或“1”是通过在端子n0上施加一电压进行读出，同时开关SW1设置为OFF(断)状态，而开关SW2设置为ON(通)状态，并且存储的状态通过将开关SW0设置为OFF(断)状态，将开关SW0设置为ON(通)状态，将开关SW1设置为OFF(断)状态，并将开关SW2设置为OFF(断)状态。从图6B可知，通过测量漏电流可以很容易执行“0”，“1”的读出。
第五实施例
图7A、7B、8A、8B和9为用于说明根据本发明的第五实施例的铁电非易失存储器的读出方法的示图。
在前面描述的第一实施例中，当读出存储单元中所存储的信息时，正电压是施加于端子B，同时端子A保持于电浮动状态。图7A为示出在编程数据为“1”时施加读出电压的状态图，图7B为示出在编程数据为“0”时施加读出电压的状态图。
在此场合，利用如图8A所示的简单脉冲作为读出电压。此时，在编程数据为“0”时在读出操作之后剩余极化保持不变，如图9所示。然而，如编程数据为“1”，即使初始时数据保持于位置L，在读出操作之后数据也将保持于位置M。结果，剩余极化可能减小很多。在此场合，在读出数据“1”之后，可以以适合的频率重复再编程操作。
由于这一原因，在此实施例中，如图8B所示，执行一种通过连续施加低幅值的正电压脉冲和负电压脉冲来读出数据的方法作为另外一种读出方法。负脉冲的电平通常为正脉冲的1/2至1/3。结果，即使编程数据为“1”，在读出操作结束之后保持点实际上返回图9中的位置L，并且可以抑制剩余极化的减小量。另外，如果编程数据为“0”，可通过施加负脉冲减小剩余极化，但是由于负脉冲的绝对值小，所以在编程数据为“0”的场合剩余极化的减小量可抑制为小得可以忽略。
这样，根据本发明，在编程数据为“1”的场合，通过在读出时在端子B上施加正电压脉冲并连续地施加绝对值比正电压脉冲小的负电压脉冲可以抑制剩余极化的减小量。因此，用于读出编程数据“1”的再编程操作几乎不需要，而读出操作可以简化。
本发明并不局限于上述实施例。在上述实施例中，是使用PZT作为铁电体电容器的铁电体材料，但这并非限制性的，可以使用任何其他的铁电体材料。两个连接于MOS场效应晶体管栅电极上的铁电体电容器的铁电体薄膜的薄膜厚度可以互相相等，也可以不同，但其组成材料必须采用同样的材料，并且其面积必须互相相等。
另外，场效应晶体管并不一定限于MOS类型，也可以采用栅极绝缘薄膜代替栅极氧化物薄膜的MIS型。同样，硅带条32，42不限于npn结构，而可以采用如图10和11所示的pnp结构的硅带条32′，42′，只要它们可组成p沟道晶体管。此外，对本发明可进行各种改变而不脱离其技术范围。
如上所述，根据本发明，两个具有实际上相同的剩余极化量的铁电体电容器连接于MOS或MIS场效应晶体管的栅电极以形成存储单元结构，并且电容器的铁电体薄膜是在相对场效应晶体管的栅电极在互相相对方向上极化以存储信息。因此，由于电压是直接施加于铁电体薄膜，信息编程电压可以降低，并且不会在晶体管沟道区的半导体表面诱生由铁电体薄膜的极化所造成的电荷，而且由于在信息存储之后在稳定状态下两个铁电体电容器的内部电场变为0，信息的保持时间可以很长。
另外，在读出信息时，在将正电压脉冲施加于位于电容器的栅电极的相对侧的端子之一同时另一端子保持电浮动状态之后，施加具有绝对值小于正电压脉冲的负电压脉冲以便在对编程数据“1”的读出操作之后剩余极化的减小量可以得到抑制，从而可以简化读出操作。
对于专业技术人士其他的优点和改进是显而易见的。因此，本发明的更广阔方面不限于上面所描述的具体细节和代表性的实施例。所以，在不脱离后附的权利要求及其等效物所定义的普遍发明概念的精神和范围的情况下可进行各种改进。

Claims (13)

1.一种具有每一个存储单元都是利用铁电体薄膜的极化来存储信息的铁电非易失存储器，所述各存储单元的特征在于其构成包括：场效应晶体管(Tr)，电极之一与所述场效应晶体管(Tr)的栅电极连接的第一铁电体电容器(CB)，以及电极之一与所述场效应晶体管(Tr)的栅电极连接并且剩余极化量与所述第一铁电体电容器(CB)相等的第二铁电体电容器(CA)，所述第二铁电体电容器(CA)相对所述场效应晶体管(Tr)的栅电极的极化方向与所述第一铁电体电容器(CB)的极化方向相反。
2.如权利要求1的铁电非易失存储器，其特征在于所述场效应晶体管(Tr)是MOS类型和MIS类型中的一种。
3.如权利要求1的铁电非易失存储器，其特征在于所述第一和第二铁电体电容器(CB、CA)的构成材料及面积相同，并且其铁电体薄膜的薄膜厚度设定为彼此相等。
4.如权利要求1的铁电非易失存储器，其特征在于所述第一和第二铁电体电容器(CB、CA)的构成材料及面积相同，并且其铁电体薄膜的薄膜厚度设定为彼此不同。
5.一种铁电非易失存储器，其特征在于包括多个在绝缘衬底(31)上形成的带条状平行单晶硅薄膜(32)，每个带条在带条方向上是分开的并且所述单晶硅薄膜(32)具有第一导电类型的第一半导体区(32a)、第二导电类型的第二半导体区(32b)和第一导电类型的第三半导体区(32c)构成的结结构；用于覆盖所述单晶硅薄膜的介质薄膜(33)；在所述介质薄膜上形成的用于至少覆盖沿所述单晶硅薄膜带条配置于结结构的中心的第二半导体区的多个栅电极(35)；在所述介质薄膜和栅电极上形成的铁电体薄膜(36)；其上表面和侧表面由绝缘薄膜覆盖并且配置于所述铁电体薄膜之上而在垂直于所述单晶硅薄膜带条的方向上在所述栅电极的上方通过的多个第一条带形电极(37)；以及配置于所述铁电体薄膜和第一条带形电极之上而在平行于所述单晶硅薄膜带条的方向上在栅电极的上方通过的多个第二条带形电极(39)；并且所述第一条带形电极(37)和所述栅电极(35)的重叠区面积等于所述第二条带形电极(39)和所述栅电极(35)互相重叠并且其间无所述第一条带形电极(37)插入的面积。
6.一种铁电非易失存储器，其特征在于包括多个在绝缘衬底(41)上形成的带条状平行单晶硅薄膜(42)，每个带条在带条方向上是分开的，并且所述单晶硅薄膜(42)具有第一导电类型的第一半导体区(42a)、第二导电类型的第二半导体区(42b)和第一导电类型的第三半导体区(42c)构成的结结构；用于覆盖所述单晶硅薄膜(42)的介质薄膜(43)；在所述介质薄膜上形成的用于至少覆盖沿所述单晶硅薄膜带条配置于结结构的中心的第二半导体区的多个栅电极(45)；在所述介质薄膜和栅电极上形成的第一铁电体薄膜(46a)；配置于所述第一铁电体薄膜之上而在垂直于所述单晶硅薄膜带条的方向上在所述栅电极的上方通过的多个第一条带形电极(47)；在所述第一条带形电极和栅电极上形成的第二铁电体薄膜(46b)；以及配置于所述第二铁电体薄膜之上而在平行于所述单晶硅薄膜带条的方向上在所述栅电极的上方通过的多个第二条带形电极(49)；并且所述第一条带形电极(47)和所述栅电极(45)的重叠区面积等于所述第二条带形电极(49)和所述栅电极(45)互相重叠并且其间无第一条带形电极(47)插入区的面积。
7.如权利要求5或6的铁电非易失存储器，其特征在于第一导电类型为n型，第二导电类型为p型，并且所述单晶硅薄膜(32，42)具有npn结构。
8.如权利要求5或6的铁电非易失存储器，其特征在于第一导电类型为p型，第二导电类型为n型，并且所述单晶硅薄膜(32′，42′)具有pnp结构。
9.一种铁电非易失存储器的存储/保持方法，该铁电非易失存储器具有的各存储单元包含场效应晶体管(Tr)，电极之一与场效应晶体管的栅电极连接的第一铁电体电容器(CB)，以及电极之一与场效应晶体管的栅电极连接并且剩余极化量与第一铁电体电容器相等的第二铁电体电容器(CA)；其特征在于其构成步骤包括通过将第二铁电体电容器(CA)的另一个电极接地和对第一铁电体电容器(CB)的另一个电极施加电压，使第一和第二铁电体电容器的铁电体薄膜相对场效应晶体管的栅电极在彼此相反方向上极化；以及将第一铁电体电容器(CB)的另一个电极设置为0V。
10.一种铁电非易失存储器的读出方法，该铁电非易失存储器具有的各存储单元包含场效应晶体管(Tr)，电极之一与场效应晶体管的栅电极连接的第一铁电体电容器(CB)，以及电极之一与场效应晶体管(Tr)的栅电极连接并且剩余极化量与第一铁电体电容器(CB)相等并且其中信息是依靠使第一和第二铁电体电容器的铁电体薄膜相对场效应晶体管的栅电极在彼此相反方向上极化而存储的第二铁电体电容器(CA)；其特征在于其构成步骤包括使第二铁电体电容器(CA)的另一个电极处于电浮动状态；将正电压脉冲施加于第一铁电体电容器(CB)的另一个电极；并且将绝对值比正电压脉冲小的负电压脉冲施加于第一铁电体电容器(CB)的另一个电极。
11.如权利要求10的铁电非易失存储器的读出方法，其特征在于还包括在所述确定所存储的信息之后将第一和第二铁电体电容器(CB、CA)的另一个电极置于0V。
12.一种铁电非易失存储器的读出方法，该铁电非易失存储器具有的各存储单元包含场效应晶体管(Tr)，电极之一与场效应晶体管(Tr)的栅电极连接的第一铁电体电容器(CB)，以及电极之一与场效应晶体管(Tr)的栅电极连接并且剩余极化量与第一铁电体电容器相等并且其中信息是依靠使第一和第二铁电体电容器(CB、CA)的铁电体薄膜相对场效应晶体管(Tr)的栅电极在彼此相反方向上极化而存储的第二铁电体电容器(CA)；其特征在于其构成步骤包括使第二铁电体电容器(CA)的另一个电极处于电浮动状态；将连续的正和负电压脉冲施加于第一铁电体电容器(CB)的另一个电极，其中负电压脉冲的绝对值小于正电压脉冲的绝对值。
13.如权利要求12的铁电非易失存储器的读出方法，其特征在于负电压脉冲电平为正电压脉冲电平的1/2至1/3。
CNB991183193A 1998-08-28 1999-08-27 铁电非易失存储器中的存储器结构及其读出方法 Expired - Fee Related CN1220985C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP242856/1998 1998-08-28
JP24285698 1998-08-28
JP13851499A JP3239109B2 (ja) 1998-08-28 1999-05-19 強誘電体不揮発性メモリとその読み出し方法
JP138514/1999 1999-05-19

Publications (2)

Publication Number Publication Date
CN1246709A CN1246709A (zh) 2000-03-08
CN1220985C true CN1220985C (zh) 2005-09-28

Family

ID=26471521

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB991183193A Expired - Fee Related CN1220985C (zh) 1998-08-28 1999-08-27 铁电非易失存储器中的存储器结构及其读出方法

Country Status (7)

Country Link
US (2) US6188600B1 (zh)
EP (1) EP0982779B1 (zh)
JP (1) JP3239109B2 (zh)
KR (1) KR100335791B1 (zh)
CN (1) CN1220985C (zh)
DE (1) DE69937523D1 (zh)
TW (1) TW428308B (zh)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3390704B2 (ja) 1999-08-26 2003-03-31 株式会社半導体理工学研究センター 強誘電体不揮発性メモリ
JP2001358310A (ja) * 2000-06-12 2001-12-26 Matsushita Electric Ind Co Ltd 半導体記憶装置
JP2002015588A (ja) * 2000-06-27 2002-01-18 Matsushita Electric Ind Co Ltd 半導体記憶装置及びその駆動方法
EP1187140A3 (en) * 2000-09-05 2002-09-11 Matsushita Electric Industrial Co., Ltd. Method for driving semiconductor memory
US6720596B2 (en) 2000-10-17 2004-04-13 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for driving the same
JP2002270786A (ja) * 2001-03-09 2002-09-20 Mitsubishi Electric Corp 半導体装置およびその製造方法
TW571403B (en) * 2001-06-22 2004-01-11 Matsushita Electric Ind Co Ltd Semiconductor device and the driving method
US6574134B1 (en) * 2002-01-18 2003-06-03 Macronix International Co., Ltd. Non-volatile ferroelectric capacitor memory circuit having nondestructive read capability
DE50212506D1 (de) * 2002-02-25 2008-08-28 Infineon Technologies Ag Verfahren zum Auslesen des Inhalts einer Speicherzelle zum Speichern von Daten
US7282401B2 (en) 2005-07-08 2007-10-16 Micron Technology, Inc. Method and apparatus for a self-aligned recessed access device (RAD) transistor gate
US7867851B2 (en) 2005-08-30 2011-01-11 Micron Technology, Inc. Methods of forming field effect transistors on substrates
JP2007123528A (ja) * 2005-10-27 2007-05-17 Sanyo Electric Co Ltd メモリ
US7602001B2 (en) 2006-07-17 2009-10-13 Micron Technology, Inc. Capacitorless one transistor DRAM cell, integrated circuitry comprising an array of capacitorless one transistor DRAM cells, and method of forming lines of capacitorless one transistor DRAM cells
US7772632B2 (en) 2006-08-21 2010-08-10 Micron Technology, Inc. Memory arrays and methods of fabricating memory arrays
US7589995B2 (en) 2006-09-07 2009-09-15 Micron Technology, Inc. One-transistor memory cell with bias gate
JP2008153479A (ja) * 2006-12-19 2008-07-03 Rohm Co Ltd 強誘電体電界効果トランジスタを備える半導体装置及びこれを用いた半導体集積回路装置
US8467169B2 (en) 2007-03-22 2013-06-18 Research In Motion Rf, Inc. Capacitors adapted for acoustic resonance cancellation
US7936553B2 (en) * 2007-03-22 2011-05-03 Paratek Microwave, Inc. Capacitors adapted for acoustic resonance cancellation
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
KR101162729B1 (ko) * 2007-07-30 2012-07-05 삼성전자주식회사 전기장센서의 센싱감도향상방법, 전기장 센서를 채용한저장장치, 및 그 정보재생방법
CN101266832B (zh) * 2008-03-31 2010-06-02 清华大学 一种铁电存储器数据读出加速装置及方法
CN101271728B (zh) * 2008-04-22 2011-05-11 清华大学 一种抑制小信号干扰的铁电存储器存储阵列结构
US8194387B2 (en) 2009-03-20 2012-06-05 Paratek Microwave, Inc. Electrostrictive resonance suppression for tunable capacitors
US8958233B2 (en) * 2011-10-18 2015-02-17 Micron Technology, Inc. Stabilization of resistive memory
JP5613188B2 (ja) * 2012-02-13 2014-10-22 株式会社東芝 プログラマブルロジックスイッチ
US8867256B2 (en) * 2012-09-25 2014-10-21 Palo Alto Research Center Incorporated Systems and methods for writing and non-destructively reading ferroelectric memories
US10475738B2 (en) * 2016-12-27 2019-11-12 United Microelectronics Corp. Multi-threshold voltage semiconductor device
US11335391B1 (en) * 2020-10-30 2022-05-17 Ferroelectric Memory Gmbh Memory cell arrangement and method thereof
US11527551B2 (en) * 2020-10-30 2022-12-13 Ferroelectric Memory Gmbh Memory cell arrangements and methods thereof
WO2022094814A1 (zh) * 2020-11-04 2022-05-12 华为技术有限公司 一种铁电存储器及存储设备

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2788265B2 (ja) * 1988-07-08 1998-08-20 オリンパス光学工業株式会社 強誘電体メモリ及びその駆動方法，製造方法
JP3169599B2 (ja) * 1990-08-03 2001-05-28 株式会社日立製作所 半導体装置、その駆動方法、その読み出し方法
JP3021614B2 (ja) 1990-11-06 2000-03-15 オリンパス光学工業株式会社 メモリ素子
JP3407204B2 (ja) * 1992-07-23 2003-05-19 オリンパス光学工業株式会社 強誘電体集積回路及びその製造方法
JPH06119793A (ja) * 1992-10-07 1994-04-28 Matsushita Electric Ind Co Ltd 読み出し専用記憶装置
US5523964A (en) 1994-04-07 1996-06-04 Symetrix Corporation Ferroelectric non-volatile memory unit
JPH07122661A (ja) * 1993-10-27 1995-05-12 Olympus Optical Co Ltd 強誘電体メモリ装置
JP3319869B2 (ja) * 1993-06-24 2002-09-03 三菱電機株式会社 半導体記憶装置およびその製造方法
WO1995026570A1 (fr) * 1994-03-29 1995-10-05 Olympus Optical Co., Ltd. Dispositif a memoire ferro-electrique
JPH08180673A (ja) 1994-12-27 1996-07-12 Nec Corp 強誘電体メモリセル及びそのアクセス装置
US5969380A (en) * 1996-06-07 1999-10-19 Micron Technology, Inc. Three dimensional ferroelectric memory
US6046929A (en) * 1998-04-06 2000-04-04 Fujitsu Limited Memory device with two ferroelectric capacitors per one cell

Also Published As

Publication number Publication date
JP3239109B2 (ja) 2001-12-17
JP2000138351A (ja) 2000-05-16
EP0982779A3 (en) 2000-05-17
KR20000017596A (ko) 2000-03-25
EP0982779A2 (en) 2000-03-01
KR100335791B1 (ko) 2002-05-09
TW428308B (en) 2001-04-01
US20010000688A1 (en) 2001-05-03
CN1246709A (zh) 2000-03-08
US6188600B1 (en) 2001-02-13
EP0982779B1 (en) 2007-11-14
DE69937523D1 (de) 2007-12-27
US6362500B2 (en) 2002-03-26

Similar Documents

Publication Publication Date Title
CN1220985C (zh) 铁电非易失存储器中的存储器结构及其读出方法
US6714435B1 (en) Ferroelectric transistor for storing two data bits
US5877977A (en) Nonvolatile memory based on metal-ferroelectric-metal-insulator semiconductor structure
TW454338B (en) Ferroelectric non-volatile memory device
KR100663310B1 (ko) 불휘발성 메모리
DE102015015854A1 (de) Ferroelektrische Multi-Level-Speicherzelle für eine integrierte Schaltung
US20090315088A1 (en) Ferroelectric memory using multiferroics
JPH06504409A (ja) メモリセル装置およびその作動方法
KR100265061B1 (ko) 단일 트랜지스터형 강유전체 메모리의 데이터 라이팅방법
US6373743B1 (en) Ferroelectric memory and method of operating same
WO2000077855A1 (en) Ferroelectric field effect transistor, memory utilizing same, and method of operating same
US20040057319A1 (en) Ferroelectric transistor for storing two data bits
CN1347156A (zh) 半导体存储器
CN1156852C (zh) 读出和储存存储单元中铁电晶体管状态的方法和存储矩阵
EP1168454B1 (en) Nonvolatile semiconductor memory
JPH07202138A (ja) 強誘電体記憶素子
Yang et al. Fabrication of one-transistor-capacitor structure of nonvolatile TFT ferroelectric RAM devices using Ba (Zr 0.1 Ti 0.9) O 3 gated oxide film
KR100322742B1 (ko) 비파괴 읽기 씨모스 트랜지스터 강유전체 메모리 및 그 작동방법
Horita et al. Nondestructive readout of ferroelectric-gate field-effect transistor memory with an intermediate electrode by using an improved operation method
JPH06282996A (ja) 強誘電体ゲートトランジスタメモリセルの駆動方法
Yoon et al. Write and read-out operations of novel 1T2C-type ferroelectric memory cells with an array structure
Ogasawara et al. Fabrication and characterization of 1T2C-type ferroelectric memory cell
Saiki et al. Fabrication of SBT-based Ferroelectric Thin Films for Low Voltage Operation of Ferroelectric-gate FET
KR20050038297A (ko) 강유전 반도체를 이용한 １ｔ１ｃ 비휘발성 메모리

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050928

Termination date: 20090928