WO2022094814A1 - 一种铁电存储器及存储设备 - Google Patents

一种铁电存储器及存储设备 Download PDF

Info

Publication number
WO2022094814A1
WO2022094814A1 PCT/CN2020/126589 CN2020126589W WO2022094814A1 WO 2022094814 A1 WO2022094814 A1 WO 2022094814A1 CN 2020126589 W CN2020126589 W CN 2020126589W WO 2022094814 A1 WO2022094814 A1 WO 2022094814A1
Authority
WO
WIPO (PCT)
Prior art keywords
ferroelectric
ferroelectric memory
source
gate
basic unit
Prior art date
Application number
PCT/CN2020/126589
Other languages
English (en)
French (fr)
Inventor
许俊豪
景蔚亮
卜思童
方亦陈
吴颖
侯朝昭
谭万良
张恒
张瑜
Original Assignee
华为技术有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 华为技术有限公司 filed Critical 华为技术有限公司
Priority to KR1020237017812A priority Critical patent/KR20230093493A/ko
Priority to PCT/CN2020/126589 priority patent/WO2022094814A1/zh
Priority to EP20960276.2A priority patent/EP4227999A4/en
Priority to CN202080105312.2A priority patent/CN116195378A/zh
Publication of WO2022094814A1 publication Critical patent/WO2022094814A1/zh
Priority to US18/311,598 priority patent/US20230276636A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2253—Address circuits or decoders
    • G11C11/2255—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2253—Address circuits or decoders
    • G11C11/2257—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2259—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2273—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2275—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2293—Timing circuits or methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/20—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/20—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/50—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the boundary region between the core and peripheral circuit regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

本申请提供一种铁电存储器及存储设备，用于提高存储单元的集成度和微缩能力，进而减小该铁电存储器的面积。所述铁电存储器包括至少一个基本单元，所述至少一个基本单元中的基本单元包括多个铁电电容和第一晶体管；其中，所述第一晶体管包括第一栅极、第一沟道、以及位于所述第一沟道两端的第一源极和第一漏极，所述多个铁电电容的一极均形成于所述第一栅极上。

Description

一种铁电存储器及存储设备 技术领域
本申请涉及数据存储技术领域，尤其涉及一种铁电存储器及存储设备。
背景技术
目前，动态随机存取存储器(dynamic random access memory，DRAM)已成为高性能运算不可或缺的主要存储器，每年市场对于DRAM的容量需求都呈指数增长。但是，DRAM在工艺上只能实现14nm节点的微缩，对于更大容量的存储需求，只能使用多个DRAM芯片的叠加来实现，这样会造成整个存储器的面积、成本和功耗都较大的问题。因此，铁电随机存储器(ferroelectric random access memory，FRAM)应用而生，铁电随机存储器也可称为铁电存储器，是利用铁电材料在电场作用下极化方向发生改变的原理制作的一种存储器，具有读写速率快、功耗低和面积小等优点。
现有技术中，如图1所示，铁电存储器中的存储单元通常是采用铁电电容与晶体管的漏极(drain，D)串联的结构，即采用1T1C(1 transistor-1 capacity)的结构，图1中的S表示源极(source)、G表示栅极(gate)，FE表示铁电介质。这种结构虽然具有高耐久性和低操作电压的优势，但是微缩能力是有限的，从而很难适用于14nm以下的工艺节点。
发明内容
本申请提供一种铁电存储器及存储设备，用于提高存储单元的集成度和微缩能力，进而减小该铁电存储器的面积。
为达到上述目的，本申请采用如下技术方案：
第一方面，提供一种铁电存储器，该铁电存储器包括至少一个基本单元，该至少一个基本单元中的基本单元包括多个铁电电容和第一晶体管，第一晶体管可以是全环栅晶体管，比如，第一晶体管为垂直纳米线晶体管；其中，第一晶体管包括第一栅极、第一沟道、以及位于第一沟道两端的第一源极和第一漏极，第一栅极可以处于浮置状态(floating)，即第一栅极无导线外引呈悬空状态，第一沟道CH1可以为柱状，该多个铁电电容的一极均形成于第一栅极上。
上述技术方案中，该铁电存储器中的每个基本单元包括一个第一晶体管和多个铁电电容，第一晶体管包括第一栅极、第一沟道、以及位于第一沟道两端的第一源极和第一漏极，多个铁电电容的一极形成于第一晶体管包括的第一栅极上，这样使得每个铁电电容可以等效为一个存储单元，也即是，在一个第一晶体管上可以集成多个存储单元，从而提高了多个存储单元的集成度和微缩能力，进而减小该铁电存储器的面积。
在第一方面的一种可能的实现方式中，该铁电存储器还包括位线、源线和多条字线，第一源极与该源线相连，第一漏极与该位线相连，该多个铁电电容的另一极分别与该多条字线相连。上述可能的实现方式中，通过分别在位线、源线和字线上施加不同的电压，即可实现对该多个铁电电容形成的存储单元的读写。
在第一方面的一种可能的实现方式中，该铁电存储器还包括第一电压线、第二电 压线和多条第三电压线，第一源极与第一电压线相连，第一漏极与第二电压线相连，该多个铁电电容的另一极分别与该多条第三电压线相连。上述可能的实现方式中，通过分别在第一电压线、第二电压线和多条第三电压线上施加不同的电压，即可实现对该多个铁电电容形成的存储单元的读写。
在第一方面的一种可能的实现方式中，该多个铁电电容的该一极为第一栅极，也即是，直接以第一栅极作为多个铁电电容的一极。上述可能的实现方式中，通过将以第一栅极直接作为多个铁电电容的一极，可以进一步减小该多个铁电电容形成的存储单元的微缩能力。
在第一方面的一种可能的实现方式中，该多个铁电电容包括至少一个第一电容和至少一个第二电容，该至少一个第一电容和至少一个第二电容分别形成于第一栅极的相背设置的两个表面，比如，至少一个第一电容形成于第一栅极靠近第一源极的表面，该至少一个第二电容形成于第一栅极远离第一源极的表面。上述可能的实现方式中，通过将多个铁电电容分别形成于第一栅极的相背设置的两个表面，可以使第一晶体管上集成更多数量的铁电电容，也即是，在一个第一晶体管上集成更多数量的存储单元，从而进一步提高多个存储单元的集成度。
在第一方面的一种可能的实现方式中，该多个铁电电容和第一晶体管设置于金属布线层中，即通过后道工艺形成该铁电存储器，从而可以通过同一个工艺形成该铁电存储器和各种控制器。上述可能的实现方式中，可以简化形成该铁电存储器的工艺，与存储器实现更好的集成，同时还可以降低该铁电存储器的面积。
在第一方面的一种可能的实现方式中，该铁电存储器还包括第二晶体管；其中，第二晶体管包括第二栅极、第二沟道、以及位于第二沟道两端的第二源极和第二漏极，第二源极与第一栅极相连，第二漏极与第一漏极相连，第二栅极用于接收控制信号。上述可能的实现方式中，当对该多个铁电电容形成的存储单元读数据时，可以通过控制该控制信号导通第二晶体管，以对第二晶体管的第二栅极进行预充电。
在第一方面的一种可能的实现方式中，该至少一个基本单元包括第一基本单元和第二基本单元，第一基本单元与第二基本单元位于同一层中；示例性的，当第一基本单元和第二基本单元位于同一层时，第一基本单元的源线SL和位线BL可以分别与第二基本单元的源线SL和位线BL相连，或者第一基本单元的源线SL和位线BL可以分别与第二基本单元的源线SL和位线BL相连。上述可能的实现方式中，上述共用源线SL或位线BL的方式，可以降低源线SL或位线BL的连线数量，保证版图面积开销较小，同时共用源线SL或位线BL可以降低制作成本，但是读写带宽由单层的存储单元阵列决定，不能通过多层堆叠方式来扩展读写带宽。
在第一方面的一种可能的实现方式中，该至少一个基本单元包括第一基本单元和第二基本单元，第一基本单元与第二基本单元可以通过堆叠设置于不同层中；示例性的，当第一基本单元与第二基本单元层叠设置时，第一基本单元的源线SL与第二基本单元的源线SL可以复用，或者该铁电存储器还包括设置于第一基本单元与第二基本单元之间的隔离层。上述可能的实现方式中，通过层叠设置，可以保证版图面积开销较小，且通过设置隔离层堆叠的方式还可以扩展读写带宽，读写带宽与堆叠层数可以成正比。
在第一方面的一种可能的实现方式中，该多个铁电电容对应形成多个存储单元，当向该多个存储单元中的目标存储单元中写数据时，第一源极和第一漏极之间的电压差等于0，该目标存储单元对应的铁电电容的另一极与第一漏极之间的电压差的绝对值等于第一指定电压。上述可能的实现方式中，能够实现目标存储单元的写数据，且当第一源极和第一漏极之间的电压差等于0时，可以抑制写操作的泄露电流。
在第一方面的一种可能的实现方式中，该多个铁电电容中除该目标存储单元之外的目标存储单元对应的铁电电容的另一极与第一漏极极均处于浮置状态或者二者之间的电压差的绝对值小于二分之一的第一指定电压或者。上述可能的实现方式中，能够在写数据过程中，保证未被选中的存储单元的状态不受影响。
在第一方面的一种可能的实现方式中，该多个铁电电容形成多个存储单元，当向该多个存储单元中的目标存储单元中读数据时，第一源极的偏置电压为0，第一漏极的偏置电压为第二指定电压，该目标存储单元对应的铁电电容的另一极的偏置电压为第三指定电压；可选的，在读数据后还可以对目标存储单元的数据进行回写。上述可能的实现方式中，能够实现目标存储单元的读数据，同时在读数据完成后能够保证目标存储单元中的数据在读操作前后保持一致。
在第一方面的一种可能的实现方式中，该多个存储单元中除该目标存储单元之外的存储单元对应的铁电电容的另一极处于浮置状态或者接地。上述可能的实现方式中，能够在读数据过程中，保证未被选中的基本单元中的存储单元的状态不受影响。
第二方面，提供一种铁电存储器，该铁电存储器包括至少一个基本单元，该至少一个基本单元中的基本单元包括多个铁电电容和第一晶体管，第一晶体管可以是全环栅晶体管，比如，第一晶体管为垂直纳米线晶体管；其中，第一晶体管包括第一栅极、第一沟道、以及位于第一沟道两端的第一源极和第一漏极，第一栅极可以处于浮置状态(floating)，即第一栅极无导线外引呈悬空状态，第一沟道CH1可以为柱状，该多个铁电电容的一极均形成于第一源极或第一漏极中的一极上。上述技术方案中，通过将该多个铁电电容的一极形成于第一源极或第一漏极中的一极上，使得每个铁电电容可以等效为一个存储单元，也即是，在一个第一晶体管上可以集成多个存储单元，从而提高了多个存储单元的集成度和微缩能力，进而减小该铁电存储器的面积。
在第二方面的一种可能的实现方式中，该多个铁电电容的另一极分别耦合至多条源线或多条位线；比如，若该多个铁电电容的一极均形成于第一源极上，该铁电存储器还包括多条源线、位线和字线，第一栅极与该字线相连，第一漏极与该位线相连，该多个铁电电容的另一极分别耦合至该多条源线相连；或者，若该多个铁电电容的一极均形成于第一漏极上，该铁电存储器还包括多条位线、源线和字线，第一栅极与该字线相连，第一源极与该源线相连，该多个铁电电容的另一极分别耦合至该多条位线上。上述可能的实现方式中，通过分别在位线、源线和字线上施加不同的电压，即可实现对该多个铁电电容形成的存储单元的读写。
在第二方面的一种可能的实现方式中，该多个铁电电容的一极为第一源极，也即是，直接以第一源极作为多个铁电电容的一极；或者，该多个铁电电容的一极为第一漏极，也即是，直接以第一漏极作为多个铁电电容的一极。上述可能的实现方式中，通过将以第一源极或第一漏极直接作为多个铁电电容的一极，可以进一步减小该多个 铁电电容形成的存储单元的微缩能力。
第三方面，提供一种存储设备，该存储设备包括：电路板、以及与电路板连接的铁电存储器，铁电存储器为第一方面、第一方面的任一项可能的实现方式、或者第二方面所提供的铁电存储器。
第四方面，提供一种存储设备，该存储设备包括控制器和铁电存储器，该控制器用于控制该铁电存储器的读写，该铁电存储器为第一方面、第一方面的任一项可能的实现方式、或者第二方面所提供的铁电存储器。
可以理解地是，上述提供的任一种存储设备和与计算机一起使用的非瞬时性计算机可读存储介质等包含了上文所提供的铁电存储器的相同或相对应的特征，因此，其所能达到的有益效果可参考上文所提供的对应的集成电路中的有益效果，此处不再赘述。
附图说明
图1为现有技术中提供的一种存储单元的结构示意图；
图2为本申请实施例提供的一种存储装置的结构示意图；
图3为本申请实施例提供的一种铁电存储器的结构示意图；
图4为本申请实施例提供的另一种铁电存储器的结构示意图；
图5为本申请实施例提供的又一种铁电存储器的结构示意图；
图6为本申请实施例提供的另一种铁电存储器的结构示意图；
图7为本申请实施例提供的又一种铁电存储器的结构示意图；
图8为本申请实施例提供的另一种铁电存储器的结构示意图；
图9为本申请实施例提供的另一种铁电存储器的结构示意图；
图10为本申请实施例提供的又一种铁电存储器的结构示意图；
图11为本申请实施例提供的控制电路的连接示意图；
图12为本申请实施例提供的一种读数据时的电荷示意图；
图13为本申请实施例提供的另一种读数据时的电荷示意图；
图14为本申请实施例提供的又一种读数据时的电荷示意图；
图15为本申请实施例提供的一种预充电的示意图；
图16为本申请实施例提供的另一种铁电存储器的结构示意图；
图17是本申请实施例提供的一种读写数据时的施加电压的示意图。
具体实施方式
下文将详细论述各实施例的制作和使用。但应了解，本申请提供的许多适用发明概念可实施在多种具体环境中。所论述的具体实施例仅仅说明用以实施和使用本说明和本技术的具体方式，而不限制本申请的范围。
除非另有定义，否则本文所用的所有科技术语都具有与本领域普通技术人员公知的含义相同的含义。
各电路或其它组件可描述为或称为“用于”执行一项或多项任务。在这种情况下，“用于”用来通过指示电路/组件包括在操作期间执行一项或多项任务的结构(例如电路系统)来暗指结构。因此，即使当指定的电路/组件当前不可操作(例如未打开)时，该电路/组件也可以称为用于执行该任务。与“用于”措辞一起使用的电路/组件包括硬 件，例如执行操作的电路等。
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行描述。在本申请中，“至少一个”是指一个或者多个，“多个”是指两个或两个以上。“和/或”，描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B的情况，其中A，B可以是单数或者复数。字符“/”一般表示前后关联对象是一种“或”的关系。“以下至少一项(个)”或其类似表达，是指的这些项中的任意组合，包括单项(个)或复数项(个)的任意组合。例如，a，b或c中的至少一项(个)，可以表示：a，b，c，a和b，a和c，b和c或a、b和c，其中a、b和c可以是单个，也可以是多个。另外，在本申请的实施例中，“第一”、“第二”等字样并不对数量和次序进行限定。
需要说明的是，本申请中，“示例性的”或者“例如”等词用于表示作例子、例证或说明。本申请中被描述为“示例性的”或者“例如”的任何实施例或设计方案不应被解释为比其他实施例或设计方案更优选或更具优势。确切而言，使用“示例性的”或者“例如”等词旨在以具体方式呈现相关概念。
本申请的技术方案可以应用于采用铁电存储器的各种存储系统中，比如，本申请的技术方案可以应用于计算机中，还可以应用于包括存储器的存储系统中、或者包括处理器和存储器的存储系统中，该处理器可以为中央处理器(central processing unit，CPU)、人工智能(artificial intelligence，AI)处理器、数字信号处理器(digital signal processor)和神经网络处理器等。示例性的，图2为本申请实施例提供的一种存储系统的结构示意图，该存储系统可以包括铁电存储器。可选的，该存储系统还可以包括CPU、缓存器(cache)和控制器等。其中，该CPU、缓存器、控制器和铁电存储器可以集成在一起，铁电存储器可以通过控制器与该缓存器耦合，以及通过该缓存器和该CPU相耦合。
图3为本申请实施例提供的一种铁电存储器的结构示意图，该铁电存储器包括至少一个基本单元，至少一个基本单元中的每个基本单元包括第一晶体管T1和多个铁电电容C，多个铁电电容C的数量可以为n，n为正整数。在本申请实施例中，第一晶体管T1包括第一栅极G1、第一沟道CH1、以及位于第一沟道CH1两端的第一源极1和第一漏极2，多个铁电电容C的一极a均形成于第一栅极G1上。图3中以多个铁电电容C的数量n等于4为例进行说明，每个基本单元的结构也可以称为1TnC结构。
其中，第一晶体管1可以是全环栅(gate-all-around，GAA)晶体管，第一栅极G1可以处于浮置状态(floating)，即第一栅极G1无导线外引呈悬空状态，第一沟道CH1可以为柱状。在实际应用中，第一晶体管T1也可以是其他结构或类型的晶体管，本申请实施例对此不作具体限制。本申请实施例中仅以第一晶体管T1为GAA晶体管为例进行说明。
另外，多个铁电电容C中的每个铁电电容包括两个极(其中一极为a、另一极为b)，以及位于这两个极a、b之间的铁电介质c，该铁电介质c可以采用铁电材料，比如，该铁电材料可以为锆酸铪(HfZrO 2)等。多个铁电电容C的一极a均形成于第一栅极G1上可以是指：直接以第一栅极G1作为多个铁电电容C的一极a；或者，在第一栅极G1上形成一个金属板，该金属板作为多个铁电电容C的一极a。
在本申请实施例中，该铁电存储器中的每个基本单元包括一个第一晶体管T1和多个铁电电容C，第一晶体管T1包括第一栅极G1、第一沟道CH1、以及位于第一沟道CH1两端的第一源极1和第一漏极2，多个铁电电容C的一极a形成于第一晶体管T1包括的第一栅极G1上，这样使得每个铁电电容可以等效为一个存储单元，也即是，在一个第一晶体管T1上可以集成多个存储单元，从而提高了多个存储单元的集成度和微缩能力，进而减小该铁电存储器的面积。
可选的，如图4所示，多个铁电电容C中可以包括至少一个第一电容C1和至少一个第二电容C2，至少一个第一电容C1和至少一个第二电容C2分别形成于第一栅极G1的相背设置的两个表面。比如，至少一个第一电容C1形成于第一栅极G1靠近第一源极1的表面，至少一个第二电容C2形成于第一栅极G1远离第一源极1的表面。图4中以多个铁电电容C的数量n等于8为例进行说明。通过将多个铁电电容C分别形成于第一栅极G1的相背设置的两个表面，可以使第一晶体管T1上集成更多数量的铁电电容，也即是，在一个第一晶体管T1上集成更多数量的存储单元，从而进一步提高多个存储单元的集成度。
进一步的，如图5中的(a)所示，至少一个基本单元中的每个基本单元还可以包括第一电压线L1、第二电压线L2和多条第三电压线L3。其中，第一源极1与第一电压线L1相连，第一漏极2与第二电压线L2相连，多个铁电电容C的另一极b分别与多条第三电压线L3相连，即一个铁电电容的另一极b与一条第三电压线L3相连。可选的，第一电压线L1与第二电压线L2平行，第二电压线L2与多条第三电压线L3垂直。需要说明的是，图5中以多个铁电电容C形成于第一栅极G1的一个表面为例进行说明，对于多个铁电电容C形成于第一栅极G1的相背设置的两个表面同样适用。
在一种示例中，如图5中的(a)所示，第一电压线L1可以为源线(source line，SL)，第二电压线L2可以为位线(bit line，BL)，第三电压线L3可以为字线(word line，WL)，第一电压线L1与第三电压线L3不接触，比如，第一电压线L1与第三电压线L3可以位于不同的层中。下文中均以第一电压线L1为源线SL、第二电压线L2为位线BL、第三电压线L3为字线WL为例进行说明。图5中的(b)为本申请实施例提供的一个基本单元的等效电路图，多条字线WL分别表示为WL1至WLn。
需要说明的是，这里的源线SL可以理解为另一种位线BL，即源线SL的作用与位线BL的作用类似，同时与一个源线SL和一个位线BL连接的多个存储单元，可通过该源线SL和该位线BL选择。
进一步的，当至少一个基本单元包括多个基本单元时，这多个基本单元可以位于同一层中，也可以通过堆叠设置于不同层中。下面以至少一个基本单元包括第一基本单元和第二基本单元为例进行说明。
在第一种的实施例中，当第一基本单元和第二基本单元位于同一层时，如图6所示，第一基本单元的源线SL和位线BL可以分别与第二基本单元的源线SL和位线BL相连；或者，当第一基本单元和第二基本单元位于同一层时，如图7所示，第一基本单元的多条字线WL可以分别与第二基本单元的多条字线WL相连。进一步的，当至少一个基本单元包括两个以上的基本单元时，如图8所示，通过上述描述的两种方式可以形成包括存储单元阵列的铁电存储器，该存储单元阵列中可以包括多行和多列的 存储单元。
在第二种实施例中，如图9所示，当第一基本单元和第二基本单元通过堆叠设置于不同层时，第一基本单元的源线SL与第二基本单元的源线SL可以复用，即第一基本单元和第二基本单元共用同一条源线SL，也可以替换为第一基本单元和第二基本单元共用同一条位线BL；或者，如图10所示，当第一基本单元和第二基本单元通过堆叠设置于不同层时，该铁电存储器还包括设置于第一基本单元与第二基本单元之间的隔离层，从而每个基本单元具有独立的源线SL、位线BL和字线WL。上述共用源线SL或位线BL的方式，可以降低源线SL或位线BL的连线数量，保证版图面积开销较小，同时共用源线SL或位线BL可以降低制作成本，但是读写带宽由单层的存储单元阵列决定，不能通过多层堆叠方式来扩展读写带宽。上述设置隔离层的方式，同样可以保证版图面积开销较小，且通过堆叠方式可以扩展读写带宽，读写带宽与堆叠层数可以成正比。
进一步的，当至少一个基本单元包括多个基本单元时，通过结合上述两种实施例中不同基本单元之间的组合方式，可以得到堆叠设置的多层存储单元阵列，从而进一步的提高铁电存储器中多个存储单元的集成度和微缩能力，减小该铁电存储器的面积。通过实际测量得到，上述铁电存储器中提供的存储单元阵列可实现最小存储单元面积为4F 2，基于堆叠结构的铁电存储器可以实现的微缩等效存储单元面积为2F 2、1.33F 2或1F 2等。
进一步的，如图11中的(a)和(b)所示，当通过堆叠方式形成三维堆叠的铁电存储器时，不同层中基本单元的BL(比如，BL0和BL1)可以连接至同一BL控制器和灵敏放大器等，不同层中基本单元的SL(比如，SL0和SL1)可以连接至同一SL控制器，比如，通过金属走线和通孔实现不同层中的SL连接和BL连接。另外，不同层中的WL可以相互独立，比如，不同层中的WL(比如，WL0和WL1)连接至具有选通功能的WL控制电路中。另外，该铁电存储器可以位于金属布线层，即通过后道工艺形成该铁电存储器，从而可以通过同一个工艺形成该铁电存储器和各种控制器。
对于上述几种不同的铁电存储器，分别通过对应的控制器在源线SL、位线BL和多个字线WL上施加不同的电压(也可以替换为在第一源极1、第一漏极2和多个铁电电容C的另一极b上施加不同的电压)，均可以实现对该多个铁电电容C构成的多个存储单元的读写，即向该多个存储单元写数据或者读数据。
具体的，当向一个基本单元形成的多个存储单元中的目标存储单元写数据时，可以将该基本单元中的SL与BL设置为等电位，即二者电压差为0(比如，在SL与BL上分别施加相同的电压)，这样可以抑制写操作的泄露电流；同时，在目标存储单元对应的WL上施加电压，以使目标存储单元对应的WL与BL之间的电压差的绝对值等于第一指定电压Vw。如图12中的(a)所示，若目标存储单元对应的WL与BL之间的电压差等于Vw(比如，在SL与BL上分别施加0电位、在目标存储单元对应的WL上施加V W)，则目标存储单元中的铁电介质c被正极化，目标存储单元被写为“0”状态；如图12中的(b)所示，若目标存储单元对应的WL与BL之间的电压差等于-Vw(比如，在SL与BL上分别施加V W、在目标存储单元对应的WL上施加0电位)，则目标存储单元中的铁电介质c被负极化，目标存储单元被写为“1”状态。
此外，在写数据过程中，对于该基本单元中该多个存储单元中除目标存储单元之外的其他存储单元，可以将该其他存储单元对应的WL与BL之间的电压差的绝对值设置为小于1/2Vw，这样可以保证该其他存储单元的状态保持不变。对于至少一个基本单元中不需要写数据的其他基本单元，可以将该其他基本单元中的SL、BL和多条WL均设置为1/2Vw，或者使该其他基本单元中的SL、BL和多条WL处于浮置状态，这样可以避免对未选中的存储单元造成误写。
具体的，当向一个基本单元形成的多个存储单元中的目标存储单元读数据时，需要在读数据之前先对第一栅极G1进行预充电，即将第一栅极G1充电至某个电位，然后再执行读数据的操作，即将该基本单元中的SL设置为0电位，将BL设置为第二指定电压V BLR，将目标存储单元对应的WL设置为V WLR。
如图13中的(a)所示，若目标存储单元中的数据为“0”，则目标存储单元中的铁电介质c的正极化被加强，此时靠近铁电介质c的第一栅极G1处吸引力部分正电荷，靠近第一沟道CH1的第一栅极G1处感应出少量负电荷，从而在第一沟道CH1的表面感应少量正电荷，进而读出低电流，即读出数据“0”。图13中的(b)为读数据“0”时对应的铁电介质c的极化状态的示意图，V表示目标存储单元对应的WL上的施加电压，P表示对应的铁电介质c的极化强度，Q0表示极化电荷的改变量。
如图14中的(a)所示，若目标存储单元中的数据为“1”，则目标存储单元中的铁电介质c的负极化被削弱或者转变为正极化状态，此时第一栅极G1中被负极化状态铁电所束缚的大量负电荷被释放，在靠近第一沟道CH1的第一栅极G1处感应出大量负电荷，从而在第一沟道CH1的表面感应大量正电荷，进而读出高电流，即读出数据“1”。图14中的(b)为读数据“1”时对应的铁电介质c的极化状态的示意图，V表示目标存储单元对应的WL上的施加电压，P表示对应的铁电介质c的极化强度，Q1表示极化电荷的改变量。
此外，在读数据过程中，对于该基本单元中该多个存储单元中除目标存储单元之外的其他存储单元，可以将该其他存储单元对应的WL接地或者设置为浮置状态，这样可以保证该其他存储单元的状态保持不变。对于至少一个基本单元中不需要读数据的其他基本单元，可以将该其他基本单元中的SL和BL均设置为0电位，这样可以保证对未选中的基本单元不产生泄露电流。
需要说明的是，上述读数据的过程是通过破坏铁电的极化状态，以调制第一栅极G1的电位，从而调制第一晶体管T1的读出电流的方式来实现的，因此是破坏性读取。在读出目标存储单元中的数据之后，还可以通过写数据恢复对应的目标存储单元中的数据，即通过数据回写的方式保证目标存储单元中的存储状态不丢失。
进一步的，对第一栅极G1进行预充电可以包括以下几种不同的方式，下面分别对这几种不同的方式进行详细描述。
第一种、如图15中的(a)所示，每个基本单元还包括第二晶体管T2，第二晶体管T2包括第二栅极G2、第二源极3和第二漏极4，第二源极3与第一栅极G1相连，第二漏极4与第一漏极2相连，第二栅极G2用于接收控制信号，通过该控制信号导通第二晶体管T2，以对第一栅极G1进行预充电。其中，第二晶体管T2可以与第一晶体管T1具有相同的结构类似，比如，第二晶体管T2也可以是GAA晶体管，本申请实施例对此不作具体 限制。
第二种、如图15中的(b)所示，在写数据过程中，通过设置SL与BL为不同的电位，即SL与BL不等电位，使得第一晶体管T1产生泄露电流，从而通过该泄露电流对第一栅极G1进行预充电。
第三种、如图15中的(c)所示，通过辅助位实现第一栅极G1的电中性，以等效于第一栅极G1的预充电，即每个存储单元(简称为存储位)对应设置有一个对应的辅助存储单元(简称为辅助位)，且二者的存储状态相反，比如，若一个存储单元中存储数据“1”，则对应的辅助存储单元中的存储数据“1”，若一个存储单元中存储数据“0”，则对应的辅助存储单元中的存储数据“0”。
第四种、如图15中的(d)所示，在第一栅极G1上串接一个非线性的两端选择器(比如，开关或者二极管)，通过连通该两端选择器(比如，闭合开关或者导通二极管)对第一栅极G1进行预充电。
示例性的，当每个基本单元还包括第一种预充电方式中的第二晶体管T2时，该基本单元的结构可以称为2TnC结构。如图16所示，通过将这种2TnC结构的基本单元进行组合，也可以得到三维堆叠的铁电存储器。另外，在三维堆叠的铁电存储器中，可以将同一层中所有的SL连接在一起，以及将同一层中所有的第二栅极G2通过同一控制线CTL连接在一起。需要说明的是，组合2TnC结构的基本单元的方式与上文中的所描述的组合1TnC结构的基本单元方式类似，本申请实施例在此不再赘述。
具体的，如图17所示，对于2TnC结构的基本单元，当向该基本单元形成的多个存储单元中的目标存储单元写数据时，在CTL上施加一定的电压，打开第二晶体管T2，以将BL上的电位传递至第一栅极G1，此时SL可以设置为1/2Vw。若BL上的电位为-1/2Vw，目标存储单元对应的WL的电压为正电压(比如，1/2Vw)，则可进行数据“0”的写入；若BL上的电位为1/2Vw，目标存储单元对应的WL的电压为负电压(比如，-1/2Vw)，则可进行数据“1”的写入。在写数据“0”或“1”时，第二晶体管T2一直处于关闭状态。图17中的BL0和G10分别表示写数据“0”时对应的BL和G1的电压，BL1和G11分别表示写数据“1”时对应的BL和G1的电压，Vdd表示固定的电源电压电压，Vth表示第二晶体管T2的阈值电压。
具体的，如图17所示，对于2TnC结构的基本单元，在向该基本单元形成的多个存储单元中的目标存储单元读数据之前，对第一栅极G1进行预充电时，可以在CTL上施加一定的电压，打开第二晶体管T2，以将BL上的电位(即第二晶体管T2的阈值电压Vth)传递到第一栅极G1，SL和目标存储单元对应的WL上的电位也设置为Vth。此时，通过预充电操作可以将第一栅极G1的电位拉升到Vth。
如图17所示，当向该基本单元形成的多个存储单元中的目标存储单元读数据时，关闭第二晶体管T2。此外，将SL的电位设置为VR_SL，将目标存储单元对应的WL的电位设置为VR_WL。若此时目标存储单元中存储的是数据“0”，则铁电极化状态不发生反转，第二晶体管T2被打开，BL上的电位从Vth逐步抬升到一定电位；若此时目标存储单元中存储的是数据“1”，则铁电极化状态发生反转，第二晶体管T2关闭，BL上的电位仍然保持Vth。这样就可以根据数据“0”和“1”对应下的BL电位的高低，对应的读出数据“0”和“1”VR_SL:“0”表示读数据时BL的电压。上述读取过程也是破坏性读取，在 读出数据之后可以对所读取的目标存储单元进行重新写入，以保证目标存储单元中的存储状态不发生变化。
本申请实施例提供的铁电存储器中，上述对该铁电存储器中的存储单元进行读写方法中，若选中的目标存储单元为同WL或者同BL的多个存储单元，则通过上述读写方法同样可实现对同WL或者同BL的多个存储单元并行的写数据或读数据，从而可以大大提高该铁电存储器的读写效率。
此外，上述实施例中的铁电存储器中，均包括多个电容C的一极a被形成于第一晶体管T1的第一栅极G1上的结构。在其他可选择的实施例中，基于图1中的第一晶体管T1结构，所述多个电容C的一极a也可以形成在第一晶体管T1的第一源极1或第一漏极2上。比如，铁电存储器包括至少一个基本单元，至少一个基本单元中的每个基本单元包括第一晶体管和多个铁电电容，多个铁电电容的数量可以为n，n为正整数。在本申请实施例中，第一晶体管包括第一栅极、第一沟道、以及位于第一沟道两端的第一源极和第一漏极。多个铁电电容的一极均形成于第一源极或第一漏极上。换句话说，在本申请实施例中，铁电存储器中的基本单元中的第一晶体管的第一栅极或第一源极上，采用与上述实施例相似的方式，形成有多个铁电电容，每个铁电电容的另一极连接一条位线或者一条源线。从而形成一个基本单元中的一个晶体管的源极或者漏极通过铁电电容与多个位线或者源线耦合的结构。
在本申请实施例中，所述多个铁电电容形成于第一源极或形成于第一漏极上的方式，所述基本单元与源线、位线和字线的连接方式，以及在这种方式下的多个基本单元之间的组合方式，均与上文中所描述的所述多个铁电电容形成于第一栅极上、基本单元与源线、位线和字线的连接方式、以及多个基本单元之间的组合方式类似，具体可以参照上述实施例中详细方式，或者基于需求进行设定。
基于此，本申请实施例还提供一种存储设备，该存储设备包括电路板、以及与电路板连接的铁电存储器，该铁电存储器可以为上文所提供的任一种铁电存储器。其中，该电路板可以为印制电路板(printed circuit board，PCB)，当然电路板还可以为柔性电路板(FPC)等，本实施例对电路板不作限制。可选的，该存储设备为计算机、手机、平板电脑、可穿戴设备和车载设备等不同类型的用户设备或者终端设备；该存储设备还可以为基站等网络设备。
可选的，该存储设备还包括封装基板，该封装基板通过焊球固定于印刷电路板PCB上，该铁电存储器通过焊球固定于封装基板上。
基于此，本申请实施例还提供一种存储设备，该存储设备包括控制器和铁电存储器，该控制器用于控制该铁电存储器中的读写，该铁电存储器可以为上文所提供的任一种铁电存储器。
需要说明的是，关于三维铁电存储器的相关描述，具体可以参见上述图2-图11中关于铁电存储器的描述，本申请实施例在此不再赘述。
最后应说明的是：以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何在本申请揭露的技术范围内的变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims (18)

  1. 一种铁电存储器，其特征在于，所述铁电存储器包括至少一个基本单元，所述至少一个基本单元包括多个铁电电容和第一晶体管；
    其中，所述第一晶体管包括第一栅极、第一沟道、以及位于所述第一沟道两端的第一源极和第一漏极，
    所述多个铁电电容的一极均形成于所述第一栅极上。
  2. 根据权利要求1所述的铁电存储器，其特征在于，所述铁电存储器还包括位线、源线和多条字线，所述第一源极与所述源线相连，所述第一漏极与所述位线相连，所述多个铁电电容的另一极分别与所述多条字线相连。
  3. 根据权利要求1所述的铁电存储器，其特征在于，所述铁电存储器还包括第一电压线、第二电压线和多条第三电压线，所述第一源极与所述第一电压线相连，所述第一漏极与所述第二电压线相连，所述多个铁电电容的另一极分别与所述多条第三电压线相连。
  4. 根据权利要求1-3任一项所述的铁电存储器，其特征在于，所述多个铁电电容的所述一极为所述第一栅极。
  5. 根据权利要求1-4任一项所述的铁电存储器，其特征在于，所述多个铁电电容包括至少一个第一电容和至少一个第二电容，所述至少一个第一电容形成于所述第一栅极靠近所述第一源极的表面，所述至少一个第二电容形成于所述第一栅极远离所述第一源极的表面。
  6. 根据权利要求1-5任一项所述的铁电存储器，其特征在于，所述多个铁电电容和所述第一晶体管设置于金属布线层中。
  7. 根据权利要求1-6任一项所述的铁电存储器，其特征在于，所述铁电存储器还包括第二晶体管；
    其中，所述第二晶体管包括第二栅极、第二沟道、以及位于所述第二沟道两端的第二源极和第二漏极，所述第二源极与所述第一栅极相连，所述第二漏极与所述第一漏极相连，所述第二栅极用于接收控制信号。
  8. 根据权利要求1-7任一项所述的铁电存储器，其特征在于，所述至少一个基本单元包括第一基本单元和第二基本单元，所述第一基本单元与所述第二基本单元层叠设置。
  9. 根据权利要求8所述的铁电存储器，其特征在于，所述第一基本单元与所述第二基本单元之间设置有隔离层。
  10. 根据权利要求1-9任一项所述的铁电存储器，其特征在于，所述多个铁电电容对应形成多个存储单元，当向所述多个存储单元中的目标存储单元中写数据时，所述第一源极和所述第一漏极之间的电压差等于0，所述目标存储单元对应的铁电电容的另一极与所述第一漏极之间的电压差的绝对值等于第一指定电压。
  11. 根据权利要求10所述的铁电存储器，其特征在于，所述多个铁电电容中除所述目标存储单元之外的目标存储单元对应的铁电电容的另一极与所述第一漏极均处于浮置状态或者二者之间的电压差的绝对值小于二分之一的所述第一指定电压或者。
  12. 根据权利要求1-11任一项所述的铁电存储器，其特征在于，所述多个铁电电容形成多个存储单元，当向所述多个存储单元中的目标存储单元中读数据时，所述第一源极的偏置电压为0，所述第一漏极的偏置电压为第二指定电压，所述目标存储单元对应的铁电电容的另一极的偏置电压为第三指定电压。
  13. 根据权利要求12所述的铁电存储器，其特征在于，所述多个存储单元中除所述目标存储单元之外的存储单元对应的铁电电容的另一极处于浮置状态或者接地。
  14. 一种铁电存储器，其特征在于，所述铁电存储器包括至少一个基本单元，所述至少一个基本单元包括多个铁电电容和第一晶体管；
    其中，所述第一晶体管包括第一栅极、第一沟道、以及位于所述第一沟道两端的第一源极和第一漏极，
    所述多个铁电电容的一极均形成于所述第一栅极、第一源极或所述第一漏极中的一极上。
  15. 根据权利要求14所述的铁电存储器，其特征在于，所述多个铁电电容的另一极分别耦合至多条源线或多条位线。
  16. 根据权利要求14或15所述的铁电存储器，其特征在于，所述多个铁电电容的一极为所述第一源极；或者，所述多个铁电电容的一极为所述第一漏极。
  17. 一种存储设备，其特征在于，所述存储设备包括：电路板、以及与所述电路板连接的铁电存储器，所述铁电存储器为权利要求1-16任一项所述的铁电存储器。
  18. 一种存储设备，其特征在于，所述存储设备包括控制器和铁电存储器，所述控制器用于控制所述铁电存储器的读写，所述铁电存储器为权利要求1-16任一项所述的铁电存储器。
PCT/CN2020/126589 2020-11-04 2020-11-04 一种铁电存储器及存储设备 WO2022094814A1 (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020237017812A KR20230093493A (ko) 2020-11-04 2020-11-04 강유전체 메모리 및 저장 장치
PCT/CN2020/126589 WO2022094814A1 (zh) 2020-11-04 2020-11-04 一种铁电存储器及存储设备
EP20960276.2A EP4227999A4 (en) 2020-11-04 2020-11-04 FERROELECTRIC MEMORY AND MEMORY ARRANGEMENT
CN202080105312.2A CN116195378A (zh) 2020-11-04 2020-11-04 一种铁电存储器及存储设备
US18/311,598 US20230276636A1 (en) 2020-11-04 2023-05-03 Ferroelectric memory and storage device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2020/126589 WO2022094814A1 (zh) 2020-11-04 2020-11-04 一种铁电存储器及存储设备

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US18/311,598 Continuation US20230276636A1 (en) 2020-11-04 2023-05-03 Ferroelectric memory and storage device

Publications (1)

Publication Number Publication Date
WO2022094814A1 true WO2022094814A1 (zh) 2022-05-12

Family

ID=81456845

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2020/126589 WO2022094814A1 (zh) 2020-11-04 2020-11-04 一种铁电存储器及存储设备

Country Status (5)

Country Link
US (1) US20230276636A1 (zh)
EP (1) EP4227999A4 (zh)
KR (1) KR20230093493A (zh)
CN (1) CN116195378A (zh)
WO (1) WO2022094814A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023241295A1 (zh) * 2022-06-15 2023-12-21 华为技术有限公司 一种铁电存储器和铁电存储器的制作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1059798A (zh) * 1990-08-03 1992-03-25 株式会社日立制作所 半导体存贮器件及其操作方法
CN1246709A (zh) * 1998-08-28 2000-03-08 半导体理工学研究中心股份有限公司 铁电非易失存储器中的存储器结构及其读出方法
CN1316086A (zh) * 1998-07-08 2001-10-03 因芬尼昂技术股份公司 FeRAM装置
US6327172B1 (en) * 1999-05-19 2001-12-04 Semiconductor Technology Academic Research Center Ferroelectric non-volatile memory device
JP2012204394A (ja) * 2011-03-23 2012-10-22 Asahi Kasei Electronics Co Ltd 半導体装置及びその製造方法
CN108110007A (zh) * 2017-11-03 2018-06-01 中国科学院微电子研究所 铁电存储器及其访问方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1059798A (zh) * 1990-08-03 1992-03-25 株式会社日立制作所 半导体存贮器件及其操作方法
CN1316086A (zh) * 1998-07-08 2001-10-03 因芬尼昂技术股份公司 FeRAM装置
CN1246709A (zh) * 1998-08-28 2000-03-08 半导体理工学研究中心股份有限公司 铁电非易失存储器中的存储器结构及其读出方法
US6327172B1 (en) * 1999-05-19 2001-12-04 Semiconductor Technology Academic Research Center Ferroelectric non-volatile memory device
JP2012204394A (ja) * 2011-03-23 2012-10-22 Asahi Kasei Electronics Co Ltd 半導体装置及びその製造方法
CN108110007A (zh) * 2017-11-03 2018-06-01 中国科学院微电子研究所 铁电存储器及其访问方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP4227999A4 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023241295A1 (zh) * 2022-06-15 2023-12-21 华为技术有限公司 一种铁电存储器和铁电存储器的制作方法

Also Published As

Publication number Publication date
CN116195378A (zh) 2023-05-30
US20230276636A1 (en) 2023-08-31
KR20230093493A (ko) 2023-06-27
EP4227999A1 (en) 2023-08-16
CN116195378A8 (zh) 2023-08-01
EP4227999A4 (en) 2023-11-22

Similar Documents

Publication Publication Date Title
US10679685B2 (en) Shared bit line array architecture for magnetoresistive memory
TWI775315B (zh) 混合式記憶體裝置
JP7137477B2 (ja) データキャッシング
US7426130B2 (en) Ferroelectric RAM device and driving method
KR100849794B1 (ko) 강유전체 소자를 적용한 반도체 메모리 장치
US7233536B2 (en) Semiconductor memory device having memory cells to store cell data and reference data
JP2019513279A (ja) Ｆｅｒａｍ−ｄｒａｍハイブリッドメモリ
EP0364813A2 (en) Semiconductor memory device with memory cells including ferroelectric capacitors
CN101877241B (zh) 半导体存储设备
US11562782B2 (en) Fixed voltage sensing in a memory device
JP6945061B2 (ja) 自己参照メモリ・デバイス
US20120294071A1 (en) Spin-Torque Transfer Magneto-Resistive Memory Architecture
JP2008108355A (ja) 強誘電体半導体記憶装置及び強誘電体半導体記憶装置の読み出し方法
US20230276636A1 (en) Ferroelectric memory and storage device
TWI741599B (zh) 積體電路、半導體元件及其操作方法
US9672911B2 (en) Static random access memory (SRAM) with programmable resistive elements
JP3181311B2 (ja) 半導体記憶装置
KR20040051680A (ko) 전류 이득 트랜지스터의 크기 조절을 통해 기준 전압을생성하는 강유전체 메모리 장치
JP2005503632A (ja) 強誘電体メモリおよびその動作方法
WO2023169075A1 (zh) 读写电路、读写方法以及铁电存储器
JP3067200B2 (ja) 半導体記憶装置
TWI760122B (zh) 多閘極鐵電記憶體以及記憶體陣列裝置
WO2022160292A1 (zh) 铁电存储器及存储设备
WO2024000197A1 (zh) 存储阵列及其制作方法、存储器、电子设备
WO2024001574A1 (zh) 存储器和存取方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20960276

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 202080105312.2

Country of ref document: CN

ENP Entry into the national phase

Ref document number: 2020960276

Country of ref document: EP

Effective date: 20230509

ENP Entry into the national phase

Ref document number: 20237017812

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE