CN108110007A - 铁电存储器及其访问方法 - Google Patents

铁电存储器及其访问方法 Download PDF

Info

Publication number
CN108110007A
CN108110007A CN201711075318.6A CN201711075318A CN108110007A CN 108110007 A CN108110007 A CN 108110007A CN 201711075318 A CN201711075318 A CN 201711075318A CN 108110007 A CN108110007 A CN 108110007A
Authority
CN
China
Prior art keywords
ferroelectric
ferroelectric memory
effect transistor
field
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711075318.6A
Other languages
English (en)
Inventor
朱正勇
朱慧珑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201711075318.6A priority Critical patent/CN108110007A/zh
Publication of CN108110007A publication Critical patent/CN108110007A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors

Abstract

本发明提供了一种铁电存储器及其访问方法。该铁电存储器包括：场效应晶体管，形成于衬底上，场效应晶体管包括栅极、栅介质层和源/漏极；并联设置的多个铁电电容，各铁电电容包括顺序层叠的上电极、铁电薄膜和下电极，各下电极与栅极串联或通过辅助电容器与源/漏极串联。申请人发现在向与场效应晶体管串联的铁电电容施加逐渐增大的偏压时，并联设置的各铁电电容中铁电薄膜的极化方向会依次发生偏转，从而当并联设置的铁电电容为N个时，通过设计编程电压能够写入该N个铁电电容的极化状态所对应的不同(M，N‑M)态，M选自0、1、2……、N，并借助晶体管将这些(M，N‑M)态读出，实现了铁电存储器件的多位存储。

Description

铁电存储器及其访问方法
技术领域
本发明涉及半导体技术领域，具体而言，涉及一种铁电存储器及其访问方法。
背景技术
基于浮栅或电荷俘获基理的存储器在擦写过程中，载流子需要在较高电场(栅电压大于5V)下隧穿越过栅介质，因此给电路设计提出挑战，并且限制了器件的工作寿命。基于极化翻转的铁电存储器件由于只需要较小的擦写电压，并且不涉及隧穿机制，因此能避免上述相关问题。
现有技术中的铁电存储器件主要是通过两种不同极化状态来存储“0”和“1”信息，一般情况下，基于1个存储单元只能存储一个字节(即“0”和“1”)信息，增加每个存储单元的存储容量，将会相应提高存储密度，降低存储器的成本。
因此，现有技术中亟需提供一种能够实现多位存储的铁电存储器件。
发明内容
本发明的主要目的在于提供一种铁电存储器及其访问方法，以提供一种能够实现多位存储的铁电存储器件。
为了实现上述目的，根据本发明的一个方面，提供了一种铁电存储器，包括：场效应晶体管，形成于衬底上，场效应晶体管包括栅极、栅介质层和源/漏极；并联设置的多个铁电电容，各铁电电容包括顺序层叠的上电极、铁电薄膜和下电极，各下电极与栅极串联或通过辅助电容器与源/漏极串联。
进一步地，同一铁电电容中铁电薄膜的极化方向一致，不同铁电电容中铁电薄膜的极化方向相同或不同。
进一步地，形成铁电薄膜的材料为铪基铁电氧化物，铪基铁电氧化物为掺有锆、硅、铝、钇、钆、锶和镧中任一种或多种的氧化铪。
进一步地，铁电薄膜的厚度为1～10nm。
进一步地，形成上电极和/或下电极的材料独立地选自TiN和TaN。
进一步地，上电极和/或下电极的厚度为1～10nm。
进一步地，场效应晶体管为平面金属氧化物场效应晶体管、鳍式场效应晶体管或环栅纳米线场效应晶体管。
进一步地，各下电极通过辅助电容器与源/漏极串联，且辅助电容器为金属电极-介质层-金属电极的三层结构。
根据本发明的另一方面，提供了一种铁电存储器的访问方法，铁电存储器为上述的铁电存储器，铁电存储器中铁电电容的上电极与字线相连接，铁电电容的下电极与铁电存储器中场效应晶体管的栅极串联，铁电存储器中场效应晶体管的漏极与位线相连接，铁电存储器中场效应晶体管的源极接地，访问方法包括：在写入操作中，通过字线向铁电存储器中场效应晶体管的栅极施加偏压，以改变铁电电容的极化状态，并使源/漏极之间的电阻态改变；以及在读取操作中，通过位线向源/漏极之间施加恒定的电位差，并测量源/漏极之间的电流值，以获得源/漏极之间的电阻态，并根据电阻态获得极化状态。
进一步地，铁电存储器包括n个铁电电容，在写入操作中，若偏压位于第一阈值范围Vt1～Vt2，则在铁电存储器中写入(0，n)态；若偏压位于第二阈值范围Vt2～Vt3，则在铁电存储器中写入(1，n-1)态；……；若偏压位于第m阈值范围Vtm～Vtm+1，且Vtm大于Vt3，则在铁电存储器中写入(m，n-m)态，其中，m为小于n的正整数；……；若偏压位于第n阈值范围Vtn～Vtn+1，且第n阈值范围为最大阈值范围，则在铁电存储器中写入(n，0)态。
根据本发明的另一方面，提供了一种铁电存储器的访问方法，铁电存储器为上述的铁电存储器，铁电存储器中铁电电容的上电极与位线相连接，铁电电容的下电极通过铁电存储器中的辅助电容器与源/漏极串联，铁电存储器中场效应晶体管的栅极与字线相连接，铁电存储器中场效应晶体管的源极接地，访问方法包括：在写入操作中，通过字线向铁电存储器中场效应晶体管的栅极施加大于开启电压的偏压，以使场效应晶体管开启，然后通过位线向场效应晶体管的源/漏极施加偏压，以改变铁电电容的极化状态，并使铁电电容和辅助电容器上存储的电荷量发生变化；以及在读取操作中，在场效应晶体管的开启状态下通过位线向源/漏极之间施加恒定的电位差，并测量源/漏极之间的电流响应，以获得铁电电容和辅助电容器中的电荷存储量，并根据电荷存储量获得铁电极化状态。
进一步地，铁电存储器包括n个铁电电容，在写入操作中，若偏压位于第一阈值范围Vt1～Vt2，则在铁电存储器中写入(0，n)态；若偏压位于第二阈值范围Vt2～Vt3，则在铁电存储器中写入(1，n-1)态；……；若偏压位于第m阈值范围Vtm～Vtm+1，且Vtm大于Vt3，则在铁电存储器中写入(m，n-m)态，其中，m为小于n的正整数；……；若偏压位于第n阈值范围Vtn～Vtn+1，且第n阈值范围为最大阈值范围，则在铁电存储器中写入(n，0)态。
应用本发明的技术方案，提供了一种铁电存储器包括场效应晶体管和铁电电容的铁电存储器，上述铁电电容为多个且并联设置，各铁电电容包括顺序层叠的上电极、铁电薄膜和下电极，且各下电极与栅极串联设置或通过辅助电容器与源/漏极串联，通过设计编程电压，能够在各铁电电容写入两种不同极化状态，申请人发现在向与场效应晶体管串联的铁电电容施加逐渐增大的偏压时，并联设置的各铁电电容中铁电薄膜的极化方向会依次发生偏转，从而当并联设置的铁电电容为N个时，通过设计编程电压能够写入该N个铁电电容的极化状态所对应的不同(M，N-M)态，M选自0、1、2……、N，并借助晶体管将这些(M，N-M)态读出，实现了铁电存储器件的多位存储。
除上面所描述的目的、特征和优点之外，本发明还有其它的目的、特征和优点。下面将参照图，对本发明作进一步详细的说明。
附图说明
构成本发明的一部分的说明书附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1示出了本发明实施方式所提供的一种铁电存储器的剖面结构示意图；以及
图2示出了本发明实施方式所提供的另一种铁电存储器的剖面结构示意图；
图3示出了图1所示的铁电存储器在写入不同的存储状态时偏压VGS与ID的关系曲线。
其中，上述附图包括以下附图标记：
10、衬底；20、源/漏极；30、栅极；40、栅介质层；50、铁电电容；510、上电极；520、铁电薄膜；530、下电极；60、辅助电容器。
具体实施方式
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本发明。
为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
正如背景技术中所介绍的，现有技术中亟需提供一种能够实现多位存储的铁电存储器件。本发明的发明人针对上述问题进行研究，提出了一种铁电存储器，如图1和2所示，包括：场效应晶体管和并联设置的多个铁电电容50，场效应晶体管形成于衬底10上，场效应晶体管包括栅极30和源/漏极20；各铁电电容50包括顺序层叠的上电极510、铁电薄膜520和下电极530，各下电极530与栅极30串联或通过辅助电容器60与源/漏极20串联。
上述铁电存储器件中由于铁电电容为多个且并联设置，各铁电电容包括顺序层叠的上电极、铁电薄膜和下电极，且各下电极与栅极串联设置或通过辅助电容器与源/漏极串联，通过设计编程电压，能够在各铁电电容写入两种不同极化状态，申请人发现在向与场效应晶体管串联的铁电电容施加逐渐增大的偏压时，并联设置的各铁电电容中铁电薄膜的极化方向会依次发生偏转，从而当并联设置的铁电电容为N个时，通过设计编程电压能够写入该N个铁电电容的极化状态所对应的不同(M，N-M)态，M选自0、1、2……、N，并借助晶体管将这些(M，N-M)态读出，实现了铁电存储器件的多位存储。上述编程电压通过现有技术中的常规设计即可实现，在此不再赘述。
在本发明的上述铁电存储器中，并联设置的铁电电容50与场效应晶体管之间可以有多种连接关系，由于外部偏压不能直接施加在铁电电容50的上下电极，需要给铁电电容50串联一个辅助电容器，因此在一种优选的实施方式中，上述铁电存储器中的下电极530需要通过辅助电容器60与源/漏极20串联，如图2所示；而在另一种优选的实施方式中，上述铁电存储器中的下电极530直接与栅极30串联，如图1所示，能够直接串联的原因是因为上述铁电存储器中的栅极30、栅介质层40以及与栅介质层40接触的形成于衬底表面的沟道能够构成等效电容，具有电容特性，从而无需在铁电电容50与场效应晶体管之间再设置辅助电容器。
在本发明的上述铁电存储器中，铁电电容50是通过将上电极510、铁电薄膜520和下电极530顺序层叠，并根据需要进行退火处理而得到的，且通过限制铁电薄膜的几何尺寸能够实现上述单个铁电薄膜520中的自发极化方向保持一致。为了使上述铁电薄膜520具有较好的工艺兼容性，优选地，形成该铁电薄膜520的材料为铪基铁电氧化物，铪基氧化物为掺有锆、硅、铝、钇、钆、锶和镧中任一种或多种的氧化铪，优选地，该类型的铁电薄膜520的厚度为1～10nm。除此以外，形成铁电薄膜520的材料还可以利用其他铁电材料，如PZT、BaTiO3、BiFeO3和有机铁电材料等，本领域技术人员可以根据现有技术对形成上述铁电薄膜520的材料进行合理选取。
在本发明的上述铁电存储器中，为改善铪基氧化物的铁电特性，优选地，形成上述下电极层320的材料为TiN和/或TaN，但并不局限于上述优选的种类，本领域技术人员也可以根据现有技术对形成上述上电极510和下电极530的材料进行合理选取；并且，优选地，上述上电极510和/或下电极530的厚度为1～10nm。
在本发明的上述铁电存储器中，本领域技术人员可以采用现有技术中常规的任一种场效应晶体管如平面金属氧化物半导体场效应晶体管(MOSFET)、鳍式场效应晶体管(FinFET)或环栅纳米线场效应晶体管(GAA-FET)等。优选地，上述场效应晶体管中的栅介质层40包括依次远离衬底10的SiO2中间层和高介电常数绝缘介质层，通过在常规SiO2作为栅氧层的基础上再增加一层具有高介电常数的材料层，能够增强晶体管的栅级控制能力并减小栅极漏电，提高开关速度并降低能耗。本领域技术人员可以根据现有技术对上述高介电常数绝缘介质进行合理选取，优选地，形成上述高k介质层的材料选自HfO2、La2O3和Al2O3中的任一种或多种。
根据本发明的另一个方面，提供了一种铁电存储器的访问方法，采用铁电存储器为上述如图1所示的铁电存储器，该铁电存储器中铁电电容50的上电极510与字线相连接，铁电电容50的下电极530与铁电存储器中场效应晶体管的栅极30串联，铁电存储器中场效应晶体管的漏极与位线相连接，铁电存储器中场效应晶体管的源极接地，访问方法包括：在写入操作中，通过字线向铁电存储器中场效应晶体管的栅极30施加偏压，以改变铁电电容50的极化状态，同时改变源/漏极20之间的电阻态；以及在读取操作中，通过位线向源/漏极20之间施加恒定的电位差，并测量源/漏极20之间的电流值，以获得源/漏极20之间的电阻态，并根据电阻态获得极化状态。
在上述铁电存储器的访问方法中采用的铁电存储器包括场效应晶体管和铁电电容的铁电存储器，上述铁电电容为多个且并联设置，各铁电电容包括顺序层叠的上电极、铁电薄膜和下电极，且各下电极与栅极串联设置，通过扫描栅极偏压，能够在各铁电电容写入两种不同极化状态，申请人发现在向与场效应晶体管的栅极串联的铁电电容施加逐渐增大的偏压时，并联设置的各铁电电容中铁电薄膜的极化方向会依次发生偏转，从而当并联设置的铁电电容数目为N个时，通过扫描不同的栅极偏压能够写入该N个铁电电容的极化状态所对应的不同(M，N-M)态，M选自0、1、2……、N，并借助晶体管将这些(M，N-M)态读出，实现了铁电存储器件的多位存储。扫描栅极偏压通过现有技术中的偏压扫描方式即可实现，在此不再赘述。
下面将结合图1更详细地描述根据本发明提供的铁电存储器的制备方法的示例性实施方式。然而，这些示例性实施方式可以由多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施方式。应当理解的是，提供这些实施方式是为了使得本申请的公开彻底且完整，并且将这些示例性实施方式的构思充分传达给本领域普通技术人员。
在一种优选的实施方式中，上述铁电存储器包括n个铁电电容50，此时，在上述写入操作中，若偏压位于第一阈值范围Vt1～Vt2，则在铁电存储器中写入(0，n)态；若偏压位于第二阈值范围Vt2～Vt3，则在铁电存储器中写入(1，n-1)态；……；若偏压位于第m阈值范围Vtm～Vtm+1，且Vtm大于Vt3，则在铁电存储器中写入(m，n-m)态，其中，m为小于n的正整数；……；若偏压位于第n阈值范围Vtn～Vtn+1，且第n阈值范围为最大阈值范围，则在铁电存储器中写入(n，0)态。上述最大阈值范围是指Vtn与Vtn+1均大于前面第n-1阈值范围的两侧端点值。
在上述优选的实施方式中，以铁电存储器包括4个铁电电容50(即n＝4)为例，在初始状态下(施加一个高的偏压)，所有铁电电容处于同一极化状态。此时，当通过字线施加在场效应晶体管的栅极30的偏压位于第一阈值范围Vt1～Vt2，4个铁电电容50中的极化方向均未发生偏转，此时4个铁电电容50的极化状态对应(0，4)态，并作为第一存储状态，之后通过向源/漏极20之间施加恒定的电位差，并测量源/漏极20之间的电流值，就能够获取到源/漏极20之间的电阻态，并由此获得铁电电容50的极化状态；当通过字线施加在场效应晶体管的栅极30的偏压达到第二阈值范围Vt2～Vt3内时，4个铁电电容50中的一个极化方向发生偏转，其余的铁电电容50极化方向保持不变，从而改变了源/漏极20之间的电阻态，此时4个铁电电容50的极化状态对应(1，3)态，并作为第二存储状态，然后通过场效应晶体管就能够读出此时铁电电容50的极化状态；当逐渐增加偏压至第三阈值范围Vt3～Vt4内时，4个铁电电容50中另一个的极化方向也发生偏转，从而使两个铁电电容50的极化方向发生了偏转，其余两个铁电电容50得极化方向保持不变，从而进一步改变了源/漏极20之间的电阻态，此时4个铁电电容50的极化状态对应(2，2)态，并作为第三存储状态，然后通过场效应晶体管就能够读出此时铁电电容50的极化状态；当逐渐增加偏压至第四阈值范围Vt4～Vt5内时，4个铁电电容50中又一个的极化方向也发生偏转，从而使3个铁电电容50的极化方向发生了偏转，剩余一个铁电电容50的极化方向保持不变，从而进一步改变了源/漏极20之间的电阻态，此时4个铁电电容50的极化状态对应(3，1)态，并作为第四存储状态，然后通过场效应晶体管就能够读出此时铁电电容50的极化状态；当偏压位于第五阈值范围Vt5～Vt6内时，4个铁电电容50中最后一个的极化方向也发生偏转，从而使4个铁电电容50的极化方向均发生了偏转，从而进一步改变了源/漏极20之间的电阻态，此时4个铁电电容50的极化状态对应(4，0)态，并作为第五存储状态，然后通过场效应晶体管就能够读出此时铁电电容50的极化状态。依上所述，通过改变各铁电电容50的极化状态来改变源/漏极20之间的电阻态，进而获取到偏压VGS在不同阈值范围内的漏电流ID，如图3所示。
根据本发明的另一个方面，还提供了一种铁电存储器的访问方法，采用铁电存储器为上述如图2所示的铁电存储器，该铁电存储器中铁电电容50的上电极510与位线相连接，铁电电容50的下电极530通过铁电存储器中的辅助电容器60与源/漏极20串联，铁电存储器中场效应晶体管的栅极与字线相连接，铁电存储器中场效应晶体管的源极接地，访问方法包括：在写入操作中，通过字线向铁电存储器中场效应晶体管的栅极30施加大于开启电压的偏压，以使场效应晶体管开启，然后通过位线向场效应晶体管的源/漏极20施加偏压，以改变铁电电容50的极化状态，并使铁电电容50和辅助电容器60上存储的电荷量发生变化；以及在读取操作中，在场效应晶体管的开启状态下通过位线向源/漏极20之间施加恒定的电位差，并测量源/漏极20之间的电流响应，以获得铁电电容50和辅助电容器60中的电荷存储量，并据此获得铁电极化状态。
在上述铁电存储器的访问方法中采用的铁电存储器包括场效应晶体管和铁电电容的铁电存储器，上述铁电电容为多个且并联设置，各铁电电容包括顺序层叠的上电极、铁电薄膜和下电极，且各下电极通过辅助电容器与源/漏极串联，通过向源/漏极施加不同的偏压，能够在各铁电电容写入两种不同极化状态，申请人发现在向与场效应晶体管的源/漏极串联的铁电电容施加逐渐增大的偏压时，并联设置的各铁电电容中铁电薄膜的极化方向会依次发生偏转，从而当并联设置的铁电电容为N个时，通过向源/漏极施加不同的偏压能够写入该N个铁电电容的极化状态所对应的不同(M，N)态，M选自0、1、2……、N，并借助晶体管将这些(M，N)态读出，实现了铁电存储器件的多位存储。
下面将结合图2更详细地描述根据本发明提供的铁电存储器的制备方法的示例性实施方式。然而，这些示例性实施方式可以由多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施方式。应当理解的是，提供这些实施方式是为了使得本申请的公开彻底且完整，并且将这些示例性实施方式的构思充分传达给本领域普通技术人员。
在一种优选的实施方式中，上述铁电存储器包括n个铁电电容50，此时，若偏压位于第一阈值范围Vt1～Vt2，则在铁电存储器中写入(0，n)态；若偏压位于第二阈值范围Vt2～Vt3，则在铁电存储器中写入(1，n-1)态；……；若偏压位于第m阈值范围Vtm～Vtm+1，且Vtm大于Vt3，则在铁电存储器中写入(m，n-m)态，其中，m为小于n的正整数；……；若偏压位于第n阈值范围Vtn～Vtn+1，且第n阈值范围为最大阈值范围，则在铁电存储器中写入(n，0)态。
从以上的描述中，可以看出，本发明上述的实施例实现了如下技术效果：
铁电存储器包括场效应晶体管和铁电电容的铁电存储器，上述铁电电容为多个且并联设置，各铁电电容包括顺序层叠的上电极、铁电薄膜和下电极，且各下电极与栅极串联设置，通过设计编程电压，能够在各铁电电容写入两种不同极化状态，申请人发现在向与场效应晶体管的栅极串联的铁电电容施加逐渐增大的偏压时，并联设置的各铁电电容中铁电薄膜的极化方向会依次发生偏转，从而当并联设置的铁电电容为N个时，通过设计编程电压能够写入该N个铁电电容的极化状态所对应的不同(M，N-M)态，M选自0、1、2……、N，并借助晶体管将这些(M，N-M)态读出，实现了铁电存储器件的多位存储。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (12)

1.一种铁电存储器，其特征在于，包括：
场效应晶体管，形成于衬底(10)上，所述场效应晶体管包括栅极(30)、栅介质层(40)和源/漏极(20)；
并联设置的多个铁电电容(50)，各所述铁电电容(50)包括顺序层叠的上电极(510)、铁电薄膜(520)和下电极(530)，各所述下电极(530)与所述栅极(30)串联或通过辅助电容器(60)与所述源/漏极(20)串联。
2.根据权利要求1所述的铁电存储器，其特征在于，同一所述铁电电容中铁电薄膜(520)的极化方向一致，不同所述铁电电容中所述铁电薄膜(520)的极化方向相同或不同。
3.根据权利要求1所述的铁电存储器，其特征在于，形成所述铁电薄膜(520)的材料为铪基铁电氧化物，所述铪基铁电氧化物为掺有锆、硅、铝、钇、钆、锶和镧中任一种或多种的氧化铪。
4.根据权利要求3所述的铁电存储器，其特征在于，所述铁电薄膜(520)的厚度为1～10nm。
5.根据权利要求1所述的铁电存储器，其特征在于，形成所述上电极(510)和/或所述下电极(530)的材料独立地选自TiN和TaN。
6.根据权利要求5所述的铁电存储器，其特征在于，所述上电极(510)和/或所述下电极(530)的厚度为1～10nm。
7.根据权利要求1所述的铁电存储器，其特征在于，所述场效应晶体管为平面金属氧化物场效应晶体管、鳍式场效应晶体管或环栅纳米线场效应晶体管。
8.根据权利要求1所述的铁电存储器，其特征在于，各所述下电极(530)通过辅助电容器(60)与所述源/漏极(20)串联，且所述辅助电容器(60)为金属电极-介质层-金属电极的三层结构。
9.一种铁电存储器的访问方法，其特征在于，所述铁电存储器为权利要求1至7中任一项所述的铁电存储器，所述铁电存储器中铁电电容(50)的上电极(510)与字线相连接，所述铁电电容(50)的下电极(530)与所述铁电存储器中场效应晶体管的栅极(30)串联，所述铁电存储器中场效应晶体管的漏极与位线相连接，所述铁电存储器中场效应晶体管的源极接地，所述访问方法包括：
在写入操作中，通过所述字线向所述铁电存储器中场效应晶体管的栅极(30)施加偏压，以改变铁电电容(50)的极化状态，并使所述源/漏极(20)之间的电阻态改变；以及
在读取操作中，通过所述位线向所述源/漏极(20)之间施加恒定的电位差，并测量所述源/漏极(20)之间的电流值，以获得所述源/漏极(20)之间的电阻态，并根据所述电阻态获得所述极化状态。
10.根据权利要求9所述的访问方法，其特征在于，所述铁电存储器包括n个所述铁电电容(50)，在写入操作中，
若所述偏压位于第一阈值范围Vt1～Vt2，则在所述铁电存储器中写入(0，n)态；
若所述偏压位于第二阈值范围Vt2～Vt3，则在所述铁电存储器中写入(1，n-1)态；
……；
若所述偏压位于第m阈值范围Vtm～Vtm+1，且所述Vtm大于所述Vt3，则在所述铁电存储器中写入(m，n-m)态，其中，m为小于n的正整数；
……；
若所述偏压位于第n阈值范围Vtn～Vtn+1，且所述第n阈值范围为最大阈值范围，则在所述铁电存储器中写入(n，0)态。
11.一种铁电存储器的访问方法，其特征在于，所述铁电存储器为权利要求1至8中任一项所述的铁电存储器，所述铁电存储器中铁电电容(50)的上电极(510)与位线相连接，所述铁电电容(50)的下电极(530)通过所述铁电存储器中的辅助电容器(60)与所述源/漏极(20)串联，所述铁电存储器中场效应晶体管的栅极与字线相连接，所述铁电存储器中场效应晶体管的源极接地，所述访问方法包括：
在写入操作中，通过所述字线向所述铁电存储器中场效应晶体管的栅极(30)施加大于开启电压的偏压，以使所述场效应晶体管开启，然后通过位线向所述场效应晶体管的源/漏极(20)施加偏压，以改变铁电电容(50)的极化状态，并使所述铁电电容(50)和所述辅助电容器(60)上存储的电荷量发生变化；以及
在读取操作中，在所述场效应晶体管的开启状态下通过所述位线向所述源/漏极(20)之间施加恒定的电位差，并测量所述源/漏极(20)之间的电流响应，以获得所述铁电电容(50)和辅助电容器(60)中的电荷存储量，并根据所述电荷存储量获得铁电极化状态。
12.根据权利要求11所述的访问方法，其特征在于，所述铁电存储器包括n个所述铁电电容(50)，在写入操作中，
若所述偏压位于第一阈值范围Vt1～Vt2，则在所述铁电存储器中写入(0，n)态；
若所述偏压位于第二阈值范围Vt2～Vt3，则在所述铁电存储器中写入(1，n-1)态；
……；
若所述偏压位于第m阈值范围Vtm～Vtm+1，且所述Vtm大于所述Vt3，则在所述铁电存储器中写入(m，n-m)态，其中，m为小于n的正整数；
……；
若所述偏压位于第n阈值范围Vtn～Vtn+1，且所述第n阈值范围为最大阈值范围，则在所述铁电存储器中写入(n，0)态。
CN201711075318.6A 2017-11-03 2017-11-03 铁电存储器及其访问方法 Pending CN108110007A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711075318.6A CN108110007A (zh) 2017-11-03 2017-11-03 铁电存储器及其访问方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711075318.6A CN108110007A (zh) 2017-11-03 2017-11-03 铁电存储器及其访问方法

Publications (1)

Publication Number Publication Date
CN108110007A true CN108110007A (zh) 2018-06-01

Family

ID=62206658

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711075318.6A Pending CN108110007A (zh) 2017-11-03 2017-11-03 铁电存储器及其访问方法

Country Status (1)

Country Link
CN (1) CN108110007A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112002362A (zh) * 2020-08-24 2020-11-27 中国科学院微电子研究所 对称型存储单元及bnn电路
TWI751947B (zh) * 2020-05-29 2022-01-01 台灣積體電路製造股份有限公司 多位元記憶體儲存裝置及其操作方法
WO2022094814A1 (zh) * 2020-11-04 2022-05-12 华为技术有限公司 一种铁电存储器及存储设备
US11502103B2 (en) * 2018-08-28 2022-11-15 Intel Corporation Memory cell with a ferroelectric capacitor integrated with a transtor gate
US11980037B2 (en) 2020-06-19 2024-05-07 Intel Corporation Memory cells with ferroelectric capacitors separate from transistor gate stacks

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0490240A2 (en) * 1990-12-03 1992-06-17 Micron Technology, Inc. Ferroelectric capacitor and method for forming local interconnection
EP0494313A1 (en) * 1990-07-24 1992-07-15 Seiko Epson Corporation Semiconductor device provided with ferroelectric material
JPH07106528A (ja) * 1993-10-07 1995-04-21 Nippondenso Co Ltd 電界効果型トランジスタ
CN1035291C (zh) * 1990-08-03 1997-06-25 株式会社日立制作所 半导体存贮器件及其操作方法
US6333870B1 (en) * 2000-01-28 2001-12-25 Hyundai Electronics Industries Co., Ltd. Nonvolatile ferroelectric memory device and method for driving same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0494313A1 (en) * 1990-07-24 1992-07-15 Seiko Epson Corporation Semiconductor device provided with ferroelectric material
CN1035291C (zh) * 1990-08-03 1997-06-25 株式会社日立制作所 半导体存贮器件及其操作方法
EP1024498A2 (en) * 1990-08-03 2000-08-02 Hitachi, Ltd. Semiconductor memory device and method of operation
EP0490240A2 (en) * 1990-12-03 1992-06-17 Micron Technology, Inc. Ferroelectric capacitor and method for forming local interconnection
JPH07106528A (ja) * 1993-10-07 1995-04-21 Nippondenso Co Ltd 電界効果型トランジスタ
US6333870B1 (en) * 2000-01-28 2001-12-25 Hyundai Electronics Industries Co., Ltd. Nonvolatile ferroelectric memory device and method for driving same

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11502103B2 (en) * 2018-08-28 2022-11-15 Intel Corporation Memory cell with a ferroelectric capacitor integrated with a transtor gate
TWI751947B (zh) * 2020-05-29 2022-01-01 台灣積體電路製造股份有限公司 多位元記憶體儲存裝置及其操作方法
US11980037B2 (en) 2020-06-19 2024-05-07 Intel Corporation Memory cells with ferroelectric capacitors separate from transistor gate stacks
CN112002362A (zh) * 2020-08-24 2020-11-27 中国科学院微电子研究所 对称型存储单元及bnn电路
CN112002362B (zh) * 2020-08-24 2023-04-07 中国科学院微电子研究所 对称型存储单元及bnn电路
WO2022094814A1 (zh) * 2020-11-04 2022-05-12 华为技术有限公司 一种铁电存储器及存储设备

Similar Documents

Publication Publication Date Title
CN108110007A (zh) 铁电存储器及其访问方法
Cheng et al. Low-leakage-current DRAM-like memory using a one-transistor ferroelectric MOSFET with a Hf-based gate dielectric
Müller et al. Ferroelectric hafnium oxide based materials and devices: Assessment of current status and future prospects
US8772853B2 (en) All graphene flash memory device
Yap et al. Ferroelectric transistors with monolayer molybdenum disulfide and ultra-thin aluminum-doped hafnium oxide
KR101563027B1 (ko) 천연 또는 합성 셀룰로오스 섬유 또는 그 혼합물에 기반한 종이를 물리적인 지지부로서 생성하고 이용하는 프로세싱 및 활성 반도체 산화물을 이용하여 자체지속가능한 접합형 전계 효과 트랜지스터의 전하를 메모리에 저장하는 매체
CN101017853A (zh) 具有电荷俘获层的非易失性存储器件
US20150333258A1 (en) Non-volatile memory device comprising a ferroelectric film and a paraelectric film.
WO2021112247A1 (ja) 不揮発性記憶装置、不揮発性記憶素子及びその製造方法
US10872966B1 (en) Storage memory device
JP5957202B2 (ja) 記憶装置
WO2022042253A1 (zh) 铁电存储器及其制造方法
Müller et al. Ferroelectric hafnium oxide based materials and devices: Assessment of current status and future prospects
Schroeder et al. Impact of field cycling on HfO 2 based non-volatile memory devices
WO2010035980A2 (ko) 비휘발성 기억소자 및 비휘발성 기억소자의 정보기록방법과 정보판독방법
Kim et al. High performance ferroelectric field-effect transistors for large memory-window, high-reliability, high-speed 3D vertical NAND flash memory
Lehninger et al. Integration of BEoL compatible 1T1C FeFET memory into an established CMOS technology
KR100963132B1 (ko) 멀티비트 강유전체 기억소자
CN110416216A (zh) 一种实现多位数据存储的非挥发铁电存储器
TWI683420B (zh) 具垂直型場效電晶體的混合式儲存記憶體
Panda et al. Improved charge storage characteristics of the tetralayer non-volatile memory structure using nickel nanocrystal trapping layer
Seidel et al. Integration of hafnium oxide-based ferroelectric data storage devices into BEoL for low-power applications
WO2010131901A2 (ko) 비휘발성 메모리 소자
Dimitrakis et al. Metal Oxides for Non-volatile Memory
TWI744663B (zh) 混合式儲存記憶體

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20180601