KR100963132B1 - 멀티비트 강유전체 기억소자 - Google Patents
멀티비트 강유전체 기억소자 Download PDFInfo
- Publication number
- KR100963132B1 KR100963132B1 KR1020080031134A KR20080031134A KR100963132B1 KR 100963132 B1 KR100963132 B1 KR 100963132B1 KR 1020080031134 A KR1020080031134 A KR 1020080031134A KR 20080031134 A KR20080031134 A KR 20080031134A KR 100963132 B1 KR100963132 B1 KR 100963132B1
- Authority
- KR
- South Korea
- Prior art keywords
- ferroelectric
- ferroelectric thin
- bit
- thin films
- thin film
- Prior art date
Links
- 239000010409 thin film Substances 0.000 claims abstract description 183
- 239000002131 composite material Substances 0.000 claims abstract description 83
- 230000005684 electric field Effects 0.000 claims abstract description 47
- 230000010287 polarization Effects 0.000 claims abstract description 38
- 239000000463 material Substances 0.000 claims abstract description 7
- 239000010410 layer Substances 0.000 claims description 169
- 239000000758 substrate Substances 0.000 claims description 40
- 238000000034 method Methods 0.000 claims description 23
- 239000002245 particle Substances 0.000 claims description 17
- 239000012212 insulator Substances 0.000 claims description 10
- 229910052726 zirconium Inorganic materials 0.000 claims description 10
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 8
- 229910052797 bismuth Inorganic materials 0.000 claims description 8
- 239000010408 film Substances 0.000 claims description 8
- 229910052746 lanthanum Inorganic materials 0.000 claims description 8
- 238000003780 insertion Methods 0.000 claims description 7
- 230000037431 insertion Effects 0.000 claims description 7
- 239000011241 protective layer Substances 0.000 claims description 5
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 2
- 229910003855 HfAlO Inorganic materials 0.000 claims description 2
- 229910004129 HfSiO Inorganic materials 0.000 claims description 2
- 229910006501 ZrSiO Inorganic materials 0.000 claims description 2
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 2
- 230000010354 integration Effects 0.000 abstract description 5
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 31
- 239000010931 gold Substances 0.000 description 18
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 9
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 9
- 229910052737 gold Inorganic materials 0.000 description 9
- 229910052735 hafnium Inorganic materials 0.000 description 9
- -1 hafnium nitride Chemical class 0.000 description 9
- 229910052741 iridium Inorganic materials 0.000 description 9
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 9
- 230000015654 memory Effects 0.000 description 9
- 229910052762 osmium Inorganic materials 0.000 description 9
- SYQBFIAQOQZEGI-UHFFFAOYSA-N osmium atom Chemical compound [Os] SYQBFIAQOQZEGI-UHFFFAOYSA-N 0.000 description 9
- 229910052697 platinum Inorganic materials 0.000 description 9
- 229910052702 rhenium Inorganic materials 0.000 description 9
- WUAPFZMCVAUBPE-UHFFFAOYSA-N rhenium atom Chemical compound [Re] WUAPFZMCVAUBPE-UHFFFAOYSA-N 0.000 description 9
- 229910052707 ruthenium Inorganic materials 0.000 description 9
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 9
- ZVWKZXLXHLZXLS-UHFFFAOYSA-N zirconium nitride Chemical compound [Zr]#N ZVWKZXLXHLZXLS-UHFFFAOYSA-N 0.000 description 9
- 239000004020 conductor Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 238000011160 research Methods 0.000 description 3
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 2
- 229910000673 Indium arsenide Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 229910052793 cadmium Inorganic materials 0.000 description 2
- UHYPYGJEEGLRJD-UHFFFAOYSA-N cadmium(2+);selenium(2-) Chemical compound [Se-2].[Cd+2] UHYPYGJEEGLRJD-UHFFFAOYSA-N 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 229910052711 selenium Inorganic materials 0.000 description 2
- SBIBMFFZSBJNJF-UHFFFAOYSA-N selenium;zinc Chemical compound [Se]=[Zn] SBIBMFFZSBJNJF-UHFFFAOYSA-N 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052717 sulfur Inorganic materials 0.000 description 2
- 238000010408 sweeping Methods 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 229910052725 zinc Inorganic materials 0.000 description 2
- 230000002902 bimodal effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40111—Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6684—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a ferroelectric gate insulator
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
멀티비트 강유전체 기억소자가 개시된다. 본 발명에 따른 멀티비트 강유전체 기억소자는 강유전체(ferroelectric material)로 이루어지며, 적어도 하나는 항전계(coercive field)가 다른 복수의 강유전체 박막을 구비한다. 본 발명에 따른 멀티비트 강유전체 기억소자의 바람직한 실시예는 하부전극과, 하부전극 상에 형성되며 강유전체로 이루어진 복수의 강유전체 박막이 순차적으로 적층되어 있는 강유전체 복합층과, 강유전체 복합층 상에 형성된 상부전극을 구비한다. 그리고 복수의 강유전체 박막 중 적어도 하나의 강유전체 박막은 다른 강유전체 박막과 항전계 및 두께 중 적어도 하나가 서로 다르다. 본 발명에 따르면, 강유전체의 항전계 또는 박막의 두께가 서로 다른 복수의 강유전체 박막이 이용됨으로써 간단한 구조를 가지면서 멀티비트가 구현 가능하게 되어 소자의 집적도를 용이하게 향상시킬 수 있다.
강유전체, 항전계, 잔류 분극, PZT, BFO
Description
본 발명은 비휘발성 기억소자에 관한 것으로, 보다 상세하게는 강유전체 기억소자에 관한 것이다.
최근 정보통신 산업의 눈부신 발전으로 인하여 각종 기억소자의 수요가 증가하고 있다. 특히 휴대용 단말기, MP3 플레이어 등에 필요한 기억소자는 전원이 꺼지더라도 기록된 데이터가 지워지지 않는 비휘발성(nonvolatile)이 요구되고 있다. 비휘발성 기억소자는 전기적으로 데이터의 저장과 소거가 가능하고 전원이 공급되지 않아도 데이터의 보존이 가능하기 때문에, 다양한 분야에서 그 응용이 증가하고 있다. 그러나 종래에 반도체를 이용하여 구성된 다이나믹 랜덤 액세스 메모리(dynamic RAM, DRAM)는 전원이 공급되지 않는 상황에서는 저장된 정보를 모두 잃어버리는 휘발성(volatile)의 특징을 가지므로 이를 대체할 비휘발성 기억소자의 연구가 수행되고 있다.
대표적인 비휘발성 기억소자로 전기적으로 격리된 플로팅 게이트를 갖는 플래시 기억소자(flash memory device)에 관한 연구가 활발히 이루어졌다. 그러나 최근에는 비휘발성 기억소자 중, 상전이 현상을 이용하는 상전이 랜덤 액세스 메모 리(phase change RAM, PRAM), 자기저항변화현상을 이용하는 자기 랜덤 액세스 메모리(magnetic RAM, MRAM), 강유전체의 자발분극현상을 이용한 강유전체 랜덤 액세스 메모리(ferroelectric RAM, FRAM)과 더불어 금속 산화물 박막의 저항 스위칭(resistance switching) 또는 전도도 스위칭(conductivity switching) 현상을 이용하는 저항변화 랜덤 액세스 메모리(resistance RAM, ReRAM) 등이 주요 연구의 대상이다. 특히, 강유전체 랜덤 액세스 메모리는 다른 비휘발성 기억소자에 비하여 소자 구조가 아주 간단하고 제조 공정이 비교적 단순하여 주목을 많이 받고 있다.
한편, 대용량의 소자에 대한 요구는 점차 증대되어 소자의 집적도를 증가시키기 위한 연구가 이루어지고 있다. 그러나 소자의 집적도 증가를 위한 스케일링 다운(scaling down)에 의해 공정의 허용오차가 더욱 엄격하게 되어 소자의 불량률이 증가하고, 소자의 신뢰성이 감소하며, 생산비용이 증가하는 문제점이 발생하였다. 결국 대용량의 소자를 구현하기 위한 방법으로 멀티비트(multi-bit) 강유전체 랜덤 액세스 메모리의 관심이 증가하였다.
이에 강유전체 물질의 히스테리시스(hysteresis)를 이용하여 전기회로적으로 여러 단계 센싱하는 기술이 연구되고 있으나, 아직까지 가능성만 보여지는 아이디어 단계일 뿐 실제 실현가능한 멀티비트 강유전체 랜덤 액세스 메모리 구조가 개발되고 있지 않은 실정이다.
본 발명이 해결하고자 하는 기술적 과제는 간단한 구조를 가지며 멀티비트가 구현 가능한 새로운 강유전체 기억소자를 제공하는 데 있다.
상기의 기술적 과제를 해결하기 위한 본 발명에 따른 멀티비트 강유전체 기억소자는 강유전체(ferroelectric material)로 이루어지며, 적어도 하나는 항전계(coercive field)가 다른 복수의 강유전체 박막을 구비한다.
상기의 기술적 과제를 해결하기 위한 본 발명에 따른 멀티비트 강유전체 기억소자에 대한 바람직한 제1실시예는 하부전극; 상기 하부전극 상에 형성되며, 강유전체로 이루어진 복수의 강유전체 박막이 순차적으로 적층되어 있는 강유전체 복합층; 및 상기 강유전체 복합층 상에 형성된 상부전극;을 포함하며, 상기 복수의 강유전체 박막 중 적어도 하나의 강유전체 박막은 다른 강유전체 박막과 항전계 및 두께 중 적어도 하나가 서로 다르다.
상기의 기술적 과제를 해결하기 위한 본 발명에 따른 멀티비트 강유전체 기억소자에 대한 바람직한 제2실시예는 기판; 상기 기판 상에 형성되며, 강유전체로 이루어진 복수의 강유전체 박막이 순차적으로 적층되어 있는 강유전체 복합층; 상기 기판 상에 형성되며, 상기 강유전체 복합층의 일측면에 상기 복수의 강유전체 박막과 모두 접촉되게 배치되는 제1전극; 및 상기 기판 상에 형성되며, 상기 강유전체 복합층의 타측면에 상기 복수의 강유전체 박막과 모두 접촉되게 배치되는 제2 전극;을 포함하며, 상기 복수의 강유전체 박막 중 적어도 하나의 강유전체 박막은 다른 강유전체 박막과 항전계 및 상기 제1전극과 접촉하는 면에서 상기 제2전극과 접촉하는 면까지의 거리 중 적어도 하나가 서로 다르다.
상기의 기술적 과제를 해결하기 위한 본 발명에 따른 멀티비트 강유전체 기억소자에 대한 바람직한 제3실시예는 하부전극; 상기 하부전극 상에 형성되며, 강유전체로 이루어진 복수의 강유전체 박막이 상기 강유전체 박막의 측면 방향으로 배열되어 있는 강유전체 복합층; 및 상기 강유전체 복합층 상에 형성된 상부전극;을 포함하며, 상기 복수의 강유전체 박막 중 적어도 하나의 강유전체 박막은 다른 강유전체 박막과 항전계 및 두께 중 적어도 하나가 서로 다르다.
상기의 기술적 과제를 해결하기 위한 본 발명에 따른 멀티비트 강유전체 기억소자에 대한 바람직한 제4실시예는 하부전극; 상기 하부전극 상에 형성되며, 강유전체로 이루어진 하나의 강유전체 박막 또는 복수의 강유전체 박막이 순차적으로 적층되어 있는 하나 이상의 직렬층 및 강유전체로 이루어진 복수의 강유전체 박막이 측면 방향으로 동일 평면 상에 나란히 배열되어 있는 하나 이상의 병렬층이 적층되어 있는 강유전체 복합층; 및 상기 강유전체 복합층 상에 형성된 상부전극;을 포함하며, 상기 병렬층에 구비된 복수의 강유전체 박막 중 적어도 하나의 강유전체 박막은 상기 병렬층에 구비된 다른 강유전체 박막과 항전계 및 두께 중 적어도 하나가 서로 다르다.
상기의 기술적 과제를 해결하기 위한 본 발명에 따른 멀티비트 강유전체 기억소자에 대한 바람직한 제5실시예는 하부전극; 상기 하부전극 상에 형성된 절연막 과 상기 절연막 내부에 형성되며, 강유전체로 이루어진 복수의 강유전체 입자들을 구비하는 강유전체 복합층; 및 상기 강유전체 복합층 상에 형성된 상부전극;을 포함하며, 상기 복수의 강유전체 입자들 중 적어도 하나의 강유전체 입자는 다른 강유전체 입자와 항전계 및 직경 중 적어도 하나가 서로 다르다.
상기 복수의 강유전체 박막은 잔류 분극(remanent polarization)이 서로 다른 것이 바람직하며, 상기 강유전체는 Pb(Zr,Ti)O3(PZT), SrBi2Ta2O9(SBT), (Bi,La)4Ti3O12(BLT) 및 BiFeO3(BFO) 중에서 선택된 1종 이상으로 이루어질 수 있다.
본 발명에 따르면, 강유전체의 항전계 또는 박막의 두께가 서로 다른 복수의 강유전체 박막이 이용됨으로써 멀티비트가 구현 가능하게 되어 소자의 집적도가 향상된다. 또한 간단한 구조로 멀티비트가 구현 가능하게 되어 소자의 불량률이 감소하며 소자의 신뢰성이 증가하게 된다.
이하에서 첨부된 도면들을 참조하여 본 발명에 따른 멀티비트 강유전체 기억소자의 바람직한 실시예에 대해 상세하게 설명한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1은 본 발명에 따른 멀티비트 강유전체 기억소자에 대한 바람직한 제1실 시예의 개략적인 구성을 나타낸 도면이다.
도 1을 참조하면, 본 발명의 제1실시예에 따른 멀티비트 강유전체 기억소자(100)는 기판(110), 절연층(120), 하부전극(130), 강유전체 복합층(140) 및 상부전극(150)을 포함한다.
기판(110)은 Si, Ge, C, Ga, As, P, B, Zn, Se, S, Cd, Sn, Al, In, SiGe, GaAs, AlGaAs, GaAsP, InAs, Sn, InAsP, InGaAs, AlAs, InP, GaP, ZnSe, CdS, ZnCdS, CdSe 및 이들의 조합으로 이루어진 군에서 선택된 1종을 포함하며, 바람직하게는 단결정 실리콘 기판이 이용된다.
절연층(120)은 기판(110) 상에 형성되며, SiO2와 같은 절연체로 이루어져서 기판(110)과 하부전극(130) 사이를 전기적으로 절연시키는 버퍼(buffer) 역할을 한다.
하부전극(130)은 절연층(120) 상에 형성되며, 전도성 물질인 백금(Pt), 이리듐(Ir), 루쎄늄(Ru), 금(Au), 오스뮴(Os), 레니움(Re), 질화탄탈룸(TaN), 질화하프늄(HfN), 질화지르코늄(ZrN) 및 이들의 조합으로 이루어질 수 있다. 기판(110)으로 도핑된 실리콘 기판이 이용되어 하부전극 역할을 하는 경우에는 절연층(120) 및 하부전극(130)은 필요치 않을 수 있다.
강유전체 복합층(140)은 하부전극(130) 상에 형성되며, 강유전체로 이루어진 복수의 강유전체 박막(141, 142, 143)이 기판에 수직한 방향으로 순차적으로 적층된 구조를 가진다. 이때, 강유전체 박막들(141, 142, 143) 중 적어도 하나의 강유 전체 박막은 다른 강유전체 박막과 항전계(coercive field, Ec) 및 두께 중 적어도 하나가 서로 다르게 형성된다. 즉, 강유전체 복합층(140)은 항전계 및 박막의 두께 중 적어도 하나가 다른 종류의 강유전체 박막이 둘 이상 기판에 수직한 방향으로 순차적으로 적층된 구조를 가진다. 이는 멀티비트를 구현하기 위함이다. 또한, 강유전체 박막들(141, 142, 143)은 잔류 분극(remanent polarization, Pr)이 모두 다르게 형성됨이 바람직하다. 그리고 강유전체 박막들(141, 142, 143)은 Pb(Zr,Ti)O3(PZT), SrBi2Ta2O9(SBT), (Bi,La)4Ti3O12(BLT), BiFeO3(BFO) 및 이들의 조합으로 이루어진다.
그리고 강유전체 복합층(140)은 복수의 강유전체 박막(141, 142, 143) 사이 각각에 중간전극(146, 147)을 더 포함할 수 있다. 중간전극(146, 147)은 각각의 강유전체 박막(141, 142, 143)에 대해 전극 역할을 한다. 중간전극(146, 147)은 하부전극(130)과 마찬가지로, 전도성 물질인 백금(Pt), 이리듐(Ir), 루쎄늄(Ru), 금(Au), 오스뮴(Os), 레니움(Re), 질화탄탈룸(TaN), 질화하프늄(HfN), 질화지르코늄(ZrN) 및 이들의 조합으로 이루어질 수 있다.
상부전극(150)은 강유전체 복합층(140) 상에 형성되며, 하부전극(130) 및 중간전극(146, 147)과 마찬가지로 전도성 물질인 백금(Pt), 이리듐(Ir), 루쎄늄(Ru), 금(Au), 오스뮴(Os), 레니움(Re), 질화탄탈룸(TaN), 질화하프늄(HfN), 질화지르코늄(ZrN) 및 이들의 조합으로 이루어질 수 있다.
강유전체 복합층(140)이 항전계(Ec)와 잔류 분극(Pr)이 상이한 2개의 강유전 체 박막으로 이루어져 있는 경우, 본 발명에 따른 멀티비트 강유전체 기억소자가 멀티비트 기억소자로서 구동함을 설명하기 위한 도면을 도 2 내지 도 4에 나타내었다.
도 2 및 도 3은 2개의 강유전체 박막 각각의 전기장-분극 히스테리시스(E-P hysteresis)를 나타낸 것이다. 설명의 편의상 Ec ,1의 항전계와 Pr ,1의 잔류 분극을 갖는 강유전체 박막을 제1강유전체 박막이라 하고, Ec ,2의 항전계와 Pr ,2의 잔류 분극을 갖는 강유전체 박막을 제2강유전체 박막이라 한다.
도 2 및 도 3을 참조하면, 제1강유전체 박막은 Ec ,1 이상의 전기장을 인가하면 잔류 분극이 Pr ,1이 되고, -Ec ,1 이하의 전기장을 인가하면 잔류 분극이 -Pr ,1이 된다. 그리고 제2강유전체 박막은 Ec ,2 이상의 전기장을 인가하면 잔류 분극이 Pr ,2가 되고, -Ec ,2 이하의 전기장을 인가하면 잔류 분극이 -Pr ,2가 된다.
Ec , 1와 Pr ,1보다 Ec ,2와 Pr ,2가 각각 클 때, 제1강유전체 박막과 제2강유전체 박막으로 이루어진 강유전체 복합층(140)의 전기장-분극 히스테리시스는 도 4와 같이 나타난다.
도 4를 참조하면, 강유전체 복합층(140)에 Ec ,2 이상의 전기장을 인가하면, 강유전체 복합층(140)의 잔류 분극은 Pr ,1+Pr ,2가 된다. 이때, -Ec ,2보다 크고 -Ec ,1보다 작은 전기장을 강유전체 복합층(140)에 인가하면, 강유전체 복합층(140)의 잔류 분극은 -Pr ,1+Pr ,2가 된다. 그리고 -Ec ,2보다 작은 전기장을 강유전체 복합층(140)에 인가하면, 강유전체 복합층(140)의 잔류 분극은 -Pr ,1-Pr ,2가 된다. 마지막으로 Ec ,1보다 크고 Ec ,2보다 작은 전기장을 강유전체 복합층(140)에 인가하면, 강유전체 복합층(140)의 잔류 분극은 Pr ,1-Pr ,2가 된다. 즉 인가되는 전기장에 따라 강유전체 복합층(140)의 잔류 분극은 4가지 상태가 되고, 강유전체 복합층(140)에 -Ec ,1보다 크고 Ec,1보다 작은 전기장을 인가하여, 잔류 분극에 의해 나타나는 특성을 측정하면, 4가지 상태를 판독할 수 있게 된다. 즉 4비트 기억소자로 이용이 가능하게 된다.
도 4에 도시된 바와 같이, 4개의 상태로 기록하기 위해서는 제1강유전체 박막과 제2강유전체 박막의 항전계의 차이가 클수록 좋다. 그리고 4개의 상태를 명확하게 판독하기 위해서는 제1강유전체 박막과 제2강유전체 박막의 잔류 분극의 차이가 클수록 좋다. 실제 강유전체 기억소자(100)는 강유전체 복합층(140)에 인가된 전압에 의하여 동작하게 되고, 측정되는 값은 전하량이 된다. 따라서 제1강유전체 박막과 제2강유전체 박막에 인가되는 전기장은 전압에 비례하고 각각의 박막 두께에 반비례하게 된다. 따라서 제1강유전체 박막과 제2강유전체 박막의 항전계와 잔류 분극이 동일한 경우에도 제1강유전체 박막과 제2강유전체 박막의 두께를 다르게 하여 4개의 상태를 만들 수 있다. 이 경우에도 상술한 바와 마찬가지로 제1강유전체 박막과 제2강유전체 박막의 두께의 차이는 클수록 좋다.
강유전체의 항전계와 잔류 분극은 물질에 따른 고유의 특성이므로 물질을 변 화시키면 변하게 된다. 예컨대 제1강유전체 박막은 PZT로 제2강유전체 박막은 BFO로 형성될 수 있다. 그리고 동일한 물질이라도 조성이 변화하면 항전계와 잔류 분극이 변하게 된다. 예컨대 제1강유전체 박막과 제2강유전체 박막 모두 PZT로 구성하더라도, Pb(Zr0 .52Ti0 .48)O3로 이루어진 제1강유전체 박막과 Pb(Zr0 .1Ti0 .9)O3로 이루어진 제2강유전체 박막을 이용하여 항전계와 잔류 분극이 다른 강유전체 복합층(140)이 형성될 수 있다. 이러한 구성을 도 5에 나타내었다.
도 5는 제1실시예에 있어서, 조성을 달리하는 두 개의 Pb(Zr,Ti)O3(PZT)층이 강유전체 박막으로 이용된 멀티비트 강유전체 기억소자의 개략적인 구성을 나타낸 도면이다.
도 5를 참조하면, 본 발명에 따른 멀티비트 강유전체 기억소자(500)는 실리콘 기판(510) 상에 Pt 하부전극(520), Pb(Zr0 .52Ti0 .48)O3로 이루어진 제1강유전체 박막(530), Pt 중간전극(540), Pb(Zr0 .1Ti0 .9)O3로 이루어진 제2강유전체 박막(550) 및 Pt 상부전극(560)이 순차적으로 적층된 구조를 갖는다. 여기서, 제1강유전체 박막(530), Pt 중간전극(540) 및 제2강유전체 박막(550)이 순차적으로 적층된 구조가 도 1의 강유전체 복합층(140)에 대응된다.
<실험예>
제1강유전체 박막(530)은 1000nm의 두께로 형성시켰고, 제2강유전체 박막(550)은 500nm의 두께로 형성시켰다. 제1강유전체 박막(530)의 항전계는 90kV/cm 이고, 잔류 분극은 30μC/cm2이다. 그리고 제2강유전체 박막(550)의 항전계는 30kV/cm이고, 잔류 분극은 23μC/cm2이다. 이와 같이 형성된 멀티비트 강유전체 기억소자(500)의 특성을 도 6 및 도 7에 나타내었다.
도 6은 중간전극(540)과 상부전극(560) 사이에 전압을 인가하였을 때, 전압에 대한 커패시턴스 값의 변화를 나타낸 도면이다.
도 6을 참조하면, 참조번호 610으로 표시된 그래프는 20V에서 -20V까지 전압을 스윕(sweep)하였을 때의 커패시턴스 값의 변화를 나타낸 그래프이고, 참조번호 620으로 표시된 그래프는 -20V에서 20V까지 전압을 스윕하였을 때의 커패시턴스 값의 변화를 나타낸 그래프이다. 20V에서 -20V까지 전압을 스윕한 그래프(610)는 참조번호 630으로 표시된 화살표와 같이 -6.7V에서 최대 커패시턴스 값이 나타나고, -20V에서 20V까지 전압을 스윕한 그래프(620)는 참조번호 640으로 표시된 화살표와 같이 6.5V에서 최대 커패시턴스 값이 나타난다. 즉, 중간전극(540)과 상부전극(560) 사이에 전압을 인가하면, 제2강유전체 박막(550) 하나의 특성만이 나타나므로, 도 6에 도시된 바와 같이, 잔류 분극이 2개의 상태를 갖는 쌍봉형태의 전형적인 강유전체 특성이 나타난다.
도 7은 하부전극(520)과 상부전극(560) 사이에 전압을 인가하였을 때, 전압에 대한 커패시턴스 값의 변화를 나타낸 도면이다.
도 7을 참조하면, 참조번호 710으로 표시된 그래프는 20V에서 -20V까지 전압을 스윕하였을 때의 커패시턴스 값의 변화를 그래프이고, 참조번호 720으로 표시 된 그래프는 -20V에서 20V까지 전압을 스윕하였을 때의 커패시턴스 값의 변화를 나타낸 그래프이다. 20V에서 -20V까지 전압을 스윕한 그래프(710)는 참조번호 730 및 참조번호 740으로 표시된 화살표와 같이 -5V와 0.3V에서 두 개의 극대값을 나타낸다. 그리고 -20V에서 20V까지 전압을 스윕한 그래프(720)는 참조번호 750 및 참조번호 760으로 표시된 화살표와 같이, -0.5V와 5V에서 두 개의 극대값을 나타낸다. 즉 하부전극(520)과 상부전극(560) 사이에 전압을 인가하면 제1강유전체 박막(530)과 제2강유전체 박막(550)이 혼합된 형태의 특성을 나타내어, 도 7에 도시된 바와 같이, 네 개의 극대값을 갖는 형태의 그래프를 얻을 수 있다. 이는 잔류 분극이 4개의 상태를 갖는 것을 의미하고, 즉 도 5에 도시된 강유전체 기억소자(500)는 4 비트 기억소자로서 이용될 수 있음을 알 수 있다.
도 2 내지 도 7에서 강유전체 복합층(140)이 두 종류의 강유전체 박막, 보다 상세하게는 항전계 및 박막의 두께 중 적어도 하나가 다른 두 종류의 강유전체 박막으로 이루어진 경우에 대해서 도시하고 설명하였으나 이에 한정되는 것은 아니고 세 종류 이상의 강유전체 박막으로 이루어진 강유전체 복합층(140)을 구비한 멀티비트 강유전체 기억소자의 경우도 유사하다. 다만 항전계 또는 두께가 다른 세 종류의 강유전체 박막으로 강유전체 복합층(140)이 형성된 경우에는 8비트 강유전체 기억소자로 이용될 수 있으며, 항전계 또는 두께가 다른 네 개의 강유전체 박막으로 강유전체 복합층(140)이 형성된 경우에는 16비트 강유전체 기억소자로 이용될 수 있다. 즉 항전계 또는 두께가 다른 n 개의 강유전체 박막으로 강유전체 복합 층(140)이 형성된 경우에는 2n비트 강유전체 기억소자로 이용될 수 있다. 따라서 본 발명에 따른 강유전체 기억소자는 많은 양의 정보를 기록할 수 있어서, 소자의 집적도를 향상시킬 수 있다. 또한, 소자의 구조가 간단하여 생산비용이 절감되고, 공정의 허용오차가 엄격하지 않아서 불량률이 감소하고 소자의 신뢰성이 증가하게 된다.
도 8은 본 발명에 따른 멀티비트 강유전체 기억소자에 대한 바람직한 제2실시예의 개략적인 구성을 나타낸 도면이다.
도 8을 참조하면, 본 발명의 제2실시예에 따른 멀티비트 강유전체 기억소자(800)는 기판(810), 절연층(820), 강유전체 복합층(830), 제1전극(840), 제2전극(850) 및 보호층(passivation layer)(860)을 구비한다.
기판(810)은 제1실시예(100)의 경우와 마찬가지로 Si, Ge, C, Ga, As, P, B, Zn, Se, S, Cd, Sn, Al, In, SiGe, GaAs, AlGaAs, GaAsP, InAs, Sn, InAsP, InGaAs, AlAs, InP, GaP, ZnSe, CdS, ZnCdS, CdSe 및 이들의 조합으로 이루어진 군에서 선택된 1종을 포함하며, 바람직하게는 단결정 실리콘 기판이 이용된다.
절연층(820)은 기판(810) 상에 형성되며, SiO2와 같은 절연체로 이루어져서 기판(810)과 강유전체 복합층(830) 사이 및 기판(810)과 제1전극(840) 사이를 전기적으로 절연시키는 버퍼 역할을 한다.
강유전체 복합층(830)은 강유전체로 이루어진 복수의 강유전체 박막(831, 832, 833)이 순차적으로 적층되어 있는 구조로 형성된다. 이때, 강유전체 박막 들(831, 832, 833) 중 적어도 하나의 강유전체 박막은 다른 강유전체 박막과 항전계가 서로 다르게 형성된다. 이는 상술한 바와 같이 멀티비트를 구현하기 위함이다. 또한, 강유전체 박막들(831, 832, 833)은 전류 분극이 모두 다르게 형성됨이 바람직하다. 강유전체 박막들(831, 832, 833)은 Pb(Zr,Ti)O3(PZT), SrBi2Ta2O9(SBT), (Bi,La)4Ti3O12(BLT), BiFeO3(BFO) 및 이들의 조합으로 이루어진다. 이 경우에도 상술한 바와 같이 소자의 명확한 기록과 판독을 위해서 항전계와 전류 분극의 차이는 클수록 좋다.
그리고 강유전체 복합층(830)은 복수의 강유전체 박막(831, 832, 833) 사이 각각에 버퍼층(836, 837)을 더 포함할 수 있다. 버퍼층(836, 837)은 SiO2와 같은 절연체로 이루어져, 각각의 강유전체 박막(831, 832, 833) 사이를 전기적으로 절연시키며 각각의 강유전체 박막(831, 832, 833)의 계면에서 누설전류(leakage current)를 감소시키는 버퍼 역할을 한다.
제1전극(840)은 절연층(820) 상에 형성되며, 강유전체 복합층(830)의 일측면에 강유전체 박막들(831, 832, 833)과 모두 접촉되게 배치된다. 제1전극(840)은 전도성 물질인 백금(Pt), 이리듐(Ir), 루쎄늄(Ru), 금(Au), 오스뮴(Os), 레니움(Re), 질화탄탈룸(TaN), 질화하프늄(HfN), 질화지르코늄(ZrN) 및 이들의 조합으로 이루어질 수 있다.
제2전극(850)은 기판(810) 상에 형성되며, 강유전체 복합층(830)의 타측면에 강유전체 박막들(831, 832, 833)과 모두 접촉되게 배치된다. 제2전극(850)은 제1전 극(840)과 마찬가지로 전도성 물질인 백금(Pt), 이리듐(Ir), 루쎄늄(Ru), 금(Au), 오스뮴(Os), 레니움(Re), 질화탄탈룸(TaN), 질화하프늄(HfN), 질화지르코늄(ZrN) 및 이들의 조합으로 이루어질 수 있다.
보호층(860)은 강유전체 복합층(830) 상에 형성되며, SiO2와 같은 절연체로 이루어져 강유전체 복합층(830)의 표면이 노출되는 것을 방지한다.
제2실시예에 따른 멀티비트 강유전체 기억소자(800)의 경우는 제1실시예에 따른 멀티비트 강유전체 기억소자(100)와 달리 강유전체 복합층(830)에 구비된 강유전체 박막(831, 832, 833)의 항전계가 동일하고 두께가 다른 것으로는 멀티비트가 구현되지 않는다. 이는 제2실시예에 따른 멀티비트 강유전체 기억소자(800)에서 강유전체 복합층(830)에 구비된 강유전체 박막(831, 832, 833)의 두께는 전극 사이의 거리가 아니기 때문이다. 대신 강유전체 박막(831, 832, 833)의 항전계가 동일하여도 강유전체 박막(831, 832, 833)의 제1전극(840)과 접촉하는 면에서 제2전극(850)과 접촉하는 면까지의 거리를 서로 다르게 하여 멀티비트를 구현할 수 있다. 이를 도 9에 나타내었다.
도 9는 제2실시예의 바람직한 변형 실시예의 개략적인 구성을 나타낸 도면이다.
도 9를 참조하면, 변형예에 다른 멀티비트 강유전체 기억소자(900)는 제2실시예에 따른 멀티비트 강유전체 기억소자(800)와 마찬가지로 기판(910), 절연층(920), 강유전체 복합층(930), 제1전극(940), 제2전극(950) 및 보호층(960)을 구 비한다. 여기서, 변형예에 따른 멀티비트 강유전체 기억소자(900)에 구비된 기판(910), 절연층(920), 제1전극(940), 제2전극(950) 및 보호층(960)은 도 8의 제2실시예에 따른 멀티비트 강유전체 기억소자(800)에 구비된 기판(810), 절연층(820), 제1전극(840), 제2전극(850) 및 보호층(860)에 각각 대응된다.
그러나 변형예에 따른 멀티비트 강유전체 기억소자(900)에 구비된 강유전체 복합층(930)은 도 8의 제2실시예에 따른 멀티비트 강유전체 기억소자(800)에 구비된 강유전체 복합층(830)과 약간 상이하다. 강유전체 복합층(930)은 제1강유전체 박막(931), 버퍼층(936) 및 제2강유전체 박막(932)이 순차적으로 적층된 구조로 형성된다. 이때 제1강유전체 박막(931)과 제2강유전체 박막(932)의 항전계가 동일하여도, 각각 제1전극(940)과 접촉하는 면에서 제2전극(950)과 접촉하는 면까지의 거리가 서로 다르게 되어 멀티비트가 구현 가능하게 된다. 즉 여기서 제1전극(940)과 제2전극(950) 사이의 거리는 제1실시예에 따른 멀티비트 강유전체 기억소자(100)의 강유전체 박막(141, 142, 143)의 두께에 해당하므로, 이를 다르게 하면, 제1전극(940)과 제2전극(950)을 통해 전압을 인가할 때 제1강유전체 박막(931)과 제2강유전체 박막(932)에 인가되는 전기장이 변하게 된다. 따라서 상술한 바와 같이 항전계가 동일하여도 변형예에 따른 멀티비트 강유전체 기억소자(900)와 같은 구조를 가지면, 멀티비트가 구현 가능하게 된다.
이상에서 제1전극(940)과 접촉하는 면에서 제2전극(950)과 접촉하는 면까지의 거리가 서로 다른 두 종류의 강유전체 박막(931, 932)을 구비한 강유전체 복합층(930)에 대해서 설명하였으나 이에 한정되지 않고, 세 종류 이상의 강유전체 박 막을 구비한 경우에도 적용됨은 물론이다.
그리고 항전계 또는 제1전극(940)과 접촉하는 면에서 제2전극(950)과 접촉하는 면까지의 거리가 서로 다른 n 종류의 강유전체 박막이 이용된 경우는 제1실시예에 따른 멀티비트 강유전체 기억소자(100)와 마찬가지로 2n비트 강유전체 기억소자가 됨은 역시 상술한 바와 같다.
도 10은 본 발명에 따른 멀티비트 강유전체 기억소자에 대한 바람직한 제3실시예의 개략적인 구성을 나타낸 도면이다.
도 10을 참조하면, 본 발명의 제3실시예에 따른 멀티비트 강유전체 기억소자(1000)는 기판(1010), 절연층(1020), 하부전극(1030), 강유전체 복합층(1040) 및 상부전극(1050)을 구비한다.
제3실시예에 따른 멀티비트 강유전체 기억소자(1000)에 구비된 기판(1010), 절연층(1020), 하부전극(1030) 및 상부전극(1050)은 제1실시예에 따른 멀티비트 강유전체 기억소자(100)에 구비된 기판(110), 절연층(120), 하부전극(130) 및 상부전극(150)에 각각 대응된다.
강유전체 복합층(1040)은 하부전극(1030) 상에 형성되며, 강유전체로 이루어진 복수의 강유전체 박막(1044, 1045, 1046, 1047)이 기판(1010)의 상면에 평행한 면 상에서 서로에 대해 측면 방향으로 배열되어 있는 구조를 가진다. 이때, 강유전체 박막들(1044, 1045, 1046, 1047) 중 적어도 하나의 강유전체 박막은 다른 강유전체 박막과 항전계 및 두께 중 적어도 하나가 서로 다르게 형성된다. 이는 상술한 바와 같이 멀티비트를 구현하기 위함이다. 또한, 강유전체 박막들(1044, 1045, 1046, 1047)은 잔류 분극이 모두 다르게 형성됨이 바람직하다. 강유전체 박막들(1044, 1045, 1046, 1047)은 Pb(Zr,Ti)O3(PZT), SrBi2Ta2O9(SBT), (Bi,La)4Ti3O12(BLT), BiFeO3(BFO) 및 이들의 조합으로 이루어진다.
그리고 강유전체 복합층(1040)은 강유전체 박막들(1044, 1045, 1046, 1047) 사이 각각에 버퍼층(1048)을 더 포함할 수 있다. 버퍼층(1048)은 SiO2와 같은 절연체로 이루어져, 강유전체 박막들(1044, 1045, 1046, 1047) 사이를 전기적으로 절연시켜 강유전체 박막들(1044, 1045, 1046, 1047) 각각의 계면에서 누설전류가 발생하는 것을 방지하는 버퍼 역할을 한다.
그리고 참조번호 1044로 표시된 강유전체 박막은 강유전체로 이루어진 강유전체층(1041, 1042)이 순차적으로 적층된 구조로 형성될 수 있다. 강유전체층(1041, 1042)는 Pb(Zr,Ti)O3(PZT), SrBi2Ta2O9(SBT), (Bi,La)4Ti3O12(BLT), BiFeO3(BFO) 및 이들의 조합으로 이루어질 수 있다. 그리고 참조번호 1044로 표시된 강유전체 박막은 강유전체층(1041, 1042) 사이에 중간전극(1043)을 더 포함할 수 있다. 중간전극(1043)은 강유전체층(1041, 1042)의 사이에서 버퍼 역할을 함과 동시에 각각의 강유전체층(1041, 1042)에 대해 전극 역할을 한다. 중간전극(1043)은 전도성 물질인 백금(Pt), 이리듐(Ir), 루쎄늄(Ru), 금(Au), 오스뮴(Os), 레니움(Re), 질화탄탈룸(TaN), 질화하프늄(HfN), 질화지르코늄(ZrN) 및 이들의 조합으 로 이루어질 수 있다.
이상에서 4개의 강유전체 박막(1044, 1045, 1046, 1047), 그리고 4개의 강유전체 박막 중 하나(1044)가 2개의 강유전체층(1041, 1042)으로 이루어진 강유전체 복합층(1040)에 대해서 도시하고 설명하였으나 이에 한정되지 않고, 적절한 숫자로 강유전체 박막과 강유전체층을 포함한 강유전체 복합층(1040)도 이와 유사하다.
도 11은 본 발명에 따른 멀티비트 강유전체 기억소자에 대한 바람직한 제4실시예의 개략적인 구성을 나타낸 도면이다.
도 11을 참조하면, 본 발명의 제4실시예에 따른 멀티비트 강유전체 기억소자(1100)는 기판(1110), 절연층(1120), 하부전극(1130), 강유전체 복합층(1180) 및 상부전극(1190)을 구비한다.
제4실시예에 따른 멀티비트 강유전체 기억소자(1100)에 구비된 기판(1110), 절연층(1120), 하부전극(1130) 및 상부전극(1190)은 제1실시예에 따른 멀티비트 강유전체 기억소자(100)에 구비된 기판(110), 절연층(120), 하부전극(130) 및 상부전극(150)에 각각 대응된다.
강유전체 복합층(1180)은 하부전극(1130) 상에 형성되며, 제1직렬층(1140), 병렬층(1150) 및 제2직렬층(1160)이 순차적으로 적층되어 있는 구조를 가진다. 제1직렬층(1140)은 강유전체로 이루어진 하나의 강유전체 박막(1140)으로 형성된다. 병렬층(1150)은 두 개의 강유전체로 이루어진 강유전체 박막(1151, 1152)이 측면 방향으로 배열되어 있는 구조로 형성된다. 제2직렬층(1160)은 두 개의 강유전체로 이루어진 강유전체 박막(1161, 1162)이 순차적으로 적층된 구조로 형성된다.
이때, 강유전체 박막들(1140, 1151, 1152, 1161, 1162) 중 적어도 하나의 강유전체 박막은 다른 강유전체 박막과 항전계 및 두께 중 적어도 하나가 서로 다르게 형성된다. 이는 상술한 바와 같이 멀티비트를 구현하기 위함이다. 또한, 강유전체 박막들(1140, 1151, 1152, 1161, 1162)은 잔류 분극이 모두 다르게 형성됨이 바람직하다. 강유전체 박막들(1140, 1151, 1152, 1161, 1162)은 Pb(Zr,Ti)O3(PZT), SrBi2Ta2O9(SBT), (Bi,La)4Ti3O12(BLT), BiFeO3(BFO) 및 이들의 조합으로 이루어질 수 있다.
그리고 강유전체 복합층(1180)은 제1직렬층(1140)과 병렬층(1150) 사이에 형성된 제1삽입전극(1170) 및 병렬층(1150)과 제2직렬층(1160) 사이에 형성된 제2삽입전극(1175)를 더 포함할 수 있다. 제1삽입전극(1170)은 제1직렬층(1140)에 대해서는 상부전극의 역할을 하고, 병렬층(1150)에 대해서는 하부전극의 역할을 한다. 제2삽입전극(1175)은 병렬층(1150)에 대해서는 상부전극의 역할을 하고, 제2직렬층(1160)에 대해서는 하부전극의 역할을 한다. 제1삽입전극(1170)과 제2삽입전극(1175)은 전도성 물질인 백금(Pt), 이리듐(Ir), 루쎄늄(Ru), 금(Au), 오스뮴(Os), 레니움(Re), 질화탄탈룸(TaN), 질화하프늄(HfN), 질화지르코늄(ZrN) 및 이들의 조합으로 이루어질 수 있다.
2개의 강유전체 박막(1161, 1162)을 포함하는 제2직렬층(1160)은 강유전체 박막들(1161, 1162) 사이에 형성된 직렬중간전극(1163)을 더 포함할 수 있다. 직렬중간전극(1163)은 각 강유전체 박막들(1161, 1162)의 전극 역할을 한다. 직렬중간 전극(1163)은 전도성 물질인 백금(Pt), 이리듐(Ir), 루쎄늄(Ru), 금(Au), 오스뮴(Os), 레니움(Re), 질화탄탈룸(TaN), 질화하프늄(HfN), 질화지르코늄(ZrN) 및 이들의 조합으로 이루어질 수 있다.
병렬층(1150)은 2개의 강유전체 박막(1151, 1152) 사이에 형성된 버퍼층(1153)을 더 포함할 수 있다. 버퍼층(1153)은 SiO2와 같은 절연체로 이루어져 2개의 강유전체 박막(1151, 1152) 사이에서 버퍼 역할을 한다. 그리고 제3실시예에 따른 멀티비트 강유전체 기억소자(1000)의 참조번호 1044로 표시된 강유전체 박막과 유사하게, 병렬층(1150)에 구비된 강유전체 박막(1151, 1152) 중 적어도 하나는 강유전체로 이루어진 강유전체층이 순차적으로 적층되어 있는 구조로 형성될 수 있다. 그리고 강유전체층이 순차적으로 적층되어 있는 구조로 형성된 경우에는 각각의 강유전체층 사이 각각에 병렬중간전극(도면 미도시)이 형성될 수 있다. 병렬중간전극은 전도성 물질인 백금(Pt), 이리듐(Ir), 루쎄늄(Ru), 금(Au), 오스뮴(Os), 레니움(Re), 질화탄탈룸(TaN), 질화하프늄(HfN), 질화지르코늄(ZrN) 및 이들의 조합으로 이루어질 수 있다.
제4실시예 또한 제1실시예 내지 제3실시예와 마찬가지로, 도 11에 도시된 형태에만 한정되는 것이 아니라, 적절한 수의 강유전체 박막이 포함되어 있는 강유전체 복합층의 경우에도 적용된다. 도 11에 도시되어 있는 제1직렬층(1140) 및 제2직렬층(1160)은 제1실시예의 강유전체 복합층(140)의 형태로 형성될 수 있으며, 병렬층(1150)은 제3실시예의 강유전체 복합층(1040)의 형태로 형성될 수 있다. 또한, 복수의 직렬층과 복수의 병렬층이 순서에 상관없이 적층되어 있는 형태도 가능하다.
도 12는 본 발명에 따른 멀티비트 강유전체 기억소자에 대한 바람직한 제5실시예의 개략적인 구성을 나타낸 도면이다.
도 12를 참조하면, 본 발명의 제5실시예에 따른 멀티비트 강유전체 기억소자(1200)는 기판(1210), 절연층(1220), 하부전극(1230), 강유전체 복합층(1240) 및 상부전극(1250)을 구비한다.
제5실시예에 따른 멀티비트 강유전체 기억소자(1200)에 구비된 기판(1210), 절연층(1220), 하부전극(1230) 및 상부전극(1250)은 제1실시예에 따른 멀티비트 강유전체 기억소자(100)에 구비된 기판(110), 절연층(120), 하부전극(130) 및 상부전극(150)에 각각 대응된다.
강유전체 복합층(1240)은 절연막(1241)과 복수의 강유전체 입자(1242)를 구비한다. 절연막(1241)은 하부전극(1230) 상에 형성되며, SiO2, SiNx, SiONx, Al2O3, HfO2, ZrO2, Y2O3, HfAlO, HfSiO ZrSiO 및 이들의 조합으로 이루어질 수 있다. 강유전체 입자(1242)는 절연막(1241) 내부에 형성되며, Pb(Zr,Ti)O3(PZT), SrBi2Ta2O9(SBT), (Bi,La)4Ti3O12(BLT), BiFeO3(BFO) 및 이들의 조합으로 이루어질 수 있다. 이때, 강유전체 입자들(1242) 중 적어도 하나의 강유전체 입자는 다른 강유전체 입자와 항전계 및 직경 중 적어도 하나가 서로 다르게 형성된다. 이는 상술한 바와 같이 멀티비트를 구현하기 위함이다. 또한, 강유전체 입자들(1242)은 잔류 분 극이 모두 다르게 형성됨이 바람직하다. 강유전체 입자들(1242)은 용매를 이용하여 스핀코팅하는 방법으로 손쉽게 형성할 수 있다. 그리고 항전계 또는 직경이 다른 강유전체 입자들(1242)을 절연막 내부에 형성하게 되면, 상술한 바와 같이 여러 가지의 잔류 분극을 갖는 멀티비트 강유전체 기억소자(1200)를 제조할 수 있게 된다.
이상에서 본 발명의 바람직한 실시예에 대해 도시하고 설명하였으나, 본 발명은 상술한 특정의 바람직한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형 실시가 가능한 것은 물론이고, 그와 같은 변경은 청구범위 기재의 범위 내에 있게 된다.
도 1은 본 발명에 따른 멀티비트 강유전체 기억소자에 대한 바람직한 제1실시예의 개략적인 구성을 나타낸 도면이다.
도 2 내지 도 4는 본 발명에 따른 멀티비트 강유전체 기억소자가 멀티비트 기억소자로서 구동함을 설명하기 위한 개념도이다.
도 5는 제1실시예에 있어서, 조성을 달리하는 두 개의 Pb(Zr,Ti)O3(PZT)층이 강유전체 박막으로 이용된 멀티비트 강유전체 기억소자의 개략적인 구성을 나타낸 도면이다.
도 6은 도 5의 구조를 갖는 멀티비트 강유전체 기억소자에 있어서, 하나의 PZT 층에 전압을 인가하였을 때 커패시턴스 값의 변화를 나타낸 도면이다.
도 7은 도 5의 구조를 갖는 멀티비트 강유전체 기억소자에 있어서, 두 개의 PZT 층에 전압을 인가하였을 때 커패시턴스 값의 변화를 나타낸 도면이다.
도 8은 본 발명에 따른 멀티비트 강유전체 기억소자에 대한 바람직한 제2실시예의 개략적인 구성을 나타낸 도면이다.
도 9는 제2실시예의 바람직한 변형 실시예의 개략적인 구성을 나타낸 도면이다.
도 10은 본 발명에 따른 멀티비트 강유전체 기억소자에 대한 바람직한 제3실시예의 개략적인 구성을 나타낸 도면이다.
도 11은 본 발명에 따른 멀티비트 강유전체 기억소자에 대한 바람직한 제4실 시예의 개략적인 구성을 나타낸 도면이다.
도 12는 본 발명에 따른 멀티비트 강유전체 기억소자에 대한 바람직한 제5실시예의 개략적인 구성을 나타낸 도면이다.
Claims (25)
- 복수의 강유전체 박막을 구비하는 강유전체 기억소자로,멀티비트를 구현하기 위해, 상기 복수의 강유전체 박막 중 적어도 하나의 강유전체 박막은 다른 강유전체 박막과 항전계(coercive field)가 서로 다른 것을 특징으로 하는 멀티비트 강유전체 기억소자.
- 제1항에 있어서,상기 복수의 강유전체 박막은 잔류 분극(remanent polarization)이 서로 다른 것을 특징으로 하는 멀티비트 강유전체 기억소자.
- 하부전극;상기 하부전극 상에 형성되며, 강유전체로 이루어진 복수의 강유전체 박막이 순차적으로 적층되어 있는 강유전체 복합층; 및상기 강유전체 복합층 상에 형성된 상부전극;을 포함하며,멀티비트를 구현하기 위해, 상기 복수의 강유전체 박막 중 적어도 하나의 강유전체 박막은 다른 강유전체 박막과 항전계 및 두께 중 적어도 하나가 서로 다른 것을 특징으로 하는 멀티비트 강유전체 기억소자.
- 제3항에 있어서,상기 복수의 강유전체 박막은 잔류 분극이 서로 다른 것을 특징으로 하는 멀 티비트 강유전체 기억소자.
- 제3항에 있어서,상기 강유전체 복합층은 상기 복수의 강유전체 박막 사이 각각에 형성된 중간전극을 더 포함하는 것을 특징으로 하는 멀티비트 강유전체 기억소자.
- 기판;상기 기판 상에 형성되며, 강유전체로 이루어진 복수의 강유전체 박막이 순차적으로 적층되어 있는 강유전체 복합층;상기 기판 상에 형성되며, 상기 강유전체 복합층의 일측면에 상기 복수의 강유전체 박막과 모두 접촉되게 배치되는 제1전극; 및상기 기판 상에 형성되며, 상기 강유전체 복합층의 타측면에 상기 복수의 강유전체 박막과 모두 접촉되게 배치되는 제2전극;을 포함하며,멀티비트를 구현하기 위해, 상기 복수의 강유전체 박막 중 적어도 하나의 강유전체 박막은 다른 강유전체 박막과 항전계 및 상기 제1전극과 접촉하는 면에서 상기 제2전극과 접촉하는 면까지의 거리 중 적어도 하나가 서로 다른 것을 특징으로 하는 멀티비트 강유전체 기억소자.
- 제6항에 있어서,상기 복수의 강유전체 박막은 잔류 분극이 서로 다른 것을 특징으로 하는 멀 티비트 강유전체 기억소자.
- 제6항에 있어서,상기 강유전체 복합층은 상기 복수의 강유전체 박막 사이에 절연체로 이루어진 버퍼층을 더 포함하는 것을 특징으로 하는 멀티비트 강유전체 기억소자.
- 제6항에 있어서,상기 강유전체 복합층 상에 형성되며, 절연체로 이루어진 보호층을 더 포함하는 것을 특징으로 하는 멀티비트 강유전체 기억소자.
- 하부전극;상기 하부전극 상에 형성되며, 강유전체로 이루어진 복수의 강유전체 박막이 상기 하부전극의 상면에 평행한 면 상에서 상기 강유전체 박막 서로에 대해 측면 방향으로 배열되어 있는 강유전체 복합층; 및상기 강유전체 복합층 상에 형성된 상부전극;을 포함하며,멀티비트를 구현하기 위해, 상기 복수의 강유전체 박막 중 적어도 하나의 강유전체 박막은 다른 강유전체 박막과 항전계 및 두께 중 적어도 하나가 서로 다른 것을 특징으로 하는 멀티비트 강유전체 기억소자.
- 제10항에 있어서,상기 복수의 강유전체박막은 잔류 분극이 서로 다른 것을 특징으로 하는 멀티비트 강유전체 기억소자.
- 제10항에 있어서,상기 강유전체 복합층은 상기 복수의 강유전체 박막 사이 각각에 형성되며, 절연체로 이루어진 버퍼층을 더 포함하는 것을 특징으로 하는 멀티비트 강유전체 기억소자.
- 제10항에 있어서,상기 강유전체 박막 중 적어도 하나는 강유전체로 이루어진 복수의 강유전체층이 순차적으로 적층되어 있는 것을 특징으로 하는 멀티비트 강유전체 기억소자.
- 제13항에 있어서,상기 복수의 강유전체층이 순차적으로 적층되어 형성된 강유전체 박막은,상기 강유전체층 사이 각각에 형성된 중간전극을 더 포함하는 것을 특징으로 하는 멀티비트 강유전체 기억소자.
- 하부전극;상기 하부전극 상에 형성되며, 강유전체로 이루어진 하나의 강유전체 박막 또는 복수의 강유전체 박막이 순차적으로 적층되어 있는 하나 이상의 직렬층 및 강유전체로 이루어진 복수의 강유전체 박막이 서로에 대해 측면 방향으로 상기 하부전극의 상면과 평행한 평면 상에 배열되어 있는 하나 이상의 병렬층이 적층되어 있는 강유전체 복합층; 및상기 강유전체 복합층 상에 형성된 상부전극;을 포함하며,멀티비트를 구현하기 위해, 상기 강유전체 박막들 중 적어도 하나의 강유전체 박막은 상기 다른 강유전체 박막과 항전계 및 두께 중 적어도 하나가 서로 다른 것을 특징으로 하는 멀티비트 강유전체 기억소자.
- 제15항에 있어서,상기 직렬층 및 상기 병렬층에 구비된 강유전체 박막의 잔류 분극이 서로 다른 것을 특징으로 하는 멀티비트 강유전체 기억소자.
- 제15항에 있어서,상기 강유전체 복합층은 상기 직렬층과 상기 병렬층 사이 각각에 형성된 삽입전극을 더 포함하는 것을 특징으로 하는 멀티비트 강유전체 기억소자.
- 제15항에 있어서,상기 직렬층은 복수의 강유전체 박막이 순차적으로 적층된 구조이고,상기 직렬층은 상기 복수의 강유전체 박막 사이 각각에 형성된 직렬중간전극을 더 포함하는 것을 특징으로 하는 멀티비트 강유전체 기억소자.
- 제15항에 있어서,상기 병렬층은 상기 병렬층에 구비된 복수의 강유전체 박막 사이 각각에 형성되며, 절연체로 이루어진 버퍼층을 더 포함하는 것을 특징으로 하는 멀티비트 강유전체 기억소자.
- 제15항에 있어서,상기 병렬층에 구비된 복수의 강유전체 박막 중 적어도 하나는 강유전체로 이루어진 복수의 강유전체층이 순차적으로 적층되어 있는 것을 특징으로 하는 멀티비트 강유전체 기억소자.
- 제20항에 있어서,상기 복수의 강유전체층이 순차적으로 적층되어 형성된 강유전체 박막은,상기 복수의 강유전체층의 사이 각각에 형성된 병렬중간전극을 더 포함하는 것을 특징으로 하는 멀티비트 강유전체 기억소자.
- 하부전극;상기 하부전극 상에 형성된 절연막과, 상기 절연막 내부에 형성되며 강유전체로 이루어진 복수의 강유전체 입자를 구비하는 강유전체 복합층; 및상기 강유전체 복합층 상에 형성된 상부전극;을 포함하며,멀티비트를 구현하기 위해, 상기 복수의 강유전체 입자들 중 적어도 하나의 강유전체 입자는 다른 강유전체 입자와 항전계 및 직경 중 적어도 하나가 서로 다른 것을 특징으로 하는 멀티비트 강유전체 기억소자.
- 제22항에 있어서,상기 복수의 강유전체 입자는 잔류 분극이 서로 다른 것을 특징으로 하는 멀티비트 강유전체 기억소자.
- 제22항에 있어서,상기 절연막은 SiO2, SiNx, SiONx, Al2O3, HfO2, ZrO2, Y2O3, HfAlO, HfSiO 및 ZrSiO 중에서 선택된 1종 이상으로 이루어진 것을 특징으로 하는 멀티비트 강유전체 기억소자.
- 제1항 내지 제24항 중 어느 한 항에 있어서,상기 강유전체는 Pb(Zr,Ti)O3(PZT), SrBi2Ta2O9(SBT), (Bi,La)4Ti3O12(BLT) 및 BiFeO3(BFO) 중에서 선택된 1종 이상으로 이루어진 것을 특징으로 하는 멀티비트 강유전체 기억소자.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080031134A KR100963132B1 (ko) | 2008-04-03 | 2008-04-03 | 멀티비트 강유전체 기억소자 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080031134A KR100963132B1 (ko) | 2008-04-03 | 2008-04-03 | 멀티비트 강유전체 기억소자 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090105590A KR20090105590A (ko) | 2009-10-07 |
| KR100963132B1 true KR100963132B1 (ko) | 2010-06-15 |
Family
ID=41535274
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080031134A KR100963132B1 (ko) | 2008-04-03 | 2008-04-03 | 멀티비트 강유전체 기억소자 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100963132B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10720437B2 (en) | 2018-02-22 | 2020-07-21 | SK Hynix Inc. | Ferroelectric memory device having vertical channel between source line and bit line |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101429160B1 (ko) * | 2013-06-21 | 2014-09-23 | 한국과학기술원 | 멀티비트 메모리 소자 |
| US10038092B1 (en) * | 2017-05-24 | 2018-07-31 | Sandisk Technologies Llc | Three-level ferroelectric memory cell using band alignment engineering |
| WO2019195024A1 (en) * | 2018-04-02 | 2019-10-10 | Lam Research Corporation | Modifying ferroelectric properties of hafnium oxide with hafnium nitride layers |
| CN111211135B (zh) * | 2020-01-16 | 2022-08-05 | 华中科技大学 | 一种非对称铁电隧穿结多值存储单元的调制方法 |
| CN111223873B (zh) * | 2020-01-16 | 2022-08-05 | 华中科技大学 | 非对称的铁电功能层阵列、铁电隧道结多值存储单元的制备方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030027690A (ko) * | 2001-09-25 | 2003-04-07 | 휴렛-팩커드 컴퍼니(델라웨어주법인) | 자기 메모리 장치 |
| KR20030032533A (ko) * | 2001-10-18 | 2003-04-26 | 한국과학기술연구원 | 보자력 차이를 이용한 거대자기저항 스핀밸브의 자기저항박막 제조방법 |
-
2008
- 2008-04-03 KR KR1020080031134A patent/KR100963132B1/ko not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030027690A (ko) * | 2001-09-25 | 2003-04-07 | 휴렛-팩커드 컴퍼니(델라웨어주법인) | 자기 메모리 장치 |
| KR20030032533A (ko) * | 2001-10-18 | 2003-04-26 | 한국과학기술연구원 | 보자력 차이를 이용한 거대자기저항 스핀밸브의 자기저항박막 제조방법 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10720437B2 (en) | 2018-02-22 | 2020-07-21 | SK Hynix Inc. | Ferroelectric memory device having vertical channel between source line and bit line |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20090105590A (ko) | 2009-10-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110190062B (zh) | 铁电存储器件及其操作方法 | |
| CN112002360A (zh) | 铁电存储器和逻辑单元及操作方法 | |
| TWI606446B (zh) | 半導體記憶體裝置，其驅動方法及製造半導體裝置之方法 | |
| US20160118404A1 (en) | Three-dimensional non-volatile ferroelectric random access memory | |
| US8023318B2 (en) | Resistance memory element, phase change memory element, resistance random access memory device, information reading method thereof, phase change random access memory device, and information reading method thereof | |
| US9847123B2 (en) | Multi-bit ferroelectric memory device and methods of forming the same | |
| KR100963132B1 (ko) | 멀티비트 강유전체 기억소자 | |
| US11721377B2 (en) | Method for reading and writing memory cells in three-dimensional FeRAM | |
| US20120281451A1 (en) | Ferro-Resistive Random Access Memory (FERRO-RRAM), Operation Method and Manufacturing Method Thereof | |
| JP2009060087A (ja) | 逆転構造の不揮発性メモリ素子、そのスタックモジュール及びその製造方法 | |
| TWI514552B (zh) | 記憶體單元結構及方法 | |
| US7599278B2 (en) | Recording medium comprising ferroelectric layer, nonvolatile memory device comprising recording medium, and methods of writing and reading data for the memory device | |
| US11101291B2 (en) | Memory cell arrangement and methods thereof | |
| CN114446345A (zh) | 存储器单元布置及其方法 | |
| KR100976424B1 (ko) | 저항변화기록소자에 이용되는 스위칭 다이오드 및 이를이용한 저항변화기록소자와 저항변화 랜덤 액세스 메모리 | |
| CN114446968A (zh) | 存储器单元布置及其方法 | |
| JP5081069B2 (ja) | 半導体記憶装置 | |
| KR101021973B1 (ko) | 비휘발성 기억소자 및 비휘발성 기억소자의 정보기록방법과정보판독방법 | |
| KR100723419B1 (ko) | 불휘발성 메모리소자 및 그 동작방법 | |
| KR101003452B1 (ko) | 멀티 비트 강유전체 메모리 소자 및 그 제조방법 | |
| US20230099330A1 (en) | Semiconductor device including ferroelectric layer and insulation layer with metal particles and methods of manufacturing the same | |
| KR101079662B1 (ko) | 저항 변화 랜덤 액세스 메모리 및 저항 변화 랜덤 액세스 메모리의 정보 기록 방법과 정보 판독 방법 | |
| EP4379722A1 (en) | Capacitive memory structure and method for reading-out a capacitive memory structure | |
| US20240188304A1 (en) | Capacitive memory structure and method for reading-out a capacitive memory structure | |
| KR100673116B1 (ko) | 불휘발성 강유전체 메모리 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130410 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20140312 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |