KR20030027690A - 자기 메모리 장치 - Google Patents

자기 메모리 장치 Download PDF

Info

Publication number
KR20030027690A
KR20030027690A KR1020020057732A KR20020057732A KR20030027690A KR 20030027690 A KR20030027690 A KR 20030027690A KR 1020020057732 A KR1020020057732 A KR 1020020057732A KR 20020057732 A KR20020057732 A KR 20020057732A KR 20030027690 A KR20030027690 A KR 20030027690A
Authority
KR
South Korea
Prior art keywords
layer
line
read
memory device
conductor
Prior art date
Application number
KR1020020057732A
Other languages
English (en)
Other versions
KR100910571B1 (ko
Inventor
트랜렁티
샤르마마니쉬
Original Assignee
휴렛-팩커드 컴퍼니(델라웨어주법인)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 휴렛-팩커드 컴퍼니(델라웨어주법인) filed Critical 휴렛-팩커드 컴퍼니(델라웨어주법인)
Publication of KR20030027690A publication Critical patent/KR20030027690A/ko
Application granted granted Critical
Publication of KR100910571B1 publication Critical patent/KR100910571B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1655—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods

Abstract

자기 저항성 장치(10)는, 서로 다른 포화보자력을 갖는 제 1 및 제 2 강자성층(12,14)과, 그 제 1 및 제 2 층(12,14) 사이의 이격층을 포함한다. 각각의 강자성층(12,14)은 두 방향 중 어느 한 방향으로 방향 설정될 수 있는 자화 벡터를 갖는다.

Description

자기 메모리 장치{MAGNETO-RESISTIVE DEVICE HAVING SOFT REFERENCE LAYER}
본 발명은 자기 저항성 장치(magneto-resistive device)에 관한 것이다. 본 발명은 또한 데이터 저장에 관한 것이다.
자기 랜덤 액세스 메모리(magnetic random access memory; MRAM)는 단기 데이터 저장과 장기 데이터 저장에 이용될 수 있는 비휘발성 메모리이다. MRAM은DRAM, SRAM, 그리고 플래시메모리 등의 단기 메모리보다 전력 소모가 적다. MRAM은 하드 드라이브와 같은 통상적 장기 저장 장치보다 훨씬 빨리(수차에 이르기까지) 판독 및 기록 동작을 수행할 수 있다. 또한, MRAM은 하드 드라이브보다 더 콤팩트(compact)하고 전력을 덜 소모한다. MRAM은 또한 극도로 빠른 프로세서와 네트워크 장비 등에서 내장형 애플리케이션(embedded application)으로 이용될 수 있다.
전형적 MRAM 장치는 메모리 셀 어레이로 구성되는데, 그 메모리 셀의 행(row)을 따라 워드 라인이 전개되고, 그 메모리 셀의 열(column)을 따라 비트 라인이 전개된다. 각 워드 라인과 비트 라인의 교차점에 메모리 셀이 위치한다.
메모리 셀은 스핀 종속 터널링(spin dependent tunneling; SDT) 접합(junction) 등의 터널링 자기 저항성(tunneling magneto resistive; TMR) 장치를 기초로 할 수 있다. 전형적인 SDT 접합은 핀형층(pinned layer)과, 감지층(sense layer)과, 그 핀형층 및 감지층 사이에 샌드위치(sandwiched)된 절연 터널 장벽(insulating tunnel barrier)을 포함한다. 핀형층의 자화 방향(magnetization orientation)은, 관심 범위(range of interest)에 인가된 자기장이 존재하는 경우 회전하지 않도록 고정된다. 감지층의 자화 방향은, 핀형층 자화 방향과 동일한 방향이나 핀형층 자화 방향과 반대 방향 중 어느 한쪽으로 방향 설정될 수 있다. 핀형층과 감지층의 자화 방향이 동일한 방향인 경우, SDT 접합의 방향을 "평행(parallel)"이라고 말한다. 핀형층과 감지층의 자화 방향이 반대 방향이라면, SDT 접합의 방향을 "역평행(anti-parallel)"이라고 말한다. 이들 두 개의 안정된 방향, 평행과 역평행은 논리 값'0'과 '1'에 대응할 수 있다.
핀형층의 자화 방향은 하부의 반강자성(antiferromagnetic; AF) 핀층(pinning layer)에 의하여 고정될 수 있다. AF 핀층은, 핀형층의 자화 방향을 한쪽 방향으로 유지시키는 대규모 교환장(exchangee field)을 제공한다. AF 층의 하부에는 보통 제 1 및 제 2 시드층(seed layer)이 있다. 제 1 및 제 2 시드층은 AF 핀층을 위한 결정 구조 방향을 형성한다.
본 발명에 따르는 메모리 장치는, 서로 다른 포화보자력(coercivity)을 갖는 제 1 및 제 2 강자성층과, 그 제 1 및 제 2 강자성 층 사이의 이격층(spacer layer)으로 구성된다. 각 강자성층의 자화 방향은 두 방향 중 어느 한쪽으로 방향 설정될 수 있다.
본 발명의 또 다른 특징에 따르면, 자기 저항성 장치는, 서로 다른 포화보자력을 갖는 데이터층 및 기준층(data and reference layer)과, 제 1 및 제 2 층 사이의 이격층으로 구성된다. 데이터층과 기준층 양자 모두의 자화 방향은 두 방향 중 어느 한쪽으로 방향 설정될 수 있다.
본 발명의 또 다른 특징 및 이점은, 첨부 도면을 참조하여, 본 발명의 원리를 예로써 설명하고 있는 다음의 상세한 설명으로 명백해질 것이다.
도 1은 본 발명에 따르는 자기 메모리 장치의 일예를 도시하는 도면,
도 2는 도 1에 도시된 자기 메모리 장치의 데이터 및 기준층에 있어서의 히스테리시스 루프(hysteresis loop)의 일예를 도시하는 도면,
도 3은 도 1에 도시된 자기 메모리 장치에 대한 판독 동작 수행에 관한 제 1 방법을 도시하는 도면,
도 4a 및 도 4b는 상기 제 1 방법에 대응하는 장치 자화 방향을 도시하는 도면,
도 5는 도 1에 도시된 자기 메모리 장치에 대한 판동 동작 수행에 관한 제 2 방법을 도시하는 도면,
도 6a 내지 도 6e 및 도 7a 내지 도 7e는 상기 제 2 방법을 설명하는 도면,
도 8은 상기 제 2 방법을 구현하는 회로의 일예를 도시하는 도면,
도 9a 및 도 9b는 도 8에 도시된 회로의 타이밍 도면,
도 10은 본 발명에 따르는 MRAM 장치를 도시하는 도면,
도 11은 본 발명에 따르는 또 다른 MRAM 장치를 도시하는 도면,
도 12는 판독 동작 동안 상기 또 다른 MRAM 장치를 도시하는 도면,
도 13a와, 도 13b와, 도 14 내지 도 17은 본 발명에 따르는 MRAM 장치를 위한 다양한 클래드 도전체의 예를 도시하는 도면,
도 18a 및 도 18b는 본 발명에 따르는 자기 메모리 장치를 위한 합성 강자석 기준층의 예를 도시하는 도면,
도 19는 상기 합성 강자석 기준층의 개별 강자성층에 대한 히스테리시스 루프를 도시하는 도면,
도 20은 상기 합성 강자석 기준층에 대한 히스테리시스 루프를 도시하는 도면.
도면의 주요 부분에 대한 부호의 설명
12, 14 : 강자성층16 : 이격층
18, 20, 22 : 도전체24 : 절연체
도 1을 참조하면, 자기 메모리 장치(10)는, 데이터층(12)과, 기준층(14)과, 데이터층 및 기준층 사이의 절연 터널 장벽(16)으로 구성된 자기 터널 접합(11)으로 구성된다. 양 층(12,14) 모두 강자성체로 구성된다. 데이터층(12)은, 대개 데이터층(12)의 자화용이축(easy axis; EA1)을 따라서, 두 방향 중 어느 한쪽으로 방향 설정될 수 있는 자화 방향(벡터(M1)로 표시됨)을 갖는다. 기준층(14)은, 대개 그 자화용이축(easy axis; EA2)을 따라서, 두 방향 중 어느 한쪽으로 방향 설정될 수 있는 자화 방향(벡터(M2)로 표시됨)을 갖는다. 자화용이축(EA1, EA2)은 x축을 따라 전개되는 것으로 도시되어 있다.
데이터층과 기준층(12,14)의 자화 벡터(M1,M2)가 동일한 방향을 가리키고 있다면, 자기 터널 접합(11)의 방향은 "평행"이라고 말해진다. 데이터층과 기준층(12,14)의 자화 벡터(M1,M2)가 서로 반대 방향을 가리키고 있다면, 자기 터널 접합(11)의 방향은 "역평행"이라고 말해진다. 이들 두 개의 안정한 방향, 평행과 역평행은 논리 값 '0'과 '1'에 대응할 수 있다.
절연 터널 장벽(16)은 데이터층과 기준층(12,14) 사이에 양자 역학적 터널링(quantum mechnical tunneling)이 발생할 수 있게 한다. 이러한 터널링 현상은 전자 스핀 종속적이며, 자기 터널 접합(11)의 저항이 데이터층과 기준층(12,14)의 자화 벡터(M1,M2) 상대적 방향의 함수가 되도록 한다. 예컨대, 자기 터널 접합(11)의 저항은, 자기 터널 접합(11)의 자화 방향이 평행한 경우 제 1 값(R)이고, 그 자화 방향이 역평행한 경우 제 2 값(R+ΔR)이다. 절연 터널장벽(16)은 산화 알루미늄(Al2O3), 이산화 실리콘(SiO2), 산화 탄탈룸(Ta2O5), 질화 실리콘(SiN4), 질화 알루미늄(AlNX), 또는 산화 마그네슘(MgO)로 이루어질 수 있다. 절연 터널 장벽(16)에는 다른 절연체 및 소정의 반도체 물질이 이용될 수도 있다. 절연 터널 장벽(16)의 두께는 대략 0.5 나노미터 내지 3 나노미터의 범위일 수 있다.
데이터층(12)의 포화보자력(HC1)은 기준층(14)의 포화보자력(HC2)보다 훨씬 더 높다(데이터층과 기준층(12,14)에 대한 히스테리시스 루프(L1,L2)를 각각 도시하고 있는 도 2 참조). 데이터층(12)의 포화보자력(HC1)은 기준층(14)의 포화보자력보다 적어도 2 내지 5배정도 더 큰 값일 수 있다. 예컨대, 데이터층(12)의 포화보자력(HC1)은 약 25 Oe일 수 있고, 기준층(14)의 포화보자력(HC2)은 약 5 Oe일 수 있다. 기준층(14)의 포화보자력(HC2)을 가능한 낮게 구성(즉, 기준층(14)을 가능한얇게 구성)하는 것이 바람직하다. 그러므로, 기준층(14)은, 그 자화 벡터(M2)가 플립(flip)보다 훨씬 용이하기 때문에, 데이터층(12)보다 더 "연성(softer)"으로 생각될 수 있다.
비트 형상(bit shape), 기하학적 구소(geometry), 조성(composition), 두께 등을 서로 달리 함으로써 두 층(12,14)의 포화보자력이 달리 구성될 수 있다. 포텐셜 강자성층 물질은 니켈 철 코발트(NiFeCo), 코발트 철(CoFe), 니켈 철과 코발트의 기타 자기 연성 합금, 그리고 PERMALLOYTM등을 포함한다. 예컨대,데이터층(12)은, 니켈 철 코발트나 코발트 철 등의 물질로 이루어질 수 있고, 기준층(14)은 니켈 철 등의 물질로 이루어질 수 있다.
x축을 따라 전개되는 제 1 도전체(18)는 데이터층(12)과 접촉하고 있다. y축을 따라 전개되는 제 2 도전체(20)는 기준층(14)과 접촉하고 있다. 제 1 및 제 2 도전체(18,20)는 직교하는 것으로 도시되어 있다. 제 2 도전체(20) 위에 제 3 도전체922)가 있는데, 이 역시 y축을 따라 전개되고 있다. 전기 절연체(24)(예컨대, 절연체층)는 제 2 및 제 3 도전체(20,22)를 분리시킨다. 도전체(18,20,22)는, 알루미늄, 구리, 금, 또는 은 등의 전기 도전체로 이루어진다.
제 1 및 제 2 도전체(18,20)에 기록 전류(write current)를 공급함으로써 자기 터널 접합(11)에 데이터를 기록할 수 있다. 제 1 도전체(18)에 공급된 전류는 제 1 도전체(18) 주위에 자기장을 생성하고, 제 2 도전체(20)에 공급된 전류는 제 2 도전체(20) 주위에 자기장을 생성한다. 두 자기장은, 결합되는 경우, 데이터층(12)의 포화보자력을 초과하여, 이에 따라 데이터층(12)의 자화 벡터(M1)를 바람직한 방향(방향은 제 1 및 제 2 도전체(18,20)에 공급된 전류의 방향에 의존할 것임)으로 설정한다. 그 자화 방향은 논리 '1'에 대응하는 방향이나 논리 '0'에 대응하는 방향으로 설정될 것이다. 기준층(14)의 포화보자력(HC2)이 데이터층(12)의 경우보다 더 적은 값이기 때문에, 결합 자기장은 기준층(14)의 자화 벡터(M2)가 데이터층(12)의 자화 벡터(M1)와 동일한 방향이 되도록 한다.
도전체(18,20)로부터 기록 전류를 제거한 다음, 데이터층(12)의 자화벡터(M1)는 그 방향을 계속 유지한다. 기준층(14)의 자화 벡터(M2)는 그 방향을 계속 유지할 수도 있고 유지하지 않을 수도 있다. 기준층(14)이 "초연성(ultra-soft)"이라면, 이는 기록 전류가 제 1 및 제 2 도전체(18,20)로부터 제거되는 경우 그 자화 방향을 잃을 것이다.
제 3 도전체(22)는 기록 동작을 돕는데 이용될 수 있다. 기록 동작 동안 제 3 도전체(22)로 전류를 공급함으로써, 제 3 도전체(22) 주위에 발생한 자기장은 다른 두 자기장과 결합하여 데이터층(12)의 자화 벡터(M1)를 바람직한 방향으로 설정하도록 돕는다.
도 3은 자기 메모리 장치(10)를 판독하는 제 1 방법을 도시하고 있다. 제 3 도전체(22)에 전류를 공급하고, 그에 따라 발생한 자기장이 기준층(14)의 자화 벡터(M2)가 특정 방향이 되도록 한다(블록(110)). 그 자기장은 데이터층(12) 자화 벡터(M1)에는 영향을 미치지 않는다. 기준층(14)의 포화보자력(HC2)이 낮기 때문에, 제 3 도전체 전류의 크기는 낮을 수 있다.
전류가 제 3 도전체(22)에 공급되면, 자기 터널 접합(11)을 가로질러 전압이 인가된다(블록(110)). 제 1 및 제 2 도전체(18,20)가 이용되어 자기 터널 접합(11)을 가로질러 전압을 인가할 수 있다. 전압은 자기 터널 접합(11)을 통하여 감지 전류가 흐르게 한다.
자기 터널 접합(11)은, 그 자기 터널 접합(11)을 통하여 흐르는 전류를 감지함으로써 측정된다(블록(112)). 감지 전류는 자기 터널 접합(11)의 저항에 반비례한다. 그러므로, IS= V/R 또는 IS= V/(R+ΔR)인데, 여기서 V는 전압이고, IS는 감지 전류이며, R은 장치(10)의 공칭 저항이고, ΔR은 평행 자화 방향에서 역평행 자화 방향으로 변화함으로써 야기되는 저항 변화이다.
도 4a 및 도 4b를 참조하기로 한다. lMohm의 공칭 저항(R)을 갖는 자기 터널 접합과, 30%의 터널링 자기 저항을 생각해보기로 한다. 판독 전류(IR)는 제 3 도전체(22)로 흐르는 것으로 도시되어 있다. 판독 전류(IR)는 기준층(14)의 자화 벡터(M2)가 좌측을 가리키도록 한다. 측정된 저항 R = 1Mohm인 경우, 데이터층(12)은 제 1 논리 값을 저장한다(도 4a). 측정된 저항 R = 1.3Mohm인 경우, 데이터층은 제 2 논리 값을 저장한다(도 4b). 그러므로, 기준층(14)의 자화 방향을 이미 알려져 있는 방향으로 설정하고 장치(10)의 저항(R 인지 R+ΔR인지)을 측정함으로써, 자기 메모리 장치(10)에 저장된 논리값이 판정된다.
도 5는 자기 메모리 장치(10)를 판독하는 제 2 방법을 도시하고 있다. 양극성 펄스가 제 3 도전체(22)로 인가(블록(210))되고, 접합 저항의 변화가 검사(블록(212))된다. 변화 방향(즉, 하이에서 로우로의 변화, 또는 로우에서 하이로의 변화)은 데이터층(12)의 자화 방향과, 그에 따라, 자기 메모리 장치(10)에 저장된 논리 값을 표시한다.
또한, 도 6a 내지 도 6e는 논리 '0'을 저장하는 데이터층(12)과 관련하여 제 2 방법을 도시하고 있다. 양극성 펄스(250)가 제 3 도전체(22)로 인가된다(도 6a). 양극성 펄스(250)는 포지티브 극성(positive polarity)(252)(논리 '0'에 대응함)을 갖고 그 다음 네거티브 극성(negative polarity)(254)(논리 '1'에 대응함)을 갖는다. 포지티브 극성(252)은 기준층(14)의 자화 벡터를 데이터층(12)과 동일한 방향으로 설정하여(도 6b), 장치(10)의 자화 방향은 평행하고 그 저항 값은 Rp이다. 네거티브 극성(254)은 기준층(14)의 자화 벡터(M2)를 반대 방향으로 설정하여(도 6c), 장치(10)의 자화 방향은 역평행하고 그 저항 값은 R+Δ 즉 Rap이다. 따라서 장치(10)의 저항은 로우 상태에서 하이 상태로 변화한다(도 6d). 로우/하이 변화는 메모리 장치(10)에 논리 '0'이 저장됨을 나타낸다. 대응하는 감지 전류(IS)가 도 6e에 도시되어 있다.
도 7a 내지 도 7e는 논리 '1'을 저장하는 데이터층(12)과 관련하여 제 2 방법을 도시하고 있다. 동일한 양극성 펄스(252)가 제 3 도전체(22)로 인가된다(도 7a). 역평행 자화 방향(도 7b)에서 평행 자화 방향(도 7c)으로의 자기 메모리 장치가 변화하여, 그 자기 메모리 장치(10)의 저항이 하이에서 로우로 변화한다(도 7d). 따라서 하이/로우 변화는 자기 메모리 장치(10)에 논리 '1'이 저장됨을 나타낸다. 대응하는 감지 전류(IS)가 도 7e에 도시되어 있다.
양극성 판독 동작은 그 자체를 참조한다. 그러므로, 이러한 동적인 방법은 서로 다른 장치를 가로지르는 저항 변화에 반응을 나타내지 않는다.
양극성 펄스는 단일 포지티브 극성과 그에 뒤따른 단일 네거티브 극성으로 제한되지 않고, 또한 논리 '0'에 대응하는 포지티브 극성과 논리 '1'에 대응하는 네거티브 극성으로 제한되지도 않는다. 예컨대, 포지티브 극성은 어쩌면 논리 '1'에 대응할 수도 있고, 양극성 펄스는 네거티브 극성으로 시작하여 포지티브 극성으로 변화할 수도 있다.
저항 변화를 검출하기 위하녀 간단한 감지 증폭기(310)가 도 8에 도시되어 있다. 자기 터널 접합(11)을 통하여 흐르는 감지 전류(IS)가 감지 증폭기(312)로 공급된다. 감지 증폭기(312)의 제 1 및 제 2 출력은 감지 전류 크기에 비례하는 전압(VSENSE)을 제공한다. 제 1 출력은 비교기(316)의 제 1 입력(IN+)으로 공급된다. 감지 증폭기(312)의 제 2 출력은, 수 나노초를 지연시키는 지연 소자(delay element)(314)로 공급된다. 지연 소자(314)의 출력은 비교기(316)의 제 2 입력(IN-)으로 공급된다. 비교기(316)의 출력(VOUT)은 자기 메모리 장치(10)에 저장된 논리 상태를 나타낸다.
도 9a 및 도 9b는 도 8의 회로에 대한 타이밍 도이다. 도 9a는 도 6a 내지 도 6e에 대응하고, 도 9b는 도 7a 내지 도 7e에 대응한다.
자기 메모리 장치(10)는 통상적 SDT 접합보다 더 간단한 구조를 갖는다. 자기 메모리 장치(10)는, 시드층과 AF 핀층이 필요하지 않기 때문에, SDT 접합보다 제조가 더 간단하다. 여전히 데이터층을 어닐링하여 자화용이축 세팅을 수행하지만, 이는 더 낮은 온도에서 이루어지고 보다 덜 중요해진다. 또한, 증착 처리의 복잡도가 크게 줄어든다. 데이터층(12)이 금속 도전체 위에 배치되므로, 보다 균일한 데이터 막이 이루어지고, 따라서, (웨이퍼 상의 균일성이 더 커진 점의 관점에서) 자기 응답(magnetic response)과 제조 능력(manufacturability)이 개선되는추가적 이점이 있다.
도 10을 참조하면, 자기 터널 접합(11)의 어레이(12)를 포함하는 MRAM 장치(410)를 도시하고 있다. 자기 터널 접합(11)은 행과 열로 정렬되고, 그 행은 x 방향으로 전개되며 열은 y 방향으로 전개된다. MRAM 장치(410)의 설명을 간단하게 하기 위하여 비교적 적은 수의 자기 터널 접합(11)이 도시되어 있다. 실제로, 임의 사이즈의 어레이가 이용될 수 있다.
워드 라인(18)으로 기능하는 트레이스가 어레이(12)의 일 측 평면에서 x 방향으로 전개된다. 워드 라인(18)은 자기 터널 접합(11)의 데이터층(12)과 접촉하고 있다. 비트 라인(20)으로 기능하는 트레이스는 어레이(12)의 인접 측 평면에서 y 방향으로 전개된다. 비트 라인(20)은 자기 터널 접합(11)의 기준층(14)과 접촉하고 있다. 어레이912)의 각 행마다 하나의 워드 라인(18)이 있을 수 있고 어레이(12)의 각 열마다 하나의 비트 라인(20)이 있을 수 있다. 각각의 자기 메모리 터널 접합(11)이 워드 라인(18)과 비트 라인(20)의 교차점에 배치된다.
판독 라인(22)으로 기능하는 트레이스가 또한 y 방향으로 전개된다. 판독 라인(22)은, 비트 라인(20)과 격리되어, 그 위에 배치되어 있다. (이와 달리, 판독 라인(22)이 비트 라인(20) 아래, 워드 라인(18) 위, 또는 워드 라인(18) 아래에, 행이나 열 등을 따라서 배치될 수 있다.) 판독 라인(22)은 워드 라인 및 비트 라인(18,20)과 독립적이다.
MRAM 장치(410)가 또한 제 1 및 제 2 행 디코더(row decoder)(414a,414b)와, 제 1 및 제 2 열 디코더(416a,416b)와, 판독/기록 회로(418)를 포함한다. 판독/기록 회로(418)는 감지 증폭기(420)와, 그라운드 접속(ground connection)(422)과, 행 전류 소스(row current source)(424)와, 전압 소스(426)와, 열 전류 소스(428)를 포함한다.
선택된 자기 터널 접합(11)에 대한 기록 동작 동안, 제 1 행 디코더(414a)가 선택된 워드 라인(18)의 한쪽 끝을 행 전류 소스(424)로 접속시키고, 제 2 행 디코더(414b)가 선택된 워드 라인(18)의 다른 쪽 끝을 그라운드로 접속시키며, 제 1 열 디코더(416a)가 선택된 비트 라인(20)의 한쪽 끝을 그라운드로 접속시키고, 제 2 열 디코더(416b)가 선택된 비트 라인(20)의 다른 쪽 끝을 열 전류 소스(428)로 접속시킨다. 그 결과, 기록 전류가 선택된 워드 및 비트 라인(18,20)을 통하여 흐른다. 기록 전류가 자기장을 생성하고, 그 자기장은 자기 터널 접합(11이 스위치 되도록 한다. 또한, 열 디코더(416a,416b)는 기록 전류가 판독 라인(22)을 통하여 그 선택된 자기 터널 접합(11)을 가로질러 흐르도록 할 수 있다. 이 제 3 기록 전류는 선택된 자기 터널 접합의 스위칭을 돕는 부가적 자기장을 생성한다.
선택된 터널 접합(11)에 대한 판독 동작 동안, 제 1 행 디코더(414a)는 전압 소스(426)를 선택된 워드 라인(18)으로 접속시키고, 제 1 열 디코더(416a)는 선택된 비트 라인(20)을 감지 증폭기(420)의 가상 그라운드 입력(virtual ground input)으로 접속시킨다. 그 결과, 감지 전류가 선택된 자기 터널 접합(11)을 통하여 감지 증폭기(420)의 입력단으로 흐른다. 또한, 제 1 및 제 2 열 디코더(416a,416b)는 정상(steady) 판독 전류나 양극성 전류 펄스가 판독 라인(22)을 통하여 그 선택된 자기 터널 접합(11)을 가로질러 흐르도록 한다. 정상 판독전류가 선택된 판독 라인(22)으로 공급되는 경우, 선택된 자기 터널 접합(11)의 저항 상태가 감지 증폭기(420)에 의하여 감지된다. 양극성 펄스가 선택된 판독 라인(22)으로 공급되는 경우, 접합 저항의 변화가 감지 증폭기(420)에 의하여 검사된다(접합 저항의 변화를 검사하기 위한 감지 증폭기(420)는 도 8에 도시된 감지 증폭기(312)와 동일한 구성을 가질 수 있다.).
자기 터널 접합(11)은 많은 병렬 경로를 통하여 서로 연결된다. 하나의 교차점에서 나타나는 저항은, 다른 행과 열의 자기 터널 접합(11)의 저항과 나란히, 그 교차점에 위치한 자기 터널 접합(11)의 저항과 동일하다. 그러므로 자기 터널 접합(11)의 어레이(12)는 교차점 저항기 네트워크(cross point resistor network)로 구성될 수 있다.
자기 터널 접합(11)이 교차점 저항기 네트워크로서 접속되기 때문에, 기생(parasitic) 또는 누설(sneak) 경로 전류가 선택된 자기 터널 접합(11)에 대한 판독 동작을 간섭할 수 있다. 다이오드나 트랜지스터 등의 블로킹 장치(blocking device)를 자기 터널 접합(11)에 접속시킬 수 있다. 이들 블로킹 장치는 기생 전류를 블로킹할 수 있다.
이와 달리, 본 출원인의 미국 특허 제 6,259,644호에 개시된 "등전위" 방법을 이용하여 기생 전류를 처리할 수 있다. 등전위 방법을 이용하도록 구성되는 경우, 판독/기록 회로(418)는 선택된 비트 라인(20)과 동일한 전위를 비선택 비트 라인(20)으로 제공하거나, 선택된 비트 라인(20)과 동일한 전위를 비선택 워드 라인(18)으로 제공할 수 있다.
판독 라인(22)은 비트 라인(20)과 전기적으로 절연되어 있기 때문에, 자기 터널 접합(11)의 저항성 교차 연결을 늘어나게 하지 않는다. 그러므로, 등전위가 판독 라인(22)으로 인가되지는 않는다.
도 10은, 세 가지 서로 다른 타입의 트레이스, 즉, 워드 라인(18)과, 비트 라인(20)과, 판독 라인(22)을 갖춘 MRAM 장치(410)를 도시하고 있다. 그러나, 본 발명이 이렇게 제한되는 것은 아니다. 예컨대, 본 발명에 따르는 MRAM 장치는 단지 두 개의 서로 다른 타입의 트레이스, 워드 라인(18)과 비트 라인(20)만을 가질 수도 있다.
도 11을 참조하면, 워드 라인(18)과 비트 라인(20)을 포함하되, 판독 라인(22)은 포함하지 않는 MRAM 장치(510)가 도시되어 있다. 자기 터널 접합(11)은 워드 라인과 비트 라인(18,20)의 교차점에 배치된다.
또한 도 12를 참조하면, 워드 라인과 비트 라인(18,20)만을 이용하는 판독 동작을 도시하고 있다. 제 1 행 디코더(514a)는 전압 소스(526)를 선택된 워드 라인(18)으로 접속시키고, 제 1 열 디코더(516a)는 선택된 비트 라인(20)의 한쪽 끝은 감지 증폭기(520)의 가상 그라운드 입력으로 접속시킨다. 그 결과, 감지 전류(IS)가 선택된 자기 터널 접합(11)을 통하여 감지 증폭기(520)로 흐른다. 제 2 열 디코더(516b)는 열 전류 소스(528)를 선택된 비트 라인(20)의 다른 쪽 끝에 접속시킨다. 그 결과, 판독 전류(IR)가 선택된 비트 라인(20)을 통하여 감지 증폭기(520)로 흐른다. 판독 전류(IR)는 기준층의 자화 벡터를 설정한다. 감지 증폭기(520)는 감지 전류와 판독 전류의 합(IS+IR)을 감지한다. 판독 전류(IR)의 크기가 이미 알려져 있으므로, 감지 전류(IS)의 크기와, 그에 따른 자기 터널 접합(11)의 저항 및 논리 상태가 판정될 수 있다.
지금까지 설명된 자기 터널 접합(11)은, 별개의 기준층(14)으로 구성되는데, 각 기준층(14)은 그 대응 데이터층(12) 및 터널 장벽(16)과 동일한 기하학적 구조를 갖는다. 그러나, 본 발명이 데이터층 및 터널 장벽과 동일한 기하학적 구조를 가지는 기준층으로 제한되는 것은 아니다.
대신에, 기준층은 워드 라인 및 비트 라인(18,20)과 동일한 기하학적 구조를 가질 수도 있다. 그러한 기준층은 "기준 라인"이라고 불릴 것이다.
도 13a를 참조하면, 다수의 자기 터널 접합(611)이 공유하는 기준 라인(610)을 도시하고 있다. 기준 라인(610) 위에 비트 라인과 판독 라인(20,22)이 층을 이루고 있다. 기준 라인(610)은 비트 라인 및 판독 라인(20,22)과 동일한 방향으로 전개된다. 그러므로 열의 자기 터널 접합(611) 각각은 개개의 데이터층(12)과, 개개의 터널 장벽(16)과, 공유형 기준 라인(610)을 포함한다.
본 발명은 도 13a에 도시된 바와 같이 기준 라인(610)이 비트 라인(20) 아래에서 층을 이루고 있도록 제한되지 않는다. 대신, 기준 라인(610)은 비트 라인(20) 위에서 층을 형성할 수도 있고(도 13b 참조), 기준 라인(610)은 판독 라인(22)의 위나 아래에서 층을 형성할 수도 있으며(아울러 판독 라인과 동일한 방향으로 전개될 것임), 기준 라인(610)은 워드 라인(18)의 위나 아래에서 층을 형성할수도 있다(아울러 워드 라인(18)과 동일한 방향으로 전개될 것임). 기준 라인(610)이 비트 라인(20)의 위에서 층을 형성하여 터널 장벽(16)과 접촉하고 있지 않은 경우, 도 13b에 도시된 바와 같이, 패턴층(patterned layer)(14)이 터널 장벽(16)과 워드, 비트 라인(20) 사이에 형성된다.
본 발명은 기준 라인이 워드, 비트 또는 판독 라인(18,20,22)과 관련하여 층 형성되는 것으로 제한되지 않는다. 도 14 내지 도 17에 도시된 바와 같이, 기준 라인은 워드, 비트 및/또는 판독 라인과 결합될 수도 있다. 기준 라인은 임의의 다른 라인 위로 기준 라인 강자성체를 클래딩(cladding)함으로써 그 임의의 다른 라인과 결합할 수 있다. 기준 라인을 다른 라인과 결합하면 가외 상호 접속층(extra interconnect layer)을 제거할 수 있는 이점을 얻는다. 또한, 클래딩은 판독 및 기록 전류의 크기를 줄일 수 있도록 하므로, 그 클래딩으로 인하여 전력 소모가 줄어들 수 있다.
도 14는 강자성체(예컨대, 니켈 철)로 클래딩된 비트 라인(20)을 도시하고 있다. 클래딩(712)은 연성 또는 초연성 기준 라인(710)을 형성한다. 비트 라인(20)이 판독 라인(22)과 절연 터널 장벽(16) 사이에 배치된다. 절연층(도시되지 않음)이 기준층(710)과 판독 라인(22)을 분리할 수 있다.
강자성 클래딩(712)은 비트 라인(20)을 완전히 둘러싸서 자속 경로 폐쇄(flux path closure)를 제공한다. 터널 장벽(16)과 비트 라인(20) 사이의 클래딩(712) 부분이 더 얇을 수도 있다.
기록 동작 동안, 기록 전류가 비트 라인(20)으로 인가되어 그 자기장으로 기준 라인(710)이 포화된다. 기준 라인(710)의 보다 얇은 부분은 자기장이 데이터층(12)에 미치도록 한다.
판독 동작 동안, 판독 전류가 판독 라인(22)을 통해 흘러서 기준 라인(710)의 자화 방향을 설정하며, 한편 누설 전류 및 기생 전류가 워드 라인과 비트 라인을 통하여 흐른다. 판독 동작 동안 워드 라인을 통하여 흐르는 감지 및 기생 전류에 의하여 생성된 자기장이 존재하는 경우 강자성 클래딩(712)은 포화되지 않을 것이다. 포화되지 않는 동안, 감지 전류와 기생 전류로 인하여 발생하는 어떠한 자기장도 데이터층(12)을 방해하지 않을 것이다.
도 15는 강자성체(예컨대, 니켈 철)로 클래딩된 판독 라인(22)을 도시하고 있다. 클래딩은 연성 및 초연성 기준 라인(810)을 형성한다. 판독 라인(22)이 워드 라인과 절연 터널 장벽(16) 사이에 배치된다. 강자성 클래딩은 판독 라인(22)을 완전히 둘러싸서 자속 경로 폐쇄를 제공할 수 있고(도 16에 도시된 바와 같이), 또는 판독 라인(22)을 부분적으로 둘러쌀 수도 있다(도시되지 않음). 그러한 판독 라인(22)의 클래딩되지 않은 부분은 터널 장벽(16)과 직접 접촉하고, 나머지 부분은 강자성체로 클래딩된다.
판독 자기장(즉, 판독 전류가 판독 라인(22)으로 공급될 때 발생하고 기준 라인(810)의 자화 벡터의 방향 설정에 이용되는 자기장)이 존재하는 경우 강자성 클래딩(812)은 포화되지 않을 것이다. 클래딩(812)이 판독 자기장을 완전히 봉쇄하고 있는 동안, 판독 자기장은 클래딩(812)을 넘어 연장되어 데이터층(12)을 방해하는 일이 없을 것이다.
도 14의 구성과 비교하여, 워드 라인(20)은 데이터층(12)으로부터 멀리 떨어지도록 이동되고, 이로써 기록 동작 동안 워드 라인(20)에 의하여 인가되는 자기장의 강도가 줄어든다. 줄어든 자기장을 보상하기 위하여, 기록 동작 동안 기록 전류가 클래드 판독 라인(22)으로 공급된다. 기록 동작 동안 판독 라인(22)에 의하여 제공된 자기장은 스위칭을 돕는다.
도 16은 비트 라인(20)과 판독 라인(22) 양자 위로 클래딩되는 강자성체를 포함하는 기준 라인(912)을 도시하고 있다. 기준 라인(912)은, 하위 부분(912a)과, 상위 부분(912b)과, 캡 부분(cap portion)(912c)의 세 부분으로 이루어진다. 하위 부분(912a)은 절연체(914)에 의하여 다른 두 부분(912b,912c)과 분리된다. 다른 부분(912b,912c)과 전기적으로 절연된다 하더라도, 하위 부분(912a)은 다른 부분(912b,912c)과 자기적으로 연결되어 있다.
기준 라인(912)의 하위 부분(912a)은 판독 라인(22)을 포함한다. 클래딩이 판독 라인(22)의 바닥(bottom)과 측면을 덮는다. 판독 라인(22)의 윗표면은 강자성체로 덮이지 않고, 절연체(914)로 덮인다.
기준 라인(912)의 상위 부분(912b)은 비트 라인(20)을 포함한다. 클래딩은 비트 라인(20)의 위와 측면을 덮는다. 비트 라인(20)의 바닥 표면은 클래딩으로 덮이지 않고, 절연체(914)로 덮인다. 또한, 비트 라인과 판독 라인(20,22)이 절연체(914)로 분리된다.
판독 라인(22)은 비트 라인(20)보다 더 큰 교차점을 갖추어 제조 공차를 보상한다. 제조 동안, 기준 라인(912b)의 상위 부분이 하위 부분(912a) 위로센터링(centered)되어야 한다. 그러나, 실제로, 오정합이 발생할 수 있다. 오정합이 발생하는 경우에도, 비트 라인과 판독 라인(20,22) 사이에 단락을 야기하지 않도록 상위 부분은 여전히 하위 부분(912a) 위에 배치되어 있을 것이다.
캡 부분(912c)은 상위 부분(912b)으로부터 하위 부분(912a)의 측벽을 거쳐 밖으로 확장된다. 캡 부분(912c)은 또한 절연체(914)를 덮는다. 캡 부분(912c)은 하위 부분과 상위 부분(912a,912b) 사이에서 자속 경로를 폐쇄한다. 캡 부분(912c)과 하위 부분(912a)의 측벽 사이 갭이 절연체(914)로 채워질 수 있다. 그 갭으로 비트 라인(20)과 판독 라인(22) 사이에 단락이 방지된다. 비트 라인(20)에 의하여 생성된 자기장은 그 갭을 통하여 캡 부분(912c)으로 확장된다.
다수의 절연 터널 장벽(16)이 기준 라인(912)의 상위 부분(912b) 위에 형성되고, 대응하는 데이터층(12)이 절연 터널 장벽(16) 위에 형성된다. 워드 라인(18)이 데이터층(12) 위에 형성된다.
하위 부분(912a)의 클래딩 두께 표시는 확대된 것이다. 그 두께는 하위 부분(912a), 상위 부분(912b), 캡 부분(912c) 모두에 있어서 약 1nm 내지 50nm(전형적으로 5nm 값)일 수 있다. 판독 라인(22)만에 의하여 생성된 판독 자기장은 기준 라인(912)의 상위 부분(912b)을 포화시키지 않는다. 비트 라인(20)만에 의하여 생성된 기록 자기장은 기준 라인(912)의 하위 부분(912a)을 포화시킬 수 있다.
비트 라인과 판독 라인(20,22) 사이의 전기 절연(즉, 절연체(914))으로 인하여 비트 라인과 판독 라인(20,22)으로 별도의 전류가 공급되도록 할 수 있다. 별도의 전류가 공급되어, 판독 및 기록 동작 동안 독립적 자기장 제어가 가능하다.비트 라인 및 판독 라인(20,22)으로 공급되는 전류를 조정함으로써, 그에 따른 두 자기장이, 하위 부분(912a)의 자화 벡터만을 방향 설정하거나, 상위 부분(912b)의 자화 벡터만을 방향 설정하거나, 기준 라인(912)의 상위 부분과 하위 부분(912a,912b)의 자화 벡터 모두를 방향 설정하도록 조정될 수 있다.
도 17은 기준 라인(912')을 도시하고 있는데, 그 하위 부분(912a')의 측벽은 절연층(914') 위로 전개된다. 캡 부분(912c')의 측면과 하위 부분(912a')의 측면 사이에 공기 갭(air gap)이나 절연체가 존재한다.
본 발명은 클래드 워드 라인으로 제한되지 않는다. 워드 라인과 비트 라인이 바뀌어서, 비트 라인이 강자성체로 클래딩될 수도 있다.
기준층 및 라인은 강자석(ferromagnet)으로 제한되지 않는다. 예컨대, 기준 라인은, 인공 반강자석(artificial antiferromagnet)이라고 알려진, 합성 강자석(synthetic ferromagnet; SF)로 구현될 수도 있다. 도 18a 및 도 18b를 참조하면, SF 기준층(1010)이 제 1 및 제 2 강자성층(1012,1014)을 포함하고 있으며 이 두 강자성층은 금속 이격층(metallic spacer layer)(1016)으로 분리되어 있다. 강자성층(1012,1014)은, 코발트 철(CoFe), 니켈 철(NiFe), 또는 코발트(Co) 등의 물질로 이루어질 수 있고, 이격층(1016)은 루테늄(Ru), 레늄(Re), 로듐(Rh), 구리(Cu) 등의 전기 도전성, 자기 비도전성 물질로 이루어질 수 있다. 두 강자성층(1012,1014) 사이에 강한 층간 교환 결합(strong interlayer exchange coupling)이 존재한다. 이러한 결합의 크기와 그 부호(포지티브인지 네거티브인지 여부)는 이격층 두께/물질 및 강자성층 물질 및 두께의 함수이다. 그 결합은 네거티브, 즉두 강자성층(1012,1014)의 자화 벡터가 역평행하다.
특정 FM 층의 비트 사이즈와, 그 형상 및 두께는 그 포화보자력, 즉 히스테리시스 루프의 x축 성분을 결정한다. 히스테리시스 루프 중 하나가 도 19에 도시되어 있다. FM 층의 전체 부피와 그 층 물질의 단위 자화(단위 부피당 자기 모멘트)가 그 층의 전체 자화 또는 모멘트, 즉 히스테리시스 루프의 y축 성분을 결정한다.
두 FM 층(1012,1014)의 포화보자력은 약간 다르다(예컨대, 10±5 Oe, 50±10 Oe). SF 기준층(1010)의 포화보자력은 개개의 FM 층(1012,1014)의 경우보다 더 낮다. 두 FM 층(1012,1014)의 자화 벡터가 서로 반대 방향을 가리키고 있으므로, 그 모멘트는 서로를 상쇄하는 경향이 있어, 즉 MSF= M1- M2(여기서 M1은 제 1 강자성층(1012)의 자기 모멘트이고, M2는 제 2 강자성층(1014)의 자기 모멘트이며, MSF는 SF 기준층(1010)의 결과 자기 모멘트임)이다.
이격층(1016)의 두께는 약 0.2nm와 2nm 사이의 값일 수 있다. 각 강자성층(1012,1014)은, 예컨대, 약 10 내지 100 Oe의 포화보자력 및 유사한 히스테리시스 루프를 가질 수 있다. 예컨대, 제 1 층(1012)의 두께가 3 나노미터이고 제 2 층(1014)의 두께가 4 나노미터이며, 그에 다른 불균형으로 인하여 1 nm 두께와 등가의 히스테리시스 루프가 야기될 것이다. 결과적인 포화보자력은 제 1 및 제 2 층(1012,1014) 두께의 비율을 변화시킴으로써 10 Oe보다 적은 값으로 제어될 수 있다. 이처럼 낮은 포화보자력은 SF 기준층(1010)의 자화 벡터가 도 18a 및 도18b에 도시된 방향간에 용이하게 스위치되도록 한다.
두 층(1012,1014) 간의 자화 벡터 간 교환 결합은 매우 강하다. 결과적으로, 강자성층(1012,1014)의 자화 벡터를 결합 해제하는데 매우 강한 자기장(예컨대, 4000 Oe)이 필요할 것이다.
예시적 SF 기준층(1010)은 다음과 같다.
SF 기준층은 설명된 바와 같이 3층 구조로 제한되지 않는다. SF 기준층은 3 이상의 층을 포함할 수 있다. 예컨대, SF 기준층은 FM1/Ru2/FM2/Ru2/FM3(모두 두께가 서로 다름)의 5층을 포함할 수도 있다.
SF 기준층은 클래딩될 수 있다. 클래딩으로 인하여 부유 자기장이 줄어들고 (판독 및 기록 동작 동안 발생하는 자기장을 집중시킴으로써) 판독/기록 전류 요청을 줄어들 수 있다.
본 발명이 TMR 장치와 관련하여 설명되었지만, 그렇게 제한되는 것은 아니다. 본 발명은 유사한 동작 특성을 가지는 다른 유형의 자기 저항성 장치에 적용될 수도 있다. 예컨대, 본 발명은 거대 자기 저항성(giant magnetoresistive; GMR) 장치에 적용될 수도 있다. GMR 장치는, 데이터층과 기준층이 절연 터널 장벽이 아닌 도전성 비자기 금속층으로 분리된다는 점을 제외하고는, TMR 장치와 동일한 기본 구성을 갖추고 있다. 예시적 이격층 금속으로는 금, 은, 구리 등이 있다.데이터 및 기준 자화 벡터의 상대적 방향은 GMR 장치의 평면 내 저항에 영향을 미친다.
본 발명은 GMR 장치와 TMR 장치로 제한되지 않는다. 예컨대, 본 발명은 톱 및 보텀 스핀 밸브(top and bottom spin valve)에 적용될 수도 있다.
본 발명의 여러 특정 실시예가 설명되었으나, 본 발명은 설명된 특정 형태나 부품 배열로 제한되지 않는다. 대신, 본 발명은 다음의 청구범위에 따라 해석된다.
본 발명에 따르는 메모리 장치는, 서로 다른 포화보자력을 갖는 제 1 및 제 2 강자성층과, 그 제 1 및 제 2 강자성 층 사이의 이격층으로 구성되는데, 각 강자성층의 자화 방향은 두 방향 중 어느 한쪽으로 방향 설정될 수 있다.

Claims (10)

  1. 자기 메모리 장치(magnetic memory device)(10)로서,
    서로 다른 포화보자력(coercivity)을 갖는 제 1 및 제 2 강자성층(ferromagnetic layer)(12,14)- 각 강자성층은 그 자화 방향(magnetization)이 두 방향 중 어느 한쪽으로 방향 설정될 수 있음 -과,
    상기 제 1 및 제 2 강자성층 사이에 이격층(spacer layer)(16)을 포함하는
    자기 메모리 장치(10).
  2. 제 1 항에 있어서,
    상기 제 1 층(12)은 제 2 층(14)보다 더 높은 포화보자력을 가지는
    자기 메모리 장치(10).
  3. 제 2 항에 있어서,
    상기 제 1 층은 데이터층(data layer)(12)이고, 상기 제 2 층은 기준층(reference layer)(14)인
    자기 메모리 장치(10).
  4. 제 3 항에 있어서,
    상기 데이터층(12)과 상기 기준층(14)이 서로 다른 강자성체(ferromagnetic material)로 구성된
    자기 메모리 장치(10).
  5. 제 1 항에 있어서,
    상기 강자성체 양자 모두(12,14)는 자기적으로 연성(soft)인
    자기 메모리 장치(10).
  6. 제 5 항에 있어서,
    상기 기준층(14)은 초연성(ultrasoft)인
    자기 메모리 장치(10).
  7. 제 1 항에 있어서,
    상기 제 2 층(14) 상의 제 1 도전체(20)와, 상기 제 1 도전체(20) 상의 전기 절연체(electrical insulator)(24)와, 상기 절연체(24) 상의 제 2 도전체(22)를 더포함하는
    자기 메모리 장치(10).
  8. 제 7 항에 있어서,
    상기 제 2 층(12)과 접촉하고 있는 제 3 도전체(18)- 상기 제 3 도전체는 상기 제 1 도전체(20)와 직교(orthogonal)함 -를 더 포함하는
    자기 메모리 장치(10).
  9. 제 1 항에 있어서,
    상기 제 1 층(12)과 접촉하고 있는 제 1 도전체(18)와, 상기 제 2 층(14)과 접촉하고 있는 제 2 도전체(20)- 상기 제 1 도전체 및 상기 제 2 도전체(18,20)는 직교함 -를 더 포함하는
    자기 메모리 장치(10).
  10. 제 1 항에 있어서,
    상기 이격층이 절연 터널 장벽(insulating tunnel barrier)(16)인
    자기 메모리 장치(10).
KR1020020057732A 2001-09-25 2002-09-24 자기 메모리 장치 KR100910571B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/963,171 2001-09-25
US09/963,171 US6576969B2 (en) 2001-09-25 2001-09-25 Magneto-resistive device having soft reference layer

Publications (2)

Publication Number Publication Date
KR20030027690A true KR20030027690A (ko) 2003-04-07
KR100910571B1 KR100910571B1 (ko) 2009-08-03

Family

ID=25506840

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020057732A KR100910571B1 (ko) 2001-09-25 2002-09-24 자기 메모리 장치

Country Status (6)

Country Link
US (2) US6576969B2 (ko)
EP (1) EP1298669A3 (ko)
JP (1) JP4226295B2 (ko)
KR (1) KR100910571B1 (ko)
CN (1) CN100350495C (ko)
TW (1) TWI269429B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100963132B1 (ko) * 2008-04-03 2010-06-15 한양대학교 산학협력단 멀티비트 강유전체 기억소자

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002163809A (ja) * 2000-11-22 2002-06-07 Sony Corp 磁気抵抗効果素子の製造方法と磁気抵抗効果型磁気ヘッドの製造方法
US6936903B2 (en) * 2001-09-25 2005-08-30 Hewlett-Packard Development Company, L.P. Magnetic memory cell having a soft reference layer
US6795281B2 (en) * 2001-09-25 2004-09-21 Hewlett-Packard Development Company, L.P. Magneto-resistive device including soft synthetic ferrimagnet reference layer
JP2003124445A (ja) * 2001-10-17 2003-04-25 Nec Corp 磁性記憶装置とその製造方法
JP2003151262A (ja) * 2001-11-15 2003-05-23 Toshiba Corp 磁気ランダムアクセスメモリ
DE10158795B4 (de) * 2001-11-30 2005-12-22 Infineon Technologies Ag Magnetoresistive Speicherzelle mit dynamischer Referenzschicht
US6967350B2 (en) * 2002-04-02 2005-11-22 Hewlett-Packard Development Company, L.P. Memory structures
DE10214946B4 (de) * 2002-04-04 2006-01-19 "Stiftung Caesar" (Center Of Advanced European Studies And Research) TMR-Sensor
US6850433B2 (en) * 2002-07-15 2005-02-01 Hewlett-Packard Development Company, Lp. Magnetic memory device and method
US6654278B1 (en) * 2002-07-31 2003-11-25 Motorola, Inc. Magnetoresistance random access memory
JP3788964B2 (ja) 2002-09-10 2006-06-21 株式会社東芝 磁気ランダムアクセスメモリ
US6870758B2 (en) * 2002-10-30 2005-03-22 Hewlett-Packard Development Company, L.P. Magnetic memory device and methods for making same
JP2004296000A (ja) * 2003-03-27 2004-10-21 Hitachi Ltd 磁気抵抗効果型ヘッド、及びその製造方法
KR100522943B1 (ko) * 2003-04-25 2005-10-25 학교법인고려중앙학원 소자 크기 변화에 무관하게 작고 안정한 바이어스 자기장을 갖는 자기 저항 구조
US7193889B2 (en) * 2004-02-11 2007-03-20 Hewlett-Packard Development Company, Lp. Switching of MRAM devices having soft magnetic reference layers
US7102920B2 (en) * 2004-03-23 2006-09-05 Hewlett-Packard Development Company, L.P. Soft-reference three conductor magnetic memory storage device
US7211874B2 (en) * 2004-04-06 2007-05-01 Headway Technologies, Inc. Magnetic random access memory array with free layer locking mechanism
EP1705665B1 (en) * 2005-03-24 2008-04-02 Hitachi Ltd. Conduction control device
KR100684893B1 (ko) * 2005-03-28 2007-02-20 삼성전자주식회사 자기 메모리 장치 및 그 제조방법
US7391641B2 (en) * 2005-11-23 2008-06-24 Samsung Electronics Co., Ltd. Multi-layered magnetic memory structures
US7457153B1 (en) 2005-11-23 2008-11-25 Samsung Electronics Co., Ltd. Integrated circuit memory devices having magnetic memory cells therein that utilize dual-ferromagnetic data layers
FR2966636B1 (fr) * 2010-10-26 2012-12-14 Centre Nat Rech Scient Element magnetique inscriptible
US9741414B2 (en) * 2013-09-24 2017-08-22 National University Of Singapore Spin orbit and spin transfer torque-based spintronics devices
JP2019087688A (ja) 2017-11-09 2019-06-06 Tdk株式会社 磁気センサ
JP2020042882A (ja) * 2018-09-12 2020-03-19 キオクシア株式会社 磁気メモリ

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5841611A (en) * 1994-05-02 1998-11-24 Matsushita Electric Industrial Co., Ltd. Magnetoresistance effect device and magnetoresistance effect type head, memory device, and amplifying device using the same
US5587943A (en) * 1995-02-13 1996-12-24 Integrated Microtransducer Electronics Corporation Nonvolatile magnetoresistive memory with fully closed flux operation
US5585986A (en) * 1995-05-15 1996-12-17 International Business Machines Corporation Digital magnetoresistive sensor based on the giant magnetoresistance effect
US5702831A (en) * 1995-11-06 1997-12-30 Motorola Ferromagnetic GMR material
DE19704847A1 (de) 1997-02-08 1998-08-13 Egmo Ltd Ventil
US6028786A (en) * 1997-04-28 2000-02-22 Canon Kabushiki Kaisha Magnetic memory element having coupled magnetic layers forming closed magnetic circuit
JPH11176149A (ja) * 1997-12-08 1999-07-02 Victor Co Of Japan Ltd 磁性メモリー
US6211559B1 (en) * 1998-02-27 2001-04-03 Motorola, Inc. Symmetric magnetic tunnel device
JP4095200B2 (ja) * 1998-05-19 2008-06-04 キヤノン株式会社 巨大磁気抵抗効果を利用したメモリ素子
US6023395A (en) * 1998-05-29 2000-02-08 International Business Machines Corporation Magnetic tunnel junction magnetoresistive sensor with in-stack biasing
US6034887A (en) * 1998-08-05 2000-03-07 International Business Machines Corporation Non-volatile magnetic memory cell and devices
US6005800A (en) * 1998-11-23 1999-12-21 International Business Machines Corporation Magnetic memory array with paired asymmetric memory cells for improved write margin
JP2000208831A (ja) * 1999-01-18 2000-07-28 Sony Corp 磁気抵抗素子及びこれを用いた磁気デバイス
US6469878B1 (en) * 1999-02-11 2002-10-22 Seagate Technology Llc Data head and method using a single antiferromagnetic material to pin multiple magnetic layers with differing orientation
US6166948A (en) * 1999-09-03 2000-12-26 International Business Machines Corporation Magnetic memory array with magnetic tunnel junction memory cells having flux-closed free layers
JP2001101858A (ja) * 1999-09-27 2001-04-13 Victor Co Of Japan Ltd 磁性メモリ
US6172904B1 (en) * 2000-01-27 2001-01-09 Hewlett-Packard Company Magnetic memory cell with symmetric switching characteristics
US6538920B2 (en) * 2001-04-02 2003-03-25 Manish Sharma Cladded read conductor for a pinned-on-the-fly soft reference layer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100963132B1 (ko) * 2008-04-03 2010-06-15 한양대학교 산학협력단 멀티비트 강유전체 기억소자

Also Published As

Publication number Publication date
TWI269429B (en) 2006-12-21
EP1298669A3 (en) 2004-02-04
EP1298669A2 (en) 2003-04-02
JP2003188358A (ja) 2003-07-04
CN1466148A (zh) 2004-01-07
US20030137868A1 (en) 2003-07-24
CN100350495C (zh) 2007-11-21
KR100910571B1 (ko) 2009-08-03
US6891746B2 (en) 2005-05-10
JP4226295B2 (ja) 2009-02-18
US6576969B2 (en) 2003-06-10
US20030058684A1 (en) 2003-03-27

Similar Documents

Publication Publication Date Title
JP4658102B2 (ja) 磁気的に軟らかい基準層を有する磁気抵抗素子のための読出し方法
KR100910571B1 (ko) 자기 메모리 장치
US6891212B2 (en) Magnetic memory device having soft reference layer
US6593608B1 (en) Magneto resistive storage device having double tunnel junction
US6538920B2 (en) Cladded read conductor for a pinned-on-the-fly soft reference layer
US6958927B1 (en) Magnetic element utilizing spin-transfer and half-metals and an MRAM device using the magnetic element
KR100896457B1 (ko) 자기 메모리 장치
WO2004064073A2 (en) Spin-transfer multilayer stack containing magnetic layers with resettable magnetization
KR20040020839A (ko) 메모리 셀 및 메모리 셀 상에서의 판독 공정 수행 방법
EP1580758A2 (en) Soft-reference three conductor magnetic memory storage device
JP3906172B2 (ja) 磁気ランダムアクセスメモリおよびその製造方法
US6980466B2 (en) Soft-reference four conductor magnetic memory storage device
US6795281B2 (en) Magneto-resistive device including soft synthetic ferrimagnet reference layer
JP4477829B2 (ja) 磁気記憶デバイスを動作させる方法

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130701

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150630

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170630

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180629

Year of fee payment: 10