JP2003188358A - 磁気的に軟らかい基準層を有する磁気抵抗素子 - Google Patents

磁気的に軟らかい基準層を有する磁気抵抗素子

Info

Publication number
JP2003188358A
JP2003188358A JP2002273448A JP2002273448A JP2003188358A JP 2003188358 A JP2003188358 A JP 2003188358A JP 2002273448 A JP2002273448 A JP 2002273448A JP 2002273448 A JP2002273448 A JP 2002273448A JP 2003188358 A JP2003188358 A JP 2003188358A
Authority
JP
Japan
Prior art keywords
layer
line
magnetic
read
magnetization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002273448A
Other languages
English (en)
Other versions
JP2003188358A5 (ja
JP4226295B2 (ja
Inventor
Lung T Tran
ルン・ティー・トラン
Manish Sharma
マニシュ・シャーマ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HP Inc
Original Assignee
Hewlett Packard Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Co filed Critical Hewlett Packard Co
Publication of JP2003188358A publication Critical patent/JP2003188358A/ja
Publication of JP2003188358A5 publication Critical patent/JP2003188358A5/ja
Application granted granted Critical
Publication of JP4226295B2 publication Critical patent/JP4226295B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1653Address circuits or decoders
    • G11C11/1655Bit-line or column circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1673Reading or sensing circuits or methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】 【課題】磁気的に軟らかい基準層を有する磁気抵抗素子
の提供。 【解決手段】磁気抵抗素子(10)は、異なる保磁力を有す
るデータ層(12)と基準層(14)と、第1と第2の層(12と
14)との間のスペーサ層(16)を含む。各強磁性層(12と
14)は、2つの方向の何れかに配向され得る磁化を有す
る。

Description

【発明の詳細な説明】 【0001】 【発明の属する技術分野】本発明は磁気抵抗素子に関す
る。また、本発明はデータ記憶にも関する。 【0002】 【従来の技術】磁気ランダムアクセスメモリ(「MRA
M」)は、短期および長期データ記憶のために考えられ
ている不揮発性メモリである。MRAMは、DRAM、
SRAMおよびフラッシュメモリのような短期メモリよ
りも電力消費が小さい。MRAMは、ハードドライブの
ような従来の長期記憶装置よりも非常に(数桁の大きさ
だけ)高速に読出しおよび書込み操作を実行することが
できる。さらに、MRAMは、ハードドライブに比べて
コンパクトで、電力消費が小さい。また、MRAMは、
超高速プロセッサおよびネットワーク装置のような組み
込まれる用途のためにも検討されている。 【0003】典型的なMRAM素子は、メモリセルのア
レイと、メモリセルの行に沿って延在するワード線と、
メモリセルの列に沿って延在するビット線とを含む。各
メモリセルは、ワード線とビット線との交点に配置され
る。 【0004】メモリセルは、スピン依存トンネル(SD
T)接合のようなトンネル磁気抵抗(TMR)素子に基
づく場合がある。典型的なSDT接合は、ピン止め層
(pinned layer)と、センス層と、ピン止め層とセンス
層との間に挟まれた絶縁性トンネル障壁とを含む。ピン
止め層は、対象の範囲内に磁界がかけられている場合で
も回転しないように固定されている磁化の向きを有す
る。センス層は、2つの向き、すなわちピン止め層の磁
化の向きと同じ向きか、またはピン止め層の磁化の向き
とは反対の向きのいずれかに向けられることができる磁
化を有する。ピン止め層とセンス層の磁化が同じ向きで
ある場合には、SDT接合の向きは「平行」であると言
われる。ピン止め層とセンス層の磁化が反対の向きであ
る場合には、SDT接合の向きは「反平行」であると言
われる。これら2つの安定した向き、平行および反平行
は、「0」および「1」の論理値に対応できる。 【0005】ピン止め層の磁化の向きは、下側にある反
強磁性(AF)ピンニング層(pinning layer)によっ
て固定され得る。AFピンニング層は大きな交換磁界を
与え、その磁界はピン止め層の磁化を一方向に保持す
る。AF層の下側には通常、第1および第2のシード層
(seed layer)が存在する。第1のシード層によって、
第2のシード層は、(111)結晶構造方位で成長する
ことが可能になる。第2のシード層は、AFピンニング
層のための(111)結晶構造方位を確立する。 【0006】 【特許文献1】米国特許第6,259,644号明細書 【0007】 【発明が解決しようとする課題】本発明の目的は、磁気
的に軟らかい基準層を有する磁気抵抗素子を提供するこ
とである。 【0008】 【課題を解決するための手段】本発明によるメモリ素子
は、異なる保磁力を有する第1および第2の強磁性層
と、第1および第2の強磁性層の間のスペーサ層とを含
む。各強磁性層は、2つの向きのいずれかに向けられる
ことができる磁化を有する。 【0009】本発明の別の態様によれば、磁気抵抗素子
は、異なる保磁力を有するデータ層および基準層と、第
1の層と第2の層との間のスペーサ層とを含む。データ
層および基準層はいずれも、2つの向きのいずれかに向
けられることができる磁化を有する。 【0010】本発明の他の態様および利点は、一例とし
て本発明の原理を示す添付図面とともに取り上げられ
る、以下の詳細な説明から明らかになるであろう。 【0011】 【発明の実施の形態】図1を参照すると、磁気メモリ素
子10は、データ層12と、基準層14と、データ層1
2と基準層14との間の絶縁性トンネル障壁16とを有
する磁気トンネル接合11を含む。層12および14
は、強磁性材料から形成される。データ層12は、典型
的にはデータ層12の容易軸(EA1)に沿って、2つ
の方向のいずれかに向けられることができる磁化(ベク
トルM1によって表される)を有する。基準層14は、
典型的にはその容易軸(EA2)に沿って、2つの方向
のいずれかに向けられることができる磁化(ベクトルM
2によって表される)を有する。容易軸(EA1、EA
2)はx軸に沿って延在するように示される。 【0012】データ層および基準層12および14の磁
化ベクトル(M1およびM2)が同じ方向を指している
場合には、磁気トンネル接合11の向きは「平行」であ
ると言われる。データ層および基準層12および14の
磁化ベクトル(M1およびM2)が逆の方向を指してい
る場合には、磁気トンネル接合11の向きは「反平行」
であると言われる。これら2つの安定した向き、平行お
よび反平行は、「0」および「1」の論理値に対応でき
る。 【0013】絶縁性トンネル障壁16によって、データ
層12と基準層14との間に量子力学的トンネル効果が
生じるようになる。このトンネル現象は電子スピン依存
であり、磁気トンネル接合11の抵抗が、データ層12
および基準層14の磁化ベクトル(M1およびM2)の
相対的な向きの関数になる。たとえば、磁気トンネル接
合11の抵抗は、磁気トンネル接合11の磁化の向きが
平行である場合には第1の値(R)であり、磁化の向き
が反平行である場合には第2の値(R+ΔR)である。
絶縁性トンネル障壁16は、酸化アルミニウム(Al
)、二酸化シリコン(SiO)、酸化タンタル
(Ta)、窒化シリコン(SiN)、窒化アル
ミニウム(AlNx)または酸化マグネシウム(Mg
O)から形成され得る。他の誘電体およびある半導体材
料が、絶縁性トンネル障壁16のために使用され得る。
絶縁性トンネル障壁16の厚みは、約0.5nm〜約3
nmの範囲とすることができる。 【0014】データ層12の保磁力(HC1)は、基準
層14の保磁力(HC2)よりも非常に高い(図2を参
照すると、データ層12および基準層14のためのヒス
テリシスループL1およびL2がそれぞれ示される)。
データ層12の保磁力(H )は、基準層14の保磁
力より少なくとも2〜5倍大きくできる。たとえば、デ
ータ層12の保磁力(HC1)は約1975A/m(約
25Oe)とすることができ、基準層14の保磁力(H
C2)は約395A/m(約5Oe)とすることができ
る。基準層14の保磁力(HC2)をできる限り低くす
ることが好ましい(たとえば、基準層14をできる限り
薄くすることにより)。したがって、基準層14はデー
タ層12よりも「軟らかい」と見なされる。なぜなら、
その磁化ベクトル(M2)が非常に反転しやすいためで
ある。 【0015】2つの層12および14の保磁力は、2つ
の層12および14のために、異なるビット形状、幾何
学的形状、組成、厚み等を用いることにより異なるよう
にすることができる。可能性のある強磁性層材料には、
ニッケル鉄(NiFe)、ニッケル鉄コバルト(NiF
eCo)、コバルト鉄(CoFe)、他の磁気的に軟ら
かいNiFeおよびCoの合金、ドープドアモルファス
強磁性合金およびパーマロイ(登録商標)が含まれる。
たとえば、データ層12は、NiFeCoまたはCoF
eのような材料から形成されことができ、基準層14は
NiFeのような材料から形成され得る。 【0016】x軸に沿って延在する第1の導体18が、
データ層12と接触する。y軸に沿って延在する第2の
導体20が基準層14と接触する。第1の導体18およ
び第2の導体20は、直交するように示される。第2の
導体20の上には第3の導体22が存在し、第3の導体
22もy軸に沿って延在する。電気的絶縁体24(たと
えば、誘電体材料の層)が、第2および第3の導体20
および22を分離する。導体18、20および22は、
アルミニウム、銅、金または銀のような導電性材料から
形成される。 【0017】第1の導体18および第2の導体20に書
込み電流を供給することにより、磁気トンネル接合11
にデータを書き込むことができる。第1の導体18に供
給される電流は、第1の導体18の周囲に磁界を生成
し、第2の導体20に供給される電流は、第2の導体2
0の周囲に磁界を生成する。2つの磁界は、結合される
ときに、データ層12の保磁力(HC1)を超え、それ
ゆえ、データ層12の磁化ベクトル(M1)が、所望の
向きに設定される(その向きは、第1の導体18および
第2の導体20に供給される電流の方向に依存するであ
ろう)。その磁化は、論理「1」に対応する向きか、論
理「0」に対応する向きのいずれかに設定されるであろ
う。基準層14の保磁力(HC2)はデータ層12の保
磁力よりも低いので、結合された磁界によって、基準層
14の磁化(M2)が、データ層12の磁化(M1)と
同じ向きを有するようになる。 【0018】導体18および20から書込み電流を除去
した後に、データ層12の磁化ベクトル(M1)はその
向きを保持する。基準層14の磁化ベクトル(M2)は
その向きを保持する場合も保持しない場合もある。基準
層14が「非常に軟らかい」場合には、第1の導体18
および第2の導体20から書込み電流が除去されると
き、その磁化の向きを保持できなくなるであろう。 【0019】第3の導体22は、書込み操作を補助する
ために用いられ得る。書込み操作中に第3の導体22に
電流を供給することにより、第3の導体の周囲に結果と
して生成される磁界は、他の2つの磁界と結合されて、
データ層12の磁化ベクトル(M1)を所望の向きに設
定することを支援する。 【0020】図3は、磁気メモリ素子10を読み出す第
1の方法を示す。第3の導体22に電流が供給され、結
果として生成される磁界によって、基準層14の磁化ベ
クトル(M2)が特定の向きを有するようになる(ブロ
ック110)。結果として生成される磁界は、データ層
12の磁化ベクトル(M1)には影響を及ぼさない。基
準層14の保磁力(HC2)は低いので、第3の導体の
電流の大きさも小さくすることができる。 【0021】第3の導体22に電流が供給されるとき、
磁気トンネル接合11の両端に電圧が印加される(ブロ
ック110)。第1の導体18および第2の導体20を
用いて、磁気トンネル接合11の両端に電圧を印加する
ことができる。その電圧によって、磁気トンネル接合1
1にセンス電流が流れるようになる。 【0022】磁気トンネル接合11の抵抗は、磁気トン
ネル接合11を流れる電流をセンシング(検出)するこ
とにより測定される(ブロック112)。検出された電
流は、磁気トンネル接合11の抵抗に反比例する。した
がって、I=V/RまたはI=V/(R+ΔR)で
あり、ここでVは印加される電圧であり、Iは検出さ
れる電流であり、Rは素子10の公称抵抗であり、ΔR
は平行な磁化の向きから反平行の磁化の向きに移行する
ことにより生じる抵抗の変化である。 【0023】ここで図4aおよび図4bを参照する。1
MΩの公称抵抗(R)と、30%のトンネル磁気抵抗と
を有する磁気トンネル接合11について考察する。読出
し電流(I)は、第3の導体22内へ流れるものとし
て示される。読出し電流(I )によって、基準層14
の磁化ベクトル(M2)は左を指すようになる。測定さ
れた抵抗がR=1MΩの場合には、データ層12は第1
の論理値を格納する(図4a)。測定された抵抗がR=
1.3MΩである場合には、データ層は第2の論理値を
格納する(図4b)。したがって、基準層14の磁化を
既知の向きに設定し、素子10の抵抗(RまたはR+Δ
Rのいずれか)を測定することにより、磁気メモリ素子
10に格納された論理値が判定される。 【0024】図5は、磁気メモリ素子10を読み出す第
2の方法を示す。第3の導体22に両極性パルスが印加
され(ブロック210)、接合抵抗の移行(transitio
n)が検査される(212)。移行の方向(すなわち、
高抵抗から低抵抗、または低抵抗から高抵抗の移行)
は、データ層12の磁化の向きを示し、それゆえ、磁気
メモリ素子10に格納された論理値を示す。 【0025】図6a〜図6eは、論理「0」を格納する
データ層12に関連して第2の方法をさらに示す。両極
性パルス250が、第3の導体22にかけられる(図6
a)。両極性パルス250は正の極性252(論理
「0」に対応する)と、後続する負の極性254(論理
「1」に対応する)とを有する。正の極性252は、基
準層14の磁化を、データ層12の磁化と同じ向きに向
け(図6b)、それにより素子10の磁化の向きが平行
になり、その抵抗値がRになる。その後、負の極性2
54が基準層14の磁化ベクトル(M2)を逆の方向に
向け(図6c)、それにより素子10の磁化の向きは反
平行になり、その抵抗値はR+ΔRすなわちRapにな
る。したがって、素子10の抵抗は、低抵抗から高抵抗
に移行する(図6d)。低抵抗から高抵抗への移行は、
メモリ素子10に論理「0」が格納されていることを示
す。対応するセンス電流(I)が図6eに示される。 【0026】図7a〜図7eは、論理「1」を格納する
データ層12に関連して第2の方法を示す。同じ両極性
パルス250が第3の導体22に印可される(図7
a)。磁気メモリ素子は、反平行の磁化の向き(図7
b)から平行の磁化の向き(図7c)に移行し、それに
より磁気メモリ素子10の抵抗は高抵抗から低抵抗に移
行する(図7d)。こうして、高抵抗から低抵抗への移
行は、磁気メモリ素子10に論理「1」が格納されてい
ることを示す。対応するセンス電流(I)が図7eに
示される。 【0027】両極性読出し操作はそれ自体を参照する。
それゆえ、この動的なアプローチは、種々の素子にわた
る抵抗変動に影響を受けない。 【0028】両極性パルスは、1つの負の極性が後続す
る1つの正の極性に限定されず、正の極性が論理「0」
に対応し、負の極性が論理「1」に対応することも限定
されない。たとえば、正の極性を論理「1」に容易に対
応させることができ、両極性パルスが負の極性で開始
し、正の極性に移行することなども可能である。 【0029】抵抗の移行を検出するための簡単なセンス
増幅器310が図8に示される。磁気トンネル接合11
を流れるセンス電流(I)が、センス増幅器312に
供給される。センス増幅器312の第1および第2の出
力は、センス電流の大きさに比例する電圧(V
SENSE)を供給する。第1の出力は、比較器316
の第1の入力(IN+)に供給される。センス増幅器3
12の第2の出力は、数nsecの遅延を有する遅延エ
レメント314に供給される。遅延エレメント314の
出力は、比較器316の第2の入力(IN−)に供給さ
れる。比較器316は、第1の比較器入力(IN+)の
センス電圧(VSENSE)と第2の比較器入力(IN
−)の遅延したセンス電圧とを比較する。比較器316
の出力(VOUT)は、磁気メモリ素子10に格納され
た論理状態を示す。 【0030】図9aおよび図9bは、図8の回路のため
のタイミング図である。図9aは図6a〜図6eに対応
し、図9bは図7a〜図7eに対応する。 【0031】磁気メモリ素子10は、従来のSDT接合
よりも簡単な構造を有する。磁気メモリ素子10は、S
DT接合よりも製造が簡単である。なぜなら、シード層
およびAFピンニング層が必要ないためである。容易軸
を設定するためのデータ層のアニーリングは依然として
実行される場合があるが、より低い温度で行われ、あま
りクリティカルではない。さらに、堆積プロセスの複雑
さは著しく低減される。別の利点は、データ層12が金
属導体の上側に存在し、結果として、データ薄膜がより
均一になり、それゆえ磁気応答および製造性(ウェーハ
にわたってより均一性が高い点で)がより良好になるこ
とである。 【0032】ここで図10を参照すると、磁気トンネル
接合11のアレイ12を含むMRAM素子410が示さ
れる。磁気トンネル接合11は行および列に配列され、
行はx方向に沿って延在し、列はy方向に沿って延在す
る。MRAM素子410の図示を簡単にするために、比
較的少数の磁気トンネル接合11のみが示される。実際
には、任意のサイズのアレイを用いることができる。 【0033】ワード線18として機能するトレースが、
アレイ12の一方の側の面内でx方向に沿って延在す
る。ワード線18は、磁気トンネル接合11のデータ層
12と接触する。ビット線20として機能するトレース
が、アレイ12の隣接する側の面内でy方向に沿って延
在する。ビット線20は、磁気トンネル接合11の基準
層14と接触する。アレイ12の各行に対して1つのワ
ード線18と、アレイ12の各列に対して1つのビット
線20とが存在できる。各磁気メモリトンネル接合11
は、ワード線18とビット線20との交点に配置され
る。 【0034】読出し線22として機能するトレースもy
方向に沿って延在する。読出し線22はビット線20の
上側に存在し、かつビット線20から絶縁される(代替
において、読出し線22はビット線20の下側、ワード
線18の上側または下側、行および列に沿ってなどで存
在できる)。読出し線22は、ワード線18およびビッ
ト線20とは独立している。 【0035】また、MRAM素子410は、第1の行デ
コーダ414aおよび第2の行デコーダ414bと、第
1の列デコーダ416aおよび第2の列デコーダ416
bと、読出し/書込み回路418とを含む。読出し/書
込み回路418は、センス増幅器420と、グランド接
続422と、行電流源424と、電圧源426と、列電
流源428とを含む。 【0036】選択された磁気トンネル接合11における
書込み操作中に、第1の行デコーダ414aが、選択さ
れたワード線18の一端を行電流源424に接続し、第
2の行デコーダ414bがその選択されたワード線18
の反対側の端部をグランドに接続し、第1の列デコーダ
416aが、選択されたビット線20の一端をグランド
に接続し、第2の列デコーダ416bがその選択された
ビット線20の反対側の端部を列電流源428に接続す
る。結果として、書込み電流が、選択されたワード線1
8およびビット線20に流れる。書込み電流は磁界を生
成し、それにより磁気トンネル接合11が切り替えられ
る。また、列デコーダ416aおよび416bによっ
て、選択された磁気トンネル接合11を横切る読出し線
22にも書込み電流が流れるようになる。この第3の書
込み電流は付加的な磁界を生成し、その磁界は、選択さ
れた磁気トンネル接合11を切り替える際に役立つ。 【0037】選択された磁気トンネル接合11における
読出し操作中に、第1の行デコーダ414aが電圧源4
26を選択されたワード線18に接続し、第1の列デコ
ーダ416aが、選択されたビット線20をセンス増幅
器420の仮想グランド入力に接続する。結果として、
選択された磁気トンネル接合11を通ってセンス増幅器
420の入力までセンス電流が流れる。その合間に、第
1の列デコーダ416aおよび第2の列デコーダ416
bによって、安定した読出し電流または両極性電流パル
スのいずれかが、選択された磁気トンネル接合11を横
切る読出し線22に流れるようになる。安定した読出し
電流が、選択された読出し線22に供給される場合に
は、選択された磁気トンネル接合11の抵抗状態が、セ
ンス増幅器420によってセンシングされる。両極性パ
ルスが、選択された読出し線22に供給される場合に
は、接合抵抗の移行がセンス増幅器420によって検査
される(接合抵抗の移行を検査するためのセンス増幅器
420は、図8に示されるセンス増幅器312と同じ構
成を有することができる)。 【0038】磁気トンネル接合11は、多数の並列経路
を介して互いに結合される。1つの交点において検出さ
れる抵抗は、他の行および列内の磁気トンネル接合11
の抵抗と並列なその交点にある磁気トンネル接合11の
抵抗に等しくなる。したがって、磁気トンネル接合11
のアレイ12は、交点抵抗網として特徴付けることがで
きる。 【0039】磁気トンネル接合11が1つの交点抵抗網
として接続されるので、寄生電流またはスニークパス電
流が、選択された磁気トンネル接合11における読出し
操作を妨害する可能性がある。ダイオードまたはトラン
ジスタのような遮断素子が磁気トンネル接合11に接続
されてもよい。これらの遮断素子は寄生電流を遮断する
ことができる。 【0040】代替において、寄生電流は、譲受人の特許
文献1に開示される「等電位」法を用いることにより処
理されてもよい。等電位法を用いるように構成される場
合には、読出し/書込み回路418は、選択されないビ
ット線20に、選択されたビット線20と同じ電位を与
えても、または選択されないワード線18に、選択され
たビット線20と同じ電位を与えてもよい。 【0041】読出し線22はビット線20から電気的に
絶縁されるので、読出し線は、磁気トンネル接合11の
抵抗性交差結合に加わることはない。それゆえ、等電位
は読出し線22にはかけられない。 【0042】図10は、3つの異なるタイプのトレー
ス、すなわちワード線18と、ビット線20と、読出し
線22とを有するMRAM素子410を示す。しかしな
がら、本発明はそのような構成に限定されない。たとえ
ば、本発明によるMRAM素子は、2つのみの異なるタ
イプのトレース、すなわちワード線18およびビット線
20のみを有することができる。 【0043】図11を参照すると、ワード線18とビッ
ト線20とを含むが、読出し線22は含まないMRAM
素子510が示される。磁気トンネル接合11は、ワー
ド線18とビット線20との交点に配置される。 【0044】さらに図12を参照すると、ワード線18
およびビット線20のみを用いる読出し操作が示され
る。第1の行デコーダ514aが電圧源526を、選択
されたワード線18に接続し、第1の列デコーダ516
aが、選択されたビット線20の一端を、センス増幅器
520の仮想グランド入力に接続する。結果として、選
択された磁気トンネル接合11を通ってセンス増幅器5
20までセンス電流(I )が流れる。第2の列デコー
ダ516bが列電流源528を、その選択されたビット
線20の他端部に接続する。結果として、選択されたビ
ット線20を通ってセンス増幅器520まで読出し電流
(I)が流れる。読出し電流(I)は、基準層の磁
化ベクトルを設定する。センス増幅器520は、センス
電流と読出し電流との和(I+I)をセンシングす
る。読出し電流(I)の大きさがわかっているので、
センス電流(I)の大きさ、ひいては磁気トンネル接
合11の抵抗および論理状態を判定することができる。 【0045】これまでに説明された磁気トンネル接合1
1は個別の基準層14を含み、各基準層14は、その対
応するデータ層12およびトンネル障壁16と同じ幾何
学的形状を有する。しかしながら、本発明は、データ層
およびトンネル障壁と同じ幾何学的形状を有する基準層
に限定されない。 【0046】代わりに、その基準層は、ワード線18お
よびビット線20と同じ幾何学的形状を有することがで
きる。そのような基準層は、「基準線」と呼ばれるであ
ろう。 【0047】ここで図13aを参照すると、多数の磁気
トンネル接合611によって共有される基準線610が
示される。基準線610の上側には、ビット線20およ
び読出し線22が層状に積み重ねられる。基準線610
は、ビット線20および読出し線22と同じ方向に延在
する。したがって、ある列の各磁気トンネル接合611
は個別のデータ層12と、個別のトンネル障壁16と、
共有される基準線610とを含む。 【0048】本発明は、図13aに示されるような、ビ
ット線20の下側に積層される基準線610に限定され
ない。代わりに、基準線610はビット線20の上側に
積層されても(図13bを参照)、あるいは読出し線2
2の上側または下側に積層されても(さらに、読出し線
22と同じ方向に延在することになる)、あるいはワー
ド線18の上側または下側に積層されてもよい(さら
に、ワード線18と同じ方向に延在することになる)。
基準線610がビット線20の上側に積層され、それゆ
え、トンネル障壁16と接触しない場合には、図13b
に示されるように、トンネル障壁16と、ワードおよび
ビット線20との間に、パターニングされた層14が形
成される。 【0049】本発明は、ワード線18、ビット線20ま
たは読出し線22に対して積層される基準線に限定され
ない。基準線は、図14〜図17に示されるように、ワ
ード線、ビット線および/または読出し線と組み合わさ
れてもよい。基準線は、他の線のうちの任意の線の上側
に基準線の強磁性材料を被覆することにより、他の線の
うちの任意の線と組み合わされ得る。基準線と他の線と
を組み合わせる1つの利点は、余分な相互接続層が排除
されることである。被覆のさらなる利点は、被覆によっ
て読出しおよび書込み電流の大きさを低減することが可
能になるため、電力消費を低減できることである。 【0050】図14は、強磁性材料(たとえば、NiF
e)で被覆されるビット線20を示す。被覆712は、
軟らかいまたは非常に軟らかい基準線710を形成す
る。ビット線20は、読出し線22と絶縁性トンネル障
壁16との間に配置される。誘電体層(図示せず)が、
読出し線22を基準線710から分離することができ
る。 【0051】強磁性被覆712は、ビット線20を完全
に包囲し、磁束の閉じ込めを行うことができる。トンネ
ル障壁16とビット線20との間の被覆712の部分
は、他の部分より薄くされてもよい。 【0052】書込み操作中に、ビット線20に書込み電
流が印加され、結果として生成される磁界によって基準
線710が飽和するようになる。基準線710のより薄
い部分は、磁界をデータ層12に向ける。 【0053】読出し操作中に、読出し線22に読出し電
流が流れ、基準線710の磁化の向きを設定する一方、
ワード線およびビット線にセンス電流および寄生電流が
流れる。強磁性被覆712は、読出し操作中にワード線
に流れるセンス電流および寄生電流によって生成される
磁界が存在しても飽和することはない。飽和しない限
り、センス電流および寄生電流から生じる任意の磁界に
よって、データ層12が妨害を受けることはないであろ
う。 【0054】図15は、強磁性材料(たとえば、NiF
e)で被覆される読出し線22を示す。被覆は、軟らか
いまたは非常に軟らかい基準線810を形成する。読出
し線22は、ワード線20と絶縁性トンネル障壁16と
の間に配置される。強磁性被覆は読出し線22を完全に
包囲し、磁束の閉じ込めを行うことができる(図16に
示されるように)か、読出し線22を部分的に包囲する
ことができる(図示せず)。そのような読出し線22の
被覆されない部分は、トンネル障壁16と直に接触し、
残りの部分は強磁性材料で被覆される。 【0055】強磁性被覆812は、読出し磁界(すなわ
ち、読出し線22に読出し電流が供給されるときに生
じ、基準線810の磁化ベクトルを配向するために用い
られる磁界)が存在する場合でも飽和することはない。
被覆812が読出し磁界を完全に収容する限り、読出し
磁界は、被覆812を越えて延在してデータ層12を妨
害することはないであろう。 【0056】図14の構成と比較すると、ワード線20
はデータ層12からさらに離れており、それにより書込
み操作中にワード線20によってかけられる磁界の強度
が低減される。低減された磁界を補償するために、書込
み操作中に、被覆読出し線810にも書込み電流が供給
される。書込み操作中に読出し線22によって与えられ
る磁界により、切替えが補助される。 【0057】図16は、ビット線20および読出し線2
2の両方に被覆される強磁性材料を含む基準線912を
示す。基準線912は3つの部分、すなわち下側部分9
12a、上側部分912bおよびキャップ部分912c
を含む。下側部分912aは、誘電体914によって、
他の2つの部分912bおよび912cから分離され
る。他の部分912bおよび912cから電気的に絶縁
されるが、下側部分912aは他の部分912bおよび
912cと磁気的に結合される。 【0058】基準線912の下側部分912aは読出し
線22を含む。被覆が読出し線22の底面および側面を
覆う。読出し線22の上側表面は、強磁性被覆で覆われ
ないが、誘電体914で覆われる。 【0059】基準線912の上側部分912bはビット
線20を含む。被覆がビット線20の上面および側面を
覆う。ビット線20の下側表面は、被覆で覆われない
が、誘電体914で覆われる。ビット線20および読出
し線22も誘電体914によって分離される。 【0060】読出し線22は、ビット線20より大きな
断面を与えられ、製造公差を補償する。製造中に、基準
線の上側部分912bは、下側部分912a上の中央に
配置されるべきである。しかしながら、実際には、位置
合わせ不良が生じ得る。位置合わせ不良が生じる場合で
あっても、上側部分は依然として、下側部分912a上
に配置されることになり、ビット線20と読出し線22
との間に短絡が生じない。 【0061】キャップ部分912cは、上側部分912
bから外側に、下側部分912aの側壁上に延在する。
キャップ部分912cは誘電体914も覆う。キャップ
部分912cは、下側部分912aと上側部分912b
との間で磁束経路を閉じる。キャップ部分912cと下
側部分912aの側壁との間の隙間は、誘電体914で
充填されてもよい。その隙間によって、ビット線20と
読出し線22との間の短絡を防止する。ビット線20に
よって生成される磁界は、隙間を横切って、かつキャッ
プ部分912c内へ延びる。 【0062】基準線912の上側部分912b上に複数
の絶縁性トンネル障壁16が形成され、絶縁性トンネル
障壁16上には対応するデータ層12が形成される。ワ
ード線18がデータ層12上に形成される。 【0063】下側部分912aの被覆厚の描写は誇張さ
れている。その厚みは、下側部分912a、上側部分9
12bおよびキャップ部分912cに関して約1nm〜
50nmとすることができる(典型的な値は5nmであ
る)。読出し線22によって生成される読出し磁界だけ
では、基準線912の上側部分912bは飽和しない。
ビット線20によってのみ生成される書込み磁界は、基
準線912の下側部分912aを飽和させることができ
る。 【0064】ビット線20と読出し線22との間の電気
的な絶縁(すなわち誘電体914)によって、ビット線
20と読出し線22とに個別の電流が供給されることが
可能になる。その個別の電流によって、読出しおよび書
込み操作中に磁界を独立して制御することが可能にな
る。ビット線20および読出し線22に供給される電流
を調整することにより、結果として生成される2つの磁
界を調整して、下側部分912aの磁化のみを配向する
か、上側部分912bの磁化のみを配向するか、または
基準線912の上側部分912aおよび下側部分912
bの両方の磁化を配向できる。 【0065】図17は、下側部分912a’の側壁が誘
電体層914’より上方に延在する基準線912’を示
す。キャップ部分912c’の側壁と下側部分912
a’の側壁との間には、空隙または絶縁体が存在する。 【0066】本発明は、ワード線を被覆することに限定
されない。ワード線およびビット線が入れ換えられ、代
わりにビット線が強磁性材料で被覆されてもよい。 【0067】基準層および基準線は強磁性体に限定され
ない。たとえば、基準線は、人工反強磁性体としても知
られている合成フェリ磁性体(SF)として実施されて
もよい。図18aおよび図18bを参照すると、SF基
準層1010が、金属スペーサ層1016によって分離
される第1の強磁性層1012および第2の強磁性層1
014を含むことができる。強磁性層1012および1
014は、CoFe、NiFeまたはCoのような材料
から形成されることができ、スペーサ層1016はR
u、Re、RhまたはCuのような、導電性かつ磁気的
に非伝導性の材料から形成され得る。2つの強磁性層1
012と1014との間には、強い層間交換結合が存在
する。この結合の大きさおよびその符号も(正または負
のいずれであっても)、スペーサ層の厚み/材料と、強
磁性層の材料および厚みとの関数である。その結合は負
であり、すなわち2つの強磁性層1012および101
4の磁化ベクトルは反平行である。 【0068】特定のFM層のビットのサイズ、その形状
および厚みが、その保磁力、すなわちヒステリシスルー
プのx軸成分を決定する。ヒステリシスループの1つが
図19に示される。FM層の全体積および層材料の単位
磁化(単位体積当たりの磁気モーメント)が、その層の
全磁化またはモーメント、すなわちヒステリシスループ
のy軸成分を決定する。 【0069】2つのFM層1012および1014の保
磁力は、わずかに異なる場合がある(たとえば、790
±395A/m(10±5Oe)、3950±790A
/m(50±10Oe))。SF基準層1010の保磁
力は、個々のFM層1012および1014の保磁力よ
りも小さい。2つのFM層1012および1014の磁
化が反対の方向を指すため、それらのモーメントは、相
殺される傾向がある。すなわち、MSF=M−M
ある。ここで、Mは第1の強磁性層1012の磁気モ
ーメントであり、Mは第2の強磁性層1014の磁気
モーメントであり、MSFは結果として生成される、S
F基準層1010の磁気モーメントである。その結果が
図20のヒステリシスループである。 【0070】スペーサ層1016の厚みは、約0.2n
m〜2nmの間とすることができる。各強磁性層101
2および1014は、たとえば、約790〜7900A
/m(約10〜100Oe)の保磁力と、類似のヒステ
リシスループとを有してもよい。たとえば、第1の層1
012の厚みが3nmであり、第2の層1014の厚み
が4nmである場合には、その結果的な不均衡によっ
て、1nmの厚みに等価なヒステリシスループになるで
あろう。結果的な保磁力は、第1の層1012および第
2の層1014の厚みの比を変更することにより、79
0A/m(10Oe)未満まで制御され得る。この低い
保磁力によって、SF基準層1010の磁化ベクトル
は、図18aおよび図18bに示される向きの間で容易
に切り替えられることが可能になる。 【0071】2つの層1012および1014の磁化ベ
クトル間の交換結合は、非常に強力である。結果とし
て、強磁性層1012および1014の磁化ベクトルを
切り離すためには、非常に大きな磁界(たとえば、3.
16×10A/m(4000Oe))が必要とされる
であろう。 【0072】典型的なSF基準層1010は以下の通り
である。 【0073】 【表1】 【0074】SF基準層は上記のような3層構造に限定
されない。SF基準層は4つ以上の層を含むことができ
る。たとえば、SF基準層は、全てが異なる厚みを有す
る5つの基準層、FM1/Ru1/FM2/Ru2/F
M3を含むことができる。 【0075】SF基準層は被覆されてもよい。被覆は、
漂遊磁界を低減することができ、読出し/書込み電流要
件を低減することができる(読出しおよび書込み操作中
に生成される磁界を集中させることにより)。 【0076】本発明はTMR素子に関して説明したが、
そのような素子に限定されない。本発明は、類似の動作
上の特性を有する他のタイプの磁気抵抗素子に適用する
ことができる。たとえば、本発明は、巨大磁気抵抗(G
MR)素子にも適用することができる。GMR素子はT
MR素子と同じ基本構造を有するが、データ層および基
準層が、絶縁性トンネル障壁の代わりに、導電性の非磁
性金属層によって分離される点が異なる。典型的なスペ
ーサ層の金属は、金、銀および銅を含む。データおよび
基準磁化ベクトルの相対的な向きは、GMR素子の面内
抵抗に影響を与える。 【0077】本発明は、GMR素子およびTMR素子に
限定されない。たとえば、本発明は上側および下側スピ
ンバルブに適用することができる。 【0078】本発明のいくつかの特定の実施形態を説明
および図示してきたが、本発明はそのように説明および
図示された特定の形態または部品の配置に限定されな
い。代わりに、本発明は特許請求の範囲にしたがって解
釈される。 【0079】以下においては、本発明の種々の構成要件
の組み合わせからなる例示的な実施形態を示す。 1.磁気メモリ素子(10)であって、異なる保磁力を有
する第1および第2の強磁性層(12および14)であっ
て、各強磁性層は2つの向きのいずれかに向けられるこ
とができる磁化を有する、第1および第2の強磁性層
と、及び前記第1の強磁性層と前記第2の強磁性層との
間のスペーサ層(16)とを含む、磁気メモリ素子。 2.前記第1の層(12)が前記第2の層(14)より高い
保磁力を有する、上記1に記載の磁気メモリ素子。 3.前記第1の層がデータ層(12)であり、前記第2の
層が基準層(14)である、上記2に記載の磁気メモリ素
子。 4.前記データ層(12)および前記基準層(14)が、異
なる強磁性材料から形成される、上記3に記載の磁気メ
モリ素子。 5.強磁性層(12および14)が、いずれも磁気的に軟ら
かい、上記1に記載の磁気メモリ素子。 6.前記基準層(14)が、磁気的に非常に軟らかい、上
記5に記載の磁気メモリ素子。 7.前記第2の層(14)上の第1の導体(20)と、前記
第1の導体(20)上の絶縁体(24)と、前記絶縁体(2
4)上の第2の導体(22)とをさらに含む、上記1に記
載の磁気メモリ素子。 8.前記第2の層(12)に接触する第3の導体(18)を
さらに含み、前記第3の導体(18)が前記第1の導体
(20)と直交する、上記7に記載の磁気メモリ素子。 9.前記第1の層(12)に接触する第1の導体(18)
と、前記第2の層(14)に接触する第2の導体(20)と
をさらに含み、前記第1の導体(18)と前記第2の導体
(20)が直交する、上記1に記載の磁気メモリ素子。 10.前記スペーサ層が絶縁性トンネル障壁(16)であ
る、上記1に記載の磁気メモリ素子。 【0080】 【発明の効果】本発明により、磁気的に軟らかい基準層
を有する磁気抵抗素子が提供される。
【図面の簡単な説明】 【図1】本発明による磁気メモリ素子の図である。 【図2】図1に示される磁気メモリ素子のデータ層およ
び基準層のためのヒステリシスループの図である。 【図3】図1に示される磁気メモリ素子において読出し
操作を実行する第1の方法の図である。 【図4a】第1の方法に対応する、素子の磁化の向きの
図である。 【図4b】第1の方法に対応する、素子の磁化の向きの
図である。 【図5】図1に示される磁気メモリ素子において読出し
操作を実行する第2の方法の図である。 【図6a】第2の方法をさらに示す図である。 【図6b】第2の方法をさらに示す図である。 【図6c】第2の方法をさらに示す図である。 【図6d】第2の方法をさらに示す図である。 【図6e】第2の方法をさらに示す図である。 【図7a】第2の方法をさらに示す図である。 【図7b】第2の方法をさらに示す図である。 【図7c】第2の方法をさらに示す図である。 【図7d】第2の方法をさらに示す図である。 【図7e】第2の方法をさらに示す図である。 【図8】第2の方法を実現するための回路の図である。 【図9a】図8に示される回路のためのタイミング図で
ある。 【図9b】図8に示される回路のためのタイミング図で
ある。 【図10】本発明によるMRAM素子の図である。 【図11】本発明による代替のMRAM素子の図であ
る。 【図12】読出し操作中の代替のMRAM素子の図であ
る。 【図13a】本発明によるMRAM素子のための被覆さ
れた導体の図である。 【図13b】本発明によるMRAM素子のための被覆さ
れた導体の図である。 【図14】本発明によるMRAM素子のための被覆され
た導体の図である。 【図15】本発明によるMRAM素子のための被覆され
た導体の図である。 【図16】本発明によるMRAM素子のための被覆され
た導体の図である。 【図17】本発明によるMRAM素子のための被覆され
た導体の図である。 【図18a】本発明による磁気メモリ素子のための合成
フェリ磁性体基準層の図である。 【図18b】本発明による磁気メモリ素子のための合成
フェリ磁性体基準層の図である。 【図19】合成フェリ磁性体基準層の個々の強磁性層の
ためのヒステリシスループの図である。 【図20】合成フェリ磁性体基準層のためのヒステリシ
スループの図である。 【符号の説明】 10 磁気メモリ素子 11 磁気トンネル接合 12 データ層 14 基準層 16 絶縁性トンネル障壁 312 センス増幅器 316 比較器
───────────────────────────────────────────────────── フロントページの続き (72)発明者 マニシュ・シャーマ アメリカ合衆国カリフォルニア州94087, サニーベイル,ロックスナート・ウェイ・ 160,アパートメント・16 Fターム(参考) 5F083 FZ10 KA01 KA05 LA12 LA16

Claims (1)

  1. 【特許請求の範囲】 【請求項1】 磁気メモリ素子(10)であって、 異なる保磁力を有する第1および第2の強磁性層(12お
    よび14)であって、各強磁性層は2つの向きのいずれか
    に向けられることができる磁化を有する、第1および第
    2の強磁性層と、及び前記第1の強磁性層と前記第2の
    強磁性層との間のスペーサ層(16)とを含む、磁気メモ
    リ素子。
JP2002273448A 2001-09-25 2002-09-19 磁気的に軟らかい基準層を有する磁気抵抗素子 Expired - Fee Related JP4226295B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/963,171 US6576969B2 (en) 2001-09-25 2001-09-25 Magneto-resistive device having soft reference layer
US09/963171 2001-09-25

Publications (3)

Publication Number Publication Date
JP2003188358A true JP2003188358A (ja) 2003-07-04
JP2003188358A5 JP2003188358A5 (ja) 2005-04-28
JP4226295B2 JP4226295B2 (ja) 2009-02-18

Family

ID=25506840

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002273448A Expired - Fee Related JP4226295B2 (ja) 2001-09-25 2002-09-19 磁気的に軟らかい基準層を有する磁気抵抗素子

Country Status (6)

Country Link
US (2) US6576969B2 (ja)
EP (1) EP1298669A3 (ja)
JP (1) JP4226295B2 (ja)
KR (1) KR100910571B1 (ja)
CN (1) CN100350495C (ja)
TW (1) TWI269429B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005277416A (ja) * 2004-03-23 2005-10-06 Hewlett-Packard Development Co Lp 軟基準3導体の磁気メモリ記憶デバイス

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002163809A (ja) * 2000-11-22 2002-06-07 Sony Corp 磁気抵抗効果素子の製造方法と磁気抵抗効果型磁気ヘッドの製造方法
US6795281B2 (en) * 2001-09-25 2004-09-21 Hewlett-Packard Development Company, L.P. Magneto-resistive device including soft synthetic ferrimagnet reference layer
US6936903B2 (en) * 2001-09-25 2005-08-30 Hewlett-Packard Development Company, L.P. Magnetic memory cell having a soft reference layer
JP2003124445A (ja) * 2001-10-17 2003-04-25 Nec Corp 磁性記憶装置とその製造方法
JP2003151262A (ja) * 2001-11-15 2003-05-23 Toshiba Corp 磁気ランダムアクセスメモリ
DE10158795B4 (de) * 2001-11-30 2005-12-22 Infineon Technologies Ag Magnetoresistive Speicherzelle mit dynamischer Referenzschicht
US6967350B2 (en) * 2002-04-02 2005-11-22 Hewlett-Packard Development Company, L.P. Memory structures
DE10214946B4 (de) * 2002-04-04 2006-01-19 "Stiftung Caesar" (Center Of Advanced European Studies And Research) TMR-Sensor
US6850433B2 (en) * 2002-07-15 2005-02-01 Hewlett-Packard Development Company, Lp. Magnetic memory device and method
US6654278B1 (en) * 2002-07-31 2003-11-25 Motorola, Inc. Magnetoresistance random access memory
JP3788964B2 (ja) 2002-09-10 2006-06-21 株式会社東芝 磁気ランダムアクセスメモリ
US6870758B2 (en) * 2002-10-30 2005-03-22 Hewlett-Packard Development Company, L.P. Magnetic memory device and methods for making same
JP2004296000A (ja) * 2003-03-27 2004-10-21 Hitachi Ltd 磁気抵抗効果型ヘッド、及びその製造方法
KR100522943B1 (ko) * 2003-04-25 2005-10-25 학교법인고려중앙학원 소자 크기 변화에 무관하게 작고 안정한 바이어스 자기장을 갖는 자기 저항 구조
US7193889B2 (en) * 2004-02-11 2007-03-20 Hewlett-Packard Development Company, Lp. Switching of MRAM devices having soft magnetic reference layers
US7211874B2 (en) * 2004-04-06 2007-05-01 Headway Technologies, Inc. Magnetic random access memory array with free layer locking mechanism
EP1705665B1 (en) * 2005-03-24 2008-04-02 Hitachi Ltd. Conduction control device
KR100684893B1 (ko) * 2005-03-28 2007-02-20 삼성전자주식회사 자기 메모리 장치 및 그 제조방법
US7457153B1 (en) 2005-11-23 2008-11-25 Samsung Electronics Co., Ltd. Integrated circuit memory devices having magnetic memory cells therein that utilize dual-ferromagnetic data layers
US7391641B2 (en) * 2005-11-23 2008-06-24 Samsung Electronics Co., Ltd. Multi-layered magnetic memory structures
KR100963132B1 (ko) * 2008-04-03 2010-06-15 한양대학교 산학협력단 멀티비트 강유전체 기억소자
FR2966636B1 (fr) * 2010-10-26 2012-12-14 Centre Nat Rech Scient Element magnetique inscriptible
US9741414B2 (en) * 2013-09-24 2017-08-22 National University Of Singapore Spin orbit and spin transfer torque-based spintronics devices
JP2019087688A (ja) 2017-11-09 2019-06-06 Tdk株式会社 磁気センサ
JP2020042882A (ja) * 2018-09-12 2020-03-19 キオクシア株式会社 磁気メモリ

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5841611A (en) * 1994-05-02 1998-11-24 Matsushita Electric Industrial Co., Ltd. Magnetoresistance effect device and magnetoresistance effect type head, memory device, and amplifying device using the same
US5587943A (en) * 1995-02-13 1996-12-24 Integrated Microtransducer Electronics Corporation Nonvolatile magnetoresistive memory with fully closed flux operation
US5585986A (en) * 1995-05-15 1996-12-17 International Business Machines Corporation Digital magnetoresistive sensor based on the giant magnetoresistance effect
US5702831A (en) * 1995-11-06 1997-12-30 Motorola Ferromagnetic GMR material
DE19704847A1 (de) 1997-02-08 1998-08-13 Egmo Ltd Ventil
EP0875901B1 (en) * 1997-04-28 2006-08-09 Canon Kabushiki Kaisha Magnetic thin-film memory element utilizing GMR effect, and magnetic thin-film memory
JPH11176149A (ja) * 1997-12-08 1999-07-02 Victor Co Of Japan Ltd 磁性メモリー
US6211559B1 (en) * 1998-02-27 2001-04-03 Motorola, Inc. Symmetric magnetic tunnel device
JP4095200B2 (ja) * 1998-05-19 2008-06-04 キヤノン株式会社 巨大磁気抵抗効果を利用したメモリ素子
US6023395A (en) * 1998-05-29 2000-02-08 International Business Machines Corporation Magnetic tunnel junction magnetoresistive sensor with in-stack biasing
US6034887A (en) * 1998-08-05 2000-03-07 International Business Machines Corporation Non-volatile magnetic memory cell and devices
US6005800A (en) * 1998-11-23 1999-12-21 International Business Machines Corporation Magnetic memory array with paired asymmetric memory cells for improved write margin
JP2000208831A (ja) * 1999-01-18 2000-07-28 Sony Corp 磁気抵抗素子及びこれを用いた磁気デバイス
US6469878B1 (en) * 1999-02-11 2002-10-22 Seagate Technology Llc Data head and method using a single antiferromagnetic material to pin multiple magnetic layers with differing orientation
US6166948A (en) * 1999-09-03 2000-12-26 International Business Machines Corporation Magnetic memory array with magnetic tunnel junction memory cells having flux-closed free layers
JP2001101858A (ja) * 1999-09-27 2001-04-13 Victor Co Of Japan Ltd 磁性メモリ
US6172904B1 (en) * 2000-01-27 2001-01-09 Hewlett-Packard Company Magnetic memory cell with symmetric switching characteristics
US6538920B2 (en) * 2001-04-02 2003-03-25 Manish Sharma Cladded read conductor for a pinned-on-the-fly soft reference layer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005277416A (ja) * 2004-03-23 2005-10-06 Hewlett-Packard Development Co Lp 軟基準3導体の磁気メモリ記憶デバイス

Also Published As

Publication number Publication date
US20030058684A1 (en) 2003-03-27
KR20030027690A (ko) 2003-04-07
US20030137868A1 (en) 2003-07-24
TWI269429B (en) 2006-12-21
US6576969B2 (en) 2003-06-10
EP1298669A3 (en) 2004-02-04
CN1466148A (zh) 2004-01-07
KR100910571B1 (ko) 2009-08-03
US6891746B2 (en) 2005-05-10
CN100350495C (zh) 2007-11-21
JP4226295B2 (ja) 2009-02-18
EP1298669A2 (en) 2003-04-02

Similar Documents

Publication Publication Date Title
JP4658102B2 (ja) 磁気的に軟らかい基準層を有する磁気抵抗素子のための読出し方法
KR100910571B1 (ko) 자기 메모리 장치
US6891212B2 (en) Magnetic memory device having soft reference layer
US6593608B1 (en) Magneto resistive storage device having double tunnel junction
US6538920B2 (en) Cladded read conductor for a pinned-on-the-fly soft reference layer
US6404674B1 (en) Cladded read-write conductor for a pinned-on-the-fly soft reference layer
KR100896457B1 (ko) 자기 메모리 장치
EP1359590B1 (en) Magnetic memory devices
JP2005522044A (ja) 高密度mram用途用の合成フェリ磁性体センス層
US6795281B2 (en) Magneto-resistive device including soft synthetic ferrimagnet reference layer
JP4477829B2 (ja) 磁気記憶デバイスを動作させる方法
JP2003197872A (ja) 磁気抵抗効果膜を用いたメモリ

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040621

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060718

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060725

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20061025

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20061030

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070227

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20070316

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20070323

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20070706

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070827

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081104

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081126

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111205

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4226295

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121205

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131205

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees