CN111211135B - 一种非对称铁电隧穿结多值存储单元的调制方法 - Google Patents

一种非对称铁电隧穿结多值存储单元的调制方法 Download PDF

Info

Publication number
CN111211135B
CN111211135B CN202010049214.3A CN202010049214A CN111211135B CN 111211135 B CN111211135 B CN 111211135B CN 202010049214 A CN202010049214 A CN 202010049214A CN 111211135 B CN111211135 B CN 111211135B
Authority
CN
China
Prior art keywords
ferroelectric
layer
excitation
functional layer
polarization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010049214.3A
Other languages
English (en)
Other versions
CN111211135A (zh
Inventor
王兴晟
余豪
王成旭
缪向水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huazhong University of Science and Technology
Original Assignee
Huazhong University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huazhong University of Science and Technology filed Critical Huazhong University of Science and Technology
Priority to CN202010049214.3A priority Critical patent/CN111211135B/zh
Publication of CN111211135A publication Critical patent/CN111211135A/zh
Priority to PCT/CN2020/116687 priority patent/WO2021143186A1/zh
Application granted granted Critical
Publication of CN111211135B publication Critical patent/CN111211135B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5657—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using ferroelectric storage elements

Abstract

本发明提供了一种非对称铁电隧穿结多值存储单元的调制方法及其对应的存储单元、存储器。该多值存储单元包括N个铁电功能层；N个铁电功能层分别具有不同的矫顽场值，以使N个铁电功能层在施加第一激励后仍呈现出不同的剩余极化差异，进而在第二激励作用下所述多值存储单元呈现2N种隧穿阻态；其中，N为大于等于2的整数，且第一激励包括改变驱动激励的大小和驱动激励的方向。本发明的非对称铁电隧穿结多值存储单元具有非易失、读取功耗低的特点；同时在一个存储单元中可以实现多种不同的存储状态，大幅度提高了存储密度以及单位存储容量。

Description

一种非对称铁电隧穿结多值存储单元的调制方法
技术领域
本发明属于微电子器件领域，特别是涉及一种非对称铁电隧穿结多值存储单元的调制方法及其对应的存储单元、存储器。
背景技术
大数据时代的到来，对信息处理能力以及信息存储容量的需求不断提高，传统的冯·诺依曼计算机架构和存储器越来越难以满足需求。铁电材料因其擦写速度快、超低功耗、循环次数多、极化状态非易失等固有优势而被应用于存储领域，基于铁电材料的FRAM、FeFET以及FTJ等新型非易失性存储器受到了广泛的关注。其中，FTJ存储器通过铁电极化方向调制绝缘层界面势垒高度进而实现方向可切换的整流功能从而实现高低阻态的切换。FTJ存储器不仅具备铁电存储器擦写速度快、超低功耗、循环次数多、非易失性的固有优势，相较于FRAM和FeFET还具有尺寸更小，结构简单，非破坏性读出等优势。
经研究发现，不同于常规介质材料内部极化随外加电场线性变化，铁电材料内部极化与外加电场成非线性关系，并且由于取向极化的缘故，其存在两个稳定的极化状态，这为其作为存储器奠定了很好的基础。铪基材料具有十分优良的铁电性，以及与CMOS工艺兼容的优点也让基于铪基材料的铁电器件具有很好的发展前景。基于MFIM结构（即金属-铁电功能层-绝缘层-金属）的FTJ存储器，相较于MFM结构（即金属-铁电功能层-金属）FTJ器件，在铁电功能层与金属电极之间插入了一层绝缘隧穿层，很好地解决了金属电极所带来的介电屏蔽效应以及退极化问题。MFIM结构利用绝缘层作为隧穿层而非将铁电功能层作为隧穿层，降低了对于铁电功能层厚度的要求，使用较厚的铁电功能层也可以实现隧穿效应，从而很大程度上降低了制备FTJ存储器的工艺难度以及制备成本。
基于MFIM的存储器多被应用于二值存储器，其原理在于，通过外加电场使铁电功能层表现出稳定的相同方向的极化。在去掉外加电场之后，由于剩余极化强度不为0，会造成由极化电荷所产生的极化电场，该极化电场会抬升铁电功能层的能带能量或者降低铁电功能层的能带能量。当铁电功能层近绝缘层界面的能带能量较高时，电子从绝缘层一侧的金属隧穿则面临较高的FN隧穿势垒，读出电流较小，器件处于高阻态；而当铁电功能层近绝缘层界面的能带能量较低时，电子则面临较低的FN隧穿势垒，读出电流较大，器件处于低阻态；从而实现“0”和“1”的逻辑存储。因此，基于MFIM的存储器只能被应用于二值存储器，难以很好的满足未来社会对对信息处理能力和信息存储容量的更高要求。
发明内容
针对现有技术的以上缺陷或改进需求，本发明提供了一种用于，可以具有多项高。
为实现上述目的，本发明第一方面提供一种非对称铁电隧穿结的多值存储单元的调制方法，所述多值存储单元包括N个铁电功能层；
其中，所述N个铁电功能层分别具有不同的矫顽场值，以使所述N个铁电功能层在施加第一激励后仍呈现出不同的剩余极化差异，进而在第二激励作用下所述多值存储单元呈现2N种隧穿阻态；
其中，所述N为大于等于2的整数。
进一步地，所述第一激励包括改变驱动激励的大小和驱动激励的方向。
根据一种优选的实施方式，本发明提供一种非对称铁电隧穿结的多值存储单元的调制方法，所述多值存储单元包括第一铁电功能层和第二铁电功能层；
其中，所述第一铁电功能层的矫顽场不同于第二铁电功能层的矫顽场，以使所述第一、第二铁电功能层在施加第一激励后仍呈现出不同的剩余极化强度和方向，进而在第二激励作用下所述多值存储单元呈现四种隧穿阻态。
进一步地，所述第二铁电功能层的矫顽场大于第一铁电功能层的矫顽场，所述方法包括四种工作状态：
第一工作状态，施加第一激励后，所述第一、第二铁电功能层呈现正向极化,；其中，所述第一激励包括第一正向驱动激励；
第二工作状态，施加第一激励后，所述第一铁电功能层呈现反向极化，所述第二铁电功能层呈现正向极化；其中，所述第一激励包括第一正向驱动激励和第一反向驱动激励；
第三工作状态，施加第一激励后，所述第一、第二铁电功能层呈现反向极化；其中，所述第一激励包括第二反向驱动激励；
第四工作状态，施加第一激励后，所述第一铁电功能层呈现正向极化，所述第二铁电功能层呈现反向极化；其中，所述第一激励包括第二反向驱动激励和第二正向驱动激励；
其中，所述第一正向驱动激励强度大于第一反向驱动激励强度；所述第二反向驱动激励强度大于第二正向驱动激励强度。
进一步地，所述方法包括对所述四种工作状态施加第二激励，所述多值存储单元可呈现四种隧穿阻态；
其中，所述第二激励的强度同时小于所述第一反向驱动激励和第二正向驱动激励的强度。
本发明第二方面提供一种非对称铁电隧穿结的多值存储单元，可使用上述的调制方法；所述多值存储单元包括第一电极层、非对称铁电功能层阵列和第二电极层；
其中，非对称铁电功能层阵列包括N个平行于第一平面方向的铁电功能层，且相邻的所述铁电功能层之间通过绝缘层隔离；
其中，N为大于等于2的整数。
进一步地，所述铁电功能层的材料选自掺杂或者未掺杂的HfO2、HfxZr1-xO2、BiFeO3、BaTiO3、Pb(Zr1-xTix)O3 、SrxBa1-xO3、聚偏氟乙烯中至少一种，且其厚度为2~20nm。
进一步地，所述绝缘层的材料选自Al、Si、Hf、Zr、Ta、Ti的氧化物中至少一种，且其厚度为0.5~3nm。
进一步地，所述第一、第二电极层的制备材料选自多晶硅、Al、TiN、TaN、W、Ni、Ta、SrRuO3、Nd:SrTiO3中至少一种，且二者厚度为10~200nm。
本发明第三方面提供一种非对称铁电隧穿结的多值存储器，包括权利要求6~9中任意一项所述的非对称铁电隧穿结的多值存储单元。
总体而言，通过本发明所构思的以上技术方案与现有技术相比，具有以下有益效果：
（1）本发明所提供的基于非对称铁电隧穿结的多值存储器，通过在金属电极之间插入多层铁电功能层和绝缘层的方法，增加了多个调制绝缘隧穿层势垒高度的变量。可以通过施加不同的大小及方向的脉冲调制多个铁电功能层的极化方向，从而调制隧穿层势垒的高低，实现了多种不同的存储状态。基于铁电极化翻转的调制方式具有速度快、功耗低的优势，从而制备的铁电材料存储器件，具有非易失、读取功耗低的特点；同时在一个存储单元中实现多种不同的存储状态，可以大幅度提高存储密度以及单位存储容量；
（2）本发明所提供的基于非对称铁电隧穿结的多值存储器的制备方法，其制备工艺与CMOS工艺兼容，通过采用不同的掺杂方法，或不同的铁电材料，或对同一种铁电材料进行不同温度的退火或者采用同一种铁电材料但采用不同的厚度实现多层铁电功能层的矫顽场不同，方法简单，可操作性强；
（3）本发明所提供的基于非对称铁电隧穿结的多值存储器的应用，利用该器件在一个存储单元中具有多种不同的存储状态，具有功耗低、易于集成以及工艺兼容等特点，且利用隧穿电流作为主要导电机制，其写功耗和读功耗相比其它类别存储器件有所降低。可以应用于低功耗的多值存储芯片、存内计算芯片等，在物联网、信息处理等领域具有极大的应用前景。
附图说明
图1为按照本发明实现的非对称铁电隧穿结的多值存储单元的结构示意图；
图2为按照本发明实现的优选的非对称铁电隧穿结的多值存储单元的结构示意图；
图3为按照本发明实现实施例的非对称铁电隧穿结的多值存储单元在不同状态下铁电层的剩余极化仿真图；
图4为为按照本发明实现实施例的非对称铁电隧穿结的多值存储单元四种阻态的电流-电压曲线；
在所有附图中，相同的附图标记用来表示相同的元件或结构，其中：第一电极层-1，非对称铁电功能层阵列-11，第二电极层-5，第一铁电功能层-2，第一绝缘层-3，第二铁电功能层。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。
本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
众所周知，铁电材料通过施加外激励可使材料产生内部极化，且内部极化与外激励成非线性关系，并且由于取向极化的缘故，其存在两个稳定的极化状态；由此产生的铁电材料的隧穿结（“金属-铁电功能层-绝缘层-金属”结构），其通过施加外激励使铁电功能层产生不同的极化状态，可调控铁电功能层与绝缘层绝缘界面隧穿势垒的高低从而调控电荷隧穿概率，形成高低两种阻态。因此，本发明基于单层铁电隧穿结良好的存储特性提出一种非对称铁电隧穿结的多值存储单元及其制备方法。
<非对称铁电隧穿结的多值存储单元>
如图1所示，本发明第一方面提供一种非对称铁电隧穿结的多值存储单元，沿纵向方向由下至上依次包括：第一电极层1、非对称铁电功能层阵列11、第二电极层5。
本发明中，非对称铁电功能层阵列11是由N个平行于横向平面的铁电功能层构成，且相邻两层所述铁电功能层之间通过绝缘层隔离，即由N个铁电功能层与N-1个绝缘层交错堆叠形成，整个铁电材料的隧穿结沿纵向平面方向由下至上为“金属-第一铁电功能层-第一绝缘层-第二铁电功能层-第二绝缘层-……-第 N-1 绝缘层-第N铁电功能层-金属”的结构。
本发明中，基于铁电隧穿结存储单元的特性提出一种多层结构的非对称铁电隧穿结多值存储单元，其通过在两个金属电极之间插入N个平行于横向平面方向的铁电功能层，且这N个铁电功能层分别具有不同的矫顽场性能参数，从而增加了N-1调制变量。矫顽场是铁电材料在外加电场作用下极化状态发生翻转的临界场强，因此该非对称铁电功能层阵列11在不同的外激励条件下，N个铁电功能层会呈现出不同的极化方向和强度；撤除外激励以后，该N个铁电功能层中也仍保持不同方向和程度的剩余极化强度；随后再施加一定逻辑外激励时，由于N个铁电功能层剩余极化方向以及强度各不相同，可以使得整个非对称铁电功能层阵列11呈现2N个阻态，应用在一个存储单元中可以实现2N种不同的存储状态。
如图2所示，根据一种具体的实施方式，当N为2时，非对称铁电功能层阵列11具有2个铁电功能层，如图2所示，该多值存储单元沿纵向方向由下至上依次包括：第一电极层1、第一铁电功能层2、第一绝缘层3、第二铁电功能层4、第二电极层5。其中第一铁电功能层2与第二铁电功能层3矫顽场大小不同，通过施加不同的大小及方向的外激励可以调制两个铁电功能层的极化大小和方向，从而改变整个材料的隧穿势垒，使非对称铁电功能层阵列11呈现4种不同的阻态，对应的4种状态可用以代表二进制数字系统中的“00”、“01”、“10”、“11”状态表示，在一个存储单元中实了现4种不同的存储状态，可以大幅度提高存储密度以及单位存储容量。
其中，铁电功能层主要输运机制为载流子的漂移扩散。即在外激励作用下，铁电材料中的电荷/载流子可越过一定势垒在纵向方向运动，产生不同数值的电流。
具体地，N个铁电功能层分别具有不同的矫顽场性能参数，因此该N个铁电功能层之间具有不同的物理参数差异：1）不同类型的材料；2）同一材料，掺杂方式不同；3）同一材料，晶化使用退火温度不同；4）同一材料，铁电功能层厚度不同；至少选择上述一项条件或者上述条件混合。更具体地，N个铁电功能层矫顽场差异越大，则调制不同阻态越容易，存储单元误读几率越小。
更具体地，使用不同类型的材料制备不同铁电功能层，具有铁电特性材料包括：含氧八面体、含氟八面体、含氢键的铁电体、铁电聚合物、铁电液晶、铪基铁电材料等，采用具有不同矫顽场的铁电材料即可。进一步地，铁电功能层的制备材料选自掺杂或者未掺杂的HfO2、HfxZr1-xO2、BiFeO3、BaTiO3、Pb(Zr1-xTix)O3 、SrxBa1-xO3、聚偏氟乙烯中至少一种，但不限于此。
更具体地，使用同一材料而掺杂方式不同制备不同铁电功能层，可选用基于掺杂HfO2的铁电材料，通过调控HfO2掺杂比例、掺杂元素等，使其具有不同矫顽场。
更具体地，使用同一材料而晶化使用退火温度不同制备不同铁电功能层，使用不同的晶化温度，使铁电材料具有不同的晶化程度或晶体类型，从而改变其矫顽场性能。
更具体地，使用同一材料而铁电功能层厚度不同制备不同铁电功能层，其极化程度受厚度影响，厚度差别越大，其矫顽场性能差异越大。
具体地，N为大于等于2的整数，更具体地为2~4，最具体地为2。这是因为非对称铁电功能层阵列11的厚度不宜过高，否则电流过小难以读出，N越大则其铁电功能层越薄，铁电功能层的退极化场越大，极化状态难以保存，而且界面效应导致的应力、层间耦合以及相变会导致铁电功能层铁电性的退化，使其无法稳定地呈现出具有一定差异地2N种阻态。且随着N值的增多，器件的操作也会更加复杂，不利于器件的实际应用。
具体地，非对称铁电功能层阵列11中每个铁电功能层厚度为2-20nm，更具体地为10nm。如果铁电功能层的厚度小于2nm，退极化场强过大，极化状态难以保存，同时铁电功能层材料在经过多次循环外激励后，材料晶格容易受损，其可开关的极化强度也会明显降低；随着铁电功能层厚度的增加，相同电压下通过铁电功能层的电荷量会变少，如果铁电功能层厚度大于20nm，通过铁电功能层的电荷量过少，使得电流太小而难以准确读出存储状态。
本发明中，绝缘层为可隧穿的绝缘层，其用于隔离两种不同矫顽场的铁电功能层。具体地，绝缘层结构致密，缺陷少，禁带宽，施加外激励时载流子/电荷只能通过直接隧穿的方式穿过，而难以通过其他方式流过。更具体地，施加外激励时，绝缘层的电子亲合能小于所有的铁电功能层，从而使铁电功能层中载流子/电荷不会自发迁移至绝缘层中。
如图2所示，根据一种具体的实施方式，第一电极层1和第二电极层5与第一、第二铁电功能层之间成肖特基接触，在一定的偏压下，注入电子可以越过肖特基势垒进入铁电功能层导带中，通过漂移扩散进行导电；第一绝缘层3的电子亲和能大于第一铁电功能层2和第二铁电功能层4，即第一绝缘层3的禁带宽度大于两个铁电功能层，电子无法通过漂移扩散通过第一绝缘层3进入第一或者第二铁电功能层。由于第一、第二铁电功能层的铁电极化使得第一绝缘层3能带弯曲，而第一绝缘层3又足够薄，这时电子就可以通过直接隧穿的方式通过第一绝缘层3进入第一或者第二铁电功能层，再通过漂移扩散进入第一或者第二电极层。
具体地，绝缘层的材料选自Al、Si、Hf、Zr、Ta、Ti的氧化物等绝缘性材料中至少一种，但不限于此。例如Al2O3、SiO2中至少一种。
具体地，绝缘层的厚度小于5nm；更具体地，绝缘层的厚度为0.5nm~3nm，如果厚度大于3nm，则可隧穿载流子/电荷太小，导致读取电流差距太小，容易出现误读；如果厚度小于0.5nm，则未起到隔离作用。
具体地，第一电极层1和第二电极层5可以为与CMOS工艺兼容的材料，包括多晶硅、Al、TiN、TaN、W、Ni、Ta中至少一种，但不限于此；例如TiN、TaN等中至少一种。还可以为适合铁电材料生长的导电材料，例如适合钙钛矿结构铁电材料生长的SrRuO3、Nd:SrTiO3等材料中至少一种。
具体地，第一电极层1和第二电极层5厚度为10nm~200nm，更具体地，为100nm。
本发明中，非对称铁电隧穿结的多值存储还包括衬底，其沿纵向方向由下至上依次包括：衬底、第一电极层1、非对称铁电功能层阵列11、第二电极层5。
本发明中，施加外激励为施加电能、热能、光能、电磁能等至少一种，具体地为施加电能，更具体地为施加外加电压。
<非对称铁电隧穿结的多值存储器/芯片>
本发明第二方面提供一种非对称铁电隧穿结的多值存储器、芯片，其包括上述非对称铁电隧穿结的多值存储单元。
根据一种具体的实施方式，当N为2时，该非对称铁电功能层单元包括2个铁电功能层，因此可以在一个存储单元中实现4种不同的存储状态，使用该存储单元可以制备出具有4种存储状态的多值存储器、芯片，大幅度地提高存储密度以及单位存储容量；同时，该非对称铁电隧穿结的多值存储器/芯片作为一种多值非易失存储器可以应用存内计算等存算一体芯片中。
<非对称铁电隧穿结的多值存储单元的调制方法>
为了使上述非对称铁电隧穿结的多值存储单元具有多值存储的特性，本发明第四方面提供一种非对称铁电隧穿结的多值存储单元的调制方法。
本发明中，非对称铁电隧穿结的多值存储单元通过在两个金属电极之间插入N个平行于横向平面方向的铁电功能层，且这N个铁电功能层分别具有不同的矫顽场性能参数，相对于单层铁电存储单元而言增加了N-1调制变量。矫顽场是衡量不同铁电材料自发极化或者在相同外激励条件下的极化程度，因此该非对称铁电功能层阵列11通过自发极化或者在外激励的条件下，N个铁电功能层会呈现出不同的极化程度；通过自发极化或者撤除外激励以后，该N个铁电功能层中也仍存在不同程度的剩余极化电荷；随后再施加一定逻辑外激励时，由于N个铁电功能层剩余极化程度各不相同，可以使得整个非对称铁电功能层阵列11呈现2N个阻态，应用在一个存储单元中可以实现2N种不同的存储状态。
发明人给出了一种具体的实施方式，即当N为2时，并假定第二铁电功能层的矫顽场大于第一铁电功能层2，且第一、第二铁电功能层极化方向为顶电极到底电极时为正极化，反之为负极化，这样的假定仅为表述方便，本发明涵盖了其相反情形，主张了其相应权利。具体如下：
（一）写操作，即施加一定条件的外激励，使非对称铁电隧穿结的多值存储单元呈现出不同程度的剩余极化电荷：
(1)写“00”：保持第一电极层1接地，在第二电极层5加一个合适的正向大电压V1，使两层铁电功能层的极化都为正向极化，V1的大小可视材料的矫顽场而定，若该电压太小，则无法使两层铁电功能层的极化都为正，导致信息的存储过弱，容易出现误读和误写，若该电压太大，可能在第一、第二铁电功能层材料中形成导电丝从而失去其整流特性，也就不能继续调控隧穿势垒高度。当两层铁电功能层的极化方向一致为正时，由于铁电功能层整体可以看为该层的两端积聚不同电性的电荷，因此不同电性的电荷会扭曲附近的能带分布，使得每层铁电功能层的下端电子势能较低，理论上在两层铁电功能层种均形成类似反阻挡层，通过极化的方向记该状态为“00”。
(2)写“01”：保持第一电极层1接地，在第二电极层5加一个合适的正向大电压V1，使两层铁电功能层的极化都为正向极化，然后在顶电极加一个合适的反向小电压V2，使矫顽场较小的第一层铁电功能层反向极化，而矫顽场较大的第二铁电功能层极化方向不变，V2的大小视实际材料而定，若该电压太小，则无法使第一层铁电功能层发生反向极化翻转，造成信息写入失败，若该电压太大，则会使两层铁电功能层均发生反向极化翻转，造成信息的写入错误。当电压大小选取得当，进行上述操作后，第一层铁电功能层极化为负，第二铁电功能层极化为正，因此两层铁电功能层在近绝缘层处有正电荷积聚使电子势能降低，理论上形成第一层铁电功能层的类似阻挡层和第二铁电功能层的类似反阻挡层，通过极化的方向记该状态为“01”。
(3)写“11”：保持第一电极接地，在第二电极层5加一个合适的反向大电压V3，使两层铁电功能层的极化都为反向极化，V3的大小视材料的矫顽场而定，与V1的选取规则相同。当两层铁电功能层的极化方向一致为负时，两层铁电功能层的靠近第二电极层5的一端积聚正电荷，则在第一层铁电功能层和第二铁电功能层均形成类似阻挡层，通过极化的方向记该状态为“11”；
(4)写“10”。保持第一电极接地，在第二电极层5加一个合适的反向大电压V3，使两层铁电功能层的极化都为反向极化，然后在第二电极层5加一个合适的正向小电压V4，使矫顽场较小的第一层铁电功能层正向极化，而矫顽场较大的第二铁电功能层极化方向不变，V4的大小选取与V2的选取规则一致。当电压大小选取得当，进行上述操作后，器件第一层铁电功能层极化为正，器件第二铁电功能层极化为负，因此两层铁电功能层在近绝缘层处有负电荷积聚使电子势能增大，理论上形成第一层铁电功能层的类似反阻挡层和第二铁电功能层的类似阻挡层，通过极化的方向记该状态为“10”。
（二）读操作，即施加一定条件外激励时，可以使得整个非对称铁电功能层阵列11呈现4个阻态，应用在一个存储单元中可以实现4种不同的存储状态。
读操作：保持第一电极层1接地，在第二电极层5加一个合适的正向小电压V5，该正向小电压大小的选取规则应保证不足以使矫顽场较小的第一铁电功能层2的极化方向发生变化，之后读取顶电极的电流大小，即可读出所存储信息。
<非对称铁电隧穿结的多值存储单元制备方法>
本发明提供一种上述非对称铁电隧穿结的多值存储单元的制备方法，该多值存储单元包括上述的
方法包括以下步骤：
步骤1：提供衬底，在所述衬底上表面形成第一电极层1；
步骤2：在所述第一电极层1上表面形成非对称铁电功能层阵列11，其包括：N个平行于第一平面方向的铁电功能层，相邻两层所述铁电功能层之间通过绝缘层隔离；
步骤3：在第N铁电功能层上表面形成第二电极层5；
步骤4：将所述铁电功能层晶化，以使所述铁电功能层材料呈现铁电性能；
本发明中，步骤2中，N为大于等于2的整数，即铁电功能层至少有两层，且相邻的两个铁电功能层之间存在一个绝缘层，即由N个铁电功能层与N-1个绝缘层交错堆叠形成非对称铁电功能层阵列11，则具体步骤如下：
步骤2-1：在所述第一电极上表面形成第i铁电功能层；
步骤2-2：在所述第i铁电功能层上表面形成第j绝缘层；
步骤2-3：在所述第j绝缘层上表面形成第(i+1)铁电功能层；
具体地，i为所述铁电功能层沿垂直第一平面方向由下至上的序号，i=1, 2, ……N，j为所述绝缘层沿垂直第一平面方向由下至上的序号，j=1, 2, ……N-1。
本发明中，在N个所述铁电功能层形成期间，所述第i铁电功能层的物理参数不同于所述第(i+1)铁电功能层的物理参数，以使N个所述铁电功能层之间呈现矫顽场的性能差异。
具体地，所述物理参数包括以下至少一项：铁电功能层材料类型、铁电功能层材料掺杂方式、铁电功能层晶化条件以及铁电功能层材料的厚度。
其中，如果铁电功能层材料选用的类型不同，则可以直接选用不同的铁电材料采用原子层沉积法（ALD）、物理气相沉积法（PVD）或者旋转涂抹法中至少一种在第一电极表面沉积。
其中，如果铁电功能层材料选用同一类型，可以使用铁电功能层材料掺杂的比例和工艺调控不同铁电功能层的矫顽场值。具体地，使用原子层沉积技术制备Si：HfO2铁电功能层和Al：HfO2铁电功能层，沉积HfO2过程中分别沉积Si和Al的原子层，通过控制沉积不同的原子层控制矫顽场值。此外，还可以使用铁电功能层材料的厚度调控不同铁电功能层的矫顽场值。具体地，使用原子层沉积技术制备Hf/Zr比例为1：1的HZO铁电功能层，交替沉积HfO2和ZrO2单原子层薄膜，通过控制交替沉积的厚度控制矫顽场值。最后，还可以使用铁电功能层晶化条件调控不同铁电功能层的矫顽场值。具体地，可以通过控制退火的最高温度或者退火的时间控制矫顽场值。
具体地，原子层沉积法是将铁电功能层、绝缘层的材料物质以单原子膜形式一层一层的镀在下层材料表面的方法，同时通过单原子镀膜的次数控制不同层的厚度，原子沉积反应腔的温度为200~400℃。
具体地，物理气相沉积法为磁控溅射法，通过控制溅射时间控制不同层的厚度。例如制备TiN电极时，溅射功率为100~200W，溅射时间为1000~1500s，惰性气体为Ar气，压强为0.2~0.8Pa；更具体地，溅射功率为150W，溅射时间为1200s，惰性气体为Ar气，压强为0.5Pa。
具体地，旋转涂抹法将轴旋转垂直于下层表面，同时把液态涂覆材料涂覆在下层表面，通过控制旋转涂抹的时间控制不同层的厚度。
本发明中，步骤1中，采用物理气相沉积法（PVD）的方式在衬底上表面沉积第一电极层1。具体地，衬底为单面抛光生长有SiO2的单晶硅，物理气相沉积法（PVD）为磁控溅射的方法。更具体地，先将衬底使用丙酮在超声环境下清洗5~20分钟，再使用酒精在超声环境下清洗5~20分钟，用去离子水冲洗，最后使用氮气枪吹干；使用磁控溅射的溅射功率为150W，溅射时间为1200s，惰性气体为Ar气，压强为0.5Pa。
本发明中，步骤2中，采用原子层沉积法（ALD）、物理气相沉积法（PVD）或者旋转涂抹法的方式沉积制备非对称铁电功能层阵列11。具体地，使用原子层沉积法（ALD）以单原子膜形式一层一层的镀在第一电极材料或者对应的铁电功能层、绝缘层的上表面，同时通过单原子镀膜的次数来控制不同层的厚度，原子沉积反应腔的温度为200~400℃。
本发明中，步骤3中，可以采用物理气相沉积法（PVD）的方式沉积制备第二电极层5。具体地，使用磁控溅射法；更具体地，首先在第N层铁电功能层上利用光刻在光刻胶上定义出第二电极层5图形，沉积第二电极层5材料，剥离形成第二电极层5图形，再去除光刻胶。具体地，使用磁控溅射；更具体地，首先在第N层铁电功能层上表面利用光刻在光刻胶上定义出第二电极层5图形，沉积第二电极层5材料，剥离形成第二电极层5图形。
本发明中，步骤4中，采用退火的方式使所沉积的铁电功能层结晶，生成铁电相，表现出铁电性。具体地，采用氮气氛围快速退火的方式。
根据一种具体的实施方式，当N为2时，则该非对称铁电隧穿结的多值存储单元制备方法包括如下步骤：
步骤1：提供衬底，在该衬底上表面采用PVD的方式在衬底上沉积第一电极；
步骤2-1：在该第一电极表面采用ALD或PVD或旋涂的方式生长第一铁电功能层2；
步骤2-2：在该第一铁电功能层2表面采用ALD或PVD的方式生长绝缘层；
步骤2-3：在该绝缘层表面采用PVD的方式生长第二铁电功能层；
步骤3：利用光刻在在第二铁电功能层表面光刻胶上定义出第二电极层5图形，沉积第二电极层5材料，剥离形成第二电极层5图形。
步骤4：采用退火的方式使所沉积第一、第二铁电功能层材料结晶，生成铁电相，表现出铁电性。
通过下面的实施例可以更好地理解本发明的上述及其他优点，但是以下实施例并非用于限制本发明的范围。
实施例
本实施例提供了一种基于Hf0.5Zr0.5O2（以下简写为HZO）铁电薄膜以及Al2O3绝缘层的非对称铁电隧穿结的多值存储单元，其结构示意图如图1所示，由下至上主要包括第一电极层1、第一铁电功能层2、绝缘层3、第二铁电功能层4、第二电极层5。具体步骤如下：
（一）第一电极层1的制备
步骤1：制备第一电极层1：实施例选用TiN作为下电极1，通过磁控溅射的方法，在单面抛光生长有SiO2的单晶硅衬底上生长一层下电极1。
步骤1-1：衬底清洗：先使用丙酮在超声环境下清洗10分钟，再使用酒精在超声环境下清洗10分钟，用去离子水冲洗，最后使用氮气枪吹干；
步骤1-2：磁控溅射下电极1：使用TiN靶，在150W的直流溅射功率下，0.5Pa的Ar气分为中溅射1200s生长100nm的TiN底电极。
（二）非对称铁电功能层阵列11的材料沉积
步骤2：制备第一铁电功能层2
实施例选用10nm HZO铁电薄膜，通过原子层沉积技术得到Hf/Zr比例为1：1的HZO铁电薄膜。
ALD反应腔温度为300℃，TEMA-Hf源温度为80℃，TEMA-Zr源温度为90℃，在此条件下交替沉积HfO2和ZrO2单原子层薄膜，交替沉积50次。
步骤3：制备绝缘层3
实施例选用2nmAl2O3薄膜，通过原子层沉积技术得到2nm的致密Al2O3薄膜。
ALD反应腔温度为300℃，采用TMA源与H2O反应生成Al2O3，生长20个cycle的Al2O3层。
步骤4：制备第二铁电功能层4
实施例选用5nm HZO铁电薄膜，通过原子层沉积技术得到Hf/Zr比例为1：1的HZO铁电薄膜。
ALD反应腔温度为300℃，TEMA-Hf源温度为80℃，TEMA-Zr源温度为90℃，在此条件下交替沉积HfO2和ZrO2单原子层薄膜，交替沉积25次。
（三）第二电极层5的制备
步骤5：制备第二电极层5：实施例选用TiN作为上电极5，通过光刻工艺在第二铁电功能层4上制备上电极5图形，通过磁控溅射的方法生长TiN上电极。
步骤5-1：光刻：通过光刻工艺在第二铁电功能层4上制备上电极5图形，其中光刻步骤包括匀胶、前烘、前曝、后烘、后曝、显影；
步骤5-2：溅射：实验使用TiN靶，在150W的溅射功率下，0.5Pa的Ar气氛围中溅射1200s生长100nm上电极；
步骤5-3：剥离：使用丙酮浸泡步骤5-2所制备出的薄膜样品，其间辅助以超声清洗，再依次用无水乙醇和去离子水清洗，最后用氮气枪吹干。
（四）非对称铁电功能层阵列11的材料晶化
步骤6：退火使铁电材料晶化
实施例采用氮气氛围快速退火的方式使第一铁电功能层2和第二铁电功能层4结晶，表现出铁电性。
快速退火具体设置为，在退火炉中通入氮气，退火温度设置为室温保温2min，1min从室温升高到500℃，500℃保持30s，2min从500℃降温到室温。
调制测试：将实施例中一种基于HZO铁电薄膜以及Al2O3绝缘层的非对称铁电隧穿结的多值存储单元的进行调制，由于第一铁电功能层2的厚度小于第二铁电功能层4，因此第二铁电功能层4的矫顽场大于第一铁电功能层2的矫顽场，则其调制方法包括以下“写”“读”两个步骤：
（一）“写”信息操作，具体如下：
规定从第二电极层5到第一电极层1的方向为正，正极化为“0”状态，负极化为“1”状态。根据需要存储的信息，选择以下四种操作中的一种：
（1）写“00”：给第二电极层5和第一电极层1之间施加一合适的正向大电压V1，使第一层铁电功能层2和第二铁电功能层4的的极化都为正向极化。第一、第二铁电功能层的极化方向一致为正，由于铁电功能层整体可以看为该层的两端积聚不同电性的电荷，因此不同电性的电荷会扭曲附近的能量分布，使得第一层铁电功能层2的下端21和第二铁电功能层4的下端41的电子势能较低，在第一、第二铁电功能层种均形成类似反阻挡层，通过极化的方向记该状态为“00”，为图3中状态1。
（2）写“01”：给第二电极层5和第一电极层1之间施加一合适的正向大电压V1，使第一层铁电功能层2和第二铁电功能层4的的极化都为正向极化，然后在第二电极层5加一个合适的反向小电压V2，使矫顽场较小的第一层铁电功能层2反向极化，而矫顽场较大的第二铁电功能层4极化方向不变。第一层铁电功能层2极化为负，第二铁电功能层4极化为正，因此第一层铁电功能层2上端22和第二铁电功能层4下端41有正电荷积聚使电子势能降低，形成第一层铁电功能层2的类似阻挡层和第二铁电功能层4的类似反阻挡层，通过极化的方向记该状态为“01”，为图3中状态2。
（3）写“11”：给第二电极层5和第一电极层1之间施加一合适的反向大电压V3，使第一层铁电功能层2和第二铁电功能层4的极化都为反向极化。第一、第二铁电功能层的极化方向一致为负，第一层铁电功能层2上端22和第二铁电功能层4上端42积聚正电荷，则在第一层铁电功能层2和第二铁电功能层4均形成类似阻挡层，通过极化的方向记该状态为“11”，如图2中状态3。
（4）写“10”：给第二电极层5和第一电极层1之间施加一合适的反向大电压V3，使两层铁电功能层的极化都为反向极化，然后在第二电极层5加一个合适的正向小电压V4，使矫顽场较小的第一层铁电功能层2正向极化，而矫顽场较大的第二铁电功能层4极化方向不变。进行上述操作后，第一层铁电功能层2极化为正，第二铁电功能层4极化为负，因此第一层铁电功能层2的上端22和第二铁电功能层4的下端41有负电荷积聚使电子势能增大，形成第一层铁电功能层2的类似反阻挡层和第二铁电功能层4的类似阻挡层，通过极化的方向记该状态为“10”，如图3中状态4。
图3为按照本发明实现的非对称铁电隧穿结的多值存储单元在不同状态下铁电层的剩余极化仿真图。
（二）“读”信息操作，具体如下：
当第二铁电功能层4形成类似反阻挡层时，此时第一层铁电功能层2的限制对通过第二电极层5的电流大小起主导作用，如图3中状态1和状态2，由于状态1的第一层铁电功能层2的隧穿势垒宽于状态2，因此相比之下状态1为高阻态，记为Z1态，而状态2电阻略低于状态1 ，记为Z2态。
当第二铁电功能层4形成类似阻挡层时，此时第二铁电功能层4的限制对通过第二电极层5的电流大小起主导作用，如图3中状态3和状态4，由于状态4的第二铁电功能层4的隧穿势垒低于状态3，因此相比之下状态3为高阻态，记为Z3态，而状态4电阻略低于状态3 ，记为Z4态。
在第二电极层5和第一电极层1之间加一个合适的正向小电压V5，该正向小电压大小的选取规则应保证不足以使矫顽场较小的第一铁电功能层2的极化方向发生变化，之后读取顶电极的电流大小，即可读出所存储信息。具体四种状态对应电阻大小如表1所示。其中，表1所述极化方向向下是指从第二电极层5指向第一电极层1，向上是指从第一电极层1指向第二电极层5。
表1和图4分别为该存储单元的四种状态的阻态大小以及存储逻辑的定义。
表1四种存储逻辑对应阻态参数
Figure DEST_PATH_IMAGE001
实施例中采用制备不同厚度的HZO薄膜实现对第一、第二铁电功能层矫顽场大小的调控，因此实施例提供了工艺上的可行性。通过表1和图4进一步证明了有两种铁电功能层时，非对称铁电隧穿结的多值存储单元可以调制出4种逻辑存储状态。基于实施例说明，当铁电功能层为多层时，可以调节材料制备工艺实现不同铁电功能层矫顽场大小的调控，从而制备出具有多种隧穿阻态的存储单元。本领域技术人员是可以基于实施制备方法和调制方法制备出具有多层铁电功能层的非对称铁电隧穿结多值存储单元以及多值存储器，同时可以调制出多种逻辑存储状态。
本领域的技术人员容易理解，以上所述仅为本发明的实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (8)

1.一种非对称铁电隧穿结的多值存储单元的调制方法，其特征在于，所述多值存储单元包括第一电极层、第二电极层、N个铁电功能层与N-1个绝缘层；所述N个铁电功能层与N-1个绝缘层交错堆叠设置于所述第一电极层与第二电极层之间；
其中，所述N个铁电功能层分别具有不同的矫顽场值，以使所述N个铁电功能层在施加第一激励后仍呈现出不同的剩余极化差异，进而在第二激励作用下所述多值存储单元呈现2N种隧穿阻态；其中，所述N为大于等于2的整数；所述绝缘层的材料选自Al、Si、Hf、Zr、Ta、Ti的氧化物中至少一种，且其厚度为0.5~3nm。
2.根据权利要求1所述的调制方法，其特征在于，所述第一激励包括改变驱动激励的大小和驱动激励的方向。
3.一种非对称铁电隧穿结的多值存储单元的调制方法，其特征在于，所述多值存储单元包括第一电极层、第二电极层、第一铁电功能层和第二铁电功能层与绝缘层；所述绝缘层设置于第一电极层与第二电极层之间，第一电极层、绝缘层、第二电极层依次设置于第一电极层与第二电极层之间；
其中，所述第一铁电功能层的矫顽场不同于第二铁电功能层的矫顽场，以使所述第一、第二铁电功能层在施加第一激励后仍呈现出不同的剩余极化强度和方向，进而在第二激励作用下所述多值存储单元呈现四种隧穿阻态。
4.根据权利要求3所述的调制方法，其特征在于，所述第二铁电功能层的矫顽场大于第一铁电功能层的矫顽场，所述方法包括四种工作状态：
第一工作状态，施加第一激励后，所述第一、第二铁电功能层呈现正向极化；其中，所述第一激励包括第一正向驱动激励；
第二工作状态，施加第一激励后，所述第一铁电功能层呈现反向极化，所述第二铁电功能层呈现正向极化；其中，所述第一激励包括第一正向驱动激励和第一反向驱动激励；
第三工作状态，施加第一激励后，所述第一、第二铁电功能层呈现反向极化；其中，所述第一激励包括第二反向驱动激励；
第四工作状态，施加第一激励后，所述第一铁电功能层呈现正向极化，所述第二铁电功能层呈现反向极化；其中，所述第一激励包括第二反向驱动激励和第二正向驱动激励；
其中，所述第一正向驱动激励强度大于第一反向驱动激励强度；所述第二反向驱动激励强度大于第二正向驱动激励强度。
5.根据权利要求4所述的调制方法，其特征在于，所述方法包括对所述四种工作状态施加第二激励，所述多值存储单元呈现四种隧穿阻态；
其中，所述第二激励的强度同时小于所述第一反向驱动激励和第二正向驱动激励的强度。
6.根据权利要求1或3所述的调制方法，其中，所述铁电功能层的材料选自掺杂或者未掺杂的HfO2、HfxZr1-xO2、BiFeO3、BaTiO3、Pb(Zr1-xTix)O3 、SrxBa1-xO3、聚偏氟乙烯中至少一种，且其厚度为2~20nm。
7.根据权利要求1或3所述的调制方法，其中，所述第一、第二电极层的制备材料选自多晶硅、Al、TiN、TaN、W、Ni、Ta、SrRuO3、Nd:SrTiO3中至少一种，且二者厚度为10~200nm。
8.一种非对称铁电隧穿结的多值存储器，所述多值存储器为权利要求1~7中任意一项所述的非对称铁电隧穿结的多值存储单元的调制方法所制备形成的多值存储器。
CN202010049214.3A 2020-01-16 2020-01-16 一种非对称铁电隧穿结多值存储单元的调制方法 Active CN111211135B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202010049214.3A CN111211135B (zh) 2020-01-16 2020-01-16 一种非对称铁电隧穿结多值存储单元的调制方法
PCT/CN2020/116687 WO2021143186A1 (zh) 2020-01-16 2020-09-22 一种非对称铁电隧穿结多值存储单元的调制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010049214.3A CN111211135B (zh) 2020-01-16 2020-01-16 一种非对称铁电隧穿结多值存储单元的调制方法

Publications (2)

Publication Number Publication Date
CN111211135A CN111211135A (zh) 2020-05-29
CN111211135B true CN111211135B (zh) 2022-08-05

Family

ID=70787750

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010049214.3A Active CN111211135B (zh) 2020-01-16 2020-01-16 一种非对称铁电隧穿结多值存储单元的调制方法

Country Status (2)

Country Link
CN (1) CN111211135B (zh)
WO (1) WO2021143186A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111223873B (zh) * 2020-01-16 2022-08-05 华中科技大学 非对称的铁电功能层阵列、铁电隧道结多值存储单元的制备方法
CN111211135B (zh) * 2020-01-16 2022-08-05 华中科技大学 一种非对称铁电隧穿结多值存储单元的调制方法
US11805657B2 (en) * 2020-06-23 2023-10-31 Taiwan Semiconductor Manufacturing Company Limited Ferroelectric tunnel junction memory device using a magnesium oxide tunneling dielectric and methods for forming the same
CN114360929A (zh) * 2021-12-24 2022-04-15 华南师范大学 一种氧化铪基铁电薄膜电容器及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0676562A (ja) * 1992-08-28 1994-03-18 Olympus Optical Co Ltd 強誘電体メモリ
CN109003636A (zh) * 2018-06-30 2018-12-14 合肥工业大学 一种基于垂直读写操作的多态非易失性固态存储单元

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2619792B2 (ja) * 1993-07-15 1997-06-11 株式会社協和エクシオ 管路布設工法
DE19830569C1 (de) * 1998-07-08 1999-11-18 Siemens Ag FeRAM-Anordnung
US6577529B1 (en) * 2002-09-03 2003-06-10 Hewlett-Packard Development Company, L.P. Multi-bit magnetic memory device
JP2004311512A (ja) * 2003-04-02 2004-11-04 Mitsubishi Electric Corp 多値情報記憶素子、その使用方法およびその製造方法
JP4480411B2 (ja) * 2004-02-05 2010-06-16 日本電信電話株式会社 トンネル接合体およびトンネル接合体を用いたメモリ
JP2007123528A (ja) * 2005-10-27 2007-05-17 Sanyo Electric Co Ltd メモリ
KR100963132B1 (ko) * 2008-04-03 2010-06-15 한양대학교 산학협력단 멀티비트 강유전체 기억소자
JP2010177257A (ja) * 2009-01-27 2010-08-12 Panasonic Corp 半導体装置及びその製造方法
JP2011009549A (ja) * 2009-06-26 2011-01-13 Toshiba Corp 半導体記憶装置
CN103427016B (zh) * 2013-08-29 2016-02-24 湘潭大学 一种基于铁电隧道结的压电存储器单元及其制备方法
US9219225B2 (en) * 2013-10-31 2015-12-22 Micron Technology, Inc. Multi-bit ferroelectric memory device and methods of forming the same
US9449979B2 (en) * 2014-11-02 2016-09-20 Thomas J McKinnon Ferroelectric memory device and fabrication process thereof, and methods for operation thereof
CN109087997A (zh) * 2017-06-14 2018-12-25 萨摩亚商费洛储存科技股份有限公司 铁电膜层的制造方法、铁电隧道结单元、存储器元件及其写入与读取方法
CN111211135B (zh) * 2020-01-16 2022-08-05 华中科技大学 一种非对称铁电隧穿结多值存储单元的调制方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0676562A (ja) * 1992-08-28 1994-03-18 Olympus Optical Co Ltd 強誘電体メモリ
CN109003636A (zh) * 2018-06-30 2018-12-14 合肥工业大学 一种基于垂直读写操作的多态非易失性固态存储单元

Also Published As

Publication number Publication date
CN111211135A (zh) 2020-05-29
WO2021143186A1 (zh) 2021-07-22

Similar Documents

Publication Publication Date Title
CN111223873B (zh) 非对称的铁电功能层阵列、铁电隧道结多值存储单元的制备方法
CN111211135B (zh) 一种非对称铁电隧穿结多值存储单元的调制方法
US7423308B2 (en) Ferroelectric capacitor
Vorotilov et al. Ferroelectric memory
JP3944341B2 (ja) 酸化物エピタキシャル歪格子膜の製造法
KR100996191B1 (ko) 비휘발성 메모리 소자 및 그 제조 방법
CN108281544B (zh) 基于铁电共存畴的多阻态铁电量子隧道结及制备方法
CN114927526A (zh) 一种铁电存储器及其铁电电容和制备方法
CN111627920B (zh) 一种铁电存储单元
KR100378276B1 (ko) 절연 재료, 절연막 피복 기판, 그 제조 방법 및 박막 소자
JP2006210525A (ja) 記憶素子及び回路素子
CN102231365B (zh) 不挥发电荷存储器件的制备方法、所得不挥发电荷存储器件及其应用
JP7357901B2 (ja) トランジスタおよび不揮発性メモリ
KR100652135B1 (ko) 안정된 다층 양자점을 가지는 유기 비휘발성 메모리 소자및 이의 제조 방법
JPH10321809A (ja) 半導体記憶素子の製造方法
CN115084360A (zh) 一种具有局域调控特性的铁电多值存储器及其制备方法
JP4703116B2 (ja) 記憶素子およびその製造方法
TWI836349B (zh) 具有鐵電性儲存層之薄膜儲存電晶體
WO2023115580A1 (zh) 铁电存储器及其制备方法、电子设备
WO2022190817A1 (ja) 強誘電性薄膜の形成方法、それを備える半導体装置
US11818895B2 (en) Semiconductor device including ferroelectric layer and metal particles embedded in metal-organic framework layer
US20230099330A1 (en) Semiconductor device including ferroelectric layer and insulation layer with metal particles and methods of manufacturing the same
CN115275006A (zh) 基于ZrO2插层的多比特铁电场效应晶体管及其制备方法
KR20040079884A (ko) 갈륨나이트라이드를 기판으로한 페로브스카이트 구조의강유전체 박막트랜지스터 및 그 제조방법
TW202240869A (zh) 具有鐵電性儲存層之薄膜儲存電晶體

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant