JP4480411B2 - トンネル接合体およびトンネル接合体を用いたメモリ - Google Patents

トンネル接合体およびトンネル接合体を用いたメモリ Download PDF

Info

Publication number
JP4480411B2
JP4480411B2 JP2004029863A JP2004029863A JP4480411B2 JP 4480411 B2 JP4480411 B2 JP 4480411B2 JP 2004029863 A JP2004029863 A JP 2004029863A JP 2004029863 A JP2004029863 A JP 2004029863A JP 4480411 B2 JP4480411 B2 JP 4480411B2
Authority
JP
Japan
Prior art keywords
magnetic
magnetization
state
tunnel junction
tunnel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004029863A
Other languages
English (en)
Other versions
JP2005223158A (ja
Inventor
淳作 新田
佳明 関根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2004029863A priority Critical patent/JP4480411B2/ja
Publication of JP2005223158A publication Critical patent/JP2005223158A/ja
Application granted granted Critical
Publication of JP4480411B2 publication Critical patent/JP4480411B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

本発明は、互いに異なる磁化特性を有する複数の磁性層を用いて構成されるトンネル接合体およびトンネル接合体を用いたメモリに関する。
従来、ULSI(Ultra Large Scale Integrated Circuit)の高性能化は、半導体素子の微細化、高集積化の進展によってもたらされてきた。このうち、高集積化に伴って、(1)素子間配線の複雑化、(2)配線容量の増大による配線遅延時間の増大、(3)素子数の増加による消費電力の増大など、高速動作を阻害する回路上の問題が顕在化する一方、微細化も限界に近づきつつあるのが現状である。
このようなULSIの一例である汎用メモリDRAM(Dynamic Random Access Memory)は、これまで微細加工を駆使することによって大容量化することが可能であったが、ギガビット時代を迎えるとともに、技術的に更なる大容量化を図ることが困難になってきている。特に、DRAMの場合には、記憶情報を維持するためのリフレッシュ動作が不可欠なため、大容量化に伴って、このリフレッシュ動作のための消費電力の増大が問題となってきた。
近年、このリフレッシュ動作を回避することのできるメモリとして、電源をオフにしてもメモリ状態が安定的に保持される不揮発性機能を備えた磁性体を用いて構成される磁性体メモリMRAM(Magnetic Random Access Memory)が注目されてきている(例えば、非特許文献1および2を参照)。このMRAMは、トンネル磁気抵抗効果(TMR:Tunneling MagnetoResistance)や巨大磁気抵抗効果(GMR:Giant MagnetoResistance)を利用するものであり、例えば、磁気抵抗効果素子を構成する磁性体電極の磁化方向に応じて生じるトンネル抵抗の異なった2つの状態を異なる論理値“0”と“1”に対応させるものである。
このようなMRAMは、不揮発性、高速書き込み・読み出し、非破壊読み出し、大容量化、無制限の書き換え耐性などの点において、フラッシュメモリやFeRAM(Ferroelectric Random Access Memory)等、他の不揮発性メモリと比較しても優れた機能を有している。
松山公秀、「磁性ランダムアクセスメモリー(MRAM)の課題と可能性」、応用物理 vol.69、No.9, pp.1074-1079, 2000. R. Scheuerlein, W. Gallagher, S. Parkin, A. Lee, S. Ray, R. Robertazzia, and W. Reohr, IEEE Intl. Solid-State Circuit Corf. (ISSCC2000) Dig. of Tech. Papers, pp.128, 2000.
しかしながら、従来のMRAMは、上述した回路上の問題に加えて、磁性体電極の磁化方向が平行か反平行かに応じて二つの論理値0と1のいずれかを記憶するため、一つのメモリセルに1bitの情報しか記憶することができず、メモリの大容量化を実現する上では必ずしも充分とは言い切れなかった。
本発明は、このような事情に鑑みてなされたものであり、その目的は、記憶容量の大容量化を実現すると共に、回路の高速動作を可能とするトンネル接合体およびトンネル接合体を用いたメモリを提供することにある。
上記目的を達成するために、請求項1記載の発明は、互いに異なる磁化特性を有する複数の磁性層がトンネル接合されて成るトンネル接合体であって、前記複数の磁性層のうち少なくとも一つの磁性層が、中空部を備えることによって磁化の方向が全体として一定方向に向かう流れを形成している第1のオニオン状態と磁化の方向が全体として前記一定方向とは反対方向に向かう流れを形成している第2のオニオン状態と磁化の方向が前記中空部に沿って渦状に回転しているボルテクス状態の3つの離散的な磁化状態を有し、前記トンネル接合体が3つ以上の論理値をとることを特徴とする。
請求項2記載の発明は、中空部を備えることによって磁化の方向が全体として一定方向に向かう流れを形成している第1のオニオン状態と磁化の方向が全体として前記一定方向とは反対方向に向かう流れを形成している第2のオニオン状態と磁化の方向が前記中空部に沿って渦状に回転しているボルテクス状態の3つの離散的な磁化状態を有する第1の磁性層と、この第1の磁性層と異なる磁化特性を有する第2の磁性層と、前記第1および第2の磁性層の間に介在するトンネル絶縁層とから成り、3つ以上の論理値をとることを特徴とするトンネル接合体である。
請求項3記載の発明は、請求項2記載の発明において、前記第2の磁性層は、前記第1の磁性層と同一形状をなすことを特徴とする。
請求項4記載の発明は、請求項1乃至3のいずれか1項記載の発明において、前記中空部を備える磁性層は、回転対称な軸を少なくとも一つ有する形状をなすことを特徴とする。
請求項5記載の発明は、請求項1乃至4のいずれか1項記載のトンネル接合体がマトリックス状に配置され、当該マトリックスの同一行および同一列に対応する位置に配置されたトンネル接合体同士がそれぞれ接続されて成ることを特徴とするトンネル接合体を用いたメモリである。
本発明によれば、中空部を備える磁性層を用いてトンネル接合体を構成し、更にこのトンネル接合体を複数個用いてメモリを構成することにより、記憶容量の大容量化を実現すると共に、回路の高速動作を可能とするトンネル接合体およびトンネル接合体を用いたメモリを提供することができる。
以下、添付図面を参照して本発明の実施の形態を説明する。
(第1の実施形態)
本発明の第1の実施形態に係るトンネル接合体は、中空部が設けられて成る第1の磁性層と、この第1の磁性層と異なる磁化特性を有する第2の磁性層と、これらの第1および第2の磁性層の間に積層されて介在するトンネル絶縁層とから構成されている。
<中空部を備えた磁性層の構成>
まず、本実施形態において、中空部を備える第1の磁性層の例として適用が想定される磁性体リングについて説明する。
図1は、本実施形態において適用される磁性体リングの構成を示す図(電子顕微鏡写真)である。同図に示す磁性体リング1は、両側面(その一方が図1に示される面)が中心対称な環であり、なおかつ中空部が円柱であるような中空円柱形状をなす磁性層であり、図1では半導体ホール素子3の上に設置されている。この磁性体リング1の外径doはたかだか3μm(ここで1μm=10-6m)程度であるが、中空部の大きさは適宜変更することができる、したがって、中空内径di、および外径doと内径diから求められるリング幅L(=(do−di)/2)は、さまざまな値をとることができる。
図2は、外径doが2μm、厚み(円筒の高さ)が60nm(ここで1nm=10-9m)の磁性体リング1のリング幅Lを系統的に変えながら、磁化特性の変化(ヒステリシス)を調べた結果を示すものである。2次元電子ガスをなす半導体ホール素子3に平行(図1の矢印の方向)に外部磁場B(mT=10-3T)を印加すると、磁性体リング1の外縁部から漏れ出す漏れ磁場の垂直な方向(紙面に垂直な方向)の成分によって電子が曲げられ、半導体ホール素子3を流れる電流の向きが変化する。これにより、図1の鉛直方向にホール電圧が生じる(ホール効果)。図2では、このホール効果に伴って得られるホール抵抗RHALL(Ω)(磁場による電流に垂直な方向の抵抗)を測定し、磁性体リング1の磁化特性を評価した。なお、外部磁場Bは、図1で水平方向右向きを正とし、ホール抵抗RHALLは、正の磁場Bによって生じる向きを正とした。
ヒステリシス曲線H1は、磁性体リング1が穴のあいていないディスク(di=0)対応するもので、この場合にはヒステリシスの形状が明瞭ではない。
ヒステリシス曲線H2、H3、H4、およびH5は、順に内径di(リング幅L)が0.4μm(0.8μm)、0.8μm(0.6μm)、1.2μm(0.4μm)、および1.6μm(0.2μm)である場合の外部磁場Bとホール抵抗RHALLの関係を示すものであり、この記載順にリング幅Lが狭くなっていく。そして、図2によれば、リング幅Lが狭くなるにつれて急峻なヒステリシスへと変化することが分かる。したがって、リング幅の狭い磁性体リング1は、通常の磁性体の磁化特性と異なり、ヒステリシス曲線に3つの安定な抵抗状態が離散的に現われ、これらの安定な抵抗状態の間で急峻に転移する(図2のヒステリシス曲線H4およびH5を参照)。
ところで、図2に示す磁性体リング1の磁化特性が磁性体リング1の磁化特性を反映したものであることは、ランダウ・リフシッツ・ギルバート(LLG)方程式を用いた磁化特性のモデル計算と良い一致が見られることから確かめることができる(この解析の詳細については、M. Steiner and J. Nitta, accepted in Appl. Phys. Lett. を参照のこと)。より具体的には、LLG方程式を用いたモデル計算によって得た磁化のシミュレーション結果によると、3つの安定した離散的な抵抗状態に対応する磁化状態は、磁化ベクトルが全体として一定方向に向かう流れを形成している二つの「オニオン(onion)状態」O1およびO2と、磁化ベクトルがリングに沿って渦上に回転している「ボルテクス(vortex)状態」Vに相当している。
図3は、このようなLLG方程式によるシミュレーション結果と磁性体リング1の磁化状態の対応を示す説明図である。同図(b)において、磁性体リング1の内部に記載された矢印は、各磁化状態における磁性体リング1内部の磁化の方向(磁化ベクトル)を示している。そして、これらの磁化状態のうち、オニオン状態O1およびO2が、それぞれホール抵抗RHALLの最大値および最小値を示す磁化状態に対応し、ボルテクス状態Vが、ホール抵抗RHALLが中間的な値を取る磁化状態に対応していることが確かめられる。ちなみに、図3に示す記号(I)、(II)、(III)、および(IV)は、各状態間の遷移を示しており、図3(a)のヒステリシス曲線H(抵抗状態)と図3(b)の磁性体リング1の内部の磁化状態の対応を明確にするためのものである。
なお、急峻なヒステリシスを有する磁性体リング1のマイナーループ特性は、一旦ある磁化状態に達すれば、次の磁化状態に転移するまで、3つの磁化状態は安定に保持されるとともに、ゼロ磁場に戻してもこれらの状態が保持されることが確認された。
本実施形態において、磁性体リング1が条件によってこのように3つの安定した状態から成るヒステリシスを有することは、明瞭な離散的出力を提供するために極めて重要である。なぜならば、このように明瞭な離散的な安定状態をメモリ状態に対応させることができれば、少なくとも3値から成るメモリを構成することが可能となるからである。
<トンネル接合体の構成>
次に、以上説明した磁化特性を有する磁性体リング1を第1の磁性層として構成されるトンネル接合体について説明する。
図4は、本実施形態に係るトンネル接合体の概略構成を示す斜視図であり、図5は図4のX−X線断面図である。これらの図に示すトンネル接合体100は、二つの磁性体電極11および13が磁気トンネル接合をなして構成されている。これらの磁性体電極の材料としては、パーマロイ(鉄ニッケル合金)、コバルト、鉄等を含む(希薄)磁性半導体が想定される。また、磁性体電極11および13の間には、アルミ酸化膜等の薄膜から成るトンネル絶縁層15が介在し、この3者が積層されることによってトンネル接合体100が構成されている。
本実施形態においては、磁性体電極11として磁性体リング1を用いているため、図5に示すように、磁性体電極11の内部は中空となっている。なお、この中空部の内径(di)磁性体電極11の外径(do)は、図2および図3を用いて説明したように、その磁性体電極11の磁化特性が急峻なヒステリシスを有するように決定される。
これに対して、磁性体電極13は平板形状をなしており、そのヒステリシスは通常の磁性体と同様に正負2つの離散的な磁化状態を取る。
これらの磁性体電極11および13の磁化特性は、磁性体電極の形状やその磁性体電極をなす磁性体材料を変更することによって制御する。このように磁性体のヒステリシスを制御できることは、例えば、J. Nitta, T. Schaepers, H.B. Heersche, T. Koga, Y. Sato, and H. Takayanagi, Jpn. J. Appl. Phys. 41, 2497 (2002) に示されている。
ところで、図4および図5では座標系Σを導入しているが、これは以下に説明する磁場等の正方向を定義するための便宜上のものである。この点については、後述する図面に記載されている座標系についても同様である。
図6は、(a)磁性体電極11および13として実現される磁性体の磁化特性と、(b)磁性体電極11および13から構成されるトンネル接合体100におけるトンネル抵抗の変化の様子を示す図である。同図において、外部から印加する磁場Bの正方向は、図4および図5の+x方向であるとする。磁化およびトンネル抵抗の正負は、この磁場Bの向きの定義に伴って決まるものとする。
図6(a)に示す場合、磁性体電極11は磁性体リング1から構成されているため、ヒステリシス曲線H11は、図2および図3(a)に示すヒステリシス曲線と同様の形状をなしている。これに対して、第2の磁性層である磁性体電極13は平板形状をなしており、二つの安定した磁化状態を有する通常の強磁性体と同様の磁化特性を示す(ヒステリシス曲線H13)。そして、これらの二つの磁性体電極は、互いに異なる保磁力をもつように制御されている。より具体的には、磁性体電極11の保磁力が磁性体電極13の保磁力よりも大きくなるように制御されている。
図6(b)は、印加する外部磁場Bを図6(a)負方向から正方向へと徐々に変化させていったとき、各磁性体電極の磁化状態の変化に応じてトンネル抵抗がどのように変化するかを示している。初期状態では、二つの磁性体電極11および13の磁化方向は平行なため、トンネル抵抗値は最小値であるR3をとる。なお、ここでいう「平行」とは、磁性体電極11のオニオン状態が全体として指向する方向と磁性体電極13の磁化ベクトルが全体として指向する方向が一致することを意味している。以下においても、同様の意味で「平行」という表現を用いることにする。
磁場Bの向きが負から正へ変わってしばらくすると、まず保磁力の小さい磁性体電極13の磁化が負から正へと反転する。この時点では磁性体電極11の方の磁化状態はオニオン状態O2のままなので、両者の磁化方向は反平行となり、大きなトンネル抵抗R1が生じることになる。ここでいう「反平行」は、すでに定義した「平行」の反対の概念であることはいうまでもなく、磁性体電極11のオニオン状態が全体として指向する方向と磁性体電極13の磁化ベクトル全体の指向する方向が180度の角度をなすことを意味している。以下においても、同様の意味で「反平行」という表現を用いる。
その後、磁場を大きくしていくと、磁性体電極11の状態が遷移して、オニオン状態O2から磁化ゼロのボルテクス状態Vに到達する。このときには、R1よりも小さくR3よりも大きいトンネル抵抗R2をとる。
更に磁場を大きくしていくと、磁性体電極11がボルテクス状態Vから磁化が正であるオニオン状態O1に達するため、再び二つの磁性体電極の磁化方向が平行となり、トンネル抵抗値は最小値(R3)となる。
図7は、図6と同じ磁性体電極11および13の磁化特性(図7(a))と、これらの磁性体電極11および13によって構成されるトンネル接合体100のトンネル抵抗のヒステリシス特性(図7(b))の関係を示すものである。同図においては、外部磁場Bを正方向から負方向へと変化させたときに生じるトンネル抵抗Rのヒステリシスを与えている。
この場合、初期状態では、二つの磁性体電極11および13の磁化方向は共に正方向を向いて平行なため、トンネル抵抗値は最小値(R3)をとる。
磁場Bの向きが負に変わってしばらくすると、まず保磁力の小さい磁性体電極13の磁化が正から負へと反転する。この時点では磁性体電極11の方の磁化状態はオニオン状態O1のままなので、両者の磁化方向は反平行となり、大きなトンネル抵抗R1が生じることになる。
その後、磁場Bをさらに負方向に絶対値を大きくしていくと、磁性体電極11の状態が遷移してオニオン状態O1から磁化ゼロのボルテクス状態Vに到達する。このときには、R1よりも小さいトンネル抵抗R2が生じる。
更に磁場を負方向に大きくしていくと、磁性体電極11がボルテクス状態Vから磁化が負であるオニオン状態O2に達するため、再び二つの磁性体電極の磁化方向が平行となり、トンネル抵抗値は最小(R3)となる。
このようにして、本実施形態のトンネル接合体100には、磁場Bの値に応じた3つの離散的な抵抗状態が存在する。したがって、各抵抗状態に対してメモリ状態を対応付けることにより、3つの論理値を割り当てることのできるトンネル接合体を構成することができる。具体的には、図8に示すように、磁性体電極11のオニオン状態O1をメモリ状態(論理値)“1”、ボルテクス状態Vをメモリ状態“0”、オニオン状態O2をメモリ状態“−1”にそれぞれ対応付けることができる。
図9は、以上説明したトンネル接合体100を用いたメモリセルの一構成例を示す図である。同図に示すように、トンネル接合体100は、絶縁層53によって分離された書き込み線であるワード線51に接続される。
図9に示すメモリセルを複数個を用いてメモリを構成する場合には、通常のMRAMと同様に、複数のトンネル接合体100を縦横にマトリックス状に配置し、同じ行(または列)に位置する各トンネル接合体100の磁性体電極11をワード線51で接続する一方、同じ列(または行)に位置する磁性体電極13をビット線で接続すればよい。
<書き込み>
図10は、トンネル接合体100を構成する磁性体電極11(磁性体リング1)に3つの論理値に対応する情報を書き込む際、ワード線51に流す電流によって発生する磁場の方向と大きさ(これを書き込みレベルと称する)を示すものである。なお、以下の説明では、図9の+x方向(紙面裏側から手前向き)に加える電流と磁場の向きを正の向きと定義する。
各書き込みレベルに応じて書き込まれるメモリ状態は次のとおりである:
磁性体電極11は、充分強い正の磁場(書き込みレベル)B1によりオニオン状態O1、すなわちメモリ状態“1”を書き込むことができる。
また、それぞれ正および負の中間的な磁場である磁場(書き込みレベル)B2およびB3により、ボルテクス状態V、すなわちメモリ状態“0”を書き込むことができる。
加えて、充分強い負の磁場(書き込みレベル)B4により、オニオン状態O2、すなわちメモリ状態“−1”を書き込むことができる。
各書き込みレベルの絶対値は、書き込みレベルがB1(またはB4)の場合、図6(a)でボルテクス状態Vからオニオン状態O1に遷移する磁場の絶対値(または図7(a)でボルテクス状態Vからオニオン状態O2に遷移する磁場の絶対値)よりも大きければよい。また、中間的な書き込みレベルB2およびB3の絶対値は、オニオン状態O1またはO2を実現する磁場の絶対値であればよい。
図11は、以上説明した書き込みスキームによって書き込み後に付与されるメモリ状態と書き込み後の磁性体電極11および13の磁化状態s11およびs13の対応を示す図である。同図においては、磁性体電極11の磁化状態を矢印(オニオン状態)または丸印(ボルテクス状態)によって表している(図3(b)および図8と同様)。他方、磁性体電極13の磁化状態は正負を指向する二つの磁化状態をとるので、これを左右の矢印で記載している。矢印の大きさが、各状態の強さを概ね表していることはいうまでもない。
磁性体リング1の構成において説明したマイナーループ特性により、磁性体電極11の3つの離散的な磁化状態は、磁場をゼロに戻しても安定に存在し続ける。したがって、本実施形態のトンネル接合体100を用いることによって不揮発性メモリ状態を実現することが可能となる。
<読み出し>
次に、上記の如く書き込まれた不揮発性メモリ状態の読み出しスキームについて説明する。
図12は、この読み出しの際にワード線51に流す電流パルスの例を示す図である。同図における磁場の正方向は、図10におけるものと同じであり、図9の+x方向として定義される。ワード線51に流す電流によって生じるパルス磁場B+およびB-は、磁性体電極13の磁化を反転させるのに充分であるが、磁性体電極11の磁化状態を変化させるこができないレベルであればよい。すなわち、パルス磁場B+およびB-の絶対値が、磁性体電極13の保磁力より大きく、磁性体電極11をオニオン状態O1またはO2からボルテクス状態Vに遷移させることのない程度の値をとるように設定すればよい。
図13は、図12に示す磁場を生じたときの磁性体電極11と13の磁化状態変化とトンネル抵抗変化ΔRの関係を示すと共に、各状態変化によって読み出すメモリ状態を示す図である。同図に示すように、ワード線51にパルス磁場B+またはB-を印加することによって磁性体電極13の磁化は常に反転するので、この反転に伴って生じるトンネル抵抗変化ΔRが正の場合(ΔR>0)には、磁性体電極11のメモリ状態が“1”であったことが読み出せる。
同様にして、トンネル抵抗変化ΔRがほぼゼロの場合(ΔR〜0)は、磁性体電極11のメモリ状態が“0”の状態を、抵抗変化ΔRが負の場合(ΔR<0)は、磁性体電極11のメモリ状態が“−1”であったことをそれぞれ読み出すことができる。
以上の結果によれば、トンネル接合体100から構成されるメモリセルでは、読み出しプロセスの前後で磁性体電極11のメモリ状態が変化しないこと、すなわち「非破壊読み出し」が可能であることが分かる。
以上説明した本発明の第1の実施形態によれば、明瞭な3つの離散的磁化状態を有する磁性体リングをトンネル接合体をなす一方の磁性層として用いることにより、少なくとも3つの論理値をとるメモリ素子を実現することが可能となる。
また、本実施形態によれば、このトンネル接合体を複数個用いてメモリを構成することにより、記憶容量の大容量化が可能なメモリを実現できる。
本実施形態で実現される多値論理は、ディジタル技術で用いられている2値(バイナリー)論理の代わりをなすものとして従来から提案されている(例えば、樋口龍雄、亀山充隆著、「多値情報処理−ポストバイナリエレクトロニクス−」、昭晃堂、ISBN4-7856-1179-0 を参照)。この多値論理を用いると、2値論理に比べて回路の構成要素となる素子数を少なくすることができると共に、素子間の配線も単純化することができ、配線に関わる問題の軽減が期待されている。
この意味で、本実施形態によれば、回路の高速動作を可能とし、将来の超高速、超省電力計算機に向けて基本的となるメモリ要素技術を提供することができる。
(第2の実施形態)
図14は、本発明の第2の実施形態に係るトンネル接合体の構成を示す図である。同図に示すトンネル接合体200は、トンネル絶縁層25を介してトンネル接合を形成する二つの磁性体電極21および23が同一の形状、すなわち前述した磁性体リング1によって構成されることを特徴とする。図15は、図14のY−Y線断面図であり、この図からも明らかなように、二つの磁性体リング1の形状は同一である。
本実施形態においては、磁性体電極21のみならず磁性体電極23も磁性体リング1から構成されるため、二つの磁性体電極が、共に離散的な3つの安定した磁化状態を有する。そこで、保磁力等の磁化特性が異なる二つの磁性体リング1を磁性体電極11および13としてそれぞれ用いることにより、第1の実施形態と同様の機能を具備させることが可能である。
図16は、(a)磁性体電極21および23の磁化特性と、(b)磁性体電極21および23から構成されるトンネル接合体200におけるトンネル抵抗の変化の様子を示す図である。
図16(a)に示す場合、磁性体電極21および23は、共に磁性体リング1から構成されるため、ヒステリシス曲線H21およびH23は、図2および図3(a)に示すヒステリシス曲線Hと同様の形状をなしている。そして、これらの磁性体電極は、互いに異なった保磁力を有している。図16(a)に示す場合、磁性体電極21の保磁力が磁性体電極23の保磁力よりも大きくなるように制御されている。
図16(b)は、印加する外部磁場Bを負から正へと変化させていったとき、各磁性体電極の磁化状態の変化に応じてトンネル抵抗がどのように変化するかを示している。初期状態では、二つの磁性体電極11および13の磁化方向は平行なため、トンネル抵抗値は最小値であるR6をとる。
磁場Bの向きが負から正へ変わってしばらくすると、まず保磁力の小さい磁性体電極23が磁化ゼロのボルテクス状態Vをとるようになる。この時点では磁性体電極21の方の磁化状態はオニオン状態O2のままなので、トンネル抵抗値はR6よりも大きい値であるR5をとる。
その後、磁場Bの値を大きくしていくと、磁性体電極23の状態が遷移して、ボルテクス状態Vからオニオン状態O1に到達する。このとき、トンネル抵抗はR5よりも更に大きいR4をとる。
更に磁場Bを大きくしていくと、今度は磁性体電極21がボルテクス状態Vに到達し、トンネル抵抗はR5となる。
その後、引き続き磁場Bを大きくしていくと、磁性体電極21も磁化が正であるオニオン状態O1に達するため、再び二つの磁性体電極の磁化方向が平行となり、トンネル抵抗値は最小(R6)となる。
図17は、図16と同じ磁性体電極21および23の磁化特性(図17(a))と、これらの磁性体電極21および23によって構成されるトンネル接合体200のトンネル抵抗のヒステリシス特性(図17(b))の関係を示すものである。同図においては、外部磁場Bを正方向から負方向へと徐々に変化させていったときに生じるトンネル抵抗Rのヒステリシス特性を与えており、図16の場合と同様にトンネル抵抗は3つの離散的な値R4、R5、R6をとる。
図17に示す場合、初期状態では、二つの磁性体電極21および23の磁化方向は共に正方向を向いて平行なため、トンネル抵抗値は最小値(R6)をとる。
磁場Bの向きが正から負に変わってしばらくすると、まず保磁力の小さい磁性体電極23の磁化がボルテクス状態Vへと変化する。この時点では磁性体電極21の方の磁化状態はオニオン状態O1のままなので、両者の磁化方向は反平行となり、R6よりも大きなトンネル抵抗R5が生じる。
その後、磁場Bをさらに負方向に絶対値を大きくしていくと、磁性体電極23の磁化状態が遷移してボルテクス状態Vからオニオン状態O2へと変化し、R5よりも小さいトンネル抵抗R3が生じる。
更に磁場を負方向に大きくしていくと、今度は磁性体電極21がボルテクス状態Vに達し、トンネル抵抗は再びR5となる。その後、磁場Bを引き続き負方向に絶対値が大きくなるようにしていき、磁性体電極21が磁化状態がオニオン状態O2に達すると、再び二つの磁性体電極の磁化方向が平行となり、トンネル抵抗値は最小(R6)となる。
このようにしてトンネル接合体200には、磁場Bの値に応じた3つの離散的な抵抗状態が存在する。したがって、各状態に対してメモリ状態を対応付けることにより、3値からなるメモリ素子を構成することができる。本実施形態においては、例えば磁性体電極21のオニオン状態O1をメモリ状態(論理値)“2”、ボルテクス状態Vをメモリ状態“1”、オニオン状態O2をメモリ状態“”にそれぞれ対応付けることができる。この論理値として、第1の実施形態と同様の値を付与することも勿論可能である。
なお、メモリ状態の書き込みおよび読み出しの各スキームは、本質的に第1の実施形態と同様である。すなわち、磁性体電極21に絶縁層を介してワード線を接続させ、このワード線に書き込みレベル(図10を参照)とパルス磁場(図12を参照)を適宜印加することによって書き込みおよび読み出しをそれぞれ行う。
以上説明した本発明の第2の実施形態によれば、第1の実施形態と同様の効果を得ることができる。
加えて本実施形態によれば、各磁性体電極およびトンネル絶縁層を作製した後、同一エッチングプロセスでトンネル接合体を形成することが可能であるため、第1の実施形態に比べて一段と作製プロセスが容易になるという利点を有する。
(第2の実施形態の変形例)
本実施形態においては、互いに異なる磁化特性を有する磁性体リング1を更に多重に積層することによってトンネル接合体を構成することも可能である。
図18は、このような本実施形態の変形例に係るトンネル接合体の構成を示す斜視図である。同図に示すトンネル接合体300は、互いに異なる磁化特性を有する3つの磁性体電極31、33、および37をトンネル接合することによって構成したものである。磁性体電極の間に積層されて介在しているのがトンネル絶縁層35および39であることはいうまでもない。
このような構成を有するトンネル接合体300を用いると、トンネル抵抗は4つの安定した抵抗状態をとる。図19は、本変形例におけるトンネル抵抗のヒステリシス特性を示す図であり、同図においては、磁性体電極について磁場を負から正へ変化させた場合と正から負へ変化させた場合のトンネル抵抗値の変化を重ねて記述したものである。図6、7および図16および図17からも明らかなように、磁場Bが正のときのトンネル抵抗の状態が、磁場を負から正へと変化させていったときに生じるものであり、磁場が負の時のトンネル抵抗の状態が、磁場を負から正へと変化させていったときに生じるものである。この図19に示すように、トンネル接合体300においては、トンネル抵抗値が、4つの安定した抵抗値R7、R8、R9、およびR10をとるヒステリシスを形成する。
以上説明したように、トンネル接合体300は、4つの安定した抵抗状態を形成することができるので、例えば抵抗値R7の状態をメモリ状態“3”、抵抗値R8の状態をメモリ状態“2”、抵抗値R9の状態をメモリ状態“1”、抵抗値R10の状態をメモリ状態“0”に対応付けることにより、2bitの情報を記憶させるメモリを構成することが可能となる。
なお、トンネル接合する磁性体電極の数を増やすことによって更に多層のトンネル接合体を構成すれば、多ビット化を図ることができるのは勿論である。実際、安定状態が8個存在し、取り得るメモリ状態が8値となるようにすれば3bitの情報を記録することが可能となる。同様に安定状態が16個存在し、その結果取り得るメモリ状態が16値となるようにすれば4bitの情報を記録することが可能となる。更に多層のトンネル接合体を構成すれば、一段と多くの情報を記録することが可能となる。
このような本実施形態の一変形例によれば、明瞭な離散的抵抗レベルのしきい値を複数設定し、1つのメモリ素子で更に多値の情報を記録可能とすることができ、大容量メモリ化に一段と好適なトンネル接合体およびトンネル接合体を用いたメモリを提供することが可能となる。
(その他の実施形態)
以上、本発明を実施する上で最良と思われる形態を説明してきたが、本発明は、上述した実施の形態にその適用範囲が限定されると理解されるべきではない。
例えば、中空部を備えた磁性層としての磁性体リングの形状は、必ずしも図1等に示される中空円柱形状に限られるわけではない。他にも、高さに対する垂直平面の形状が多角形、楕円等でもよい。また、高さ方向にテーパを有していたり、三角形状(この場合磁性体リングが錘状になる)をなしていてもよい。更に一般的には、回転対称な軸を少なくとも一つ有するような形状であればどのようなものであっても構わない。
加えて、必ずしも回転対称な軸を備えてなくともよく、例えば中空部が円の中心を通過しない中空円柱形状をなすような磁性層を用いることも可能である。この場合には、ボルテクス状態Vの渦の方向(右回り、左回り)を制御することができる(軸対称な場合のボルテクス状態Vでは、初期状態によってボルテクス状態Vの渦方向が変わる)。図20は、このような本発明の他の実施形態に係るトンネル接合体400の構成例を示す断面図である。同図に示すように、トンネル絶縁層45を介して積奏される二つの磁性体電極41および43が備える中空部を非対称な位置に配置、接合することにより、各々の磁性体電極で逆回りのボルテクス状態Vを作り出し、トンネル抵抗値を高くすることも可能である。
このような例を挙げるまでもなく、本発明は、特許請求の範囲に記載された内容を逸脱しない範囲内においてさまざまな実施の形態等を含み得るものである。
本発明の第1の実施形態に係るトンネル接合体で用いる磁性体リングの構成を示す図(電子顕微鏡写真)である。 図1の磁性体リングのリング幅に応じた磁化特性の変化を示す図である。 図1の磁性体リングのヒステリシスと磁化状態の対応を示す説明図である。 本発明の第1の実施形態に係るトンネル接合体の構成を示す斜視図である。 図4のX−X線断面図である。 図4のトンネル接合体の磁化状態の変化に伴うトンネル抵抗の変化を示す図である。 図4のトンネル接合体の磁化状態の変化に伴うトンネル抵抗の変化例(第2例)を示す図である。 磁化状態とメモリ状態の対応を示す図である。 本発明の第1の実施形態に係るメモリセルの構成を示す正面図である。 メモリへの書き込みレベルを示す図である。 書き込み後の磁化状態とメモリ状態の関係を示す図である。 メモリ状態を読み出す際に印加する磁場を示す図である。 読み出すメモリ状態と磁性体電極およびトンネル抵抗値の変化の関係を示す図である。 本発明の第2の実施形態に係るトンネル接合体の構成を示す斜視図である。 図14のY−Y線断面図である。 図14のトンネル接合体の磁化状態の変化に伴うトンネル抵抗の変化例を示す図である。 図14のトンネル接合体の磁化状態の変化に伴うトンネル抵抗の変化例(第2例)を示す図である。 本発明の第2の実施形態の変形例に係るトンネル接合体の構成を示す斜視図である。 図18のトンネル接合体の磁化状態の変化に伴うトンネル抵抗の変化を示す図である。 本発明の他の実施形態に係るトンネル接合体の構成を示す断面図である。
符号の説明
1 磁性体リング
3 半導体ホール素子
11、13、21、23、31、33、37、41、43 磁性体電極
15、25、35、39、45 トンネル絶縁層
51 ワード線
53 絶縁層
100、200、300、400 トンネル接合体
1、O2 オニオン状態
V ボルテクス状態

Claims (5)

  1. 互いに異なる磁化特性を有する複数の磁性層がトンネル接合されて成るトンネル接合体であって、
    前記複数の磁性層のうち少なくとも一つの磁性層が、中空部を備えることによって磁化の方向が全体として一定方向に向かう流れを形成している第1のオニオン状態と磁化の方向が全体として前記一定方向とは反対方向に向かう流れを形成している第2のオニオン状態と磁化の方向が前記中空部に沿って渦状に回転しているボルテクス状態の3つの離散的な磁化状態を有し、
    前記トンネル接合体が3つ以上の論理値をとること
    を特徴とするトンネル接合体。
  2. 中空部を備えることによって磁化の方向が全体として一定方向に向かう流れを形成している第1のオニオン状態と磁化の方向が全体として前記一定方向とは反対方向に向かう流れを形成している第2のオニオン状態と磁化の方向が前記中空部に沿って渦状に回転しているボルテクス状態の3つの離散的な磁化状態を有する第1の磁性層と、
    この第1の磁性層と異なる磁化特性を有する第2の磁性層と、
    前記第1および第2の磁性層の間に介在するトンネル絶縁層と
    から成り、
    3つ以上の論理値をとることを特徴とするトンネル接合体。
  3. 前記第2の磁性層は、前記第1の磁性層と同一形状をなすことを特徴とする請求項2記載のトンネル接合体。
  4. 前記中空部を備える磁性層は、回転対称な軸を少なくとも一つ有する形状をなすことを特徴とする請求項1乃至3のいずれか1項記載のトンネル接合体。
  5. 請求項1乃至4のいずれか1項記載のトンネル接合体がマトリックス状に配置され、当該マトリックスの同一行および同一列に対応する位置に配置されたトンネル接合体同士がそれぞれ接続されて成ることを特徴とするトンネル接合体を用いたメモリ。
JP2004029863A 2004-02-05 2004-02-05 トンネル接合体およびトンネル接合体を用いたメモリ Expired - Fee Related JP4480411B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004029863A JP4480411B2 (ja) 2004-02-05 2004-02-05 トンネル接合体およびトンネル接合体を用いたメモリ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004029863A JP4480411B2 (ja) 2004-02-05 2004-02-05 トンネル接合体およびトンネル接合体を用いたメモリ

Publications (2)

Publication Number Publication Date
JP2005223158A JP2005223158A (ja) 2005-08-18
JP4480411B2 true JP4480411B2 (ja) 2010-06-16

Family

ID=34998542

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004029863A Expired - Fee Related JP4480411B2 (ja) 2004-02-05 2004-02-05 トンネル接合体およびトンネル接合体を用いたメモリ

Country Status (1)

Country Link
JP (1) JP4480411B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008098515A (ja) * 2006-10-13 2008-04-24 Toshiba Corp 磁気ランダムアクセスメモリ及びその製造方法
JP5540180B2 (ja) * 2007-12-14 2014-07-02 国立大学法人東北大学 磁界検出素子および磁界検出装置
JP2012038884A (ja) * 2010-08-06 2012-02-23 Sony Corp 磁気メモリ素子、磁気メモリ素子の製造方法
CN111211135B (zh) * 2020-01-16 2022-08-05 华中科技大学 一种非对称铁电隧穿结多值存储单元的调制方法

Also Published As

Publication number Publication date
JP2005223158A (ja) 2005-08-18

Similar Documents

Publication Publication Date Title
JP3942930B2 (ja) トンネル接合メモリセル
EP1600977B1 (en) Multi-bit magnetic random acces memory device
JP3942931B2 (ja) 磁気メモリセル
US7567453B2 (en) Advanced multi-bit magnetic random access memory device
US20050045913A1 (en) Magnetic memory element utilizing spin transfer switching and storing multiple bits
KR20050013215A (ko) 감소된 스위칭 필드를 갖는 자기저항식 랜덤 액세스 메모리
US7336528B2 (en) Advanced multi-bit magnetic random access memory device
US20050199927A1 (en) Multiple-bit magnetic random access memory cell employing adiabatic switching
JP2012510731A (ja) 二重スピントルク基準層を有する磁気ランダムアクセスメモリ
JP2004128067A (ja) 磁気抵抗効果素子および磁気メモリ
JP5461683B2 (ja) 磁気メモリセル及び磁気ランダムアクセスメモリ
JP2008177421A (ja) 記憶素子、メモリ
JP2007503670A (ja) 多状態磁気ランダムアクセスメモリセル
JP2012014787A (ja) 記憶装置
JP4747507B2 (ja) 磁気メモリ及びその記録方法
JP2017059740A (ja) 磁気トンネル接合素子及び半導体記憶装置
CN105355780A (zh) 一种磁性元件、存储器系统及其写操作方法
JP2010098259A (ja) メモリセル、ならびに、磁気メモリ素子
JP2004508698A (ja) 高密度巨大磁気抵抗メモリセル
JP5723311B2 (ja) 磁気トンネル接合素子および磁気メモリ
US10304902B2 (en) Magnetic memory device
JP4480411B2 (ja) トンネル接合体およびトンネル接合体を用いたメモリ
JP2004087870A (ja) 磁気抵抗効果素子および磁気メモリ装置
US7554836B2 (en) Data write in control circuit for toggle magnetic random access memory
US20090040663A1 (en) Magnetic memory

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060405

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090127

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090310

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090811

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090910

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100309

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100316

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130326

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees