JP2008098515A - 磁気ランダムアクセスメモリ及びその製造方法 - Google Patents

磁気ランダムアクセスメモリ及びその製造方法 Download PDF

Info

Publication number
JP2008098515A
JP2008098515A JP2006280481A JP2006280481A JP2008098515A JP 2008098515 A JP2008098515 A JP 2008098515A JP 2006280481 A JP2006280481 A JP 2006280481A JP 2006280481 A JP2006280481 A JP 2006280481A JP 2008098515 A JP2008098515 A JP 2008098515A
Authority
JP
Japan
Prior art keywords
layer
recording layer
fixed
access memory
random access
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006280481A
Other languages
English (en)
Inventor
Takeshi Kajiyama
健 梶山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2006280481A priority Critical patent/JP2008098515A/ja
Priority to US11/797,530 priority patent/US7741688B2/en
Publication of JP2008098515A publication Critical patent/JP2008098515A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/155Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements with cylindrical configuration
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices

Abstract

【課題】磁気抵抗効果素子の面積を縮小し、書き込み電流値の低減を図る。
【解決手段】磁気ランダムアクセスメモリは、磁化方向が固定された固定層11と磁化方向が反転可能な記録層12と固定層及び記録層の間に設けられた非磁性層13とを有し、記録層の中央に空洞部20aが形成され、固定層及び記録層の間に流す電流の向きに応じて固定層及び記録層の磁化方向が平行状態又は反平行状態となる磁気抵抗効果素子MTJと、空洞部内に形成された絶縁層20と、磁気抵抗効果素子の一端に接続された配線22と、磁気抵抗効果素子の他端に接続されたトランジスタTrとを具備する。
【選択図】 図1

Description

本発明は、スピン注入磁化反転型の磁気ランダムアクセスメモリ(MRAM:Magnetic Random Access Memory)及びその製造方法に関する。
書き込み動作としてスピン注入法による磁化反転を用いた磁気ランダムアクセスメモリ(MRAM:Magnetic Random Access Memory)は、セルの微細化及び隣接セルへの誤書き込みの防止等の観点より、電流磁場書き込みよりも有利と考えられている。このような磁気ランダムアクセスメモリに用いられるMTJ(Magnetic Tunnel Junction)素子の面積は、リソグラフィの最小加工寸法で決まっている。
しかし、スピン注入書き込みでは、磁化反転に必要な電流密度が1×10A/cmと大きい。このため、MTJ素子に流す必要のある電流量が実用に対して大きいことが、大きな問題であった。従って、スピン注入磁化反転型の磁気ランダムアクセスメモリでは、リソグラフィの最小加工寸法に依存しない素子面積を実現することが求められている。
尚、この出願の発明に関連する先行技術文献情報としては、次のようなものがある。
特開2004-259913号公報 特開2001-084758号公報 特開2004-139681号公報 特開2004-193479号公報 特開2003-273331号公報
本発明は、磁気抵抗効果素子の面積を縮小し、書き込み電流値の低減を図るスピン注入磁化反転型の磁気ランダムアクセスメモリ及びその製造方法を提供する。
本発明の第1の視点による磁気ランダムアクセスメモリは、磁化方向が固定された固定層と磁化方向が反転可能な記録層と前記固定層及び前記記録層の間に設けられた非磁性層とを有し、前記記録層の中央に空洞部が形成され、前記固定層及び前記記録層の間に流す電流の向きに応じて前記固定層及び前記記録層の前記磁化方向が平行状態又は反平行状態となる磁気抵抗効果素子と、前記空洞部内に形成された絶縁層と、前記磁気抵抗効果素子の一端に接続された配線と、前記磁気抵抗効果素子の他端に接続されたトランジスタとを具備する。
本発明の第2の視点による磁気ランダムアクセスメモリの製造方法は、トランジスタを形成する工程と、前記トランジスタに接続する固定層及び非磁性層を積み重ねて形成する工程と、前記非磁性層上に第1の絶縁層を形成してパターニングする工程と、前記第1の絶縁層の側面にのみ記録層を形成する工程と、前記記録層に接続する配線を形成する工程とを具備し、前記固定層及び前記記録層の磁化方向は、前記固定層及び前記記録層の間に流す電流の向きに応じて平行状態又は反平行状態になる。
本発明によれば、磁気抵抗効果素子の面積を縮小し、書き込み電流値の低減を図る磁気ランダムアクセスメモリ及びその製造方法を提供できる。
本発明の実施の形態を以下に図面を参照して説明する。この説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。
[1]磁気ランダムアクセスメモリの構造
[1−1]構造例1
構造例1では、MTJ素子(磁気抵抗効果素子)の固定層及び非磁性層は円盤状であり、記録層のみがリング状である例について説明する。
図1(a)は、本発明の一実施形態に係る磁気ランダムアクセスメモリの構造例1の断面図を示す。図1(b)は、図1(a)のMTJ素子を上面から見た平面図。以下に、一実施形態に係る磁気ランダムアクセスメモリの構造例1について説明する。
図1(a)及び(b)に示すように、半導体基板(シリコン基板)1内にSTI(Shallow Trench Isolation)構造の素子分離領域2が形成されている。半導体基板1上にはゲート絶縁膜(図示せず)を介してゲート電極3が形成され、このゲート電極3の両側の半導体基板1内にソース/ドレイン拡散層4a、4bが形成され、スイッチング素子として機能するトランジスタ(例えばMOSトランジスタ)Trが形成されている。
トランジスタTrのソース/ドレイン拡散層4aにはコンタクト5が接続され、このコンタクト5には配線6が接続されている。この配線6は、例えば電源端子及び接地端子に接続されている。
トランジスタTrのソース/ドレイン拡散層4bにはコンタクト7が接続され、このコンタクト7には下部電極層8が接続されている。この下部電極層8上にはMTJ素子MTJが形成され、このMTJ素子MTJには配線22が接続されている。この配線22は、例えば電源端子及び接地端子に接続されている。配線6、22は、図示するように異なる方向(垂直方向)に延在してもよいし、同じ方向に延在してもよい。
MTJ素子MTJは、固定層(ピン層)11と非磁性層12と記録層(フリー層)13が順に積層された積層構造となっている。固定層11と非磁性層12の平面形状は例えば円盤状であり、記録層13の平面形状は例えばリング状である。従って、記録層13の中央には空洞部20aが存在する。この空洞部20a内は絶縁層20で埋め込まれ、絶縁層20の底面は非磁性層12に接している。記録層13は絶縁層20の側面にのみ形成されている。
記録層13の外側の側面は、固定層11及び非磁性層12の側面と一致してもよいし(例えば図1(a)参照)、固定層11及び非磁性層12の側面よりも内側に位置してもよい(例えば図3(g)参照)。
記録層13の積層方向の膜厚は、固定層11の積層方向の膜厚よりも薄くてもよいし、固定層11の積層方向の膜厚よりも厚くてもよい(例えば図3(g)参照)。
[1−2]構造例2
構造例2では、MTJ素子の固定層、非磁性層及び記録層の全てがリング状である例について説明する。
図2(a)は、本発明の一実施形態に係る磁気ランダムアクセスメモリの構造例2の断面図を示す。図2(b)は、図2(a)のMTJ素子を上面から見た平面図。以下に、一実施形態に係る磁気ランダムアクセスメモリの構造例2について説明する。尚、ここでは、主に構造例1と異なる点を説明し、同じ点については説明を省略する。
図2(a)及び(b)に示すように、構造例2において、構造例1と異なる点は、MTJ素子の固定層11、非磁性層12及び記録層13の全てがリング状である点である。すなわち、固定層11、非磁性層12及び記録層13の中央に連続して空洞部20aが存在し、この空洞部20a内に絶縁層20が埋め込まれている。絶縁層20の底面は下部金属層8に接し、絶縁層20の側面にのみ固定層11、非磁性層12及び記録層13が形成されている。
固定層11、非磁性層12及び記録層13の側面は一致してもよいし(例えば図2(a)、図5(i)参照)、固定層11、非磁性層12及び記録層13の側面に段差が生じていてもよい。
記録層13の積層方向の膜厚は、固定層11の積層方向の膜厚よりも薄くてもよいし、固定層11の積層方向の膜厚よりも厚くてもよい(例えば図5(i)参照)。
尚、構造例1及び構造例2以外にも、記録層13及び非磁性層12のみがリング状となっている構造にすることも可能である。
[2]磁気ランダムアクセスメモリの製造方法
[2−1]製造方法例1
製造方法例1は、上述した図1(a)及び(b)に示す構造例1を実現するための例である。
図3(a)乃至(g)は、本発明の一実施形態に係る磁気ランダムアクセスメモリの製造方法例1の製造工程の断面図を示す。以下に、本発明の一実施形態に係る磁気ランダムアクセスメモリの製造方法例1について説明する。
まず、図3(a)に示すように、トランジスタ(図示せず)を形成した後、下部金属層8(図示せず)上に固定層11及び非磁性層12が順に積み重ねて堆積される。ここで、非磁性層12は例えばAl膜からなる。次に、非磁性層12上に例えばSiO、SiNなどからなる絶縁層20が堆積される。尚、絶縁層20の材料は、非磁性層12の材料と上記のように異なってもよいが、同じでもよい。
次に、図3(b)に示すように、例えばRIE(Reactive Ion Etching)などの異方性エッチングにより、絶縁層20が所定の形状(例えば円など)にパターニングされる。ここで、絶縁層20は、例えばリソグラフィの最小加工寸法で加工される。
次に、図3(c)に示すように、絶縁層20及び非磁性層12上に記録層13が堆積される。ここで、記録層13の積層方向の膜厚は、絶縁層20の膜厚により調整されている。
次に、図3(d)に示すように、例えばRIEなどの異方性エッチングにより記録層13の一部が除去され、記録層13が絶縁層20の側面にのみ残される。これにより、絶縁層20及び非磁性層12が露出される。
次に、図3(e)に示すように、非磁性層12及び固定層11が所定の形状(例えば円盤状)にパターニングされる。これにより、非磁性層12及び固定層11は例えば円盤状で記録層13だけが例えばリング状のMTJ素子MTJが形成される。
次に、図3(f)に示すように、絶縁層20及び記録層13上に例えばSiOなどからなる層間絶縁膜21が堆積される。その後、例えばCMP(Chemical Mechanical Polish)により層間絶縁膜21が平坦化され、絶縁層20及び記録層13が露出される。ここで、層間絶縁膜21の材料は、絶縁膜20の材料と同じでも異なってもよい。
次に、図3(g)に示すように、層間絶縁膜21、絶縁層20及び記録層13上に配線22が形成され、この配線22と記録層13が電気的に接続される。
以上のような製造方法例1によれば、図1(a)及び(b)に示す構造例1を形成することができる。
[2−2]製造方法例2
製造方法例2は、上述した図1(a)及び(b)に示す構造例1を実現するための例である。
図4(a)乃至(g)は、本発明の一実施形態に係る磁気ランダムアクセスメモリの製造方法例2の製造工程の断面図を示す。以下に、本発明の一実施形態に係る磁気ランダムアクセスメモリの製造方法例2について説明する。
まず、図4(a)に示すように、トランジスタ(図示せず)を形成した後、下部金属層8(図示せず)上に固定層11及び非磁性層12が順に積み重ねて堆積される。ここで、非磁性層12は例えばAl膜からなる。次に、非磁性層12及び固定層11が所定の形状(例えば円盤状)にパターニングされる。その後、非磁性層12上に例えばSiOなどからなる層間絶縁膜21が堆積される。
次に、図4(b)に示すように、例えばRIEなどの異方性エッチングにより層間絶縁膜21内に溝23が形成され、非磁性層12が露出される。
次に、図4(c)に示すように、溝23内及び層間絶縁膜21上に記録層13が堆積される。
次に、図4(d)に示すように、例えばRIEなどの異方性エッチングにより記録層13の一部が除去され、層間絶縁膜21及び非磁性層12が露出される。これにより、記録層13が溝23の側面にのみ残り、非磁性層12及び固定層11は例えば円盤状で記録層13だけが例えばリング状のMTJ素子MTJが形成される。尚、記録層13の積層方向の膜厚は、溝23の深さにより調整されている。
次に、図4(e)に示すように、溝23内及び層間絶縁膜21上に例えばSiO、SiNなどからなる絶縁層20が形成される。尚、絶縁層20の材料は、非磁性層12の材料と上記のように異なってもよいが、同じでもよい。また、絶縁層20の材料は、層間絶縁膜21の材料と同じでも異なってもよい。
次に、図4(f)に示すように、例えばCMPにより絶縁層20が平坦化され、層間絶縁膜21及び記録層13が露出される。
次に、図4(g)に示すように、層間絶縁膜21、絶縁層20及び記録層13上に配線22が形成され、この配線22と記録層13が電気的に接続される。
以上のような製造方法例2によれば、図1(a)及び(b)に示す構造例1を形成することができる。
また、製造方法例1は、絶縁層20の側面に記録層13を形成する方法であったのに対し、製造方法例2は層間絶縁膜21内の溝23の側面に記録層13を形成する方法である。従って、製造方法例1は、エッチングガスの開発されていない物質の加工をする場合、周りの障害物がないため、イオンミリング等の物理エッチングが行い易い。一方、製造方法例2は、CMP等のプロセスが使い易く、平坦化が容易である。
[2−3]製造方法例3
製造方法例3は、上述した図2(a)及び(b)に示す構造例2を実現するための例である。
図5(a)乃至(i)は、本発明の一実施形態に係る磁気ランダムアクセスメモリの製造方法例3の製造工程の断面図を示す。以下に、本発明の一実施形態に係る磁気ランダムアクセスメモリの製造方法例3について説明する。
まず、図5(a)に示すように、トランジスタ(図示せず)を形成した後、下部金属層8(図示せず)上に固定層11及び非磁性層12が順に積み重ねて堆積される。ここで、非磁性層12は例えばAl膜からなる。次に、非磁性層12上に例えばSiO、SiNなどからなる絶縁層25が堆積される。
次に、図5(b)に示すように、例えばRIEなどの異方性エッチングにより、絶縁層25が所定の形状(例えば円など)にパターニングされる。ここで、絶縁層20は、例えばリソグラフィの最小加工寸法で加工される。
次に、図5(c)に示すように、絶縁層25及び非磁性層12上に記録層13が堆積される。ここで、記録層13の積層方向の膜厚は、絶縁層25の膜厚により調整されている。
次に、図5(d)に示すように、例えばRIEなどの異方性エッチングにより記録層13の一部が除去され、記録層13が絶縁層25の側面にのみ残される。これにより、絶縁層25及び非磁性層12が露出される。
次に、図5(e)に示すように、非磁性層12及び固定層11が所定の形状(例えば円盤状)にパターニングされる。
次に、図5(f)に示すように、絶縁層25が除去される。これにより、記録層13の中央に空洞ができ、溝26が形成される。
次に、図5(g)に示すように、記録層13をマスクとして、非磁性層12及び固定層11がパターニングされる。これにより、非磁性層12及び固定層11の中央には、記録層13と同じように空洞部ができる。このようにして、記録層13、非磁性層12及び固定層11の全てがリング状のMTJ素子MTJが形成される。
次に、図5(h)に示すように、記録層13上に例えばSiO、SiNなどからなる絶縁層20が堆積される。その後、例えばCMPにより絶縁層20が平坦化され、記録層13が露出される。ここで、リング状のMTJ素子MTJの内側の絶縁膜と外側の絶縁膜とは、同じ絶縁層20で形成されることになる。尚、絶縁層20の材料は、非磁性層12の材料と上記のように異なってもよいが、同じでもよい。
次に、図5(i)に示すように、絶縁層20及び記録層13上に配線22が形成され、この配線22と記録層13が電気的に接続される。
以上のような製造方法例3によれば、図2(a)及び(b)に示す構造例2を形成することができる。
[3]MTJ素子MTJ
[3−1]材料
MTJ素子MTJは、例えば以下のような材料からなる。
固定層11及び記録層13の材料には、例えば、Fe、Co、Ni又はそれらの合金、スピン分極率の大きいマグネタイト、CrO、RXMnO3ーy(R;希土類、X;Ca、Ba、Sr)などの酸化物の他、NiMnSb、PtMnSbなどのホイスラー合金などを用いることが好ましい。また、これら磁性体には、強磁性を失わないかぎり、Ag、Cu、Au、Al、Mg、Si、Bi、Ta、B、C、O、N、Pd、Pt、Zr、Ir、W、Mo、Nbなどの非磁性元素が多少含まれていてもよい。
非磁性層12の材料には、Al3、SiO、MgO、AlN、Bi、MgF、CaF、SrTiO、AlLaOなどの様々な誘電体を使用することができる。これらの誘電体には、酸素、窒素、フッ素欠損が存在していてもよい。
固定層11の非磁性層12と反対側の面には、固定層11の磁化方向を固着させるための反強磁性層を設けてもよい。この反強磁性層の材料としては、Fe−Mn、Pt−Mn、Pt−Cr−Mn、Ni−Mn、Ir−Mn、NiO、Feなどを用いることが好ましい。
尚、上述した絶縁層20は、絶縁材であればよく、非磁性層12と同じ材料を用いることも可能であるし、非磁性層12と異なる材料を用いてもよい。
[3−2]平行磁化型
図6(a)は、本発明の一実施形態に係る平行磁化型のMTJ素子の断面図を示す。図6(b)は、図6(a)のMTJ素子を上面から見た平面図を示す。
図6(a)に示すように、MTJ素子MTJを横から見た場合、MTJ素子MTJの固定層11及び記録層13の磁化方向は、膜面に対して平行方向に向いていてもよい。このような磁化配置を、ここでは平行磁化型と称す。
図6(b)に示すように、図6(a)のMTJ素子MTJを上から見た場合、MTJ素子MTJの固定層11及び記録層13の磁化は、一方向(図では紙面右方向)を向く。つまり、固定層11及び記録層13の磁化は。固定層11及び記録層13の形状に沿った方向を向かない。これは、本実施形態では、形状磁気異方性よりも材料磁気異方性を利用したMTJ素子MTJを仮定しているからである。従って、リング状の記録層13の磁化は、リング形状に沿って右回り又は左回りの方向を向かず、非連続の一方向(閉じない方向)を向く。
尚、MTJ素子MTJの磁化が向く一方向は、例えばMTJ素子MTJ上に位置する配線22の延在方向、又はこの配線22の延在方向と垂直な方向など、種々変更可能である。
[3−3]垂直磁化型
図7は、本発明の一実施形態に係る垂直磁化型のMTJ素子の断面図を示す。
図7に示すように、MTJ素子MTJを横から見た場合、MTJ素子MTJの固定層11及び記録層13の磁化方向は、膜面に対して垂直方向に向いてもよい。このような磁化配置を、ここでは垂直磁化型と称す。垂直磁化型のMTJ素子MTJであれば、従来のように素子形状の長手方向で磁化方向が決定されることなくなる。
このような垂直磁気材料の例としては、例えば次のようなものがある。
まず、固定層11及び記録層13の垂直磁気材料に使用されるような高い保磁力を持つ磁性材料は、1×10erg/cc以上の高い磁気異方性エネルギー密度を持つ材料により構成される。以下、その材料例について説明する。
(例1)
「Fe(鉄)、Co(コバルト)、Ni(ニッケル)のうちの少なくとも1つと、Cr(クロム)、Pt(白金)、Pd(パラジウム)のうちの少なくとも1つとを含む合金からなるもの」
例えば、規則合金としては、Fe(50)Pt(50)、Fe(50)Pd(50)、Co(50)Pt(50)などがある。例えば、不規則合金としては、CoCr合金、CoPt合金、CoCrPt合金、CoCrPtTa合金、CoCrNb合金などがある。
(例2)
「Fe、Co、Niのうちの少なくとも1つ又はこれらのうちの1つを含む合金と、Pd、Ptのうちの1つ又はこれらのうちの1つを含む合金とが、交互に積層された構造を持つもの」
例えば、Co/Pt人工格子、Co/Pd人工格子、CoCr/Pt人工格子などがある。Co/Pt人工格子を使用した場合及びCo/Pd人工格子を使用した場合においては、抵抗変化率(MR比)は、約40%、という大きな値を実現できる。
(例3)
「希土類金属のうちの少なくとも1つ、例えば、Tb(テルビウム)、Dy(ジスプロシウム)、又は、Gd(ガドリニウム)と、遷移金属のうちの少なくとも1つとからなるアモルファス合金」
例えば、TbFe、TbCo、TbFeCo、DyTbFeCo、GdTbCoなどがある。
次に、記録層13は、上述のような高い保磁力を持つ磁性材料から構成することもできるし、組成比の調整、不純物の添加、厚さの調整などを行って、上述のような高い保磁力を持つ磁性材料よりも磁気異方性エネルギー密度が小さい磁性材料から構成してもよい。以下、その材料例について説明する。
(例1)
「Fe、Co、Niのうちの少なくとも1つと、Cr、Pt、Pdのうちの少なくとも1つとを含む合金に、不純物を添加したもの」
例えば、規則合金としては、Fe(50)Pt(50)、Fe(50)Pd(50)、又は、Co(50)Pt(50)に、Cu、Cr、Agなどの不純物を加えて磁気異方性エネルギー密度を低下させたものなどがある。例えば、不規則合金としては、CoCr合金、CoPt合金、CoCrPt合金、CoCrPtTa合金、又は、CoCrNb合金について、非磁性元素の割合を増加させて磁気異方性エネルギー密度を低下させたものなどがある。
(例2)
「Fe、Co、Niのうちの少なくとも1つ又はこれらのうちの1つを含む合金と、Pd、Ptのうちの1つ又はこれらのうちの1つを含む合金とが、交互に積層された構造を持つものであって、前者の元素若しくは合金からなる層の厚さ、又は、後者の元素若しくは合金からなる層の厚さを調整したもの」
Fe、Co、Niのうちの少なくとも1つ又はこれらのうちの1つを含む合金についての厚さの最適値と、Pd、Ptのうちの1つ又はこれらのうちの1つを含む合金についての厚さの最適値とが存在し、厚さがこれら最適値から離れるに従い、磁気異方性エネルギー密度は、次第に低下する。
(例3)
「希土類金属のうちの少なくとも1つ、例えば、Tb(テルビウム)、Dy(ジスプロシウム)、又は、Gd(ガドリニウム)と、遷移金属のうちの少なくとも1つとからなるアモルファス合金の組成比を調整したもの」
例えば、TbFe、TbCo、TbFeCo、DyTbFeCo、GdTbCoなどのアモルファス合金の組成比を調整し、磁気異方性エネルギー密度を小さくしたものがある。
[3−4]平面形状
MTJ素子MTJの平面形状は、例えば、長方形(図8(a)参照)、正方形、楕円、円、六角形、菱型、平行四辺形、十字型(図8(b))、ビーンズ型(凹型)等、種々に変更することが可能である。
平行磁化型のMTJ素子MTJの場合、本実施形態では、形状磁気異方性よりも材料磁気異方性を利用したMTJ素子MTJを仮定するが、形状磁気異方性を利用する場合には、例えば、MTJ素子MTJの短辺方向(磁化困難軸方向)をF(最小加工寸法)とすると、長手方向(磁化容易軸方向)は2F程度にした形状が望ましい。
垂直磁化型のMTJ素子MTJの場合、磁化方向は形状に依存しないため、上述するいずれの形状を用いてもよい。
[3−5]トンネル接合構造
MTJ素子MTJは、1重トンネル接合(シングルジャンクション)構造でもよいし、2重トンネル接合(ダブルジャンクション)構造でもよい。
1重トンネル接合構造のMTJ素子MTJは、図1(a)などに示すように、固定層11と、記録層13と、固定層11及び記録層13間に設けられた非磁性層12とを有する。つまり、MTJ素子MTJが非磁性層を1層有する。
2重トンネル接合構造のMTJ素子MTJは、第1の固定層と、第2の固定層と、第1及び第2の固定層間に設けられた記録層と、第1の固定層及び記録層間に設けられた第1の非磁性層と、第2の固定層及び記録層間に設けられた第2の非磁性層とを有する。つまり、MTJ素子MTJが非磁性層を2層有する。
2重トンネル接合構造の場合、1重トンネル接合構造の場合よりも、同じ外部バイアスを印加したときのMR(Magneto Resistive)比(“1”状態、“0”状態の抵抗の変化率)の劣化が少なく、より高いバイアスで動作できる。すなわち、2重トンネル接合構造は、セル内の情報を読み出す際に有利となる。
尚、上述した図1(a)及び(b)の構造例1を2重トンネル接合構造にした場合、リング状の記録層を円盤状の固定層及び非磁性層で挟む構造となる。
[4]磁気ランダムアクセスメモリの書き込み動作
本発明の一実施形態に係る磁気ランダムアクセスメモリでは、スピン注入磁化反転を用いたデータ書き込みを行う。従って、MTJ素子MTJは、固定層11及び記録層13の間に流す電流Iの向きに応じて、固定層11及び記録層13の磁化方向が平行状態又は反平行状態となる。具体的には、以下のようになる。
“1”データを書き込む場合、MTJ素子MTJの固定層11から記録層13の方向に電流Iを流す。すなわち、電子eを記録層13側から固定層11側へ注入する。これにより、固定層11及び記録層13の磁化は、逆方向に向き、反平行状態となる。この高抵抗状態Rapを“1”データと規定する。
一方、“0”データを書き込む場合、MTJ素子MTJの記録層13から固定層11の方向に電流Iを流す。すなわち、電子eを固定層11側から記録層13側へ注入する。これにより、固定層11及び記録層13の磁化は、同じ方向に向き、平行状態となる。この低抵抗状態Rpを“0”データと規定する。
[5]磁気ランダムアクセスメモリの読み出し動作
本発明の一実施形態に係る磁気ランダムアクセスメモリの読み出し動作では、磁気抵抗(Magneto Resistive)効果を利用する。
選択セルのMTJ素子MTJにつながるトランジスタTrをオン状態とし、読み出し電流を例えば配線22からMTJ素子MTJを通ってトランジスタTrの方向へ流す。そして、この読み出し電流に基づいて読み出されたMTJ素子MTJの抵抗値により、“1”、“0”データの判別が行われる。
尚、読み出し動作時は、定電圧を印加して電流値を読み出してもよいし、定電流を印加して電圧値を読み出してもよい。
[6]効果
本発明の一実施形態によれば、MTJ素子MTJの少なくとも記録層13の中央に空洞部20aが存在するため、従来よりも素子面積を減少させることができる。例えば図1(a)の構造の場合には、記録層13の膜面水平方向の幅を堆積膜厚にすることができ、固定層11及び非磁性層12の膜面水平方向の幅よりも小さくできる。従って、記録層13の膜面水平方向の幅は、従来のようにリソグラフィの最小加工寸法で規定されない。このように、スピン注入型のMTJ素子MTJの面積を縮小できるため、書き込み電流値の低減を図ることが可能となる。
[7]相変化メモリ
上述した本発明の一実施形態に係る記憶素子の構造を、例えば、相変化メモリ(PRAM:Phase change Random Access Memory)に適用することも可能である。
図9は、本発明の一実施形態に係る相変化メモリの断面図を示す。以下、本発明の一実施形態に係る相変化メモリについて簡単に説明する。尚、ここでは、主に磁気ランダムアクセスメモリと異なる点を説明し、同じ点については説明を省略する。
図9に示すように、相変化メモリにおいて、磁気ランダムアクセスメモリと異なる点は、MTJ素子の代わりに結晶相変化膜30を利用した相変化素子を用いている点である。相変化膜30の中央には空洞部20bが存在し、この空洞部20b内に絶縁層20が埋め込まれている。絶縁層20の底面は下部金属層8に接し、絶縁層20の側面にのみ層変化膜30が形成されている。
相変化膜30は例えばカルコゲナイド等からなる。そして、配線22→相変化膜30→下部金属層8→コンタクト7というように、カルコゲナイドの上下に電流を流す。これにより、下部金属層8及びコンタクト7に使用する高抵抗材料(例えば、WやTiNのようなバリアメタル材)がヒータとして機能し、カルコゲナイドが加熱されてアモルファス状態又は結晶状態となる。ここで、結晶状態のカルコゲナイドは抵抗が低いが、アモルファス状態のカルコゲナイドは抵抗が高い。このような抵抗の違いを利用して、“1”、“0”を割り当てればよい。
その他、本発明は、上記実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で、種々に変形することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件から幾つかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
図1(a)は、本発明の一実施形態に係わる磁気ランダムアクセスメモリの構造例1を示す断面図、図1(b)は、図1(a)のMTJ素子を上面から見た平面図。 図2(a)は、本発明の一実施形態に係わる磁気ランダムアクセスメモリの構造例2を示す断面図、図2(b)は、図2(a)のMTJ素子を上面から見た平面図。 図3(a)乃至(g)は、本発明の一実施形態に係る磁気ランダムアクセスメモリの製造方法例1の製造工程を示す断面図。 図4(a)乃至(g)は、本発明の一実施形態に係る磁気ランダムアクセスメモリの製造方法例2の製造工程を示す断面図。 図5(a)乃至(i)は、本発明の一実施形態に係る磁気ランダムアクセスメモリの製造方法例3の製造工程を示す断面図。 図6(a)は、本発明の一実施形態に係る平行磁化型のMTJ素子を示す断面図、図6(b)は、図6(a)のMTJ素子を上面から見た平面図。 本発明の一実施形態に係る垂直磁化型のMTJ素子を示す断面図。 図8(a)は、本発明の一実施形態に係る長方形のMTJ素子を示す平面図、図8(b)は、本発明の一実施形態に係る十字型のMTJ素子を示す平面図。 本発明の一実施形態に係る相変化メモリを示す断面図。
符号の説明
1…半導体基板、2…素子分離領域、3…ゲート電極、4a、4b…ソース/ドレイン拡散層、5、7…コンタクト、6、22…配線、8…下部金属層、11…固定層、12…非磁性層、13…記録層、20、25…絶縁層、20a、20b…空洞部、21…層間絶縁膜、23、26…溝、30…相変化膜、MTJ…MTJ素子、Tr…トランジスタ。

Claims (5)

  1. 磁化方向が固定された固定層と磁化方向が反転可能な記録層と前記固定層及び前記記録層の間に設けられた非磁性層とを有し、前記記録層の中央に空洞部が形成され、前記固定層及び前記記録層の間に流す電流の向きに応じて前記固定層及び前記記録層の前記磁化方向が平行状態又は反平行状態となる磁気抵抗効果素子と、
    前記空洞部内に形成された絶縁層と、
    前記磁気抵抗効果素子の一端に接続された配線と、
    前記磁気抵抗効果素子の他端に接続されたトランジスタと
    を具備することを特徴とする磁気ランダムアクセスメモリ。
  2. 前記固定層及び前記記録層の前記磁化方向は、膜面に対して平行な方向であり、
    前記磁気抵抗効果素子を上から見たとき、前記記録層の前記磁化方向は、前記記録層の形状に沿わず、非連続な一方向であることを特徴とする請求項1に記載の磁気ランダムアクセスメモリ。
  3. 前記固定層及び前記記録層の前記磁化方向は、膜面に対して垂直な方向であることを特徴とする請求項1に記載の磁気ランダムアクセスメモリ。
  4. 前記空洞部は、前記固定層及び前記非磁性層の中央に連続して存在し、
    前記固定層、前記非磁性層及び前記記録層は、前記絶縁層の側面に形成されており、
    前記磁気抵抗効果素子の周囲に形成され、前記絶縁層と同じ層で形成された層間絶縁膜をさらに具備することを特徴とする請求項1に記載の磁気ランダムアクセスメモリ。
  5. トランジスタを形成する工程と、
    前記トランジスタに接続する固定層及び非磁性層を積み重ねて形成する工程と、
    前記非磁性層上に第1の絶縁層を形成してパターニングする工程と、
    前記第1の絶縁層の側面にのみ記録層を形成する工程と、
    前記記録層に接続する配線を形成する工程と
    を具備し、
    前記固定層及び前記記録層の磁化方向は、前記固定層及び前記記録層の間に流す電流の向きに応じて平行状態又は反平行状態になることを特徴とする磁気ランダムアクセスメモリの製造方法。
JP2006280481A 2006-10-13 2006-10-13 磁気ランダムアクセスメモリ及びその製造方法 Pending JP2008098515A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006280481A JP2008098515A (ja) 2006-10-13 2006-10-13 磁気ランダムアクセスメモリ及びその製造方法
US11/797,530 US7741688B2 (en) 2006-10-13 2007-05-04 Magnetic random access memory and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006280481A JP2008098515A (ja) 2006-10-13 2006-10-13 磁気ランダムアクセスメモリ及びその製造方法

Publications (1)

Publication Number Publication Date
JP2008098515A true JP2008098515A (ja) 2008-04-24

Family

ID=39302929

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006280481A Pending JP2008098515A (ja) 2006-10-13 2006-10-13 磁気ランダムアクセスメモリ及びその製造方法

Country Status (2)

Country Link
US (1) US7741688B2 (ja)
JP (1) JP2008098515A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011258596A (ja) * 2010-06-04 2011-12-22 Hitachi Ltd 磁気抵抗効果素子及び磁気メモリ
JP2012531747A (ja) * 2009-06-24 2012-12-10 ニューヨーク ユニヴァーシティー 電流誘起スピン−運動量移動に基づく高速低電力磁気デバイス
US9450177B2 (en) 2010-03-10 2016-09-20 Tohoku University Magnetoresistive element and magnetic memory

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7919826B2 (en) * 2007-04-24 2011-04-05 Kabushiki Kaisha Toshiba Magnetoresistive element and manufacturing method thereof
US7884433B2 (en) * 2008-10-31 2011-02-08 Magic Technologies, Inc. High density spin-transfer torque MRAM process
KR101215951B1 (ko) * 2011-03-24 2013-01-21 에스케이하이닉스 주식회사 반도체 메모리 및 그 형성방법
KR20130034260A (ko) * 2011-09-28 2013-04-05 에스케이하이닉스 주식회사 반도체 장치의 제조방법
KR101881931B1 (ko) * 2011-12-05 2018-07-27 삼성전자주식회사 3차원 구조의 자유 자성층을 포함하는 자기 메모리 소자
KR101909201B1 (ko) * 2012-05-18 2018-10-17 삼성전자 주식회사 자기저항요소 및 이를 포함하는 메모리소자
US8524511B1 (en) 2012-08-10 2013-09-03 Headway Technologies, Inc. Method to connect a magnetic device to a CMOS transistor
CN104576919B (zh) * 2013-10-18 2017-05-17 中芯国际集成电路制造(上海)有限公司 一种磁隧道结、其制造方法及含磁隧道结的存储单元
US9852835B2 (en) * 2014-07-17 2017-12-26 University of Pittsburgh—of the Commonwealth System of Higher Education Oxide interface displaying electronically controllable ferromagnetism
KR102454690B1 (ko) * 2021-05-27 2022-10-14 재단법인대구경북과학기술원 자성 다층 박막 및 그 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004259913A (ja) * 2003-02-26 2004-09-16 Sony Corp 環状体の製造方法および磁気記憶装置およびその製造方法
JP2005223158A (ja) * 2004-02-05 2005-08-18 Nippon Telegr & Teleph Corp <Ntt> トンネル接合体およびトンネル接合体を用いたメモリ

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001084758A (ja) 1999-09-17 2001-03-30 Fujitsu Ltd 強磁性トンネル接合ランダムアクセスメモリ、スピンバルブランダムアクセスメモリ、単一強磁性膜ランダムアクセスメモリ、およびこれらをつかったメモリセルアレイ
JP2003174149A (ja) * 2001-12-07 2003-06-20 Mitsubishi Electric Corp 磁気抵抗記憶素子および磁気ランダムアクセスメモリ装置
JP3661652B2 (ja) * 2002-02-15 2005-06-15 ソニー株式会社 磁気抵抗効果素子および磁気メモリ装置
JP2003273331A (ja) 2002-03-18 2003-09-26 Univ Osaka 磁性メモリ、磁性メモリアレイおよびその製造方法
JP3884312B2 (ja) * 2002-03-28 2007-02-21 株式会社東芝 磁気記憶装置
JP3893456B2 (ja) 2002-10-18 2007-03-14 国立大学法人大阪大学 磁性メモリ及び磁性メモリアレイ
JP3987924B2 (ja) 2002-12-13 2007-10-10 国立大学法人大阪大学 磁性メモリアレイ、磁性メモリアレイの書き込み方法及び磁性メモリアレイの読み出し方法
JP3546238B1 (ja) * 2003-04-23 2004-07-21 学校法人慶應義塾 磁気リングユニット及び磁気メモリ装置
US7120048B2 (en) * 2004-06-21 2006-10-10 Honeywell International Inc. Nonvolatile memory vertical ring bit and write-read structure
US7116575B1 (en) * 2005-03-23 2006-10-03 Honeywell International Inc. Architectures for CPP ring shaped (RS) devices

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004259913A (ja) * 2003-02-26 2004-09-16 Sony Corp 環状体の製造方法および磁気記憶装置およびその製造方法
JP2005223158A (ja) * 2004-02-05 2005-08-18 Nippon Telegr & Teleph Corp <Ntt> トンネル接合体およびトンネル接合体を用いたメモリ

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012531747A (ja) * 2009-06-24 2012-12-10 ニューヨーク ユニヴァーシティー 電流誘起スピン−運動量移動に基づく高速低電力磁気デバイス
JP2014064033A (ja) * 2009-06-24 2014-04-10 New York Univ 電流誘起スピン−運動量移動に基づく高速低電力磁気デバイス
US9450177B2 (en) 2010-03-10 2016-09-20 Tohoku University Magnetoresistive element and magnetic memory
US10804457B2 (en) 2010-03-10 2020-10-13 Tohoku University Magnetoresistive element and magnetic memory
JP2011258596A (ja) * 2010-06-04 2011-12-22 Hitachi Ltd 磁気抵抗効果素子及び磁気メモリ
US8917541B2 (en) 2010-06-04 2014-12-23 Hitachi, Ltd. Magnetoresistance effect element and magnetic memory
US9564152B2 (en) 2010-06-04 2017-02-07 Tohoku University Magnetoresistance effect element and magnetic memory
US10651369B2 (en) 2010-06-04 2020-05-12 Tohoku University Magnetoresistive element and magnetic memory

Also Published As

Publication number Publication date
US7741688B2 (en) 2010-06-22
US20080089118A1 (en) 2008-04-17

Similar Documents

Publication Publication Date Title
US7741688B2 (en) Magnetic random access memory and method of manufacturing the same
JP3583102B2 (ja) 磁気スイッチング素子及び磁気メモリ
US7119410B2 (en) Magneto-resistive effect element and magnetic memory
JP5085703B2 (ja) 磁気記録素子および不揮発性記憶装置
KR100938721B1 (ko) 자기 랜덤 액세스 메모리 및 그 기입 방법
JP3906139B2 (ja) 磁気ランダムアクセスメモリ
JP4575136B2 (ja) 磁気記録素子、磁気記録装置、および情報の記録方法
US8203193B2 (en) Magnetic random access memory and manufacturing method of the same
JP2008098365A (ja) 磁気ランダムアクセスメモリ及びその製造方法
WO2017149874A1 (ja) 磁気抵抗素子及び電子デバイス
JP2010034153A (ja) 磁気ランダムアクセスメモリおよびその書き込み方法
US8592928B2 (en) Magnetic random access memory and method of manufacturing the same
JP4772845B2 (ja) 磁気ランダムアクセスメモリ及びその製造方法
JP2004179183A (ja) 磁気抵抗効果素子および磁気メモリ
JP2008227009A (ja) 磁気ランダムアクセスメモリ、その書き込み方法及びその製造方法
JP2009094104A (ja) 磁気抵抗素子
JP2008218514A (ja) 磁気ランダムアクセスメモリ及びその製造方法
JP2011054873A (ja) 不揮発性メモリ素子の製造方法
JP2008211057A (ja) 磁気ランダムアクセスメモリ
JP2008159613A (ja) 磁気ランダムアクセスメモリ及びその書き込み方法
JP2018032805A (ja) 磁気抵抗素子及び電子デバイス
WO2017169147A1 (ja) 不揮発性メモリ素子および不揮発性メモリ素子の製造方法
JP4091328B2 (ja) 磁気記憶装置
JP2010232447A (ja) 磁気抵抗効果素子および磁気メモリ
JP2006179701A (ja) 磁気ランダムアクセスメモリ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090312

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120517

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120522

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120529

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120925