JP2008227009A - 磁気ランダムアクセスメモリ、その書き込み方法及びその製造方法 - Google Patents

磁気ランダムアクセスメモリ、その書き込み方法及びその製造方法 Download PDF

Info

Publication number
JP2008227009A
JP2008227009A JP2007060693A JP2007060693A JP2008227009A JP 2008227009 A JP2008227009 A JP 2008227009A JP 2007060693 A JP2007060693 A JP 2007060693A JP 2007060693 A JP2007060693 A JP 2007060693A JP 2008227009 A JP2008227009 A JP 2008227009A
Authority
JP
Japan
Prior art keywords
layer
word line
recording layer
insulating film
random access
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007060693A
Other languages
English (en)
Inventor
Keiji Hosoya
啓司 細谷
Toshihiko Nagase
俊彦 永瀬
Yoshiaki Asao
吉昭 浅尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2007060693A priority Critical patent/JP2008227009A/ja
Priority to US12/043,617 priority patent/US7932513B2/en
Publication of JP2008227009A publication Critical patent/JP2008227009A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N59/00—Integrated devices, or assemblies of multiple devices, comprising at least one galvanomagnetic or Hall-effect element covered by groups H10N50/00 - H10N52/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type

Abstract

【課題】セルの微細化を図りつつ、書き込み電流を低減する。
【解決手段】磁気ランダムアクセスメモリは、第１の方向に延在されたビット線ＢＬと、第１の方向と異なる第２の方向に延在されたワード線ＷＬ２と、磁化方向が固定された固定層と磁化方向が反転可能な記録層と固定層及び記録層の間に設けられた非磁性層とを備え、固定層及び記録層の磁化方向は膜面に対して垂直方向である磁気抵抗効果素子ＭＴＪ１と、磁気抵抗効果素子に接するヒーター層ＨＴ１を有し、ビット線に接続され、ワード線と絶縁されてワード線の側面側に配置されたメモリ素子ＭＣ１とを具備する。
【選択図】 図２

Description

本発明は、磁気抵抗効果素子とヒーター層とを有するメモリセルを備えた磁気ランダムアクセスメモリ、その書き込み方法及びその製造方法に関する。
近年、新たな原理により情報を記憶するメモリが数多く提案されているが、そのうちの一つに、トンネル型磁気抵抗（ＴＭＲ：Tunneling Magneto Resistive）効果を利用した磁気ランダムアクセスメモリ（ＭＲＡＭ：Magnetic Random Access Memory）がある。
ＭＲＡＭのメモリセルは、例えば、ＭＴＪ（Magnetic Tunnel Junction）素子とスイッチング素子とを含んで構成されている。ここで、スイッチング素子にＭＯＳＦＥＴを用いた場合のセルサイズは、ＭＴＪ素子の短辺をＦ（Feature size：最小加工寸法）、長辺を２Ｆとすると、１２Ｆ２となり、ＤＲＡＭやフラッシュメモリよりも大きい。そこで、容易軸書き込みのビット線をＭＴＪ素子の下部に配置し、かつ下部電極とこのコンタクトのフリンジをセルファラインで形成する場合がある。この場合、セルサイズは１０Ｆ２と小さくなるが、微細化には不十分であった。
２５６Ｍビットクラスの大容量のＭＲＡＭを実現するには、セル面積を１μｍ２程度以下とし、セルの周辺回路も小さくする必要がある。セル面積を１μｍ２程度以下にするためには、セルの設計ルールのＦを０．１３μｍ程度に微細化することが必要である。セルの周辺回路も小さくし、セルの占有率を０．６程度にするためには、セルの書き込み電流値を１ｍＡ程度以下にすることが必須である。しかし、現在報告されているＭＴＪ素子の書き込み電流値は、セル幅Ｆが０．４μｍ程度の場合に、小さいものでも８〜１０ｍＡ程度である。
尚、この出願の発明に関連する先行技術文献情報としては、次のようなものがある。
Saied Tehrani, "Magneto resistive RAM", 2001 IEDM short course 池田ほか、「ＧｄＦｅ合金垂直磁化膜を用いたＧＭＲ膜およびＴＭＲ膜」、日本応用磁気学会誌 Vol.24, No.4-2, 2000 p.563-566 N.Nisimura,et.al., "Magnetic tunnel junction device with perpendicular magnetization films for high-density magnetic random access memory ", JOURNAL OF APPLIED PHYSICS, VOLUME 91,NUMBER 8, 15 APRIL 2002
本発明は、セルの微細化を図りつつ、書き込み電流を低減することが可能な磁気ランダムアクセスメモリ、その書き込み方法及びその製造方法を提供する。
本発明の第１の視点による磁気ランダムアクセスメモリは、第１の方向に延在されたビット線と、前記第１の方向と異なる第２の方向に延在されたワード線と、磁化方向が固定された固定層と磁化方向が反転可能な記録層と前記固定層及び前記記録層の間に設けられた非磁性層とを備え、前記固定層及び前記記録層の前記磁化方向は膜面に対して垂直方向である磁気抵抗効果素子と、前記磁気抵抗効果素子に接するヒーター層とを有し、前記ビット線に接続され、前記ワード線と絶縁されて前記ワード線の側面側に配置されたメモリ素子とを具備する。
本発明の第２の視点による磁気ランダムアクセスメモリの書き込み方法は、第１の方向に延在されたビット線と、前記第１の方向と異なる第２の方向に延在されたワード線と、磁化方向が固定された固定層と磁化方向が反転可能な記録層と前記固定層及び前記記録層の間に設けられた非磁性層とを備え、前記固定層及び前記記録層の前記磁化方向は膜面に対して垂直方向である磁気抵抗効果素子と、前記磁気抵抗効果素子に接するヒーター層とを有し、前記ビット線に接続され、前記ワード線と絶縁されて前記ワード線の側面側に配置されたメモリ素子とを備え、前記メモリ素子に第１の書き込み電流を流すことで前記ヒーター層を加熱し、前記ヒーター層の熱で前記磁気抵抗効果素子を加熱することで前記磁気抵抗効果素子の磁化反転閾値を下げる第１のステップと、前記ワード線に第２の書き込み電流を流し、前記第２の書き込み電流により発生した磁場で前記記録層の前記磁化方向を反転させる第２のステップとを具備する。
本発明の第３の視点による磁気ランダムアクセスメモリの製造方法は、第１の層間絶縁膜を形成する工程と、前記第１の層間絶縁膜内にコンタクトを形成する工程と、前記第１の層間絶縁膜上に第１及び第２のワード線を形成する工程と、前記第１及び第２のワード線の周囲に第２の層間絶縁膜を堆積する工程と、前記第１及び第２のワード線間の前記第２の層間絶縁膜を除去し、前記コンタクトを露出する溝を形成する工程と、前記溝内に磁気抵抗効果素子とヒーター層とを有するメモリ素子を形成する工程と、前記メモリ素子に接続するビット線を形成する工程とを具備する。
本発明によれば、セルの微細化を図りつつ、書き込み電流を低減することが可能な磁気ランダムアクセスメモリ、その書き込み方法及びその製造方法を提供できる。
本発明の実施の形態を以下に図面を参照して説明する。この説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。
［１］第１の実施形態
［１−１］構造
図１は、本発明の第１の実施形態に係る磁気ランダムアクセスメモリの平面図を示す。図２は、図１のＩＩ−ＩＩ線に沿った断面図を示す。以下に、第１の実施形態に係る磁気ランダムアクセスメモリについて説明する。ここでは、特に、メモリ素子ＭＣ１及びワード線ＷＬ２を例に挙げて説明する。
図１及び図２に示すように、Ｘ方向にビット線ＢＬが延在され、Ｙ方向（例えばＸ方向と交差する方向）にワード線ＷＬ１、ＷＬ２、ＷＬ３が延在されている。ワード線ＷＬ１、ＷＬ２、ＷＬ３は、互いに離間して平行に延在している。ワード線ＷＬ１、ＷＬ２、ＷＬ３には、例えばＡｌＣｕ、Ｃｕなどの低抵抗メタル材料が使われている。
ビット線ＢＬには、複数のメモリ素子ＭＣ１、ＭＣ２が接続されている。メモリ素子ＭＣ１はワード線ＷＬ１、ＷＬ２に挟まれ、メモリ素子ＭＣ２はワード線ＷＬ２、ＷＬ３に挟まれている。
メモリ素子ＭＣ１は、ＭＴＪ素子ＭＴＪ１とヒーター層ＨＴ１とを有する。ＭＴＪ素子ＭＴＪ１及びヒーター層ＨＴ１は、互いに直接接した積層構造となっている。メモリ素子ＭＣ１の側面側には、ワード線ＷＬ１、ＷＬ２がそれぞれ配置されている。
本例では、ヒーター層ＨＴ１上にＭＴＪ素子ＭＴＪ１が積層されている。このため、ＭＴＪ素子ＭＴＪ１は、ビット線コンタクトＢＣを介してビット線ＢＬに接続されている。一方、ヒーター層ＨＴ１はコンタクト２６、２２を介してトランジスタ（例えばＭＯＳＦＥＴ）Ｔｒ１に接続されている。
ヒーター層ＨＴ１は、コンタクト２６上だけでなく、溝２４の側面にも形成されている。従って、ヒーター層ＨＴ１の断面は、凹形状になっている。この凹形状は、例えば、底面よりも開口が広がっている。ＭＴＪ素子ＭＴＪ１は、ヒーター層ＨＴ１の凹部内を埋め込むように形成されている。ＭＴＪ素子ＭＴＪ１の断面は、例えば、底面から上面に向かって太くなる逆台形型である。尚、ヒーター層ＨＴ１とＭＴＪ素子ＭＴＪ１の積層順は逆でもよく、この場合、ＭＴＪ素子ＭＴＪ１の断面が凹形状となり、ヒーター層ＨＴ１が逆台形型になる。ＭＴＪ素子ＭＴＪ１又はヒーター層ＨＴ１の断面は、加工の利便性からやや逆台形型になっていることが望ましいが、例えば長方形であってもよい。
コンタクト２６は、ワード線ＷＬ１、ＷＬ２間の溝２４の下部を埋め込むように形成されている。例えば、ワード線ＷＬ１、ＷＬ２の断面は底面から上面に向かって細くなる台形型であるのに対し、コンタクト２６の断面は底面から上面に向かって太くなる逆台形型になっている。尚、コンタクト２６及びワード線ＷＬ１、ＷＬ２の断面は、加工の利便性からやや台形型になっていることが望ましいが、例えば長方形であってもよい。コンタクト２６は、導電材で形成してもよいし、軟磁性材で形成してもよい。後者の場合、ヨーク効果を高めることができる。
ワード線ＷＬ２の下面には下部ヨーク（Yoke）層ＹＫ−Ｌ２が形成され、ワード線ＷＬ２の上面には上部ヨーク層ＹＫ−Ａ２が形成されている。これらヨーク層ＹＫ−Ｌ２、ＹＫ−Ａ２は、ワード線ＷＬ２が発生する磁界を収束させるために、例えばＮｉＦｅなどの軟磁性材料で形成されている。本例において、ヨーク層は、ワード線ＷＬ２の上面及び下面のみに形成し、ワード線ＷＬ２の側面に形成していない。これは、磁場をワード線ＷＬ中に閉じ込めないためと、軟磁性体からなるコンタクト２６自体がヨーク層の一部としての役割を兼ねて全体として閉磁路を形成し、ＭＴＪ素子への磁場印加効率を最大限高めるためである。
下部ヨーク層ＹＫ−Ｌ２下には下部絶縁膜ＬＩ２が形成され、上部ヨーク層ＹＫ−Ａ２上には上部絶縁膜ＴＩ２が形成されている。下部絶縁膜ＬＩ２、下部ヨーク層ＹＫ−Ｌ２、ワード線ＷＬ２、上部ヨーク層ＹＫ−Ａ２及び上部絶縁膜ＴＩ２からなる積層構造の側面には、側壁絶縁膜ＳＷ２ａ、ＳＷ２ｂがそれぞれ形成されている。
ワード線ＷＬ１のメモリ素子ＭＣ１と対向する側壁絶縁膜ＳＷ１ｂとワード線ＷＬ２のメモリ素子ＭＣ１と対向する側壁絶縁膜ＳＷ２ａとは、ワード線ＷＬ１、ＷＬ２間のコンタクト２６及びメモリ素子ＭＣ１（本例の場合はヒーター層ＨＴ１）と直接接している。メモリ素子ＭＣ１は、側壁絶縁膜ＳＷ１ｂ、ＳＷ２ａによって、ワード線ＷＬ１、ＷＬ２と絶縁されている。
上部絶縁膜ＴＩ２の膜厚Ａは、側壁絶縁膜ＳＷ２ａ、ＳＷ２ｂの膜厚Ｂよりも厚いことが望ましい。これは、溝２４を形成するためのエッチングによりワード線ＷＬ２及び上部ヨーク層ＹＫ−Ａ２の上端部等が削れることを、上部絶縁膜ＴＩ２で十分に防止するためである。
上部絶縁膜ＴＩ２の膜厚Ａと側壁絶縁膜ＳＷ２ａ、ＳＷ２ｂの膜厚Ｂとの関係は、例えば、Ａ×１／３≦Ｂ≦Ａ×１／２を満たすことが望ましい。ここで、下限値は、主に溝２４の形成時のエッチング選択比と絶縁耐圧とに基づいて規定される。上限値は、溝２４の形成時のエッチングの際、溝２４の最低限の幅（特に溝２４のサイドの幅）が確保できるように規定される。
側壁絶縁膜ＳＷ２ａ、ＳＷ２ｂの膜厚は、例えば１０ｎｍから５０ｎｍ程度である。この側壁絶縁膜ＳＷ２ａ、ＳＷ２ｂの膜厚は、エッチング時のダメージ吸収と絶縁耐圧により調整される。
上部絶縁膜ＴＩ２と側壁絶縁膜ＳＷ２ａ、ＳＷ２ｂとは、プロセスの容易上、同じ材料が望ましい。
下部絶縁膜ＬＩ１、下部ヨーク層ＹＫ−Ｌ１、ワード線ＷＬ１、上部ヨーク層ＹＫ−Ａ１及び上部絶縁膜ＴＩ１からなる第１の積層部、下部絶縁膜ＬＩ２、下部ヨーク層ＹＫ−Ｌ２、ワード線ＷＬ２、上部ヨーク層ＹＫ−Ａ２及び上部絶縁膜ＴＩ２からなる第２の積層部、下部絶縁膜ＬＩ３、下部ヨーク層ＹＫ−Ｌ３、ワード線ＷＬ３、上部ヨーク層ＹＫ−Ａ３及び上部絶縁膜ＴＩ３からなる第３の積層部は、同一の層間絶縁膜２１上に配置されている。
上記第１乃至第３の積層部は、２つのメモリ素子ＭＣ１、ＭＣ２に対応して配置されている。第１の積層部のメモリ素子ＭＣ１と反対側の側面及び第３の積層部のメモリ素子ＭＣ２と反対側の側面には、メモリ素子は存在せず、層間絶縁膜２３が埋め込まれている。この層間絶縁膜２３の上面は、第１乃至第３の積層部の上部絶縁膜ＴＩ１、ＴＩ２、ＴＩ３、ＭＴＪ素子ＭＴＪ１、ＭＴＪ２の上面と一致している。
尚、軟磁性材料の相互拡散による悪影響を防ぐために、ＴａやＴａＮなどのバリアメタル膜をヨーク層に接して形成してもよい。具体的には、ワード線ＷＬ２と下部ヨーク層ＹＫ−Ｌ２との間にバリアメタル膜を設け、ワード線ＷＬ２と上部ヨーク層ＹＫ−Ａ２との間にバリアメタル膜を設けてもよい。また、下部ヨーク層ＹＫ−Ｌ２と下部絶縁膜ＬＩ２との間にバリアメタル膜を設け、上部ヨーク層ＹＫ−Ａ２と上部絶縁膜ＴＩ２との間にバリアメタル膜を設けてもよい。
［１−２］製造方法
図３Ａ乃至図３Ｆは、本発明の第１の実施形態に係る磁気ランダムアクセスメモリの製造工程の断面図を示す。以下に、第１の実施形態に係る磁気ランダムアクセスメモリの製造方法について説明する。
まず、図３Ａに示すように、通常のＬＳＩプロセスを用いて、不純物がドープされたシリコン基板（図示せず）上にトランジスタ（図示せず）が形成される。次に、トランジスタ上に層間絶縁膜２１が堆積され、平坦化される。この層間絶縁膜２１としては、ＢＰＳＧ（Boron Phosphorous Silicate Glass）やＴＥＯＳ（Tetra Ethyl Ortho Silicate）を用いたＳｉＯ２膜が挙げられる。次に、通常のＲＩＥ（Reactive Ion Etching）プロセスを用いて、トランジスタのソース／ドレインを露出するコンタクトホールが層間絶縁膜２１内に形成される。次に、コンタクトホール内にＴｉやＴｉＮなどのバリアメタル膜（図示せず）が形成され、このバリアメタル膜上にＣＶＤ（Chemical Vapor Deposition）などでＷからなる導電材料が充填される。その後、バリアメタル膜及び導電材料が平坦化され、層間絶縁膜２１が露出される。これにより、トランジスタのソース／ドレインに接続するコンタクト２２が形成される。
次に、図３Ｂに示すように、層間絶縁膜２１及びコンタクト２２上に下部絶縁膜ＬＩ、下部ヨーク層ＹＫ−Ｌ、ワード線材料ＷＬ、上部ヨーク層ＹＫ−Ａ、上部絶縁膜ＴＩが順に堆積される。下部絶縁膜ＬＩ／下部ヨーク層ＹＫ−Ｌ／ワード線材料ＷＬ／上部ヨーク層ＹＫ−Ａ／上部絶縁膜ＴＩの積層材料としては、例えば、ＳｉＯｘ／ＮｉＦｅ／ＡｌＣｕ／ＮｉＦｅ／ＳｉＯｘなどが挙げられる。
次に、通常のリソグラフィープロセスにより、上部絶縁膜ＴＩ上にワード線パタン用のレジストが形成（図示せず）され、このレジストを用いて直接又はハードマスク転写によってＲＩＥなどのエッチング技術を用いて積層材料が加工される。これにより、ワード線ＷＬ１、ＷＬ２、ＷＬ３の積層部が形成される。
次に、上部絶縁膜ＴＩ１、ＴＩ２、ＴＩ３、層間絶縁膜２１及びコンタクト２２上に例えばＳｉＯｘやＳｉＮなどの側壁絶縁膜ＳＷが堆積される。その後、ワード線ＷＬ１、ＷＬ２、ＷＬ３の積層部の側面のみに側壁絶縁膜ＳＷ１ａ、ＳＷ１ｂ、ＳＷ２ａ、ＳＷ２ｂ、ＳＷ３ａ、ＳＷ３ｂが残るように除去される。
尚、ワード線ＷＬの材料としてＳｉＯｘの変わりにＳｉＮやＳｉＯｘ／ＳｉＮなどの積層膜でもよい。ＮｉＦｅとＳｉＯｘ、ＡｌＣｕの間にＴａやＴａＮなどのバリアメタルを挿入してもよい。ＡｌＣｕの替わりにＣｕやＤｏｐｅｄ−ｐｏｌｙ−Ｓｉ、ＷＳｉなどの合金材料を用いてもよい。
次に、図３Ｃに示すように、プラズマＣＶＤ法やＨＤＰ法により、上部絶縁膜ＴＩ１、ＴＩ２、ＴＩ３、層間絶縁膜２１及びコンタクト２２上にＳｉＯｘ膜等からなる層間絶縁膜２３が堆積される。その後、ＣＭＰ（Chemical Mechanical Polish）やエッチバック法により層間絶縁膜２３を平坦化し、上部絶縁膜ＴＩ１、ＴＩ２、ＴＩ３を露出させる。
次に、図３Ｄに示すように、フォトリソグラフィによってセル形成部のみを露出させたフォトレジストマスク（図示せず）が形成され、このマスクを用いて層間絶縁膜２３がＲＩＥなどの異方性エッチングで除去される。これにより、コンタクト２２を露出する溝２４が形成される。
次に、図３Ｅに示すように、全面にコンタクト材２５が堆積され、このコンタクト材２５で溝２４内が埋め込まれる。このコンタクト材２５としては、Ｄｏｐｅｄ−Ｐｏｌｙ−Ｓｉの導電材料、Ｔａ、ＴｉＮなどの金属材料、ＮｉＦｅなどの導電性軟磁性材料が挙げられる。
次に、図３Ｆに示すように、ＣＭＰとＲＩＥなどの異方性エッチング技術によりコンタクト材２５をエッチバックし、ワード線ＷＬ１、ＷＬ２、ＷＬ３の所望の高さに加工されたコンタクト２６が形成される。続いて、コンタクト２６、上部絶縁膜ＴＩ１、ＴＩ２、ＴＩ３及び層間絶縁膜２３上にＭＴＪ材料ＭＴＪ及びヒーター材料ＨＴが堆積される。
ここで、ＭＴＪ材料ＭＴＪとしては、記録層は例えばＮｉＦｅなどの軟磁性材料を用い、トンネルバリア層は例えばＡｌＯｘなどの絶縁材料を用い、固定層は例えばＰｔＭｎなどの反強磁性層上にＣｏＦｅ等の軟磁性材料やＣｏＦｅ／Ｒｕ／ＣｏＦｅなどの軟磁性／非磁性／軟磁性の積層フェリ構造を用いて形成される。
次に、図２に示すように、ＣＭＰ法を用いて、上部絶縁膜ＴＩ１、ＴＩ２、ＴＩ３及び層間絶縁膜２３上のＭＴＪ材料ＭＴＪ、ヒーター材料ＨＴが除去される。これにより、溝２４内のみにメモリ素子ＭＣ１、ＭＣ２が形成される。
次に、メモリ素子ＭＣ１、ＭＣ２、上部絶縁膜ＴＩ１、ＴＩ２、ＴＩ３及び層間絶縁膜２３上に層間絶縁膜２７が堆積され、平坦化される。次に、通常のリソグラフィー法とＲＩＥ技術を用いて層間絶縁膜２７内にコンタクトホールが形成される。次に、コンタクトホール内及び層間絶縁膜２７上にバリアメタル膜（図示せず）及びメタル材料が堆積され、平坦化される。これにより、ビット線コンタクトＢＣが形成される。次に、ビット線コンタクトＢＣ及び層間絶縁膜２７上にメタル材料が堆積され、このメタル材料が通常のリソグラフィー法とＲＩＥ技術を用いて加工される。これにより、ビット線ＢＬが形成される。ビット線ＢＬのメタル材料としては、例えば、ＡｌＣｕやＴｉ／ＡｌＣｕ／Ｔｉなどが挙げられる。
［１−３］メモリ素子
図４は、本発明の第１の実施形態に係るメモリ素子の模式的な断面図を示す。図５（ａ）及び（ｂ）は、本発明の第１の実施形態に係る“０”、“１”状態のＭＴＪ素子の模式的な断面図を示す。以下に、第１の実施形態に係るメモリ素子について説明する。
図４に示すように、メモリ素子ＭＣは、ＭＴＪ素子ＭＴＪとヒーター層ＨＴとを有している。ＭＴＪ素子ＭＴＪとヒーター層ＨＴは直接接していることが望ましい。さらに、熱効率を高めるために、ヒーター層ＴＨは記録層１３と直接接していることが望ましい。
ＭＴＪ素子ＭＴＪは、磁化方向が固定された固定層（ピン層）１１と、磁化方向が反転可能な記録層（フリー層）１３と、固定層１１及び記録層１３間に配置された非磁性層（トンネルバリア層）１２とを有する。固定層１１及び記録層１３の磁化方向は、膜面に対して垂直方向を向いている、いわゆる垂直磁化型のＭＴＪ素子である。
図５（ａ）に示すように、ＭＴＪ素子ＭＴＪの固定層１１及び記録層１３の磁化方向が平行（同じ向き）となった場合、非磁性層１２のトンネル抵抗は最も低くなる。この状態を、例えば“０”状態とする。一方、図５（ｂ）に示すように、ＭＴＪ素子ＭＴＪの固定層１１及び記録層１３の磁化方向が反平行（逆向き）となった場合、非磁性層１２のトンネル抵抗は最も高くなる。この状態を、例えば“１”状態とする。
［１−４］書き込み動作
図６及び図７は、本発明の第１の実施形態に係る書き込み動作の原理を説明するための図を示す。以下に、メモリ素子ＭＣ１を選択した場合を例に挙げ、熱アシスト書き込み動作について説明する。
まず、選択されたメモリ素子ＭＣ１に対応する一対のビット線ＢＬと書き込みワード線ＷＬ２がデコーダなどを介して選択される。一方、図示はされていないが、この選択されたビット線ＢＬに対応した読み出しワード線が例えばセル選択用のトランジスタＴｒ１のゲート電極につながっており、書き込みワード線ＷＬ２に対応して読み出しワード線もデコーダなどを介して選択される。そして、次の第１及び第２のステップが行われる。尚、第１及び第２のステップの順序は、第１のステップを先に始めた後に第２のステップを行ってもよいし、第２のステップを先に始めた後に第１のステップを行ってもよいし、第１及び第２のステップを同時に始めてもよい。
第１のステップとして、選択されたメモリ素子ＭＣ１に対応するワード線ＷＬ２に書き込み電流Ｉ１を流す。ここで、ワード線ＷＬ２にはヨーク層ＹＫ−Ａ２、ＹＫ−Ｌ２が設けられているため、このワード線ＷＬ２を取り囲む磁気的な閉ループが形成される。このため、収束された電流磁場Ｈがメモリ素子ＭＣ１に印加される。
第２のステップとして、選択されたビット線ＢＬから選択されたトランジスタＴｒ１のチャネルを介してシンク側（図示せず）にビット線電流Ｉ２を流す。このビット線電流Ｉ２がヒーター層ＨＴ１を加熱し、このヒーター層ＨＴ１の熱により近接するＭＴＪ素子ＭＴＪ１の記録層が加熱される。その結果、ＭＴＪ素子ＭＴＪ１の保持力が低下する。
上記第１及び第２のステップの書き込み動作において、第１のステップにおける電流磁場Ｈは、書き込みワード線ＷＬ２の右側の非選択のメモリ素子ＭＣ２などにも印加される。しかし、選択されたメモリ素子ＭＣ１はビット線電流Ｉ２によって保持力が低下しているのに対して、非選択のメモリ素子ＭＣ２や、異なるビット線に接続されたその他のメモリ素子にはビット線電流Ｉ２が流れていないため保持力は低下していない。このため、保持力が低下した記録層の磁化のみが反転するような値を書き込み電流Ｉ１に予め設定しておくことで、選択セルのみに磁化反転を起こすことができるようになる。
以上のように、選択されたメモリ素子ＭＣ１にビット線電流Ｉ２を流し、ヒーター層ＨＴ１の熱により磁化反転閾値を下げることで、所定値の書き込み電流Ｉ１による磁場Ｈで選択セルのみにデータを書き込むことが可能となる。
但し、固定層及び記録層の磁化方向は、膜面に対して垂直方向を向くことが望ましい。つまり、書き込み電流Ｉ１による磁場Ｈが磁化方向に対して平行又は反平行に印加されるようにする。
セルに書き込むデータの“０”、“１”の選択は、書き込みワード線ＷＬ２に流す電流Ｉ１の向きを変え、垂直な磁化方向を有する記録層に印加される磁場Ｈの方向を反転させることによって選択することが可能となる。つまり、“０”、“１”の一方のデータを書き込む場合は、図６に示すように、ワード線ＷＬ２に紙面奥方向に電流Ｉ１を流すことで、時計回りの磁場Ｈを発生させ、メモリ素子ＭＣ１の記録層に上向きの磁場を印加する。一方、“０”、“１”の他方のデータを書き込む場合は、図７に示すように、ワード線ＷＬ２に紙面手前方向に電流Ｉ１を流すことで、反時計回りの磁場Ｈを発生させ、メモリ素子ＭＣ１の記録層に下向きの磁場を印加する。
尚、ビット線電流Ｉ２の流す方向は、ビット線ＢＬからトランジスタＴｒ１へ向かう方向に限定されず、トランジスタＴｒ１からビット線ＢＬへ向かう方向に流してもよい。
［１−５］読み出し動作
本発明の第１の実施形態に係る磁気ランダムアクセスメモリの読み出し動作では、磁気抵抗（Magneto Resistive）効果を利用する。
選択セルに対応したビット線ＢＬと、読み出しワード線を選択し、読み出し用の選択トランジスタＴｒをオン状態にする。そして、ビット線ＢＬとソース線に電圧を印加することによってＭＴＪ素子ＭＴＪに読み出し電流を流す。この読み出し電流に基づいてＭＴＪ素子ＭＴＪの抵抗値を読み出し、センスアンプを介した増幅動作によって、“０”、“１”の記録状態を判別する。
尚、読み出し動作時は、定電圧を印加して電流値を読み出してもよいし、定電流を印加して電圧値を読み出してもよい。
［１−６］ＭＴＪ素子
本実施形態の熱アシスト書き込み方式を採用する場合には、ＭＴＪ素子に関して、第１に、熱アシストを加えた場合の保磁力とそれを加えない場合の保磁力との比ができるだけ大きく、第２に、特定温度を境にして急激に保磁力が変化する、というような特性を持たせることが望ましい。これは、熱アシストされた隣接ビット線からの熱伝導による温度上昇と、熱アシスト書き込みを行ったビット線の冷却過程における熱擾乱耐性を確保するためである。
以下では、そのような特性を実現するための技術について説明する。
ＭＴＪ素子の基本構造は、固定層１１及び記録層１３によりトンネルバリア層（絶縁層）１２を挟み込んだ構造である。
ここで、まず、高保磁力を有する磁性材料を用いて固定層１１を構成し、かつ、書き込み時の保磁力が固定層１１の保持力よりも小さくなるような磁性材料を用いて記録層１３を構成する。
尚、記録層１３に関しては、熱アシストを加えた場合の保磁力とそれを加えない場合の保磁力との比を大きくするために、複数の磁性材料から構成するようにしてもよい。
次に、特定温度を境にして保磁力が急激に変化する特性を実現するために、記録層１３に隣接して機能層５０なるものを新たに設けてもよい。
図８（ａ）に示すように、機能層５０は、トンネルバリア層１２と記録層１３との間に配置してもよい。図８（ｂ）に示すように、機能層５０は、記録層１３のトンネルバリア層１２側ではない側の面上に配置した方がより好ましい。機能層５０は、記録層１３とヒーター層ＨＴとの間に配置することが望ましい。
機能層５０としては、例えば、特定温度Ｔｆを境にして、常磁性から強磁性、又は、反強磁性から強磁性へと、その性質が変化する材料を用いる。
ここで、特定温度Ｔｆは、常温Ｔｎよりも高く、かつ、常温Ｔｎに対して十分なマージンを確保できている必要がある。また、特定温度Ｔｆは、書き込み時におけるＭＴＪ素子の温度、即ち、記録温度Ｔｗよりも低く、かつ、記録温度Ｔｗに対して十分なマージンを確保できている必要がある。
例えば、反強磁性−強磁性転移を示す材料としては、Ｆｅ−Ｒｈ、Ｆｅ−ＲｈにＣｏ、Ｎｉ、Ｐｄ、Ｐｔ、Ｉｒなどの添加物を添加した合金、Ｍｎ−Ｒｈ、Ｍｎ−Ｃｒ−Ｓｂ、Ｍｎ−Ｖ−Ｓｂ、Ｍｎ−Ｃｏ−Ｓｂ、Ｍｎ−Ｃｕ−Ｓｂ、Ｍｎ−Ｚｎ−Ｓｂ、Ｍｎ−Ｇｅ−Ｓｂ、Ｍｎ−Ａｓ−Ｓｂなどがある。これらの材料のうちから、記録温度Ｔｗとの相性がよい最適な材料を選択する。
また、機能層５０として、常温付近に補償温度（補償点）Ｔｃｏｍｐを有するフェリ磁性体を用いてもよい。フェリ磁性を示す材料として、フェリ磁性体を薄膜化したものを用いてもよい。このような材料としては、例えば、Ｔｂ−Ｆｅ、Ｔｂ−Ｆｅ−Ｃｏ、Ｔｂ−Ｃｏ、Ｇｄ−Ｔｂ−Ｆｅ−Ｃｏ、Ｇｄ−Ｄｙ−Ｆｅ−Ｃｏ、Ｎｄ−Ｆｅ−Ｃｏ、Ｎｄ−Ｔｂ−Ｆｅ−Ｃｏなどのアモルファス希土類−遷移金属合金薄膜や、ＣｒＰｔ３のような規則合金などがある。
また、ＭＦｅ２Ｏ４（Ｍは、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｏ、Ｍｇ、Ｚｎ、Ｃｄのうちの１つ）、ＬｉＦｅ５Ｏ８などのフェライトや、多元系フェライトなどもフェリ磁性体となることが知られている。これらのうちから、常温付近に補償点を有するものを、本発明の例に用いられる機能層５０（フェリ磁性体）として適用する。
機能層５０は、記録層１３に接触して形成される。そこで、機能層５０と記録層１３との強磁性交換結合は、例えば、真空中において、スパッタ法により両者を連続して形成することにより実現できる。
本発明の例によれば、書き込み時に、選択されたＭＴＪ素子の記録層１３の温度を熱アシストにより記録温度Ｔｗまで上昇させ、一時的に記録層１３の保磁力（磁気異方性エネルギー）を減少させる。非選択のＭＴＪ素子については、誤書き込みを防止するために、常温Ｔｎを維持し、記録層１３の保磁力を高い値のままにする。
書き込み時以外においては、熱揺らぎによるＭＴＪ素子の劣化を防ぐために、ＭＴＪ素子を常温Ｔｎに維持し、高い保磁力を確保する。
［Ａ］高い保磁力を持つ磁性材料は、１×１０６ｅｒｇ／ｃｃ以上の高い磁気異方性エネルギー密度を持つ材料により構成される。
以下、その材料例について説明する。
（１）例１
「Ｆｅ（鉄）、Ｃｏ（コバルト）、Ｎｉ（ニッケル）のうちの少なくとも１つと、Ｃｒ（クロム）、Ｐｔ（白金）、Ｐｄ（パラジウム）のうちの少なくとも１つとを含む合金からなるもの」
規則合金としては、Ｆｅ（５０）Ｐｔ（５０）、Ｆｅ（５０）Ｐｄ（５０）、Ｃｏ（５０）Ｐｔ（５０）などがある。不規則合金としては、ＣｏＣｒ合金、ＣｏＰｔ合金、ＣｏＣｒＰｔ合金、ＣｏＣｒＰｔＴａ合金、ＣｏＣｒＮｂ合金などがある。
（２）例２
「Ｆｅ、Ｃｏ、Ｎｉのうちの少なくとも１つ又はこれらのうちの１つを含む合金と、Ｐｄ、Ｐｔのうちの１つ又はこれらのうちの１つを含む合金とが、交互に積層された構造を持つもの」
例えば、Ｃｏ／Ｐｔ人工格子、Ｃｏ／Ｐｄ人工格子、ＣｏＣｒ／Ｐｔ人工格子などがある。Ｃｏ／Ｐｔ人工格子を使用した場合及びＣｏ／Ｐｄ人工格子を使用した場合においては、抵抗変化率（ＭＲ比）は、約４０％、という大きな値を実現できる。
（３）例３
「希土類金属のうちの少なくとも１つ、例えば、Ｔｂ（テルビウム）、Ｄｙ（ジスプロシウム）、又は、Ｇｄ（ガドリニウム）と、遷移金属のうちの少なくとも１つとからなるアモルファス合金」
例えば、ＴｂＦｅ、ＴｂＣｏ、ＴｂＦｅＣｏ、ＤｙＴｂＦｅＣｏ、ＧｄＴｂＣｏなどがある。
［Ｂ］記録層１３は、上述のような高い保磁力を持つ磁性材料から構成することもできるし、組成比の調整、不純物の添加、厚さの調整などを行って、上述のような高い保磁力を持つ磁性材料よりも磁気異方性エネルギー密度が小さい磁性材料から構成してもよい。
以下、その材料例について説明する。
（１）例１
「Ｆｅ、Ｃｏ、Ｎｉのうちの少なくとも１つと、Ｃｒ、Ｐｔ、Ｐｄのうちの少なくとも１つとを含む合金に、不純物を添加したもの」
規則合金としては、Ｆｅ（５０）Ｐｔ（５０）、Ｆｅ（５０）Ｐｄ（５０）、又は、Ｃｏ（５０）Ｐｔ（５０）に、Ｃｕ、Ｃｒ、Ａｇなどの不純物を加えて磁気異方性エネルギー密度を低下させたものなどがある。不規則合金としては、ＣｏＣｒ合金、ＣｏＰｔ合金、ＣｏＣｒＰｔ合金、ＣｏＣｒＰｔＴａ合金、又は、ＣｏＣｒＮｂ合金について、非磁性元素の割合を増加させて磁気異方性エネルギー密度を低下させたものなどがある。
（２）例２
「Ｆｅ、Ｃｏ、Ｎｉのうちの少なくとも１つ又はこれらのうちの１つを含む合金と、Ｐｄ、Ｐｔのうちの１つ又はこれらのうちの１つを含む合金とが、交互に積層された構造を持つものであって、前者の元素若しくは合金からなる層の厚さ、又は、後者の元素若しくは合金からなる層の厚さを調整したもの」
Ｆｅ、Ｃｏ、Ｎｉのうちの少なくとも１つ又はこれらのうちの１つを含む合金についての厚さの最適値と、Ｐｄ、Ｐｔのうちの１つ又はこれらのうちの１つを含む合金についての厚さの最適値とが存在し、厚さがこれら最適値から離れるに従い、磁気異方性エネルギー密度は、次第に低下する。
（３）例３
「希土類金属のうちの少なくとも１つ、例えば、Ｔｂ（テルビウム）、Ｄｙ（ジスプロシウム）、又は、Ｇｄ（ガドリニウム）と、遷移金属のうちの少なくとも１つとからなるアモルファス合金の組成比を調整したもの」
例えば、ＴｂＦｅ、ＴｂＣｏ、ＴｂＦｅＣｏ、ＤｙＴｂＦｅＣｏ、ＧｄＴｂＣｏなどのアモルファス合金の組成比を調整し、磁気異方性エネルギー密度を小さくしたものがある。
［Ｃ］ヨーク材（軟磁性材料）上にＭＴＪ素子を形成する場合、ヨーク材とＭＴＪ素子との間には、原子の拡散防止機能及び両者を交換結合させない機能を持つバッファ層、例えば、Ｔａ、ＴｉＮ、ＴａＮなどからなる導電層が形成される。
記録層１３として、例えば、Ｃｏ／Ｐｔ人工格子を用いる場合、ＣｏとＰｔの厚さを調節することにより、ＭＴＪ素子の保磁力を調節できる。
機能層５０としては、結晶構造に左右されないＲＥ−ＴＭアモルファス合金を用いることができる。ここで、温度の上昇に伴い、保磁力が小さくなるように、ＲＥ−ＴＥアモルファス合金の組成を調整すれば、ＲＥ−ＴＥアモルファス合金に記録層１３としての機能を持たせることもできる。この場合、ＭＲ比を大きくするために、トンネルバリア層１２と強磁性層（記録層１３及び固定層１１）との界面に、Ｃｏ、Ｆｅ、Ｎｉ、又は、これらの合金を配置する。
固定層１１として、例えば、ＦｅＰｔ、ＣｏＰｔなどの規則合金を用いる場合、垂直磁気異方性を発生させるためには、ｆｃｔ（００１）面を配向させる必要がある。このため、結晶配向制御層として、数ｎｍ程度のＭｇＯからなる極薄下地層を用いることが好ましい。ＭｇＯの他にも、格子定数が０．２８ｎｍ、０．４０ｎｍ、０．５６ｎｍ程度のｆｃｃ構造、ｂｃｃ構造をもつ元素、化合物、例えば、Ｐｔ、Ｐｄ、Ａｇ、Ａｕ、Ａｌ、Ｃｕ、Ｃｒ、Ｆｅ等、あるいはそれらの合金等を用いることができる。ボトムピン構造の場合には、ヨーク材と固定層１１との間に結晶配向制御層を配置すればよい。結晶配向制御層とヨーク材との間には、例えば、Ｔａ、ＴｉＮ、ＴａＮなどからなるバッファ層が配置されていてもよい。トップピン構造の場合には、バリア層にｆｃｃ（１００）面が配向したＭｇＯを用いることが好ましい。この場合、ＭＲが劣化しない程度に上述した結晶配向制御層をさらに積層してもよい。
記録層１３として、ＦｅＰｔ、ＣｏＰｔなどの規則合金を用いる場合にも同様にｆｃｔ（００１）面を配向させる必要がある。トップピン（ボトムフリー）構造の場合には、ヨーク材と固定層１１との間に結晶配向制御層を配置すればよい。結晶配向制御層とヨーク材との間には、例えば、Ｔａ、ＴｉＮ、ＴａＮなどからなるバッファ層が配置されていてもよい。ボトムピン（トップフリー）構造の場合には、バリア層にｆｃｃ（１００）面が配向したＭｇＯを用いることが好ましい。この場合、ＭＲが劣化しない程度に上述した結晶配向制御層をさらに積層してもよい。
記録層１３として、例えば、ＦｅＰｔ、ＣｏＰｔなどの規則合金を用いる場合、記録層１３に付加する機能層５０には、（００１）面の格子定数が記録層１３のそれに近いＦｅＲｈを用いる。
記録層１３として、例えば、Ｃｏ／Ｐｔ人工格子又はＣｏ／Ｐｄ人工格子を用いる場合においても、ＦｅＲｈを機能層５０として用いることができる。
次に、本実施形態に係るＭＴＪ素子の構造例について説明する。
図９（ａ）は、本発明の第１の実施形態に係るＭＴＪ素子の第１の例を示す断面図である。第１の例に係るＭＴＪ素子は、シングルジャンクション型と呼ばれているＭＴＪ素子である。以下に、ＭＴＪ素子の第１の例について説明する。
図９（ａ）に示すように、下地層１５０上には、反強磁性層１５１、強磁性層１５２、トンネル障壁層１５３、強磁性層１５４及び保護層１５５が順次形成されている。
本例では、強磁性層１５２が磁化の向きが固定される固定層（ピン層、固着層）として機能し、強磁性層１５４が磁化の向きが反転する記録層（フリー層）として機能する。反強磁性層１５１は、強磁性層１５２の磁化の向きを固定する層である。固定層として機能する強磁性層１５２の磁化の向きは、例えば反強磁性層１５１を用いて固定してもよい。
尚、下地層１５０は、例えば強磁性層や反強磁性層を形成し易くしたり、保護したりするための層であり、必要に応じて設けられる。保護層１５５は、例えば強磁性層や反強磁性層を保護するための層であり、下地層１５０と同様、必要に応じて設けられる。保護層１５５は、例えばハードマスク層を利用して形成されてもよい。これら下地層１５０及び保護層１５５に関する事項は、以下に説明する第２〜第４の例においても同様である。
図９（ｂ）は、本発明の第１の実施形態に係るＭＴＪ素子の第２の例を示す断面図である。第２の例に係るＭＴＪ素子は、ダブルジャンクション型と呼ばれているＭＴＪ素子である。以下に、ＭＴＪ素子の第２の例について説明する。
図９（ｂ）に示すように、下地層１５０上には、反強磁性層１５１−１、強磁性層１５２−１、トンネル障壁層１５３−１、強磁性層１５４、トンネル障壁層１５３−２、強磁性層１５２−２、反強磁性層１５１−２、及び保護層１５５が順次形成されている。
本例では、強磁性層１５２−１、１５２−２が固定層として機能し、強磁性層１５４が記録層として機能する。反強磁性層１５１−１は、強磁性層１５２−１の磁化の向きを固定する層であり、反強磁性層１５１−２は、強磁性層１５２−２の磁化の向きを固定する層である。
本例のようなダブルジャンクション型のＭＴＪ素子は、例えば図９（ａ）に示すシングルジャンクション型のＭＴＪ素子と比較して、低抵抗時における抵抗値と高抵抗時における抵抗値との比、いわゆるＭＲ比（magneto-resistance ratio）をさらに大きくできる、という利点がある。
尚、固定層及び記録層は、それぞれ、強磁性層／非磁性層／強磁性層のように非磁性層を挟んで強磁性層を２層含む構造や、強磁性層／非磁性層／強磁性層／非磁性層／強磁性層のように強磁性層を３層含む構造、さらには、これを拡張して更に多くの強磁性層を含む構造も含まれる。但し、スピン注入型のダブルジャンクション構造においては、強磁性層１５２−１、１５２−２のうち一方は奇数、他方は偶数の強磁性層を含む多層構造であることが望ましい。例えば、強磁性層１５２−１は２層の強磁性層を含み、強磁性層１５２−２は３層の強磁性層を含む構造となる。
図９（ｃ）は、本発明の第１の実施形態に係るＭＴＪ素子の第３の例を示す断面図である。第３の例に係るＭＴＪ素子は、第１の例に係るＭＴＪ素子の強磁性層１５２、１５４を、強磁性層と非磁性層とのスタック構造としたものである。以下に、ＭＴＪ素子の第３の例について説明する。
図９（ｃ）に示すように、第３の例に係るＭＴＪ素子のスタック構造としては、強磁性層／非磁性層／強磁性層の三層膜を挙げることができる。本例では、強磁性層１５２が強磁性層１６１／非磁性層１６２／強磁性層１６３の三層膜とされ、強磁性層１５４が強磁性層１６４／非磁性層１６５／強磁性層１６６の三層膜とされている。
固定層として機能する強磁性層１５２をスタック構造とした場合、例えば強磁性層１６１／非磁性層１６２／強磁性層１６３の三層膜とした場合、強磁性層１６１と強磁性層１６３との間に、非磁性層１６２を介して反強磁性結合を生じさせるのがよい。さらに上記三層膜に接して反強磁性層１５１を設ける。このような構造とすることで、固定層として機能する強磁性層１５２、特に強磁性層１６３の磁化の向きをより固く固定できる、という利点を得ることができる。この利点により、強磁性層１５２、特に強磁性層１６３は、電流磁界の影響を受け難くなり、固定層として機能する強磁性層１５２の磁化の向きが、不慮に反転することを抑制することができる。
また、記録層として機能する強磁性層１５４をスタック構造とした場合、例えば強磁性層１６４／非磁性層１６５／強磁性層１６６の三層膜とした場合にも、強磁性層１６４と強磁性層１６６との間に、非磁性層１６５を介して反強磁性結合を生じさせておくのがよい。この場合、磁束が上記三層膜内で閉じるので、例えば磁極に起因したスイッチング磁界の増大を抑制することができる。この結果、例えばメモリセルの大きさ、あるいはＭＴＪ素子の大きさがサブミクロン以下になっても、例えば反磁界による電流磁界に起因した消費電力の増大を抑えることができる、という利点を得ることができる。
また、記録層として機能する強磁性層１５４は、ソフト強磁性層と強磁性層とのスタック構造とすることも可能である。ここで述べるソフト強磁性層とは、例えば強磁性層に比較して、磁化の向きがより反転し易い層のことである。
強磁性層１５４を、ソフト強磁性層と強磁性層とのスタック構造とした場合、電流磁場配線、例えばビット線に近い方に、ソフト強磁性層が配置される。
このスタック構造には、非磁性層をさらに含ませることも可能である。例えば本例のように、強磁性層１６４／非磁性層１６５／強磁性層１６６の三層膜である場合、例えば強磁性層１６６を、ソフト強磁性層とすることもできる。
本例では、強磁性層１５２、１５４それぞれをスタック構造としているが、強磁性層１５２のみ、あるいは強磁性層１５４のみをスタック構造としてもよい。
図９（ｄ）及び（ｅ）は、本発明の第１の実施形態に係るＭＴＪ素子の第４の例を示す断面図である。第４の例に係るＭＴＪ素子は、第１及び第２の例に係るＭＴＪ素子の反強磁性層１５１を省略し、保持力差型構造の例である。以下に、ＭＴＪ素子の第４の例について説明する。
図９（ｄ）及び（ｅ）に示すように、固定層として機能する強磁性層１５２に隣接して反強磁性層１５１を設けていない。この場合、固定層として機能する強磁性層１５２の保持力を、記録層として機能する強磁性層１５４の保持力よりも十分大きくしている。
尚、図９（ａ）乃至（ｅ）において図示する“ＭＡＧＮＥＴ”は、“ＦＥＲＲＯＭＡＧＮＥＴ（フェロマグネット）”と“ＦＥＲＲＩＭＡＧＮＥＴ（フェリマグネット）”の両方を含むものとする。
尚、図８（ａ）及び（ｂ）の説明では、シングルジャンクション構造に機能層５０を適用した例を説明したが、ダブルジャンクション構造の場合にも機能層５０を設けてもよい。この場合、トンネルバリア層が２層存在するので、一方のトンネルバリア層側、又は両方のトンネルバリア層に、図８（ａ）及び（ｂ）のように機能層を挿入することも可能である。
［１−７］ヒーター層
ヒーター層ＨＴは、メモリ素子ＭＣを介してビット線ＢＬとトランジスタＴｒ間に電流Ｉ２を流すことで加熱される。このようなヒーター層ＨＴの材料としては、次のようなものが挙げられる。これらの材料の中から必要加熱温度やプロセスインテグレーションによって最適な選択を行う。
（ａ）Ｎｉ−Ｃｒ、Ｎｉ−Ｃｒ−Ｆｅ系の合金、又はこれらに少量のＳｉを添加した合金
（ｂ）Ｃｕ−Ｎｉ、Ｃｕ−Ｎｉ−Ｚｎ−Ｗ系の合金
（ｃ）Ｗ、Ｗ−Ｔｈ酸化物、Ｗ−Ｍｏ系、Ｗ−Ｒｅ等のＷ系合金
（ｄ）Ｔａ、Ｔａ−Ｗ−Ｈｆ等のＴａ系合金
（ｅ）Ｔｉ−Ａｌ−酸化物合金
［１−８］効果
上記第１の実施形態における第１の効果として、書き込み効率を向上し、書き込み電流の低減を図ることができる。
通常のＭＲＡＭセルでは、ＭＴＪ素子の上方又は下方に書き込みワード線が配置され、記録層である軟磁性材料部は薄膜で形成され、磁性層の磁化は膜面に対して水平方向を向いている。従って、書き込み用の電流磁場がこの薄膜に対して水平方向からの入射になり、書き込み効率が悪い。
これに対し、本実施形態では、ＭＴＪ素子ＭＴＪの側面側に書き込みワード線ＷＬを形成することで、記録層１３の膜面に対して垂直方向に書き込み用の電流磁場を印加できる。このため、ＭＴＪ素子ＭＴＪに対する磁界の発生効率は、従来の１００倍以上になる。しかし、薄膜磁性層の磁化を膜面に対して垂直方向に向けるには、通常、その静磁エネルギー（２πＭｓ２）より大きな垂直磁気異方性エネルギーＫｕを持たせなくてはならないので、反転磁界Ｈｓｗが数千Ｏｅと大きくなる。そのため、本実施形態では、ＭＴＪ素子ＭＴＪの上下を軟磁性体によるヨーク層で挟み込むことによって静磁エネルギーを低減し、垂直磁気異方性エネルギーＫｕを低減し、反転磁界Ｈｓｗを１００Ｏｅ程度にしても磁性層の磁化を垂直方向に保つことができる。
また、本実施形態では、書き込みワード線ＷＬの発生する磁束を収束させるために、書き込みワード線ＷＬの上下に軟磁性材料からなるヨーク層ＹＫ−Ａ、ＹＫ−Ｌを設け、磁気的な閉ループを形成することによって、書き込みに必要な電流を大幅に低減することができる。
さらに、本実施形態では、ＭＴＪ素子ＭＴＪと積層してヒーター層ＨＴを設けている。このため、書き込み動作時、このヒーター層ＨＴが書き込み電流によって熱を発生し、ＭＴＪ素子ＭＴＪの保持力を弱めることで磁化反転閾値を下げることが可能である。これにより、低電流による書き込み動作でも磁化反転が可能となる。
実際の計算の一例として、従来の水平磁化型の記録層のＭＲＡＭのセルでは、反転磁界Ｈｓｗを３０Ｏｅで、電流磁場発生効率を５［Ｏｅ／ｍＡ］とすると、書き込み電流は３０／５＝６ｍＡ程度となる。これに対し、本実施形態では、１００Ｏｅの反転磁界Ｈｓｗを持つ記録層を１００倍の発生効率の磁界で書き込める。このため、従来型の１／３０、すなわち０．５ｍＡ程度の書き込み電流で動作可能なことになり、書き込み電流を大幅に低減することが可能である。
上記第１の実施形態における第２の効果として、セルの微細化を図ることができる。
結晶磁気異方性によって磁性膜の磁化を膜面に対して垂直方向に向ける場合、反転磁界Ｈｓｗは磁性体の形状には左右されないので、セルを構成する磁性体のパタンサイズが小さくなっても反転磁界Ｈｓｗが変わらないことになる。このため、従来型のＭＲＡＭと比較して、微細化に非常に有利なセルを構成することが可能となる。
以上のように、本実施形態によれば、垂直磁化型の記録層１３とヒーター層ＨＴとを積層してメモリ素子ＭＣを形成し、このセルに書き込むためのワード線ＷＬの上下にヨーク層ＹＫ−Ａ、ＹＫ−Ｌを設けたヨーク構造を形成している。そして、メモリ素子ＭＣとヨーク構造とを自己整合的に一体形成することにより、高密度化かつ低電流化が可能な磁気ランダムアクセスメモリを提供できる。
［２］第２の実施形態
第２の実施形態は、ヨーク効果を高めるために、メモリ素子上に軟磁性層を設けた例である。
［２−１］構造
図１０は、本発明の第２の実施形態に係る磁気ランダムアクセスメモリの平面図を示す。図１１は、図１０のＸＩ−ＸＩ線に沿った断面図を示す。以下に、第２の実施形態に係る磁気ランダムアクセスメモリについて説明する。
図１０及び図１１に示すように、第２の実施形態において、第１の実施形態と異なる点は、書き込みワード線ＷＬ間の溝２４内のメモリ素子ＭＣ上に、軟磁性層３０を設けている点である。
軟磁性層３０は、図３Ｆの工程においてメモリ素子ＭＣ上に積層した後、ＣＭＰで平坦化することで、ワード線ＷＬ間に埋め込まれる。軟磁性層３０は、ヨーク層ＹＫ−Ａ、ＹＫ−Ｌとして用いられる材料で形成されている。
［２−２］効果
上記第２の実施形態によれば、第１の実施形態と同様の効果を得ることができる。さらに、第２の実施形態では、メモリ素子ＭＣ上に軟磁性層３０を設けている。これにより、書き込み動作時、ワード線ＷＬに流す書き込み電流Ｉ１により発生した磁場Ｈの閉ループがより完全となり、書き込み電流をさらに低減することが可能となる。
［３］第３の実施形態
第３の実施形態は、２ビット分のメモリ素子の端にダミー素子を設けた例である。
［３−１］構造
図１２は、本発明の第３の実施形態に係る磁気ランダムアクセスメモリの平面図を示す。図１３は、図１２のＸＩＩＩ−ＸＩＩＩ線に沿った断面図を示す。以下に、第３の実施形態に係る磁気ランダムアクセスメモリについて説明する。
図１２及び図１３に示すように、第３の実施形態において、第１の実施形態と異なる点は、２ビットのメモリ素子ＭＣ１、ＭＣ２を挟むワード線ＷＬ１、ＷＬ３の外側にダミー素子６０を設けた点である。
つまり、第１の実施形態では、ワード線ＷＬ１の左側及びワード線ＷＬ３の右側は層間絶縁膜２３で埋め込まれていた。これに対し、第３の実施形態では、ワード線ＷＬ１の左側及びワード線ＷＬ３の右側の溝２４内には、コンタクト２６、ヒーター層ＨＴ、ＭＴＪ素子ＭＴＪ、軟磁性層３０が埋め込まれている。但し、この部分におけるヒーター層ＨＴ及びＭＴＪ素子ＭＴＪはダミー素子６０となるため、ビット線ＢＬには接続されていない。
［３−２］製造方法
第３の実施形態における構造の製造方法は、図３Ｄの工程において、層間絶縁膜２３をエッチング除去する際のマスクの形状が第１の実施形態と異なる。
第１の実施形態では、２ビット分のセル領域のみを含むマスクであった。これに対し、本実施形態では、３ビット以上のセルにまたがるマスクとなる。これにより、マスクから露出された層間絶縁膜２３が除去され、ワード線ＷＬ１の左側及びワード線ＷＬ３の右側にも溝２４が形成される。このため、その後のプロセスにおいて、セル部と同様に、ワード線ＷＬ１の左側及びワード線ＷＬ３の右側の溝２４内にコンタクト２６、ヒーター層ＨＴ、ＭＴＪ素子ＭＴＪ、軟磁性層３０が埋め込まれることになる。
［３−３］効果
上記第３の実施形態によれば、第１の実施形態と同様の効果を得ることができる。さらに、第３の実施形態では、ワード線ＷＬ１の両側にメモリ素子ＭＣ１とダミー素子６０が存在し、ワード線ＷＬ３の両側にメモリ素子ＭＣ２とダミー素子６０が存在する。このため、ダミー素子６０が存在しない場合と比べて、ワード線ＷＬ１、ＷＬ３に電流Ｉ１を流して発生させた磁場がより完全な閉ループに近づくため、セル動作の安定性を向上できる。
［４］第４の実施形態
第４の実施形態は、メモリ素子ＭＣをワード線ＷＬ間に自己整合的に形成しない例である。
［４−１］構造
図１４は、本発明の第４の実施形態に係る磁気ランダムアクセスメモリの平面図を示す。図１５は、図１４のＸＶ−ＸＶ線に沿った断面図を示す。以下に、第４の実施形態に係る磁気ランダムアクセスメモリについて説明する。
図１４及び図１５に示すように、第４の実施形態において、第１の実施形態と異なる点は、ワード線ＷＬ間の層間絶縁膜２３内に溝４０を形成し、この溝４０内にメモリ素子ＭＣを形成している点である。
従って、第１の実施形態では、メモリ素子ＭＣ及びコンタクト２６のビット線方向の幅は、ワード線ＷＬの側壁絶縁膜ＳＷ間の距離に等しかった。これに対し、第４の実施形態では、メモリ素子ＭＣ及びコンタクト２６のビット線方向の幅は、ワード線ＷＬの側壁絶縁膜ＳＷ間の距離より狭い。換言すると、メモリ素子ＭＣ及びコンタクト２６は、ワード線ＷＬの側壁絶縁膜ＳＷ間の距離より狭い開口幅を有する溝４０内に形成されている。
［４−２］製造方法
第４の実施形態における構造の製造方法は、図３Ｃの工程後、メモリ素子毎に例えば円形に開口したマスクを形成する。そして、このマスクを用いて、ワード線ＷＬ１、ＷＬ２間の層間絶縁膜２３とワード線ＷＬ２、ＷＬ３間の層間絶縁膜内に溝４０を形成する。その後は、図３Ｅと同様の工程が行われる。
［４−３］効果
上記第４の実施形態によれば、第１の実施形態と同様の効果を得ることができる。さらに、第４の実施形態では、メモリ素子ＭＣをワード線ＷＬ間に自己整合的に形成しない。つまり、ワード線間ＷＬの層間絶縁膜２３内に溝４０を形成し、この溝４０内にメモリ素子ＭＣを形成している。このため、コンタクト形成用の加工時において、このエッチングによるダメージが書き込みワード線ＷＬに入り難くなるため、加工が容易になる。
［５］第５の実施形態
第５の実施形態は、書き込み動作時にメモリ素子ＭＣの両側のワード線に書き込み電流を流す例である。
［５−１］書き込み動作
図１６及び図１７は、本発明の第５の実施形態に係る書き込み動作を説明するための図を示す。以下に、メモリ素子ＭＣ１を選択した場合を例に挙げ、熱アシスト書き込み動作について説明する。
図１６及び図１７に示すように、第５の実施形態では、メモリ素子ＭＣ１にデータを書き込む場合、このメモリ素子ＭＣ１の両側のワード線ＷＬ１、ＷＬ２のそれぞれに書き込み電流Ｉ３、Ｉ１を流す。これにより、メモリ素子ＭＣ１には、書き込み電流Ｉ１、Ｉ３による合成磁場が印加される。
尚、書き込み電流Ｉ１、Ｉ３の流す方向は、互いに逆方向になるようにする。これは、ＭＴＪ素子に同一方向に磁場が印加されるようにするためである。
［５−２］効果
上記第５の実施形態によれば、第１の実施形態と同様の効果を得ることができる。さらに、第５の実施形態では、書き込み動作時にメモリ素子ＭＣの両側の書き込みワード線ＷＬに電流Ｉ１、Ｉ３を流すことで、書き込み電流Ｉ１、Ｉ３のそれぞれの電流値を低減することができる。
［６］第６の実施形態
第６の実施形態は、熱アシスト用のビット線電流をスピン注入書き込み用の電流として機能させる例である。
［６−１］書き込み動作
第１の実施形態では、熱アシスト用としてビット線ＢＬからトランジスタＴｒへ電流Ｉ２を流し、電流Ｉ２の流す方向に規定はなかった。これに対し、第６の実施形態では、電流Ｉ２の流す方向を書き込みデータに応じて規定することで、電流Ｉ２によるスピン偏極電子を記録層１３に作用させることでスピン注入磁化反転の原理を用いる。従って、第６の実施形態における書き込み動作では、電流Ｉ１による電流磁場Ｈと電流Ｉ２によるスピン偏極電子が記録層１３の磁化に作用する。
ここで、スピン注入磁化反転を用いたデータ書き込みでは、固定層１１及び記録層１３の間に流す電流Ｉ２の向きに応じて、固定層１１及び記録層１３の磁化方向が平行状態又は反平行状態となる。このため、電流Ｉ２の流す方向を以下のように規定する。
“１”データを書き込む場合、ＭＴＪ素子ＭＴＪの固定層１１から記録層１３の方向に電流Ｉを流す。すなわち、電子ｅを記録層１３側から固定層１１側へ注入する。これにより、固定層１１及び記録層１３の磁化は、逆方向に向き、反平行状態となる。この高抵抗状態Ｒａｐを“１”データと規定する。
一方、“０”データを書き込む場合、ＭＴＪ素子ＭＴＪの記録層１３から固定層１１の方向に電流Ｉを流す。すなわち、電子ｅを固定層１１側から記録層１３側へ注入する。これにより、固定層１１及び記録層１３の磁化は、同じ方向に向き、平行状態となる。この低抵抗状態Ｒｐを“０”データと規定する。
尚、本実施形態では、ワード線ＷＬに書き込み電流Ｉ１を流し始めた後、メモリ素子ＭＣに書き込み電流Ｉ２を流し始めることが望ましい。
［６−２］効果
上記第６の実施形態によれば、第１の実施形態と同様の効果を得ることができる。さらに、第６の実施形態では、書き込み動作時に、電流Ｉ１による電流磁場Ｈと電流Ｉ２によるスピン偏極電子を記録層１３の磁化に作用させることができるため、書き込み電流をさらに低減することができる。また、外部磁場のアシストによって、スピン注入に必要な電流の閾値を下げることができ、トンネルバリアの耐圧に対してマージンのある動作範囲を使用することができ、セルの長期信頼性確保につながる。
その他、本発明は、上記各実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で、種々に変形することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件から幾つかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
本発明の第１の実施形態に係る磁気ランダムアクセスメモリの平面図。 図１のＩＩ−ＩＩ線に沿った断面図。 本発明の第１の実施形態に係わる磁気ランダムアクセスメモリの製造工程を示す断面図。 図３Ａに続く、本発明の第１の実施形態に係わる磁気ランダムアクセスメモリの製造工程を示す断面図。 図３Ｂに続く、本発明の第１の実施形態に係わる磁気ランダムアクセスメモリの製造工程を示す断面図。 図３Ｃに続く、本発明の第１の実施形態に係わる磁気ランダムアクセスメモリの製造工程を示す断面図。 図３Ｄに続く、本発明の第１の実施形態に係わる磁気ランダムアクセスメモリの製造工程を示す断面図。 図３Ｅに続く、本発明の第１の実施形態に係わる磁気ランダムアクセスメモリの製造工程を示す断面図。 本発明の第１の実施形態に係るメモリ素子の模式的な断面図。 本発明の第１の実施形態に係る“０”、“１”状態のＭＴＪ素子の模式的な断面図。 本発明の第１の実施形態に係る書き込み動作の原理を説明するための図。 本発明の第１の実施形態に係る書き込み動作の原理を説明するための図。 本発明の第１の実施形態に係る機能層を備えたメモリ素子の模式的な断面図。 本発明の第１の実施形態に係るＭＴＪ素子の例を示す断面図。 本発明の第２の実施形態に係る磁気ランダムアクセスメモリの平面図。 図１０のＸＩ−ＸＩ線に沿った断面図。 本発明の第３の実施形態に係る磁気ランダムアクセスメモリの平面図。 図１２のＸＩＩＩ−ＸＩＩＩ線に沿った断面図。 本発明の第４の実施形態に係る磁気ランダムアクセスメモリの平面図。 図１４のＸＶ−ＸＶ線に沿った断面図。 本発明の第５の実施形態に係る書き込み動作を説明するための図。 本発明の第５の実施形態に係る書き込み動作を説明するための図。
符号の説明
１１…固定層、１２…非磁性層、１３…記録層、２１、２３、２７…層間絶縁膜、２２、２５…コンタクト材、２６…コンタクト、２４、４０…溝、３０…軟磁性層、５０…機能層、６０…ダミー素子、ＭＣ…メモリ素子、ＭＴＪ…ＭＴＪ素子、ＨＴ…ヒーター層、Ｔｒ…トランジスタ、ＢＬ…ビット線、ＷＬ…ワード線、ＢＣ…ビット線コンタクト、ＹＫ−Ａ…上部ヨーク層、ＹＫ−Ｌ…下部ヨーク層、上部絶縁膜…ＴＩ、下部絶縁膜…ＬＩ、側壁絶縁膜…ＳＷ。

Claims (5)

  1. 第１の方向に延在されたビット線と、
    前記第１の方向と異なる第２の方向に延在されたワード線と、
    磁化方向が固定された固定層と磁化方向が反転可能な記録層と前記固定層及び前記記録層の間に設けられた非磁性層とを備え、前記固定層及び前記記録層の前記磁化方向は膜面に対して垂直方向である磁気抵抗効果素子と、前記磁気抵抗効果素子に接するヒーター層とを有し、前記ビット線に接続され、前記ワード線と絶縁されて前記ワード線の側面側に配置されたメモリ素子と
    を具備することを特徴とする磁気ランダムアクセスメモリ。
  2. 前記ワード線の下面及び上面上に設けられ、軟磁性材で形成されたヨーク層と
    をさらに具備することを特徴とする請求項１に記載の磁気ランダムアクセスメモリ。
  3. 第１の方向に延在されたビット線と、
    前記第１の方向と異なる第２の方向に延在されたワード線と、
    磁化方向が固定された固定層と磁化方向が反転可能な記録層と前記固定層及び前記記録層の間に設けられた非磁性層とを備え、前記固定層及び前記記録層の前記磁化方向は膜面に対して垂直方向である磁気抵抗効果素子と、前記磁気抵抗効果素子に接するヒーター層とを有し、前記ビット線に接続され、前記第ワード線と絶縁されて前記第ワード線の側面側に配置されたメモリ素子と
    を備え、
    前記メモリ素子に第１の書き込み電流を流すことで前記ヒーター層を加熱し、前記ヒーター層の熱で前記磁気抵抗効果素子を加熱することで前記磁気抵抗効果素子の磁化反転閾値を下げる第１のステップと、
    前記ワード線に第２の書き込み電流を流し、前記第２の書き込み電流により発生した磁場で前記記録層の前記磁化方向を反転させる第２のステップと
    を具備することを特徴とする磁気ランダムアクセスメモリの書き込み方法。
  4. 前記第２の書き込み電流によって前記記録層の前記磁化方向を反転させるための前記磁場を印加しつつ、前記第１の書き込み電流を前記メモリ素子に流すことでスピン注入磁化反転によって前記記録層の前記磁化方向を反転させることを特徴とする請求項３に記載の磁気ランダムアクセスメモリの書き込み方法。
  5. 第１の層間絶縁膜を形成する工程と、
    前記第１の層間絶縁膜内にコンタクトを形成する工程と、
    前記第１の層間絶縁膜上に第１及び第２のワード線を形成する工程と、
    前記第１及び第２のワード線の周囲に第２の層間絶縁膜を堆積する工程と、
    前記第１及び第２のワード線間の前記第２の層間絶縁膜を除去し、前記コンタクトを露出する溝を形成する工程と、
    前記溝内に磁気抵抗効果素子とヒーター層とを有するメモリ素子を形成する工程と、
    前記メモリ素子に接続するビット線を形成する工程と
    を具備することを特徴とする磁気ランダムアクセスメモリの製造方法。
JP2007060693A 2007-03-09 2007-03-09 磁気ランダムアクセスメモリ、その書き込み方法及びその製造方法 Pending JP2008227009A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007060693A JP2008227009A (ja) 2007-03-09 2007-03-09 磁気ランダムアクセスメモリ、その書き込み方法及びその製造方法
US12/043,617 US7932513B2 (en) 2007-03-09 2008-03-06 Magnetic random access memory, and write method and manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007060693A JP2008227009A (ja) 2007-03-09 2007-03-09 磁気ランダムアクセスメモリ、その書き込み方法及びその製造方法

Publications (1)

Publication Number Publication Date
JP2008227009A true JP2008227009A (ja) 2008-09-25

Family

ID=39762482

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007060693A Pending JP2008227009A (ja) 2007-03-09 2007-03-09 磁気ランダムアクセスメモリ、その書き込み方法及びその製造方法

Country Status (2)

Country Link
US (1) US7932513B2 (ja)
JP (1) JP2008227009A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010140973A (ja) * 2008-12-09 2010-06-24 Hitachi Ltd 磁気メモリセル及び磁気ランダムアクセスメモリ
JP2010522978A (ja) * 2007-03-29 2010-07-08 コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ 磁気トンネル接合を備えた磁気メモリ
JP2010219098A (ja) * 2009-03-13 2010-09-30 Toshiba Corp 半導体記憶装置及びその製造方法
JP2011119537A (ja) * 2009-12-04 2011-06-16 Nec Corp メモリセル及び磁気ランダムアクセスメモリ
JP2012099823A (ja) * 2010-11-03 2012-05-24 Seagate Technology Llc プログラム可能メモリ素子を備える装置、データ記憶メモリを備える装置、ならびにデータ書込および保持方法
JP2014127622A (ja) * 2012-12-27 2014-07-07 Nippon Telegr & Teleph Corp <Ntt> スピン装置およびその製造方法
US8922949B1 (en) 2013-08-26 2014-12-30 Kabushiki Kaisha Toshiba Magnetic recording head and magnetic recording/reproducing apparatus using the same
JP2015211223A (ja) * 2014-04-28 2015-11-24 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 半導体素子及び磁気記憶素子の製造方法
WO2019188252A1 (ja) * 2018-03-30 2019-10-03 国立大学法人東北大学 集積回路装置

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI412035B (zh) * 2008-04-17 2013-10-11 Sony Corp Recording method of magnetic memory element
JP5479720B2 (ja) * 2008-12-03 2014-04-23 エイチジーエスティーネザーランドビーブイ 熱アシスト磁気記録媒体
US8553449B2 (en) 2009-01-09 2013-10-08 Micron Technology, Inc. STT-MRAM cell structures
US8169816B2 (en) * 2009-09-15 2012-05-01 Magic Technologies, Inc. Fabrication methods of partial cladded write line to enhance write margin for magnetic random access memory
EP3703113A3 (en) * 2009-09-17 2020-11-18 III Holdings 3, LLC Magnetoresistance element and non-volatile semiconductor storage device using same magnetoresistance element
US8361833B2 (en) * 2010-11-22 2013-01-29 Micron Technology, Inc. Upwardly tapering heaters for phase change memories
US8962493B2 (en) * 2010-12-13 2015-02-24 Crocus Technology Inc. Magnetic random access memory cells having improved size and shape characteristics
US9196379B2 (en) * 2011-12-28 2015-11-24 Industrial Technology Research Institute Magnetic shift register with pinning structure
EP2672487B1 (en) * 2012-06-08 2015-08-05 Crocus Technology S.A. Method for writing to a Random Access Memory (MRAM) Cell with improved MRAM Cell Lifespan
US20140124880A1 (en) 2012-11-06 2014-05-08 International Business Machines Corporation Magnetoresistive random access memory
US8750033B2 (en) 2012-11-06 2014-06-10 International Business Machines Corporation Reading a cross point cell array
US10020444B2 (en) * 2014-08-29 2018-07-10 Toshiba Memory Corporation Magnetic memory device and method of manufacturing the same
US20170084819A1 (en) * 2015-09-19 2017-03-23 Qualcomm Incorporated Magnetresistive random-access memory and fabrication method thereof
JP2017139399A (ja) * 2016-02-05 2017-08-10 Tdk株式会社 磁気メモリ
US20170256706A1 (en) * 2016-03-04 2017-09-07 Kabushiki Kaisha Toshiba Magnetic storage device and manufacturing method of magnetic storage device
US9799383B2 (en) 2016-03-08 2017-10-24 Toshiba Memory Corporation Magnetic memory device
US9972380B2 (en) * 2016-07-24 2018-05-15 Microsoft Technology Licensing, Llc Memory cell having a magnetic Josephson junction device with a doped magnetic layer
US10361359B1 (en) * 2017-12-30 2019-07-23 Spin Memory, Inc. Magnetic random access memory with reduced internal operating temperature range
JP2021145075A (ja) * 2020-03-13 2021-09-24 キオクシア株式会社 磁気記憶装置
JP2023037504A (ja) * 2021-09-03 2023-03-15 キオクシア株式会社 磁気メモリ

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003060173A (ja) * 2001-08-21 2003-02-28 Canon Inc 強磁性体メモリの熱補助駆動方法
JP2005032878A (ja) * 2003-07-09 2005-02-03 Toshiba Corp 磁気抵抗効果素子および磁気メモリ
JP2006080287A (ja) * 2004-09-09 2006-03-23 Toshiba Corp 磁気ランダムアクセスメモリ

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4053825B2 (ja) 2002-01-22 2008-02-27 株式会社東芝 半導体集積回路装置
JP3959335B2 (ja) 2002-07-30 2007-08-15 株式会社東芝 磁気記憶装置及びその製造方法
JP4190238B2 (ja) * 2002-09-13 2008-12-03 株式会社ルネサステクノロジ 不揮発性半導体記憶装置
JP4095498B2 (ja) 2003-06-23 2008-06-04 株式会社東芝 磁気ランダムアクセスメモリ、電子カードおよび電子装置
JP4855863B2 (ja) * 2006-08-09 2012-01-18 株式会社東芝 磁気メモリ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003060173A (ja) * 2001-08-21 2003-02-28 Canon Inc 強磁性体メモリの熱補助駆動方法
JP2005032878A (ja) * 2003-07-09 2005-02-03 Toshiba Corp 磁気抵抗効果素子および磁気メモリ
JP2006080287A (ja) * 2004-09-09 2006-03-23 Toshiba Corp 磁気ランダムアクセスメモリ

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010522978A (ja) * 2007-03-29 2010-07-08 コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ 磁気トンネル接合を備えた磁気メモリ
JP2010140973A (ja) * 2008-12-09 2010-06-24 Hitachi Ltd 磁気メモリセル及び磁気ランダムアクセスメモリ
JP2010219098A (ja) * 2009-03-13 2010-09-30 Toshiba Corp 半導体記憶装置及びその製造方法
JP2011119537A (ja) * 2009-12-04 2011-06-16 Nec Corp メモリセル及び磁気ランダムアクセスメモリ
JP2012099823A (ja) * 2010-11-03 2012-05-24 Seagate Technology Llc プログラム可能メモリ素子を備える装置、データ記憶メモリを備える装置、ならびにデータ書込および保持方法
JP2014127622A (ja) * 2012-12-27 2014-07-07 Nippon Telegr & Teleph Corp <Ntt> スピン装置およびその製造方法
US8922949B1 (en) 2013-08-26 2014-12-30 Kabushiki Kaisha Toshiba Magnetic recording head and magnetic recording/reproducing apparatus using the same
JP2015211223A (ja) * 2014-04-28 2015-11-24 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 半導体素子及び磁気記憶素子の製造方法
WO2019188252A1 (ja) * 2018-03-30 2019-10-03 国立大学法人東北大学 集積回路装置
JPWO2019188252A1 (ja) * 2018-03-30 2021-04-08 国立大学法人東北大学 集積回路装置
US11417378B2 (en) 2018-03-30 2022-08-16 Tohoku University Integrated circuit device
JP7168241B2 (ja) 2018-03-30 2022-11-09 国立大学法人東北大学 集積回路装置

Also Published As

Publication number Publication date
US20080225577A1 (en) 2008-09-18
US7932513B2 (en) 2011-04-26

Similar Documents

Publication Publication Date Title
JP2008227009A (ja) 磁気ランダムアクセスメモリ、その書き込み方法及びその製造方法
JP4991155B2 (ja) 半導体記憶装置
JP4903277B2 (ja) 磁気抵抗効果素子、それを用いた磁気メモリセル及びランダムアクセスメモリ
US6628542B2 (en) Magnetoresistive device and magnetic memory using the same
US7732881B2 (en) Current-confined effect of magnetic nano-current-channel (NCC) for magnetic random access memory (MRAM)
JP6182993B2 (ja) 記憶素子、記憶装置、記憶素子の製造方法、磁気ヘッド
JP6244617B2 (ja) 記憶素子、記憶装置、磁気ヘッド
JP2013041912A (ja) 磁気ランダムアクセスメモリ
JP2013115413A (ja) 記憶素子、記憶装置
KR101946457B1 (ko) 열적으로 안정한 자기터널접합 셀 및 이를 포함하는 메모리 소자
JP2004128015A (ja) 磁気抵抗効果素子および磁気メモリ装置
WO2012004883A1 (ja) 磁気抵抗効果素子及びそれを用いたランダムアクセスメモリ
JP5987613B2 (ja) 記憶素子、記憶装置、磁気ヘッド
JP2008130807A (ja) 磁気ランダムアクセスメモリ及びその製造方法
KR101891829B1 (ko) 기억 소자 및 메모리 장치
JP2008098515A (ja) 磁気ランダムアクセスメモリ及びその製造方法
JP4772845B2 (ja) 磁気ランダムアクセスメモリ及びその製造方法
WO2013080436A1 (ja) 記憶素子、記憶装置
JP2018032805A (ja) 磁気抵抗素子及び電子デバイス
JP2005229099A (ja) 積層可能な構造を有する高密度磁気ランダムアクセスメモリ（ｍｒａｍ）のための方法および装置
CN102779939A (zh) 存储元件和存储装置
JP2014072393A (ja) 記憶素子、記憶装置、磁気ヘッド
CN105355780A (zh) 一种磁性元件、存储器系统及其写操作方法
JP2013115412A (ja) 記憶素子、記憶装置
JP2005166896A (ja) 磁気メモリ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090312

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120529

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120608

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120612

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121016