JP2013041912A - 磁気ランダムアクセスメモリ - Google Patents

磁気ランダムアクセスメモリ Download PDF

Info

Publication number
JP2013041912A
JP2013041912A JP2011176687A JP2011176687A JP2013041912A JP 2013041912 A JP2013041912 A JP 2013041912A JP 2011176687 A JP2011176687 A JP 2011176687A JP 2011176687 A JP2011176687 A JP 2011176687A JP 2013041912 A JP2013041912 A JP 2013041912A
Authority
JP
Japan
Prior art keywords
layer
magnetic
nonmagnetic layer
nonmagnetic
random access
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011176687A
Other languages
English (en)
Inventor
Eiji Kitagawa
英二 北川
Naoharu Shimomura
尚治 下村
Tsuneo Inaba
恒夫 稲場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2011176687A priority Critical patent/JP2013041912A/ja
Priority to US13/429,088 priority patent/US8716819B2/en
Publication of JP2013041912A publication Critical patent/JP2013041912A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/01Manufacture or treatment
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

【課題】記録層に作用する参照層からの漏洩磁界を低減しつつ、トンネルバリア層の絶縁不良を低減する。
【解決手段】実施形態による磁気ランダムアクセスメモリは、膜面に垂直方向の磁気異方性を有し、磁化方向が可変である記録層18と、膜面に垂直方向の磁気異方性を有し、磁化方向が不変である参照層16と、記録層及び参照層間に設けられた第1の非磁性層15と、をそれぞれ具備する複数の磁気抵抗素子10を備え、記録層は、複数の磁気抵抗素子毎に物理的に分離され、参照層及び第1の非磁性層は、複数の磁気抵抗素子を跨いで連続的に延在する。
【選択図】図1

Description

本発明の実施形態は、磁気ランダムアクセスメモリに関する。
垂直磁化膜を記録層に用いたスピン注入MRAM(Magnetic Random Access Memory:磁気ランダムアクセスメモリ)は、書き込み電流の低減及び大容量化の点においに優れている。一般に、垂直磁化型のMTJ素子では、面内磁化型のMTJ素子と比べて、参照層から発生する漏れ磁界が大きい。また、参照層に比べて保磁力の小さい記録層は、参照層からの漏れ磁界の影響を強く受ける。具体的には、参照層からの漏れ磁界の影響により、熱安定性を低下させる問題が発生する。
垂直磁化型のMTJ素子において、記録層に作用する参照層からの漏れ磁界を低減する一つの施策として、参照層と逆向きの磁化を持つ磁場キャンセル層を具備する構造(例えば、特許文献1参照)やデュアルピン構造等(例えば、特許文献2参照)が提案されている。しかし、素子サイズが小さくなると、素子サイズのばらつきの書き込み電流への影響が大きくなる。つまり、素子サイズにばらつきがあると、漏れ磁場をゼロにすることが不可能となり、漏れ磁場のばらつきによる、書き込み電流ばらつきの増大が問題となる。
また、MTJ素子では、1nm程度のトンネル絶縁膜の抵抗値を読み出す。このトンネル絶縁膜は極めて薄い。このため、MTJ素子の加工時にトンネル絶縁膜の側壁にダメージが生じる、金属の再堆積が生じ絶縁破壊が生じる、又は、トンネル絶縁膜の信頼性が劣化し、読み出し電流のばらつきが増大する(例えば、特許文献3参照)等の問題がある。
特開2010-080746号公報 特開2004-193595号公報 特開2010-080649号公報 特開2003-243744号公報
JOURNAL OF APPLIED PHYSICS 105, 07C931 _2009
記録層に作用する参照層からの漏洩磁界を低減しつつ、トンネルバリア層の絶縁不良を低減することが可能な磁気ランダムアクセスメモリを提供する。
実施形態による磁気ランダムアクセスメモリは、膜面に垂直方向の磁気異方性を有し、磁化方向が可変である記録層と、膜面に垂直方向の磁気異方性を有し、磁化方向が不変である参照層と、前記記録層及び前記参照層間に設けられた第1の非磁性層と、をそれぞれ具備する複数の磁気抵抗素子を備え、前記記録層は、前記複数の磁気抵抗素子毎に物理的に分離され、前記参照層及び前記第1の非磁性層は、前記複数の磁気抵抗素子を跨いで連続的に延在する。
第1の実施形態に係る磁気ランダムアクセスメモリのメモリセルの構造を示す概略的な断面図。 第1の実施形態に係る磁気ランダムアクセスメモリのメモリセルを示す平面図。 第1の実施形態に係るMTJ素子の製造工程(例1)を示す断面図。 第1の実施形態に係るMTJ素子の断面TEM像を示す図。 第1の実施形態に係るMTJ素子の製造工程(例2)を示す断面図。 第1の実施形態に係るMTJ素子におけるSiN上のCoFeBの磁気特性を示す図。 第1の実施形態に係るMTJ素子におけるW又はTa上のCoFeBの磁気特性を示す図。 第2の実施形態に係る磁気ランダムアクセスメモリのメモリセルを示す平面図。 第2の実施形態に係る磁気ランダムアクセスメモリの概略的なメモリセルであって、図8のIX−IX線に沿った断面図。 第3の実施形態に係る磁気ランダムアクセスメモリのメモリセルを示す概略的な断面図。 第4の実施形態に係る磁気ランダムアクセスメモリのメモリセルを示す概略的な断面図。 第4の実施形態に係る磁気ランダムアクセスメモリのメモリセルアレイを示す図。
以下、実施形態について、図面を参照して説明する。但し、図面は、模式的又は概念的なものであり、各図面の寸法及び比率等は、必ずしも現実のものと同一であるとは限らないことに留意すべきである。また、図面の相互間で同じ部分を表す場合においても、互いの寸法の関係や比率が異なって表される場合もある。特に、以下に示す幾つかの実施形態は、本実施形態の技術思想を具体化するための磁気メモリを例示したものであって、構成部品の形状、構造、配置等によって、本実施形態の技術思想が特定されるものではない。尚、以下の説明において、同一の機能及び構成を有する要素については、同一符号を付し、重複説明は必要な場合にのみ行う。
[1]第1の実施形態
[1−1]メモリセルの構造
図1及び図2を用いて、第1の実施形態に係る磁気ランダムアクセスメモリ(MRAM)のメモリセルの構造について説明する。本実施形態では、双方向に電流を供給することで情報を記録することが可能なスピン注入MRAMを例として挙げる。
図1は、MRAMのメモリセルの断面図を示す。図2は、MRAMのメモリセルの平面図を示す。図1は、図2のI−I線に沿った断面図である。
図1に示すように、磁気抵抗素子であるMTJ素子10は、下から順に、下地層13、記録層(記憶層、自由層)18、トンネルバリア層15、参照層(固定層)16、上部電極17が順に積層された積層構造を有する。このようなMTJ素子10は、2つの磁性体(参照層16及び記録層18)の相対的な磁化方向によって情報を記憶する記憶素子である。図1中の矢印は、磁化方向を示している。尚、本実施形態では、下地層13が下部電極を兼ねて1つの層となっている構成を例示しているが、勿論、下地層13と下部電極とを別々に積層してもよい。
MTJ素子10の一端には、選択トランジスタTrを介してビット線BL(書き込み配線、読み出し配線)が電気的に接続されている。この選択トランジスタTrのゲートは、ワード線WLに接続される。MTJ素子10の他端には、図示せぬビット線(書き込み配線、読み出し配線)が電気的に接続されている。
このような本実施形態では、記録層18及び下地層13は、複数のMTJ素子10毎に物理的に分離されているのに対し、トンネルバリア層15、参照層16及び上部電極17は、複数のMTJ素子10毎に物理的に分離されず、複数のMTJ素子10を跨いで連続的に延在している。つまり、トンネルバリア層15、参照層16及び上部電極17のそれぞれは、XY平面の全方向において連続した層である。換言すると、トンネルバリア層15、参照層16及び上部電極17は、ビット線BLの延在方向(X方向)及びワード線WLの延在方向(Y方向)において、複数のMTJ素子10を跨いで連続的に延在している。尚、上部電極17は、必ずしもトンネルバリア層15及び参照層16と同様に複数のMTJ素子10を跨いで連続的に延在する必要はなく、複数のMTJ素子10毎に物理的に分離されてもよい。
下地層13の側面には、側壁層12が形成されている。この側壁層12の側面には、非磁性層11が形成されている。非磁性層11と下地層13は、例えば、同じ膜厚であって、上面及び下面の高さが一致しているが、これに限定されない。側壁層12は、トンネルバリア層15と接している。
非磁性層11上には、磁化吸収層19が形成されている。この磁化吸収層19は、記録層18及び参照層16からの漏れ磁場を吸収する層として機能する。磁化吸収層19は、記録層18と同一平面に形成されている。磁化吸収層19と記録層18は、同じ膜厚であって、上面及び下面の高さが一致していてもよい。磁化吸収層19と記録層18は、同じ材料で構成されている。但し、記録層18は、膜面に垂直方向の磁気異方性を有するのに対し、磁化吸収層19は、膜面に平行方向の磁気異方性を有する。記録層18及び磁化吸収層19の磁気異方性の方向は、これら記録層18及び磁化吸収層19にそれぞれ接する下地層13及び非磁性層11の材料で制御される。この点については、後述する。磁化吸収層19は、隣接する記録層18間に配置され、記録層18及び選択トランジスタTrと電気的に分離されている。
磁化吸収層19と記録層18の間には、側壁層12又はトンネルバリア層15が形成されている。つまり、磁化吸収層19と記録層18は、側壁層12又はトンネルバリア層15によって電気的に分離されている。尚、磁化吸収層19と記録層18の間には、後述する製造方法によって、側壁層12とトンネルバリア層15が密着するように形成された層が存在する。この磁化吸収層19と記録層18の間の層は、製造過程における熱処理条件や材料等によって、側壁層12、トンネルバリア層15、側壁層12及びトンネルバリア層15の両方からなる層のいずれかである。
側壁層12の上方におけるトンネルバリア層15の上面は、窪み部30を有する。この窪み部30は、後述する製造方法により、トンネルバリア層15が側壁層12に密着するように下方に形成されることによって生じたものである。
本実施形態では、記録層18がトンネルバリア層15と選択トランジスタTrの間に設けられた、いわゆるボトムフリー構造(トップピン構造)である。但し、参照層16がトンネルバリア層15と選択トランジスタTrの間に設けられた、いわゆるトップフリー構造(ボトムピン構造)にすることも可能である。
図2に示すように、トンネルバリア層15、参照層16及び上部電極17は、複数の記録層18及び下地層13で共有する。つまり、記録層18及び下地層13は、1つのMTJ素子10毎に物理的に分離されるのに対し、トンネルバリア層15、参照層16及び上部電極17は、複数のMTJ素子10を跨いで連続的に延在している。
[1−2]MTJ素子10の材料
記録層18及び参照層16は、それぞれ、強磁性材料からなり、膜面に垂直な方向の磁気異方性を有する。記録層18及び参照層16の容易磁化方向は、膜面に対して垂直である。すなわち、MTJ素子10は、記録層18及び参照層16の磁化方向がそれぞれ膜面に対して垂直方向を向く、垂直磁化MTJ素子である。尚、容易磁化方向とは、あるマクロなサイズの強磁性体を想定して、外部磁界のない状態で自発磁化がその方向を向くと、最も内部エネルギーが低くなる方向である。一方、困難磁化方向とは、あるマクロなサイズの強磁性体を想定して、外部磁界のない状態で自発磁化がその方向を向くと、最も内部エネルギーが大きくなる方向である。
記録層18は、スピン偏極した電子の作用により磁化(又はスピン)方向が可変である(反転する)。参照層16は、磁化方向が不変である(固着している)。参照層16は、記録層18よりも十分大きな垂直磁気異方性エネルギーを持つように設定される。磁気異方性の設定は、材料構成や膜厚を調整することで可能である。このようにして、記録層18の磁化反転電流を小さくし、参照層16の磁化反転電流を記録層18の磁化反転電流よりも大きくする。これにより、所定の書き込み電流に対して、磁化方向が可変の記録層18と磁化方向が不変の参照層16とを備えたMTJ素子10を実現できる。
記録層18は、Fe、FeB、CoFe又はCoFeB等から構成されてもよい。CoFe又はCoFeBの場合、Feの濃度をCoの濃度よりも高くすることが望ましい。これにより、記録層18の垂直磁気異方性を向上することができる。尚、磁化吸収層19の材料は、上述するような記録層18と同じ材料からなる。
参照層16は、Co/Pt人口格子、Co/Pd人口格子、CoPt、CoCrPt、CoPd等のhcp合金、TbCoFe、DyCoFe等のRE−TMフェリ磁性体、MnAl、MnBi、MnGa等のMn系合金を用いることが可能である。これにより、垂直磁化膜を形成できる。尚、このような垂直磁化膜とトンネルバリア層15の間にCoFeBを挟むことで、高いMRを得ることが可能になる。
トンネルバリア層15は、MgO、MgAlO、AlO等の非磁性材料の絶縁体からなる。
下地層13は、記録層18の磁気異方性を向上させる機能を有する。下地層13と記録層18の材料を適切に選択することで、記録層18に垂直磁気異方性を持たせることが可能になる。例えば、下地層13は、Ta、Y、La、Ti、Zr、Hf、Mo、W、Ru、Ir、Pd、Pt及びAlのうち少なくとも1つの元素を含む材料を用いる。これにより、記録層18の垂直磁気異方性を向上させることが可能である。
側壁層12は、非磁性材料の絶縁体であり、Mg、Al及びSiのうち少なくとも1つの元素を含む酸化物からなる。例えば、側壁層12は、MgO、MgAlO、AlO、SiON、SiO等からなる。
非磁性層11は、磁化吸収層19が面内磁化膜となるような材料で形成されることが望ましい。非磁性層11は、Siを含む窒化物或いは酸化物からなる。例えば、非磁性層11は、SiN、SiO等からなる。
[1−3]製造方法
図3(a)乃至(h)を用いて、第1の実施形態に係るMTJ素子の製造方法の例1について説明する。
まず、図3(a)に示すように、選択トランジスタ(図示せず)に接続されるコンタクト電極(図示せず)が形成された後、このコンタクト電極上に例えばSiNからなる非磁性層11が堆積される。
次に、図3(b)に示すように、リソグラフィ及びエッチングを用いて、非磁性層11内にビア11aが開口される。
次に、図3(c)に示すように、ビア11a内及び非磁性層11上に、例えばMgOからなる側壁層12が堆積される。
次に、図3(d)に示すように、バイアスエッチング等を用いて、ビア11aの底面及び非磁性層11上の側壁層12が除去される。これにより、側壁層12は、ビア11a(非磁性層11)の側面にのみ残る。
次に、図3(e)に示すように、ビア11a内、側壁層12及び非磁性層11上に、例えばTaからなる下地層13が堆積される。
次に、図3(f)に示すように、CMP等を用いて下地層13が平坦化され、側壁層12及び非磁性層11の表面を露出させる。
次に、図3(g)に示すように、下地層13、側壁層12及び非磁性層11上に、例えば、CoFeB(1nm)からなる磁性層14、MgO(1nm)からなるトンネルバリア層15及び参照層16が順に堆積される。
次に、図3(h)に示すように、例えば真空中にて350℃の温度で1時間の熱処理が施される。これにより、側壁層12のMgOとトンネルバリア層15のMgOとが接着する。このため、下地層13上の磁性層14と非磁性層11上の磁性層14とが分離する。その結果、MTJ素子10毎に分離された記録層18が形成され、この記録層18と同じ材料で形成された磁化吸収層19が非磁性層11上に残る。また、側壁層12の上方におけるトンネルバリア層15の上面には、窪み部30が形成される。
尚、図4の断面TEM(Transmission Electron Microscope)像から分かるように、熱処理により、MgO(側壁層12)とMgO(トンネルバリア層15)間がつながり、CoFeB(磁性層14)が分断されている。さらに、MgO(側壁層12)の上方のMgO(トンネルバリア層15)の上面には、窪み部30が形成されていることが分かる。
次に、図5(a)乃至(g)を用いて、第1の実施形態に係るMTJ素子の製造方法の例2について説明する。側壁層12として、例1ではMgOを用いたのに対し、例2ではSiONを用いる。この例2では、上述した例1と異なる点について主に説明する。
図5(a)及び(b)に示すように、例えばSiNからなる非磁性層11内にビア11aが開口される。
次に、図5(c)に示すように、SiNからなる非磁性層11が酸化され、ビア11a(非磁性層11)の側面にSiONからなる側壁層12が形成される。尚、非磁性層11上等に形成されたSiONは除去される。
次に、図5(d)乃至(f)に示すように、例1と同様、下地層13、側壁層12及び非磁性層11上に、例えば、CoFeB(1nm)からなる磁性層14、MgO(1nm)からなるトンネルバリア層15及び参照層16が順に堆積される。
次に、図5(g)に示すように、例えば真空中にて350℃の温度で1時間の熱処理が施される。これにより、側壁層12のSiONとトンネルバリア層15のMgOとが接着する。このため、下地層13上の磁性層14と非磁性層11上の磁性層14とが分離する。その結果、MTJ素子10毎に分離された記録層18が形成され、この記録層18と同じ材料で形成された磁化吸収層19が非磁性層11上に残る。また、側壁層12の上方におけるトンネルバリア層15の上面には、窪み部30が形成される。
[1−4]記録層18及び磁化吸収層19の磁気特性
図6及び図7を用いて、上記のような製造方法により形成された記録層18及び磁化吸収層19の磁気特性について説明する。
図6は、SiN(非磁性層11)上のCoFeB(磁化吸収層19)の磁気特性を示す。図7は、Ta(下地層13)上のCoFeB(記録層18)の磁気特性を示す。図6及び図7において、横軸は、膜面内方向に対して垂直に印加した場合(膜面垂直方向)の磁場の大きさ(Oe)を示し、縦軸は、膜面垂直方向の磁化の大きさ(emu/cc)を示す。尚、図中の“E”は、10を底とする指数関数を意味する。
図6に示す磁気特性から分かるように、SiN(非磁性層11)上のCoFeB(磁化吸収層19)は、面内方向の異方性が垂直方向の異方性より大きい面内磁化膜となる。
一方、図7に示す磁気特性から分かるように、Ta(下地層13)上のCoFeB(記録層18)は、垂直磁化膜となる。
このように、本実施形態では、記録層18下の下地層13は、記録層18が垂直磁化膜となるような材料で形成され、磁化吸収層19下の非磁性層11は、磁化吸収層19が面内磁化膜となるような材料で形成されることが望ましい。
[1−5]効果
第1の実施形態によれば、参照層16がセル毎に分断されず、複数のMTJ素子10を跨いで連続的に形成されている。このように参照層16を完全に分断しない構造にすれば、漏れ磁場はほぼゼロとなる。参照層16からの漏れ磁場をゼロにすると、記録層18の磁化反転磁場のシフトがゼロとなり、シフト調整層が不要となり、製造コストの低減が可能となる。また、漏れ磁場の低減は、MTJ素子10のサイズばらつきによって生じる漏れ磁場ばらつきを低減し、MTJ素子10の熱擾乱耐性及び書き込み電流の低減も可能になる。
また、第1の実施形態では、トンネルバリア層15がセル毎に分断されず、複数のMTJ素子10を跨いで連続的に形成されている。これにより、トンネルバリア層15の加工時に生じる、トンネルバリア層15の側壁への金属粒子の再堆積や、加工ダメージが無くなり、トンネルバリア層15の絶縁不良を防ぎ、読み出し電流のばらつきを低減することも可能になる。
さらに、第1の実施形態では、隣接するMTJ素子10の間に、面内方向に磁気異方性を有する磁化吸収層19が形成される。これにより、記録層18及び参照層16から漏れる磁場が磁化吸収層19に吸収され、記録層18及び参照層16の漏れ磁場をさらに低減することが可能になる。
[2]第2の実施形態
第2の実施形態では、参照層16をライン状に分離した構造にする。
[2−1]メモリセルの構造
図8及び図9を用いて、第2の実施形態に係るMRAMのメモリセルの構造について説明する。
図8は、MRAMのメモリセルの平面図を示す。図9は、図8のIX−IX線に沿った断面図を示す。尚、図8のI−I線に沿った断面図は、図1となる。
図8及び図9に示すように、第2の実施形態において、第1の実施形態と異なる点は、参照層16及び上部電極17が、ライン状に分離されている点である。
具体的には、参照層16及び上部電極17は、ワード線WLの延在方向(Y方向)において、複数のMTJ素子10のうち少なくとも1つ以上のMTJ素子10毎に分離されている。参照層16及び上部電極17を、ライン状に分離する際には、複数のカラム(例えば2〜5本)毎で分離した方が、漏れ磁場をより低減できる。尚、ビット線BLの延在方向(X方向)においては、第1の実施形態と同様、参照層16及び上部電極17は、複数のMTJ素子10を跨いで連続的に延在している。
分離された隣接する参照層16の磁化方向は、互いに反平行にすることが望ましい。隣接する参照層16の磁化方向を反平行にするには、参照層16を切断後又はMRAMを製造後に、参照層16のキュリー温度以上の温度にMTJ素子10を加熱し、冷却することで自己形成される。分離された隣接する参照層16の磁化方向が互いに反平行となっていることは、例えばMFM(Magnetic Force Microscope:磁気力顕微鏡)を用いて分析可能である。
参照層16の分離にあたり、参照層16の端部が磁化吸収層19により近づくような、以下の構造が望ましい。参照層16の端部からの漏れ磁場を磁化吸収層19でより吸収させるためである。
例えば、参照層16のY方向の幅は、記録層18のY方向の幅よりも大きいことが望ましく、記録層18のY方向の幅とこの記録層18の両側の側面の側壁層12の幅を合わせた幅よりも大きい方がさらに望ましい。換言すると、分離された隣接する参照層16間の距離は、磁化吸収層19のY方向の幅よりも短いことが望ましい。参照層16の側面は、側壁層12の磁化吸収層19側の側面より外側に突出することが望ましい。窪み部30は、参照層16の底面下に存在することが望ましい。
尚、第2の実施形態では、ライン状の参照層16は、ビット線BLの延在方向(X方向)に延びることに限定されず、ワード線WLの延在方向(Y方向)に延びてもよい。
[2−2]効果
上記第2の実施形態によれば、トンネルバリア層15は分離されない。これにより、トンネルバリア層15の加工時に生じる、トンネルバリア層15の側壁への金属粒子の再堆積や、加工ダメージが無くなり、トンネルバリア層15の絶縁不良を防ぎ、読み出し電流のばらつきを低減することが可能になる。
また、第2の実施形態によれば、参照層16は、ライン状に分離されるが、ビット線BLの延在方向(X方向)においては、第1の実施形態と同様、複数のMTJ素子10を跨いで連続的に延在している。このため、ビット線BLの延在方向(X方向)においては、漏れ磁場を低減することが可能である。
また、第2の実施形態では、ライン状に分離した参照層16の磁化方向は、互いに反平行にする。これにより、参照層16からの漏れ磁場の低減が可能になる。
また、第2の実施形態では、参照層16を1〜数カラム毎に分離している。これにより、複数のビットを同時に読み書きする場合、回り込み電流の発生を抑制することができる。
さらに、第2の実施形態では、第1の実施形態と同様、隣接するMTJ素子10の間に、面内方向に磁気異方性を有する磁化吸収層19が形成される。これにより、記録層18及び参照層16から漏れる磁場が磁化吸収層19に吸収され、記録層18及び参照層16の漏れ磁場をさらに低減することが可能になる。
[3]第3の実施形態
第3の実施形態は、第2の実施形態の変形例であり、ライン状に分離した参照層16の中心を記録層18の中心からずらした構造である。
[3−1]メモリセルの構造
図10を用いて、第3の実施形態に係るMRAMのメモリセルの構造について説明する。
図10に示すように、第3の実施形態において、第2の実施形態と異なる点は、ライン状に分離した参照層16の中心が、記録層18の中心から距離Xだけずれている点である。ここで、距離Xは、0<X<(参照層16の幅−記録層18の幅)/2の関係を満たすことが望ましい。
尚、図10では、分離された隣接する2つの参照層16は、両方とも紙面の左方向にずらしているが、これに限定されない。分離された隣接する参照層16は、互いに近づくようにずらしてもよい。例えば、紙面右側の参照層16は、紙面の左方向にずらし、紙面左側の参照層16は、紙面の右方向にずらしてもよい。
また、参照層16の側面の一方は、図10に示すように、窪み部30上に位置するようにずらしてもよい。これにより、参照層16を記録層16により近づけることができ、記録層18のZ端部に、より大きな漏れ磁場が印加できるようになる。
[3−2]効果
上記第3の実施形態によれば、参照層16をライン状に分離することで、第2の実施形態と同様の効果を得ることができる。
さらに、第3の実施形態では、ライン状に分離した参照層16の中心を、記録層18の中心から距離Xだけずらしている。これにより、記録層18のY端部より、記録層18のZ端部の方に、より大きな漏れ磁場が印加される。結果として、記録層18のZ端部のスピンの熱擾乱耐性が劣化し、スピン注入磁化反転をZ端部から発生させることが可能になる。スピン注入磁化反転を1方向に制御することで、スピンの歳差運動の制御が可能になり、書き込み時間の低減が可能になる。
[4]第4の実施形態
上記第1の実施形態では、図1に示すように、参照層16及び上部電極17をセル毎に分離しない構造とする。この場合、複数のビットを同時に読み書きすると、回り込み電流が生じる恐れがある。
そこで、第4の実施形態では、参照層16及び上部電極17をセル毎に分離しない構造の場合に、参照層16として、膜面内に対してC軸に配向したペロブスカイト構造を有する磁性体を用いる。例えば、ペロブスカイト構造を有するYBaCoO、SrYCoO等を参照層16に用いることで、第4の実施形態を実現することができる。
[4−1]メモリセルの構造
図11を用いて、第4の実施形態に係るMRAMのメモリセルの構造について説明する。
図11に示すように、第4の実施形態において、第1の実施形態と異なる点は、参照層16が、膜面に対して平行方向に流れる電流が膜面に対して垂直方向に流れる電流より小さく、かつ膜面に対して垂直方向に配向したペロブスカイト構造を有する磁性体で構成される点である。
ここで、選択トランジスタTrは、個々のMTJ素子10に対して1対1で接続され、選択トランジスタTrに接続したワードラインWLとビットライン/BLは、直交するように設置される。また、MTJ素子10に接続されたビットラインBLは、ワードラインWLと直交するように接続する。つまり、ワードラインWLに対して、2本のビットライン/BL、BLが直交するように設置することで、回り込み電流を抑制し、ランダムアクセスが可能になる。
尚、図11は、ビットラインBLと参照層16及び上部電極17とは、電極20でつないだ構造である。しかし、ビットラインBLと電極20を省き、上部電極17をビットラインBLにすることも可能である。
また、第4の実施形態による上述した構成の参照層16は、第1の実施形態だけでなく、第2又は第3の実施形態に適用することも可能である。
[4−2]効果
上記第4の実施形態によれば、第1乃至第3の実施形態と同様の効果を得ることができる。
さらに、第4の実施形態では、参照層16を、膜面に対して平行方向に流れる電流が膜面に対して垂直方向に流れる電流より小さく、かつ膜面に対して垂直方向に配向したペロブスカイト構造を有する磁性体で構成する。つまり、Z方向には電流が流れ、XY方向には電流が流れ難くすることで、回り込み電流を抑制し、ランダムアクセスが可能になる(図12)。
以上のように、上述した実施形態の磁気ランダムアクセスメモリによれば、記録層に作用する参照層からの漏洩磁界を低減しつつ、トンネルバリア層の絶縁不良を低減することが可能である。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
10…MTJ素子、11…非磁性層、11a…ビア、12…側壁層、13…下地層、14…磁性層、15…トンネルバリア層、16…参照層、17…上部電極、18…記録層、19…磁性層、20…電極、21…書き込み回路/読み出し回路、22…カラムデコーダ、23…ロウデコーダ、30…窪み部。

Claims (12)

  1. 膜面に垂直方向の磁気異方性を有し、磁化方向が可変である記録層と、
    膜面に垂直方向の磁気異方性を有し、磁化方向が不変である参照層と、
    前記記録層及び前記参照層間に設けられた第1の非磁性層と、
    をそれぞれ具備する複数の磁気抵抗素子を備え、
    前記記録層は、前記複数の磁気抵抗素子毎に物理的に分離され、
    前記参照層及び前記第1の非磁性層は、前記複数の磁気抵抗素子を跨いで連続的に延在することを特徴とする磁気ランダムアクセスメモリ。
  2. 前記記録層と同一平面に配置され、前記記録層と電気的に分離され、前記記録層を構成する材料と同一の材料で形成され、膜面に平行方向の磁気異方性を有する第1の磁性層をさらに具備することを特徴とする請求項1に記載の磁気ランダムアクセスメモリ。
  3. 前記記録層の前記第1の非磁性層が設けられた面と反対面上に形成された第2の非磁性層と、
    前記第2の非磁性層の側壁上に形成された第3の非磁性層と、
    前記第3の非磁性層の側壁上に形成された第4の非磁性層と、
    をさらに具備することを特徴とする請求項1又は2に記載の磁気ランダムアクセスメモリ。
  4. 前記第3の非磁性層の材料は、前記第1の非磁性層の材料と同一であることを特徴とする請求項3に記載の磁気ランダムアクセスメモリ。
  5. 前記第3の非磁性層の上方における前記第1の非磁性層の上面は、窪み部を有することを特徴とする請求項3に記載の磁気ランダムアクセスメモリ。
  6. 前記参照層は、第1の方向では前記複数の磁気抵抗素子を跨いで連続的に延在し、前記第1の方向と直交する第2の方向では前記複数の磁気抵抗素子のうち少なくとも1つ以上の磁気抵抗素子毎に物理的に分離されることを特徴とする請求項1に記載の磁気ランダムアクセスメモリ。
  7. 分離された隣接する参照層の磁化方向は、反平行であることを特徴とする請求項6に記載の磁気ランダムアクセスメモリ。
  8. 前記記録層は、FeB又はCoFeBからなることを特徴とする請求項1乃至7のいずれか1項に記載の磁気ランダムアクセスメモリ。
  9. 前記参照層は、前記膜面に対して平行方向に流れる電流が前記膜面に対して垂直方向に流れる電流より小さく、かつ前記膜面に対して垂直方向に配向したペロブスカイト構造を有することを特徴とする請求項1乃至8のいずれか1項に記載の磁気ランダムアクセスメモリ。
  10. 前記第2の非磁性層は、Ta、Y、La、Ti、Zr、Hf、Mo、W、Ru、Ir、Pd、Pt及びAlのうち少なくとも1つの元素を含む材料からなり、
    前記第3の非磁性層は、Mg、Al及びSiのうち少なくとも1つの元素を含む酸化物からなり、
    前記第4の非磁性層は、Si及びAlのうち少なくとも1つの元素を含む窒化物からなることを特徴とする請求項1乃至9のいずれか1項に記載の磁気ランダムアクセスメモリ。
  11. ソース/ドレインの一方が前記記録層に電気的に接続された選択トランジスタと、
    前記選択トランジスタのゲートに接続され、前記第2の方向に延在する第1の配線と、
    前記参照層に電気的に接続され、前記第1の方向に延在する第2の配線と、
    前記選択トランジスタの前記ソース/ドレインの他方に電気的に接続され、前記第1の方向に延在する第3の配線と、
    をさらに具備し、
    前記記録層は、前記第1の非磁性層と前記選択トランジスタとの間に設けられることを特徴とする請求項1乃至10のいずれか1項に記載の磁気ランダムアクセスメモリ。
  12. 第1の非磁性層を形成する工程と、
    前記第1の非磁性層内にビアを形成する工程と、
    前記ビアの側面に側壁層を形成する工程と、
    前記ビア内、前記側壁層及び前記第1の非磁性層上に、下地層を形成する工程と、
    前記側壁層及び前記第1の非磁性層の表面が露出するまで前記下地層を平坦化する工程と、
    前記下地層、前記側壁層及び前記第1の非磁性層上に、磁性層、第2の非磁性層及び参照層を順に形成する工程と、
    熱処理により、前記側壁層と前記第2の非磁性層とを接着させ、前記下地層上の前記磁性層と前記第1の非磁性層上の前記磁性層とを分離する工程と、
    を具備し、
    前記下地層上の前記磁性層からなる記録層と前記第2の非磁性層と前記参照層とを有する複数の磁気抵抗効果素子を備え、
    前記記録層は、前記複数の磁気抵抗素子毎に物理的に分離され、
    前記参照層及び前記第2の非磁性層は、前記複数の磁気抵抗素子を跨いで連続的に延在することを特徴とする磁気ランダムアクセスメモリの製造方法。
JP2011176687A 2011-08-12 2011-08-12 磁気ランダムアクセスメモリ Withdrawn JP2013041912A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011176687A JP2013041912A (ja) 2011-08-12 2011-08-12 磁気ランダムアクセスメモリ
US13/429,088 US8716819B2 (en) 2011-08-12 2012-03-23 Magnetic random access memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011176687A JP2013041912A (ja) 2011-08-12 2011-08-12 磁気ランダムアクセスメモリ

Publications (1)

Publication Number Publication Date
JP2013041912A true JP2013041912A (ja) 2013-02-28

Family

ID=47676980

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011176687A Withdrawn JP2013041912A (ja) 2011-08-12 2011-08-12 磁気ランダムアクセスメモリ

Country Status (2)

Country Link
US (1) US8716819B2 (ja)
JP (1) JP2013041912A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014067810A (ja) * 2012-09-25 2014-04-17 Toshiba Corp 磁気メモリ
KR20150012511A (ko) * 2013-07-25 2015-02-04 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
JP2016529739A (ja) * 2013-09-10 2016-09-23 マイクロン テクノロジー, インク. 磁性トンネル接合および磁性トンネル接合を形成する方法

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4952725B2 (ja) * 2009-01-14 2012-06-13 ソニー株式会社 不揮発性磁気メモリ装置
KR101967352B1 (ko) * 2012-10-31 2019-04-10 삼성전자주식회사 자기 메모리 소자 및 그 제조 방법
KR20140103771A (ko) * 2013-02-19 2014-08-27 삼성전자주식회사 자기저항구조와 이를 포함하는 메모리소자 및 이들의 제조방법
WO2014142956A1 (en) * 2013-03-15 2014-09-18 Intel Corporation Logic chip including embedded magnetic tunnel junctions
US9184374B2 (en) * 2013-03-22 2015-11-10 Kazuya Sawada Magnetoresistive element
US20140284733A1 (en) 2013-03-22 2014-09-25 Daisuke Watanabe Magnetoresistive element
US9240546B2 (en) 2013-03-26 2016-01-19 Infineon Technologies Ag Magnetoresistive devices and methods for manufacturing magnetoresistive devices
JP2014229758A (ja) * 2013-05-22 2014-12-08 ソニー株式会社 半導体装置およびその製造方法
JP2016018964A (ja) * 2014-07-10 2016-02-01 株式会社東芝 磁気抵抗効果素子
US10043967B2 (en) * 2014-08-07 2018-08-07 Qualcomm Incorporated Self-compensation of stray field of perpendicular magnetic elements
KR102237706B1 (ko) * 2014-09-29 2021-04-08 삼성전자주식회사 자기 메모리 장치
KR102212556B1 (ko) * 2014-10-08 2021-02-08 삼성전자주식회사 반도체 장치
US9570509B2 (en) * 2015-01-29 2017-02-14 Qualcomm Incorporated Magnetic tunnel junction (MTJ) device array
US9502642B2 (en) 2015-04-10 2016-11-22 Micron Technology, Inc. Magnetic tunnel junctions, methods used while forming magnetic tunnel junctions, and methods of forming magnetic tunnel junctions
US9520553B2 (en) 2015-04-15 2016-12-13 Micron Technology, Inc. Methods of forming a magnetic electrode of a magnetic tunnel junction and methods of forming a magnetic tunnel junction
US9530959B2 (en) 2015-04-15 2016-12-27 Micron Technology, Inc. Magnetic tunnel junctions
JP6647590B2 (ja) * 2015-04-23 2020-02-14 国立研究開発法人物質・材料研究機構 垂直磁化膜と垂直磁化膜構造並びに磁気抵抗素子および垂直磁気記録媒体
US9257136B1 (en) 2015-05-05 2016-02-09 Micron Technology, Inc. Magnetic tunnel junctions
US9960346B2 (en) 2015-05-07 2018-05-01 Micron Technology, Inc. Magnetic tunnel junctions
US10868233B2 (en) 2016-03-30 2020-12-15 Intel Corporation Approaches for strain engineering of perpendicular magnetic tunnel junctions (pMTJs) and the resulting structures
US9680089B1 (en) 2016-05-13 2017-06-13 Micron Technology, Inc. Magnetic tunnel junctions
US10128311B2 (en) 2017-03-17 2018-11-13 Toshiba Memory Corporation Magnetic memory device
US10276784B1 (en) * 2017-10-30 2019-04-30 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and associated operating and fabricating method
JP2020047662A (ja) 2018-09-14 2020-03-26 キオクシア株式会社 記憶装置および記憶装置の製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6392923B1 (en) * 2001-02-27 2002-05-21 Motorola, Inc. Magnetoresistive midpoint generator and method
TW582032B (en) * 2001-11-30 2004-04-01 Toshiba Corp Magnetic random access memory
JP3661652B2 (ja) 2002-02-15 2005-06-15 ソニー株式会社 磁気抵抗効果素子および磁気メモリ装置
JP4371781B2 (ja) 2002-11-26 2009-11-25 株式会社東芝 磁気セル及び磁気メモリ
KR100773547B1 (ko) * 2006-03-28 2007-11-07 삼성전자주식회사 자기 기록 매체
JP4908339B2 (ja) * 2007-07-30 2012-04-04 株式会社東芝 ディスク記憶装置及びディスク媒体
US7893511B2 (en) * 2008-07-17 2011-02-22 Qimonda Ag Integrated circuit, memory module, and method of manufacturing an integrated circuit
JP4987830B2 (ja) 2008-09-25 2012-07-25 株式会社東芝 磁気メモリ
JP5203871B2 (ja) 2008-09-26 2013-06-05 株式会社東芝 磁気抵抗効果素子及び磁気メモリ
US7729584B2 (en) 2008-10-01 2010-06-01 Corning Cable Systems Llc Method of providing mid-span access to an optical fiber ribbon cable and the optical fiber ribbon cable
JP2010225783A (ja) * 2009-03-23 2010-10-07 Toshiba Corp 半導体記憶装置
KR20110009545A (ko) * 2009-07-22 2011-01-28 삼성전자주식회사 금속 탄화 전극을 갖는 반도체장치의 형성방법 및 관련된 반도체장치
JP5175886B2 (ja) * 2010-03-17 2013-04-03 株式会社東芝 磁気抵抗効果素子および磁気メモリ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014067810A (ja) * 2012-09-25 2014-04-17 Toshiba Corp 磁気メモリ
KR20150012511A (ko) * 2013-07-25 2015-02-04 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
KR102067151B1 (ko) 2013-07-25 2020-01-17 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
JP2016529739A (ja) * 2013-09-10 2016-09-23 マイクロン テクノロジー, インク. 磁性トンネル接合および磁性トンネル接合を形成する方法

Also Published As

Publication number Publication date
US20130037862A1 (en) 2013-02-14
US8716819B2 (en) 2014-05-06

Similar Documents

Publication Publication Date Title
US8716819B2 (en) Magnetic random access memory
JP5214691B2 (ja) 磁気メモリ及びその製造方法
US8357982B2 (en) Magnetic memory
US8758909B2 (en) Scalable magnetoresistive element
JP5148673B2 (ja) 磁気抵抗効果素子及び磁気メモリ
JP5734800B2 (ja) 磁気記憶素子及び不揮発性記憶装置
US9735343B2 (en) Magnetic memory device and element
JP5542831B2 (ja) 磁気メモリ
JP6182993B2 (ja) 記憶素子、記憶装置、記憶素子の製造方法、磁気ヘッド
TWI397069B (zh) Memory components and memory
US20070096229A1 (en) Magnetoresistive element and magnetic memory device
KR20180100065A (ko) 자기 터널 접합부 및 열 안정성 강화층을 갖는 메모리 셀
JP2008227009A (ja) 磁気ランダムアクセスメモリ、その書き込み方法及びその製造方法
JP2009194160A (ja) 磁気メモリ
JP5987613B2 (ja) 記憶素子、記憶装置、磁気ヘッド
JP2008171882A (ja) 記憶素子及びメモリ
JP2014072393A (ja) 記憶素子、記憶装置、磁気ヘッド
US11854589B2 (en) STT-SOT hybrid magnetoresistive element and manufacture thereof
US11038100B1 (en) Magnetoresistive element having a perpendicular AFM structure
JP2012129225A (ja) 記憶素子、メモリ装置
US9196824B2 (en) Magnetic storage element and magnetic memory
JP2014130946A (ja) 磁気抵抗素子、これを用いた磁気記憶装置、及びその製造方法
JP2007317733A (ja) メモリ
US20220045267A1 (en) Magnetoresistive element having a sidewall-current-channel structure
JP2008060583A (ja) 電流誘導スイッチングを利用した磁気メモリ素子

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20131018

RD07 Notification of extinguishment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7427

Effective date: 20131129

A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20141104