JP2014130946A - 磁気抵抗素子、これを用いた磁気記憶装置、及びその製造方法 - Google Patents

Abstract

【課題】 漏れ磁場の影響を抑制し動作のばらつきを低減した磁気記憶素子を提供する。
【解決手段】 磁気抵抗素子は、基板面と垂直な方向に磁化容易軸を有し磁化方向が可変の第１の強磁性層と、前記基板面と垂直な方向に磁化容易軸を有し磁化方向が固定された第２の強磁性層と、前記第１の強磁性層と前記第２の強磁性層に挟まれたトンネルバリア層と、前記第１の強磁性層の側に前記第１の強磁性層と交換結合が生じない距離をおいて配置され前記第２の強磁性層の磁化方向と反平行の垂直磁気異方性を有する第１垂直材料層と、前記第２の強磁性層の側に配置され、前記第２の強磁性層の磁化方向と平行な垂直磁気異方性を有し、前記第２の強磁性層と静磁気結合する第２垂直材料層と、を有する。
【選択図】図４

Description

本発明は、磁気抵抗素子とこれを用いた磁気記憶装置、及びその製造方法に関する。

ＭＲＡＭ（Magnetic Random Access Memory）は、高速かつ低消費電力の大容量不揮発性メモリとして注目を集めている。ＭＲＡＭは、ＭＴＪ（磁気トンネル接合：Magnetic Tunnel Junction）素子を記憶素子として用い、トンネルバリア層を挟む一対の磁性材料層の相対的な磁化方向で決まる磁気抵抗の高低を利用して情報を記憶する。

書き込み方式として、電子のスピンによる磁気モーメントを利用して記録層（フリー層）の磁化方向を反転させるスピン注入磁化（ＳＴＴ:Spin Torque Transfer）方式が採用されてきている。スピン注入方式は従来の配線電流方式に比べてデバイスの微細化、低電流化に適している。

また、磁化方向を磁性材料層の主面に対して垂直な方向とする垂直磁化ＭＴＪ素子の実用化が期待されている。垂直磁化ＭＴＪ素子は、記録密度の増大と書き込み電流の低減の観点で優れている。

スピン注入方式の磁気抵抗素子を熱的に安定化し、低電流での磁化反転を実現するために、図１（Ａ）のようにピン層の上方にバイアス層を配置して磁場を相殺する。バイアス層の磁化方向はピン層と反平行である（たとえば、特許文献１参照）。図１（Ｂ）では、フリー層を間に挟んでピン層と反対側に、反強磁性結合された磁性層を配置して磁場を相殺する（たとえば、特許文献２及び３参照）。反強磁性結合を用いて磁性層の保磁力を大きくしている。

図１（Ａ）の構成では、磁場相殺のためにバイアス層の磁化量をピン層の磁化量と同程度にするので、バイアス層の保磁力は小さくなり、ピン層の反転が起こりやすく不安定になる。図１（Ｂ）の構成では、ピン層を固定するためのバイアス層が設けられていないため、ピン層の磁化の反転が起こりやすく素子の動作が不安定になる。

特開２０１０−２３２４９９号公報 特開２００７−１４２３６４号公報 特開２０１０−２１５８０号公報

垂直磁化方式のＭＴＪ素子を用いる場合、動作のばらつきが問題となる。ばらつきの原因のひとつは、上述のようにピン層の不安定にある。従来構成では、スイッチング時にフリー層の反転と同時にピン層も反転する傾向にある。

ピン層の不安定に加えて、
(i)垂直磁化方式のＭＴＪ素子を用いる場合、フリー層への漏れ磁場の影響により磁気抵抗曲線（ＭＲループ）のゼロ磁場からずれてしまうこと、及び
(ii)着磁によるイニシャライズマージンが小さいためマイナーループ特性のばらつきが大きいこと、
も、動作ばらつきの原因となると考えられる。

そこで、漏れ磁場の影響を抑制し、動作のばらつきを低減した磁気記憶素子とこれを用いた記憶装置、および磁気記憶素子の製造方法を提供することを課題とする。

第１の態様では、磁気抵抗素子を提供する。磁気抵抗素子は、
基板面と垂直な方向に磁化容易軸を有し磁化方向が可変の第１の強磁性層と、
前記基板面と垂直な方向に磁化容易軸を有し磁化方向が固定された第２の強磁性層と、
前記第１の強磁性層と前記第２の強磁性層に挟まれたトンネルバリア層と、
前記第１の強磁性層の側に前記第１の強磁性層と交換結合が生じない距離をおいて配置され、前記第２の強磁性層の磁化方向と反平行の垂直磁気異方性を有する第１垂直材料層と、
前記第２の強磁性層の側に配置され、前記第２の強磁性層の磁化方向と平行な垂直磁気異方性を有し、前記第２の強磁性層と静磁気結合する第２垂直材料層と、
を有する。

第２の態様では、磁気記憶装置の製造方法を提供する。この方法は、
基板上に、基板面と垂直方向に磁化容易軸を有する第１の強磁性層、前記基板面と垂直方向に磁化容易軸を有する第２の強磁性層、および前記第１の強磁性層と前記第２の強磁性層にはさまれたトンネルバリア層を有する磁気抵抗素子を形成し、
前記基板上の前記第１の強磁性層の側に、前記第１の強磁性層と交換結合を生じない距離をおいて垂直磁化異方性を有する第１垂直材料層を配置し、
前記基板上の前記第２の強磁性層の側に、垂直磁化異方性を有し前記第２の強磁性層と静磁気結合する第２垂直材料層を配置し、
前記第１の強磁性層、前記第２の強磁性層、及び前記第２垂直材料層の磁化の向きが第１方向を向き、前記第１垂直材料層の磁化の向きが前記第１方向と反対の第２方向を向くように着磁する、
工程を含む。

上記の構成と方法により、垂直磁化方式の磁気記憶素子で漏れ磁場の影響を抑制し、安定した動作が実現される。

従来の磁気記憶素子の構成を示す図である。 スピン注入型ＭＴＪ素子の概要を示す図である。 垂直磁化方式のＭＴＪ素子における漏れ磁場の影響を説明するための図である。 実施形態のＭＴＪ素子の基本構成を示す図である。 実施形態のＭＴＪ素子の基本構成を示す図である。 漏れ磁場の低減方法を説明する図である。 実施形態の着磁方法を説明する図である。 実施形態の着磁方法を説明する図である。 ＭＴＪ素子を用いた積層構造の一例を示す図である。 ＭＴＪ素子のサイズとフリー層への漏れ磁界の関係を示す図である。 ＭＴＪ素子の変形例を示す図である。 図１１のＭＴＪ素子の具体的構成例を示す図である。 ＭＲＡＭの構成例を示す図である。

以下で図面を参照して実施形態を説明する。

図２は、磁気抵抗素子としてのＭＴＪ素子１０と、これを用いた垂直磁化型ＳＴＴ−ＭＲＡＭ（Spin Torque Tunneling Magnetic Random Access Memory）のメモリセルの概要を示す。ＭＴＪ素子１０は、磁化方向が固定されているピン層１３と、磁化方向がピン層の磁化方向に対して平行（Ｐ）又は反平行（ＡＰ）となるフリー層１１と、ピン層１３とフリー層１１に挟まれたトンネルバリア層１２を有する。図示の便宜上、その他の層を省略してある。

選択トランジスタＴｒがＯＮされることによって、セルが選択される。選択されたセルのＭＴＪ素子１０に上方から読み出し電流を流し、発生する磁場に反応するＭＴＪの抵抗を読み取る。たとえば、フリー層１１とピン層１３の磁化方向が平行で磁気抵抗が低い状態をデータ「０」に対応させ、フリー層１１とピン層１３の磁化方向が反平行で磁気抵抗が高い状態をデータ「１」に対応させる。平行状態から反平行状態へスイッチングするには、ピン層１３からフリー層１１の方向へスイッチング電流（スピン偏極電流）を流してフリー層の磁化方向を反平行に変化させる。反平行状態から平行状態にスイッチングするには、フリー層１１からピン層１３の方向へスイッチング電流を流してフリー層の磁化方向を平行に変化させる。

図３は垂直磁化方式のＭＴＪ素子１０に生じる漏れ磁場の問題を説明するための図である。垂直磁化型のＭＴＪ素子では、図３（Ａ）で点線の矢印で示すように、ピン層１３から発生する漏れ磁場がフリー層１１に影響する。この結果、図３（Ｂ）に示すように、ＭＲループの中心がゼロ磁場からＨshiftまでプラス方向にずれてしまう。Ｈshiftが保磁力Ｈcよりも大きい場合（Ｈshift＞Ｈc）、電流によるスイッチングを行っても、ＭＴＪ素子１０はゼロ磁場での状態（図３（Ｂ）の例では平行状態）を維持するため、スイッチング素子として利用することができない。

他方、ＭＴＪ素子１０のサイズが小さくなるほど、素子端部からの漏れ磁界の発生が顕著になる。この場合、ＭＲループの中心はゼロ磁場からマイナス方向にずれるため、このシフトも考慮しなければならない。実際の磁気メモリに適用するには、ＭＲループの中心をゼロ磁界近傍に合わせる必要があるので、ループ中心のずれを抑制するには漏れ磁場自体を低減するのが有効である。

図４は、実施形態のＭＴＪ素子２０Ａの基本構成を示す。ＭＴＪ素子２０Ａは、フリー層１１と、ピン層１３と、これらに挟まれたトンネルバリア層１２と、フリー層１１の側にフリー層１１から交換結合が生じない距離をおいて配置される第１の垂直磁気異方性材料層２１（以下、単に「第１垂直材料層２１」と称する）と、ピン層１３の側に配置されてピン層１３の磁化方向を固定する第２の垂直磁気異方性材料２６（以下、単に「第２垂直材料層２６」と称する）を有する。

フリー層１１は、下地層の表面に対して垂直方向に磁化容易軸を有し、ピン層１３に対する磁化方向が平行と反平行の間を遷移可能である。ピン層１３は、下地層の表面に対して垂直方向に磁化容易軸を有し、その磁化方向は固定である。フリー層１１とピン層１３は、ＣｏＦｅＢなどの強磁性材料で形成されている。トンネルバリア層１２は絶縁性の薄膜であり、フリー層１１とピン層１３の相対的な磁化方向によって絶縁膜を流れるトンネル電流が変化する。トンネルバリア層１２は、たとえば単結晶ＭｇＯなどである。

第１垂直材料層２１とフリー層１１の間には第１非磁性層２２が挿入され、ピン層１３と第２垂直材料層２６の間には第２非磁性層２５が挿入されている。第１非磁性層２２と第２非磁性層２６は、たとえばＲｕ，Ｔａなどである。第１非磁性層２２として、層の平坦性を向上し特性を良くするために、アモルファス膜を使用してもよい。

第１垂直材料層２１の磁化方向と、第２垂直材料層２６の磁化方向は、反平行である。図４の積層構造は、第１垂直材料層２１からフリー層１１にかかる磁界と、ピン層１３及び第２の垂直材料層２６からフリー層１１にかかる磁界とが、フリー層１１上で釣り合うように設計されている。これについて、図５を参照してさらに説明する。

図５は、図４の構成をより具体的に示す図である。図５（Ａ）に示すように、バッファ層２９上に形成されたＭＴＪ素子２０Ｂは、フリー層１１と第１非磁性層２２の界面に、厚さ０．２ｎｍ程度のＴａ膜２３を有する。同様に、ピン層１３と第２非磁性層２５の界面に、厚さ０．２ｎｍ程度のＴａ膜２４を有する。フリー層１１とピン層１３の厚さは１ｎｍ程度である。ＣｏＦｅＢフリー層１１がＭｇＯトンネルバリア層１２とＴａ膜２３に挟まれ、ＣｏＦｅＢピン層１３がＭｇＯトンネルバリア層１２とＴａ膜２４に挟まれることによって、フリー層１１とピン層１３は垂直磁気異方性を有する。

図５（Ｂ）は、第１垂直材料層２１（あるいは第２垂直材料層２６）の構成を示す。垂直材料層２１，２６は、たとえばコバルト（Ｃｏ）３１と白金（Ｐｔ）３２を繰り返し積層した構成である。最下層と最上層がＣｏとなるように、厚さ０．４ｎｍのＣｏと、厚さ０．６ｎｍのＰｔの積層を６回繰り返した場合、垂直材料層の厚さは６．４ｎｍとなる。第１垂直材料層２１、第２垂直材料層２６は、Ｃｏ／Ｐｔに限定されず、Ｃｏ／Ｐｄ、Ｃｏ／Ｎｉの積層に置き換えてもよい。

ここで、第１垂直材料層２１の厚さをｔ１、第１垂直材料層２１の飽和磁化をＭｓ１、第２垂直材料層２６の厚さをｔ２、第２垂直材料層２６の飽和磁化をＭｓ２、ピン層１３の飽和磁化をＭｓｐとする。

Ｍｓ１、Ｍｓ２、およびＭｓｐによりフリー層１１にかかる合成磁界が、フリー層１１上でゼロまたはその近傍になるように設計することで、フリー層に対する漏れ磁場の影響を低減することができる。

第１垂直材料層２１と第２垂直材料層２６で同じ材料（たとえば図５（Ｂ）の材料）が使用される場合は、第１垂直材料層２１の厚さｔ１を、第２垂直材料層２６の厚さｔ２よりも大きくして、保磁力に差をつける。

第１垂直材料層２１の飽和磁界Ｍｓ１と、第２垂直材料層２６の飽和磁界Ｍｓ２が異なる場合は、
Ｍｓ１×ｔ１＞Ｍｓ２×ｔ２ （１）
の条件を満たすように膜厚を設定する。

さらに、フリー層１１と第１垂直材料層２１の間に挿入される第１非磁性層２２の厚さをｔ３とすると、ｔ３はフリー層１１と第１垂直材料層２１が交換結合を起こさない厚さに設定される。図５（Ａ）及び図５（Ｂ）の構成例では、ｔ３は３ｎｍよりも大きく設定される（ｔ３＞３ｎｍ）。

Ｍｓ１×ｔ１のＭｓ２×ｔ２に対する比率は、１．５〜５の範囲である。比率が１．５よりも小さいと漏れ磁場をゼロに近づけることができない。また、Ｍｓ１×ｔ１とＭｓ２×ｔ２が同程度だと、着磁のイニシャルマージンがとりにくくなる。比率が５を超えるとピン層１３の垂直磁気異方性を確保できなくなる。

図６は、漏れ磁場を低減するための積層設計を説明するための図である。図６（Ａ）に示すように、フリー層１１への漏れ磁場量を低減するために、定量的にはＭＴＪ素子２０Ａ，２０Ｂ（以下、「ＭＴＪ素子２０」と総称する）の面内を通過する磁界成分Ｈｚの面内平均がゼロになるように、積層構造を設計する。

フリー層１１へ漏れる合成磁界の垂直成分ＨｚをＭＴＪの動径方向ｒに対して計算すると、Ｈｚの面内平均値Ｈｚaveは、式（２）で表わされる。

ここで、ＲはＭＴＪの半径である。

図６（Ｂ）は、直径５０ｎｍのＭＴＪの場合の動径方向の漏洩磁界強度分布を示す図である。横軸はＭＴＪ中心からの距離ｒ［ｎｍ］、縦軸は漏洩磁界［Ｏｅ］である。図６（Ｂ）からわかるように、Ｚ方向への磁界Ｈｚはフリー層１１の動径方向で分布を有する。フリー層１１のエッジ近傍で特に正の漏洩磁界が大きくなる。

そこで、積層構造を設計する際に、Ｈｚの面内平均値Ｈｚaveがゼロになるように、第１垂直材料層２１の飽和磁化Ｍｓ１と厚さｔ２、第２垂直材料層２６の飽和磁化Ｍｓ２と厚さｔ２、及び第１非磁性層２２の厚さｔ３の組み合わせを調整する。第１垂直材料層２１の飽和磁化量Ｍｓ１と第２垂直材料層２６の飽和磁化量Ｍｓ２は、ブランケット膜であらかじめ測定し、その値を用いて積層構造の設計を行う。

図７は、漏れ磁場を低減するための着磁方法を説明するための図である。ＭＴＪ素子を形成後、メモリ動作を可能にするために磁化の方向を揃える着磁プロセスを実施する。このとき、図７（Ａ）に示すように、動作可能な状態として、第１垂直材料層２１の磁化の向きだけがフリー層１１、ピン層１３、第２垂直材料層２６の磁化の向きと反対方向を向くように着磁プロセスを行う。図７（Ａ）の状態は、図７（Ｂ）の(6)の状態に対応する。これは、図５を参照して説明したように、第１垂直材料層２１が最も保磁力が大きく設計されていることと整合する。

図７（Ｂ）は着磁プロセスの一例を示す図である。縦方向に並ぶ４つの矢印は、下から順に第１垂直材料層２１、フリー層１１、ピン層１３、第２垂直材料層２６の磁化の方向を示している。

まず、磁場の印加のない(1)の状態で第１垂直材料層２１、フリー層１１、ピン層１３、第２垂直材料層２６の磁化の方向が揃っている（すべて上向き）。ここから徐々に磁場を印加すると、(2)の段階でフリー層１１の磁化方向だけが反転し、高抵抗状態になる。さらに磁場を印加することによって、(3)のように、ピン層１３と第２垂直材料層２６の磁化方向も反転し、低抵抗状態になる。さらに強い磁場で、第１垂直材料層２１の磁化方向も反転し、(4)の段階ですべての磁性層の磁化方向が揃う（下向き）。この状態が初磁化（リセット）状態である。その後磁場を掃引すると、(5)の段階でフリー層１１の磁化方向だけが反転する。続いて、(6)の段階でピン層１３と第２垂直材料層２６の磁化も反転し、第１垂直材料層２１だけが反対方向を向いている。この状態(6)が、マイナーループが描ける動作点である。

図８（Ａ）は、磁気ヒステリシス曲線のメジャーループを示す。この磁化特性は図７（Ｂ）に対応する。初磁化前(3)の段階で高抵抗状態から低抵抗状態になり、(4)で初磁化される。その後、印加磁場を下げていくと、初磁化とは異なる特性を示しながら(6)の動作点に至る（着磁の終了）。着磁状態(6)では保磁力Ｈ（Ｏｅ）のマージン（保磁力差）を大きくとることができ、フリー層は安定して反転する。これらの理由で、図７（Ａ）に示すように、第２垂直材料層２１の磁化方向だけが反対になるように着磁するのが有効である。

図８（Ｂ）はマイナーループを示す。マイナーループの中心がゼロ磁場にあり、フリー層の反転が原点対称となる。このようなマイナーループ特性により、フリー層への漏れ磁場が抑制され、スイッチング動作が安定する。

図９は、ＭＴＪ素子２０Ｃを含む積層構造４０Ａの一例を示す。積層構造４０Ａは、基板２１上に下部電極ＢＥと、上部電極ＴＥと、電極間に挟まれたＭＴＪ素子２０Ｃを有する。ＭＴＪ素子２０Ｃの積層は図５（Ａ）のＭＴＪ素子２０Ｂと同様なので、同じ構成要素を同じ符号で示す。

この積層構造の作製方法の一例を説明する。多層配線ウエハなどの基板４１上に、下部電極ＢＥ、ＭＴＪ素子２０Ｃ、上部電極ＴＥを含むハードマスク４９の各材料層を成膜する。下部電極ＢＥは、厚さ５ｎｍのＴａ層４２、厚さ２０ｎｍのＲｕ層４３、厚さ１０ｎｍのＴａ層４４を含む。その後、第１垂直膜２９の下地として厚さ５ｎｍのＲｕ層２９を形成し、第１垂直材料層２１を形成する。第１垂直材料層２１は、ＣｏとＰｔの薄膜を交互に１４層繰り返してトータルの厚さを１４．４ｎｍとする。

その上に、バッファ層（第１非磁性層）として、厚さ４ｎｍのＲｕ層２２及び厚さ１ｎｍのＴａ層２３を形成する。バッファ層（第１非磁性層）２２及び２３は、第１垂直材料層２１とフリー層１１との間の距離を確保して交換結合をさせないための層である。さらに、厚さ１ｎｍのＣｏＦｅＢフリー層１１、厚さ０．８ｎｍのＭｇＯトンネルバリア層１２、厚さ１．２ｎｍのＣｏＦｅＢピン層１３をこの順で成膜する。ＣｏＦｅＢピン層１３上に接着層として厚さ０．２ｎｍのＴａ層２４を成膜し、その上に第２垂直材料層２６を形成する。第２垂直材料層２６は、ＣｏとＰｔの積層を６層繰り返して厚さ６．４ｎｍとする。最後に、ハードマスク層４９を形成する。ハードマスク層４９は、厚さ５ｎｍのＲｕ層４５と、厚さ１００ｎｍのＴａ層４６と、絶縁膜４７を含む。ハードマスク層４９の一部であるＲｕ層４５とＴａ層４６は上部電極ＴＥとして用いられる。

積層中、金属層の成膜は、たとえばＡｒガス雰囲気中で各材料ターゲットを用いてスパッタ法で行う。成膜室の圧力はたとえば０．１Ｐａ，パワーは５００Ｗである。ハードマスク４９の絶縁膜４７は、たとえば厚さ５０ｎｍのＳｉＯ２膜であり、低温ＣＶＤで形成する。

成膜後、磁化容易軸の方向に磁場を印加して２５０℃〜４００℃でアニールを行い、結晶化と図７（Ｂ）に示す磁場方向を揃える処理を行なう。この処理により、第１垂直材料層２１の磁化方向が、フリー層１１、ピン層１３、第２垂直材料層２６の磁化方向と反対方向になる。

図１０は、図９の積層構造で、ＭＴＪ素子のサイズを変えたときの漏れ磁界強度の変化を示す図である。ＭＴＪ素子のサイズによって、漏れ磁界強度が変化するが、実施形態のＭＴＪ素子２０Ａ〜２０Ｃは反交換結合を含まないため、ＭＴＪ素子のサイズ（直径）の変化に対して漏れ磁界量の変化の傾きが非常に緩やかである。素子サイズを小さくしていっても漏れ磁界の影響が少ないので、微細化に適している。

たとえば、ＭＴＪ素子のサイズを５０ｎｍに設計する場合、サイズ５０ｎｍでフリー層への漏れ磁場がゼロになるように、積層構造４０Ａを設計する。すなわち、式（２）でフリー層へ漏れる磁界の垂直成分の面内平均値Ｈｚaveがゼロまたはその近傍になるように、積層パラメータ（特に、第１垂直材料層２１の飽和磁化Ｍｓ１と膜厚ｔ１、第２垂直材料層２６の飽和磁化Ｍｓ２と膜厚ｔ２、および第１非磁性層２２の膜厚ｔ２）を設定する。これによって、フリー層１１にかかる磁場を相殺する。

図１１は、図４の変形例であるＭＴＪ素子２０Ｄの概略構成図である。図４のＭＴＪ素子２０Ａはトップピン構造を採用していたが、図１１のＭＴＪ素子２０Ｄのように、ボトムピン構造としてもよい。この場合も、フリー層１１の側に第１非磁性層２２を介して第１垂直材料層２１が配置され、ピン層１３の側に第２非磁性層２５を介して第２垂直材料層２６が配置される。第１非磁性層２２の厚さは、フリー層１１と第１垂直材料層２１が交換結合を起こさない厚さである。第２垂直材料層２６はピン層１３と静磁気結合してピン層１３の磁化方向を上向きに固定する。第１垂直材料層２１の磁化方向は、ピン層１３の磁化方向と反平行であり、下向きになっている。

この構成で、第１垂直材料層２１からフリー層１１にかかる磁界と、第２垂直材料層２６及びピン層１３からフリー層１１にかかる磁界（漏れ磁界）とが釣り合って、フリー層１１上で相殺される。

図１２はＭＴＪ素子２０Ｅを含む積層構造４０Ｂの一例を示す。図９及び図１１と同じ構成要素には同じ符号を付して、説明を省略する。ボトムピン型のＭＴＪ素子２０Ｅを積層する場合も、成膜の順序が入れ替わるだけで、図９と同様のプロセスで形成することができる。

図１３は、ＭＴＪ素子２０を用いたＭＲＡＭ１の構成を示す。図１３（Ａ）は概略断面図、図１３（Ｂ）は平面図である。図１３（Ａ）の構成では下部電極５３と上部電極５５に挟まれたＭＴＪ素子２０が、上部電極５５を介してビット線ＢＬに接続されている。ワード線ＷＬは、図示しないトランジスタ（図１参照）のゲート電極として機能する。

図１３のように、コンタクトプラグ５２に接続する下部電極５３を幅広の形状にする場合は、図９の積層構造４０Ａでハードマスク層４９を形成した後、ハードマスク層４９上に厚さ２００ｎｍのレジスト（不図示）を塗布してＭＴＪパターンを露光する。ＭＴＪパターンは、たとえば５０ｎｍ×５０ｎｍのドットパターンである。

レジストマスクを用いてハードマスク４９のＳｉＯ２層４７を反応性イオンエッチングする。たとえば、流量１００ｓｃｃｍのＣＦ４ガスを使用し、圧力１０Ｐａ，ＲＦ電力８００Ｗでエッチングする。その後、Ｏ２アッシングにてレジストマスクを除去し（１００ｓｃｃｍ、１０Ｐａ，ＲＦ−２００Ｗ）する。その後、ＳｉＯ２層４７をマスクとして用い、Ｔａ層４６をＣｌ２とＢＣｌ３の混合ガスでエッチングする。たとえば、Ｃｌ２の流量２０ｓｃｃｍ、ＢＣｌ３の流量６０ｓｃｃｍ、圧力２Ｐａ、ＲＦ電力５００Ｗとする。Ｔａ層４６のエッチングはＲｕ層４５上でストップする。その後、Ｏ２アッシングする（１００ｓｃｃｍ、１０Ｐａ，ＲＦ−３００Ｗ）。

その後、ＭＴＪ素子２０Ｃの部分をエッチングする。ＭＴＪ素子２０Ｃの磁性層２６，１３、１１、２１は、たとえばＣＨ３ＯＨ（１００ｓｃｃｍ）を用いて、２Ｐａ、ＲＦ−８００Ｗの条件で行う。ＭＴＪ素子２０Ｃのエッチングは下部電極ＢＥのＴａ層４４でストップする。

この状態で、ＣＶＤ法にてＳｉＣ、ＳｉＮ，ＳｉＣＮなどの絶縁膜を全体に形成して、ＭＴＪカバー層（不図示）を形成し、カバー層上にレジストを塗布して、下部電極５３の形状をパターン露光する。下部電極５３のパターンはたとえば２００ｎｍ×３００ｎｍの矩形パターンである。レジストマスクを用いて不要な部分のＭＴＪカバー層をまずエッチング除去する。エッチングガスとしてＣＦ４を流量１００ｓｃｃｍで供給する（５Ｐａ，ＲＦ−４００Ｗ）。このエッチングは下部電極のＴａ層４４（図９）上でストップする。続いて、Ｃｌ２とＢＣ１３の混合ガス（それぞれ２０ｓｃｃｍと６０ｓｃｃｍ）で下部電極ＢＥをエッチングする（２Ｐａ，ＲＦ−５００Ｗ）。このエッチングは下地絶縁層でストップする。その後、Ｏ２アッシングにてレジストマクスを除去する。全面に層間絶縁膜を形成しＣＭＰ，エッチバックなどで平坦化して上部電極ＴＥを露出した後、ビット線ＢＬの配線パターンを形成する。

ＭＲＡＭ１では、ＭＴＪ素子２０のフリー層１１にかかる垂直方向の磁場（漏れ磁場）の面内平均がゼロになるように積層構造が設計されているので、フリー層１１に対する漏れ磁場の影響を低減できる。また、マイナーループの中心をゼロ磁場近傍に維持することができる。

ピン層１３は第２垂直材料層２６との間の静磁力によって固定されているので、フリー層１１が反転してもピン層１３は安定して固定される。

ＭＲＡＭ１では、初磁化後、動作点において第１垂直材料層２１の磁化方向が、フリー層１１、ピン層１３、及び第２垂直材料層２６の磁化方向と反対方向となるように着磁されている。したがって、保磁力差（初磁化マージン）が大きくマイナーループ特性が安定する。

以上の説明に対して、以下の付記を提示する。
（付記１）
基板面と垂直な方向に磁化容易軸を有し磁化方向が可変の第１の強磁性層と、
前記基板面と垂直な方向に磁化容易軸を有し磁化方向が固定された第２の強磁性層と、
前記第１の強磁性層と前記第２の強磁性層に挟まれたトンネルバリア層と、
前記第１の強磁性層の側に前記第１の強磁性層と交換結合が生じない距離をおいて配置され、前記第２の強磁性層の磁化方向と反平行の垂直磁気異方性を有する第１垂直材料層と、
前記第２の強磁性層の側に配置され、前記第２の強磁性層の磁化方向と平行な垂直磁気異方性を有し、前記第２の強磁性層と静磁気結合する第２垂直材料層と、
を有することを特徴とする磁気抵抗素子。
（付記２）
前記第１垂直材料層から前記第１の強磁性層にかかる磁界の強度と、前記第２の強磁性層及び前記第２垂直材料層から前記第１の強磁性層にかかる磁界の強度が、前記第１の強磁性層上で釣り合っていることを特徴とする付記１に記載の磁気抵抗素子。
（付記３）
前記第１垂直材料層の磁化量の前記第２垂直材料層の磁化量に対する比率は、１．５〜５の範囲であることを特徴とする付記１または２に記載の磁気抵抗素子。
（付記４）
前記第１の強磁性層と前記第１垂直材料層の間に位置する第１非磁性層、
をさらに有し、前記第１非磁性層の厚さは、前記第１の卿磁性層と前記第１垂直層の間に交換結合を生じさせない厚さであることを特徴とする付記１または２に記載の磁気抵抗素子。
（付記５）
前記第１非磁性層は、前記第１の強磁性層との界面に位置するＴａを含むことを特徴とする付記４に記載の磁気抵抗素子。
（付記６）
前記第１非磁性層は、Ｒｕを含むことを特徴とする付記４に記載の磁気抵抗素子。
（付記７）
前記第１非磁性層は、アモルファス膜であることを特徴とする付記４に記載の磁気抵抗素子。
（付記８）
前記第１垂直材料層と前記第２垂直材料層は同じ材料で形成され、
前記第１垂直材料層の厚さは前記第２垂直材料層の厚さよりも厚い
ことを特徴とする付記１または２に記載の磁気抵抗素子。
（付記９）
前記第１垂直材料層の飽和磁化と膜厚(t1)、前記第２垂直材料層の飽和磁化と膜厚(t2)、及び前記第１非磁性層の膜厚(t3)は、前記第１の強磁性層を通過する前記基板面と垂直方向の磁界の面内平均値をゼロ又はゼロ近傍にする値であることを特徴とする付記３に記載の磁気抵抗素子。
（付記１０）
付記１〜９のいずれかに記載の磁気抵抗素子と、
前記磁気抵抗素子を挟む上部電極及び下部電極と、
前記磁気抵抗素子を選択する能動素子と、
を含む磁気記憶装置。
（付記１１）
基板上に、基板面と垂直方向に磁化容易軸を有する第１の強磁性層、前記基板面と垂直方向に磁化容易軸を有する第２の強磁性層、および前記第１の強磁性層と前記第２の強磁性層にはさまれたトンネルバリア層を有する磁気抵抗素子を形成し、
前記基板上の前記第１の強磁性層の側に、前記第１の強磁性層と交換結合を生じない距離をおいて垂直磁化異方性を有する第１垂直材料層を配置し、
前記基板上の前記第２の強磁性層の側に、垂直磁化異方性を有し前記第２の強磁性層と静磁気結合する第２垂直材料層を配置し、
前記第１の強磁性層、前記第２の強磁性層、及び前記第２垂直材料層の磁化の向きが第１方向を向き、前記第１垂直材料層の磁化の向きが前記第１方向と反対の第２方向を向くように着磁する、
工程を含むことを特徴とする磁気記憶装置の製造方法。
（付記１２）
前記着磁は、前記第１の強磁性層、前記第２の強磁性層、前記第１垂直材料層、及び前記第２垂直材料層の磁化の向きをいったん前記第２方向にそろえた後に行われることを特徴とする付記１１に記載の磁気記憶装置の製造方法。
（付記１３）
前記第１垂直材料層の飽和磁化と膜厚、及び前記第２垂直材料層の飽和磁化と膜厚を、前記第１垂直材料層の磁化量の前記第２垂直材料層の磁化量に対する比率が１．５〜５の範囲となるように決定する工程、
をさらに含むことを特徴とする付記１１に記載の磁気記憶装置の製造方法。
（付記１４）
前記第１垂直材料層の飽和磁化と膜厚、前記第２垂直材料層の飽和磁化と膜厚、および前記交換結合を生じさせない距離を、前記第１の強磁性層を通過する前記基板面と垂直方向の磁界成分の面内平均値がゼロになるように決定する工程、
をさらに含むことを特徴とする付記１１に記載の磁気記憶装置の製造方法。

１ ＭＲＡＭ（磁気記憶装置）
１０、２０、２０Ａ−２０Ｅ ＭＴＪ素子（磁気抵抗素子）
１１ フリー層（第１の強磁性層）
１２ トンネルバリア層
１３ ピン層（第２の強磁性層）
２１ 第１垂直材料層
２２ 第１非磁性層
２３、２４ Ｔａ層
２５ 第２非磁性層
２６ 第２垂直材料層
５３、ＢＥ 下部電極
５５、ＴＥ 上部電極

Claims (9)

1. 基板面と垂直な方向に磁化容易軸を有し磁化方向が可変の第１の強磁性層と、
   前記基板面と垂直な方向に磁化容易軸を有し磁化方向が固定された第２の強磁性層と、
   前記第１の強磁性層と前記第２の強磁性層に挟まれたトンネルバリア層と、
   前記第１の強磁性層の側に前記第１の強磁性層と交換結合が生じない距離をおいて配置され、前記第２の強磁性層の磁化方向と反平行の垂直磁気異方性を有する第１垂直材料層と、
   前記第２の強磁性層の側に配置され、前記第２の強磁性層の磁化方向と平行な垂直磁気異方性を有し、前記第２の強磁性層と静磁気結合する第２垂直材料層と、
   を有することを特徴とする磁気抵抗素子。
2. 前記第１垂直材料層から前記第１の強磁性層にかかる磁界の強度と、前記第２の強磁性層及び前記第２垂直材料層から前記第１の強磁性層にかかる磁界の強度が、前記第１の強磁性層上で釣り合っていることを特徴とする請求項１に記載の磁気抵抗素子。
3. 前記第１垂直材料層の磁化量の前記第２垂直材料層の磁化量に対する比率は、１．５〜５の範囲であることを特徴とする請求項１または２に記載の磁気抵抗素子。
4. 前記第１の強磁性層と前記第１垂直材料層の間に位置する第１非磁性層、
   をさらに有し、前記第１非磁性層の厚さは、前記第１の卿磁性層と前記第１垂直層の間に交換結合を生じさせない厚さであることを特徴とする請求項１または２に記載の磁気抵抗素子。
5. 前記第１非磁性層は、前記第１の強磁性層との界面に位置するＴａを含むことを特徴とする請求項４に記載の磁気抵抗素子。
6. 請求項１〜５のいずれか１項に記載の磁気抵抗素子と、
   前記磁気抵抗素子を挟む上部電極及び下部電極と、
   前記磁気抵抗素子を選択する能動素子と、
   を含む磁気記憶装置。
7. 基板上に、基板面と垂直方向に磁化容易軸を有する第１の強磁性層、前記基板面と垂直方向に磁化容易軸を有する第２の強磁性層、および前記第１の強磁性層と前記第２の強磁性層にはさまれたトンネルバリア層を有する磁気抵抗素子を形成し、
   前記基板上の前記第１の強磁性層の側に、前記第１の強磁性層と交換結合を生じない距離をおいて垂直磁化異方性を有する第１垂直材料層を配置し、
   前記基板上の前記第２の強磁性層の側に、垂直磁化異方性を有し前記第２の強磁性層と静磁気結合する第２垂直材料層を配置し、
   前記第１の強磁性層、前記第２の強磁性層、及び前記第２垂直材料層の磁化の向きが第１方向を向き、前記第１垂直材料層の磁化の向きが前記第１方向と反対の第２方向を向くように着磁する、
   工程を含むことを特徴とする磁気記憶装置の製造方法。
8. 前記着磁は、前記第１の強磁性層、前記第２の強磁性層、前記第１垂直材料層、及び前記第２垂直材料層の磁化の向きをいったん前記第２方向にそろえた後に行われることを特徴とする請求項７に記載の磁気記憶装置の製造方法。
9. 前記第１垂直材料層の飽和磁化と膜厚、及び前記第２垂直材料層の飽和磁化と膜厚を、前記第１垂直材料層の磁化量の前記第２垂直材料層の磁化量に対する比率が１．５〜５の範囲となるように決定する工程、
   をさらに含むことを特徴とする請求項７に記載の磁気記憶装置の製造方法。

Images