KR20180073452A - 에칭 방법 - Google Patents

에칭 방법 Download PDF

Info

Publication number
KR20180073452A
KR20180073452A KR1020170170029A KR20170170029A KR20180073452A KR 20180073452 A KR20180073452 A KR 20180073452A KR 1020170170029 A KR1020170170029 A KR 1020170170029A KR 20170170029 A KR20170170029 A KR 20170170029A KR 20180073452 A KR20180073452 A KR 20180073452A
Authority
KR
South Korea
Prior art keywords
gas
multilayer film
plasma
chamber
layer
Prior art date
Application number
KR1020170170029A
Other languages
English (en)
Other versions
KR102423457B1 (ko
Inventor
다쿠야 구보
강송윤
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20180073452A publication Critical patent/KR20180073452A/ko
Application granted granted Critical
Publication of KR102423457B1 publication Critical patent/KR102423457B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L43/12—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Hall/Mr Elements (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Magnetic Heads (AREA)

Abstract

본 발명은, 자기 저항 효과 소자의 자기 특성의 열화를 억제할 수 있는 에칭 방법을 제공한다. 에칭 방법은, 자기 터널 접합을 포함하는 제1 다층막을 에칭하는 공정과, 피닝층을 포함하는 제2 다층막을 플라즈마 처리 장치의 챔버 내에서 에칭하기 위해, 챔버 내에서 탄화수소 가스 및 희가스를 포함하는 제1 가스의 플라즈마를 생성하는 공정과, 제1 가스의 플라즈마를 생성하는 공정에서 형성된 탄소를 포함하는 퇴적물을 제거하기 위해서, 챔버 내에서, 탄소 및 산소를 함유하는 가스, 산소 가스, 및 희가스를 포함하고, 수소를 포함하지 않는 제2 가스의 플라즈마를 생성하는 공정을 포함한다.

Description

에칭 방법{ETCHING METHOD}
본 개시의 실시 형태는, 에칭 방법에 관한 것으로, 특히 자기 저항 효과 소자의 제조에 있어서 실행되는 피가공물의 에칭 방법에 관한 것이다.
자기 터널 접합(MTJ: Magnetic Tunnel Junction)을 포함하는 자기 저항 효과 소자는, 예를 들어 MRAM(Magnetoresistive Random Access Memory) 등의 디바이스에서 이용되고 있다.
자기 저항 효과 소자의 제조에 있어서는, 다층막의 에칭이 행하여진다. 자기 저항 효과 소자의 제조에 있어서 실행되는 에칭에서는, 플라즈마 처리 장치의 챔버 내에서 탄화수소 가스 및 불활성 가스의 플라즈마가 생성되어, 당해 플라즈마로부터의 이온 및 라디칼이 다층막에 조사된다. 이에 의해, 다층막이 에칭된다. 이러한 에칭에 대해서는, 특허문헌 1에 기재되어 있다. 특허문헌 1에 기재된 에칭에서는, 불활성 가스로서 질소 가스와 희가스가 사용되고 있다.
일본 특허 공개 제2011-14881호 공보
탄화수소 가스의 플라즈마를 생성해서 다층막을 에칭하면, 당해 다층막을 포함하는 피가공물 상에 퇴적물이 형성된다. 이 퇴적물의 양은 감소되어야 한다. 퇴적물의 양을 감소시키는 것을 가능하게 하는 에칭 방법으로서는, 다층막의 에칭을 위해서 탄화수소 가스와 희가스의 플라즈마를 챔버 내에서 발생시키는 공정과, 퇴적물의 제거를 위해서 수소 가스와 질소 가스의 플라즈마를 생성하는 공정을 교대로 실행하는 에칭 방법을 고려할 수 있다. 그러나, 이 에칭 방법에는, 자기 저항 효과 소자의 자기 특성의 열화를 억제하는 것에 있어서 한층 더한 개선이 요구된다.
일 형태에서는, 자기 저항 효과 소자의 제조에 있어서 실행되는 피가공물의 에칭 방법(이하, 간단히 「방법」이라고 함)이 제공된다. 피가공물은, 제1 다층막 및 해당 제1 다층막과 적층된 제2 다층막을 가진다. 제1 다층막은, 제1 자성층 및 제2 자성층, 및 해당 제1 자성층과 해당 제2 자성층의 사이에 형성된 터널 배리어층을 포함한다. 제2 다층막은, 자기 저항 효과 소자에서 피닝층을 구성하는 다층막이다. 이 방법은, (i) 제1 다층막을 에칭하는 공정과, (ii) 플라즈마 처리 장치의 챔버 내에서 제2 다층막을 에칭하기 위해, 챔버 내에서 탄화수소 가스 및 희가스를 포함하는 제1 가스의 플라즈마를 생성하는 공정과, (iii) 제1 가스의 플라즈마를 생성하는 공정에서 피가공물 상에 형성된 탄소를 포함하는 퇴적물을 제거하기 위해, 챔버 내에서, 탄소 및 산소를 함유하는 가스, 산소 가스, 및, 희가스를 포함하고, 수소를 포함하지 않는 제2 가스의 플라즈마를 생성하는 공정을 포함한다. 제1 가스의 플라즈마를 생성하는 공정과 제2 가스의 플라즈마를 생성하는 공정은, 교대로 반복되어도 된다.
수소 가스와 질소 가스의 플라즈마를 생성해서 퇴적물의 제거를 행하면, 자기 저항 효과 소자의 자기 특성이 열화된다. 이것은, 수소 이온 및/또는 라디칼이 자기 저항 효과 소자의 다층막을 변질시키기 때문이라고 추측된다. 일 형태에 관한 방법은, 수소 가스와 질소 가스의 플라즈마가 아니라, 수소를 포함하지 않는 제2 가스의 플라즈마를 생성함으로써, 퇴적물의 제거가 행하여진다. 따라서, 자기 저항 효과 소자의 자기 특성의 열화가 억제된다. 또한, 퇴적물은 제2 가스에 포함되는 산소의 이온 및/또는 라디칼에 의해 제거된다. 또한, 제2 가스에서는 탄소 및 산소를 포함하는 가스와 희가스에 의해 산소 가스가 희석되어 있으므로 피가공물의 과잉의 산화가 억제된다.
일 실시 형태에서는, 제2 가스는, 탄소 및 산소를 함유하는 가스로서 일산화탄소 가스 또는 이산화탄소 가스를 포함하고 있어도 된다. 일 실시 형태에서는, 제1 가스는, 탄화수소 가스로서 메탄 가스를 포함하고 있어도 된다.
일 실시 형태의 제1 가스의 플라즈마를 생성하는 공정에서, 제1 가스의 플라즈마로부터의 이온을 제2 다층막에 충돌시켜 해당 제2 다층막을 에칭하도록, 피가공물을 그 위에 탑재한 스테이지의 하부 전극에 고주파가 공급된다. 제2 가스의 플라즈마를 생성하는 공정에서도, 당해 고주파가 하부 전극에 공급되어도 된다.
일 실시 형태에서, 제1 다층막을 에칭하는 공정에서는, 챔버 내에서 제1 다층막을 에칭하기 위해서, 챔버 내에서 희가스만의 플라즈마가 생성된다. 희가스 이온에 의해서만 제1 다층막을 에칭하면, 자기 저항 효과 소자의 자기 특성의 열화가 더욱 억제된다.
제1 다층막을 에칭하는 공정에서는, 희가스만의 플라즈마로부터의 이온을 제1 다층막에 충돌시켜 해당 제1 다층막을 에칭하도록, 피가공물을 그 위에 탑재한 스테이지의 하부 전극에 고주파가 공급될 수 있다.
일 실시 형태에서는, 제2 다층막은 코발트층 및 백금층을 포함하고 있어도 된다. 일 실시 형태에서, 제1 자성층 및 제2 자성층은, CoFeB층이며, 터널 배리어층은 MgO층이어도 된다.
이상 설명한 바와 같이, 자기 저항 효과 소자의 자기 특성의 열화를 억제할 수 있는 에칭 방법이 제공된다.
도 1은 일 실시 형태에 따른 에칭 방법을 나타내는 흐름도이다.
도 2는 일례의 피가공물의 일부를 확대해서 도시하는 단면도이다.
도 3은 도 1에 도시하는 방법의 실행에 사용하는 것이 가능한 플라즈마 처리 장치를 개략적으로 도시하는 도면이다.
도 4의 (a)는 공정 ST1을 설명하는 도면이며, 도 4의 (b)는 공정 ST1의 실행 후의 피가공물의 상태를 도시하는 도면이다.
도 5의 (a)는 공정 ST2를 설명하는 도면이며, 도 5의 (b)는 공정 ST2의 실행 후의 피가공물의 상태를 도시하는 도면이다.
도 6의 (a)는 공정 ST3을 설명하는 도면이며, 도 6의 (b)는 공정 ST3의 실행 후의 피가공물의 상태를 도시하는 도면이다.
도 7은 도 1에 도시하는 방법의 종료 시에 있어서의 피가공물의 상태를 도시하는 도면이다.
도 8의 (a)는 실험 샘플 1의 저항값(R)과 MR비를 나타내는 그래프이며, 도 8의 (b)는 비교 샘플 1의 저항값(R)과 MR비를 나타내는 그래프이다.
도 9는 보자력을 설명하는 도면이다.
도 10은 제2 실험의 결과를 나타내는 그래프이다.
이하, 도면을 참조하여 다양한 실시 형태에 대해서 상세하게 설명한다. 또한, 각 도면에서 동일하거나 또는 상당하는 부분에 대해서는 동일한 부호를 붙이기로 한다.
도 1은, 일 실시 형태에 따른 에칭 방법을 나타내는 흐름도이다. 도 1에 도시하는 에칭 방법(MT)(이하, 「방법(MT)」이라고 함)은, 피가공물을 에칭하는 방법이며, 자기 저항 효과 소자의 제조에 있어서 실행된다.
도 2는, 일례의 피가공물의 일부를 확대해서 도시하는 단면도이다. 방법(MT)은, 예를 들어 도 2에 도시하는 피가공물(W)에 대하여 적용하는 것이 가능하다. 도 2에 도시한 바와 같이, 피가공물(W)은, 다층막(ML1)(제1 다층막) 및 다층막(ML2)(제2 다층막)을 가진다. 다층막(ML1)은, 제1 자성층(L11), 터널 배리어층(L12) 및 제2 자성층(L13)을 포함하고 있다. 터널 배리어층(L12)은, 제1 자성층(L11)과 제2 자성층(L13)과의 사이에 형성되어 있다. 제1 자성층(L11), 터널 배리어층(L12) 및 제2 자성층(L13)은, 자기 저항 효과 소자에 있어서, 자기 터널 접합을 형성한다. 제1 자성층(L11) 및 제2 자성층(L13)은, 예를 들어 CoFeB층이다. 터널 배리어층(L12)은, 금속의 산화물로 형성된 절연층이다. 터널 배리어층(L12)는, 예를 들어 산화마그네슘층(MgO층)이다.
일례에서, 다층막(ML1)은, 캡층(L14), 상층(L15) 및 하층(L16)을 더 포함하고 있다. 제1 자성층(L11), 터널 배리어층(L12) 및 제2 자성층(L13)은, 상층(L15)과 하층(L16)과의 사이에 형성되어 있다. 상층(L15) 및 하층(L16)은, 예를 들어 텅스텐(W)으로 형성되어 있다. 캡층(L14)은, 상층(L15)의 위에 형성되어 있다. 캡층(L14)은, 예를 들어 탄탈륨(Ta)으로 형성되어 있다.
다층막(ML2)은, 다층막(ML1)과 적층되어 있다. 다층막(ML2)은, 금속 다층막이며, 자기 저항 효과 소자에 있어서 피닝층을 구성하는 다층막이다. 일례에서, 다층막(ML2)은, 복수의 코발트층(L21) 및 복수의 백금층(L22)을 포함하고 있다. 복수의 코발트층(L21) 및 복수의 백금층(L22)은 교대로 적층되어 있다. 또한, 다층막(ML2)은, 루테늄(Ru)층(L23)을 더 포함할 수 있다. 루테늄층(L23)은, 복수의 코발트층(L21) 및 복수의 백금층(L22)의 교대 적층에서의 중간에 형성되어 있다.
다층막(ML1) 및 다층막(ML2)은, 하부 전극층(BL)을 개재하여, 하지층(UL) 상에 형성되어 있다. 하지층(UL)은, 예를 들어 산화 실리콘으로 형성되어 있다. 일례에서, 하부 전극층(BL)은, 제1층(L31), 제2층(L32) 및 제3층(L33)을 포함하고 있다. 제3층(L33)은, Ta층이며, 하지층(UL) 상에 형성되어 있다. 제2층(L32)은, Ru층이며, 제3층(L33) 상에 형성되어 있다. 제1층(L31)은, Ta층이며, 제2층(L32) 상에 형성되어 있다.
다층막(ML1)과 다층막(ML2)을 포함하는 적층체 상에는, 마스크(MK)가 설치되어 있다. 마스크(MK)는, 단층이어도 되지만, 도 2에 도시하는 예에서는 적층체이다. 도 2에 도시하는 예에서는, 마스크(MK)는, 층(L41 내지 L44)을 포함하고 있다. 층(L41)은 산화 실리콘으로 형성되어 있고, 층(L42)는 질화 실리콘으로 형성되어 있고, 층(L43)은 질화티타늄(TiN)으로 형성되어 있고, 층(L44)은 루테늄으로 형성되어 있다.
이하, 도 2에 도시한 피가공물(W)에 적용되는 경우를 예로 들어, 방법(MT)의 설명을 행한다. 방법(MT)에서는, 피가공물(W)의 다층막(ML1) 및 다층막(ML2)을 에칭하기 위해서, 플라즈마 처리 장치가 사용된다. 도 3은, 도 1에 도시하는 방법의 실행에 사용하는 것이 가능한 플라즈마 처리 장치를 개략적으로 도시하는 도면이다. 도 3에는, 플라즈마 처리 장치의 종단면의 구조가 개략적으로 도시되어 있다. 도 3에 도시하는 플라즈마 처리 장치(10)는, 용량 결합형 플라즈마 처리 장치이다.
플라즈마 처리 장치(10)는, 챔버 본체(12)를 구비하고 있다. 챔버 본체(12)는, 대략 원통 형상을 갖고 있다. 챔버 본체(12)는, 그 내부 공간을 챔버(12c)로서 제공하고 있다. 챔버 본체(12)는, 예를 들어 알루미늄으로 구성되어 있다. 챔버 본체(12)의 내벽면, 즉, 챔버(12c)를 구획 형성하는 벽면에는, 내플라즈마성을 가지는 막이 형성되어 있다. 이 막은, 양극 산화 처리에 의해 형성된 막, 또는 산화이트륨으로 형성된 막과 같은 세라믹스제의 막일 수 있다. 또한, 챔버 본체(12)의 측벽(12s)에는, 피가공물(W)의 반송을 위한 개구(12g)가 형성되어 있다. 이 개구(12g)는, 게이트 밸브(14)에 의해 개폐 가능하게 되어 있다. 이 챔버 본체(12)는 접지 전위에 접속되어 있다.
챔버(12c) 내에서는, 지지부(15)가, 챔버 본체(12)의 저부로부터 상방으로 연장되어 있다. 지지부(15)는, 대략 원통 형상을 갖고 있으며, 석영과 같은 절연 재료로 형성되어 있다. 또한, 챔버(12c) 내에는, 스테이지(16)가 설치되어 있다. 스테이지(16)는, 그 위에 탑재된 피가공물(W)을 지지하도록 구성되어 있다. 피가공물(W)은, 웨이퍼와 같이 원반 형상을 가질 수 있다. 스테이지(16)는, 하부 전극(18) 및 정전 척(20)을 포함하고 있다. 이 스테이지(16)는, 지지부(15)에 의해 지지되어 있다.
하부 전극(18)은, 제1 플레이트(18a) 및 제2 플레이트(18b)를 포함하고 있다. 제1 플레이트(18a) 및 제2 플레이트(18b)는, 예를 들어 알루미늄과 같은 금속으로 형성되어 있고, 대략 원반 형상을 갖고 있다. 제2 플레이트(18b)는, 제1 플레이트(18a) 상에 설치되어 있고, 제1 플레이트(18a)에 전기적으로 접속되어 있다.
제2 플레이트(18b) 상에는, 정전 척(20)이 설치되어 있다. 정전 척(20)은, 절연층 및 당해 절연층 내에 내장된 전극을 갖고 있다. 정전 척(20)의 전극에는, 직류 전원(22)이 스위치(23)를 통해서 전기적으로 접속되어 있다. 정전 척(20)의 전극에 직류 전원(22)으로부터의 직류 전압이 인가되면, 정전 척(20)은 쿨롱력 등의 정전력을 발생한다. 정전 척(20)은, 이 정전력에 의해 피가공물(W)을 당해 정전 척(20)에 끌어당겨, 당해 피가공물(W)을 유지한다.
제2 플레이트(18b)의 주연부 상에는, 피가공물(W)의 에지 및 정전 척(20)을 둘러싸도록 포커스 링(24)이 배치되어 있다. 포커스 링(24)은, 플라즈마 처리의 균일성을 향상시키기 위해서 설치되어 있다. 포커스 링(24)은, 플라즈마 처리에 따라서 적절히 선택되는 재료로 구성되어 있고, 예를 들어 석영으로 형성될 수 있다.
제2 플레이트(18b)의 내부에는, 유로(18f)가 설치되어 있다. 유로(18f)에는, 챔버 본체(12)의 외부에 설치된 칠러 유닛으로부터 배관(26a)을 통해서 냉매가 공급된다. 유로(18f)에 공급된 냉매는, 배관(26b)을 통해서 칠러 유닛으로 되돌려진다. 이와 같이, 유로(18f)에는, 당해 유로(18f) 내를 순환하도록, 냉매가 공급된다. 이 냉매의 온도를 칠러 유닛에 의해 제어함으로써, 정전 척(20)에 의해 지지된 피가공물(W)의 온도가 제어된다.
또한, 플라즈마 처리 장치(10)에는, 가스 공급 라인(28)이 설치되어 있다. 가스 공급 라인(28)은, 전열 가스 공급 기구로부터의 전열 가스, 예를 들어 He 가스를, 정전 척(20)의 상면과 피가공물(W)의 이면과의 사이에 공급한다.
플라즈마 처리 장치(10)는, 상부 전극(30)을 더 구비하고 있다. 상부 전극(30)은, 스테이지(16)의 상방에 설치되어 있고, 하부 전극(18)에 대하여 대략 평행하게 설치되어 있다. 상부 전극(30)은, 부재(32)와 함께 챔버 본체(12)의 상부 개구를 폐쇄하고 있다. 부재(32)는, 절연성을 갖고 있다. 상부 전극(30)은, 이 부재(32)를 통해서 챔버 본체(12)의 상부에 지지되어 있다.
상부 전극(30)은, 천장판(34) 및 지지체(36)를 포함하고 있다. 천장판(34)은 챔버(12c)에 면하고 있다. 천장판(34)에는, 복수의 가스 토출 구멍(34a)이 형성되어 있다. 이 천장판(34)은, 한정되는 것은 아니지만, 예를 들어 실리콘으로 구성되어 있다. 또는, 천장판(34)은, 알루미늄제의 모재의 표면에 내플라즈마성의 막을 형성한 구조를 가질 수 있다. 또한, 이 막은, 양극 산화 처리에 의해 형성된 막 또는 산화이트륨으로 형성된 막과 같은 세라믹스제의 막일 수 있다.
지지체(36)는, 천장판(34)을 착탈 가능하게 지지하는 것이며, 예를 들어 알루미늄과 같은 도전성 재료로 구성될 수 있다. 지지체(36)의 내부에는, 가스 확산실(36a)이 설치되어 있다. 이 가스 확산실(36a)로부터는, 복수의 가스 구멍(36b)이 하방으로 연장되어 있고, 당해 복수의 가스 구멍(36b)는, 복수의 가스 토출 구멍(34a)에 각각 연통하고 있다. 또한, 지지체(36)에는, 가스 확산실(36a)에 가스를 유도하는 가스 도입구(36c)가 형성되어 있고, 이 가스 도입구(36c)에는, 가스 공급관(38)이 접속되어 있다.
가스 공급관(38)에는, 밸브 군(42) 및 유량 제어기 군(44)을 통해서, 가스 소스 군(40)이 접속되어 있다. 가스 소스 군(40)은, 복수의 가스 소스를 갖고 있다. 복수의 가스 소스는, 1 이상의 희가스의 소스, 탄화수소 가스의 소스, 탄소 및 산소를 포함하는 가스의 소스, 및 산소(O2) 가스의 소스를 포함하고 있다. 복수의 가스 소스는, 1 이상의 희가스의 소스로서, Ne 가스의 소스 및 Kr 가스의 소스를 포함할 수 있다. 탄화수소 가스는, 예를 들어 메탄 가스이다. 탄소 및 산소를 포함하는 가스는, 일산화탄소 가스, 및/또는, 이산화탄소 가스이다.
밸브 군(42)은 복수의 밸브를 포함하고 있고, 유량 제어기 군(44)은 매스 플로우 컨트롤러와 같은 복수의 유량 제어기를 포함하고 있다. 가스 소스 군(40)의 복수의 가스 소스는 각각, 밸브 군(42)의 대응 밸브 및 유량 제어기 군(44)의 대응 유량 제어기를 통해서, 가스 공급관(38)에 접속되어 있다. 이 플라즈마 처리 장치(10)는, 가스 소스 군(40)의 복수의 가스 소스 중 선택된 1 이상의 가스 소스로부터의 가스를, 개별로 조정된 유량으로, 챔버(12c)에 공급하는 것이 가능하다.
챔버(12c) 내이면서 또한 지지부(15)와 챔버 본체(12)의 측벽(12s)과의 사이에는, 배플 플레이트(48)가 설치되어 있다. 배플 플레이트(48)는, 예를 들어 알루미늄제의 모재에 산화이트륨 등의 세라믹스를 피복함으로써 구성될 수 있다. 이 배플 플레이트(48)에는, 다수의 관통 구멍이 형성되어 있다. 배플 플레이트(48)의 하방에서는, 배기관(52)이 챔버 본체(12)의 저부에 접속되어 있다. 이 배기관(52)에는, 배기 장치(50)가 접속되어 있다. 배기 장치(50)는, 압력 제어기 및 터보 분자 펌프 등의 진공 펌프를 갖고 있으며, 챔버(12c)를 감압할 수 있다.
플라즈마 처리 장치(10)는, 제1 고주파 전원(62)을 더 구비한다. 제1 고주파 전원(62)은, 플라즈마 생성용의 제1 고주파를 발생하는 전원이며, 27 내지 100MHz의 범위 내의 주파수, 예를 들어 60MHz의 주파수를 가지는 고주파를 발생한다. 제1 고주파 전원(62)은, 정합기(63)를 통해서 상부 전극(30)에 접속되어 있다. 정합기(63)는, 제1 고주파 전원(62)의 출력 임피던스와 부하측(상부 전극(30)측)의 입력 임피던스를 정합시키기 위한 회로를 갖고 있다. 또한, 제1 고주파 전원(62)은, 정합기(63)를 통해서 하부 전극(18)에 접속되어 있어도 된다. 제1 고주파 전원(62)이 하부 전극(18)에 접속되어 있는 경우에는, 상부 전극(30)은 접지 전위에 접속된다.
플라즈마 처리 장치(10)는, 제2 고주파 전원(64)을 더 구비하고 있다. 제2 고주파 전원(64)은, 피가공물(W)에 이온을 인입하기 위한 바이어스용의 제2 고주파를 발생하는 전원이다. 제2 고주파의 주파수는, 제1 고주파의 주파수보다도 낮다. 제2 고주파의 주파수는, 400kHz 내지 13.56MHz의 범위 내의 주파수이며, 예를 들어 400kHz이다. 제2 고주파 전원(64)은, 정합기(65)를 통해서 하부 전극(18)에 접속되어 있다. 정합기(65)는, 제2 고주파 전원(64)의 출력 임피던스와 부하측(하부 전극(18)측)의 입력 임피던스를 정합시키기 위한 회로를 갖고 있다.
일 실시 형태에서는, 플라즈마 처리 장치(10)는, 제어부(Cnt)를 더 구비할 수 있다. 제어부(Cnt)는, 프로세서, 기억 장치, 입력 장치, 표시 장치 등을 구비하는 컴퓨터이며, 플라즈마 처리 장치(10)의 각 부를 제어한다. 구체적으로, 제어부(Cnt)는, 기억 장치에 기억되어 있는 제어 프로그램을 실행하여, 당해 기억 장치에 기억되어 있는 레시피 데이터에 기초하여 플라즈마 처리 장치(10)의 각 부를 제어한다. 이에 의해, 플라즈마 처리 장치(10)는, 레시피 데이터에 의해 지정된 프로세스를 실행하도록 되어 있다. 예를 들어, 제어부(Cnt)는, 방법(MT)용 레시피 데이터에 기초하여, 플라즈마 처리 장치(10)의 각 부를 제어한다.
이 플라즈마 처리 장치(10)를 사용한 플라즈마 처리의 실행 시에는, 가스 소스 군(40)의 복수의 가스 소스 중 선택된 가스 소스로부터의 가스가, 챔버(12c)에 공급된다. 또한, 배기 장치(50)에 의해 챔버(12c)가 감압된다. 그리고, 챔버(12c)에 공급된 가스가, 제1 고주파 전원(62)으로부터의 고주파에 의해 발생하는 고주파 전계에 의해 여기된다. 이에 의해, 챔버(12c) 내에서 플라즈마가 생성된다. 또한, 하부 전극(18)에 제2 고주파가 공급된다. 이에 의해, 플라즈마 중의 이온이 피가공물(W)을 향해서 가속된다. 이렇게 가속된 이온, 및/또는, 라디칼이 피가공물에 조사됨으로써, 피가공물(W)이 에칭된다.
이하, 도 1과 함께, 도 4 내지 도 7을 참조하여, 방법(MT)에 대해서 상세하게 설명한다. 도 4의 (a)는 공정 ST1을 설명하는 도면이며, 도 4의 (b)는 공정 ST1의 실행 후의 피가공물의 상태를 도시하는 도면이다. 도 5의 (a)는 공정 ST2를 설명하는 도면이며, 도 5의 (b)는 공정 ST2의 실행 후의 피가공물의 상태를 도시하는 도면이다. 도 6의 (a)는 공정 ST3을 설명하는 도면이며, 도 6의 (b)는 공정 ST3의 실행 후의 피가공물의 상태를 도시하는 도면이다. 도 7은, 도 1에 도시하는 방법의 종료 시에 있어서의 피가공물의 상태를 도시하는 도면이다. 또한, 이하의 설명에서는, 도 2에 도시한 피가공물(W)에 대하여 플라즈마 처리 장치(10)를 사용해서 방법(MT)이 적용되는 경우를 예로 들어, 방법(MT)의 설명을 행한다.
방법(MT)에서는, 피가공물(W)이, 스테이지(16)의 정전 척(20) 상에 적재되고, 당해 정전 척(20)에 의해 유지된다. 그리고, 이하에 설명하는 공정 ST1, 공정 ST2 및 공정 ST3이 실행된다.
공정 ST1에서는, 다층막(ML1)이 에칭된다. 일 실시 형태의 공정 ST1에서는, 챔버(12c) 내에서 희가스만의 플라즈마가 생성된다. 공정 ST1에서는, 예를 들어 Kr 가스의 플라즈마(PL1)가 생성된다. 공정 ST1에서는, 가스 소스 군(40)으로부터 희가스가 챔버(12c)에 공급된다. 또한, 챔버(12c)의 압력이 지정된 압력으로 배기 장치(50)에 의해 설정된다. 또한, 제1 고주파 전원(62)으로부터 제1 고주파가 플라즈마의 생성을 위해서 공급된다. 이에 의해, 도 4의 (a)에 도시한 바와 같이, 챔버(12c) 내에서 희가스만의 플라즈마(PL1)가 생성된다. 일 실시 형태의 공정 ST1에서는, 제2 고주파 전원(64)으로부터 제2 고주파가 하부 전극(18)에 공급된다. 이에 의해, 플라즈마(PL1)로부터의 이온(희가스 원자의 이온)이 피가공물(W)에 인입되어, 당해 피가공물(W)에 충돌한다. 즉, 일 실시 형태의 공정 ST1에서는, 희가스의 스퍼터링에 의해, 다층막(ML1)의 에칭이 행하여진다. 이 공정 ST1의 실행에 의해, 다층막(ML1)은 마스크(MK)로부터 노출되어 있는 부분에서 에칭된다. 그 결과, 도 4의 (b)에 도시하는 바와 같이 마스크(MK)의 패턴이 다층막(ML1)에 전사된다.
또한, 다층막(ML1)은, 후술하는 공정 ST2 및 공정 ST3을 포함하는 시퀀스의 1회 이상의 실행에 의해 에칭되어도 된다. 또한, 다층막(ML1)을 에칭할 수 있으면, 임의의 플라즈마 에칭 처리가 공정 ST1에 사용되어도 된다.
일 실시 형태에서는, 계속해서, 공정 ST2가 실행된다. 공정 ST2에서는, 다층막(ML2)을 에칭하기 위해서, 챔버(12c) 내에서 탄화수소 가스 및 희가스를 포함하는 제1 가스의 플라즈마가 생성된다. 탄화수소 가스는, 예를 들어 메탄 가스이다. 희가스는, 예를 들어 Kr 가스이다. 공정 ST2에서는, 가스 소스 군(40)으로부터 제1 가스가 챔버(12c)에 공급된다. 또한, 챔버(12c)의 압력이 지정된 압력으로 배기 장치(50)에 의해 설정된다. 또한, 공정 ST2에서는, 제1 고주파 전원(62)으로부터 제1 고주파가 플라즈마의 생성을 위해서 공급된다. 이에 의해, 도 5의 (a)에 도시한 바와 같이, 챔버(12c) 내에서 제1 가스의 플라즈마(PL2)가 생성된다. 일 실시 형태의 공정 ST2에서는, 제2 고주파 전원(64)으로부터 제2 고주파가 하부 전극(18)에 공급된다.
공정 ST2에서는, 플라즈마(PL2)로부터 이온 및/또는 라디칼이 피가공물(W)에 조사된다. 다층막(ML2)은, 탄화수소, 탄소 및 수소의 이온 및/또는 라디칼에 의해 개질되어, 용이하게 에칭 가능하게 된다. 또한, 공정 ST2에서는, 다층막(ML2)이 플라즈마(PL2)로부터의 이온의 스퍼터링에 의해 에칭된다. 또한, 공정 ST2에서는, 탄소를 포함하는 퇴적물(DP)이 피가공물(W) 상에 형성된다(도 5의 (b) 참조).
계속되는 공정 ST3에서는, 퇴적물(DP)을 제거하기 위해서, 챔버(12c) 내에서, 제2 가스의 플라즈마가 생성된다. 제2 가스는, 탄소 및 산소를 함유하는 가스, 산소(O2) 가스, 및 희가스를 포함하고, 수소를 포함하지 않는다. 탄소 및 산소를 함유하는 가스는, 예를 들어 일산화탄소 가스 및/또는 이산화탄소 가스이다. 희가스는, 예를 들어 Ne 가스이다. 공정 ST3에서는, 가스 소스 군(40)으로부터 제2 가스가 챔버(12c)에 공급된다. 또한, 챔버(12c)의 압력이 지정된 압력으로 배기 장치(50)에 의해 설정된다. 또한, 공정 ST3에서는, 제1 고주파 전원(62)으로부터 제1 고주파가 플라즈마의 생성을 위해서 공급된다. 이에 의해, 도 6의 (a)에 도시한 바와 같이, 챔버(12c) 내에서 제2 가스의 플라즈마(PL3)가 생성된다. 일 실시 형태의 공정 ST3에서는, 제2 고주파 전원(64)으로부터 제2 고주파가 하부 전극(18)에 공급된다.
공정 ST3에서는, 플라즈마(PL3)로부터 이온 및/또는 라디칼이 피가공물(W)에 조사된다. 공정 ST3에서는, 플라즈마(PL3)로부터의 산소 이온 및/또는 라디칼에 의해, 퇴적물(DP)이 제거된다(도 6의 (b) 참조).
계속되는 공정 STJ에서는, 정지 조건이 충족되는지 여부가 판정된다. 정지 조건은, 공정 ST2 및 공정 ST3을 포함하는 시퀀스의 실행 횟수가 소정 횟수에 도달한 경우에 충족된다. 공정 STJ에서 정지 조건이 충족되지 않은 것이라 판정되면, 공정 ST2 및 공정 ST3을 포함하는 시퀀스가 다시 실행된다. 즉, 공정 ST2와 공정 ST3이 교대로 반복된다. 한편, 공정 STJ에서 정지 조건이 충족되는 것이라 판정되면, 방법(MT)의 실행이 종료된다. 방법(MT)의 실행이 종료되면, 마스크(MK)의 패턴이 다층막(ML1) 및 다층막(ML2)에 전사되어, 도 7에 도시한 바와 같이, 다층막(ML1)과 다층막(ML2)을 포함하는 필러가 형성된다. 일 실시 형태에서는, 피가공물(W)에는, 복수개의 필러가 동시에 형성될 수 있다. 또한, 공정 ST1 및 공정 ST2를 포함하는 시퀀스의 실행 횟수는 1회이어도 된다.
상술한 바와 같이, 방법(MT)의 공정 ST3에서 사용되는 제2 가스는, 수소를 포함하고 있지 않다. 수소를 포함하는 가스의 플라즈마를 생성해서 퇴적물(DP)의 제거를 행하면, 자기 저항 효과 소자의 자기 특성이 열화된다. 이것은, 수소 이온 및/또는 라디칼이 자기 저항 효과 소자의 다층막을 변질시키기 때문이라고 추측된다. 한편, 방법(MT)의 공정 ST3에서는, 수소를 포함하지 않는 제2 가스의 플라즈마를 생성함으로써, 퇴적물(DP)의 제거가 행하여진다. 따라서, 자기 저항 효과 소자의 자기 특성의 열화가 억제된다. 또한, 제2 가스에서는 탄소 및 산소를 포함하는 가스와 희가스에 의해 산소 가스가 희석되어 있으므로, 피가공물(W)의 과잉의 산화가 억제된다.
또한, 일 실시 형태의 공정 ST1에서는, 다층막(ML1)의 에칭을 위해서 희가스만의 플라즈마가 생성된다. 희가스 이온만의 스퍼터링에 의해 다층막(ML1)을 에칭하면, 자기 저항 효과 소자의 자기 특성의 열화가 더욱 억제된다.
이상, 다양한 실시 형태에 대해서 설명해 왔지만, 상술한 실시 형태에 한정되지 않고 다양한 변형 형태를 구성 가능하다. 예를 들어, 도 2에 도시한 피가공물에서는, 마스크(MK)와 다층막(ML2)의 사이에 다층막(ML1)이 형성되어 있지만, 마스크(MK)와 다층막(ML1)의 사이에 다층막(ML2)이 형성되어 있어도 된다. 마스크(MK)와 다층막(ML1)의 사이에 다층막(ML2)이 형성되어 있는 경우에는, 공정 ST1보다도 먼저, 공정 ST2 및 공정 ST3이 실행된다.
또한, 방법(MT) 및 그 변형 형태에 관한 방법의 실행에 있어서는, 용량 결합형 플라즈마 처리 장치 이외의 플라즈마 처리 장치를 사용하는 것이 가능하다. 이러한 플라즈마 처리 장치로서는, 유도 결합형 플라즈마 처리 장치, 플라즈마의 생성을 위해서 마이크로파와 같은 표면파를 사용하는 플라즈마 처리 장치가 예시된다.
이하, 방법(MT)의 평가를 위해서 행한 다양한 실험에 대해 설명한다. 또한, 본 개시는 이하에 설명하는 실험에 의해 한정되는 것은 아니다.
(제1 실험)
제1 실험에서는, 도 3에 도시한 구조의 플라즈마 처리 장치(10)를 사용해서 도 2에 도시한 구조의 피가공물에 방법(MT)을 적용하여, 도 7에 나타낸 자기 저항 효과 소자의 구조를 가지는 복수의 실험 샘플 1을 제작하였다. 이하에, 실험 샘플 1의 제작에서 사용한 방법(MT)의 처리 조건을 나타낸다.
<실험 샘플 1의 제작에서의 방법(MT)의 처리 조건>
·공정 ST1
챔버의 압력: 30[mTorr](4[Pa])
Kr 가스의 유량: 200[sccm]
제1 고주파: 60[MHz], 200[W]
제2 고주파: 400[kHz], 800[W]
처리 시간: 6[초]
·공정 ST2
챔버의 압력: 10[mTorr](1.333[Pa])
제1 가스 중의 Kr 가스의 유량: 170[sccm]
제1 가스 중의 메탄가스의 유량: 30[sccm]
제1 고주파: 60[MHz], 200[W]
제2 고주파: 400[kHz], 800[W]
처리 시간: 5[초]
·공정 ST3
챔버의 압력: 10[mTorr](1.333[Pa])
제2 가스 중의 산소(O2) 가스의 유량: 10[sccm]
제2 가스 중의 일산화탄소 가스의 유량: 140[sccm]
제2 가스 중의 Ne 가스의 유량: 50[sccm]
제1 고주파: 60[MHz], 200[W]
제2 고주파: 400[kHz], 800[W]
처리 시간: 5[초]
·공정 ST2 및 공정 ST3의 반복 횟수: 25회
또한, 제1 실험에서는, 비교를 위해서, 도 3에 도시한 구조의 플라즈마 처리 장치(10)를 사용해서 도 2에 도시한 구조의 피가공물의 에칭을 행하여, 도 7에 나타낸 자기 저항 효과 소자의 구조를 가지는 복수의 비교 샘플 1을 제작하였다. 비교 샘플 1의 제작에 있어서는, 제1 공정에서 다층막(ML1)을 에칭하고, 그런 뒤에, 제2 공정과 제3 공정을 교대로 반복함으로써 다층막(ML2)을 에칭하였다. 이들 제1 내지 제3 공정의 처리 조건을 이하에 나타낸다.
<비교 샘플 1의 제작에서의 제1 내지 제3 공정의 처리 조건>
·제1 공정
챔버의 압력: 30[mTorr](4[Pa])
Kr 가스의 유량: 200[sccm]
제1 고주파: 60[MHz], 200[W]
제2 고주파: 400[kHz], 800[W]
처리 시간: 6[초]
·제2 공정
챔버의 압력: 10[mTorr](1.333[Pa])
Kr 가스의 유량: 170[sccm]
메탄 가스의 유량: 30[sccm]
제1 고주파: 60[MHz], 200[W]
제2 고주파: 400[kHz], 800[W]
처리 시간: 5[초]
·제3 공정
챔버의 압력: 10[mTorr](1.333[Pa])
수소(H2) 가스의 유량: 100[sccm]
질소(N2) 가스의 유량: 50[sccm]
Ne 가스의 유량: 50[sccm]
제1 고주파: 60[MHz], 200[W]
제2 고주파: 400[kHz], 800[W]
처리 시간: 5[초]
·제2 공정과 제3 공정의 반복 횟수: 25회
그리고, 제작한 복수의 실험 샘플 1 및 복수의 비교 샘플 1의 각각의 저항값(R)과 MR비를 측정하였다. 도 8의 (a)에 실험 샘플 1의 저항값(R)과 MR비를 나타내고, 도 8의 (b)에 비교 샘플 1의 저항값(R)과 MR비를 나타낸다. 도 8의 (a) 및 도 8의 (b)의 그래프에서는, 횡축은 저항값(R)이며, 종축은 MR비이다. 도 8의 (b)에 도시한 바와 같이, 복수의 비교 샘플 1에는, 낮은 저항값과 낮은 MR비를 가지는 많은 샘플이 포함되어 있었다. 즉, 복수의 비교 샘플 1의 제작에 있어서는, 자기 특성이 크게 열화된 샘플이 얻어졌다. 한편, 도 8의 (a)에 도시한 바와 같이, 복수의 실험 샘플 1의 저항값 및 MR비는 높게 되어 있었다. 또한, 복수의 실험 샘플 1의 저항값의 상이는, 자기 저항 효과 소자의 필러의 폭(CD값)의 상이에 기인하는 것이다. 이상의 결과로부터, 방법(MT)의 에칭에 의하면, 자기 저항 효과 소자의 자기 특성의 열화가 억제되는 것으로 확인되었다.
(제2 실험)
제2 실험에서는, 상술한 실험 샘플 1과 마찬가지로 복수의 실험 샘플 2를 제작하였다. 또한, 도 3에 도시한 구조의 플라즈마 처리 장치(10)를 사용해서 도 2에 도시한 구조의 피가공물로부터 복수의 실험 샘플 3을 제작하였다. 복수의 실험 샘플 3의 제작에 있어서는, 공정 ST2와 공정 ST3의 교대 반복에 의해서만, 다층막(ML1) 및 다층막(ML2)의 에칭을 행하였다. 복수의 실험 샘플 3의 제작에 있어서의 공정 ST2의 처리 조건 및 공정 ST3의 처리 조건은, 복수의 실험 샘플 2의 제작에 있어서의 공정 ST2의 처리 조건 및 공정 ST3의 처리 조건과 각각 마찬가지이었다.
또한, 비교를 위해서, 상술한 비교 샘플 1과 마찬가지로 복수의 비교 샘플 2를 제작하였다. 또한, 도 3에 도시한 구조의 플라즈마 처리 장치(10)를 사용해서 도 2에 도시한 구조의 피가공물로부터 복수의 비교 샘플 3을 제작하였다. 복수의 비교 샘플 3의 제작에 있어서는, 비교 샘플 1의 제작에 관련해서 상술한 제2 공정과 제3 공정의 교대 반복에 의해서만, 다층막(ML1) 및 다층막(ML2)의 에칭을 행하였다. 복수의 비교 샘플 3의 제작에 있어서의 제2 공정의 처리 조건 및 제3 공정의 처리 조건은, 복수의 비교 샘플 2의 제작에 있어서의 제2 공정의 처리 조건 및 제3 공정의 처리 조건과 각각 마찬가지이었다.
그리고, 복수의 실험 샘플 2, 복수의 실험 샘플 3, 복수의 비교 샘플 2, 및 복수의 비교 샘플 3의 각각의 보자력(Hc)을 측정하였다. 각 샘플의 보자력(Hc)의 측정에 있어서는, 시료 진동형 자력계를 사용하여, 도 9에 도시한 바와 같이, 자화 곡선을 작성해서 자장의 강도(Hc1 및 Hc2)를 측정하였다. 그리고, Hc1과 Hc2의 평균값을 보자력(Hc)으로서 구하였다. 그리고, 복수의 실험 샘플 2의 보자력(Hc)의 평균값, 복수의 실험 샘플 3의 보자력(Hc)의 평균값, 복수의 비교 샘플 2의 보자력(Hc)의 평균값, 및 복수의 비교 샘플 3의 보자력(Hc)의 평균값을 구하였다. 도 10에 결과를 나타낸다. 도 10의 그래프에서, E2, E3, C2, C3은 각각, 복수의 실험 샘플 2의 보자력(Hc)의 평균값, 복수의 실험 샘플 3의 보자력(Hc)의 평균값, 복수의 비교 샘플 2의 보자력(Hc)의 평균값, 및 복수의 비교 샘플 3의 보자력(Hc)의 평균값을 나타내고 있다. 도 10으로부터 알 수 있는 바와 같이, 복수의 실험 샘플 3의 보자력(Hc)의 평균값(E3)은, 복수의 비교 샘플 3의 보자력(Hc)의 평균값(C3)보다도 상당히 크게 되어 있었다. 따라서, 공정 ST3의 실행 시에 제2 가스로서 수소를 포함하지 않는 가스를 사용함으로써, 자기 저항 효과 소자의 자기 특성의 열화를 억제하는 것이 가능한 것으로 확인되었다. 또한, 도 10으로부터 알 수 있는 바와 같이, 복수의 실험 샘플 2의 보자력(Hc)의 평균값(E2)은, 복수의 실험 샘플 3의 보자력(Hc)의 평균값(E3)보다도 상당히 크게 되어 있었다. 따라서, 다층막(ML1)의 에칭에 있어서 희가스만의 플라즈마를 사용함으로써, 자기 저항 효과 소자의 자기 특성의 열화를 더욱 억제하는 것이 가능한 것으로 확인되었다.
10 : 플라즈마 처리 장치 12 : 챔버 본체
12c : 챔버 16 : 스테이지
18 : 하부 전극 20 : 정전 척
30 : 상부 전극 40 : 가스 소스 군
50 : 배기 장치 62 : 제1 고주파 전원
64 : 제2 고주파 전원 W : 피가공물
ML1 : 다층막 L11 : 제1 자성층
L12 : 터널 배리어층 L13 : 제2 자성층
ML2 : 다층막 MK : 마스크

Claims (10)

  1. 자기 저항 효과 소자의 제조에 있어서 실행되는 피가공물의 에칭 방법으로서,
    상기 피가공물은, 제1 다층막 및 해당 제1 다층막과 적층된 제2 다층막을 가지고, 상기 제1 다층막은, 제1 자성층 및 제2 자성층, 및 해당 제1 자성층과 해당 제2 자성층의 사이에 형성된 터널 배리어층을 포함하고, 상기 제2 다층막은, 상기 자기 저항 효과 소자에서 피닝층을 구성하는 다층막이며,
    상기 방법은,
    상기 제1 다층막을 에칭하는 공정과,
    플라즈마 처리 장치의 챔버 내에서 상기 제2 다층막을 에칭하기 위해, 해당 챔버 내에서 탄화수소 가스 및 희가스를 포함하는 제1 가스의 플라즈마를 생성하는 공정과,
    제1 가스의 플라즈마를 생성하는 상기 공정에서 상기 피가공물 상에 형성된 탄소를 포함하는 퇴적물을 제거하기 위해, 상기 챔버 내에서, 탄소 및 산소를 함유하는 가스, 산소 가스, 및 희가스를 포함하고, 수소를 포함하지 않는 제2 가스의 플라즈마를 생성하는 공정,
    을 포함하는 에칭 방법.
  2. 제1항에 있어서,
    상기 제2 가스는, 탄소 및 산소를 함유하는 상기 가스로서 일산화탄소 가스 또는 이산화탄소 가스를 포함하는, 방법.
  3. 제1항에 있어서,
    상기 제1 가스는, 상기 탄화수소 가스로서 메탄 가스를 포함하는, 에칭 방법.
  4. 제1항에 있어서,
    제1 가스의 플라즈마를 생성하는 상기 공정에서, 상기 제1 가스의 상기 플라즈마로부터의 이온을 상기 제2 다층막에 충돌시켜 해당 제2 다층막을 에칭하도록, 상기 피가공물을 그 위에 탑재한 스테이지의 하부 전극에 고주파가 공급되는, 에칭 방법.
  5. 제4항에 있어서,
    제2 가스의 플라즈마를 생성하는 상기 공정에서, 상기 고주파가 상기 하부 전극에 공급되는, 에칭 방법.
  6. 제1항에 있어서,
    상기 제1 다층막을 에칭하는 상기 공정에서는, 상기 챔버 내에서 상기 제1 다층막을 에칭하기 위해, 해당 챔버 내에서 희가스만의 플라즈마가 생성되는, 에칭 방법.
  7. 제6항에 있어서,
    제1 다층막을 에칭하는 상기 공정에서, 상기 희가스만의 상기 플라즈마로부터의 이온을 상기 제1 다층막에 충돌시켜 해당 제1 다층막을 에칭하도록, 상기 피가공물을 그 위에 탑재한 스테이지의 하부 전극에 고주파가 공급되는, 에칭 방법.
  8. 제1항에 있어서,
    제1 가스의 플라즈마를 생성하는 상기 공정과 제2 가스의 플라즈마를 생성하는 상기 공정이 교대로 반복되는, 에칭 방법.
  9. 제1항에 있어서,
    상기 제2 다층막은 코발트층 및 백금층을 포함하는, 에칭 방법.
  10. 제1항 내지 제9항 중 어느 한 항에 있어서,
    상기 제1 자성층 및 상기 제2 자성층은, CoFeB층이며, 상기 터널 배리어층은 MgO층인, 에칭 방법.
KR1020170170029A 2016-12-22 2017-12-12 에칭 방법 KR102423457B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016249474A JP6552477B2 (ja) 2016-12-22 2016-12-22 エッチング方法
JPJP-P-2016-249474 2016-12-22

Publications (2)

Publication Number Publication Date
KR20180073452A true KR20180073452A (ko) 2018-07-02
KR102423457B1 KR102423457B1 (ko) 2022-07-22

Family

ID=62630056

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170170029A KR102423457B1 (ko) 2016-12-22 2017-12-12 에칭 방법

Country Status (5)

Country Link
US (1) US10181559B2 (ko)
JP (1) JP6552477B2 (ko)
KR (1) KR102423457B1 (ko)
CN (1) CN108231575B (ko)
TW (1) TWI720275B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7228413B2 (ja) * 2019-03-11 2023-02-24 東京エレクトロン株式会社 プラズマ処理方法、及び、プラズマ処理装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011014881A (ja) 2009-05-27 2011-01-20 Canon Anelva Corp 磁気素子の製造方法と装置
JP2014130946A (ja) * 2012-12-28 2014-07-10 Fujitsu Semiconductor Ltd 磁気抵抗素子、これを用いた磁気記憶装置、及びその製造方法
KR20160088855A (ko) * 2013-11-20 2016-07-26 도쿄엘렉트론가부시키가이샤 피에칭층을 에칭하는 방법
JP2016164955A (ja) * 2015-03-06 2016-09-08 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
KR20170048321A (ko) * 2014-08-26 2017-05-08 도쿄엘렉트론가부시키가이샤 피처리체를 에칭하는 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6306564B1 (en) * 1997-05-27 2001-10-23 Tokyo Electron Limited Removal of resist or residue from semiconductors using supercritical carbon dioxide
US7211195B2 (en) * 2003-08-04 2007-05-01 Hitachi Global Storage Technologies Netherlands B.V. Method for providing a liftoff process using a single layer resist and chemical mechanical polishing and sensor formed therewith
JP2011253985A (ja) * 2010-06-03 2011-12-15 Renesas Electronics Corp 半導体装置およびその製造方法
JP5918108B2 (ja) * 2012-11-16 2016-05-18 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
JP6140575B2 (ja) * 2013-08-26 2017-05-31 東京エレクトロン株式会社 半導体装置の製造方法
KR102384908B1 (ko) * 2015-11-25 2022-04-08 삼성전자주식회사 자성 패턴 세정 조성물, 자성 패턴 형성 방법 및 자기 메모리 장치의 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011014881A (ja) 2009-05-27 2011-01-20 Canon Anelva Corp 磁気素子の製造方法と装置
JP2014130946A (ja) * 2012-12-28 2014-07-10 Fujitsu Semiconductor Ltd 磁気抵抗素子、これを用いた磁気記憶装置、及びその製造方法
KR20160088855A (ko) * 2013-11-20 2016-07-26 도쿄엘렉트론가부시키가이샤 피에칭층을 에칭하는 방법
KR20170048321A (ko) * 2014-08-26 2017-05-08 도쿄엘렉트론가부시키가이샤 피처리체를 에칭하는 방법
JP2016164955A (ja) * 2015-03-06 2016-09-08 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2018107191A (ja) 2018-07-05
TWI720275B (zh) 2021-03-01
CN108231575B (zh) 2023-04-11
US20180182957A1 (en) 2018-06-28
JP6552477B2 (ja) 2019-07-31
TW201836007A (zh) 2018-10-01
CN108231575A (zh) 2018-06-29
KR102423457B1 (ko) 2022-07-22
US10181559B2 (en) 2019-01-15

Similar Documents

Publication Publication Date Title
KR102426264B1 (ko) 에칭 방법
JP2016225437A (ja) エッチング方法
JP6339961B2 (ja) エッチング方法
US20160204342A1 (en) Method of manufacturing magnetoresistive element and manufacturing system for the same
US9647206B2 (en) Method for etching layer to be etched
JP6504827B2 (ja) エッチング方法
KR101721020B1 (ko) 자기 저항 효과 소자의 제조 방법
US20200118814A1 (en) Plasma processing method and plasma processing apparatus
KR102423457B1 (ko) 에칭 방법
KR102612169B1 (ko) 다층막을 에칭하는 방법
JP7001703B2 (ja) エッチング方法
TWI779102B (zh) 被加工物之處理方法
WO2020031731A1 (ja) プラズマ処理方法及びプラズマ処理装置
JP7223507B2 (ja) エッチング方法
KR20220137544A (ko) 에칭 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant