JP2019535140A - 偏心電流フローを用いたスピン移行トルク磁気トンネル接合 - Google Patents

偏心電流フローを用いたスピン移行トルク磁気トンネル接合 Download PDF

Info

Publication number
JP2019535140A
JP2019535140A JP2019517013A JP2019517013A JP2019535140A JP 2019535140 A JP2019535140 A JP 2019535140A JP 2019517013 A JP2019517013 A JP 2019517013A JP 2019517013 A JP2019517013 A JP 2019517013A JP 2019535140 A JP2019535140 A JP 2019535140A
Authority
JP
Japan
Prior art keywords
layer
tunnel junction
magnetic tunnel
magnetic
free layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019517013A
Other languages
English (en)
Other versions
JP6872010B2 (ja
Inventor
アレンスパッチ、ロルフ
ワーリッジ、ダニエル
アヌンジアタ、アンソニー
ヤン、シーフン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2019535140A publication Critical patent/JP2019535140A/ja
Application granted granted Critical
Publication of JP6872010B2 publication Critical patent/JP6872010B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1675Writing or programming circuits or methods
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • H10N50/85Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Thin Magnetic Films (AREA)

Abstract

【課題】スピン移行トルク磁気トンネル接合を提供する。【解決手段】スピン移行トルク磁気トンネル接合は、ピン止め磁気層および自由磁気層、ならびにその間に絶縁障壁層を備えた層スタックを含む。これら磁気層の各々は面外磁化方位を有する。本接合は、2つの磁気層の一方から他方に向け生成されたスピン偏極電流フローが、自由層の磁化方位の非対称なスイッチングを生起することを可能にするように構成される。このスイッチングはスタックの縁方向に偏心される。本接合は、2つの磁気層の一方から他方への、スタックの縁方向に偏心されたスピン偏極電流フローが、非対称スイッチングを生起することを可能にすることができる。また、関連するデバイスおよびオペレーションの方法も提供される。【選択図】図2

Description

本発明は、一般にスピン移行トルク磁気トンネル接合(STT−MTJ:spin transfer torque magnetic tunnel junction)、スピン移行トルク磁気ランダム・アクセス・メモリ(STT−MRAM:spin−transfer torque magnetic random access memory)に関し、および、具体的には垂直磁化STT−MTJに関する。
垂直磁化デバイス、具体的には、垂直STT−MRAMが知られている。かかるデバイスは、例えば、特許文献1、2、3、4および5中で論じられている。
予期される仕様を備えた将来のテクノロジー・ノードにおいて、ますます大きくなる諸難題が、ダイナミック・ランダムアクセス・メモリ(DRAM:dynamic random−access memory)デバイスおよびスタティック・ランダムアクセス・メモリ(SRAM:static random−access memory)デバイスが適切に機能するための障害になるであろうと一般に考えられている。これに対し、MRAM技術には、流れを一変させるような2つの革新による利がある。
第一の革新は、ナノスケールの強磁性体の磁化はスピン偏極電流によって切替えることができるとの発見に基づく[非特許文献1、2]。非偏極電流は、強磁性体中での電子錯乱によってスピン偏極を獲得する。生じたスピン不均衡は、磁気層に移行させることが可能で、最終的にはその磁化を反転させる。しかして、メモリ・セルへの書込みまたはその磁化のスイッチングは、もはや磁場を必要とせず、短い電流パルスによって達成することができる。
第二の革新は、材料工学上の成果である。元来は、磁気トンネル接合(MTJ:magnetic tunnel junction)中の磁気層は、面内磁化され、形状異方性によって駆動されていた。数年前、CoFeBのような磁性材料は、素子の厚さが十分に小さければ(典型的には1nm)、「垂直」磁化、すなわち、磁化の方位が面外である磁化を示すように調整加工できることが示された[非特許文献3、4、5]。垂直に磁化されたMTJは、自由層のスイッチングにおけるそのより高い効率、すなわち、スイッチングのために必要な最小電流が低減されるので、面内磁化のMTJよりも利点がある。しばしば、Icとして表示されるスイッチングのために必要な最小電流は、減衰定数α、異方性障壁E、およびスピン移行効率ζ、の3つの材料パラメータに依存する。低電力デバイスは、Icが小さいことを必要とする、しかして、有利な材料パラメータを必要とある。そのため、通常、より有利な材料パラメータを識別するために労力が費やされる。コードについては、非特許文献6を参照。また、応用については、非特許文献7を参照されたい。
米国特許第7602000号 米国特許第7313013号 米国特許第7943399号 米国特許第8558332号 米国特許第8860105号
J.C.Slonczewski著、J.Magn.Magn.Mater.159、L1(1996年) L.Berger著、Phys.Rev.B54、9353 (1996年) M.Nakayama、T.Kai、N.Shimomura、M.Amano、E.Kitagawa、T.Nagase、M.Yoshikawa、T.Kishi、S.Ikegawa、およびH.Yoda著、J.Appl.Phys.103、07A710(2008年) S.Ikeda、K Miura、H.Yamamoto、K Mizunuma、H.D.Gan、M.Endo、S.Kanai、J.Hayakawa、F.Matsukura、およびH.Ohno著、Nature Mater.9、721(2010年) D.C.Worledge、G.Hu、D.W.Abraham、J.Z.Sun、P.L.Trouilloud、J.Nowak、S.Brown、M.C.Gaidis、E.J.O‘Sullivan、およびR.P.Robertazzi著、Appl.Phys.Lett.98、022501(2011年) A.Vanhaverbeke著、OOMMF extension of spin−transfer torque terms for current−induced domain wall motion、2008年、http://www.Zurich.ibm.com/st/magnetism/spintevolve.html M.Najafi、B.Krueger、S.Bohlens、M.Franchin、H.Fangohr、A.Vanhaverbeke、R.Allenspach、M.Bolte、U.Merkt、D.Pfannkuche、D.P.F.Moeller、およびG.Meier著、J.Appl.Phys.105、113914(2009) C.Y.You著、J.Magnetics.17、73(2012年)
本発明は、スピン移行トルク磁気トンネル接合、それを含むメモリデバイス、およびトンネル接合のオペレーションの方法を提供する。
第一態様によれば、本発明は、スピン移行トルク磁気トンネル接合として具現化される。本接合は、2つの磁気層、すなわちピン止め層および自由層と、その2つの層の間の絶縁障壁とを備えた層スタックを含む。この2つの磁気層の各々は面外磁化方位を有する。この接合は、2つの磁気層の一方から他方に向かう生成されたスピン偏極電流フローが、自由層の磁化方位の非対称スイッチングを生起することを可能にし、このため、前記スイッチングがスタックの縁方向に偏心されるように別段に構成される。
例えば、本接合は、2つの磁気層の一方から他方への、スタックの縁方向に偏心されたスピン偏極電流フローが、自由層の非対称スイッチングを生起することを可能にする。
本ソリューションは、面外磁化方位に依拠しており、これは、自由層のスイッチングにおけるそのより高い効率の点で、面内磁化接合よりも有利である。すなわち、スイッチング電流の低減が可能であり、このことが既に、面内磁化デバイスに比べより低電力のデバイスを可能にしている。さらに加えて、本接合は、例えば、スタックの縁方向に偏心された電流フローを用いて、自由層の非対称スイッチングを可能にするように設計される。本発明人らの発見によれば、このことは、最小スイッチング電流を、中心電流フロー式に対して例えば1/2へのさらなる低減をもたらす。例えば、本接合は、0.1ns−1のスイッチング速度で、50μAよりも小さいスイッチング電流を有するように構成することが可能である。
偏心電流への狭窄を達成するための様々な実際的具現化が考えられる。例えば、諸実施形態において、磁気トンネル接合の絶縁障壁層は、その縁部で低減された厚さを示すように横方向に変化する厚さを有する。こうすれば、接合を横切って生成される電流フローは、低減された厚さの縁方向に偏心される。この横方向に変化する厚さは、例えば、第一値hから第二値hに変化させることが可能で、0.5h≦h<hである。
他の実施形態では、スイッチングの偏心は、横方向に変化する磁気特性によって達成される。すなわち、自由層もしくは自由層と絶縁障壁層との間の接合部分、またはその両方は、自由層のスイッチングを偏心させるように、横方向に変わる1つ以上の磁気特性を有することが可能である。これには、偏心された電流フローが伴っても伴わなくてもよい。すなわち、非対称スイッチングは、特定の条件が満たされることを前提として、生成される電流が対称性の場合にあっても生成が可能である。横方向に変化する磁気特性は、好ましくは、自由層もしくは前記接合部分またはその両方の、磁化もしくは磁気異方性またはその両方を含むべきである。
他の実施形態において、ピン止め層および絶縁障壁層のうちの1つまたはその各々は、自由層の平均直径よりも小さな平均直径を有し、さらにスタックの縁方向に偏心している。これも同様に、作動において、生成される電流フローの偏心をもたらす。上記の直径は、それぞれ、積重ね方向に垂直な平面内で測定される。例えば、絶縁障壁中のドーパント濃度を横方向に変えることにより横方向に変化する電子透過確率を有するように絶縁障壁層を設計することによって、同様な効果をさらに得ることができる。
本接合は、好ましくは、前記電流フローが自由層の中心から偏心する距離lが、2nm≦l<D/2の条件を満たすように設計されるべきであり、このDは自由層の平均直径である。lおよびDの値は、スタックの積重ね方向に垂直な、自由層の平均平面内で測定される。
好適な実施形態において、本接合は、作動において、電流フローがそれに沿って生じる電流フィラメントの平均直径dが、L≦d<D/2の条件を満たすように設計することができ、このLは、2つの磁気層の平均交換距離を表す。2つの磁気層の平均交換距離Lは、通常、3nm〜6nmの間にあってよい。平均直径dは、例えば、4nm≦d≦D/2の条件を満たしてよい。
他方、スタックの平均直径Dは、好ましくは、6nmより大きくすべきである。ほとんどの応用において、これは、通常、100nm以下、好ましくは32nm以下とすべきである。
諸実施形態において、2つの磁気層の各々は、CoFeB化合物を含み、一方、絶縁障壁層は例えばMgOを含んでよい。自由層は、例えば、1nm〜4nmの間の平均厚さを有してよく、一方、ピン止め層の平均厚さは、好ましくは6nm〜10nmの間である。絶縁障壁層は、好ましくは0.5nm〜2nmの間、特にその層がMgOを含む場合、より好ましくは0.8nm〜1.4nmの間の平均厚さを有すべきである。
別の態様によれば、本発明は、メモリ・デバイスとして具現化される。本デバイスは、上記でも言及した複数のスピン移行トルク磁気トンネル接合を含む。本メモリ・デバイスは、接合の各々を横切るスピン偏極電流フローを生成するように別段に構成される。
最後の態様によれば、本発明は、前述したスピン移行トルク磁気トンネル接合のオペレーションの方法として具現化される。基本的に、本方法は、(例えば、接合の中に「1」を書込んで格納すべく)自由層の磁化方位の非対称スイッチングを生起するため、ピン止め層から自由層へのスピン偏極電流フローを生成するステップを含む。すなわち、スイッチングは、最初に、接合の構成にそってスタックの縁方向に偏心される。このために、上記で言及した原理によって、生成される電流を接合の構成にそってスタックの縁方向に偏心させることが可能である。
自由層の磁化方位が反転される(しかして自由層を「0」状態に戻す)必要がある実施形態において、自由層の磁化方位を初期の磁化状態にスイッチ・バックするために、例えば、再びスタックの縁方向に偏心された電流フローを使って、このときは、接合の構成にそって自由層からピン止め層への第二の電流フローを生成することができる。
以下に、本発明を具現化するデバイスおよび方法を、限定はされない諸例によって、添付の図面を参照しながら説明することとする。
スピン移行トルクによる垂直磁化磁気トンネル接合のスイッチングの一般原理を示し、本発明の諸実施形態はこの原理に依拠している。 個別の実施形態による、磁気トンネル接合の2D断面図である。 個別の実施形態による、磁気トンネル接合の2D断面図である。 個別の実施形態による、磁気トンネル接合の2D断面図である。 諸実施形態による、複数の、図2に描かれたような磁気トンネル接合を含むメモリ・デバイスの(部分的な)3D図である。 諸実施形態による、磁気トンネル接合を作動する方法のハイレベルのステップを示すフローチャートである。 本発明人らが行ったシミュレーションによって得られた、図4中のような偏心型接合を含む、様々にモデルされた接合の自由層をスイッチングさせるために必要な最小スイッチング電流を表すプロットである。
添付の図面は、諸実施形態に関与するデバイスまたはその部分の簡易化された表現を示す。これら図面に描かれた技術的特徴は一定の縮尺ではない。具体的に、図2中の絶縁障壁の傾斜は、図解のために誇張されている。諸図中の類似のまたは機能的に類似の要素には、別途に示されている場合を除き、同じ参照符号が割り当てられている。
磁気トンネル接合(MTJ)は、薄い絶縁スペーサ層によって分離された2つの強磁性層から成り、このスペーサ層はトンネル障壁の機能を果たす。この障壁が十分に薄ければ、電子は一方の側から他方へトンネルすることが可能である。強誘電体の一方(「ピン止め」層、「固定」層または「基準」層とも呼ばれる)の磁化方向は一定に保たれ、他方の磁化方向は自由に回転する(「自由」層)。ピン止め層からトンネルする電子は、ピン止め層の磁化方向に従って選択的にスピン偏極される。スピン方向が自由層の磁化方向に合致する電子だけが、効率的にトンネルして自由層に入ることになる。したがって、これら2つの磁化方向が平行配列かまたは逆平行配列かは、この2つの状態の間の電気抵抗の差につながる。このトンネル磁気抵抗効果(TMR:tunneling magnetoresistance)は、例えばMgOで作製されたトンネル障壁に対し、室温で300%にも大きくなり得る。
図1は、本発明人らが理解している、典型的な、スピン移行トルクメカニズムによって垂直磁化されたMTJのスイッチングを示す。(断面で)示されたこのMTJは、わずかに非対称で、基準層(底部)は、実際は、通常はより薄い自由層(最上部)よりも、通常はわずかに厚い。描かれたMTJは、垂直磁化方向を有する。このスペーサはトンネル障壁である。相反対の電流方向(「e」標識された矢印は電子のフロー方向を示す)と、基準および自由層中の、相近くに配列された磁化方向とによって2つの場合が表されている。この電流は、障壁中に示されているように、大多数のスピンの方向とともに、部分的に伝送され部分的に反射される。横スピン成分が、スピン移行トルク・スイッチングを担っており、縦成分はトルクの働きはない。左側図では、基準層から自由層への電子フローが、この2つの層の平行配列を安定させている。右側図では、自由層から基準層への電子フローが、この2つの層の平行配列を不安定にし、ついには反射電流による自由層の磁化の反転をきたしている。この2つの磁化方向が逆平行の場合、自由層から基準層への電子フローが自由層の磁化を安定させる。本発明は、電流フローが偏心されるように、該フローを促進し、制限し、または狭窄するためSTT−MTJが追加して設計されていることを除いて、同様な原理に依拠している。
図2〜5を参照すると、本発明の態様が最初に表されており、この態様は、スピン移行トルク磁気トンネル接合1、1a、1b、すなわち動作原理がスピン移行トルク効果に依拠している接合、に関する。基本的に、磁気トンネル接合(MTJ)は、2つの磁気層と1つの絶縁障壁層12〜12bとを備えた層スタック11〜13bを含む。強誘電体とも呼ばれるこの2つの磁気層は、ピン止め層11〜11bおよび自由層13〜13bを含む。絶縁障壁層12〜12bはこの2つの磁気層の間にある。
固定磁気層または基準層とも言われるピン止め層11〜11bは、固定された磁化を有し、この磁化は、電流フローによっては有意なほどに変化されることはない。このことは、例えば、よく知られているように、この層の磁化を高い磁気異方性を有する別の磁気層に結合することによって達成が可能である。絶縁層12〜12bは、ときとして、スペーサまたはトンネル障壁とも言われる。これの厚さは、十分な電流が磁気層の一方から他方に流れるのを可能にするため、十分に小さく、一般的には1nmである必要がある。自由層13〜13b(添付の図面中の最上部)は、通常、ピン止め層より薄く、この層は、その中で磁化が容易にその方向を反転できる層である。
本デバイスは、通常、例えば、ピン止め層の下側にシード層、自由層の上側にキャッピング層、および回路機構(電源ライン、ワードおよびビット・ライン、ならびに当接合中に電流を注入するためのコンタクト)など、追加の構成部もしくは材料層またはその両方(簡潔化のため必ずしも図面には示さず)を含んでよい。通常、キャッピング層は層13と15との間に配置され、シード層は層11と14との間にあることになろう。一方、回路機構は、層14もしくは層15またはその両方の外側に置かれる。但し、層順序11〜13は、図2〜4に示されたように留まることになろう。すなわち、自由層13〜13bは、通常、絶縁層12〜12bを直接に覆うことになり、絶縁層は、通常、固定層11〜11bの上面に直接所在することになる。
2つの磁気層11〜11b、13〜13bの各々は、面外磁化方位、すなわち、磁化方位が磁気層の面の中に存在する面内構成とは対照的に、かかる層の平均平面を横断する磁化方位を有する。面外磁化方位は、ときとして「垂直」方位とも言われるが、但し、この磁化方位は厳密に垂直でなくてもよい。一般に、MTJ中の面外磁化方位は、前述したように、自由層13〜13bのスイッチングにおけるこれらの潜在的により高い効率のゆえに、面内磁化MTJに比べ有利である。しかして、スイッチング電流を低減することができ、低電力のデバイスを可能にする。
注目すべきは、本STT−MTJ1、1a、1bは、自由層の磁化方位の非対称スイッチングを生起するために、横断的スピン偏極電流フロー50(すなわち、2つの磁気層の一方から他方に向けて生成される)を可能にするようにさらなる構成がされることである。すなわち、自由層のスイッチングがスタックの縁方向に偏心される。
図2〜4を参照して説明したような実施形態において、2つの磁気層のうちの一方から他方への偏心横断的スピン偏極電流フロー50によって非対称スイッチングが達成される。偏心された電流が、続いて非対称スイッチングを生起する。但し、他の特定の実施形態では、接合は、対称性の電流フローであっても、非対称スイッチングをもたらすことが可能なように、設計されることも可能である。これについては、後記で詳しく説明する。
全ての場合において、電流フローは、一般に、磁気層と電気連通している電極14と15との間に小さな電位を印加することにより生成される。生成された電流フロー50は、添付の図面に描かれているように、通常、スタックの平均平面に垂直で積重ね方向に平行である。
意外なことには、以下に例示するように、自由層の非対称スイッチングを確実にすることでスイッチングのための最小電流のさらなる低減が得られる。本発明人らが行ったシミュレーションが示すところによれば、必要な最小電流は、潜在的に1/2に低減することが可能である。
本ソリューションによれば、スピン移行トルクは、自由層13〜13b中の磁化の切替えやすさが異なる場所では異なるように、MTJの断面に亘って局所的に変化するようにされる。このようにして、磁化の反転は、明確に画定された位置で開始され、その後、交換によって自由層全体に拡がるようにすることができる。スピントルク効率のパラメータは、MTJを通しての電流密度を不均一にすることによって、局所的に変化させることが可能である。このことを認識すれば、この効果を達成することを可能にする、STT−MTJのいろいろな設計を考えることができる。例えば、図2〜4を参照しながら、実施形態の3つのクラスについて、以下に詳しく説明する。但し、本説明の中でも言及するように、他の変形も考えることができる。
図2の実施形態では、横方向に変化する障壁の厚さによって、横方向に変化する電流密度が達成される。このアプローチは、重要な材料パラメータは不変に保つことができ、デバイスの幾何形体だけを部分変更するので、MTJを調整加工するための追加の手段を加える。同様に、図4では、絶縁層12bおよび固定層11bの直径は低減され、これらの層は偏心されている。さらに一般的には、絶縁障壁中の横方向に変化しているトンネリング透過確率は、相当な効果をもたらす。あるいは、図3中に示されたような実施形態では、同じ目的を果たすため、自由層、または自由層と絶縁層との接合部分の磁気特性が局所的に部分変更される。これら全てのアプローチは、スイッチング電流の低減につながり、これにより低電力のデバイスを可能にする。なお、本明細書で用いる、層のなんらかの特性の横方向の変化とは、層に亘っての、すなわち積重ね方向に垂直な方向への当該層の断面に沿ってのこの特性の変化を意味する。
最初に図2の実施形態を参照すると、この図では、STT−MTJは絶縁障壁層12が横方向に変化する厚さを有するように設計されている。これにより、層12はその縁部では低減された厚さを示すことになる。その結果、接合1は、低減された厚さhの縁部方向に偏心された電流フロー50を増加させる。なお、図2においては、自由層の磁化方向(太い垂直の矢印で表されている)は、この図での表現に関わらず、絶縁層12の方位にそって、通常、わずかに傾斜することになろう。
具体的に、絶縁層の厚さは、第一値hから第二値hに変化させてよく、これらは、0.5h≦h<hである。例えば、h≦h−0.2nmを用いることが可能である。この横方向の障壁厚さの勾配は、図2中に記号で表されているように、最も薄い縁部への電流の局限を生じさせる。この絶縁障壁層が、適したトンネル特性を別途に有しているとすれば、積重ねられた層11〜13を通して生成される電流は、やや小さな厚さ(しかして、より大きな透過確率)を有する領域に局限されることになる。この電流の局限性は、効果的に電流密度Jを局所的に増加し、より低い全体的Jで自由層13をスイッチさせる。これは、交換距離が柱体の直径Dよりも小さい場合はより効率的になろう。
図2の実施形態は、接合の作製を比較的容易にする。以下に図3および4を参照して説明するように、別形では、(i)自由層についての磁気特性を変更することが可能である、(ii)絶縁障壁層が、横方向に変化する電子透過確率を有することが可能である、または(iii)固定および絶縁層は、明示的に偏心させることが可能である。
図3中に示されるような実施形態において、自由層13aもしくは自由層13aと絶縁障壁層12aとの間の接合部分、またはその両方は、横方向に変化する(1つ以上の)磁気特性を有してよい。この別形は、図3中の層13aの傾斜的な塗りつぶしによってシンボリックに表されている。当然ながら、層13aもしくはその層12aとの接続部分またはその両方に沿って適切に変化する磁気特性も、同様に、自由層において非対称スイッチングが生起されることを可能にする。この横方向に変化する磁気特性は、好ましくは、自由層13aもしくは前記接続部またはその両方の、磁化もしくは磁気異方性またはその両方を含むべきである。
ここで、特定の条件が満たされていることを前提として、図3中に明示されているように、層13aもしくは該層の層12aとの接続部分、またはその両方に亘る磁気特性の横方向の変化も、同様に、スタックの縁方向への電流フロー50の偏心をもたらすことができる。しかして、2つの場合に区別できよう。
− 図3に示されるように、磁気特性が横方向に変化され、且つ偏心された電流フローが生成される、および
− 磁気特性は横方向に変化されるが、均一な電流フローに依拠している。
後者の場合、均一な電流密度が生成されるが、但し、この電流は、非対称な(偏心された)磁気特性によって決まる場所、すなわち、スイッチングに対する閾値を上回る場所においてだけ、磁化スイッチングを生起することができる。
前者の場合、加えて偏心された電流フローに依拠することで、磁気特性の非対称および電流フローの偏心が相互に支え合い、それぞれが、望まれる効果、すなわち自由層における非対称スイッチングを確保するために寄与するので、材料の特性に対しより大きなフレキシビリティを提供する。
次いで図4を参照すると、諸実施形態において、ピン止め層11bおよび絶縁障壁層12bは、自由層よりも幅狭くしこの層に対して偏心させることが可能である。すなわち、図4中に概略的に表されているように(図7も参照)、ピン止め層11bおよび絶縁障壁層12bのうちの1つまたはその各々は、自由層13bの平均直径よりも小さな平均直径を有し、スタックの縁方向に偏心することが可能である。これも同様に、以下に述べるような理由で、作動において電流フロー50の偏心をもたらすことができる。層11b〜13bの平均直径は、それぞれの層の平均平面において、積重ね方向に垂直に測定される。図4および図7に描かれた例は、層11bおよび12bの各々が縮小された直径で且つ偏心されることを仮定している。当然ながら、他の層または層部分11cおよび12cも、通常、スタック中に存在し、層部分11bおよび12bを補完することになる。
絶縁障壁層12bがわずかに「漏洩性」であれば、層部分11bおよび12bを別途に補完する他の層または層部分11c、12cのおかげで、2つの層11b、12bのうちの1つを縮小し、偏心すれば十分である。実際には、障壁12bが縮小された直径を有する場合、障壁12bを(そのレベルで)補完する層部分12cは、層11bから層13への短絡を防止するために、同様に絶縁性でなければならない。それどころか、補完する層部分12cは、通常は縮小された層部分12bよりも高絶縁性であるべきである。これは、傾斜的な特性を備えた効果的障壁層12b、12cを有することに帰する。
さらに一般的には、同様な効果は、例えば絶縁障壁中のドーパント濃度を横方向に変えて横方向に変化する電子透過確率を有するように絶縁障壁層を設計することによって得ることが可能である。絶縁障壁中のドーパントの横方向の変化は、例えば、イオンを注入することによって、または障壁の片側を酸化させることによって達成することができる。このように、絶縁障壁に亘って傾斜的な垂直「導電性」を生成することが可能で、これは電流の偏心をもたらす。その意味で、図4の幾何形体は、まったく別な透過確率の2つの領域12b、12cを示す、横方向に変化する電子透過確率の具体的事例と見なすことができ、層部分12cのレベルでは、部分12bのレベルでの透過確率に比べ、導電性は消失するかまたは大幅に低減する。
ここで、障壁層12bが縮小されないで(または、等価的に、全体障壁12b、12cがこの層を通して、1つの一定な絶縁特性を有する均質な材料で作製されていて)、だが層11bだけが縮小された直径を有する場合、スピン偏極電流は、領域12bで局所的に生成されるだけとなり、これにより、偏心されたスイッチングを発生させることが可能となる。ましてや、障壁層12bおよびピン止め層11bの両方が縮小された直径を有し、偏心されている場合、偏心されたスイッチングが生じることになる。
図2〜5の実施形態の各々において、接合1、1a、1bは、電流フロー50が特定の条件に従うように設計することが可能である。初めに、電流フロー50が(例えば、自由層のレベルで見られるように)自由層13〜13bの中心から偏心される距離lは、好ましくは、条件2nm≦l<D/2を満たすべきであり、このDは、自由層の平均平面内で、つまり、積重ね方向に垂直に測定された平均直径である。すなわち、シミュレーションが示すところによれば、シフトlは、好ましくは、最小スイッチング電流に有意な影響を与えるためには、2nmより大きく(または等しく)すべきである。これについては以下で詳しく説明する。他方で、シフトlは、自由層の半径D/2よりも大きくはできない。なお、シフトlに対する上記の条件は、通常、そのシフトが柱体の軸から測定された場合に適用可能で、この軸は、一般に自由層の垂直軸Aと恒等(または準恒等)である。
さらに、諸実施形態において、接合1、1a、1bは、条件L≦d<D/2を満たす平均直径dを有する電流フィラメントに沿って電流フロー50が生じるように、さらに設計されてよく、このLは、2つの磁気層の平均交換距離を表す。この直径dは、層スタック11〜13bに亘って生じるフィラメントの平均直径を表す。平均直径dが、少なくとも磁性材料の交換距離に等しくなるように材料および条件を選択することによって、スピンは、ソフト・スピン波モードに励起することができ、これが、励起スピンの明確に画定された位置を生成し、最終的に磁化反転につながる歳差運動を生起する。この交換距離は、材料によって変わる。但し、本明細書で考察する垂直磁化材料については、交換距離はほとんど分散を示さず、交換距離の変動に大きなばらつきはなく、通常は3〜6nmの間にある。例えば、磁気層の材料は、電流フィラメントの平均直径dが条件4nm≦d≦D/2を満たすように選べばよい。
この柱体の大きさは用途により決まる。例えば、高密度のデバイスは、スタックの平均直径Dが、6または8nmのオーダーまたはこれよりわずかに大きいことを必要とし得る。当然ながら、この直径Dは、好ましくは、当該磁性材料の交換距離(3〜6nm)を下回らないようにすべきである。
また一方、密度が重要でない場合はより大きな柱体にする余裕があってよい。但し、スタックの平均直径Dは、好ましくは、100nm以下にすべきである。それ以外では、とりわけスピン移行トルク効果の優勢度が低下することもあり、電流フィラメントの偏心が、もはや最小スイッチング電流に実質的な影響を持たない可能性がある。例えば、スタックの平均直径Dは、32nmまたは28nm以下とすればよい。
2つの磁気層の各々は、好ましくはCoFeB化合物を含むべきである。STT−MRAMの分野で知られるように、元素Co、Fe、およびBに対しいくつかの化学量論を考えることができる。かかる材料に対し、電流フィラメントの偏心のスイッチング電流への影響が、有望な結果をもたらしている。さらに、STT−MRAMに対して既に知られているように、ピン止め層もしくは自由層またはその両方は各々がサブ層を含んでよく、例えば、それらは、いろいろな組成による、CoとPtとの交互の層、CoとPdとの層、または複数のCoFeB層のスタックとして堆積されてよい。さらに一般的には、スタックのどの層11〜13も、事実上サブ層を含んで、別法で構築されてもよい。絶縁障壁層12〜12bは、好ましくはMgOを含む。
自由層13〜13bは、好ましくは、1nm〜4nmの間の平均厚さを有する。この層は、通常、固定層よりもわずかに薄く、固定層は、好ましくは6nm〜10nmの間の平均厚さを有する。固定層に対する6〜10nmの範囲は、前に言及したような、必要な場合の追加の結合層の挿入に対応可能である。絶縁障壁層12〜12bは、電子の十分な透過、すなわち十分なトンネリングを可能にするため、好ましくは、0.5nm〜2nmの間の平均厚さを有する。さらに好ましくは、絶縁障壁の厚さは、0.8nm〜1.4nmの間、例えば約1nmであってよい。MgOが使われる場合、絶縁障壁の平均厚さは、いっそう好ましくは、1〜1.2nmの間とすべきである。
前述の材料および厚さを用いることにより、磁気トンネル接合を得ることが可能となり、これらの接合は、例えば、0.1ns−1のスイッチング速度で、50μAより小さい最小スイッチング電流を有する。すなわち、必要な最小スイッチング電流は、従来型のデバイスに比べ、ほぼ1/2に低減することが可能である。
本アプローチと従来式ソリューションとのパフォーマンスの比較をし易くするために、本発明人らは、中心からの電流フィラメントの様々な可能な偏位l、すなわち0≦l≦D/2の範囲内の偏位lを用い、様々なDの可能な値を用いて(例えば、図7で報告した結果に対してはD=32nmの値が使用された)様々なシミュレーションを行った。図7を参照。この電流フィラメントは、直径dの円筒形と見なされた。但し、実践上は完全な円筒形状であることは重要でなく、実際の電流フィラメントは、通常、完全には円筒形ではない。なお、l=D/2の大きさの偏位も考えられ、これは半円筒状の縁部フィラメントに相当する。行われたシミュレーションによれば、さらにスイッチング電流低減を期待することが可能である。
判明したことは、スイッチング電流の低減に重要な条件は、フィラメントが縁部に接触していることでなく、それが中心から偏位していることである。少なくとも、このデバイスは、自由層の初期のスイッチングが偏心されるように設計されるべきである。そうすれば、例えばl=2nmなど、たとえlがD/2に比べて小さくても、スイッチング電流のかなりの低減が生じ得る。考えられる解釈は、磁化反転が非対称性を必要とすることである。しかして、本ソリューションにおけるように、反転の過程におけるスピン波モード中の対称性の破れを利用することが可能である。
この偏位lに対する2nmの精度(これは前述の条件2nm≦l≦D/2に現れる)は、実験的に達成するのはまだ困難かもしれない。だが、マイクロ磁気シミュレーションは、かかる値が、原理的に、スイッチング電流に対する有意な効果を得るため十分であることを示している。
関連するランダウ−リフシッツ−ギルバート方程式が、いわゆる「OOMMF」枠組み内で解かれ、非特許文献1に記載されているように、スピン移行トルク項を含むように拡張された。使用されたスピン移行シミュレーションのコードは、非特許文献6〜7中に記載されている。非特許文献8に記載されているように、このコードは柱体の幾何形体に適応された。このシミュレーションの結果について、以下に詳しく説明する。
このシミュレーションのため、MTJ柱体には、概して32nm直径の円形の断面を持たせた。自由層および基準層に対する材料パラメータおよび層厚さは、典型的な最新技術の垂直磁化柱体[非特許文献5]に合致するように選択された。すなわち、自由層の磁化は、M=800kA/mに、異方性磁界は、H=240kA/m=3kOeに設定された。保有減衰定数はα=0.01であった。基準層に対しては、M=1200kA/m、H=800kA/m=10kOe、およびα=0.1のパラメータが用いられた。自由層および基準層の厚さは、それぞれ2nmおよび8nmであり、その間に1nmの絶縁障壁が設けられた。この基準層は、その下側のバイアス付与層との交換結合を用いて、磁気的に一定にされた。シミュレーションのため考えられたセル・サイズは、1および2nmであった。図4の幾何形体が想定されたが、但し、図4の補完層部分11c、12cは無視された。すなわち、縁部への電流の局限は、絶縁酸化物がマイクロ磁気的にモデルできないこともあり、基準層の幾何形体の部分変更を想定することによって模擬された。
図7は、(i)偏心、局限された幾何形体(図4のものと類似の幾何形体を使って、電流フィラメントが円形柱体の縁部に制限された、上部の幾何形体)と、(ii)(32nm直径を備えた)標準的柱体の幾何形体と、(iii)電流は偏心された場合に対するのと同じ面積に局限されているが、それが中心にある柱体と、を比較することによって得られたシミュレーションの結果を示す。図7のプロットから分かるように、従来式の構成(標準的柱体、および中心に局限された電流)は、本質的に同じ臨界スイッチング電流をもたらし、一方、偏心された幾何形体は、例えば、0.1ns−1の一定スイッチング速度で、最小スイッチング電流ICOの少なくとも1/2への低減をもたらす。この低減は、両方の電流極性、すなわち平行(P:parallel)から逆平行(AP:antiparallel)状態への、およびその反対向きのスイッチングについて実際に見ることができる。
本発明人らが行った様々なシミュレーションおよび実験から多分に結論付け可能なように、このスイッチング電流の低減はロバストな効果であり、縁部フィラメントのスイッチングに対するスピン波の影響を検査するために交換硬度が変化された。しかしながら、前にも示されたように、例えば、2nm≦l<D/2およびLe≦d<D/2など、特定の条件が満たされることを前提として、スイッチング電流閾値の低減は、交換距離およびスピン波の細目(particulars)には有意なほどに依存しているようには見えなかった。最後に、(絶縁酸化物がマイクロ磁気的にモデルできないという事実に所以して)シミュレートされた幾何形体の部分変更の基準層への影響についての質問あるかもしれない。当然ながら、かかる部分変更は、スイッチング(自由)層中のエルステッド磁場を変化させ得る。しかしながら、さらなるシミュレーションが示しているように、より現実的なエルステッド磁場を包含させてもスイッチング電流が変化するようには見えなかった。スイッチング電流閾値の低減が、選択されたエルステッド磁場の細目(details)から本質的に独立していることが判明したので、このスイッチング電流低減は、ロバストな効果であると結論付けられる。
本MTJは、最初に、従来技術で既知の方法によって(すなわち、物理蒸着、フォトリソグラフィ、反応イオン・エッチング、イオン・ビーム・エッチング、および類似の技法を使って)、次いで、局所化された導電性の変化(事実上は電流の狭窄)または磁化もしくは磁気異方性の強度の変化を促進するために、スタック(の絶縁障壁、自由層、または基準層)の縁部での物理的または化学的構造を変更すべく任意の適切な技法を使って、MTJデバイスを形成することによって得ることができる。かかる技法の一例は、おそらく指向性イオン・ビームであり、この技法は、
− 障壁、自由層、もしくは基準層またはこれらの組合せの結晶構造を選択的に変更する、
− デバイスの一方の縁部をより導電性にするために、障壁、自由層、もしくは基準層またはこれらの組合せの片側にイオンを注入する、
− デバイスの一方の縁部の導電性をより低下させるために、障壁、自由層、もしくは基準層またはこれらの組合せの片側を酸化させる、または
− デバイスの片側をより導電性にするためにそこに材料を付加する、
ために用いることが可能である。
加えて、縁部の部分変更プロセスを改良するために、例えば共形の薄いSiNもしくは他の誘電体の薄膜をベースとした側壁マスクまたは犠牲層の使用、あるいは、MTJデバイスのアレイ中の最近傍の隣接MTJデバイスからのシャドーイングの効果的な使用をさらに利用することもできよう。
次に、別の態様によれば、本発明は、メモリ・デバイス100として具現化することができる。かかるデバイスが図5に部分的に示されている。本デバイスは、複数の、上記で説明したようなスピン移行トルク磁気トンネル接合1(または1a、1b)を含む。メモリ・デバイス100は、一般に、これら接合の各々を通るスピン偏極電流フローを生成するように構成される。このために、デバイス100は、適切な制御電圧を印加してMTJ1の各々の自由層13の磁化方位を選択的に切替えるように、例えば、ワード・ライン140およびビット・ライン150を含め、電流制御手段をとりわけ含んでよい。
具体的に、本デバイスは、スピン移行トルク・ランダム・アクセス・メモリ(STT−RAM:spin−transfer torque random access memory)デバイスとして具現化するか、またはSTT−MTJに基づく論理回路中でも用いることができる。かかるデバイスは、外部磁場の印加を必要としない。その代わりに、相異なる磁気状態の間のスイッチングは、STT−MTJのスタックを通る電流の流れにより生成されたスピン移行トルクによって行われる。これらのスピンの方位が自由層中で変化するので、電子は、この層の磁化にトルクを働かせ、このトルクが減衰に打ち勝つため十分な大きさであることを前提として、これが続いて磁化のスイッチングを引き起こすことが可能である。この電流の極性を変更することによって、自由層の磁化を、基準層に対し逆平行から平行状態に(反対向きに)スイッチすることができる。一般に、STT−MRAMに対し、セルのサイズを縮小することはスイッチングのために必要の電流の低減につながるので、スケーラビリティは問題点にはならない。
次に、最後の態様によれば、また、本発明は、図2〜4を参照しながら既に上記で説明したSTT−MTJ1、1a、1bのオペレーションの方法としても具現化することができる。本方法は、基本的には、図6中に示された2つのステップを巡って回転する。第一に、ステップS10で、スピン偏極電流フロー50がMTJの柱体に亘って、すなわち、ピン止め層11〜11bから自由層13〜13bに向けて生成される。この生成された電流フローは、既に述べたように、接合1、1a、1bの構成にそって、自由層の磁化方位の非対称スイッチングを生起する。特に、生成された電流フロー50は、スタックの縁方向に偏心することが可能である。このフローが、自由層13〜13bの磁化方位のスイッチングをもたらす。MTJがメモリ・デバイスとして使われている場合、このオペレーションは、情報を格納するため、例えば「1」を書込む、書込みオペレーションと見なされてよい。
この情報を消去する場合、本方法は、第二ステップS20をさらに含むことができ、下記で説明するように、第一電流フローを生成した後、スタックに亘って第二電流フロー(図示せず)が、このときは、自由層13〜13bからピン止め層11〜11bに向けて、例えば、この2つの磁気層およびその間の絶縁障壁層12〜12bに対し垂直方向に生成される。この第二電流フローも、同様にスタックの縁方向に偏心することが可能である。この第二のオペレーションは、自由層13〜13bの磁化方位を、該自由層の初期の磁化状態に戻すスイッチングをもたらす。
本明細書で説明した方法およびデバイスの一部は、集積回路チップの作製に使用することも可能である。作製された集積回路チップは、ベア・ダイとして生ウエハの形(すなわち、複数の未パッケージ・チップを有する単一のウエハ)またはパッケージされた形で、製作者によって流通させることができる。後者の場合、チップは、(マザーボードまたは他のより高レベルの担体に取付けられるためのリードを備えたプラスチック担体などの)単一のチップ・パッケージ中に、または(表面配線もしくは埋め込み配線のいずれかまたは両方を有するセラミック担体などの)多チップ・パッケージ中に搭載される。いずれの場合も、そのチップは、次いで、(a)マザーボードなどの中間製品、または(b)最終製品の一部として、他のチップ、ディスクリート回路素子、もしくは他の信号処理デバイス、またはこれらの組合せとともに集積されてよい。この最終製品は、ローエンドの用途から先進的なコンピュータ製品に亘る、集積回路チップを含む任意の製品であってよい。
限られた数の実施形態、別形、および添付図面を参照しながら本発明を説明してきたが、当業者には当然のことながら、本発明の範囲から逸脱することなく、様々な変更を加えることが可能で、等価物で代替することも可能である。具体的に、所与の実施形態、別形中で述べられた、または図面中に示された(デバイス様態または方法様態の)特色は、本発明の範囲から逸脱することなく、別の実施形態、別形、または図面中の別の特色と組み合わせられても、または置き換えられてもよい。したがって、前述の実施形態または別形のいずれかに関して説明した諸特色の様々な組合せは添付の特許請求の範囲内に留まると考えることができる。さらに、本発明の範囲から逸脱することなく、特定の状況または材料を本発明の教示に適合させるために、多くのマイナーな変更を加えることも可能である。したがって、本発明は開示された特定の実施形態に限定されないこと、また、本発明は添付の特許請求の範囲内に含まれる全ての実施形態を含むことになること、が意図されている。加えて、上記に明示で言及されたもの以外の多くの別形を考えることができる。例えば、柱体の諸層11〜13bに対し、明示で開示されたもの以外の絶縁材料または磁性材料を用いることが可能である。

Claims (17)

  1. ピン止め層および自由層を含む2つの磁気層と、
    前記2つの磁気層の間の絶縁障壁層と、
    を備える層スタック、
    を含む、スピン移行トルク磁気トンネル接合であって、
    前記2つの磁気層の各々は面外磁化方位を有し、
    前記ピン止め層および前記絶縁障壁層のうちの1つまたはその各々は、前記自由層の平均直径よりも小さな平均直径を有し、前記層スタックへの制御電圧の印加に応じて前記2つの磁気層の一方から他方にスピン偏極電流の偏心されたフローを導くために、前記自由層の中心から前記層スタック縁方向に偏心され、それぞれの平均直径は、前記層スタックの積重ね方向に垂直な平面内で測定され、これらにより、前記接合が、前記制御電圧の印加に応じて前記自由層の前記磁化方位の非対称スイッチングを生起するように構成される、
    磁気トンネル接合。
  2. 前記電流フローが前記自由層の中心から偏心される距離lが、条件2nm≦l<D/2を満たし、このDは、前記自由層の平均平面内で、前記層スタックの積重ね方向に交差して測定された前記自由層の平均直径である、
    請求項1に記載の磁気トンネル接合。
  3. 前記接合の作動において、前記電流フローは平均直径dを有する電流フィラメントに沿って生じ、このdは、L≦d<D/2の条件を満たし、このLは、前記2つの磁気層の平均交換距離を表す、
    請求項2に記載の磁気トンネル接合。
  4. 前記2つの磁気層の前記平均交換距離Lが3nm〜6nmの間にある、
    請求項3に記載の磁気トンネル接合。
  5. 前記電流フィラメントの前記平均直径dが、条件4nm≦d≦D/2を満たす、
    請求項4に記載の磁気トンネル接合。
  6. 前記層スタックの前記平均直径Dが6nmより大きい、
    請求項2に記載の磁気トンネル接合。
  7. 前記層スタックの前記平均直径Dが100nm以下である、
    請求項2に記載の磁気トンネル接合。
  8. 前記層スタックの前記平均直径Dが32nm以下である、
    請求項7に記載の磁気トンネル接合。
  9. 前記2つの磁気層の各々がCoFeB化合物を含む、
    請求項1に記載の磁気トンネル接合。
  10. 前記自由層が1nm〜4nmの間の平均厚さを有する、
    請求項4に記載の磁気トンネル接合。
  11. 前記ピン止め層が6nm〜10nmの間の平均厚さを有する、
    請求項10に記載の磁気トンネル接合。
  12. 前記絶縁障壁層がMgOを含む、
    請求項1に記載の磁気トンネル接合。
  13. 前記絶縁障壁層が0.5nm〜2nmの間の平均厚さを有する、
    請求項1に記載の磁気トンネル接合。
  14. 前記絶縁障壁層が0.8nm〜1.4nmの間の平均厚さを有する、
    請求項1に記載の磁気トンネル接合。
  15. 次段階において、それぞれが請求項1〜14のいずれか1項に記載の磁気トンネル接合を含む、複数のスピン移行トルク磁気トンネル接合、
    を含む、メモリ・デバイス。
  16. スピン移行トルク磁気トンネル接合のオペレーションの方法であって、前記方法は、
    前記スピン移行トルク磁気トンネル接合を用意するステップを含み、前記スピン移行トルク磁気トンネル接合が、
    ピン止め層および自由層を含む2つの磁気層と、
    前記2つの磁気層の間の絶縁障壁層と、
    を備える層スタック、
    を含み、
    前記2つの磁気層の各々は面外磁化方位を有し、
    前記ピン止め層および前記絶縁障壁層のうちの1つまたはその各々は、前記自由層の平均直径よりも小さな平均直径を有し、前記層スタックへの制御電圧の印加に応じて前記2つの磁気層の一方から他方にスピン偏極電流の偏心されたフローを導くために、前記自由層の中心から前記層スタック縁方向に偏心され、それぞれの平均直径は、前記層スタックの積重ね方向に垂直な平面内で測定され、これらにより、前記接合が、前記制御電圧の印加に応じて前記自由層の前記磁化方位の非対称スイッチングを生起するように構成される、
    前記用意するステップと、
    前記自由層の前記磁化方位の非対称スイッチングを生起するため、前記層スタックに制御電圧を印加することによって、前記ピン止め層から前記自由層への偏心されたスピン偏極電流フローを生成するステップと、
    を含む、方法。
  17. 前記偏心されたスピン偏極前記電流フローが第一電流フローであり、
    前記第一電流フローを生成した後、前記方法が、
    前記自由層から前記ピン止め層への第二電流フローを生成するステップであって、前記第二電流フローは、前記自由層の磁化方位を初期の磁化状態にスイッチ・バックするために、前記接合の構成にそって前記層スタック前記縁方向に偏心される、前記生成するステップ、
    をさらに含む、
    請求項16に記載の方法。
JP2019517013A 2016-10-01 2017-08-16 偏心電流フローを用いたスピン移行トルク磁気トンネル接合 Active JP6872010B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/283,329 US9853205B1 (en) 2016-10-01 2016-10-01 Spin transfer torque magnetic tunnel junction with off-centered current flow
US15/283,329 2016-10-01
PCT/IB2017/054979 WO2018060785A1 (en) 2016-10-01 2017-08-16 Spin transfer torque magnetic tunnel junction with off-centered current flow

Publications (2)

Publication Number Publication Date
JP2019535140A true JP2019535140A (ja) 2019-12-05
JP6872010B2 JP6872010B2 (ja) 2021-05-19

Family

ID=60674850

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019517013A Active JP6872010B2 (ja) 2016-10-01 2017-08-16 偏心電流フローを用いたスピン移行トルク磁気トンネル接合

Country Status (5)

Country Link
US (2) US9853205B1 (ja)
JP (1) JP6872010B2 (ja)
CN (1) CN109804478B (ja)
GB (1) GB2569761B (ja)
WO (1) WO2018060785A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102611433B1 (ko) 2018-11-14 2023-12-08 삼성전자주식회사 자기 기억 소자
CN109742229A (zh) * 2018-12-26 2019-05-10 中国科学院微电子研究所 一种自旋轨道矩磁阻式随机存储器及其制造方法
US10790001B2 (en) 2019-01-04 2020-09-29 International Business Machines Corporation Tapered VA structure for increased alignment tolerance and reduced sputter redeposition in MTJ devices
CN110416406A (zh) * 2019-08-13 2019-11-05 上海新微技术研发中心有限公司 磁存储器件
CN111108617B (zh) 2019-12-24 2021-02-02 长江存储科技有限责任公司 磁阻随机存取存储器
CN113937217A (zh) * 2021-11-08 2022-01-14 山东大学 一种铁磁自由层、制备方法及其应用

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008294420A (ja) * 2007-04-24 2008-12-04 Toshiba Corp 磁気抵抗素子及びその製造方法
WO2012082403A2 (en) * 2010-12-17 2012-06-21 Intel Corporation Write current reduction in spin transfer torque memory devices
JP2012524415A (ja) * 2009-04-14 2012-10-11 クアルコム,インコーポレイテッド 磁気トンネル接合(mtj)および方法、およびこれらを使用する磁気ランダムアクセスメモリ(mram)
JP2012533188A (ja) * 2009-07-13 2012-12-20 シーゲイト テクノロジー エルエルシー 磁気積層体設計
US20140103470A1 (en) * 2010-07-27 2014-04-17 Alexander Mikhailovich Shukh Multibit Cell of Magnetic Random Access Memory with Perpendicular Magnetization
JP2014130946A (ja) * 2012-12-28 2014-07-10 Fujitsu Semiconductor Ltd 磁気抵抗素子、これを用いた磁気記憶装置、及びその製造方法
US20150129995A1 (en) * 2013-10-30 2015-05-14 The Regents Of The University Of California Magnetic memory bits with perpendicular magnetization switched by current-induced spin-orbit torques
JP2015179824A (ja) * 2014-02-28 2015-10-08 Tdk株式会社 磁性素子およびそれを備えた磁性高周波素子

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6903396B2 (en) * 2002-04-12 2005-06-07 Micron Technology, Inc. Control of MTJ tunnel area
US7602000B2 (en) 2003-11-19 2009-10-13 International Business Machines Corporation Spin-current switched magnetic memory element suitable for circuit integration and method of fabricating the memory element
WO2005101377A1 (en) * 2004-04-02 2005-10-27 Tdk Corporation Stabilizer for magnetoresistive head in current perpendicular to plane mode and method of manufacture
JP2006005185A (ja) * 2004-06-18 2006-01-05 Alps Electric Co Ltd 磁気検出素子
US7313013B2 (en) 2004-11-18 2007-12-25 International Business Machines Corporation Spin-current switchable magnetic memory element and method of fabricating the memory element
US8553449B2 (en) * 2009-01-09 2013-10-08 Micron Technology, Inc. STT-MRAM cell structures
DE102009021400A1 (de) * 2009-05-14 2010-11-18 Forschungszentrum Jülich GmbH Magnetoelektronische Bauelemente und Messverfahren
US8928100B2 (en) * 2011-06-24 2015-01-06 International Business Machines Corporation Spin transfer torque cell for magnetic random access memory
US8841739B2 (en) * 2012-09-08 2014-09-23 The Regents Of The University Of California Systems and methods for implementing magnetoelectric junctions
US10953319B2 (en) * 2013-01-28 2021-03-23 Yimin Guo Spin transfer MRAM element having a voltage bias control
US9196825B2 (en) * 2013-09-03 2015-11-24 Taiwan Semiconductor Manufacturing Co., Ltd. Reversed stack MTJ
WO2015102739A2 (en) * 2013-10-18 2015-07-09 Cornell University Circuits and devices based on spin hall effect to apply a spin transfer torque with a component perpendicular to the plane of magnetic layers
US9337412B2 (en) 2014-09-22 2016-05-10 Spin Transfer Technologies, Inc. Magnetic tunnel junction structure for MRAM device
CN104393169B (zh) * 2014-10-10 2017-01-25 北京航空航天大学 一种无需外部磁场的自旋轨道动量矩磁存储器
US9373783B1 (en) * 2015-02-20 2016-06-21 International Business Machines Corporation Spin torque transfer MRAM device formed on silicon stud grown by selective epitaxy

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008294420A (ja) * 2007-04-24 2008-12-04 Toshiba Corp 磁気抵抗素子及びその製造方法
JP2012524415A (ja) * 2009-04-14 2012-10-11 クアルコム,インコーポレイテッド 磁気トンネル接合(mtj)および方法、およびこれらを使用する磁気ランダムアクセスメモリ(mram)
JP2012533188A (ja) * 2009-07-13 2012-12-20 シーゲイト テクノロジー エルエルシー 磁気積層体設計
US20140103470A1 (en) * 2010-07-27 2014-04-17 Alexander Mikhailovich Shukh Multibit Cell of Magnetic Random Access Memory with Perpendicular Magnetization
WO2012082403A2 (en) * 2010-12-17 2012-06-21 Intel Corporation Write current reduction in spin transfer torque memory devices
US20140299953A1 (en) * 2010-12-17 2014-10-09 Brian S. Doyle Write current reduction in spin transfer torque memory devices
JP2014130946A (ja) * 2012-12-28 2014-07-10 Fujitsu Semiconductor Ltd 磁気抵抗素子、これを用いた磁気記憶装置、及びその製造方法
US20150129995A1 (en) * 2013-10-30 2015-05-14 The Regents Of The University Of California Magnetic memory bits with perpendicular magnetization switched by current-induced spin-orbit torques
JP2015179824A (ja) * 2014-02-28 2015-10-08 Tdk株式会社 磁性素子およびそれを備えた磁性高周波素子

Also Published As

Publication number Publication date
JP6872010B2 (ja) 2021-05-19
US10109786B2 (en) 2018-10-23
GB2569761B (en) 2020-06-03
CN109804478B (zh) 2023-06-30
US20180097174A1 (en) 2018-04-05
GB2569761A (en) 2019-06-26
US9853205B1 (en) 2017-12-26
GB2569761A8 (en) 2019-08-14
WO2018060785A1 (en) 2018-04-05
CN109804478A (zh) 2019-05-24
GB201906071D0 (en) 2019-06-12

Similar Documents

Publication Publication Date Title
JP6872010B2 (ja) 偏心電流フローを用いたスピン移行トルク磁気トンネル接合
TWI602331B (zh) 使用外部鐵磁偏壓膜之壓控磁各向異性切換裝置
US11271149B2 (en) Precessional spin current structure with nonmagnetic insertion layer for MRAM
KR101460420B1 (ko) 전류-유도 스핀-모멘텀 전달에 기초한 고속 저전력 자기 장치
CN107004440B (zh) 基于用于有效自旋转移矩的增强自旋霍尔效应的电路和装置
US8779538B2 (en) Magnetic tunneling junction seed, capping, and spacer layer materials
JP5973959B2 (ja) 面外磁気トンネル接合セルの強磁性自由層の磁化方向を切換える方法、磁気メモリシステムおよびデータを電子的に記憶する方法
US11587708B2 (en) Magnetic device with a hybrid free layer stack
KR20180100065A (ko) 자기 터널 접합부 및 열 안정성 강화층을 갖는 메모리 셀
US10339993B1 (en) Perpendicular magnetic tunnel junction device with skyrmionic assist layers for free layer switching
US11031544B2 (en) Memory device with superparamagnetic layer
TW201709579A (zh) 具對稱固定層的垂直磁性記憶體
US11081153B2 (en) Magnetic memory device with balancing synthetic anti-ferromagnetic layer
US20170338402A1 (en) Noble metal cap layer for a metal oxide cap of a magnetic tunnel junction structure
KR102384258B1 (ko) 감소된 스위칭 전류를 갖는 수직 자기 메모리
US10008251B2 (en) Magnetic memory having multiple gates and method of operating same
JP2012244051A (ja) 磁気抵抗素子及び磁気記憶装置
US10256399B2 (en) Fabricating a cap layer for a magnetic random access memory (MRAM) device
CN110660906A (zh) 磁性存储装置
CN114730589A (zh) 包括多铁性区的磁性设备及其形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210204

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210413

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210416

R150 Certificate of patent or registration of utility model

Ref document number: 6872010

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150