CN110660906A - 磁性存储装置 - Google Patents

磁性存储装置 Download PDF

Info

Publication number
CN110660906A
CN110660906A CN201910575165.4A CN201910575165A CN110660906A CN 110660906 A CN110660906 A CN 110660906A CN 201910575165 A CN201910575165 A CN 201910575165A CN 110660906 A CN110660906 A CN 110660906A
Authority
CN
China
Prior art keywords
layer
pinned
free
synthetic antiferromagnetic
magnetization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910575165.4A
Other languages
English (en)
Inventor
葛雷维古帕塔亚
威廉·J·加拉格尔
吴志强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/395,571 external-priority patent/US11081153B2/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN110660906A publication Critical patent/CN110660906A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/01Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

本发明一些实施例提供磁性存储装置。磁性存储装置包括底电极,与第一合成反铁磁层,其包括第一钉扎层与第二钉扎层位于底电极上。第一钉扎层与第二钉扎层具有相反的磁化方向且隔有第一间隔物层。磁性存储装置亦包括参考层,位于第一对钉扎层上;以及自由层,位于参考层上并与参考层隔有穿隧阻障层。磁性存储装置还包括第二合成反铁磁层,其包括第三钉扎层与第四钉扎层于自由层上,且第三钉扎层与第四钉扎层具有相反的磁化方向且隔有第二间隔物层。

Description

磁性存储装置
技术领域
本发明实施例关于半导体装置,更特别关于磁性存储装置。
背景技术
许多现今的电子中置含有电子存储器,比如硬盘或随机存取存储器。电子存储器可为挥发性存储器或非易失性存储器。非易失性存储器在无电源的情况下可存储数据,而挥发性存储器在电源关闭时会失去其数据存储器的内容。包括穿隧接面的磁性存储装置可用于硬盘及/或随机存取存储器,其为下一世代存储器解决方案的有力候选。
发明内容
本发明一实施例提供的磁性存储装置,包括:底电极;第一合成反铁磁层,包括第一钉扎层与第二钉扎层位于底电极上,第一钉扎层与第二钉扎层具有相反的磁化方向且隔有第一间隔物层,且第二钉扎层比第一钉扎层靠近底电极;参考层,位于第一合成反铁磁层上;自由层,位于参考层上,并与参考层隔有穿隧阻障层;以及第二合成反铁磁层,包括第三钉扎层与第四钉扎层于自由层上,第三钉扎层与第四钉扎层具有相反的磁化方向且隔有第二间隔物层,且第三钉扎层比第四钉扎层靠近该自由层。
本发明一实施例提供的磁性存储装置,包括:自由层;参考层,位于自由层的第一侧上,并与自由层隔有穿隧阻障层;以及平衡的合成反铁磁层,位于与第一侧相对的自由层的第二侧上,且平衡的合成反铁磁层包括磁化方向相反且隔有间隔物层的一对钉扎层。
本发明一实施例提供的集成电路,包括:半导体基板;内连线结构,位于半导体基板上并包括彼此堆叠的多个介电层与金属层,其中金属层包括下侧金属层与位于下侧金属层上的上侧金属层;磁阻随机存取存储器,配置于上侧金属层上并包括:底电极,位于下侧金属层上并电性接触下侧金属层;顶电极,位于上侧金属层下并电性接触上侧金属层;自由层与参考层,堆叠于底电极与顶电极之间并隔有穿隧阻障层;第一钉扎层,位于与自由层相对的参考层的一侧上;以及平衡的合成反铁磁层,位于与参考层相对的自由层的第二侧上,且平衡的合成反铁磁层包括磁化方向相反且隔有间隔物层的一对钉扎层。
附图说明
图1是一些实施例中,含有磁穿隧接面堆叠的磁性存储装置的剖视图,且磁穿隧接面堆叠包括平衡的合成反铁磁层。
图2是一些实施例中,图1的磁穿隧接面堆叠的细节剖视图。
图3是一些其他实施例中,包括平衡的合成反铁磁层的磁穿隧接面堆叠的剖视图。
图4A是一些其他实施例中,包括平衡的合成反铁磁层的磁穿隧接面堆叠的剖视图。
图4B是一些其他实施例中,包括平衡的合成反铁磁层的磁穿隧接面堆叠的剖视图。
图5A是一些其他实施例中,包括平衡的合成反铁磁层的磁穿隧接面堆叠的剖视图。
图5B是一些其他实施例中,包括平衡的合成反铁磁层的磁穿隧接面堆叠的剖视图。
图6是一些实施例中,包括磁穿隧接面堆叠的磁阻随机存取存储器的剖视图,且磁穿隧接面堆叠具有平衡的合成反铁磁层。
图7是图6的磁阻随机存取存储器沿着图6中的切线的上视图。
图8是一些实施例中,形成含有平衡的合成反铁磁层的磁穿隧接面堆叠的方法的流程图。
图9是磁穿隧接面堆叠的平衡的合成反铁磁层的厚度设计的等高线图。
其中,附图标记说明如下:
BL 位元线
SL 源极线
WL 字元线
100 磁性存储装置
102 磁穿隧接面堆叠
104 存取晶体管
106、654 底电极
107 第一金属线
108 晶种层
110 第二钉扎层
111 第一间隔物层
112 第一钉扎层
113 第一过渡层
114 参考层
116 穿隧阻障层
118 自由层
119 第二过渡层
120 第三钉扎层
121 第二间隔物层
122 第四钉扎层
124 盖层
126、656 顶电极
128 第二金属线
202 第一合成反铁磁层
204 第二合成反铁磁层
300a、300b 磁阻随机存取存储单元
600 集成电路
604 内连线结构
606 基板
608 浅沟槽隔离区
610、612 字元线晶体管
614、616 字元线栅极
618、620 字元线栅极介电层
622 字元线侧壁间隔物
624源极/漏极区
626、628、630 金属间介电层
632、634、636 金属化层
638、640、642 金属线路
644 接点
646 通孔
650、652 介电保护层
800 流程图
801、802、804、806、808、810、812、814、816 步骤
902 实线
904 虚线
906、908 圆圈
具体实施方式
下述内容提供的不同实施例或实例可实施本发明的不同结构。特定构件与排列的实施例是用以简化本发明而非局限本发明。举例来说,形成第一构件于第二构件上的叙述包含两者直接或物理接触,或两者之间隔有其他额外构件而非直接接触。此外,本公开的多种例子中可重复标号,但这些重复仅用以简化与清楚说明,不代表不同实施例及/或设置之间具有相同标号的单元之间具有相同的对应关系。
此外,空间性的相对用语如“下方”、“其下”、“较下方”、“上方”、“较上方”、或类似用语可用于简化说明某一元件与另一元件在图示中的相对关系。空间性的相对用语可延伸至以其他方向使用的元件,而非局限于图示方向。元件亦可转动90°或其他角度,因此方向性用语仅用以说明图示中的方向。
磁穿隧接面包含隔有穿隧阻障层的第一铁磁膜与第二铁磁膜。铁磁膜的一者(通常称作参考层)具有固定的磁化方向,而其他的铁磁膜(通常称作自由层)具有可变的磁化方向。若参考层与自由层的磁化方向对齐且平行,则电子以较高速率穿隧通过穿隧阻障层,使磁穿隧接面处于低电阻态。相反地,若参考层与自由层的磁化方向对齐且反平行,则电子以较低速率穿隧通过穿隧阻障层,使磁穿隧接面处于高电阻态。磁穿隧接面可在两个电阻态之间切换以存储数据,端视施加的电流强度与方向而定。第一电阻态具有低电阻(参考层与自由层的磁化方向对齐且平行),而第二电阻态具有高电阻(参考层与自由层的磁化方向对齐且反平行)。
在磁穿隧接面中,由于自由层与参考层的偶极场(又称作杂散场),可磁性耦合自由层与参考层。由于在自由层周围产生杂散场,因此自由层可施加偶极场于参考层上。反之亦然,由于在参考层周围产生杂散场,因此参考层可施加偶极场于自由层上。自由层与参考层的磁性可沿着各自的简易轴松驰,此亦称作其磁化方向。在本发明实施例中以垂直的磁化异向方向为例,但装置具有其他磁性异向方向(比如对应磁性层的平面中的磁性异向方向)亦适用。在垂直磁化的状况下,参考层与自由层的磁化方向垂直于参考层与自由层的平面。以x-y-z坐标系统为例,参考层、穿隧阻障层、与自由层各自沿着x与y方向(如x-y平面)横向延伸,且参考层、穿隧阻障层、与自由层沿着z轴彼此堆叠。在此例中,自由层与参考层的磁化方向沿着参考层中的z轴方向。上述两者的磁化方向可对齐且平行(比如沿着z轴的方向均向上或向下,之后称作平行态)或对齐且反平行(比如沿着z轴的方向一者向上而另一者向下,之后称作反平行态),端视存储态而定,因此可提供磁穿隧接面所用的低电阻态或高电阻态。
如上所述,对平行态而言,自由层的磁化方向设定为与参考层的磁化方向对齐且平行。由于来自参考层的偶极场,可强力稳定平行态而难以自平行态切换至反平行态。反平行态中的自由层的磁化方向,设定为与参考层的磁化方向对齐且反平行。需要更多时间与电流以操作切换。另一方面,来自参考层的偶极场使反平行态不稳定,且难以保存信息。为解决不平衡的切换问题,可添加一或多个钉扎层至参考层的其他侧,以平衡自由层上的净杂散场。自由层上的净杂散场最小化,因此可最小化平行态或反平行态的不稳定。然而钉扎层的杂散场不只耦接自由层,亦耦接至参考层。添加钉扎层之后的参考层上的净杂散场可为负值。因此参考层的磁化方向倾向转为反向,造成磁穿隧接面态有效地回切换。写入制程时的电流流动可适当地将定向自旋注入参考层中,亦有助于回切换。穿过磁穿隧接面的写入电流越大,则回切换的倾向越强。此外,施加至钉扎层上的杂散场亦可使钉扎层不稳定。可能无法如初始态一般可靠地维持参考层与钉扎层的磁化向量。在这些状况下,磁穿隧接面态未知,而电流无法可靠地控制磁穿隧接面。技术进展时的上述问题变得更明显,且需超快切换(比如10ns或更快以用于埋置磁阻随机存取存储器)。随着写入时间变短,目前切换需求快速提高。由于施加于参考层上的负杂散场,大电流与大电压导致更严重的不确定性与回切换问题。
因此本发明提供改善铁磁存储器的方法,其采用平衡的合成反铁磁层。在一些实施例中,在磁穿隧接面的两侧上配置多对钉扎层,可平衡堆叠中的杂散场,并在自由层上同时达到零至弱的杂散场以稳定参考层。一对钉扎层配置于参考层下包括额外的一对钉扎层位于参考层的其他侧上,比如位于自由层侧上。间隔物层位于额外的一对钉扎层之间,以用于互换耦合。互换耦合可促进额外的一对钉扎层彼此稳定。由于参考层的另一侧上具有平衡的合成反铁磁层,可同时达到自由层上的零或弱杂散场与参考层上的正杂散场。如此一来,来自钉扎层的影响可达到并改善平行态与反平态的稳定与参考层磁化方向的稳定。
图1是一些实施例中,磁性存储装置100的剖视图。磁性存储装置100包括磁穿隧接面堆叠102与存取晶体管104。存取晶体管104经由底电极106下的第一金属线107耦接至磁穿隧接面堆叠102。位元线BL经由第二金属线128下的顶电极126耦接至磁穿隧接面堆叠102的一端,而源极线SL经由存取晶体管104耦接至磁穿隧接面堆叠102的相反端。因此施加合适的字元线WL电加至存取晶体管104的栅极,可耦接位元线BL与源极线SL之间的磁穿隧接面堆叠102。所以提供合适的偏压条件,可在两个电阻态之间切换磁穿隧接面堆叠102以存储数据。一电阻态具有低电阻(参考层114与自由层118的磁化方向对齐且平行),而另一电阻态具有高电阻(参考层114与自由层118的磁化方向对齐且反平行)。
磁穿隧接面堆叠102位于底电极106与顶电极126之间。在一些实施例中,底电极106与顶电极126可包含钽、氮化钽、或钌。在一些实施例中,磁穿隧接面堆叠102包括参考层114位于底电极106上,以及自由层118位于参考层114上,且自由层118与参考层114之间隔有穿隧接面层116。参考层114为铁磁层,其具有固定的磁化方向。在一例中,参考层114的磁化方向可向上,比如垂直于参考层的平面以指向顶电极126,如图1所示的箭头。在一些例子中,穿隧阻障层116可为分隔参考层114与自由层118的薄介电层或非磁性金属层。穿隧阻障层116可为够薄的穿隧阻障层,使参考层114与自由层118之间的电流能产生量子力学穿隧。在一些实施例中,穿隧阻障层116可包含非晶阻障层如氧化铝或氧化钛,或结晶阻障层如氧化镁或尖晶石(如MgAl2O4)。自由层118能改变其磁化方向于两个磁化态之间,其对应存储于存储器中的二元数据态。举例来说,在第一态中,自由层118可具有向上的磁化方向,其与参考层114的磁化方向对齐且平行,以提供较低电阻的磁穿隧接面堆叠102。在第二态中,自由层118可具有向下的磁化方向,其与参考层114的磁化方向对齐且反平行,以提供较高电阻的磁穿隧接面堆叠102。在一些实施例中,自由层118可包含磁性金属如铁、镍、钴、硼、或上述的合金或混合物,比如硼化钴铁铁磁自由层。
第一合成反铁磁层202位于参考层114下,比如在与自由层118相对的一侧。第一合成反铁磁层202的组成为铁磁材料,其配置以具有受限或固定的磁化方向。在一些例子中,可在形成整个芯片之后,初始地暴露至高磁场以达固定的磁化方向。在一例中,第一合成反铁磁层202可包含第一对的钉扎层,其包含第一钉扎层与第二钉扎层。第一钉扎层与第二钉扎层可具有相反的磁化方向,且第一钉扎层的磁化方向对齐参考层的磁化方向。采用与上述相同的例子,第一钉扎层可与参考层具有相同的向上磁化方向。第二钉扎层的磁化方向与参考层的磁化方向对齐且反平行。采用与上述相同的例子,第二钉扎层具有向下磁化方向,其与参考层的磁化方向相反。
第二合成反铁磁层204位于自由层118的一侧上,其与参考层114所在的自由层118的另一侧相对。在一些实施例中,第二合成反铁磁层204可包含第二对的钉扎层,其包括第三钉扎层与第四钉扎层。与上述内容类似,第三钉扎层与第四钉扎层的组成可为铁磁材料,且其磁化方向局限或固定。第三钉扎层与第四钉扎层具有相反的磁化方向。第三钉扎层与第四钉扎层的一者的磁化方向与参考层114的磁化方向对齐且平行,而第三钉扎层与第四钉扎层的另一者的磁化方向与参考层114的磁化方向对齐且反平行。采用与上述相同的例子,第三钉扎层可具有向下的磁化方向。第四钉扎层可具有向上的磁化方向。在其他实施方式中,磁穿隧接面堆叠102可垂直翻转,因此第一合成非铁磁层202与参考层114位于自由层118上与第二合成非铁磁层204上,按照所述顺序由上至下翻转。
参考层114、第一合成非铁磁层202、与第二合成非铁磁层204的磁化施加净杂散场于自由层118上。可适当设计参考层114、第一合成反铁磁层202、第二合成反铁磁层204,使施加于自由层118上的净杂散场为零或可忽略。因此可平衡并稳定磁性存储装置100的平行态与反平行态。自由层118、第一合成反铁磁层202、与第二合成反铁磁层204的磁化亦施加净杂散场于参考层114上。可适当设计自由层118、第一合成反铁磁层202、与第二合成反铁磁层204,使施加至参考层114上的净杂散场为0(或与参考层114的固有磁化方向同方向)。举例来说,当自由层118的杂散场向下(与参考层114的固有磁化方向相反)时,施加至参考层114上的净杂散场为0或接近0。当自由层118的杂散场向上(与参考层114的固有磁化方向相同)时,施加至参考层114上的净杂散场与参考层114的固有磁化方向相同。因此可消除或至少降低回切换问题。在其他实施例中,第一合成反铁磁层202与第二合成反铁磁层204亦可设计为不计自由层对参考层114的影响,且第一合成反铁磁层202与第二合成反铁磁层204施加于参考层114上的净杂散场为0、接近0、或与参考层114的固有磁化方向相同,
晶种层108可位于底电极106与第一合成反铁磁层202之间。在一些实施例中,晶种层108的材料包含镍铬、硼化钴铁、镁、及/或钽。盖层124可位于第二合成反铁磁层204与顶电极126之间。盖层124通常可增加磁穿隧接面堆叠所用的异向性。
图2是一些实施例中,图1的磁穿隧接面堆叠102的更详细剖视图。图1未显示铁磁层之间的一些非铁磁层以简化附图,且这些非铁磁层将搭配图2说明。可以理解的是,下述铁磁层与非铁磁层的材料仅为举例而非局限本发明实施例,且以合适顺序排列的其他合适数目的可行材料亦适用于本发明实施例。如图1所示,自由层118与参考层114隔有穿隧阻障层116。自由层118与参考层可为铁磁层。在一些实施例中,自由层118与参考层可包含铁、钴、镍、铁钴、镍钴、硼化钴铁、硼化铁、铁铂、铁钯、或类似物。在一例中,自由层118与参考层114可各自包括硼化钴铁层。穿隧阻障层116避免自由层118与参考层114之间的电性短路,并让电子在适当条件下仍可穿隧通过穿隧阻障层116。举例来说,穿隧阻障层116可包括氧化镁、氧化铝、氧化镍、氧化钆、氧化钽、氧化钼、氧化钛、氧化钨、或类似物。参考层114可具有固定或钉扎的磁性方向,而自由层118具有可变或自由的磁性方向,且自由层118可切换于两种或更多不同的磁性极性之间,以表示不同的数据态如不同的二元态。
在参考层114的一侧(与自由层118相对的另一侧)上,第一间隔物层111位于第一钉扎层112与第二钉扎层110之间。第一间隔物层111可为反平行的耦合层,其可导致第一钉扎层112与第二钉扎层110之间的互换耦合,使第一钉扎层112与第二钉扎层110具有对齐且反平行的磁化方向。在一例中,第一间隔物层111可为钌或铱。第一钉扎层112、第二钉扎层110、与第一间隔物层111构成第一合成反铁磁层202。由于来自第一间隔物层111的互换耦合,第一钉扎层112与第二钉扎层110可彼此稳定。在一些实施例中,第一钉扎层112的磁化方向与参考层114的磁化方向对齐且平行。采用与上述相同的例子,第一钉扎层112与参考层114具有相同的向上磁化方向(以箭头表示)。第二钉扎层110的磁化方向与参考层114的磁化方向对齐且反平行。采用与上述相同的例子,第二钉扎层110的磁化方向向下(以箭头表示)并与参考层114的磁化方向相反。在一例中,第一钉扎层112可包含钴层与镍层彼此堆叠(Co/Ni)m。第一钉扎层112亦可为钴钯堆叠(Co/Pd)m或钴铂堆叠(Co/Pt)m,其中m可为正整数。第二钉扎层110可与第一钉扎层112具有相同或不同数目的层状物,且排列顺序相反。举例来说,第二钉扎层110可包含彼此堆叠的镍层与钴层(Ni/Co)n,或钯钴堆叠(Pd/Co)n、或铂钴堆叠(Pt/Co)n,其中n可为正整数。
在参考层114的另一侧(与自由层118相邻)上,第二间隔物层121位于第三钉扎层120与第四钉扎层122之间。第二间隔物层121可为反平行耦合层,其可导致第三钉扎层120与第四钉扎层122之间的互换耦合,使第三钉扎层120与第四钉扎层122具有对齐且反平行的磁性方向。第三钉扎层120、第四钉扎层122、与第二间隔物层121构成第二合成反铁磁层204。经由第二间隔物层121的互换耦合,第三钉扎层120与第四钉扎层122可彼此稳定。第三钉扎层120与第四钉扎层122可具有相反的磁化方向。在一些实施例中,第三钉扎层120的磁化方向与参考层114的磁化方向对齐且反平行,而第四钉扎层122的磁化方向与参考层114的磁化方向对齐且平行。采用与上述相同的例子,第三钉扎层120可具有向下的磁化方向(以箭头表示)。第四钉扎层122可具有向上的磁化方向(以箭头表示)。第三钉扎层120的组成可与第四钉扎层122的排列相反。第三钉扎层120的厚度可大于第四钉扎层122的厚度。在一例中,第三钉扎层120可包含镍层与钴层的彼此堆叠(Ni/Co)q、钯钴堆叠(Pd/Co)q、或铂钴堆叠(Pt/Co)q,其中q可为正整数。第四钉扎层122可包含(Co/Ni)s、(Co/Pd)s、或钴铂堆叠(Co/Pt)s,其中s可为正整数,而q可大于s。
第一过渡层113可位于第一钉扎层112与参考层114之间。第二过渡层119可位于自由层118的其他侧上,并与自由层118及第三钉扎层120之间的参考层114的一侧相对。在一例中,第一间隔物层111与第二间隔物层121可各自包含钌或铱。第一过渡层113可直接位于第一钉扎层112上。第二过渡层119可直接位于自由层118上,以分隔第三钉扎层120与自由层118。第一过渡层113与第二过渡层119为非磁性材料,其设置为缓冲层、晶格匹配层、及/或扩散阻障层。在一些实施例中,第一过渡层113与第二过渡层119可各自包含钽、钨、钼、铪、或钴铁钨。
盖层124位于第四钉扎层122上。盖层124可增进异向性,并避免扩散性的物种扩散至磁穿隧接面堆叠102的其他层。举例来说,盖层124可包含氧化镁或钨。
图3是一些其他实施例中,含有平衡的第二合成反铁磁层204的磁穿隧接面堆叠102的剖视图。磁穿隧接面堆叠102可为图1的磁穿隧接面堆叠102的更详细结构,亦可独立存在。除了与图2所示的上述结构相同或类似的结构,其他实施例的第二合成反铁磁层204如图3所示,包括磁化方向相反的第三钉扎层120与第四钉扎层122。在一些实施例中,第三钉扎层120的磁化方向与参考层114的磁化方向对齐且平行,而第四钉扎层122的磁化方向与参考层114的磁化方向对齐且反平行。采用与上述相同的例子,第三钉扎层120可具有向上的磁化方向(以箭头表示)。第四钉扎层122可具有向下的磁化方向(以箭头表示)。第三钉扎层120的组成可与第四钉扎层122的排列相反。第三钉扎层120的厚度可小于第四钉扎层122的厚度。在一例中,第三钉扎层120可包含(Co/Ni)q、(Co/Pd)q、或(Co/Pt)q,其中q可为正整数。第四钉扎层122可包含(Ni/Co)s、(Pd/Co)s、或(Pt/Co)s,其中s可为正整数,且q可小于s。
图4A与4B分别为一些其他实施例中,含有平衡的第二合成反铁磁层204的磁穿隧接面堆叠102的剖视图。磁穿隧接面堆叠102可为图1的磁穿隧接面堆叠102的更详细结构,亦可独立存在。除了搭配与图2或图3说明的结构相同或类似结构,图4A与4B所示的其它实施例的第一合成反铁磁层202包含具有相反磁性方向的第二钉扎层110与复合的参考层114。复合的参考层114可为包括钴或硼化铁的多层并具有梯度组成,甚至可包含掺杂或薄的插入层(来自过渡金属如钨、钽、钼、铪、钒、或类似物)。在一些实施例中,第二钉扎层110的磁化方向与复合的参考层114的磁化方向对齐且反平行。采用与上述相同的例子,复合的参考层114可具有向上的磁化方向(以箭头表示)。第二钉扎层110可具有向下的磁化方向(以箭头表示)。第一合成反铁磁层202与第二合成反铁磁层204的磁化施加于自由层118上的净杂散场可为零或可忽略。因此可平衡并稳定存储装置的平行态与反平行态。第二合成反铁磁层204与第二钉扎层的磁化施加于复合的参考层114上的净杂散场,可为零或与参考层114的固有磁化方向相同。因此可消除或至少降低回切换的问题。自由层118的杂散场可向上或向下,端视磁穿隧接面堆叠102的存储态而定。因此以这种方式设计第一合成反铁磁层202与第二合成反铁磁层204而不考虑自由层对参考层114的影响为较佳方案。
图5A与5B分别为一些其他实施例中,含有平衡的第二合成反铁磁层204的磁穿隧接面堆叠102的剖视图。磁穿隧接面堆叠102可为图1的磁穿隧接面堆叠102的更详细结构,亦可独立存在。如图5A或5B所示,自由层118与复合的参考层114隔有穿隧阻障层116。平衡的第二合成反铁磁层204位于自由层118一侧(与复合的参考层114的一侧相对)上。平衡的第二合成反铁磁层204可包括第三钉扎层120、第四钉扎层122、与第二间隔物层121,其与搭配图1至4B说明的上述结构类似。复合的参考层114与平衡的第二合成反铁磁层204施加于自由层118上的净杂散场为0或可忽略。因此可平衡并稳定存储装置的平行态与反平行态。自由层118在平行态与反平行态中的磁化方向相反。自由层118与平衡的第二合成反铁磁层204的磁化,产生的净杂散场可施加至复合的参考层114上。在一态(如反平行态)中的净杂散场可为零或实质上为零,且在其他态(如平行态)中的净杂散场可与复合的参考层114的固有磁化方向同方向。因此可消除或至少降低回切换的问题。
图6是一些实施例中,集成电路600的剖视图,其包括磁阻随机存取存储单元300a与300b位于集成电路600的内连线结构604中。集成电路600包括基板606。举例来说,基板606可为基体基板(如基体硅基板)或绝缘层上硅基板。所述实施例显示一或多个浅沟槽隔离区608,其可包含基板606中填有介电层的沟槽。
两个字元线晶体管610与612位于浅沟槽隔离区608之间。字元线晶体管610与612包括字元线栅极614与616、字元线栅极介电层618与620、字元线侧壁间隔物622、以及源极/漏极区624。源极/漏极区624位于字元线栅极614及616与浅沟槽隔离区608之间的基板606中,并可掺杂以具有第一导电型态(与分别位于字元线栅极介电层618及620下的通道区的第二导电型态相反)。举例来说,字元线栅极614与616可为掺杂的多晶硅、金属(如铝)、氮化钛、或钴、镍、或钨的硅化物。举例来说,字元线栅极介电层618与620可为氧化物如氧化硅或高介电常数的介电材料。举例来说,字元线侧壁间隔物622的组成可为氮化硅。
内连线结构604配置于基板606上,并使装置(如字元线晶体管610与612)彼此耦接。内连线结构604包括多个金属间介电层626、628、与630,以及多个金属化层632、634、与636,且上述层状物以交错方式彼此层叠。举例来说,金属间介电层626、628、与630的组成可为低介电常数层如未掺杂的硅酸盐玻璃、氧化物如氧化硅、或极低介电常数介电层。金属化层632、634、与636包含金属线路638、640、与642,其形成于沟槽中且组成可为金属如铜或铝。接点644自底部的金属化层632延伸至源极/漏极区624及/或字元线栅极614与616,且通孔646延伸于金属化层632、634、与636之间。接点644与通孔646延伸穿过介电保护层650与652(其组成可为介电材料,并可在制程中作为蚀刻停止层)。举例来说,介电保护层655与652的组成可为极低介电常数的介电材料如碳化硅。举例来说,接点644与通孔646的组成可为金属如钨、钴、或铜。
磁阻随机存取存储单元30a与300b设置以存储个别的数据态,并配置于相邻的金属化层之间的内连线结构604中。磁阻随机存取存储单元300a包括底电极654与顶电极656,其组成为导电材料。磁阻随机存取存储单元300a包括磁穿隧接面堆叠102于其顶电极656与底电极654之间。磁穿隧接面堆叠102可为搭配图1、2、3、4A、或4B说明的上述磁穿隧接面堆叠102。
图7显示一些实施例中,图6的集成电路于图6中的切线的上视图。在一些实施例中,磁阻随机存取存储单元300a与300b可具有方形或圆形的上视形状。然而在其他实施例中,由于许多实际上的蚀刻制程会使方形的角落圆润化,造成磁阻随机存取存储单元300a与300b具有方形的形状(但具有圆润化的角落),或具有圆形的形状。在一些实施例中,磁阻随机存取存储单元300a与300b分别配置于金属线路640上,并具有顶电极656以直接电性连接金属线路642,而不需通孔或接点于其间。在其他实施例中,通孔或接点耦接顶电极656至金属线路642。
图8是一些实施例中,形成磁穿隧接面堆叠的方法的流程图。
在步骤801中,形成晶种层于晶圆上。在一些实施例中,此步骤可对应形成晶种层108,如图1所示。在一些实施例中,晶种层可为多层堆叠。
在步骤802中,形成第一合成反铁磁层于晶种层上。在一些实施例中,此步骤可对应形成第一合成反铁磁层202于晶种层108上,如图1所示。在一些实施例中,第一合成反铁磁层202可为多层堆叠,其包含隔有间隔物层的第一钉扎层与第二钉扎层。举例来说,此步骤可对应形成第一钉扎层112于第二钉扎层110上,且第一钉扎层112与第二钉扎层110隔有第一间隔物层111,如图2或3所示。在一些其他实施例中,第一合成反铁磁层202可为多层堆叠,其包含隔有间隔物层的复合参考层与第二钉扎层。举例来说,此步骤可对应形成复合的参考层114于第二钉扎层110上,且复合的参考层114与第二钉扎层110之间隔有第一间隔物层111,如图4A或4B所示。间隔物层(比如第一间隔物层111)可为反平行耦合层,其导致第一钉扎层112(或复合的参考层114)与第二钉扎层110之间的互换耦合,使第一钉扎层112与第二钉扎层110具有对齐且反平行的磁性方向。举例来说,间隔物层可包括钌或铱。
在步骤804中,形成第一过渡层于第一合成反铁磁层上。在一些实施例中,此步骤可对应形成第一过渡层113于第一合成反铁磁层202上,如图1所示。第一过渡层113可为非磁性材料,其可设置为缓冲层、晶格匹配层、及或扩散阻障层。在一些实施例中,第一过渡层113可包括钽、钨、钼、铪、或钴铁钨。
在步骤806中,可形成铁磁参考层(其甚至可为复合层或多层的铁磁参考层)、间隔物层、与另一钉扎层于第一过渡层上。在一些实施例中,此步骤可对应形成铁磁的参考层114,如图1所示。
在步骤808中,形成非磁性的阻障层于铁磁参考层上。在一些实施例中,此步骤可对应形成穿隧阻障层116,如图1所示。
在步骤810中,形成自由层于穿隧阻障上。在一些实施例中,此步骤可对应形成自由层118于下侧的非磁性的穿隧阻障层116上,如图1所示。
在步骤812中,形成第二过渡层于自由层上。在一些实施例中,此步骤可对应形成第二过渡层119于自由层118上,如图1所示。第二过渡层119可为非磁性材料,其设置为缓冲层、晶格匹配层、及/或扩散阻障层。在一些实施例中,第二过渡层119可包含钽、钨、钼、铪、或钴铁钨。
在步骤814中,形成第二(平衡)合成反铁磁层于第二过渡层上。在一些实施例中,此步骤可对应图1中形成第二合成反铁磁层204的步骤。在一些实施例中,第二合成反铁磁层204可为多层堆叠,其包含隔有第二间隔物层的第三钉扎层与第四钉扎层。举例来说,此步骤可对应图2至5A中形成第三钉扎层120于第四钉扎层122上,且第三钉扎层120与第四钉扎层122隔有第二间隔物121的步骤。第二间隔物层121可为反平行耦合层,其导致第三钉扎层120与第四钉扎层122之间的互换耦合,使第三钉扎层120与第四钉扎层122具有对齐且反平行的磁性方向。举例来说,第二间隔物层121可包含钌或铱。
在步骤816中,盖层形成于第二合成反铁磁层上。在一些实施例中,此步骤可对应图1中形成盖层124于第二合成反铁磁层204上的步骤。
虽然此处所述的图8的流程图800为一系列的动作或事件,但应理解这些动作或事件的所述顺序并非用于局限本发明实施例。举例来说,可由不同顺序进行一些动作或事件,及/或与此处未图示及/或说明的其他动作或事件同时进行一些动作或事件。此外,此处所述的一或多个实施例不必实施所有所述的动作,且可由一或多个分开的动作及/或阶段进行此处所述的一或多个动作。
图9是磁穿隧接面堆叠的平衡的合成反铁磁层的厚度设计的等高线图。磁穿隧接面堆叠可为图1至8所示的上述磁穿隧接面堆叠102。在一例中,第三钉扎层(比如图1中的第三钉扎层120)的厚度设定为4nm,而第四钉扎层(比如图1中的第四钉扎层122)的厚度设定为1nm。第一钉扎层(比如图1中的第一钉扎层112)的厚度为水平轴,而第二钉扎层(比如图1中的第二钉扎层110)的厚度为垂直轴。实线为其他磁性层施加于自由层(比如图1中的自由层118)上的净杂散场。虚线指的是由第一合成反铁磁层202与第二合成反铁磁层204的磁化所施加于参考层(如图1中的参考层114)上的净杂散场。如搭配图1说明的上述内容,施加至自由层118上的纯杂散场可选择为忽略不计或0,如实线902所示。因此,磁性存储装置100的平行态与反平行态可平衡并稳定。施加至参考层114上的纯杂散场为正值。换言之,施加至参考层114上的纯杂散场的方向与参考层114的固有磁化方向相同。因此可消除或至少降低回切换问题。如图9所示,虚线904显示参考层上的零净杂散场,而施加在参考层114上的净杂散场在实线902的位置为正值。因此存在钉扎层的厚度设计所用的有效方案。在一例中,第一方案以圆圈906标示,其中第一钉扎层的厚度为约2nm,而第二钉扎层的厚度为约1.7nm。在另一例中,第二方案以圆圈908标示,其中第一钉扎层的厚度为约4nm,而第二钉扎层的厚度为约5.8nm。
值得注意的是本发明实施例的主要内容为存储单元,但其可用于自旋逻辑、自旋为主的随机数产生器、与自旋为主的神经型态计算如计算元件。这些应用依赖磁穿隧接面的原始效能,而本发明实施例中的任何磁穿隧接面改良亦可用于这些技术。
因此本发明一些实施例提供磁性存储装置。磁性存储装置包括底电极;以及第一合成反铁磁层,其包括第一钉扎层与第二钉扎层位于底电极上,第一钉扎层与第二钉扎层具有相反的磁化方向且隔有第一间隔物层,且第二钉扎层比第一钉扎层靠近底电极。磁性存储装置还包括参考层,位于第一合成反铁磁层上;以及自由层,位于参考层上并与参考层隔有穿隧阻障层。磁性存储装置还包括第二合成反铁磁层,包括第三钉扎层与第四钉扎层于自由层上,第三钉扎层与第四钉扎层具有相反的磁化方向且隔有第二间隔物层,且第三钉扎层比第四钉扎层靠近自由层。
在一些实施例中,第三钉扎层的磁化方向与参考层的磁化方向对齐且平行,而第四钉扎层的磁化方向与参考层的磁化方向对齐且反平行。
在一些实施例中,第三钉扎层的磁化方向与参考层的磁化方向对齐且反平行,而第四钉扎层的磁化方向与参考层的磁化方向对齐且平行。
在一些实施例中,磁性存储装置还包括:第一过渡层位于参考层与第一钉扎层之间;以及第二过渡层位于自由层与第三钉扎层之间,其中第一过渡层与第二过渡层各自包括非磁性金属。
在一些实施例中,第一过渡层与第二过渡层各自包括钽、钨、钼、铪、或钴铁钨。
在一些实施例中,第一间隔物层与第二间隔物层各自包括钌或铱。
在一些实施例中,第一合成反铁磁层、第二合成反铁磁层、与参考层设置为一起产生零净杂散场于自由层上。
在一些实施例中,第一合成反铁磁层与第二合成反铁磁层设置以产生净杂散场,其指向参考层的磁矩方向。
本发明其他实施例提供磁性存储装置。磁性存储装置包括自由层;以及参考层,位于自由层的第一侧上并与自由层隔有穿隧阻障层。磁性存储装置还包括平衡的合成反铁磁层,位于与第一侧相对的自由层的第二侧上,且平衡的合成反铁磁层包括磁化方向相反且隔有间隔物层的一对钉扎层。
在一些实施例中,一对钉扎层的磁化方向对齐参考层的磁化方向。
在一些实施例中,磁性存储装置还包括:第一间隔物层位于与自由层相对的参考层的一侧上;以及第一钉扎层,位于与参考层相对的第一间隔物层的一侧上。
在一些实施例中,第一钉扎层、平衡的合成反铁磁层、与参考层设置为一起产生零的净杂散场于自由层上。
在一些实施例中,第一钉扎层、平衡的合成反铁磁层、与自由层设置为一起产生正的净杂散场于参考层上,以稳定自由层的磁化方向。
在一些实施例中,第一钉扎层的磁化方向与参考层的磁化方向对齐且反平行。
在一些实施例中,间隔物层与第一间隔物层各自包括钌或铱。
在一些实施例中,磁性存储装置还包括第一合成反铁磁层,位于自由层的第一侧上并与自由层隔有参考层,其中第一合成反铁磁层包括磁化方向相反且隔有第一间隔物层的第一钉扎层与第二钉扎层。
在一些实施例中,磁性存储装置还包括第一过渡层,位于参考层与第一钉扎层之间。
在一些实施例中,磁性存储装置还包括第二过渡层,位于自由层与平衡的合成反铁磁层之间,其中第一过渡层与第二过渡层各自包括非磁性金属。
在一些实施例中,第一过渡层与第二过渡层各自包括钽、钨、钼、铪、铌、或钴铁钨。
本发明又一实施例提供集成电路,其包括半导体基板。内连线结构位于半导体基板上,并包括彼此堆叠的多个介电层与金属层。金属层包括下侧金属层与位于下侧金属层上的上侧金属层。磁阻随机存取存储单元配置于上侧金属层上。磁阻随机存取存储单元包括:底电极,位于下侧金属层上并电性接触下侧金属层;以及顶电极,位于上侧金属层下并电性接触上侧金属层。自由层与参考层,堆叠于底电极与顶电极之间并隔有穿隧阻障层。第一钉扎层,位于与自由层相对的参考层的一侧上。平衡的合成反铁磁层,位于与参考层相对的自由层的第二侧上,且平衡的合成反铁磁层包括磁化方向相反且隔有间隔物层的一对钉扎层。
上述实施例的特征有利于本技术领域中技术人员理解本发明。本技术领域中技术人员应理解可采用本发明作基础,设计并变化其他制程与结构以完成上述实施例的相同目的及/或相同优点。本技术领域中技术人员亦应理解,这些等效置换并未脱离本发明精神与范围,并可在未脱离本发明的精神与范围的前提下进行改变、替换、或变动。

Claims (1)

1.一种磁性存储装置,包括:
一底电极;
一第一合成反铁磁层,包括一第一钉扎层与一第二钉扎层位于该底电极上,该第一钉扎层与该第二钉扎层具有相反的磁化方向且隔有一第一间隔物层,且该第二钉扎层比该第一钉扎层靠近该底电极;
一参考层,位于该第一合成反铁磁层上;
一自由层,位于该参考层上,并与该参考层隔有一穿隧阻障层;以及
一第二合成反铁磁层,包括一第三钉扎层与一第四钉扎层于该自由层上,该第三钉扎层与该第四钉扎层具有相反的磁化方向且隔有一第二间隔物层,且该第三钉扎层比该第四钉扎层靠近该自由层。
CN201910575165.4A 2018-06-29 2019-06-28 磁性存储装置 Pending CN110660906A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862692313P 2018-06-29 2018-06-29
US62/692,313 2018-06-29
US16/395,571 US11081153B2 (en) 2018-06-29 2019-04-26 Magnetic memory device with balancing synthetic anti-ferromagnetic layer
US16/395,571 2019-04-26

Publications (1)

Publication Number Publication Date
CN110660906A true CN110660906A (zh) 2020-01-07

Family

ID=69028717

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910575165.4A Pending CN110660906A (zh) 2018-06-29 2019-06-28 磁性存储装置

Country Status (1)

Country Link
CN (1) CN110660906A (zh)

Similar Documents

Publication Publication Date Title
US11594575B2 (en) Magnetic tunnel junction structures and related methods
US9589616B2 (en) Energy efficient three-terminal voltage controlled memory cell
KR102375641B1 (ko) 자기 랜덤 액세스 메모리 보조 디바이스 및 제조 방법
US11456100B2 (en) MRAM stacks, MRAM devices and methods of forming the same
US9230625B2 (en) Magnetic memory, spin element, and spin MOS transistor
US11430832B2 (en) Semiconductor MRAM device and method
US11081153B2 (en) Magnetic memory device with balancing synthetic anti-ferromagnetic layer
US20200144293A1 (en) Ferroelectric field effect transistors (fefets) having ambipolar channels
CN111105834B (zh) 存储器器件和用于从mtj存储器器件读取的方法
US20220367566A1 (en) Memory device, semiconductor device, and method of fabricating semiconductor device
US11380840B2 (en) Memory cell with magnetic access selector apparatus
KR20230097176A (ko) 고밀도 스핀 궤도 토크 자기 랜덤 액세스 메모리
US20220285609A1 (en) Memory device
US20200313076A1 (en) Spin orbit memory devices with enhanced tunneling magnetoresistance ratio (tmr) and methods of fabrication
WO2018236356A1 (en) FERROELECTRIC FIELD EFFECT TRANSISTORS (FEFET) HAVING COMPOUND SEMICONDUCTOR CHANNELS
US20190006417A1 (en) Unipolar current switching in perpendicular magnetic tunnel junction (pmtj) devices through reduced bipolar coercivity
CN112445457B (zh) 概率随机数发生器和生成含概率随机位的数据位流的方法
KR20220098692A (ko) 메모리 디바이스 및 그 제조 방법
WO2018236360A1 (en) PHASE FIELD EFFECT TRANSISTORS HAVING FERROELECTRIC GRID DIELECTRICS
CN110660906A (zh) 磁性存储装置
US20240016066A1 (en) Memory device and method of fabricating the same
US12137617B2 (en) Memory cell with magnetic access selector apparatus
US20240373757A1 (en) Memory cell with magnetic access selector apparatus

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20200107

WD01 Invention patent application deemed withdrawn after publication