JP5203871B2 - 磁気抵抗効果素子及び磁気メモリ - Google Patents

Description

本発明は、双方向に電流を供給することで情報を記録することが可能な磁気抵抗効果素子及びそれを用いた磁気メモリに関する。

トンネル磁気抵抗効果（ＴＭＲ：Tunneling Magneto Resistive）を利用する磁気ランダムアクセスメモリ（ＭＲＡＭ：Magnetoresistive Random Access Memory）は、データをＭＴＪ（Magnetic Tunnel Junction）素子の磁化状態により記憶する点に特徴を有する。一般に、ＭＴＪ素子は、記憶層と呼ばれる磁性層と、参照層と呼ばれる磁性層と、これらの磁性層間に設けられたトンネルバリア層とを備えている。磁気ランダムアクセスメモリに関しては、実用化に向けて数々の技術が提案されている。例えば、書き込み電流の低減を目的として、ヨーク配線構造が提案されている。また、ＭＴＪ素子の構造に関しては、ＧｄＦｅ合金からなる垂直磁化膜を用いた構造（例えば、非特許文献１参照）や、垂直磁化膜を用いた積層構造（例えば、非特許文献２参照）等が提案されている。

これらは、基本的に電流により発生する磁場を利用して、磁性層の磁化の向きを反転させる磁場書き込み方式である。電流により発生する磁場は、当然、電流が大きければ大きな磁場を発生できるが、微細化が進むほど配線に流せる電流も制限される。配線と磁性層の距離を近づける、あるいは発生する磁場を集中させるヨーク構造を利用することで、磁性体の磁化を反転させるために必要な電流値を低減することはできるが、微細化により、磁性体の磁化反転に必要な磁場が増大するため、低電流化と微細化の両立が非常に難しい。

微細化により磁性体の磁化反転に必要な磁場が増大するのは、熱擾乱に打ち勝つだけの磁気エネルギーを必要とするためである。磁気エネルギーは磁気異方性エネルギー密度と磁性体の体積を大きくすればよいが、微細化により体積が減少してしまうので、形状磁気異方性エネルギー、結晶磁気異方性エネルギーを利用するのが一般的である。

しかし、上述したように磁性体の持つ磁気エネルギーの増大は反転磁場を増大させるため、低電流化と微細化を両立するのは非常に困難である。結晶磁気異方性エネルギーの大きな垂直磁化膜を導入し、かつ究極的に大きな電流磁場の発生効率を有する完全閉磁路型のヨーク構造が提案されている（例えば特許文献１参照）。しかし、この特許文献１においては、ヨーク構造が磁性体素子に対して大きくなるため、セル面積が比較的大きくなり、微細化、低電流化、セル面積の縮小をすべて満たすことができない。

近年、スピン偏極電流による磁化反転が理論的に予想され、実験でも確認されるようになり、スピン偏極電流を利用したＭＲＡＭが提案されてきた（例えば、非特許文献３参照）。このＭＲＡＭによれば、磁性体にスピン偏極電流を流すだけで、スピン偏極した電子の作用により磁性体の磁化反転を実現でき、磁性体の体積が小さければ注入するスピン偏極電子も少なくて済むため、微細化、低電流化を両立できると期待されている。さらに、電流により発生する磁場を利用しないため、磁場を増加させるヨーク構造も必要ではなく、セル面積を縮小できるという利点を持つ。

しかし、当然のことながらスピン偏極電流における磁化反転方式においても、熱擾乱の問題は微細化に伴って顕在化する。上述したように、熱擾乱耐性を確保するためには、磁気異方性エネルギー密度を増加させる必要がある。これまで主に検討されている面内磁化型の構成では、形状磁気異方性を利用するのが一般的である。この場合、形状を利用して磁気異方性を確保しているため、磁化反転に必要な電流は形状に敏感になり、微細化に伴い反転電流ばらつきが増加することが問題になる。また、ＭＴＪセルのアスペクトも少なくとも１．５以上は必要となるため、セルサイズも大きくなる。磁気抵抗効果素子の磁性層が面内磁化型であって、形状磁気異方性ではなく、結晶磁気異方性を利用する場合、大きな結晶磁気異方性エネルギー密度を有する材料、例えば、ハードディスク媒体で用いられているようなＣｏ−Ｃｒ合金材料を用いた場合、結晶軸が面内に大きく分散してしまう。このため、ＭＲ比（Magneto Resistive）の低下、インコヒーレントな歳差運動が誘発され、結果として反転電流が増加してしまう。
特開２００５−１９４６４号公報 池田他、「ＧｄＦｅ合金垂直磁化膜を用いたＧＭＲ膜及びＴＭＲ膜」、日本応用磁気学会誌、Vol.24, No.4-2, 2000, p.563-566 N.Nisimura,et al., "Magnetic tunnel junction device with perpendicular magnetization films for high-density magnetic random access memory",JOURNAL OF APPLIED PHYSICS, VOLUME 91,NUMBER 8, 15 APRIL 2002 J.C. Slonczewski et al., "Current-driven excitation of magnetic multilayers", JOURNAL OF MAGNETISM AND MAGNETIC MATERIALS, VOLUME 159, NUMBER 1-2, L1-7 1996

上述したように、ＭＴＪ素子を構成する記憶層および参照層は磁性材料から形成され、外部に対して磁界を発生している。一般に、垂直磁化型のＭＴＪ素子では、参照層から発生する漏れ磁界が面内磁化型のそれに比べて大きい。また、参照層に比べて保磁力の小さい記憶層は、参照層からの漏れ磁界の影響を強く受ける。具体的には、参照層からの漏れ磁界の影響により、書き込みに必要な反転電流値が増加し、熱安定性を低下させる問題が発生する。

垂直磁化型のＭＴＪ素子において、記憶層にかかる、参照層からの漏れ磁界を低減する一つの施策として、ＳＡＦ(Synthetic Anti-Ferromagnetic)構造やデュアルピン構造等が提案されている。ＳＡＦ構造については、膜厚差を付けることで記憶層にかかる漏れ磁界を低減させている。面内磁化型のＳＡＦ構造の場合には、膜厚差が１．２倍程度で記憶層にかかる漏れ磁界を低減することが可能である。

しかしながら、後述するように、垂直磁化型のＳＡＦ構造の場合には、１．２倍程度の膜厚差では、記憶層にかかる漏れ磁界を十分に低減することはできないことを本発明者達は見いだした。

また、デュアルピン構造についても記憶層にかかる漏れ磁界の垂直方向の大きさは低減されるが面内方向の漏れ磁界は逆に増加してしまうため、結果としてＭＲは低下し、書き込みに必要な反転電流値も増加してしまう。

垂直磁化型のＭＴＪ構成における漏れ磁界低減施策は上述したようにいくつか報告例があるが、記憶層にかかる漏れ磁界を低減するための具体的な手段は提案されていない。

本発明は、上記事情を考慮してなされたものであって、記憶層にかかる漏れ磁界を可及的に低減することの可能な磁気抵抗効果素子及びそれを用いた磁気ランダムアクセスメモリを提供することを目的とする。

本発明の第１の態様による磁気抵抗効果素子は、膜面に垂直方向の磁気異方性を有する強磁性層と、前記強磁性層上に設けられた第１の非磁性層と、前記第１の非磁性層上に設けられ、かつ膜面に垂直方向の磁気異方性を有するとともに前記強磁性層の磁化の向きと反平行の磁化を有し、かつ前記強磁性層の積層方向の膜厚の１／２．８以上１／１．５以下の膜厚を有する参照層と、前記参照層上に設けられた第２の非磁性層と、前記第２の非磁性層上に設けられ、膜面に垂直方向の磁気異方性を有しスピン偏極した電子の作用により磁化の方向が変化する記憶層と、を備えていることを特徴とする。

また、本発明の第２の態様による磁気抵抗効果素子は、膜面に垂直方向の磁気異方性を有しスピン偏極した電子の作用により磁化の方向が変化する記憶層と、前記記憶層上に設けられた第１の非磁性層と、前記第１の非磁性層上に設けられ、膜面に垂直方向の磁気異方性を有する参照層と、前記参照層上に設けられた第２の非磁性層と、前記第２の非磁性層上に設けられ、膜面に垂直方向の磁気異方性を有するとともに前記参照層の磁化の向きと反平行の磁化を有し、かつ前記参照層の積層方向の膜厚の１．５倍以上２．８倍以下の膜厚を有する強磁性層と、備えていることを特徴とする。

また、本発明の第３の態様による磁気抵抗効果素子は、膜面に垂直方向の磁気異方性を有する第１の強磁性層と、前記第１の強磁性層上に設けられた第１の非磁性層と、前記第１の非磁性層上に設けられ、膜面に垂直方向の磁気異方性を有するとともに前記第１の強磁性層の磁化の向きと反平行の磁化を有し、かつ前記第１の強磁性層の積層方向の膜厚の１／２．８以上１／１．５以下の膜厚を有する第１の参照層と、前記第１の参照層上に設けられた第２の非磁性層と、前記第２の非磁性層上に設けられ、かつ膜面に垂直方向の磁気異方性を有しスピン偏極した電子の作用により磁化の方向が変化する記憶層と、前記記憶層上に設けられた第３の非磁性層と、前記第３の非磁性層上に設けられ、膜面に垂直方向の磁気異方性を有するとともに前記第１の参照層の磁化の向きと反平行の磁化を有する第２の参照層と、前記第２の参照層上に設けられた第４の非磁性層と、前記第４の非磁性層上に設けられ、膜面に垂直方向の磁気異方性を有するとともに前記第２の参照層の磁化の向きと反平行の磁化を有し、かつ前記第２の参照層の積層方向の膜厚の１．５倍以上２．８倍以下の膜厚を有する第２の強磁性層と、を備えていることを特徴とする。

また、本発明の第４の態様による磁気メモリは、第１乃至第３の態様のいずれかによる磁気抵抗素子と、前記磁気抵抗素子に対して通電を行う第１及び第２の電極と、を含むメモリセルを備えていることを特徴とする。

本発明によれば、記憶層にかかる漏れ磁界を可及的に低減することの可能な磁気抵抗効果素子及びそれを用いた磁気ランダムアクセスメモリを提供することができる。

本発明の実施形態を以下に図面を参照して説明する。この説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。

（第１実施形態）
本発明の第１実施形態による磁気抵抗効果素子を図１に示す。本実施形態の磁気抵抗効果素子は、シングルピン構造のＭＴＪ素子１である。本実施形態のＭＴＪ素子１は、磁性層からなる磁化自由層（記憶層）２と、磁性層からなる参照層６と、磁性層からなる強磁性層１０と、記憶層２と参照層６の間に挟まれた非磁性層４と、参照層６と強磁性層１０の間に挟まれた非磁性層８と、を有する積層構造を備えている。すなわち、本実施形態のＭＴＪ素子１は、強磁性層１０、非磁性層８、参照層６、非磁性層４、および記憶層２が、この順序で積層された積層構造（図１に示す順で形成された積層構造）であってもよいし、記憶層２、非磁性層４、参照層６、非磁性層８、および強磁性層１０が、この順序で積層された積層構造（図１に示す順序とは逆の順で形成された積層構造）であってもよい。

そして、本実施形態のＭＴＪ素子１は、記憶層２、参照層６、及び強磁性層１０の磁化方向が膜面に対して垂直方向を向く、いわゆる垂直磁化型のＭＴＪ素子である。すなわち、記憶層２、参照層６、及び強磁性層１０は、膜面に垂直方向の磁気異方性を有している。ここで、「膜面」とは、各層の上面を意味する。記憶層２は、スピン偏極した電子の作用により、磁化の向きが反転することが可能となっている。参照層６及び強磁性層１０は、磁化が互いに逆方向に向いた反平行の磁化配列である。参照層６は書き込みの前後の磁化のむきが不変となっている。このＭＴＪ素子１は、非磁性層４が絶縁体の場合はＴＭＲ効果を有し、非磁性層４が金属の場合はＧＭＲ効果を有する。ここで、非磁性層４が絶縁体の場合はＭｇＯ（酸化マグネシウム）、ＡｌＯ（酸化アルミニウム、例えばＡｌ_２Ｏ_３）等が用いられ、非磁性層４が金属の場合はＣｕ、Ｐｔ、Ａｕ等が用いられる。この構造では、強磁性層１０の飽和磁化Ｍｓおよび膜厚ｔを参照層６と同じ大きさにすると、記憶層２に加わる参照層６からの漏れ磁界を完全に打ち消すことができない。

そこで、本発明者達は、鋭意研究に努め、記憶層２に加わる漏れ磁界の膜面垂直成分Ｈｚを打ち消すために必要なパラメータ間の条件を求めた。ここで、“打ち消す”とは、記憶層の上面と下面との間の中間の面にかかる漏れ磁界の膜面垂直成分Ｈｚの面積平均が０となる場合を意味する。

まず、図２に示す、直径サイズＲがＲ＝５０ｎｍの円柱形状のシングルピン構造のＭＴＪ素子１の場合について、記憶層２に加わる漏れ磁界の膜面垂直成分Ｈｚを打ち消すための強磁性層１０の最適な膜厚を解析（シミュレーション）により求めた。この解析に用いたパラメータの値は、記憶層２の飽和磁化Ｍｓ、磁気異方性定数Ｋｕ、膜厚ｔの大きさは、それぞれ、Ｍｓ＝７００（ｅｍｕ／ｃｍ^３）、Ｋｕ＝４．７×１０^６（ｅｒｇ／ｃｍ^３）、ｔ＝２ｎｍとし、参照層６の飽和磁化Ｍｓ_１、磁気異方性定数Ｋｕ_１、膜厚ｔ_１の大きさは、それぞれ、Ｍｓ_１＝７５０（ｅｍｕ／ｃｍ^３）、Ｋｕ_１＝２０×１０^６（ｅｒｇ／ｃｍ^３）、ｔ_１＝７ｎｍとする。ここで、非磁性層４の厚さを１ｎｍとし、非磁性層８の厚さを５ｎｍとする。強磁性層１０の飽和磁化Ｍｓ_２、磁気異方性定数Ｋｕ_２の大きさを、それぞれ、Ｍｓ_２＝１０００（ｅｍｕ／ｃｍ^３）、Ｋｕ_２＝２０×１０^６（ｅｒｇ／ｃｍ^３）とする。この場合に、記憶層２にかかる参照層６からの漏れ磁界の膜面垂直成分Ｈｚを打ち消すための強磁性層１０の最適な膜厚をｔ_２とすると、解析計算からｔ_２＝１９．８０ｎｍであった。

漏れ磁界の膜面垂直成分を打ち消す条件、即ち、強磁性層の膜厚ｔ_２ ＝１９．８０ｎｍの場合のＭＴＪ素子１のＭ−Ｈループを図３のグラフｇ_１に示す。横軸はＭＴＪ素子に印加される外部磁界Ｈ_ｅｘを示し、縦軸は、飽和磁化Ｍを記憶層２の磁化Ｍｓで正規化した磁化を示す。なお、図３において、グラフｇ_２は、図２に示すＭＴＪ素子１から強磁性層１０を削除した構造のＭＴＪ素子のＭ−Ｈループを示す。漏れ磁界の膜面垂直成分Ｈｚを打ち消すことでシフトが改善されるだけでなく、保磁力および角型も改善されていることがわかる。

ここで、参照層６および非磁性層８の膜厚について検討する。参照層６の膜厚ｔ_１は、５ｎｍ以上であることが好ましい。参照層６の膜厚が５ｎｍより薄くなると、結晶性が低下し垂直磁気異方性を維持できなくなる。また、参照層６の膜厚は７ｎｍ以下であることが好ましい。参照層６の膜厚が７ｎｍを超えると、参照層６と非磁性層８との界面でのラフネスが増大する。これにより、非磁性層８を介して形成される強磁性層１０の結晶性が低下し、垂直磁気異方性を維持できなくなる。したがって、参照層６の膜厚ｔ_１は、
５ｎｍ≦ｔ_１≦７ｎｍ
の関係を満たすことが望まれる。

非磁性層８の膜厚は、１ｎｍ以上が好ましい。非磁性層８の膜厚が１ｎｍより薄くなると、参照層６と強磁性層１０との間の強磁性的な層間結合が強く、反平行結合状態を作りづらくしてしまう。また、非磁性層８の膜厚は、５ｎｍ以下であることが好ましい。非磁性層８の膜厚が５ｎｍを超える膜厚になると、強磁性層１０と非磁性層８との界面でのラフネスが増大する。これにより、強磁性層１０の結晶性が低下し、垂直磁気異方性を維持するのが難しくなる。したがって、非磁性層８の膜厚ｔ_１２は、
１ｎｍ≦ｔ_１２≦５ｎｍ
の関係を満たすことが望まれる。

次に、ＭＴＪ素子１に対して、参照層６の膜厚ｔ_１＝５ｎｍ、６ｎｍ、７ｎｍとした場合の、記憶層２にかかる漏れ磁界の膜面垂直成分Ｈｚを打ち消すために必要な強磁性層１０の膜厚ｔ_２を解析により求めた。

ａ）ｔ_１＝５ｎｍに対して、ｔ_１２＝１ｎｍの場合、ｔ_２＝７．５２ｎｍが必要である。この場合の膜厚ｔ_２と膜厚ｔ_１との比（＝ｔ_２／ｔ_１）の値は１．５０となる。
また、ｔ_１＝５ｎｍに対して、ｔ_１２＝３ｎｍの場合、ｔ_２＝８．９６ｎｍが必要である。この場合の膜厚ｔ_２と膜厚ｔ_１との比（＝ｔ_２／ｔ_１）の値は１．７９となる。
また、ｔ_１＝５ｎｍに対して、ｔ_１２＝５ｎｍの場合、ｔ_２＝１０．９ｎｍが必要である。この場合の膜厚ｔ_２と膜厚ｔ_１との比（＝ｔ_２／ｔ_１）の値は２．１８となる。
したがって、ｔ_１＝５ｎｍにおいては、膜厚ｔ_２と膜厚ｔ_１との比（＝ｔ_２／ｔ_１）の値は
１．５０≦ｔ_２／ｔ_１≦２．１８
を満たす。

ｂ）ｔ_１＝６ｎｍに対して、ｔ_１２＝１ｎｍの場合、ｔ_２＝９．７５ｎｍが必要である。この場合の膜厚ｔ_２と膜厚ｔ_１との比（＝ｔ_２／ｔ_１）の値は１．６３となる。
また、ｔ_１＝６ｎｍに対して、ｔ_１２＝３ｎｍの場合、ｔ_２＝１２．０１ｎｍが必要である。この場合の膜厚ｔ_２と膜厚ｔ_１との比（＝ｔ_２／ｔ_１）の値は２．００となる。
また、ｔ_１＝６ｎｍに対して、ｔ_１２＝５ｎｍの場合、ｔ_２＝１４．７６ｎｍが必要である。この場合の膜厚ｔ_２と膜厚ｔ_１との比（＝ｔ_２／ｔ_１）の値は２．４６となる。
したがって、ｔ_１＝６ｎｍにおいては、膜厚ｔ_２と膜厚ｔ_１との比（＝ｔ_２／ｔ_１）の値は
１．６３≦ｔ_２／ｔ_１≦２．４６
を満たす。

ｃ）ｔ_１＝７ｎｍに対して、ｔ_１２＝１ｎｍの場合、ｔ_２＝１２．７３ｎｍが必要である。この場合の膜厚ｔ_２と膜厚ｔ_１との比（＝ｔ_２／ｔ_１）の値は１．８２となる。
また、ｔ_１＝７ｎｍに対して、ｔ_１２＝３ｎｍの場合、ｔ_２＝１５．８４ｎｍが必要である。この場合の膜厚ｔ_２と膜厚ｔ_１との比（＝ｔ_２／ｔ_１）の値は２．２６となる。
また、ｔ_１＝７ｎｍに対して、ｔ_１２＝５ｎｍの場合、ｔ_２＝１９．８１ｎｍが必要である。この場合の膜厚ｔ_２と膜厚ｔ_１との比（＝ｔ_２／ｔ_１）の値は２．８３となる。
したがって、ｔ_１＝７ｎｍにおいては、膜厚ｔ_２と膜厚ｔ_１との比（＝ｔ_２／ｔ_１）の値は
１．８２≦ｔ_２／ｔ_１≦２．８３
を満たす。

この解析結果を図４に示す。図４においては、参照層６と強磁性層１０との間の非磁性層８の膜厚ｔ_１２をパラメータにとり、ｔ_１２＝１ｎｍ、３ｎｍ、５ｎｍである場合について求めた。

次に、非磁性層８の膜厚ｔ_１２＝１ｎｍ、３ｎｍ、５ｎｍとしたＭＴＪ素子について考察した結果を図５に示す。図５は、それぞれの場合において、記憶層２にかかる漏れ磁界の膜面垂直成分Ｈｚを打ち消すために必要な、強磁性層１０の磁化Ｍｓ_２と強磁性層１０の膜厚ｔ_２との積（Ｍｓ_２×ｔ_２）と、参照層６の飽和磁化Ｍｓ_１と参照層６の膜厚ｔ_１との積（Ｍｓ_１×ｔ_１）との比（（Ｍｓ_２×ｔ_２）／（Ｍｓ_１×ｔ_１））をプロットしたものである。なお、図５においては、参照層６の膜厚ｔ_１をパラメータにとり、ｔ_１＝５ｎｍ、６ｎｍ、７ｎｍである場合について求めた。

以上のことから、記憶層２にかかる漏れ磁界の膜面垂直成分Ｈｚを打ち消すためには、参照層６の膜厚ｔ_１（５ｎｍ≦ｔ_１≦７ｎｍ）に対して強磁性層１０の膜厚ｔ_２は、最低でも１．５倍以上２．８倍以下必要であることがわかる。

さらに、これに対応する比（（Ｍｓ_２×ｔ_２）／（Ｍｓ_１×ｔ_１））の値は、図５からわかるように、
２．０≦（Ｍｓ_２×ｔ_２）／（Ｍｓ_１×ｔ_１）≦３．８
の関係を満たすことが好ましい。

また、記憶層２にかかる漏れ磁界の膜面垂直成分Ｈｚを打ち消すためには、比（（Ｍｓ_２×ｔ_２）／（Ｍｓ_１×ｔ_１））が、２．０以上３．８以下である条件を更に満たすことが好ましい。

また、記憶層２にかかる漏れ磁界の膜面垂直成分Ｈｚを打ち消すためには、参照層６のキュリー温度をＴ_１、強磁性層１０のキュリー温度Ｔ_２とするとき、Ｔ_１＜Ｔ_２の関係を更に満たすことが好ましい。これは、記憶層２にかかる漏れ磁界の膜面垂直成分Ｈｚを低減するには、Ｍｓ_１＜Ｍｓ_２の関係を満たすことが好ましい。さらには、強磁性層１０のキュリー温度Ｔ_２が参照層６のキュリー温度Ｔ_１よりも大きければ、Ｍｓ_１＜Ｍｓ_２の大小関係を常に維持することができる。よって、参照層６のキュリー温度Ｔ_１と強磁性層１０のキュリー温度Ｔ_２との関係は、Ｔ_１＜Ｔ_２の関係を更に満たすことが好ましい。

（第２実施形態）
次に、本発明の第２実施形態による磁気抵抗効果素子を図６に示す。本実施形態の磁気抵抗効果素子は、デュアルピン構造のＭＴＪ素子１である。本実施形態のＭＴＪ素子１は、強磁性層１２と、非磁性層１４と、参照層１６と、非磁性層１８と、記憶層２０と、非磁性層２２と、参照層２４と、非磁性層２６と、強磁性層２８が、この順序で積層された積層構造を有している。また、図６に示す場合と逆に、本実施形態のＭＴＪ素子１は、強磁性層２８と、非磁性層２６と、参照層２４と、非磁性層２２と、記憶層２０と、非磁性層１８と、参照層１６と、非磁性層１４と、強磁性層１２とが、この順序で積層された積層構造を有していてもよい。

そして、参照層１６，２４、強磁性層１２，２８、および記憶層２０には、垂直磁気異方性を有した垂直磁化材料が用いられる。すなわち本実施形態のＭＴＪ素子１は、記憶層２０、参照層１６，２４、強磁性層１２，２８の磁化方向が膜面に対して垂直方向を向く、いわゆる垂直磁化型のＭＴＪ素子である。すなわち、記憶層２０、参照層１６，２４、及び強磁性層２２，３８は、膜面に垂直方向の磁気異方性を有している。ここで、「膜面」とは、各層の上面を意味する。記憶層２０は、スピン偏極した電子の作用により、磁化の向きが反転することが可能となっている。また、デュアルピン構造の場合には、参照層１６と参照層２４の磁化は、互いに逆方向に向いた反平行の磁化配列である。強磁性層１２と強磁性層２８の磁化も同様に、互いに逆方向に向いた反平行の磁化配列である。参照層１６と強磁性層１２の磁化は、互いに逆方向に向いた反平行の磁化配列となっている。また、参照層２４と強磁性層２８の磁化も同様に、互いに逆方向に向いた反平行の磁化配列である。

このＭＴＪ素子１は、非磁性層１８，２２が絶縁体の場合はＴＭＲ効果を有し、非磁性層１８，２２が金属の場合はＧＭＲ効果を有する。ここで、非磁性層１８，２２が絶縁体の場合はＭｇＯ（酸化マグネシウム）、ＡｌＯ（酸化アルミニウム、例えばＡｌ_２Ｏ_３）等が用いられ、非磁性層１８，２２が金属の場合はＣｕ、Ｐｔ、Ａｕ等が用いられる。この構造では、強磁性層１２，２８の飽和磁化Ｍｓおよび膜厚ｔを、参照層１６，２４とそれぞれ同じ大きさにすると、記憶層２０にかかる参照層１６，２４からの漏れ磁界を完全に打ち消すことができない。

そこで、本発明者達は、鋭意研究に努め、記憶層２０に加わる漏れ磁界の膜面垂直成分Ｈｚを打ち消すために必要なパラメータ間の条件を求めた。ここで、“打ち消す”とは、記憶層にかかる漏れ磁界の膜面垂直成分Ｈｚの面積平均が０となる場合を意味する。

まず、図７に示す、直径サイズＲがＲ＝５０ｎｍの円柱形状のデュアルピン構造のＭＴＪ素子１の場合について、記憶層２０に加わる漏れ磁界の膜面垂直成分Ｈｚを打ち消すための強磁性層１２，２８の最適な膜厚を解析（シミュレーション）により求めた。

この解析に用いたパラメータの値は、記憶層２０の飽和磁化Ｍｓ、磁気異方性定数Ｋｕ、膜厚の大きさは、それぞれ、Ｍｓ＝７００（ｅｍｕ／ｃｍ^３）、Ｋｕ＝４．７×１０^６（ｅｒｇ／ｃｍ^３）、ｔ＝２ｎｍとし、参照層１６，２４の飽和磁化Ｍｓ_１１，Ｍｓ_１２、磁気異方性定数Ｋｕ_１１，Ｋｕ_１２、膜厚ｔ_１１，ｔ_１２の大きさは、それぞれＭｓ_１１＝Ｍｓ_１２＝７５０（ｅｍｕ／ｃｍ^３）、Ｋｕ_１１＝Ｋｕ_１２＝２０×１０^６（ｅｒｇ／ｃｍ^３）、ｔ_１１＝ｔ_１２＝７ｎｍとする。ここで、非磁性層１８，２２の厚さを１ｎｍとし、非磁性層１４，２６の厚さを５ｎｍとする。強磁性層１２，２８の飽和磁化Ｍｓ_２１，Ｍｓ_２２、磁気異方性定数Ｋｕ_２１，Ｋｕ_２２、膜厚ｔ_２１，ｔ_２２の大きさは、それぞれ、Ｍｓ_２１＝Ｍｓ_２２＝１０００（ｅｍｕ／ｃｍ^３）、Ｋｕ_２１＝Ｋｕ_２２＝２０×１０^６（ｅｒｇ／ｃｍ^３）とする。この場合に、記憶層２０にかかる参照層１６，２４からの漏れ磁界の膜面垂直成分Ｈｚを打ち消すための強磁性層１２、２８の最適な膜厚ｔ_２１およびｔ_２２は等しく、ｔ_２１＝ｔ_２２＝１９．８０ｎｍである。

以上の解析結果は、強磁性層１２、非磁性層１４、参照層１６、非磁性層１８、記憶層２０が一つのＭＴＪ素子を構成し、記憶層２０、非磁性層２２、参照層２４、非磁性層２６、強磁性層２８が他の一つのＭＴＪ素子を構成している場合と同じ結果となっている。このため、記憶層２０にかかる漏れ磁界の膜面垂直成分Ｈｚを打ち消すためには、第１実施形態と同様に、参照層１６の膜厚ｔ_１１（５ｎｍ≦ｔ_１１≦７ｎｍ）に対して強磁性層１２の膜厚ｔ_２１は、最低でも１．５倍以上２．８倍以下必要であり、参照層２４の膜厚ｔ_１２（５ｎｍ≦ｔ_１２≦７ｎｍ）に対して強磁性層２８の膜厚ｔ_２２は、最低でも１．５倍以上２．８倍以下必要となる。

また、参照層１６，２４の飽和磁化をそれぞれＭｓ_１１，Ｍｓ_１２、膜厚をｔ_１１，ｔ_１２とし、強磁性層１２，２８の飽和磁化をそれぞれＭｓ_２１，Ｍｓ_２２、膜厚をそれぞれｔ_２１，ｔ_２２とするとき、
２．０≦（Ｍｓ_２１×ｔ_２１）／（Ｍｓ_１１×ｔ_１１）≦３．８、および
２．０≦（Ｍｓ_２２×ｔ_２２）／（Ｍｓ_１２×ｔ_１２）≦３．８
の関係を更に満たすことが好ましい。

また、記憶層２０にかかる漏れ磁界の膜面垂直成分Ｈｚを打ち消すためには、参照層１６のキュリー温度をＴ_１、強磁性層１２のキュリー温度をＴ_２、参照層２４のキュリー温度をＴ_３、強磁性層２８のキュリー温度をＴ_４とするとき、
Ｔ_１＜Ｔ_２、および
Ｔ_３＜Ｔ_４
の関係を更に満たしていてもよい。

上記の条件を満たせば、記憶層２０にかかる漏れ磁界の膜面垂直成分Ｈｚを打ち消すことができる。

（第３実施形態）
次に、本発明の第３実施形態による磁気メモリ（ＭＲＡＭ）について図８乃至図９を参照して説明する。

本実施形態のＭＲＡＭの回路図を図８に示す。本実施形態のＭＲＡＭは、第１実施形態或いは第２実施形態のＭＴＪ素子１をメモリセルの記憶素子として用いている。このＭＲＡＭは、マトリクス状に配列された複数のメモリセルＭＣを有するメモリセルアレイ３０を備えている。メモリセルアレイ３０には、それぞれが列（カラム）方向に延在するように、複数のビット線対ＢＬ、／ＢＬが配設されている。また、メモリセルアレイ３０には、それぞれが行（ロウ）方向に延在するように、複数のワード線ＷＬが配設されている。

ビット線ＢＬとワード線ＷＬとの交差部分には、メモリセルＭＣが配置されている。各メモリセルＭＣは、ＭＴＪ素子１、及びｎチャネルＭＯＳトランジスタからなる選択トランジスタ３１を備えている。ＭＴＪ素子１の一端は、ビット線ＢＬに接続されている。ＭＴＪ素子１０の他端は、選択トランジスタ３１のドレイン端子に接続されている。選択トランジスタ３１のゲート端子は、ワード線ＷＬに接続されている。選択トランジスタ３１のソース端子は、ビット線／ＢＬに接続されている。

ワード線ＷＬには、ロウデコーダ３２が接続されている。ビット線対ＢＬ、／ＢＬには、書き込み回路３４及び読み出し回路３５が接続されている。書き込み回路３４及び読み出し回路３５には、カラムデコーダ３３が接続されている。各メモリセルＭＣは、ロウデコーダ３２及びカラムデコーダ３３により選択される。

メモリセルＭＣへのデータの書き込みは、以下のように行われる。先ず、データ書き込みを行うメモリセルＭＣを選択するために、このメモリセルＭＣに接続されたワード線ＷＬが活性化される。これにより、選択トランジスタ３１がオン状態となる。

ここで、ＭＴＪ素子１には、書き込みデータに応じて、双方向の書き込み電流Ｉｗが供給される。具体的には、ＭＴＪ素子１に、図８において左から右へ書き込み電流Ｉｗを供給する場合、書き込み回路３４は、ビット線ＢＬに正の電圧を印加し、ビット線／ＢＬに接地電圧を印加する。また、ＭＴＪ素子１に、図８において右から左へ書き込み電流Ｉｗを供給する場合、書き込み回路３４は、ビット線／ＢＬに正の電圧を印加し、ビット線ＢＬに接地電圧を印加する。このようにして、メモリセルＭＣにデータ“０”、或いはデータ“１”を書き込むことができる。

次に、メモリセルＭＣからのデータ読み出しは、以下のように行われる。まず、データ読み出しを行うメモリセルＭＣを選択するために、このメモリセルＭＣに接続されたワード線ＷＬが活性化される。これにより、選択されたメモリセルＭＣの選択トランジスタ３１がオン状態となる。読み出し回路３５は、ＭＴＪ素子１に、例えば図８において右から左へ流れる読み出し電流Ｉｒを供給する。そして、読み出し回路３５は、この読み出し電流Ｉｒに基づいて、ＭＴＪ素子１の抵抗値を検出する。このようにして、ＭＴＪ素子１に記憶されたデータを読み出すことができる。

次に、ＭＲＡＭの構造について説明する。図９は、１個のメモリセルＭＣを中心に示したＭＲＡＭの構成を示す断面図である。

ｐ型半導体基板４０の表面領域には、素子分離絶縁層４１が設けられ、この素子分離絶縁層４１が設けられていない半導体基板４０の表面領域が素子を形成する素子領域（active area）となる。素子分離絶縁層４１は、例えばＳＴＩ（Shallow Trench Isolation）により構成される。ＳＴＩとしては、例えば酸化シリコンが用いられる。

半導体基板４０の素子領域に選択トランジスタ３１が形成される。この選択トランジスタ３１は、互いに離間したソース領域３２ａ及びドレイン領域３２ｂが設けられている。このソース領域３２ａ及びドレイン領域３２ｂはそれぞれ、半導体基板４０内に高濃度のＮ^＋型不純物を導入して形成されたｎ^＋型拡散領域から構成される。ソース領域３２ａ及びドレイン領域３２ｂ間のチャネル３３となる半導体基板４０の領域上には、ゲート絶縁膜３４が形成され、このゲート絶縁膜３４上にゲート電極３５が設けられている。ゲート電極３５は、ワード線ＷＬとして機能する。

ソース領域３２ａ上には、コンタクト４２を介して配線層４３が設けられている。配線層４３は、ビット線／ＢＬとして機能する。ドレイン領域３２ｂ上には、コンタクト４４を介して引き出し配線４５が設けられている。引き出し配線４５上には、下部電極３６と、上部電極３７に挟まれたＭＴＪ素子１が設けられている。上部電極３７上には、配線層４７が設けられている。配線層４７は、ビット線ＢＬとして機能する。また、半導体基板４０と配線層４７との間は、例えば酸化シリコンからなる層間絶縁層４６で満たされている。

以上詳述したように本実施形態によれば、第１実施形態或いは第２実施形態のＭＴＪ素子１を用いてＭＲＡＭを構成することができる。なお、ＭＴＪ素子１は、スピン注入型の磁気メモリの他、磁壁移動型の磁気メモリにも使用することが可能である。

次に、上記実施形態の垂直磁化を有する参照層および垂直磁化を有する強磁性層に用いられる磁性材料について説明する。

本実施形態のＭＴＪ素子に用いられる垂直磁化膜としては、Ｆｅ（鉄）、Ｃｏ（コバルト）、Ｎｉ（ニッケル）及びＭｎ（マンガン）のうち少なくとも１種類以上と、Ｐｔ（白金）、Ｐｄ（パラジウム）、Ｉｒ（イリジウム）、Ｒｈ（ロジウム）、Ｏｓ（オスミウム）、Ａｕ（金）、Ａｇ（銀）、Ｃｕ（銅）及びＣｒ（クロム）のうち少なくとも１種類以上とを含むことを基本とする。さらには、飽和磁化の調整、結晶磁気異方性エネルギーの制御、結晶粒径及び結晶粒間結合の調整をするために、Ｂ（ホウ素）、Ｃ（炭素）、Ｓｉ（シリコン）、Ａｌ（アルミニウム）、Ｍｇ（マグネシウム）、Ｔａ（タンタル）、Ｚｒ（ジルコニウム）、Ｔｉ（チタン）、Ｈｆ（ハフニウム）、Ｙ（イットリウム）及び希土類元素から選ばれる少なくとも１種類以上の元素を添加してもよい。

Ｃｏを主成分とする材料として、具体的には、ＨＣＰ（Hexagonal Closest Packing）構造を有するＣｏ−Ｃｒ−Ｐｔ合金、Ｃｏ−Ｃｒ−Ｔａ合金、及び、Ｃｏ−Ｃｒ−Ｐｔ−Ｔａ合金などがあげられる。これらは、各元素の組成を調整することにより、１×１０^５以上１×１０^７ｅｒｇ／ｃｃ未満の範囲内で結晶磁気異方性エネルギーを調整することが可能である。ここで、記号「−」は合金を表す。

Ｃｏ−Ｐｔ合金は、Ｃｏ_５０Ｐｔ_５０（ａｔ（原子）％）付近の組成域において、Ｌ１_０−ＣｏＰｔ規則合金を形成する。この規則合金は、ＦＣＴ（Face-Centered Tetragonal）構造を有する。非磁性層としてＭｇＯ（１００）を用いる場合、（００１）面配向したＦＣＴ−ＣｏＰｔ規則合金は、非磁性層との界面ミスフィットも小さくできるので好ましい。

Ｆｅを主成分とする材料として、具体的には、Ｆｅ−Ｐｔ合金、或いは、Ｆｅ−Ｐｄ合金があげられる。中でも、Ｆｅ−Ｐｔ合金は、組成がＦｅ_５０Ｐｔ_５０（ａｔ％）において規則化し、ＦＣＴ構造を基本構造とするＬ１_０構造を有する。これにより、１×１０^７ｅｒｇ／ｃｃ以上の大きな結晶磁気異方性エネルギーを発現することができる。

Ｆｅ_５０Ｐｔ_５０合金は、規則化する前は、ＦＣＣ（Face-Centered Cubic）構造を有する。この場合の結晶磁気異方性エネルギーは、１×１０^６ｅｒｇ／ｃｃ程度である。従って、アニール温度、組成の調整、積層構成による規則度の制御、及び、添加物の添加により、５×１０^５ｅｒｇ／ｃｃ以上５×１０^８ｅｒｇ／ｃｃ以下の範囲内で結晶磁気異方性エネルギーを調整することができる。

具体的には、Ｆｅ−Ｐｔ合金にＣｕ或いはＶ（バナジウム）を添加することで、Ｆｅ−Ｐｔ合金の飽和磁化（Ｍｓ）及び結晶磁気異方性エネルギー（Ｋｕ）を制御することが可能である。また、Ｖに関しては、スピン注入磁化反転において重要なダンピング定数（磁化制動定数）を下げる効果があり、反転電流を低減する効果がある。

規則化したＦｅ−Ｐｔ合金はＦＣＴ構造を有し、規則化する前はＦＣＣ構造を有する。従って、ＭｇＯ（１００）とは非常に整合性がよい。具体的には、ＭｇＯ（１００）面上に（１００）面配向したＢＣＣ（Body-Centered Cubic）−Ｆｅを成長させ、その上にＰｔ（１００）を積層することで、ＭｇＯ（１００）上に（１００）面優先配向成長したＦｅ−Ｐｔ規則合金を形成することが可能である。また、Ｆｅ−Ｐｔ規則合金とＭｇＯ（１００）との間にＢＣＣ−Ｃｒを形成すると、さらにＦｅ−Ｐｔ規則合金の（１００）面配向が優先的となり望ましい。

また、Ｆｅ−Ｐｔ規則合金を形成する場合、[Ｆｅ／Ｐｔ]ｎ（ｎは整数）の多層構造を形成すると理想的な規則に近いＦｅ−Ｐｔ規則合金を形成できる。この場合、Ｆｅ及びＰｔの膜厚は、０．１ｎｍ以上１ｎｍ以下となるように設定されることが望ましい。これは、均一な組成状態を作り出すためには必須であり、それにより、Ｆｅ−Ｐｔ合金の規則化の場合、ＦＣＣ構造からＦＣＴ構造へのマルテンサイト変態（martensitic transformation）を伴うため、この変態が促進されるので重要である。

また、Ｆｅ−Ｐｔ合金の規則化温度は５００度以上と高く、耐熱性に優れている。この点は、後工程でのアニール処理に対する耐性があることとなり、非常に好ましい。また、ＣｕやＶなどの添加元素により、その規則化温度を低下させることが可能である。

さらに、上記実施形態のＭＴＪ素子に用いられる垂直磁化膜としては、金属磁性相と絶縁相との混晶からなる強磁性体を用いてもよい。この場合、金属磁性相は、Ｆｅ、Ｃｏ、Ｎｉ及びＭｎのうち少なくとも１種類以上と、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｈ、Ｏｓ、Ａｕ、Ａｇ、Ｃｕ、Ｃｒ、Ｔａ及び希土類元素のうち少なくとも１種類以上を含む強磁性体から構成される。絶縁相は、Ｂ、Ｃ、Ｓｉ、Ａｌ、Ｍｇ、Ｔａ、Ｃｒ、Ｚｒ、Ｔｉ、Ｈｆ、Ｙ及び希土類元素から選ばれる少なくとも１種類以上の元素を含む酸化物、窒化物、及び、酸窒化物から構成される。

金属磁性相と絶縁相との混晶からなる強磁性体は、導電性を有する金属磁性体部と非導電性の絶縁体部に分離しているため、金属磁性体部に電流が集中して通電面積が小さくなり、局所的な電流密度が上昇する。これにより、実質的に必要となる反転電流が小さくなる効果を有する。

このような効果を得るためには、結晶性を制御する必要がある。２相分離構造としては、グラニュラー（結晶粒分散）型構造、アイランド（島状）型構造、及び、コラムナー（柱状）型構造がある。コラムナー型構造の場合は、磁性層中で金属磁性体部が上下に貫通しているので、電流狭窄効果が得られやすい。グラニュラー型構造及びアイランド型構造の場合は、電流はもっともトンネル障壁が小さいパスを通電することとなるので、コラムナー型構造と同様に電流狭窄効果が得られる。

その他、上記実施形態のＭＴＪ素子に用いられる垂直磁化膜としては、Ｍｎ系強磁性合金、或いはＣｒ系強磁性合金があげられる。Ｍｎ系強磁性合金としては、Ｍｎ−Ａｌ合金、Ｍｎ−Ａｕ合金、Ｍｎ−Ｚｎ合金、Ｍｎ−Ｇａ合金、Ｍｎ−Ｉｒ合金、及び、Ｍｎ−Ｐｔ_３合金などがあり、これらは、規則格子を有する特徴がある。また、Ｃｒ系強磁性合金としては、Ｃｒ−Ｐｔ_３合金などがあげられる。これも、規則格子を有する。

第１実施形態による磁気抵抗効果素子の断面図。 第１実施形態の磁気抵抗効果素子における最適な膜厚を示す断面図。 漏れ磁界の膜面垂直成分を打ち消す条件を満たす場合のＭ−Ｈループを示す図。 漏れ磁界の膜面垂直成分を打ち消す条件を満たす場合における、強磁性層の膜厚と、参照層の膜厚との関係を示す図。 漏れ磁界の膜面垂直成分を打ち消す条件を満たす場合における、強磁性層および参照層に関する非磁性層の膜厚依存性を示す図。 第２実施形態による磁気抵抗効果素子の断面図。 第２実施形態の磁気抵抗効果素子における最適な膜厚を示す断面図。 第３実施形態の磁気メモリを示す回路図。 第３実施形態の磁気メモリにおけるメモリセルを示す断面図。

符号の説明

１ ＭＴＪ素子
２ 記憶層
４ 非磁性層
６ 参照層
８ 非磁性層
１０ 強磁性層
２０ ＭＴＪ素子
２２ 強磁性層
２４ 非磁性層
２６ 参照層
２８ 非磁性層
３０ メモリセルアレイ
３２ 非磁性層
３４ 参照層
３６ 非磁性層
３８ 強磁性層

Claims (10)

1. 膜面に垂直方向の磁気異方性を有する強磁性層と、
   前記強磁性層上に設けられた第１の非磁性層と、
   前記第１の非磁性層上に設けられ、かつ膜面に垂直方向の磁気異方性を有するとともに前記強磁性層の磁化の向きと反平行の磁化を有し、かつ前記強磁性層の積層方向の膜厚の１／２．８以上１／１．５以下の膜厚を有する参照層と、
   前記参照層上に設けられた第２の非磁性層と、
   前記第２の非磁性層上に設けられ、膜面に垂直方向の磁気異方性を有しスピン偏極した電子の作用により磁化の方向が変化する記憶層と、
   を備え、
   前記第１の非磁性層は、１ｎｍ以上５ｎｍ以下の膜厚を有し、
   前記強磁性層は、前記記憶層に印加される漏れ磁界の膜面垂直成分を打ち消すことを特徴とする磁気抵抗効果素子。
2. 膜面に垂直方向の磁気異方性を有しスピン偏極した電子の作用により磁化の方向が変化する記憶層と、
   前記記憶層上に設けられた第１の非磁性層と、
   前記第１の非磁性層上に設けられ、膜面に垂直方向の磁気異方性を有する参照層と、
   前記参照層上に設けられた第２の非磁性層と、
   前記第２の非磁性層上に設けられ、膜面に垂直方向の磁気異方性を有するとともに前記参照層の磁化の向きと反平行の磁化を有し、かつ前記参照層の積層方向の膜厚の１．５倍以上２．８倍以下の膜厚を有する強磁性層と、
   を備え、
   前記第２の非磁性層は、１ｎｍ以上５ｎｍ以下の膜厚を有し、
   前記強磁性層は、前記記憶層に印加される漏れ磁界の膜面垂直成分を打ち消すことを特徴とする磁気抵抗効果素子。
3. 前記参照層の飽和磁化をＭｓ_１、膜厚をｔ_１とし、前記強磁性層の飽和磁化をＭｓ_２、膜厚をｔ_２とするとき、
   ２．０≦（Ｍｓ_２×ｔ_２）／（Ｍｓ_１×ｔ_１）≦３．８の関係を満たすことを特徴とする請求項１または２記載の磁気抵抗効果素子。
4. 前記参照層のキュリー温度をＴ_１、前記強磁性層のキュリー温度をＴ_２とするとき、
   Ｔ_１＜Ｔ_２
   の関係を満たすことを特徴とする請求項１乃至３のいずれかに記載の磁気抵抗効果素子。
5. 膜面に垂直方向の磁気異方性を有する第１の強磁性層と、
   前記第１の強磁性層上に設けられた第１の非磁性層と、
   前記第１の非磁性層上に設けられ、膜面に垂直方向の磁気異方性を有するとともに前記第１の強磁性層の磁化の向きと反平行の磁化を有し、かつ前記第１の強磁性層の積層方向の膜厚の１／２．８以上１／１．５以下の膜厚を有する第１の参照層と、
   前記第１の参照層上に設けられた第２の非磁性層と、
   前記第２の非磁性層上に設けられ、かつ膜面に垂直方向の磁気異方性を有しスピン偏極した電子の作用により磁化の方向が変化する記憶層と、
   前記記憶層上に設けられた第３の非磁性層と、
   前記第３の非磁性層上に設けられ、膜面に垂直方向の磁気異方性を有するとともに前記第１の参照層の磁化の向きと反平行の磁化を有する第２の参照層と、
   前記第２の参照層上に設けられた第４の非磁性層と、
   前記第４の非磁性層上に設けられ、膜面に垂直方向の磁気異方性を有するとともに前記第２の参照層の磁化の向きと反平行の磁化を有し、かつ前記第２の参照層の積層方向の膜厚の１．５倍以上２．８倍以下の膜厚を有する第２の強磁性層と、
   を備え、
   前記第１および第４の非磁性層はそれぞれ、１ｎｍ以上５ｎｍ以下の膜厚を有し、
   前記第１および第２の強磁性層は、前記記憶層に印加される漏れ磁界の膜面垂直成分を打ち消すことを特徴とする磁気抵抗効果素子。
6. 前記第１および第２の参照層の飽和磁化をそれぞれＭｓ_１１，Ｍｓ_１２、膜厚をそれぞれｔ_１１，ｔ_１２とし、前記第１および第２の強磁性層の飽和磁化をそれぞれＭｓ_２１，Ｍｓ_２２、膜厚をそれぞれｔ_２１，ｔ_２２とするとき、
   ２．０≦（Ｍｓ_２１×ｔ_２１）／（Ｍｓ_１１×ｔ_１１）≦３．８、および
   ２．０≦（Ｍｓ_２２×ｔ_２２）／（Ｍｓ_１２×ｔ_１２）≦３．８
   の関係を満たすことを特徴とする請求項５記載の磁気抵抗効果素子。
7. 前記第１の参照層のキュリー温度をＴ_１、前記第１の強磁性層のキュリー温度をＴ_２、前記第２の参照層のキュリー温度をＴ_３、前記第２の強磁性層のキュリー温度をＴ_４とするとき、
   Ｔ_１＜Ｔ_２、および
   Ｔ_３＜Ｔ_４
   の関係を満たすことを特徴とする請求項５または６記載の磁気抵抗効果素子。
8. 請求項１乃至７のいずれかに記載の磁気抵抗素子と、前記磁気抵抗素子に対して通電を行う第１及び第２の電極と、を含むメモリセルを備えていることを特徴とする磁気メモリ。
9. 前記第１の電極に電気的に接続された第１の配線と、
   前記第２の電極に電気的に接続された第２の配線と、
   前記第１の配線及び前記第２の配線に電気的に接続され、かつ前記磁気抵抗素子に双方向に電流を供給する書き込み回路と、
   をさらに具備することを特徴とする請求項８記載の磁気メモリ。
10. 前記磁気抵抗素子の前記第２の電極と前記第２の配線との間に接続される選択トランジスタと、
    前記選択トランジスタのオン／オフを制御する第３の配線と、
    をさらに備えていることを特徴とする請求項９記載の磁気メモリ。

Images