KR101002503B1 - 자기 저항 소자 및 자기 메모리 - Google Patents

자기 저항 소자 및 자기 메모리 Download PDF

Info

Publication number
KR101002503B1
KR101002503B1 KR1020080092664A KR20080092664A KR101002503B1 KR 101002503 B1 KR101002503 B1 KR 101002503B1 KR 1020080092664 A KR1020080092664 A KR 1020080092664A KR 20080092664 A KR20080092664 A KR 20080092664A KR 101002503 B1 KR101002503 B1 KR 101002503B1
Authority
KR
South Korea
Prior art keywords
layer
magnetic
base layer
magnetoresistive element
magnetization
Prior art date
Application number
KR1020080092664A
Other languages
English (en)
Other versions
KR20090031994A (ko
Inventor
도시히꼬 나가세
마사또시 요시까와
에이지 기따가와
가쯔야 니시야마
다다오미 다이보우
다쯔야 기시
히로아끼 요다
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR20090031994A publication Critical patent/KR20090031994A/ko
Application granted granted Critical
Publication of KR101002503B1 publication Critical patent/KR101002503B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5607—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using magnetic storage elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/08—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers
    • H01F10/10—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition
    • H01F10/12—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition being metals or alloys
    • H01F10/123—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition being metals or alloys having a L10 crystallographic structure, e.g. [Co,Fe][Pt,Pd] thin films
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3286—Spin-exchange coupled multilayers having at least one layer with perpendicular magnetic anisotropy
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Thin Magnetic Films (AREA)

Abstract

자기 저항 소자(10)는, NaCl 구조를 갖고, 또한 (001)면에 배향하는 질화물로 구성되는 기초층(23)과, 상기 기초층(23) 위에 형성되고, 또한 막면에 수직 방향의 자기 이방성을 갖고, 또한 L10 구조를 갖고, 또한 (001)면에 배향하는 강자성 합금으로 구성되는 제1 자성층(14)과, 상기 제1 자성층(14) 위에 형성된 비자성층(16)과, 상기 비자성층(16) 위에 형성되고, 또한 막면에 수직 방향의 자기 이방성을 갖는 제2 자성층(17)을 포함하는 것이다.
자기 저항 소자, 자화 방향, 기초층, 자성층, 비자성층, 질화물, 자화 메모리, 기입 회로

Description

자기 저항 소자 및 자기 메모리 {MAGNETORESISTIVE ELEMENT AND MAGNETIC MEMORY}
<관련 기술>
본 출원은 일본 특허 출원 제2007-250283호(2007년 9월 26일)에 기초한 것으로서, 그 우선권을 주장하며, 그 전체 내용이 본 명세서에서 참조로서 인용된다.
본 발명은, 자기 저항 소자 「magnetoresistive element」및 자기 메모리 「magnetic memory」에 관한 것으로, 예를 들면, 쌍방향으로 전류를 공급함으로써 정보를 기록하는 것이 가능한 자기 저항 소자 및 그것을 이용한 자기 메모리에 관한 것이다.
자기 저항(Magnetoresistive) 효과는, 자기 기억 장치인 하드 디스크 드라이브(HDD: Hard Disk Drive)에 응용되어, 현재, 실용화되어 있다. HDD에 탑재되는 자기 헤드는, GMR(Giant Magnetoresistive) 효과, 혹은 TMR(Tunneling Magnetoresistive) 효과가 응용되며, 이들은 모두 2개의 자성층의 자화 방향이 서로 각도를 이룸으로써 일어나는 저항 변화를 이용하여, 자기 매체로부터의 자장을 검출한다.
최근, GMR 소자 혹은 TMR 소자를 이용하여 자기 랜덤 액세스 메모리(MRAM: Magnetic Random Access Memory)를 실현하기 위해, 다양한 기술이 제안되어 있다. 그 일례로서, MTJ(Magnetic Tunnel Junction) 소자의 자화 상태에 따라 "1", "0" 정보를 기록하고, TMR 효과에 의한 저항 변화에 의해 이 정보를 판독하는 형식을 들 수 있다. 이 형식의 MRAM에서도, 실용화를 향하여 수많은 기술이 제안되어 있다. 예를 들면, 전류에 의해 발생하는 자장을 이용하여, 자성층의 자화의 방향을 반전시키는 자장 기입 방식이 있다. 전류에 의해 발생하는 자장은, 당연히, 전류가 크면 큰 자장을 발생할 수 있지만, 미세화가 진행될수록 배선에 흘릴 수 있는 전류도 제한된다. 배선과 자성층의 거리를 가까이 하거나, 혹은 발생하는 자장을 집중시키는 요크 구조를 이용하면, 전류에 의해 발생하는 자장의 효율이 향상되고, 자성층의 자화를 반전시키기 위해 필요한 전류값을 저감하는 것은 가능하다. 그러나, 미세화에 의해 자성층의 자화 반전에 필요한 자장이 증대하기 때문에, 저전류화와 미세화의 양립이 매우 어렵다.
미세화에 의해 자성층의 자화 반전에 필요한 자장이 증대하는 것은, 열 요란에 이겨낼 만큼의 자기 에너지를 필요로 하기 때문이다. 자기 에너지를 크게 하기 위해서는, 자기 이방성 에너지 밀도와 자성층의 체적 중 어느 하나를 크게 하면 되지만, 미세화에 의해 체적이 감소하게 되므로, 형상 자기 이방성 에너지 혹은 결정 자기 이방성 에너지를 크게 하는, 즉, 자기 이방성 에너지 밀도를 크게 하는 것이 일반적이다. 그러나, 전술한 바와 같이 자성층이 갖는 자기 에너지의 증대는 반전 자장을 증대시키기 때문에, 저전류화와 미세화를 양립하는 것은 매우 곤란하다.
최근, 스핀 편극 전류에 의한 자화 반전이 이론적으로 예상되고, 실험으로도 확인되게 되어, 스핀 편극 전류를 이용한 MRAM이 제안되어 있다. 이 방식에 따르면, 자성층에 스핀 편극 전류를 흘리는 것만으로 자성층의 자화 반전을 실현할 수 있고, 자성층의 체적이 작으면 주입하는 스핀 편극 전자도 적게 끝나므로, 미세화, 저전류화를 양립할 수 있으리라 기대되고 있다. 또한, 전류에 의해 발생하는 자장을 이용하지 않기 때문에, 자장을 증가시키는 요크 구조도 필요하지 않아, 셀 면적을 축소할 수 있다고 하는 이점을 갖는다. 그러나, 당연한 것이지만 스핀 편극 전류에서의 자화 반전 방식에서도, 열 요란의 문제는 미세화에 수반하여 현재화된다.
전술한 바와 같이, 열 요란 내성을 확보하기 위해서는, 자기 이방성 에너지 밀도를 증가시킬 필요가 있다. 지금까지 주로 검토되고 있는 면내 자화형의 구성에서는, 형상 자기 이방성을 이용하는 것이 일반적이다. 이 경우, 형상을 이용하여 자기 이방성을 확보하고 있기 때문에, 반전 전류는 형상에 민감하게 되며, 미세화에 수반하여 반전 전류 변동이 증가하는 것이 문제로 된다. 형상 자기 이방성을 이용하여 자기 이방성 에너지 밀도를 증가시키기 위해서는, MTJ 소자의 어스펙트비를 크게 하거나, 자성층의 막 두께를 증가하거나, 자성층의 포화 자화를 증가하는 것이 생각된다.
MTJ 소자의 어스펙트비의 증대는, 셀 면적을 증대시켜, 대용량화에 적합하지 않다. 자성체의 막 두께, 포화 자화의 증가는, 스핀 편극 전류에 의한 자화 반전에 필요한 전류값을 증가시키는 결과로 되어, 바람직하지 않다. 면내 자화형의 구성에서 형상 자기 이방성이 아니라, 결정 자기 이방성을 이용하는 경우, 큰 결정 자기 이방성 에너지 밀도를 갖는 재료(예를 들면, 하드디스크 매체에서 이용되고 있는 Co-Cr 합금 재료)를 이용한 경우, 결정축이 면내에 크게 분산하게 되므로, MR(Magnetoresistive)이 저하하거나, 혹은 인코히런트한 세차 운동이 유발되어, 결과로서 반전 전류가 증가하게 된다.
이에 대하여, 수직 자화형의 구성에서 결정 자기 이방성을 이용하는 경우, 면내 자화형에서 과제이었던 결정축의 분산을 억제할 수 있다. 예를 들면, 전술한 Co-Cr 합금 재료의 결정 구조는 육방정 구조이며, c축을 용이축으로 한 일축의 결정 자기 이방성을 갖기 때문에, 결정 방위를 c축이 막면의 수직 방향과 평행하게 되도록 제어하면 된다. 면내 자화형의 경우, c축을 막면 내에서 일축으로 일치시킬 필요가 있으며, 각 결정립의 막면 내의 회전이 결정축의 회전으로 되어 일축 방향을 분산시키게 된다. 수직 자화형의 경우, c축은 막면에 수직 방향으로 있기 때문에, 각 결정립이 막면 내에 회전하여도, c축은 수직 방향을 유지한 채로 분산하지 않는다. 마찬가지로, 정방정 구조에서도 c축을 수직 방향으로 제어함으로써, 수직 자화형의 MTJ 구성을 실현하는 것이 가능하게 된다. 정방정 구조의 자성 재료는, 예를 들면, L10형의 결정 구조를 갖는 Fe-Pt 규칙 합금, Fe-Pd 규칙 합금, Co-Pt 규칙 합금, Fe-Co-Pt 규칙 합금, Fe-Ni-Pt 규칙 합금, 혹은 Fe-Ni-Pd 규칙 합금 등을 들 수 있다. 결정 자기 이방성을 이용하여 수직 자화형의 MTJ 구성을 실현하는 경우에는, MTJ 소자의 어스펙트비가 1로 되기 때문에, 미세화에도 적합하다.
MRAM의 대용량화에는, 높은 자기 저항비가 필요하다. 최근, 높은 자기 저항비를 나타내는 배리어 재료로서, MgO를 이용한 MTJ 소자의 보고가 다수 있으며, 높은 자기 저항비를 실현하기 위해서는 MgO의 (100)면이 배향되어 있는 것이 중시되고 있다. MgO는 NaCl형의 결정 구조를 가지며, 그 (100)면은, L10 구조의 (001)면과 격자 정합의 관점으로부터 바람직하다. 이 때문에, 수직 자화형의 MTJ 소자에서, L10형의 수직 자화막을 자성층으로서 이용하는 것은 자기 저항비의 관점으로부터 매우 유망하다고 할 수 있다.
그런데, L10 구조를 수직 자화막으로 하기 위해서는, 그 결정 배향성을 (001)면에 배향시키는 것이 필요해지기 때문에, 결정 배향성을 제어하기 위한 기초층이 필요하다. 스핀 편극 전류에 의한 자화 반전 방식의 경우, 배리어층에 전류가 흐르기 때문에, MTJ 소자의 저항을 낮게 억제할 필요가 있어, 저항이 높은 기초층을 사용하는 것은 바람직하지 않다. 또한, 높은 자기 저항비를 실현하기 위해서는, 자성층을 L10 구조로 규칙화시키기 위해 필요한 열 공정에서 생기는 확산의 영향이 현저하게 나타나는, 자기 저항비를 열화시키는 원소를 기초층의 재료로서 사용하는 것은 바람직하지 않다.
이상과 같이, 스핀 편극 전류에 의한 자화 반전을 수직 자화형의 MTJ 소자로 실현할 수 있으면, 기입 전류의 저감과 비트 정보의 열 요란 내성의 확보, 셀 면적의 축소를 동시에 만족하는 것이 가능하게 된다. 또한, MgO 배리어와 격자 정합의 관점으로부터 바람직한 L10 구조의 자성 재료를 이용한 MTJ 소자를 형성할 수 있으면, 높은 자기 저항비를 실현할 수 있다. 그런데, L10 구조의 자성 재료를 이용하여 MTJ 소자를 형성하고, 높은 자기 저항비를 실현한 보고예 및 구체적인 방법은 이제까지 제안되어 있지 않다.
본 발명의 과제는, 쌍방향으로 전류를 공급함으로써 정보를 기록하는 것이 가능한 자기 저항 소자 및 자기 메모리를 제공하는 데에 있다.
본 발명의 일 양태에 따른 자기 저항 소자는, NaCl 구조를 갖고, 또한 (001)면에 배향하는 질화물로 구성되는 제1 기초층과, 상기 제1 기초층 위에 형성되고, 또한 막면에 수직 방향의 자기 이방성을 갖고, 또한 L10 구조를 갖고, 또한 (001)면에 배향하는 강자성 합금으로 구성되는 제1 자성층과, 상기 제1 자성층 위에 형성된 제1 비자성층과, 상기 제1 비자성층 위에 형성되고, 또한 막면에 수직 방향의 자기 이방성을 갖는 제2 자성층을 구비한다.
본 발명의 일 양태에 따른 자기 메모리는, 상기 양태에 따른 자기 저항 소자와, 상기 자기 저항 소자를 사이에 두도록 형성되고, 또한 상기 자기 저항 소자에 대하여 통전을 행하는 제1 전극 및 제2 전극을 포함하는 메모리 셀을 구비한다.
이하, 본 발명의 실시 형태에 대하여 도면을 참조하여 설명한다. 또한, 이하의 설명에서, 동일한 기능 및 구성을 갖는 요소에 대해서는, 동일 부호를 붙이고, 중복 설명은 필요한 경우에만 행한다.
[제1 실시 형태]
[1] L10 구조를 갖는 강자성 합금의 기초층의 구성
L10의 호칭은, "Strukturebereichi" 표기에 따른 것으로, 이 구조의 대표적인 계에 의해 CuAu I형이라고도 불린다. 도 1에 도시한 바와 같이, L10 구조는, 2성분 이상의 합금에서 그들 성분 원소가 면심 입방 격자의 2개의 면심점(사이트 1)과, 남은 면심점 및 코너점(사이트 2)을 서로 다른 확률로 점유함으로써 형성된다. 사이트 1과 사이트 2의 수는 동등하며, 이 구조의 화학양론 조성은 50at%이며, 면심 입방의 고용체를 생성하는 다양한 합금에서, 그 대칭 조성 부근에서 L10 구조는 출현한다.
구성 원소가 격자점 상을 이러한 규칙적인 배열을 취함으로써, 기본 격자의 면심 입방 격자에서는 등가이었던 (002) 혹은 (110)면은, 각각 사이트 1만과 사이트 2만으로 이루어지는 2종류의 (001) 혹은 (110)면으로 구별되어, 구조의 대칭성은 저하한다. 그 결과, L10 구조의 X선이나 전자선의 회절상에서는, 면심 입방 격자에서는 금제인 (001) 혹은 (110)면의 초격자 반사가 면심 입방 격자의 기본 반사에 더하여 나타난다.
일반적으로, L10 구조에서는, [001] 방향의 격자 상수 c와, [100] 및 [010] 방향의 격자 상수 a는 동등하지 않다. 따라서, L10 구조를 갖는 강자성 합금은, 그 c축이 자화 용이축으로 된다. 막면에 대하여 수직 방향을 자화 용이축으로 하는 수직 자화막을 형성하기 위해서는, L10 구조의 결정 배향성을 (001)면이 배향하도록 제어할 필요가 있다.
예를 들면, L10 구조를 갖는 FePt의 경우, 「JCPDS(Joint Committee on Powder Diffraction Standards) 카드, 43-1359」에 따르면, (001)면의 강도는, (111)면으로부터의 회절 강도를 100으로 하면, 30이다. L10 구조를 갖는 CoPt의 경우, 「JCPDS 카드, 43-1358」에 따르면, (001)면의 강도는 36이다. 이들은 분말의 경우이기 때문에, 무배향의 형태의 강도비라고 생각하면, (001)면이 배향하는 경우에는, 적어도 (001)면의 강도가 이들의 강도 이상이면 된다. 실제로는, 막면에 대하여 수직 방향이 용이축이면, (001)면이 배향하고, 또한 규칙화되어 있기 때문에, X선 회절이나 전자선 회절로부터는 전술한 초격자 반사인 (001)면으로부터의 회절이 확인된다.
전술한 바와 같이, L10 구조를 갖는 수직 자화막으로 하기 위해서는, 그 결정 배향성을 (001)면을 배향시키는 것이 필요하게 되므로, 결정 배향성을 제어하기 위한 기초층이 필요하며, 자기 매체의 분야에서는 몇 가지의 보고가 이루어져 있다. 예를 들면, 비특허 문헌 1(IEEE Trans. Magn., vol. 41, 2005, pp.3331-3333, T. Maeda)에 따르면, L10 구조의 FePt의 기초층으로서, Pt 20nm/Cr 5nm/NiTa 25nm가 개시되어 있다. 또한, 적층막의 기재에서, "/"의 좌측이 상층, 우측이 하층을 나타내고 있다. 또한, 특허 문헌 1(일본 특허 공개 2001-189010호 공보)에는, NaCl 구조를 갖는 산화물, 질화물, 혹은 탄화물이 개시되고, 그들의 격자 상수가 3.52 내지 4.20Å로 규정되어 있다. 비특허 문헌 2(J. Magn. Magn. Mater., 193(1999) 85-88, T. Suzuki et al.)에 따르면, 기초층으로서 Cr 70nm/MgO 10nm가 개시되어 있다.
스핀 편극 전류에 의한 자화 반전 방식을 실현하는 적층 구조에는, 저항이 높은 기초층이나, 규칙화에 필요한 열 공정에서 생기는 확산에 의해, 포화 자화 혹은 자기 이방성 에너지 밀도 등의 자기 특성, 또는 배리어 저항 혹은 MR비 등의 전기 특성을 현저하게 열화시키는 원소를 함유하는 기초층을 이용하는 것은 바람직하지 않다. 이러한 관점으로부터, 전술한 공지 문헌의 기초층을 적용하는 것은 바람직하지 않다. 즉, 비특허 문헌 1에서는, 자기 저항(MR)비를 현저하게 감소시키는 Cr이 이용되고 있고, 또한, 비특허 문헌 2에서는, 저항이 높은 MgO가 10nm로 두껍게 형성되어 있다. 특허 문헌 1에서는, NaCl 구조를 갖는 재료가 다수 기재되어 있지만, 일반적으로 산화물은 저항이 높고, 또한, 질화물이나 탄화물에 대해서는 NaCl 구조를 갖는 재료를 (100)면에 배향시키는 구체적인 수단이 개시되어 있지 않다.
또한, 후술하겠지만, 본 실시 형태에 따른 NaCl 구조를 갖는 질화물의 격자 상수는 3.52Å 내지 4.20Å의 범위에 없어도 된다. 또한, 자기 저항 소자로서도 MgO 단결정 기판 위에 형성한 보고예가 몇 가지 존재하지만, MR비는 실온에서 수%로 낮다. 또한, 대용량의 MRAM을 생각하는 측면에서, MgO 단결정 기판을 이용하는 것은 매우 곤란하다.
[1-1] 기초층의 실시예
이러한 시점으로부터, 발명자들은, L10 구조를 갖는 자성층을 양호하게 형성하기 위한 기초층에 관하여 예의 연구를 행하였다. 도 2는, 본 실시 형태에 따른 기초층(13) 및 강자성 합금(14)을 함유하는 적층 구조를 도시하는 단면도이다.
도 2에 도시한 적층 구성은, 열 산화막을 갖는 Si 기판(11) 위에, 기초층(13)과의 밀착층(12)으로서 막 두께 5nm 정도의 Ta, 기초층(13) 위에 L10 구조의 강자성 합금(14)으로서 막 두께 10nm 정도의 FePtB, 보호층(18)으로서 막 두께 2nm 정도의 MgO를 순차적으로 형성한 구성이다.
본 발명의 실시예 1에서의 기초층(13)은, 기초층(21)으로서 막 두께 3nm 정도의 Co40Fe40B20, 기초층(22)으로서 막 두께 0.5nm 정도의 MgO, 기초층(23)으로서 막 두께 20nm 정도의 TiN, 기초층(24)으로서 막 두께 3nm 정도의 Pt를 순차적으로 형성한 구성이다.
본 발명의 실시예 2에서의 기초층(13)은, 기초층(21)으로서 막 두께 3nm 정도의 Co40Fe40B20, 기초층(22)은 없고, 기초층(23)으로서 막 두께 20nm 정도의 TiN, 기초층(24)으로서 막 두께 3nm 정도의 Pt를 순차적으로 형성한 구성이다.
비교예 1에서의 기초층(13)은, 비특허 문헌 1의 구성이며, 막 두께 20nm 정도의 NiTa, 막 두께 20nm 정도의 Cr, 막 두께 5nm 정도의 Pt를 순차적으로 형성한 구성이다. 즉, 이 비교예 1은, 기초층(21)으로서 NiTa, 기초층(22 및 23)으로서 Cr, 기초층(24)으로서 Pt를 순차적으로 형성한 구성이다. 비교예 2에서의 기초층(13)은, 기초층(21)으로서 막 두께 3nm 정도의 Co40Fe40B20, 기초층(22)으로서 막 두께 0.3nm 정도의 MgO, 기초층(23)은 없고, 기초층(24)으로서 막 두께 3nm 정도의 Pt를 순차적으로 형성한 구성이다.
실시예 1, 2 및 비교예 1, 2의 L10 구조의 강자성 합금(14)을 구성하는 FePtB는, 모두 400℃의 기판 가열을 행하면서 형성한다. 실시예 1, 2 및 비교예 1, 2의 자화 곡선(MH 루프)을 진동 시료형 자력계에 의해 측정한 결과를 도 3 내지 도 6에 각각 나타낸다. 도 3 내지 도 6에서, 횡축은 인가 자장(kOe), 종축은 자기 모멘트(emu/cm2)이다. 또한, 도 3 내지 도 6에 나타낸 어느 MH 루프에 있어서도, 실선이 막면의 수직 방향(perp.)에 자장을 인가한, 용이축 방향의 MH 루프이며, 파선이 막면의 면내 방향(in-plane)에 자장을 인가한, 곤란축 방향의 MH 루프이다.
비교예 1 이외는, 기초층(13) 중에 기초층(21)으로서 막 두께 3nm 정도의 Co40Fe40B20이 형성되어 있기 때문에, 자성 재료인 Co40Fe40B20의 MH 루프와, L10 구조의 강자성 합금(14)인 FePtB의 MH 루프가 겹친 MH 루프로 되어 있다. 이들을 고려하여 MH 루프를 고찰하면, 용이축 방향의 MH 루프와 곤란축 방향의 MH 루프에서, 각각 자장이 0인 자기 모멘트를 비교하면, 어느 구성에서도 용이축 방향의 MH 루프 의 자장 0에서의 자기 모멘트의 쪽이 크고, 막면의 수직 방향이 용이축인 수직 자화막이라고 할 수 있다. 곤란축 방향의 MH 루프를 보면, 실시예 1의 MH 루프가 가장 히스테리시스가 작고, 실시예 2, 비교예 2, 비교예 1의 순으로 히스테리시스가 현저하게 나타난다. 곤란축 방향의 MH 루프에 히스테리시스가 나타나는 경우, 용이축이 분산되어 있는 것이 하나의 원인이라고 생각된다.
실시예 1, 2 및 비교예 1, 2에서의 각각의 X선 회절 프로파일을 도 7에 나타낸다. 도 7에서, 횡축은 회절각 2θ(deg.), 종축은 회절 강도(intensity)(arb. unit)이다. 도 7에 도시한 바와 같이, 어느 프로파일도 L10 구조를 나타내는 규칙 격자선인 (001)면으로부터의 회절 피크가 검출되고, 또한, 기본 격자선인 (002)면으로부터의 회절 피크가 검출되고 있는 것 외에는, L10 구조에 기인하는 회절 피크는 검출되어 있지 않다. 즉, 어느 샘플도 (001)면이 배향되어 있다.
(001)면의 로킹 커브를 측정하고, 로킹 커브의 반값 전체 폭을 해석하면, 실시예 1, 2가 4∼5도, 비교예 1, 2가 10도 정도이다. 이들 결과로부터 실시예 1, 2는, 비교예 1, 2에 비하여, 결정 배향성이 양호하고, 자화 용이축의 분산이 작은 것을 알 수 있다. 또한, 실시예 1, 2에서 41도 부근에 회절 피크가 보여지지만, L10 구조를 갖는 강자성 합금(14)을 형성하지 않은 적층 구조의 X선 회절 프로파일을 미리 측정한 결과, 이것은 TiN(200)의 회절 피크인 것을 알 수 있었다. TiN(200)의 예상되는 회절 각도는 42도 근방으로, 격자 상수가 커진 TiN(200)이 형성되어 있다고 생각된다.
실시예 1, 2 및 비교예 1, 2의 투과 전자 현미경(TEM: Transmission Electron Microscope)상으로부터도 현저한 차를 확인할 수 있다. 실시예 1은, 비교예 1, 2와 비교하면, L10 구조의 강자성 합금(14)인 FePtB의 입자 성장이 비교예 1, 2보다도 진행되어 있고, FePtB의 결정립이 크다. 이것은, 도 7에 나타낸 X선 회절 프로파일에서 실시예 1의 회절 강도가 다른 것보다도 큰 것과 정합하고 있다. 비교예 2에서는, 기초층(22)의 MgO가 1층으로서는 확인되지 않으며, 기초층(13) 위에 형성된 L10 구조의 강자성 합금(14)인 FePtB의 표면이 거칠고, 평활성이 현저하게 열화되어 있다. 즉, 얇은 산화물층 위에 금속층을 직접 형성하는 경우에는, 평활성이 열화하는 것을 알 수 있다.
실시예 1, 2는, 질화물층(기초층(23)은 TiN) 위에 버퍼층으로서의 금속층(기초층(24)은 Pt)을 형성하고 있고, 또한, 비교예 1은, 기초층(21∼23)은 모두 금속층이다. 비교예 1은, 전술한 바와 같이 실시예 1에 비하여 L10 구조의 강자성 합금(14)인 FePtB의 결정립이 작고, 이 때문에 FePtB를 형성한 상태에서 짧은 주기의 주름이 보여진다. 평활성의 관점으로부터는, 짧은 주기의 주름도 터널 배리어층의 박막화를 곤란하게 한다.
실시예 1과 실시예 2를 비교하면, 기초층(21)의 Co40Fe40B20과 기초층(23)의 TiN 사이에 기초층(22)의 MgO를 형성하지 않은 실시예 2는, 기초층(21)인 Co40Fe40B20이 그 형성 후의 열 공정에 의해, 응집되어 있는 것을 알 수 있었다. 이것은, 기 초층(23)보다 상층을 형성하는 데 있어서, 표면 거칠기(러프니스)를 증가시켜, 평활성을 손상하는 요인으로 된다. MRAM을 실현하는 데 있어서, 규격화 저항 RA는 수십 Ω㎛2까지 저감할 필요가 있어, 즉 터널 배리어층의 막 두께는 1nm 정도로 박막화해야만 한다. 이 때문에, 터널 배리어층을 형성하기 전의 평활성은 매우 중요하게 되며, 기초층(22)이 형성된 쪽이 바람직하다. 단, 실시예 2의 기초층(13)을 이용하는 경우에는, 기초층(21)의 Co40Fe40B20이 응집하지 않도록, Co40Fe40B20 형성 후의 열 공정을 제어하면 된다.
또한, 실시예 1 및 비교예 2에서, 기초층(24)의 Pt를 형성하지 않은 구성을 비교하였다. 실시예 1에서 기초층(24)의 Pt가 없는 경우에는, 용이축 방향의 MH 루프에 의해, Pt가 존재하는 경우(실시예 1)에 비하여, FePtB의 보자력이 작다. 이것은, Pt가 없는 구성은, Pt가 존재하는 경우에 비하여, FePtB의 규칙화가 진행되어 있지 않은 것을 시사하는 결과이지만, 전술한 바와 같이 곤란축 방향의 MH 루프와의 비교로부터 (001)면이 배향된 L10 구조의 강자성 합금은 형성되어 있다.
한편, 비교예 2에서 기초층(24)의 Pt가 없는 경우에는, 얇은 산화물(MgO) 위에 금속층인 FePtB를 직접 형성하고 있기 때문에, 평활성도 나쁘고, 또한, (001)면의 배향성도 비교예 2보다도 더 나쁘다. 따라서, 얇은 MgO(산화물) 위에 FePtB를 형성하는 것보다도, TiN(질화물) 위에 FePtB를 형성한 쪽이, 평활성, (001)면의 배향성이 좋은 것을 알 수 있다.
이상으로부터, 기초층(13)에 NaCl 구조를 갖는 질화물을 이용함으로써, 결정 성, (001)면의 배향성, 평활성이 양호한 L10 구조의 강자성 합금(14)을 형성할 수 있다. 또한, 질화물의 배향성, 평활성을 제어하기 위해서는, 기초층(21)으로서 Co40Fe40B20과 같은 아몰퍼스층 혹은 미결정층, 및 기초층(22)으로서 NaCl 구조를 갖는 산화물층이 기초층(13) 내에 형성되어 있는 것이 바람직하다.
다음으로, 발명자들은 도 8과 같은 MTJ 구조에서 높은 MR비를 실현하는 기초층에 관하여 예의 연구를 행하였다. 도 8에 나타낸 MTJ 구조는, 열 산화막을 갖는 Si 기판(11) 위에, 기초층(13)과의 밀착층(12)으로서 막 두께 5nm 정도의 Ta, 기초층(13) 위에 L10 구조의 강자성 합금으로 구성되는 고정층(14)으로서 막 두께 10nm 정도의 FePtB, MR비를 증가시키는 계면층(15)으로서 막 두께 2nm 정도의 Co40Fe40B20, 터널 배리어층(16)으로서 막 두께 2nm 정도의 MgO, 기록층(17)으로서 막 두께 3nm 정도의 FePt, 보호층(18)으로서 막 두께 1nm 정도의 MgO를 순차적으로 형성한 구성이다.
고정층(14)의 FePtB는, 400℃의 기판 가열을 행하면서 형성한다. 또한, 기록층(17)의 FePt는, 막 두께 1.5nm 정도의 Fe와 막 두께 1.5nm 정도의 Pt를 순차적으로 형성하고, 보호층(18)의 MgO를 형성한 후, 400℃, 2시간의 진공 중 어닐링을 행하여, 규칙화시킨다.
본 발명의 실시예 3에서의 기초층(13)은, 기초층(21)으로서 막 두께 3nm 정도의 Co40Fe40B20, 기초층(22)으로서 막 두께 0.5nm 정도의 MgO, 기초층(23)으로서 막 두께 20nm 정도의 TiN, 기초층(24)으로서 막 두께 3nm 정도의 Pt를 순차적으로 형성한 구성이다.
본 발명의 실시예 4에서의 기초층(13)은, 기초층(21)으로서 막 두께 3nm 정도의 Co40Fe40B20, 기초층(22)은 없고, 기초층(23)으로서 막 두께 20nm 정도의 TiN, 기초층(24)으로서 막 두께 3nm 정도의 Pt를 순차적으로 형성한 구성이다.
비교예 3에서의 기초층(13)은, 비특허 문헌 1의 구성이며, 막 두께 20nm 정도의 NiTa, 막 두께 20nm 정도의 Cr, 막 두께 5nm 정도의 Pt를 순차적으로 형성한 구성이다. 즉, 이 비교예 3은, 기초층(21)으로서 NiTa, 기초층(22 및 23)으로서 Cr, 기초층(24)으로서 Pt를 순차적으로 형성한 구성이다.
실시예 3, 4, 및 비교예 3은 모두, 어닐링 처리 후에, 전극(19)으로서 막 두께 7nm 정도의 Ru를 형성한다. 실시예 3, 4, 및 비교예 3의 MH 루프를 도 9 내지 도 11에 각각 나타낸다. 도 9 내지 도 11에 도시한 바와 같이, 어느 것이나 명료한 보자력 차형의 루프를 확인할 수 있다.
이들의 규격화 저항 RA 및 MR비를 측정한 바, 실시예 3: RA=10kΩ㎛2, MR비=80%, 실시예 4: RA=10kΩ㎛2, MR비=80%, 비교예 3: RA=10kΩ㎛2, MR비=55%이었다. 비교예 3이 실시예 3, 4에 비하여 MR비가 작은 것은, 기판 가열 및 어닐링의 열 공정에 의해, Cr이 MgO 계면까지 확산해 왔기 때문이다. 즉, Cr이 존재하지 않는 실시예 3, 4에서는, MR비가 높은 MTJ 구조를 실현할 수 있는 것을 확인할 수 있다.
또한, 비교예 3은, 짧은 주기에서의 주름 때문에, 고정층(14)의 FePtB의 평 활성이 나쁜 것도 기인하고 있다. 실시예 3, 4는, 비교예 3에 비하여, 고정층(14)의 FePtB를 형성한 상태에서의 러프니스가 장주기이기 때문에, 계면층(15)의 Co40Fe40B20을 형성한 상태에서는 평활성이 향상된다. 이 때문에, 실시예 3, 4는, 높은 MR비를 실현할 수 있다.
실시예 3과 실시예 4를 비교하면, 실시예 4는 기초층(21)인 Co40Fe40B20이 그 형성 후의 열 공정에 의해 응집되어 있기 때문에, 실시예 3보다도 고정층(14)의 평활성이 열화되어 있지만, 터널 배리어층(16)의 MgO도 2nm 정도로 비교적 두껍기 때문에, 실시예 3과 마찬가지의 MR비를 실현할 수 있다. 그러나, 이 상태에서 터널 배리어층(16)의 막 두께를 얇게 하면, 실시예 3보다도 실시예 4의 쪽이 빠르게 MR비가 막 두께에 대하여 감소한다.
이상으로부터, 비교예 3의 기초 구성에서는, 기초를 구성하는 Cr의 확산에 의해, MR비가 열화하기 때문에, 실시예 3, 4에 의한 기초층의 쪽이 높은 MR비를 실현할 수 있다. 또한, 실시예 3, 4에서는, 고정층(14)의 FePtB의 평활성이 향상되기 때문에, 비교예 3에 비하여, 높은 MR비를 실현할 수 있다.
[1-2] 기초층(13)의 재료
기초층(13) 중, 기초층(23)으로서는, NaCl 구조를 갖는 질화물이 이용된다. NaCl 구조를 갖는 질화물은, 도전성을 갖고, 또한 결정성이 좋기 때문에, 기초층에 사용하는 재료로서는 적합하다.
기초층(23)으로서는, TiN 이외에, ZrN, NbN, VN 등을 들 수 있다. 이러한 질화물을 기초층(23)으로서 이용한 경우에도, 자기 특성 및 MR비 모두 상기 각 실시예와 마찬가지의 결과를 얻을 수 있다. ZrN , NbN, VN은, TiN과 마찬가지로, NaCl 구조를 갖는 질화물이다. NaCl 구조를 갖는 질화물은, 예를 들면, TiN과 같이 금속이 1원소가 아니라, Ti-Zr-N , Ti-Al-N과 같이 금속이 2원소이어도 된다. 또한, 기초층(23)은, Ti, Zr, Nb, V의 질화물 외에, Hf, Ta, Mo, W, B, Al, Ce 등의 질화물을 이용하여도 된다.
질화물은, 표준 생성 자유 에너지가 낮은 쪽이 안정적으로 질화물로서 존재할 수 있다고 할 수 있다. NaCl 구조를 갖는 대표적인 질화물의 500℃에서의 표준 생성 자유 에너지를 낮은 순으로 배열하면, ZrN, TiN, CeN, VN, CrN으로 된다(금속 데이터 북 p.90, 일본 금속 학회편). 질화물이 안정적으로 존재할 수 없으면, 질화물의 형성시 및 형성 후의 열 공정에 의해, 질화물을 구성하는 원소의 일부가 확산될 가능성이 있다. 이 때문에, 본 실시 형태에서 이용하는 질화물은, 그 표준 생성 에너지가 낮은 쪽이 바람직하며, 이러한 관점으로부터 ZrN, TiN, CeN이 보다 바람직하다.
또한, 대표적인 L10 구조인 FePt, FePd, CoPt의 a축의 격자 상수는 각각, 3.846Å, 3.86Å, 3.82Å이다. 전술한 NaCl 구조를 갖는 질화물 ZrN, TiN, CeN의 격자 상수는 각각, 4.537Å, 4.215Å, 5.02Å이며, 격자 상수의 관점으로부터는, TiN, ZrN, CeN의 순으로 바람직하다. 또한, 기초층(23)인 질화물의 막 두께는, 지나치게 두꺼우면 평활성이 나빠지고, 지나치게 얇으면 질화물로서 기능하지 않기 때문에, 3 내지 30nm의 범위에 있는 것이 바람직하다.
기초층(13) 중, 기초층(21)은, 평활성, 및 기초층(23)의 NaCl 구조를 갖는 산화물, 질화물의 결정성 및 배향성을 향상시킬 목적으로 아몰퍼스층 혹은 미결정층이 이용된다. 아몰퍼스 구조(혹은 미결정 구조)로 이루어지는 기초층(21)으로서는, 철(Fe), 코발트(Co), 및 니켈(Ni) 중 1개 이상의 원소와, 붕소(B), 니오븀(Nb), 실리콘(Si), 탄탈(Ta), 및 지르코늄(Zr) 중 1개 이상의 원소를 함유하는 금속을 들 수 있다. 미결정층이란, 입경 수nm(평균 입경 2~3nm)의 결정립으로 구성되는 박막이다.
구체적으로는, 상기 실시예에서 이용한 Co40Fe40B20 외에, Co80B20, Fe80Si10B10 등의 아몰퍼스층(혹은, 미결정층)을 들 수 있다. 또한, CoZrB, NiSiB, FeNiSiB, FeCoZrB 등도 바람직한 재료라고 할 수 있다. 이들 아몰퍼스층을 기초층(21)으로서 이용한 경우에도, 자기 특성 및 MR비 모두 상기 각 실시예와 마찬가지의 결과를 얻을 수 있다.
이들 아몰퍼스층(혹은, 미결정층)은, 형성시에는 명료한 결정 구조를 나타 내지 않지만, 성막 후의 열 공정에 의해 부분적으로 결정화가 개시되어, 임의의 영역이 명료한 결정 구조를 나타내어도 상관없다. 즉, 최종적으로 디바이스로서 기능하고 있을 때에는, 결정 구조를 나타내고 있어도 상관없다. 이와 같이, 기초층(21)으로서 아몰퍼스층을 이용함으로써, 이 아몰퍼스층 위에, NaCl 구조를 갖는 산화물 및 질화물을 형성한 경우에, 이들 산화물 및 질화물이 (100)면이 배향되기 쉬워진다.
또한, 기초층(21)인 아몰퍼스층의 막 두께는, 지나치게 두꺼우면 성막에 시간이 걸리어, 생산성이 저하하는 요인으로 되며, 또한, 지나치게 얇으면 NaCl 구조의 재료의 배향성을 갖추는 층으로서 기능하지 않기 때문에, 1 내지 10nm의 범위에 있는 것이 바람직하다.
기초층(13) 중, 기초층(24)으로서는, 정방정 구조 혹은 입방정 구조를 갖고, 또한, 격자 상수가 2.7 내지 3.0Å, 혹은 3.7 내지 4.2Å의 범위에 있고, 또한, (001)면에 배향한 금속을 이용하는 것이 바람직하다. 기초층(23)으로서의 질화물 위에 L10 구조의 강자성 합금으로 구성되는 고정층(14)으로서의 규칙 합금을 직접 형성하는 것보다도, 질화물과 규칙 합금 사이에, 버퍼층으로서의 기초층(24)을 형성함으로써, 규칙 합금의 배향성을 보다 향상시킬 수 있다.
구체적으로는, 기초층(24)은, 로듐(Rh), 이리듐(Ir), 팔라듐(Pd), 백금(Pt), 구리(Cu), 은(Ag), 및 금(Au) 중 1개의 원소, 혹은 1개의 원소를 주성분으로 하는 합금으로 구성되어 있는 것이 바람직하다. 기초층(24)인 금속층의 막 두께는, 지나치게 두꺼우면 평활성이 나빠지고, 지나치게 얇으면 L10 구조를 갖는 규칙 합금의 배향성을 갖추는 층으로서 충분히 기능하지 않기 때문에, 1 내지 10nm의 범위에 있는 것이 바람직하다.
기초층(13) 위에 L10 구조의 강자성 합금(14)을 기록층으로서 배치한 경우에 대하여 고찰한다. 이 구조는, 기판측에 기록층이 배치된, 이른바 보텀 프리(톱 핀) 구조이다. 기록층은, 그에 접하는 재료에 따라, 덤핑 상수가 증가하는 경우가 있으며, 스핀 펌핑 효과로서 알려져 있다(예를 들면, 스핀트로닉스, 닛간 고교 신문사, 미야자끼 쇼우센 저서). 반전 전류는 덤핑 상수에 비례하기 때문에, 저전류화를 위해서는 덤핑 상수가 작은 것이 바람직하다. 기록층(강자성층)에 접하는 재료의 스핀 완화가 크면, 기록층의 덤핑 상수의 증가는 크며, 스핀 완화가 작으면 덤핑 상수의 증가는 작다고 정성적으로 이해되고 있다. 전술한 원소 중, 백금(Pt) 및 팔라듐(Pd)은 스핀 완화가 크고, 덤핑 상수를 증가시키기 때문에, 그 이외의 원소를 이용하는 것이 바람직하다. 구리(Cu) 및 금(Au)은 스핀 완화가 작기 때문에, 구리(Cu), 금(Au), 혹은 Cu-Au 합금을 기초층(24)으로서 이용하는 것이 바람직하다. 또한, 백금(Pt)이나 팔라듐(Pd)과 같이 스핀 완화가 큰 원소를 이용하는 경우에는, 될 수 있는 한 막 두께를 얇게 하는 것이 바람직하다.
또한, 스핀 펌핑의 관점으로부터는, 금속 원소가 아니라, 도전성 산화물을 이용함으로써, 덤핑 상수의 증가를 억제할 수 있다고 생각된다. 도전성 산화물로서는, 예를 들면, 페로브스카이트 구조를 갖는 SrRuO3, Sr(Ru, Ti)O3, LaNbO3 등을 들 수 있다. 단순 페로브스카이트형 화합물의 화학식을 ABO3으로 나타내면, "A"는 2가의 알칼리 토류 원소, 혹은 3가의 희토류 원소이고, "B"는 3가 혹은 4가의 천이 금속 원소이다. 이들 도전성 산화물은, 모두 B 사이트 원소의 d 궤도와 산소의 2p 궤도의 혼성에 의해 도전성 밴드를 형성한다. 일반적으로 이들 산화물은 산소 결손량에 따라서도, 전기 전도성이 변화한다. "A"는, 칼슘(Ca), 스트론튬(Sr), 바 륨(Bs), 란탄(La) 등, "B"는, 티탄(Ti), 바나듐(V), 크롬(Cr), 망간(Mn), 철(Fe), 코발트(Co), 니켈(Ni), 니오븀(Nb), 몰리브덴(Mo), 루테늄(Ru), 이리듐(Ir), 납(Pb) 등을 들 수 있다. 즉, SrRuO3, Sr(Ti, Ru)O3, SrNbO3, Sr(Ti, V)O3, LaTiO3, CaVO3, SrVO3, BaVO3, CaCrO3, SrCrO3, La1 - xSrxMnO3, SrFeO3, SrCoO3, La1 - xSrxCoO3, LaNiO3, SrNbO3, CaMoO3, SrMoO3, BaMoO3, CaRuO3, SrIrO3, BaPbO3 등을 들 수 있다. 이들 중에서 고내열성, 저격자 미스 매치의 관점으로부터 적절하게 선택하면 된다.
전술한 바와 같이, 기초층으로서 저전기 저항을 만족할 필요가 있다. 페로브스카이트형 산화물을 기초층으로서 이용하는 경우, 될 수 있는 한 낮은 비저항을 갖는 재료가 바람직하다. 비저항으로서는 1mΩcm 정도이면, 직경 30nm의 원주 형상으로 가공된 후, 막 두께를 20nm 정도로 하여도 저항은 300Ω보다 약간 작게 되어, 배리어층의 저항에 대하여 낮다.
이들 페로브스카이트 구조를 갖는 도전성 산화물의 위에 기록층(14)을 형성하여도 되고, 그 사이에 기초층(24)으로서 기재한 금속층을 형성하여도 된다. 단, 전술한 바와 같이 스핀 펌핑에 의한 덤핑 증대를 피하기 위해서는, 될 수 있는 한 얇게 하는 것이 바람직하며, 1nm 정도 이하가 더욱 바람직하다.
기초층(13) 중, 기초층(22)으로서는, 이 기초층(22)보다 상층의 평활성, 결정성, 배향성을 향상시킬 목적으로, NaCl 구조를 갖는 산화물이 이용된다. NaCl 구조를 갖는 산화물로서는, 마그네슘(Mg), 칼슘(Ca), 바나듐(V), 니오븀(Nb), 망간(Mn), 철(Fe), 코발트(Co), 및 니켈(Ni) 중 적어도 1개 이상의 원소를 주성분으 로 하는 재료를 들 수 있다. 기초층(22)인 산화물의 막 두께는, 지나치게 두꺼우면 저항이 높아지고, 직렬 저항이 부가되어 터널 배리어층에서 생기는 자기 저항비를 손상하게 되므로, 적어도 배리어층의 저항보다도 작게 할 필요가 있으며, 1nm보다도 얇은 것이 바람직하다.
[1-3] L10 구조의 강자성 합금(14)의 재료
예를 들면, 기록층과 고정층이 비자성층을 개재하여 적층된 싱글 핀 구조의 MTJ(Magnetic Tunnel Junction) 소자에서, 기판측에 고정층이 있는 경우, L10 구조의 강자성 합금(14)은 고정층에 상당하고, 기판측에 기록층이 있는 경우에는, L10 구조의 강자성 합금(14)은 기록층에 상당한다.
이 규칙 합금은, 철(Fe), 코발트(Co), 니켈(Ni), 및 구리(Cu) 중 1개 이상의 원소와, 팔라듐(Pd), 백금(Pt), 및 금(Au) 중 1개 이상의 원소로 구성된다. 예를 들면, Fe50Pt50, Fe50Pd50, Co50Pt50, Fe30Ni20Pt50, Co30Fe20Pt50, Co30Ni20Pt50, Fe40Cu10Pt50, Fe50Pt25Pd25, Fe50Pt45Au5를 들 수 있다. 또한, 이들 규칙 합금은, 상기 조성비에 한정되지 않다.
또한, 이들 규칙 합금에, 붕소(B), 지르코늄(Zr), 및 은(Ag) 중 적어도 1개 이상의 원소가 합계로 20at% 이하의 농도로 함유되어 있어도 상관없다. 「at%」는, 원자 (수)퍼센트를 나타내고 있다. 또한, 비자성 원소가 20at%보다 많이 함유되어 있으면, L10 구조의 강자성 합금(14)의 수직 자기 이방성이 열화하게 되므로 바람직하지 않다.
또한, L10 구조의 강자성 합금(14)은, 그래뉼러 구조를 갖고 있어도 된다. 그래뉼러 구조를 갖는 L10 구조의 강자성 합금(14)으로서는, 철(Fe), 코발트(Co), 니켈(Ni), 구리(Cu) 중 적어도 1개 이상의 원소와, 팔라듐(Pd), 백금(Pt), 금(Au) 중 적어도 1개 이상의 원소를 함유하는 규칙 합금에, 마그네슘(Mg), 칼슘(Ca), 붕소(B), 알루미늄(Al), 실리콘(Si), 철(Fe), 코발트(Co), 니켈(Ni), 티탄(Ti), 지르코늄(Zr), 하프늄(Hf), 바나듐(V), 니오븀(Nb), 탄탈(Ta), 크롬(Cr), 몰리브덴(Mo), 텅스텐(W) 중 1개 이상의 원소의 산화물 혹은 질화물이 20vol% 이하의 농도로 함유되어 구성된다. 「vol%」는, 체적 퍼센트를 나타내고 있다. 또한, 산화물 혹은 질화물이 20vol%보다 많은 함유되어 있으면, L10 구조의 강자성 합금(14)의 수직 자기 이방성이 열화하게 되므로 바람직하지 않다.
[2] 자기 저항 소자(MTJ 소자)
전술한 기초층(13) 및 규칙 합금(고정층(14))을 이용하여, 메모리 등에 사용되는 MTJ(Magnetic Tunnel Junction) 소자(10)를 구성할 수 있다. 이하에, 기초층(13) 및 규칙 합금(고정층(14))을 MTJ 소자에 적용한 실시 형태에 대하여 설명한다.
[2-1] 싱글 핀 구조
도 12는, 제1 실시 형태에 따른 싱글 핀 구조의 MTJ 소자(10)의 개략도이다. 도 12 중의 화살표는, 자화 방향을 나타내고 있다. 또한, 싱글 핀 구조란, 기록층 과 고정층이 비자성층을 개재하여 적층된 구조이다.
도 12에 도시한 바와 같이, MTJ 소자(10)는, 자성체로 이루어지는 고정층(핀드층이라고도 함)(14)과, 자성체로 이루어지는 기록층(자유층이라고도 함)(17)과, 고정층(14)과 기록층(17) 사이에 끼워진 비자성층(16)을 갖는 적층 구조이다. 그리고, 고정층(14) 및 기록층(17)이 수직 자기 이방성을 갖고, 고정층(14) 및 기록층(17)의 자화 방향이 막면에 대하여 수직 방향을 향하는, 소위 수직 자화형의 MTJ 소자(10)이다. 또한, 고정층(14)은, 자화(혹은, 스핀)의 방향이 고정되어 있다. 기록층(17)은, 자화 방향이 변화(반전) 가능하다. 「고정층(14)의 자화 방향이 불변이다」란, 기록층(17)의 자화 방향을 반전하기 위해 사용되는 자화 반전 전류를 고정층(14)에 흘린 경우에, 고정층(14)의 자화 방향이 변화하지 않는 것을 의미한다.
MTJ 소자(10)에서, 고정층(14)으로서 자화 반전 전류가 큰 자성층을 이용하고, 기록층(17)으로서 고정층(14)보다도 반전 전류가 작은 자성층을 이용함으로써, 고성능의 MTJ 소자(10)를 실현할 수 있다. 스핀 편극 전류에 의해 자화 반전을 일으키는 경우, 그 반전 전류는 포화 자화, 이방성 자계, 체적에 비례하기 때문에, 이들을 적절하게 조정하여, 기록층(17)과 고정층(14)의 반전 전류에 차를 둘 수 있다. 또한, 기록층(17) 및 고정층(14)에서 수직 자화를 실현하기 위해서는, 5×105erg/cc 이상의 결정 자기 이방성 에너지 밀도를 갖는 재료가 바람직하다.
MTJ 소자(10)는, 비자성층(16)이 절연체인 경우에는 TMR(Tunneling Magnetoresistive) 효과를 갖고, 비자성층(16)이 금속인 경우에는 GMR(Giant Magnetoresistive) 효과를 갖는다. 여기에서, 비자성층(16)이 절연체인 경우에는 산화 마그네슘(MgO), 산화 알루미늄(AlOx) 등이 이용되고, 비자성층(16)이 금속인 경우에는 금(Au), 은(Ag), 구리(Cu) 등, 혹은 이들 중 적어도 1개의 원소를 주성분으로 하는 합금이 이용된다.
<동작>
MTJ 소자(10)는, 스핀 주입형의 자기 저항 소자이다. 따라서, MTJ 소자(10)에 데이터를 기입하거나, 혹은 MTJ 소자(10)로부터 데이터를 판독하는 경우, MTJ 소자(10)는, 막면(혹은, 적층면)에 수직인 방향에서, 쌍방향으로 전류 통전된다. 또한, MTJ 소자(10)는, 2개의 자성층(기록층(17) 및 고정층(14))의 자화 배열이 평행(Parallel) 배열, 혹은 반평행(Anti-Parallel) 배열로 된다. 이들 자화 배열에 의해 변화하는 MTJ 소자(10)의 저항값에, "0", "1"의 정보를 대응시킴으로써, 기억 소자로서 이용할 수 있다.
구체적으로는, 고정층(14)측으로부터 전자(즉, 고정층(14)으로부터 기록층(17)으로 향하는 전자)를 공급한 경우, 고정층(14)의 자화 방향과 동일한 방향으로 스핀 편극된 전자가 기록층(17)에 주입된다. 이 경우, 기록층(17)의 자화 방향은, 고정층(14)의 자화 방향과 동일한 방향으로 일치된다. 이에 의해, 고정층(14)과 기록층(17)의 자화 방향이 평행 배열로 된다. 이 평행 배열일 때에는 MTJ 소자(10)의 저항값은 가장 작아지며, 이 경우를 예를 들면 데이터 "0"으로 규정한다.
한편, 기록층(17)측으로부터 전자(즉, 기록층(17)으로부터 고정층(14)으로 향하는 전자)를 공급한 경우, 고정층(14)에 의해 반사됨으로써 고정층(14)의 자화 방향과 반대 방향으로 스핀 편극된 전자가 기록층(17)에 주입된다. 이 경우, 기록층(17)의 자화 방향은, 고정층(14)의 자화 방향과 반대 방향으로 일치된다. 이에 의해, 고정층(14)과 기록층(17)의 자화 방향이 반평행 배열로 된다. 이 반평행 배열일 때에는 MTJ 소자(10)의 저항값은 가장 커지며, 이 경우를 예를 들면 데이터 "1"로 규정한다.
이하에, 싱글 핀 구조의 MTJ 소자(10)의 구체예에 대하여 설명한다.
(a) 구체예 1-1
구체예 1-1의 MTJ 소자(10)는, 전술한 실시예 3의 구성과 마찬가지이다. 도 13은, 구체예 1-1의 MTJ 소자(10)의 구성을 도시하는 단면도이다. 구체예 1-1의 MTJ 소자(10)는, 고정층(14) 및 기록층(17)이 각각, L10 구조를 갖고, 또한 (001)면이 배향된 강자성 합금(규칙 합금)이 이용된다. 이 규칙 합금에는, 항목 [1-3]에 나타낸 재료가 이용된다. 이하에, 구체예 1-1의 MTJ 소자(10)의 일례에 대하여 설명한다.
도 13에 도시한 바와 같이, MTJ 소자(10)는, 열 산화막을 갖는 Si 기판(11) 위에, 기초층(13)과의 밀착층(12)으로서 막 두께 10nm 정도의 Ta, 기초층(13) 위에 고정층(14)으로서 막 두께 10nm 정도의 FePtB, MR비를 증가시키는 계면층(15)으로서 막 두께 2nm 정도의 Co40Fe40B20, 터널 배리어층(16)으로서 막 두께 2nm 정도의 MgO, 기록층(17)으로서 막 두께 3nm 정도의 FePt, 보호층(18)으로서 막 두께 1nm 정도의 MgO를 순차적으로 형성한 구성이다. 여기에서, 밀착층(12)의 Ta는, 하부 전극으로서도 기능한다.
고정층(14)의 FePtB는, 400℃의 기판 가열을 행하면서 형성한다. 또한, 기록층(17)의 FePt는, 막 두께 1.5nm 정도의 Fe와 막 두께 1.5nm 정도의 Pt를 순차적으로 형성하여, 보호층(18)의 MgO를 형성한 후, 400℃, 2시간의 진공 중 어닐링을 행하여, 규칙화시킨다. 어닐링 처리 후에 상부 전극(19)으로서 막 두께 5nm 정도의 Ru, 막 두께 100nm 정도의 Ta를 순차적으로 형성한다. 기초층(13)은, 기초층(21)으로서 막 두께 3nm 정도의 Co40Fe40B20, 기초층(22)으로서 막 두께 0.5nm 정도의 MgO, 기초층(23)으로서 막 두께 20nm 정도의 TiN, 기초층(24)으로서 막 두께 3nm 정도의 Pt를 순차적으로 형성한 구성이다.
이러한 구체예 1-1에서는, 터널 배리어층(16)의 MgO는 (100)면이 배향되어 있기 때문에, 높은 MR비를 실현할 수 있다. 구체예 1-1에 대하여, 진동 시료형 자력계에 의해 보자력 및 포화 자화를 각각 측정한 바, 고정층(14)은 6kOe, 850emu/cc, 기록층(17)은 700Oe, 1000emu/cc이었다. 단, 고정층(14)과 계면층(15)은 교환 결합되어 있기 때문에, 이들은 1개의 자성층으로서 행동하므로, 전술한 보자력 및 포화 자화는, 고정층(14)과 계면층(15)을 1개의 자성층으로서 본 경우의 값이다. MTJ 소자(10)의 MR비는 80%이었다.
구체예 1-1의 구성은, 터널 배리어층(16)에 대하여 고정층(14)이 하측(기판 측), 기록층(17)이 상측에 배치되어 있는, 소위 보텀 핀(bottom pin) 구조이다. 구체예 1-1과 마찬가지의 구성을 터널 배리어층(16)에 대하여, 고정층(14)이 상측, 기록층(17)이 하측(기판측)에 배치된, 소위 톱 핀(top pin) 구조로 하여도 된다. 즉, 구체예 1-1에서 고정층(14)의 위치에 막 두께 2nm 정도의 FePtB를 기록층(17)으로 하고, 계면층(15)을 막 두께 1nm 정도의 Co40Fe40B20으로 한다. 계면층(15)의 Co40Fe40B20을 1nm로 설정하고 있는 것은, 막 두께 2nm의 FePtB에 대하여, 막 두께 2nm의 Co40Fe40B20을 형성하여 교환 결합시킨 경우, 수직 자화를 유지할 수 없게 되기 때문이다. 기록층(17)의 위치에는, 고정층(14)으로서 FePtB를 막 두께 10nm 정도 형성하면 된다.
보텀 핀 구조 및 톱 핀 구조 모두, 고정층(14)의 자화를 한 방향으로 고착하기 위해, 인접하여 반강자성층을 형성하여도 된다. 이 반강자성층으로서는, 망간(Mn)과, 철(Fe), 니켈(Ni), 백금(Pt), 팔라듐(Pd), 루테늄(Ru), 오스뮴(Os), 혹은 이리듐(Ir)과의 합금인 FeMn, NiMn, PtMn, PtPdMn, RuMn, OsMn, IrMn 등을 이용할 수 있다.
(b) 구체예 1-2
구체예 1-2의 MTJ 소자(10)는, 구체예 1-1의 기록층(17)이 인공 격자인 것, 그에 수반하여, 보호층(18)이 Pd인 것 외에는 구체예 1-1과 마찬가지의 구성이다.
인공 격자로서는, 철(Fe), 코발트(Co), 및 니켈(Ni) 중 1개 이상의 원소 혹은 1개의 원소를 함유하는 합금과, 크롬(Cr), 백금(Pt), 팔라듐(Pd), 이리듐(Ir), 로듐(Rh), 루테늄(Ru), 오스뮴(Os), 레늄(Re), 금(Au), 및 구리(Cu) 중 1개의 원소 혹은 1개의 원소를 함유하는 합금이 교대로 적층된 구조를 이용할 수 있다. 예를 들면, Co/Pt, Co/Pd, CoCr/Pt, Co/Ru, Co/Os, Co/Au, Ni/Cu 등의 인공 격자를 들 수 있다. 또한, 인공 격자를 형성하는 자성 재료에 Cu 등의 비자성 금속을 첨가함으로써, 자기 이방성 에너지 밀도, 포화 자화를 조정할 수 있다. 또한, 자성층과 비자성층의 막 두께비를 조정하는 것으로도, 자기 이방성 에너지 밀도, 포화 자화를 조정할 수 있다.
이하에, 구체예 1-2의 MTJ 소자(10)의 일례에 대하여 설명한다. 기록층(17)은, 막 두께 1.0nm 정도의 Co60Fe20B20, 막 두께 0.7nm 정도의 Pd를 순차적으로 형성한 후, 막 두께 0.3nm 정도의 Co50Fe50과 막 두께 1nm 정도의 Pd를 1주기로 하여 2주기 더 적층한 인공 격자로 이루어진다. 보호층(18)은, 막 두께 3nm 정도의 Pd로 이루어진다. 구체예 1-2에서는, 기록층(17)이 L10 구조의 규칙 합금이 아니기 때문에, 400℃, 2시간의 진공 중 어닐링은 행하고 있지 않다.
이러한 구체예 1-2에 의한 MTJ 소자(10)에서, 동시료형 자력계에 의해 보자력 및 포화 자화를 각각 측정한 바, 기록층(17)은 300Oe, 500emu/cc이었다. MTJ 소자(10)의 MR비는 60%이었다.
또한, 터널 배리어층(16)으로서, 산화 알루미늄(AlOx)을 이용하여도 된다. 또한, 고정층(14)의 자화 방향을 고정하기 위해, 이 고정층(14)에 인접하여 반강자성층을 형성하여도 된다.
(c) 구체예 1-3
구체예 1-3의 MTJ 소자(10)는, 기록층(17)이 페리 자성체인 것, 보호층(18)이 Ru와 Ta가 순차적으로 형성된 구성인 것 외에는 구체예 1-1과 마찬가지의 구성이다.
기록층(17)으로서는, 희토류 금속과 천이 금속의 합금으로 이루어지는 페리 자성체가 이용된다. 구체적으로는, 테르븀(Tb), 디스프로슘(Dy), 혹은 가돌리늄(Gd)과, 천이 금속 중 1개 이상의 원소를 함유하는 아몰퍼스 합금이 이용된다. 이러한 페리 자성체로서는, 예를 들면, TbFe, TbCo, TbFeCo, DyTbFeCo, GdTbCo 등을 들 수 있다. 이들 합금은, 조성을 조정함으로써 자기 이방성 에너지 밀도, 포화 자화를 조정할 수 있다.
이하에, 구체예 1-3의 MTJ 소자(10)의 일례에 대하여 설명한다. 기록층(17)은, 막 두께 1nm 정도의 Co40Fe40B20, 막 두께 5nm 정도의 Tb24(Co80Fe20)76을 순차적으로 형성한 구성이다. 보호층(18)은, 막 두께 3nm 정도의 Ru, 막 두께 5nm 정도의 Ta를 순차적으로 형성한 구성이다. 구체예 1-3에서는, 기록층(17)이 L10 구조의 규칙 합금이 아니기 때문에, 400℃, 2시간의 진공 중 어닐링은 행하고 있지 않다.
이러한 구체예 1-3에 의한 MTJ 소자(10)에서, 진동 시료형 자력계에 의해 보자력 및 포화 자화를 각각 측정한 바, 기록층(17)은 2.0kOe, 300emu/cc이었다. 단, 기록층(17)의 Co40Fe40B20과 Tb24(Co80Fe20)76은 교환 결합되어 있기 때문에, 이들은 1개의 자성층으로서 행동하며, 전술한 보자력 및 포화 자화는 1개의 자성층으로서 본 경우의 값이다. MTJ 소자(10)의 MR비는, 80%이었다.
또한, 터널 배리어층(16)으로서, 산화 알루미늄(AlOx)을 이용하여도 된다. 또한, 고정층(14)의 자화 방향을 고정하기 위해, 이 고정층(14)에 인접하여 반강자성층을 형성하여도 된다.
기타, 기록층(17)으로서는, 불규칙 합금을 이용하여도 된다. 불규칙 합금은, 코발트(Co)를 주성분으로 하고, 크롬(Cr), 탄탈(Ta), 니오븀(Nb), 바나듐(V), 텅스텐(W), 하프늄(Hf), 티탄(Ti), 지르코늄(Zr), 백금(Pt), 팔라듐(Pd), 철(Fe), 및 니켈(Ni) 중 1개 이상의 원소를 함유하는 합금으로 구성된다. 예를 들면, CoCr, CoPt, CoCrTa, CoCrPt, CoCrPtTa, CoCrNb 등을 들 수 있다. 이들 합금은, 비자성 원소의 비율을 증가시켜 자기 이방성 에너지 밀도, 포화 자화를 조정할 수 있다.
[2-2] 듀얼 핀 구조
도 14는, 제1 실시 형태에 따른 듀얼 핀 구조의 MTJ 소자(10)의 개략도이다. 또한, 듀얼 핀 구조란, 기록층의 양측에 각각 비자성층을 개재하여 2개의 고정층이 배치된 구조이다.
도 14에 도시한 바와 같이, MTJ 소자(10)는, 자성체로 이루어지는 기록층(17)과, 자성체로 이루어지는 제1 및 제2 고정층(14, 33)과, 기록층(17) 및 제1 고정층(14) 사이에 끼워진 비자성층(16)과, 기록층(17) 및 제2 고정층(33) 사이에 끼워진 비자성층(31)을 갖는 적층 구조이다. 그리고, 고정층(14, 33), 및 기록 층(17)의 자화 방향이 막면에 대하여 수직 방향을 향하는, 소위 수직 자화형의 MTJ 소자(10)이다. 여기에서, 제1 및 제2 고정층(14, 33)은, 자화가 반대 방향으로 향하는 반평행 배열이다.
비자성층(16, 31)으로서는, 산화 마그네슘(MgO), 산화 알루미늄(AlOx) 등의 절연체나, 금(Au), 은(Ag), 구리(Cu) 등의 금속, 혹은 이들 중 적어도 1개의 원소를 주성분으로 하는 합금이 이용된다.
여기에서, 듀얼 핀 구조의 MTJ 소자(10)에서는, 비자성층(16)을 사이에 두는 2개의 자성층(기록층(17) 및 고정층(14)), 및 비자성층(31)을 사이에 두는 2개의 자성층(기록층(17) 및 고정층(33))은, 평행, 혹은 반평행 배열을 취한다. 그러나, MTJ 소자(10) 전체로서 본 경우, 평행 배열과 반평행 배열이 동시에 존재하기 때문에, 비자성층(16, 31)을 개재한 MR비에 차를 설정해 둘 필요가 있다.
따라서, 비자성층(16)을 터널 배리어층으로 하고, 비자성층(31)을 금속으로 한 경우, 터널 배리어층(16)에서 생기는 MR비의 쪽이 비자성층(31)에서 생기는 MR비에 비하여 커진다. 따라서, 터널 배리어층(16)을 사이에 두는 2개의 자성층(기록층(17) 및 고정층(14))의 자화 배열을, "0", "1"의 정보에 대응시킨다.
<동작>
듀얼 핀 구조의 MTJ 소자(10)의 동작에 대하여 설명한다. MTJ 소자(10)에 데이터를 기입하거나, 혹은 MTJ 소자(10)로부터 데이터를 판독하는 경우, MTJ 소자(10)는, 막면(혹은, 적층면)에 수직인 방향에서, 쌍방향으로 전류 통전된다.
고정층(14)측으로부터 전자(즉, 고정층(14)으로부터 기록층(17)으로 향하는 전자)를 공급한 경우, 고정층(14)의 자화 방향과 동일한 방향으로 스핀 편극된 전자와, 고정층(33)에 의해 반사됨으로써 고정층(33)의 자화 방향과 반대 방향으로 스핀 편극된 전자가 기록층(17)에 주입된다. 이 경우, 기록층(17)의 자화 방향은, 고정층(14)의 자화 방향과 동일한 방향으로 일치된다. 이에 의해, 고정층(14)과 기록층(17)의 자화 방향이 평행 배열로 된다. 이 평행 배열일 때에는 MTJ 소자(10)의 저항값은 가장 작아지며, 이 경우를 예를 들면 데이터 "0"으로 규정한다.
한편, 고정층(33)측으로부터 전자(즉, 고정층(33)으로부터 기록층(17)으로 향하는 전자)를 공급한 경우, 고정층(33)의 자화 방향과 동일한 방향으로 스핀 편극된 전자와, 고정층(14)에 의해 반사됨으로써 고정층(14)의 자화 방향과 반대 방향으로 스핀 편극된 전자가 기록층(17)에 주입된다. 이 경우, 기록층(17)의 자화 방향은, 고정층(14)의 자화 방향과 반대 방향으로 일치된다. 이 반평행 배열일 때에는 MTJ 소자(10)의 저항값은 가장 커지며, 이 경우를 예를 들면 데이터 "1"로 규정한다.
이와 같이, MTJ 소자(10)를, 고정층(14, 33)을 기록층(17)의 양측에 배치한 듀얼 핀 구조로 함으로써, 스핀 편극 전자의 반사의 효과를 보다 이용할 수 있으므로, 싱글 핀 구조보다도 더 자화 반전 전류를 저감할 수 있다.
이하에, 듀얼 핀 구조의 MTJ 소자(10)의 구체예에 대하여 설명한다.
(a) 구체예 2-1
도 15는, 구체예 2-1의 MTJ 소자(10)의 구성을 도시하는 단면도이다. 구체 예 2-1의 MTJ 소자(10)는, 기록층(17)의 양측에 형성된 고정층(14, 33)은 모두 단층 구조이며, L10 구조로 이루어지는 강자성 합금으로 구성된다. 이하에, 구체예 2-1의 MTJ 소자(10)의 일례에 대하여 설명한다.
기판(11)으로부터 기록층(17)까지는 구체예 1-1과 마찬가지의 구성이다. 기록층(17)을 형성한 후, 성막 장치 내에서 대기 폭로하지 않고, 400℃, 2시간의 진공 중 어닐링을 행하여, 기록층(17)을 L10 구조로 규칙화시킨다. 이 어닐링 처리 후, 스페이서층(31)으로서 막 두께 5nm 정도의 Au, 계면층(32)으로서 막 두께 2nm 정도의 Fe, 고정층(33)으로서 막 두께 10nm 정도의 FePt, 전극(19)으로서 막 두께 5nm 정도의 Ru, 및 막 두께 100nm 정도의 Ta를 순차적으로 형성한다.
고정층(33)의 보자력은 고정층(14)의 보자력보다도 크며, 이 보자력의 차를 이용하여 고정층(14)과 고정층(33)의 자화 배열을 반평행하게 설정하는 것이 가능하게 된다. 즉, 2회의 착자를 행하면 된다. 우선, 1회째의 자장 인가에 의해, 고정층(14)의 자화와, 기록층(17) 및 고정층(33)의 자화는, 동일한 방향으로 배열된다. 여기에서, 고정층(14)과 계면층(15)은 교환 결합되어 있기 때문에, 일체화된 고정층으로서 행동한다. 고정층(33)과 계면층(32)에 대해서도 마찬가지이다.
그 후, 2회째의 자장 인가는, 1회째와 역방향으로 행한다. 이 2회째의 인가 자장은, 일체화된 고정층으로서 행동하는 고정층(14) 및 계면층(15)의 보자력보다도 크게, 고정층(33) 및 계면층(32)의 보자력보다도 작게 설정한다. 이에 의해, 고정층(33)의 자화 방향에 대하여, 기록층(17) 및 고정층(14)의 자화는 역방향으로 된다. 이와 같이 하여, 도 15에 도시한 바와 같은 자화 배열을 실현할 수 있다.
이 구성에서는, 스페이서층(31)의 Au를 통한 자기 저항의 변화보다, 터널 배리어층(16)의 MgO를 통한 자기 저항의 변화의 쪽이 크고, MTJ 소자(10)는, 기록층(17)과 고정층(14)의 자화 배열, 및 기록층(17)과 고정층(33)의 자화 배열에 의해, 정보를 기억한다. 또한, 기록층(17)과 터널 배리어층(16)과의 계면, 및 기록층(17)과 스페이서층(31)과의 계면에, 분극률이 큰 자성 재료를 계면층으로서 형성하여도 상관없다. 또한, 스페이서층(31)을, 예를 들면, 산화 마그네슘(MgO)이나 산화 알루미늄(AlOx)과 같은 절연층으로 하여도 상관없다. 이 경우, 스페이서층(31)의 저항 및 MR비를 터널 배리어층(16)보다도 작게 하면, 동작상은 문제가 없다.
또한, 고정층(14, 33)의 자화를 한 방향으로 고착하기 위해, 인접하여 반강자성층을 형성하여도 된다. 이 반강자성층으로서는, 망간(Mn)과, 철(Fe), 니켈(Ni), 백금(Pt), 팔라듐(Pd), 루테늄(Ru), 오스뮴(Os), 혹은 이리듐(Ir)과의 합금인 FeMn, NiMn, PtMn, PtPdMn, RuMn, 0sMn, IrMn 등을 이용할 수 있다.
또한, 고정층(14)을 제외한 각 자성층은, 구체예 1-1 내지 1-3에서 설명한 바와 같이, 규칙 합금, 인공 격자, 페리 자성체, 불규칙 합금으로부터 적절하게 선택할 수 있다.
(b) 구체예 2-2
도 16은, 구체예 2-2의 MTJ 소자(10)의 구성을 도시하는 단면도이다. 구체 예 2-2의 MTJ 소자(10)는, 비자성층(16)이 금속으로 이루어지는 스페이서층, 비자성층(31)이 절연체로 이루어지는 터널 배리어층이며, GMR 구조가 하측(기판측), TMR 구조가 상측의 구성이다. 그 밖의 구성은, 구체예 2-1과 마찬가지이다. 이하에, 구체예 2-2의 MTJ 소자(10)의 일례에 대하여 설명한다.
스페이서층(16)인 막 두께 5nm 정도의 Au 위에, 기록층(17)으로서 막 두께 2nm 정도의 FePtB, 및 막 두께 1nm 정도의 Co40Fe40B20을 순차적으로 형성한다. FePtB는, 기판 온도 400℃에서 형성한다. 또한, 기록층(17) 위에, 터널 배리어층(31)으로서 막 두께 2nm 정도의 MgO, 계면층(32)으로서 막 두께 2nm 정도의 Fe, 고정층(33)으로서 막 두께 12nm 정도의 FePt, 전극(19)으로서 막 두께 5nm 정도의 Ru 및 막 두께 100nm 정도의 Ta를 순차적으로 형성한다.
또한, 고정층(14, 33)의 자화를 한 방향으로 고착하기 위해, 인접하여 반강자성층을 형성하여도 된다. 또한, 고정층(14)을 제외한 각 자성층은, 구체예 1-1 내지 1-3에서 설명한 바와 같이, 규칙 합금, 인공 격자, 페리 자성체, 불규칙 합금으로부터 적절하게 선택할 수 있다.
(c) 구체예 2-3
도 17은, 구체예 2-3의 MTJ 소자(10)의 구성을 도시하는 단면도이다. 구체예 2-3의 MTJ 소자(10)는, 비자성층(16 및 31)이 모두 절연체로 이루어지는 터널 배리어층이며, 하측(기판측) 및 상측이 모두 TMR 구조이다. 비자성층(31)이 절연체인 것 외에는, 구체예 2-1과 마찬가지의 구성이다. 이하에, 구체예 2-3의 MTJ 소자(10)의 일례에 대하여 설명한다.
기판(11)으로부터 기록층(17)까지는 구체예 2-1과 마찬가지의 구성이다. 기록층(17)을 형성한 후, 성막 장치 내에서 대기 폭로하지 않고, 400℃, 2시간의 진공 중 어닐링을 행하여, 기록층(17)을 L10 구조로 규칙화시킨다. 이 어닐링 처리 후, 터널 배리어층(31)으로서 막 두께 1.0nm 정도의 MgO, 계면층(32)으로서 막 두께 2nm 정도의 Fe, 고정층(33)으로서 막 두께 10nm 정도의 FePt, 전극(19)으로서 막 두께 5nm 정도의 Ru, 및 막 두께 100nm 정도의 Ta를 순차적으로 형성한다. 터널 배리어층(16)은 막 두께 2nm 정도의 MgO이며, 한편, 터널 배리어층(31)의 MgO는 막 두께가 1nm이며, 저항차는 크고, 자기 저항비는 터널 배리어층(16)이 지배적으로 된다.
또한, 고정층(14, 33)의 자화를 한 방향으로 고착하기 위해, 인접하여 반강자성층을 형성하여도 된다. 또한, 고정층(14)을 제외한 각 자성층은, 구체예 1-1 내지 1-3에서 설명한 바와 같이, 규칙 합금, 인공 격자, 페리 자성체, 불규칙 합금으로부터 적절하게 선택할 수 있다.
(d) 구체예 2-4
도 18은, 구체예 2-4의 MTJ 소자(10)의 구성을 도시하는 단면도이다. 구체예 2-4의 MTJ 소자(10)는, 고정층(33)이 SAF(Synthetic Anti-Ferromagnet) 구조로 되어 있는 것 외에는 구체예 2-1과 마찬가지의 구성이며, TMR 구조가 하측(기판측), GMR 구조가 상측에 배치된다. SAF 구조는, 2개의 자성층이 반강자성적으로 교 환 결합된 구조이다. 고정층(33)은, 제1 자성층(33-1)과, 제2 자성층(33-3)과, 제1 및 제2 자성층(33-1, 33-3) 사이에 끼워진 비자성층(33-2)으로 이루어지고, 제1 및 제2 자성층(33-1, 33-3)이 반강자성적으로 교환 결합된 SAF 구조이다.
이 경우, 제1 및 제2 자성층(33-1, 33-3)의 자화 배열이 반평행하므로, 제1 및 제2 자성층(33-1, 33-3)으로부터의 누설 자장을 상쇄하여, 결과로서 고정층(33)의 누설 자장을 저감하는 효과가 있다. 또한, 교환 결합한 자성층은, 체적이 증가하는 효과로서, 열 요란 내성을 향상시킨다. 비자성층(33-2)의 재료로서는, 루테늄(Ru), 오스뮴(Os), 레늄(Re), 로듐(Rh) 중 1개의 원소 혹은 1개 이상의 원소를 함유하는 합금을 들 수 있다.
이하에, 구체예 2-4의 MTJ 소자(10)의 일례에 대하여 설명한다. 기판(11)으로부터 기록층(17)까지는 구체예 1-1과 마찬가지의 구성이다.
기록층(17)을 형성한 후, 성막 장치 내에서 대기 폭로하지 않고, 400℃, 2시간의 진공 중 어닐링을 행하여, 기록층(17)을 L10 구조로 규칙화시킨다. 이 어닐링 처리 후, 스페이서층(31)으로서 막 두께 5nm 정도의 Cu, 계면층(32)으로서 막 두께 1nm 정도의 Co, 고정층(33)은 후술하는 SAF 구조를 형성하고, 전극(19)으로서 막 두께 5nm 정도의 Ru 및 막 두께 100nm 정도의 Ta를 순차적으로 형성한다.
고정층(33)은, 계면층(32) 위에, 제1 자성층(33-1)으로서 막 두께 1nm 정도의 Pt와 막 두께 0.3nm 정도의 Co를 1주기로 한 4주기의 [Pt/Co]4 인공 격자, 비자성층(33-2)으로서 막 두께 0.9nm 정도의 Ru, 제2 자성층(33-3)으로서 막 두께 0.3nm 정도의 Co와 막 두께 1nm 정도의 Pt를 1주기로 한 5주기의 [Co/Pt]5 인공 격자를 순차적으로 형성한 구성이다.
또한, 제1 및 제2 자성층(33-1, 33-3)이 RE-TM 합금의 페리 자성체로 이루어지는 경우도, 반강자성 결합을 실현할 수 있다. 이 경우, 비자성층(33-2)은 반드시 이용하지 않아도 된다. 그 일례를, 도 19 및 도 20을 이용하여 설명한다.
RE-TM 합금은, 희토류 금속(RE)의 자기 모멘트와 천이 금속(TM)의 자기 모멘트가 반강자성적으로 결합한 상태에 있다. RE-TM 합금을 적층한 경우, RE끼리, TM끼리 강자성적으로 결합하는 것이 알려져 있다. 이 경우, RE 및 TM의 자기 모멘트가 서로 상쇄하기 때문에, RE-TM 합금으로서의 자기 모멘트는, 조성에 따라 조정할 수 있다.
예를 들면, 도 19에 도시한 바와 같이, RE의 자기 모멘트(41)가 TM의 자기 모멘트(42)보다 큰 RE-TM 합금층(33-1)인 경우, 남은 자기 모멘트(43)는 RE의 자기 모멘트(41)와 동일한 방향으로 된다. 이 RE-TM 합금층(33-1) 위에, RE의 자기 모멘트(44)가 TM의 자기 모멘트(45)보다 큰 RE-TM 합금층(33-3)을 적층하면, RE의 자기 모멘트(41, 44)끼리, TM의 자기 모멘트(42, 45)끼리 각각 동일한 방향으로 되고, 2개의 RE-TM 합금층(33-1, 33-3)의 자기 모멘트(43, 46)는 동일한 방향을 향하여, 평행한 상태로 된다.
이에 대하여, 도 20에 도시한 바와 같이, RE의 자기 모멘트(44)가 TM의 자기 모멘트(45)보다 작은 RE-TM 합금층(33-3)을 RE-TM 합금층(33-1) 위에 적층한 경우, 2개의 RE-TM 합금층(33-1, 33-3)의 자기 모멘트(43, 46)는 반평행한 상태로 된다.
예를 들면, Tb-Co 합금은, Tb가 22at%이고 Tb의 자기 모멘트와 Co의 자기 모멘트의 크기가 동일해져, 자기 모멘트가 거의 제로인 소위 보상 조성으로 된다. 막 두께 10nm 정도의 Tb25Co75와 막 두께 10nm 정도의 Tb20Co80을 적층한 경우, 이들의 자기 모멘트는 반평행하게 된다.
이러한 형태를 이용하여, 2개의 자성층(33-1, 33-3)이 반평행하게 결합된 고정층(33)을 제작할 수 있다. 예를 들면, 고정층(33)을 구성하는 제1 자성층(33-1)은 막 두께 15nm 정도의 Tb26(Fe71Co29)74로 이루어지고, 제2 자성층(33-3)은 막 두께 20nm 정도의 Tb22(Fe71Co29)78로 이루어진다. 여기에서, Tb24(Fe71Co29)76이 보상 조성이다.
이러한 구성의 MTJ 소자(10)에서는, 한 방향에 한번만 착자함으로써, 도 14에 나타낸 고정층(14, 33)의 자화 배열과 동일한 자화 배열을 실현할 수 있다. 즉, 고정층(33)의 TM의 자기 모멘트는 RE의 자기 모멘트보다 작고, TM의 자기 모멘트는 RE의 자기 모멘트와 반대 방향을 향하기 때문에, 고정층(33)의 자화는 착자된 방향과 역방향으로 된다.
또한, 제1 및 제2 자성층(33-1, 33-3)이 RE-TM 합금으로 이루어지는 경우에, 제1 및 제2 자성층(33-1, 33-3) 간에 비자성층(33-2)을 형성하여 반강자성 결합을 실현하는 것도 가능하다. 그 일례를, 도 21 및 도 22를 이용하여 설명한다.
도 21에 나타내는 제1 및 제2 자성층(33-1, 33-3)의 TM의 자기 모멘트(42, 45)는, 비자성층(33-2)을 통하여 교환 결합한다고 생각된다. 마찬가지로, 도 22에 나타내는 제1 및 제2 자성층(33-1, 33-3)의 TM의 자기 모멘트(42, 45)는, 비자성층(33-2)을 통하여 교환 결합한다고 생각된다.
예를 들면, 도 21에 도시한 바와 같이, Co를 반강자성적으로 결합시키는 금속을 비자성층(33-2)으로서 이용한 경우에는, RE-TM 합금층(33-1)의 RE의 자기 모멘트(41)를 TM의 자기 모멘트(42)보다 크게 하고, 한편, RE-TM 합금층(33-3)의 RE의 자기 모멘트(44)를 TM의 자기 모멘트(45)보다 크게 한다. 즉, 비자성층(33-2)이 반강자성 결합에 기여하는 경우, TM의 자기 모멘트(42) 및 RE의 자기 모멘트(41)의 대소 관계와, TM의 자기 모멘트(45) 및 RE의 자기 모멘트(44)의 대소 관계를 동일하게 설정하면, TM과 RE의 자기 모멘트가 서로 상쇄되어, 자기 모멘트(43, 46)가 반평행하게 된다. 또한, Co를 반강자성적으로 결합시키는 비자성층(33-2)의 재료로서는, 루테늄(Ru), 오스뮴(Os), 레늄(Re), 및 로듐(Rh) 중 1개의 원소 혹은 1개 이상의 원소를 함유하는 합금을 들 수 있다.
또한, 도 22에 도시한 바와 같이, Co를 강자성적으로 결합시키는 금속을 비자성층(33-2)으로서 이용한 경우에는, RE-TM 합금층(33-1)의 RE의 자기 모멘트(41)를 TM의 자기 모멘트(42)보다 크게 하고, RE-TM 합금층(33-3)의 RE의 자기 모멘트(44)를 TM의 자기 모멘트(45)보다 작게 한다. 즉, 비자성층(33-2)이 강자성 결합에 기여하는 경우, TM의 자기 모멘트(42) 및 RE의 자기 모멘트(41)의 대소 관계와, TM의 자기 모멘트(45) 및 RE의 자기 모멘트(44)의 대소 관계를 역으로 설정하면, TM과 RE의 자기 모멘트가 서로 상쇄되어, 자기 모멘트(43, 46)가 반평행하게 된다. 또한, Co를 강자성적으로 결합시키는 비자성층(33-2)의 재료로서는, 백금(Pt), 및 팔라듐(Pd) 중 1개 이상의 원소 혹은 1개 이상의 원소를 함유하는 합금을 들 수 있다.
이 밖에, RE의 자기 모멘트가 TM의 자기 모멘트보다도 큰 RE-TM 합금과, 천이 금속을 주성분으로 하는 금속 혹은 합금과를 적층하여 고정층(33)을 구성하여도 된다.
이상 상술한 바와 같이 제1 실시 형태에서는, 기초층(13) 중 기초층(23)에, 도전성을 가지며 또한 NaCl 구조의 질화물을 이용하고 있다. NaCl 구조를 갖는 질화물은 결정성이 좋기 때문에, 기초층(23)보다 위에 배치되는 규칙 합금(고정층(14))의 결정성, (001)면의 배향성, 및 평활성을 향상시킬 수 있다. 즉, 규칙 합금(14)으로서, 자화 방향이 막면에 대하여 수직 방향을 용이축으로 하는 수직 자화막을 형성할 수 있다.
또한, 기초층(23)에 질화물을 이용함으로써, 기초층(13)의 저항을 낮게 억제할 수 있고, 직렬 저항의 부가에 의한 자기 저항비의 감소를 억제할 수 있다. 또한, 기초층(13) 위의 규칙 합금(고정층(14))의 평활성이 향상되기 때문에, 이 규칙 합금 위에 형성되는 MgO의 평활성도 향상된다.
또한, 기초층(13)의 최하층으로서 아몰퍼스 구조 혹은 미결정 구조의 금속으로 이루어지는 기초층(21)을 이용하고 있기 때문에, 기초층(22)의 산화물 및 기초층(23)의 질화물의 결정성 및 배향성을 향상시킬 수 있다. 또한, 기초층(21)과 기초층(23) 사이에 NaCl 구조를 갖는 산화물로 이루어지는 기초층(22)을 형성하고 있 기 때문에, 이 기초층(22) 위의 질화물의 평활성을 향상시킬 수 있다.
또한, 기초층(23)과 규칙 합금(고정층(14)) 사이에, 정방정 구조 혹은 입방정 구조를 갖고, 또한, 격자 상수가 2.7 내지 3.0Å, 3.7 내지 4.2Å의 범위에 있으며, 또한 (001)면에 배향한 금속으로 이루어지는 기초층(24)을 형성하도록 하고 있다. 이와 같이, 기초층(23)으로서의 질화물 위에 규칙 합금을 직접 형성하는 것보다도, 질화물과 규칙 합금 사이에, 버퍼층으로서의 기초층(24)을 형성함으로써, 규칙 합금의 배향성을 보다 향상시킬 수 있다.
또한, 이러한 기초층(13) 위에 L10 구조의 규칙 합금을 형성함으로써, 이 규칙 합금을 (001)면에 배향시키는 것이 가능하게 된다. 또한, (001)면에 배향하는 규칙 합금 위에 MgO를 형성함으로써, (100)면에 배향한 MgO를 형성할 수 있다. 이에 의해, 높은 자기 저항비를 실현하는 것이 가능하게 된다.
또한, L10 구조를 갖는 강자성 합금(14)의 규칙화에 필요한 열 공정에서 생기는 확산에 의해, MTJ 소자(10)의 자기 특성 및 전기 특성을 열화시키는 원소를 기초층(13)에 이용하고 있지 않다. 이에 의해, 본 실시 형태의 기초층(13)을 이용한 경우에도, MTJ 소자(10)의 자기 특성 및 전기 특성이 열화하는 것을 방지하는 것이 가능하게 된다.
[제2 실시 형태]
제2 실시 형태는, 제1 실시 형태에서 나타낸 MTJ 소자(10)를 이용하여 MRAM을 구성한 경우의 예에 대하여 나타내고 있다.
도 23은, 본 발명의 제2 실시 형태에 따른 MRAM의 구성을 도시하는 회로도이다. MRAM은, 매트릭스 형상으로 배열된 복수의 메모리 셀 MC를 갖는 메모리 셀 어레이(50)를 구비하고 있다. 메모리 셀 어레이(50)에는, 각각이 열(컬럼) 방향으로 연장되도록, 복수의 비트선쌍 BL, /BL이 배설되어 있다. 또한, 메모리 셀 어레이(50)에는, 각각이 행(로우) 방향으로 연장되도록, 복수의 워드선 WL이 배설되어 있다.
비트선 BL과 워드선 WL의 교차 부분에는, 메모리 셀 MC가 배치되어 있다. 각 메모리 셀 MC는, MTJ 소자(10), 및 N채널 MOS 트랜지스터로 이루어지는 선택 트랜지스터(51)를 구비하고 있다. MTJ 소자(10)의 일단은, 비트선 BL에 접속되어 있다. MTJ 소자(10)의 타단은, 선택 트랜지스터(51)의 드레인 단자에 접속되어 있다. 선택 트랜지스터(51)의 게이트 단자는, 워드선 WL에 접속되어 있다. 선택 트랜지스터(51)의 소스 단자는, 비트선 /BL에 접속되어 있다.
워드선 WL에는, 로우 디코더(52)가 접속되어 있다. 비트선쌍 BL, /BL에는, 기입 회로(54) 및 판독 회로(55)가 접속되어 있다. 기입 회로(54) 및 판독 회로(55)에는, 컬럼 디코더(53)가 접속되어 있다. 각 메모리 셀 MC는, 로우 디코더(52) 및 컬럼 디코더(53)에 의해 선택된다.
메모리 셀 MC에의 데이터의 기입은, 이하와 같이 행해진다. 우선, 데이터 기입을 행하는 메모리 셀 MC를 선택하기 위해, 이 메모리 셀 MC에 접속된 워드선 WL이 활성화된다. 이에 의해, 선택 트랜지스터(51)가 턴 온한다.
여기에서, MTJ 소자(10)에는, 기입 데이터에 따라서, 쌍방향의 기입 전류 Iw 가 공급된다. 구체적으로는, MTJ 소자(10)에 좌측으로부터 우측으로 기입 전류 Iw를 공급하는 경우, 기입 회로(54)는, 비트선 BL에 플러스의 전압을 인가하고, 비트선 /BL에 접지 전압을 인가한다. 또한, MTJ 소자(10)에 우측으로부터 좌측으로 기입 전류 Iw를 공급하는 경우, 기입 회로(54)는, 비트선 /BL에 플러스의 전압을 인가하고, 비트선 BL에 접지 전압을 인가한다. 이와 같이 하여, 메모리 셀 MC에 데이터 "0", 혹은 데이터 "1"을 기입할 수 있다.
다음으로, 메모리 셀 MC로부터의 데이터 판독은, 이하와 같이 행해진다. 우선, 선택된 메모리 셀 MC의 선택 트랜지스터(51)가 턴 온한다. 판독 회로(55)는, MTJ 소자(10)에, 예를 들면 우측으로부터 좌측으로 흐르는 판독 전류 Ir을 공급한다. 그리고, 판독 회로(55)는, 이 판독 전류 Ir에 기초하여, MTJ 소자(10)의 저항값을 검출한다. 이와 같이 하여, MTJ 소자(10)에 기억된 데이터를 판독할 수 있다.
다음으로, MRAM의 구조에 대하여 설명한다. 도 24는, 메모리 셀 MC를 중심으로 나타낸 MRAM의 구성을 도시하는 단면도이다.
P형 반도체 기판(61)의 표면 영역에는, 소자 분리 절연층이 형성되고, 이 소자 분리 절연층이 형성되어 있지 않은 반도체 기판(61)의 표면 영역이 소자를 형성하는 소자 영역(active area)으로 된다. 소자 분리 절연층은, 예를 들면 STI(Shallow Trench Isolation)에 의해 구성된다. STI로서는, 예를 들면 산화 실리콘이 이용된다.
반도체 기판(61)의 소자 영역에는, 이격된 소스 영역 S 및 드레인 영역 D가 설정되어 있다. 이 소스 영역 S 및 드레인 영역 D는 각각, 반도체 기판(61) 내에 고농도의 N+형 불순물을 도입하여 형성된 N+형 확산 영역으로 구성된다. 소스 영역 S 및 드레인 영역 D 사이에서 반도체 기판(61) 위에는, 게이트 절연막(51A)을 개재하여, 게이트 전극(51B)이 형성되어 있다. 게이트 전극(51B)은, 워드선 WL로서 기능한다. 이와 같이 하여, 반도체 기판(61)에는, 선택 트랜지스터(51)가 형성되어 있다.
소스 영역 S 위에는, 컨택트(62)를 개재하여 배선층(63)이 형성되어 있다. 배선층(63)은, 비트선 /BL로서 기능한다.
드레인 영역 D 위에는, 컨택트(64)를 개재하여 인출선(65)이 형성되어 있다. 인출선(65) 위에는, 하부 전극(12) 및 상부 전극(19) 사이에 끼워진 MTJ 소자(10)가 형성되어 있다. 상부 전극(19) 위에는, 배선층(66)이 형성되어 있다. 배선층(66)은, 비트선 BL로서 기능한다. 또한, 반도체 기판(61)과 배선층(66) 사이는, 예를 들면 산화 실리콘으로 이루어지는 층간 절연층(67)으로 채워져 있다.
이상 상술한 바와 같이, 제1 실시 형태에서 나타낸 MTJ 소자(10)를 이용하여 MRAM을 구성할 수 있다. 또한, MTJ 소자(10)는, 스핀 주입형의 자기 메모리 외에, 자벽 이동형의 자기 메모리에도 사용하는 것이 가능하다.
또한, 제2 실시 형태에서 나타낸 MRAM은, 다양한 장치에 적용하는 것이 가능하다. MRAM의 몇 가지의 적용예에 대하여 이하에 설명한다.
<적용예 1>
도 25는, 디지털 가입자선(DSL)용 모뎀의 DSL 데이터 패스부를 추출하여 도시하고 있다. 이 모뎀은, 프로그래머블 디지털 시그널 프로세서(DSP: Digital Signal Processor)(100), 아날로그-디지털(A/D) 컨버터(110), 디지털-아날로그(D/A) 컨버터(120), 송신 드라이버(130), 및 수신기 증폭기(140) 등을 포함하여 구성되어 있다.
도 25에서는, 밴드패스 필터를 생략하고 있고, 그 대신에 회선 코드 프로그램(DSP에 의해 실행되는, 코드화된 가입자 회선 정보, 전송 조건 등(회선 코드: QAM, CAP, RSK, FM, AM, PAM, DWMT 등)에 따라서 모뎀을 선택, 동작시키기 위한 프로그램)을 유지하기 위한 여러 가지 타입의 옵션의 메모리로서, 본 실시 형태의 MRAM(170)과 EEPROM(180)을 나타내고 있다.
또한, 본 적용예에서는, 회선 코드 프로그램을 유지하기 위한 메모리로서 MRAM(170)과 EEPROM(180)의 2종류의 메모리를 이용하고 있지만, EEPROM(180)을 MRAM로 치환하여도 된다. 즉, 2종류의 메모리를 이용하지 않고, MRAM만을 이용하도록 구성하여도 된다.
<적용예 2>
도 26은, 다른 적용예로서, 휴대 전화 단말기(300)를 나타내고 있다. 통신 기능을 실현하는 통신부(200)는, 송수신 안테나(201), 안테나 공용기(202), 수신부(203), 베이스 밴드 처리부(204), 음성 코덱으로서 이용되는 DSP(205), 스피커(수화기)(206), 마이크로폰(송화기)(207), 송신부(208), 및 주파수 신시사이저(209) 등을 구비하고 있다.
또한, 이 휴대 전화 단말기(300)에는, 그 휴대 전화 단말기의 각 부를 제어하는 제어부(220)가 설치되어 있다. 제어부(220)는, CPU(221), ROM(222), 본 실시 형태의 MRAM(223), 및 플래시 메모리(224)가 버스(225)를 통하여 접속되어 형성된 마이크로컴퓨터이다. 상기 ROM(222)에는, CPU(221)에 의해 실행되는 프로그램이나 표시용의 폰트 등의 필요로 되는 데이터가 미리 기억되어 있다.
MRAM(223)은, 주로 작업 영역으로서 이용되는 것으로, CPU(221)가 프로그램의 실행 중에서 계산 도중의 데이터 등을 필요에 따라 기억하거나, 제어부(220)와 각 부 사이에서 교환하는 데이터를 일시 기억하거나 하는 경우 등에 이용된다. 또한, 플래시 메모리(224)는, 휴대 전화 단말기(300)의 전원이 오프되어도, 예를 들면 직전의 설정 조건 등을 기억해 두고, 다음의 전원 온 시에 동일한 설정으로 하도록 하는 사용 방법을 하는 경우에, 그들 설정 파라미터를 기억해 두는 것이다. 이에 의해, 휴대 전화 단말기(300)의 전원이 오프로 되어도, 기억되어 있는 설정 파라미터를 소실하게 되는 일이 없다.
또한, 이 휴대 전화 단말기(300)에는, 오디오 재생 처리부(211), 외부 출력 단자(212), LCD 컨트롤러(213), 표시용의 LCD(액정 디스플레이)(214), 및 호출음을 발생하는 링거(215) 등이 설치되어 있다. 상기 오디오 재생 처리부(211)는, 휴대 전화 단말기(300)에 입력된 오디오 정보(혹은, 후술하는 외부 메모리(240)에 기억된 오디오 정보)를 재생한다. 재생된 오디오 정보는, 외부 출력 단자(212)를 통하여 헤드폰이나 휴대형 스피커 등에 전함으로써, 외부에 취출하는 것이 가능하다. 이와 같이, 오디오 재생 처리부(211)를 설치함으로써, 오디오 정보의 재생이 가능 하게 된다. 상기 LCD 컨트롤러(213)는, 예를 들면 상기 CPU(221)로부터의 표시 정보를 버스(225)를 통하여 수취하고, LCD(214)를 제어하기 위한 LCD 제어 정보로 변환하고, LCD(214)를 구동하여 표시를 행하게 한다.
휴대 전화 단말기(300)에는, 인터페이스 회로(I/F)(231, 233, 235), 외부 메모리(240), 외부 메모리 슬롯(232), 키 조작부(234), 및 외부 입출력 단자(236) 등이 설치되어 있다. 상기 외부 메모리 슬롯(232)에는 메모리 카드 등의 외부 메모리(240)가 삽입된다. 이 외부 메모리 슬롯(232)은, 인터페이스 회로(I/F)(231)를 통하여 버스(225)에 접속된다. 이와 같이, 휴대 전화 단말기(300)에 슬롯(232)을 설치함으로써, 휴대 전화 단말기(300)의 내부의 정보를 외부 메모리(240)에 기입하거나, 혹은 외부 메모리(240)에 기억된 정보(예를 들면 오디오 정보)를 휴대 전화 단말기(300)에 입력하거나 하는 것이 가능하게 된다.
상기 키 조작부(234)는, 인터페이스 회로(I/F)(233)를 통하여 버스(225)에 접속된다. 키 조작부(234)로부터 입력된 키 입력 정보는, 예를 들면 CPU(221)에 전해진다. 상기 외부 입출력 단자(236)는, 인터페이스 회로(I/F)(233)를 통하여 버스(225)에 접속되고, 휴대 전화 단말기(300)에 외부로부터 여러 가지의 정보를 입력하거나, 혹은 휴대 전화 단말기(300)로부터 외부에 정보를 출력하거나 할 때의 단자로서 기능한다.
또한, 본 적용예에서는, ROM(222), MRAM(223), 및 플래시 메모리(224)를 이용하고 있지만, 플래시 메모리(224)를 MRAM으로 치환하여도 되고, 또한 ROM(222)도 MRAM으로 치환하는 것도 가능하다.
<적용예 3>
도 27 내지 도 31은, MRAM을 스마트 미디어 등의 미디어 콘텐츠를 수납하는 카드(MRAM 카드)에 적용한 예를 각각 나타낸다.
도 27에 도시한 바와 같이, MRAM 카드 본체(400)에는, MRAM 칩(401)이 내장되어 있다. 이 카드 본체(400)에는, MRAM 칩(401)에 대응하는 위치에 개구부(402)가 형성되고, MRAM 칩(401)이 노출되어 있다. 이 개구부(402)에는 셔터(403)가 설치되어 있고, 상기 MRAM 카드의 휴대시에 MRAM 칩(401)이 셔터(403)에 의해 보호되도록 되어 있다. 이 셔터(403)는, 외부 자장을 차폐하는 효과가 있는 재료, 예를 들면 세라믹으로 이루어져 있다. 데이터를 전사하는 경우에는, 셔터(403)를 개방하여 MRAM 칩(401)을 노출시켜 행한다. 외부 단자(404)는, MRAM 카드에 기억된 콘텐츠 데이터를 외부에 취출하기 위한 것이다.
도 28 및 도 29는, 상기 MRAM 카드에 데이터를 전사하기 위한, 카드 삽입형의 전사 장치(500)의 상면도 및 단면도를 도시하고 있다.
데이터 전사 장치(500)는, 수납부(500a)를 갖고 있다. 이 수납부(500a)에는, 제1 MRAM 카드(550)가 수납되어 있다. 수납부(500a)에는, 제1 MRAM 카드(550)에 전기적으로 접속된 외부 단자(530)가 설치되어 있고, 이 외부 단자(530)를 이용하여 제1 MRAM 카드(550)의 데이터가 재기입된다.
엔드 유저가 사용하는 제2 MRAM 카드(450)를, 화살표로 나타낸 바와 같이 전사 장치(500)의 삽입부(510)로부터 삽입하고, 스토퍼(520)에 의해 멈출 때까지 압입한다. 이 스토퍼(520)는, 제1 MRAM(550)과 제2 MRAM 카드(450)를 위치 정렬하기 위한 부재로서도 기능한다. 제2 MRAM 카드(450)가 소정 위치에 배치되면, 제1 MRAM 데이터 재기입 제어부로부터 외부 단자(530)에 제어 신호가 공급되고, 제1 MRAM(550)에 기억된 데이터가 제2 MRAM 카드(450)에 전사된다.
도 30에는, 끼워 넣기형의 전사 장치를 도시한다. 이 전사 장치는, 화살표로 나타낸 바와 같이, 스토퍼(520)를 목표로, 제1 MRAM(550) 위에 제2 MRAM 카드(450)를 끼워 넣도록 재치하는 타입이다. 전사 방법에 대해서는 카드 삽입형과 동일하므로, 설명을 생략한다.
도 31에는, 슬라이드형의 전사 장치를 도시한다. 이 전사 장치는, CD-ROM 드라이브나 DVD 드라이브와 마찬가지로, 전사 장치(500)에 받침 접시 슬라이드(560)가 설치되어 있고, 이 받침 접시 슬라이드(560)가 화살표로 나타낸 바와 같이 이동한다. 받침 접시 슬라이드(560)가 파선의 위치로 이동했을 때에 제2 MRAM 카드(450)를 받침 접시 슬라이드(560)에 재치하고, 제2 MRAM 카드(450)를 전사 장치(500)의 내부로 반송한다. 스토퍼(520)에 제2 MRAM 카드(450)의 선단부가 당접하도록 반송되는 점, 및 전사 방법에 대해서는 카드 삽입형과 동일하므로, 설명을 생략한다.
본 발명은, 전술한 실시 형태에 한정되는 것은 아니며, 그 요지를 일탈하지 않는 범위 내에서, 구성 요소를 변형하여 구체화할 수 있다. 또한, 실시 형태에 개시되어 있는 복수의 구성 요소의 적절한 조합에 의해 여러 가지의 발명을 구성할 수 있다. 예를 들면, 실시 형태에 개시되는 전체 구성 요소로부터 몇 가지의 구성 요소를 삭제하여도 되고, 서로 다른 실시 형태의 구성 요소를 적절하게 조합하여도 된다.
도 1은, L10 구조를 설명하는 도면.
도 2는, 본 발명의 제1 실시 형태에 따른 기초층(13) 및 강자성 합금(14)을 함유하는 적층 구조를 도시하는 단면도.
도 3은, 실시예 1에 따른 MH 루프를 나타내는 도면.
도 4는, 실시예 2에 따른 MH 루프를 나타내는 도면.
도 5는, 비교예 1에 따른 MH 루프를 나타내는 도면.
도 6은, 비교예 2에 따른 MH 루프를 나타내는 도면.
도 7은, 실시예 1, 2 및 비교예 1, 2에서의 각각의 X선 회절 프로파일을 나타내는 도면.
도 8은, 제1 실시 형태에 따른 MTJ 구조를 도시하는 단면도.
도 9는, 실시예 3에 따른 MH 루프를 나타내는 도면.
도 10은, 실시예 4에 따른 MH 루프를 나타내는 도면.
도 11은, 비교예 3에 따른 MH 루프를 나타내는 도면.
도 12는, 제1 실시 형태에 따른 싱글 핀 구조의 MTJ 소자(10)의 개략도.
도 13은, 구체예 1-1의 MTJ 소자(10)의 구성을 도시하는 단면도.
도 14는, 제1 실시 형태에 따른 듀얼 핀 구조의 MTJ 소자(10)의 개략도.
도 15는, 구체예 2-1의 MTJ 소자(10)의 구성을 도시하는 단면도.
도 16은, 구체예 2-2의 MTJ 소자(10)의 구성을 도시하는 단면도.
도 17은, 구체예 2-3의 MTJ 소자(10)의 구성을 도시하는 단면도.
도 18은, 구체예 2-4의 MTJ 소자(10)의 구성을 도시하는 단면도.
도 19는, 고정층(33)의 다른 구성예를 설명하는 도면.
도 20은, 고정층(33)의 다른 구성예를 설명하는 도면.
도 21은, 고정층(33)의 다른 구성예를 설명하는 도면.
도 22는, 고정층(33)의 다른 구성예를 설명하는 도면.
도 23은, 본 발명의 제2 실시 형태에 따른 MRAM의 구성을 도시하는 회로도.
도 24는, 메모리 셀 MC를 중심으로 나타낸 MRAM의 구성을 도시하는 단면도.
도 25는, MRAM의 적용예 1에 따른 디지털 가입자선(DSL)용 모뎀의 DSL 데이터 패스부를 나타내는 블록도.
도 26은, MRAM의 적용예 2에 따른 휴대 전화 단말기(300)를 도시하는 블록도.
도 27은, MRAM의 적용예 3에 따른 MRAM 카드(400)를 도시하는 상면도.
도 28은, MRAM 카드에 데이터를 전사하기 위한 전사 장치(500)를 도시하는 평면도.
도 29는, MRAM 카드에 데이터를 전사하기 위한 전사 장치(500)를 도시하는 단면도.
도 30은, MRAM 카드에 데이터를 전사하기 위한, 끼워넣기형의 전사 장치(500)를 도시하는 단면도.
도 31은, MRAM 카드에 데이터를 전사하기 위한, 슬라이드형의 전사 장 치(500)를 도시하는 단면도.
<도면의 주요 부분에 대한 부호의 설명>
11: Si 기판
12: 밀착층
13: 기초층
14: 강자성 합금
18: 보호층

Claims (23)

  1. 아몰퍼스 구조 혹은 미결정 구조를 갖는 제1 기초층과,
    상기 제1 기초층 위에 형성되고, 또한 NaCl 구조를 갖는 산화물로 구성되는 제2 기초층과,
    상기 제2 기초층 위에 형성되고, 또한 NaCl 구조를 갖고, 또한 (001)면에 배향하는 질화물로 구성되는 제3 기초층과,
    상기 제3 기초층 위에 형성되고, 또한 막면에 수직 방향의 자기 이방성을 갖고, 또한 L10 구조를 갖고, 또한 (001)면에 배향하는 강자성 합금으로 구성되는 제1 자성층과,
    상기 제1 자성층 위에 형성된 제1 비자성층과,
    상기 제1 비자성층 위에 형성되고, 또한 막면에 수직 방향의 자기 이방성을 갖는 제2 자성층
    을 구비하는 자기 저항 소자.
  2. 제1항에 있어서,
    상기 제1 및 제2 자성층 중 한쪽은, 자화 방향이 고정되고,
    상기 제1 및 제2 자성층의 다른 쪽은, 자화 방향이 변화 가능한 자기 저항 소자.
  3. 제1항에 있어서,
    상기 제3 기초층은, Ti, Zr, Nb, V, Hf, Ta, Mo, W, B, Al, 및 Ce 중 1개 이상의 원소를 함유하는 질화물을 함유하는 자기 저항 소자.
  4. 삭제
  5. 제1항에 있어서,
    상기 제1 기초층은, Fe, Co, 및 Ni 중 1개 이상의 원소와, B, Nb, Si, Ta, 및 Zr 중 1개 이상의 원소를 함유하는 금속을 함유하는 자기 저항 소자.
  6. 삭제
  7. 제1항에 있어서,
    상기 제2 기초층은, Mg, Ca, V, Nb, Mn, Fe, Co, 및 Ni 중 1개 이상의 원소를 함유하는 산화물을 함유하는 자기 저항 소자.
  8. 제1항에 있어서,
    상기 제3 기초층과 상기 제1 자성층 사이에 형성되고, 또한 정방정 구조 혹은 입방정 구조를 갖고, 또한 2.7 내지 3.0Å 혹은 3.7 내지 4.2Å의 범위의 격자 상수를 갖고, 또한 (001)면에 배향하는 금속을 함유하는 제4 기초층을 더 구비하는 자기 저항 소자.
  9. 제8항에 있어서,
    상기 제4 기초층은, Rh, Ir, Pd, Pt, Cu, Ag, 및 Au 중 적어도 1개의 원소로 이루어지는 금속, 혹은 이들 중 적어도 1개의 원소를 함유하는 합금을 함유하는 자기 저항 소자.
  10. 제1항에 있어서,
    상기 제1 자성층은, Fe, Co, Ni, 및 Cu 중 1개 이상의 원소와, Pd, Pt, 및 Au 중 1개 이상의 원소를 함유하는 자기 저항 소자.
  11. 제10항에 있어서,
    상기 제1 자성층은, B, Zr, 및 Ag 중 1개 이상의 원소를 합계로 20at% 이하의 농도로 함유하는 자기 저항 소자.
  12. 제10항에 있어서,
    상기 제1 자성층은, Mg, Ca, B, Al, Si, Fe, Co, Ni, Ti, Zr, Hf, V, Nb, Ta, Cr, Mo, 및 W 중 1개 이상의 원소를 함유하는 산화물 혹은 질화물을 20vol% 이하의 농도로 함유하는 자기 저항 소자.
  13. 제1항에 있어서,
    상기 제1 비자성층은, 산화 마그네슘을 함유하는 자기 저항 소자.
  14. 제1항에 있어서,
    상기 제2 자성층은, L10 구조를 갖고, 또한 (001)면에 배향하는 강자성 합금을 함유하는 자기 저항 소자.
  15. 제14항에 있어서,
    상기 제2 자성층은, Fe, Co, Ni, 및 Cu 중 1개 이상의 원소와, Pd, Pt, 및 Au 중 1개 이상의 원소를 함유하는 자기 저항 소자.
  16. 제1항에 있어서,
    상기 제3 기초층과 상기 제1 자성층 사이에 형성되고, 또한 페로브스카이트 구조를 가지며, 또한 (001)면에 배향되어 있는 제5 기초층을 더 구비하는 자기 저항 소자.
  17. 제16항에 있어서,
    상기 제5 기초층은, 도전성을 갖고, 또한 그 화학식은 ABO3으로 표현되며,
    "A"는, Ca, Sr, Ba, La로부터 선택되고,
    "B"는, Ti, V, Cr, Mn, Fe, Co, Ni, Nb, Mo, Ru, Ir, Pb로부터 선택되는 자기 저항 소자.
  18. 제1항에 있어서,
    상기 제2 자성층 위에 형성된 제2 비자성층과,
    상기 제2 비자성층 위에 형성되고, 또한 막면에 수직 방향의 자기 이방성을 갖고, 또한 자화 방향이 고정된 제3 자성층을 더 구비하고,
    상기 제1 자성층은, 자화 방향이 고정되고,
    상기 제2 자성층은, 자화 방향이 변화 가능한 자기 저항 소자.
  19. 제18항에 있어서,
    상기 제2 비자성층은, Au, Ag, 및 Cu 중 적어도 1개의 원소로 이루어지는 금속, 혹은 이들 중 적어도 1개의 원소를 함유하는 합금을 함유하는 자기 저항 소자.
  20. 제18항에 있어서,
    상기 제2 비자성층은, 산화 마그네슘을 함유하는 자기 저항 소자.
  21. 자기 저항 소자와, 상기 자기 저항 소자를 사이에 두도록 형성되고, 또한 상기 자기 저항 소자에 대하여 통전을 행하는 제1 전극 및 제2 전극을 포함하는 메모리 셀을 구비하고,
    상기 자기 저항 소자는,
    아몰퍼스 구조 혹은 미결정 구조를 갖는 제1 기초층과,
    상기 제1 기초층 위에 형성되고, 또한 NaCl 구조를 갖는 산화물로 구성되는 제2 기초층과,
    상기 제2 기초층 위에 형성되고, 또한 NaCl 구조를 갖고, 또한 (001)면에 배향하는 질화물로 구성되는 제3 기초층과,
    상기 제3 기초층 위에 형성되고, 또한 막면에 수직 방향의 자기 이방성을 갖고, 또한 L10 구조를 갖고, 또한 (001)면에 배향하는 강자성 합금으로 구성되는 제1 자성층과,
    상기 제1 자성층 위에 형성된 제1 비자성층과,
    상기 제1 비자성층 위에 형성되고, 또한 막면에 수직 방향의 자기 이방성을 갖는 제2 자성층
    을 구비하는 자기 메모리.
  22. 제21항에 있어서,
    상기 제1 전극에 전기적으로 접속된 제1 배선과,
    상기 제2 전극에 전기적으로 접속된 제2 배선과,
    상기 제1 배선 및 상기 제2 배선에 전기적으로 접속되고, 또한 상기 자기 저 항 소자에 쌍방향으로 전류를 공급하는 기입 회로를 더 구비하는 자기 메모리.
  23. 제22항에 있어서,
    상기 메모리 셀은, 상기 제2 전극과 상기 제2 배선 사이에 전기적으로 접속된 선택 트랜지스터를 포함하는 자기 메모리.
KR1020080092664A 2007-09-26 2008-09-22 자기 저항 소자 및 자기 메모리 KR101002503B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2007-00250283 2007-09-26
JP2007250283A JP4649457B2 (ja) 2007-09-26 2007-09-26 磁気抵抗素子及び磁気メモリ

Publications (2)

Publication Number Publication Date
KR20090031994A KR20090031994A (ko) 2009-03-31
KR101002503B1 true KR101002503B1 (ko) 2010-12-17

Family

ID=40470730

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080092664A KR101002503B1 (ko) 2007-09-26 2008-09-22 자기 저항 소자 및 자기 메모리

Country Status (4)

Country Link
US (1) US8299552B2 (ko)
JP (1) JP4649457B2 (ko)
KR (1) KR101002503B1 (ko)
CN (1) CN101399312B (ko)

Families Citing this family (80)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4444241B2 (ja) 2005-10-19 2010-03-31 株式会社東芝 磁気抵抗効果素子、磁気ランダムアクセスメモリ、電子カード及び電子装置
JP2009239121A (ja) * 2008-03-27 2009-10-15 Toshiba Corp 磁気抵抗効果素子及び磁気ランダムアクセスメモリ
US9165625B2 (en) * 2008-10-30 2015-10-20 Seagate Technology Llc ST-RAM cells with perpendicular anisotropy
JP5491757B2 (ja) * 2009-03-27 2014-05-14 株式会社東芝 磁気抵抗素子および磁気メモリ
US7936598B2 (en) 2009-04-28 2011-05-03 Seagate Technology Magnetic stack having assist layer
WO2010143248A1 (ja) * 2009-06-08 2010-12-16 株式会社日立製作所 トンネル磁気抵抗効果素子及びそれを用いたランダムアクセスメモリ
KR101115039B1 (ko) * 2009-08-21 2012-03-07 한국과학기술연구원 자기터널접합 디바이스 및 그 제조 방법
JP2013048124A (ja) * 2009-11-20 2013-03-07 Fuji Electric Co Ltd 強磁性トンネル接合素子
US8283741B2 (en) * 2010-01-08 2012-10-09 International Business Machines Corporation Optimized free layer for spin torque magnetic random access memory
JP5479487B2 (ja) * 2010-03-31 2014-04-23 株式会社東芝 磁気抵抗素子及び磁気メモリ
US8692343B2 (en) * 2010-04-26 2014-04-08 Headway Technologies, Inc. MR enhancing layer (MREL) for spintronic devices
WO2011149274A2 (ko) * 2010-05-26 2011-12-01 고려대학교 산학협력단 자기적으로 연결되고 수직 자기 이방성을 갖도록 하는 비정질 버퍼층을 가지는 자기 터널 접합 소자
US9135973B2 (en) * 2010-06-03 2015-09-15 Tohoku University Magnetoresistance effect element and magnetic memory
US8324697B2 (en) 2010-06-15 2012-12-04 International Business Machines Corporation Seed layer and free magnetic layer for perpendicular anisotropy in a spin-torque magnetic random access memory
JP5703641B2 (ja) * 2010-09-09 2015-04-22 ソニー株式会社 記憶素子及びメモリ
US9337417B2 (en) * 2010-12-10 2016-05-10 Avalanche Technology, Inc. Magnetic random access memory with perpendicular interfacial anisotropy
JP5123365B2 (ja) 2010-09-16 2013-01-23 株式会社東芝 磁気抵抗素子及び磁気メモリ
JP5209011B2 (ja) 2010-09-16 2013-06-12 株式会社東芝 磁気抵抗素子
JP5148673B2 (ja) * 2010-09-17 2013-02-20 株式会社東芝 磁気抵抗効果素子及び磁気メモリ
US8508973B2 (en) 2010-11-16 2013-08-13 Seagate Technology Llc Method of switching out-of-plane magnetic tunnel junction cells
JP5782715B2 (ja) * 2011-01-07 2015-09-24 ソニー株式会社 記憶素子及び記憶装置
JP5761788B2 (ja) 2011-03-25 2015-08-12 株式会社東芝 磁気抵抗素子および磁気メモリ
JP5768498B2 (ja) * 2011-05-23 2015-08-26 ソニー株式会社 記憶素子、記憶装置
JP5701701B2 (ja) * 2011-06-30 2015-04-15 株式会社東芝 磁気抵抗素子及び磁気メモリ
JP5722137B2 (ja) 2011-06-30 2015-05-20 株式会社東芝 磁気抵抗素子及び磁気メモリ
US8946837B2 (en) 2011-07-04 2015-02-03 Kabushiki Kaisha Toshiba Semiconductor storage device with magnetoresistive element
JP5722140B2 (ja) 2011-07-04 2015-05-20 株式会社東芝 磁気抵抗素子及び磁気メモリ
JP2013048210A (ja) * 2011-07-22 2013-03-07 Toshiba Corp 磁気抵抗素子
KR101308105B1 (ko) * 2011-11-18 2013-09-12 한국과학기술연구원 수직자화 박막 구조체 및 그 제조 방법
JP2013168455A (ja) * 2012-02-14 2013-08-29 Tohoku Univ 磁気抵抗素子及びそれを用いた磁気メモリ
US9007818B2 (en) 2012-03-22 2015-04-14 Micron Technology, Inc. Memory cells, semiconductor device structures, systems including such cells, and methods of fabrication
JP6014385B2 (ja) * 2012-05-14 2016-10-25 昭和電工株式会社 磁気記録媒体及び磁気記録再生装置
JP5514256B2 (ja) 2012-05-18 2014-06-04 株式会社東芝 磁気記憶素子及びその製造方法
US9054030B2 (en) * 2012-06-19 2015-06-09 Micron Technology, Inc. Memory cells, semiconductor device structures, memory systems, and methods of fabrication
US8923038B2 (en) 2012-06-19 2014-12-30 Micron Technology, Inc. Memory cells, semiconductor device structures, memory systems, and methods of fabrication
US9214624B2 (en) 2012-07-27 2015-12-15 Qualcomm Incorporated Amorphous spacerlattice spacer for perpendicular MTJs
JP2014060297A (ja) * 2012-09-18 2014-04-03 Toshiba Corp 磁気抵抗効果素子
JP5680045B2 (ja) 2012-11-14 2015-03-04 株式会社東芝 磁気抵抗素子及び磁気メモリ
JP6127511B2 (ja) * 2012-12-28 2017-05-17 富士通セミコンダクター株式会社 磁気抵抗素子、これを用いた磁気記憶装置、及びその製造方法
US20140203383A1 (en) * 2013-01-24 2014-07-24 T3Memory, Inc. Perpendicular magnetoresistive memory element
US9379315B2 (en) 2013-03-12 2016-06-28 Micron Technology, Inc. Memory cells, methods of fabrication, semiconductor device structures, and memory systems
US20140284733A1 (en) 2013-03-22 2014-09-25 Daisuke Watanabe Magnetoresistive element
US9184374B2 (en) * 2013-03-22 2015-11-10 Kazuya Sawada Magnetoresistive element
KR20140123340A (ko) * 2013-04-12 2014-10-22 삼성전자주식회사 자기 터널 접합을 갖는 반도체 소자의 형성 방법 및 관련된 소자
US9368714B2 (en) 2013-07-01 2016-06-14 Micron Technology, Inc. Memory cells, methods of operation and fabrication, semiconductor device structures, and memory systems
US9466787B2 (en) 2013-07-23 2016-10-11 Micron Technology, Inc. Memory cells, methods of fabrication, semiconductor device structures, memory systems, and electronic systems
US9293695B2 (en) * 2013-09-09 2016-03-22 Koji Ueda Magnetoresistive element and magnetic random access memory
US9461242B2 (en) 2013-09-13 2016-10-04 Micron Technology, Inc. Magnetic memory cells, methods of fabrication, semiconductor devices, memory systems, and electronic systems
US9608197B2 (en) 2013-09-18 2017-03-28 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
US10454024B2 (en) 2014-02-28 2019-10-22 Micron Technology, Inc. Memory cells, methods of fabrication, and memory devices
JP6180972B2 (ja) 2014-03-13 2017-08-16 株式会社東芝 磁気抵抗素子および磁気メモリ
US9281466B2 (en) 2014-04-09 2016-03-08 Micron Technology, Inc. Memory cells, semiconductor structures, semiconductor devices, and methods of fabrication
US9269888B2 (en) 2014-04-18 2016-02-23 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
KR102335104B1 (ko) 2014-05-23 2021-12-03 삼성전자 주식회사 자기 소자
KR102133178B1 (ko) * 2014-06-09 2020-07-15 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
US9620561B2 (en) 2014-09-05 2017-04-11 Kabushiki Kaisha Toshiba Magnetoresistive element and manufacturing method thereof
US9385307B2 (en) * 2014-10-01 2016-07-05 Kabushiki Kaisha Toshiba Magnetoresistive element and method of manufacturing the same
US9349945B2 (en) 2014-10-16 2016-05-24 Micron Technology, Inc. Memory cells, semiconductor devices, and methods of fabrication
JP6411186B2 (ja) * 2014-11-19 2018-10-24 株式会社東芝 磁気抵抗素子および磁気メモリ
US9768377B2 (en) * 2014-12-02 2017-09-19 Micron Technology, Inc. Magnetic cell structures, and methods of fabrication
US9634237B2 (en) * 2014-12-23 2017-04-25 Qualcomm Incorporated Ultrathin perpendicular pinned layer structure for magnetic tunneling junction devices
US10439131B2 (en) 2015-01-15 2019-10-08 Micron Technology, Inc. Methods of forming semiconductor devices including tunnel barrier materials
EP3979346A1 (en) * 2015-03-31 2022-04-06 TDK Corporation Magnetoresistive effect element
CN104900242B (zh) * 2015-06-19 2017-12-19 中国科学院半导体研究所 一种具有垂直磁各向异性的铁磁颗粒膜的制备方法
US9537088B1 (en) * 2015-07-13 2017-01-03 Micron Technology, Inc. Magnetic tunnel junctions
KR102482371B1 (ko) * 2015-10-15 2022-12-29 삼성전자주식회사 Mtj 구조물 및 이를 포함하는 자기 저항 메모리 장치
US10109676B2 (en) * 2015-10-15 2018-10-23 Samsung Electronics Co., Ltd. MTJ structures including magnetism induction pattern and magnetoresistive random access memory devices including the same
US10490732B2 (en) 2016-03-11 2019-11-26 Toshiba Memory Corporation Magnetic memory device with sidewall layer containing boron and manufacturing method thereof
TWI688131B (zh) 2016-09-14 2020-03-11 日商東芝記憶體股份有限公司 半導體裝置
JP6679455B2 (ja) 2016-09-20 2020-04-15 キオクシア株式会社 磁気抵抗素子及び磁気メモリ
JP2018106774A (ja) * 2016-12-27 2018-07-05 昭和電工株式会社 磁気記録媒体および磁気記憶装置
JP6887814B2 (ja) * 2017-01-24 2021-06-16 昭和電工株式会社 磁気記録媒体および磁気記憶装置
US11551737B2 (en) * 2017-04-03 2023-01-10 Sony Semiconductor Solutions Corporation Magnetic storage element and electronic apparatus
CN107134341B (zh) * 2017-04-21 2018-11-27 东北大学 一种垂直取向强磁性介质薄膜及其制备方法
KR20180122771A (ko) 2017-05-04 2018-11-14 에스케이하이닉스 주식회사 전자 장치
US10553642B2 (en) * 2017-08-28 2020-02-04 Samsung Electronics Co., Ltd. Method and system for providing magnetic junctions utilizing metal oxide layer(s)
JP2019054054A (ja) * 2017-09-13 2019-04-04 東芝メモリ株式会社 磁気装置
JP2019057636A (ja) * 2017-09-21 2019-04-11 東芝メモリ株式会社 磁気記憶装置
US20220115049A1 (en) * 2020-10-13 2022-04-14 Samsung Electronics Co., Ltd. Magnetic memory device and magnetic memory apparatus
US20230039108A1 (en) * 2021-08-03 2023-02-09 Yimin Guo Perpendicular mtj element having a soft-magnetic adjacent layer and methods of making the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001189010A (ja) * 1999-12-28 2001-07-10 Toshiba Corp 磁気記録媒体
JP2006252605A (ja) * 2005-03-08 2006-09-21 Fujitsu Ltd 垂直磁気記録媒体及びその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000155925A (ja) * 1998-11-16 2000-06-06 Nippon Sheet Glass Co Ltd 磁気記録媒体
JP2002358616A (ja) * 2000-06-12 2002-12-13 Toshiba Corp 磁気記録媒体および磁気記録装置
JP3603771B2 (ja) * 2000-09-26 2004-12-22 松下電器産業株式会社 磁気抵抗素子およびそれを用いた磁気センサ、メモリー装置
JP4304568B2 (ja) * 2002-04-23 2009-07-29 独立行政法人産業技術総合研究所 平坦化トンネル磁気抵抗素子
US6967863B2 (en) 2004-02-25 2005-11-22 Grandis, Inc. Perpendicular magnetization magnetic element utilizing spin transfer
JP5096702B2 (ja) * 2005-07-28 2012-12-12 株式会社日立製作所 磁気抵抗効果素子及びそれを搭載した不揮発性磁気メモリ
JP4444241B2 (ja) * 2005-10-19 2010-03-31 株式会社東芝 磁気抵抗効果素子、磁気ランダムアクセスメモリ、電子カード及び電子装置
JP2008098523A (ja) * 2006-10-13 2008-04-24 Toshiba Corp 磁気抵抗効果素子および磁気メモリ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001189010A (ja) * 1999-12-28 2001-07-10 Toshiba Corp 磁気記録媒体
JP2006252605A (ja) * 2005-03-08 2006-09-21 Fujitsu Ltd 垂直磁気記録媒体及びその製造方法

Also Published As

Publication number Publication date
KR20090031994A (ko) 2009-03-31
CN101399312A (zh) 2009-04-01
CN101399312B (zh) 2010-10-20
US8299552B2 (en) 2012-10-30
JP2009081314A (ja) 2009-04-16
US20090079018A1 (en) 2009-03-26
JP4649457B2 (ja) 2011-03-09

Similar Documents

Publication Publication Date Title
KR101002503B1 (ko) 자기 저항 소자 및 자기 메모리
KR101052419B1 (ko) 자기 저항 소자 및 자기 메모리
US8665639B2 (en) Magnetoresistive element and magnetic memory
US8208292B2 (en) Magnetoresistive element and magnetic memory
CN101546807B (zh) 磁阻元件和磁存储器
JP5491757B2 (ja) 磁気抵抗素子および磁気メモリ
KR100900109B1 (ko) 자기저항 효과 소자 및 자기저항 랜덤 액세스 메모리
KR100824471B1 (ko) 자기 저항 소자, 자기 저항 랜덤 액세스 메모리, 전자 카드및 데이터 전송 디바이스
US8604569B2 (en) Magnetoresistive element
US8705269B2 (en) Magnetoresistive element and magnetic memory
US9153770B2 (en) Magnetoresistive element and magnetic memory
JP5010565B2 (ja) 磁気抵抗素子及び磁気メモリ
JP2010016408A (ja) 磁気抵抗素子及び磁気メモリ
JP5728311B2 (ja) 磁気抵抗素子及び磁気メモリ
JP4940176B2 (ja) 磁気抵抗素子および磁気メモリ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131125

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141120

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151118

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20161123

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20171117

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20181115

Year of fee payment: 9