JP6679455B2 - 磁気抵抗素子及び磁気メモリ - Google Patents

磁気抵抗素子及び磁気メモリ Download PDF

Info

Publication number
JP6679455B2
JP6679455B2 JP2016183305A JP2016183305A JP6679455B2 JP 6679455 B2 JP6679455 B2 JP 6679455B2 JP 2016183305 A JP2016183305 A JP 2016183305A JP 2016183305 A JP2016183305 A JP 2016183305A JP 6679455 B2 JP6679455 B2 JP 6679455B2
Authority
JP
Japan
Prior art keywords
layer
magnetic layer
magnetic
magnetoresistive element
group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016183305A
Other languages
English (en)
Other versions
JP2018049880A (ja
Inventor
将起 遠藤
将起 遠藤
忠臣 大坊
忠臣 大坊
俊平 大嶺
俊平 大嶺
昭之 村山
昭之 村山
伊藤　順一
順一 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Priority to JP2016183305A priority Critical patent/JP6679455B2/ja
Priority to TW106104889A priority patent/TWI680596B/zh
Priority to CN201710109768.6A priority patent/CN107845725B/zh
Priority to US15/445,221 priority patent/US20180083065A1/en
Publication of JP2018049880A publication Critical patent/JP2018049880A/ja
Priority to US16/103,678 priority patent/US10707268B2/en
Application granted granted Critical
Publication of JP6679455B2 publication Critical patent/JP6679455B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Description

本発明の実施形態は、磁気抵抗素子及び磁気メモリに関する。
ＭＲＡＭ(Magnetic Random Access Memory)の磁気抵抗素子として、ＭＴＪ(magneto tunnel junction)素子が用いられている。このＭＴＪ素子は、磁性材料やＭｇＯ等の絶縁材料等を含んでいる。このため、半導体分野で一般的に使用されるハロゲンガスを用いて、ＲＩＥ(Reactive Ion Etching)を用いて加工することが困難であった。また、ＭＴＪ素子の加工にＲＩＥを用いると、耐食性の弱さに起因したコロージョンの問題や、ＭＴＪ素子は多くのエッチングが難しい材料を含んでいるため、そもそもエッチングができないという問題が生じる。
この問題の対策として、ＭＴＪ素子の加工にあたり、不活性ガスのＡｒイオンを用いたミリング加工が検討されている。しかし、Ａｒイオンによるミリング加工は、物理的に原子を弾き飛ばす。このため、弾き飛ばされた原子がＭＴＪ素子の側面に付着することによって、ＭＴＪ素子のトンネル障壁層にシャントパスが形成される。そのため、ＭＲの低下、最悪の場合には素子のショート不良を引き起こす。したがって、ＭＴＪ素子をミリング加工する場合は、付着層によるシャントパスの形成が起きないように、ＭＴＪ素子加工することが重要となる。
特開２０１５−２１２９９６号公報
本実施形態は、絶縁不良を抑制することが可能な磁気抵抗素子及び磁気メモリを提供する。
本実施形態による磁気抵抗素子は、第１の層と、第１磁性層と、前記第１の層と前記第１磁性層との間に配置された第２磁性層と、前記第１磁性層と前記第２磁性層との間に配置された非磁性層と、少なくとも前記非磁性層の側面に配置された絶縁層と、を備え、前記第１の層は、Ｈｆ、Ｚｒ、Ａｌ、Ｃｒ、およびＭｇからなる第１群のうちの少なくとも１つの元素と、Ｔａ、Ｗ、Ｍｏ、Ｎｂ、Ｓｉ、Ｇｅ、Ｂｅ、Ｌｉ、Ｓｎ、Ｓｂ、およびＰからなる第２群のうちの少なくとも１つの元素とを含み、前記絶縁層は、前記第１群のうちの少なくとも１つの元素を含む。
第１実施形態による磁気抵抗素子を示す断面図。 第１実施形態の変形例による磁気抵抗素子を示す断面図。 図３（ａ）乃至３（ｃ）は、第１実施形態の磁気抵抗素子の製造方法を説明する断面図。 第１実施形態の磁気抵抗素子の、面積抵抗ＲＡ（Ωμｍ２）とＭＲ（任意単位）との関係を示すグラフである。 第２実施形態による磁気抵抗素子を示す断面図。 第３実施形態による磁気抵抗素子を示す断面図。 第４実施形態による磁気抵抗素子を示す断面図。 第５実施形態による磁気抵抗素子を示す断面図。 第６実施形態による磁気抵抗素子を示す断面図。 第７実施形態による磁気メモリを示す断面図。 第７実施形態の磁気メモリの回路図。
以下、実施形態について、図面を参照して説明する。但し、図面は、模式的又は概念的なものであり、各図面の寸法及び比率等は、必ずしも現実のものと同一であるとは限らないことに留意すべきである。また、図面の相互間で同じ部分を表す場合においても、互いの寸法の関係や比率が異なって表される場合もある。特に、以下に示す幾つかの実施形態は、本発明の技術思想を具体化するための磁気抵抗素子を例示したものであって、構成部品の形状、構造、配置等によって、本発明の技術思想が特定されるものではない。尚、以下の説明において、同一の機能及び構成を有する要素については、同一符号を付し、重複説明は必要な場合に行う。
（第１実施形態）
第１実施形態による磁気抵抗素子の断面を図１に示す。この第１実施形態による磁気抵抗素子１０は、下部電極１１と、下地層（第１の層）１２と、磁性層１４と、非磁性層１６と、磁性層１８と、上部電極２０とがこの順序で積層された構造を有している。また、下地層１２、磁性層１４、非磁性層１６、および磁性層１８からなる積層構造の側面に絶縁体からなる保護層１９が設けられている。なお、この保護層１９は、少なくとも非磁性層１６の側面を覆うように設けられていればよい。ここで、側面とは積層構造の積層方向に沿った面であり、積層構造の積層方向に交差する下面および上面と異なる面である。
磁性層１４および磁性層１８のうちの一方が記憶層となり、他方が参照層となる。記憶層は磁化方向が可変であり、参照層は磁化方向が固定されている。ここで、「磁化方向が可変である」とは、磁気抵抗素子１０の下部電極１１と上部電極２０との間に書き込み電流を流す前（書き込み前）と流した後（書き込み後）とで磁化方向が変化可能であることを意味する。また、「磁化方向が固定されている」とは、磁気抵抗素子１０の下部電極１１と上部電極２０との間に書き込み電流を流す前（書き込み前）と流した後（書き込み後）とで磁化方向が変化しないことを意味する。記憶層および参照層のそれぞれの磁化方向は、上記積層構造の積層方向に対して平行であっても良いし、垂直であってもよい。積層方向に平行な場合は、記憶層および参照層はそれぞれ垂直磁気異方性を有する。また、積層方向に垂直な場合は、記憶層および参照層はそれぞれ面内磁気異方性を有する。
（書き込み動作）
このように構成された第１実施形態の磁気抵抗素子１０への書き込み動作について説明する。説明を簡単に説明するために、この書き込み動作においては、例えば、磁性層１４を記憶層、磁性層１８を参照層とする。
書き込み電流は、下部電極１１と上部電極２０との間に膜面に垂直方向に流す。磁性層１４が記憶層、磁性層１８が参照層であってかつ磁性層１４の磁化の方向と磁性層１８の磁化の方向が反平行（逆の方向）な場合には、磁性層１４から磁性層１８に向かって書き込み電流を流す。この場合、電子は磁性層１８から非磁性層１６を通って磁性層１４に流れる。そして、磁性層１８を通ることによりスピン偏極された電子は磁性層１４に流れる。磁性層１４の磁化と同じ方向のスピンを有するスピン偏極された電子は磁性層１４を通過するが、磁性層１４の磁化と逆方向のスピンを有するスピン偏極された電子は、磁性層１４の磁化にスピントルクを作用し、磁性層１４の磁化の方向が磁性層１８の磁化と同じ方向を向くように働く。これにより、磁性層１４の磁化の方向が反転し、磁性層１８の磁化の方向と平行（同じ方向）になる。
これに対して、磁性層１４の磁化の方向と磁性層１８の磁化の方向が平行な場合には、磁性層１８から磁性層１４に向かって書き込み電流を流す。この場合、電子は磁性層１４から非磁性層１６を通って磁性層１８に流れる。そして、磁性層１４を通ることによりスピン偏極された電子は磁性層１８に流れる。磁性層１８の磁化と同じ方向のスピンを有するスピン偏極された電子は磁性層１８を通過するが、磁性層１８の磁化と逆向きのスピンを有するスピン偏極された電子は、非磁性層１６と磁性層１８との界面で反射され、非磁性層１６を通って磁性層１４に流れ込む。これにより、磁性層１４の磁化にスピントルクを作用し、磁性層１４の磁化の方向が磁性層１８の磁化と反対方向に向くように働く。これにより、磁性層１４の磁化の方向が反転し、磁性層１８の磁化の方向と反平行になる。 第１実施形態の磁気抵抗素子１０からの読み出しは、例えば下部電極１１と上部電極２０との間に読み出し電流を流し、下部電極１１と上部電極２０との間の電圧を測定することにより行う。
なお、上記説明では、磁性層１４が記憶層、磁性層１８が参照層としたが、磁性層１４が参照層、磁性層１８が記憶層であってもよい。この場合の書き込みは、上記説明と書き込み電流の向きが反対となる。
次に、磁気抵抗素子１０を構成する各部材の材料について説明する。
（下部電極１１）
下部電極１１は、低電気抵抗および拡散耐性に優れた材料が用いられることが好ましい。例えば、下部電極１１として、低抵抗化するために例えばＣｕが用いられることが好ましく、拡散耐性を向上させるために例えばＴａが用いられることが好ましい。このため、ＣｕをＴａで挟んだＴａ／Ｃｕ／Ｔａの積層構造が用いられることがより好ましい。
（下地層１２）
下地層１２は、後述する製造方法において、下地層１２、磁性層１４、非磁性層１６、および磁性層１８からなる積層構造の外形形状が画定されるエッチングによって少なくとも非磁性層１６の側面に付着した場合に、酸化または窒化し易く、酸化または窒化することにより絶縁性を有しかつ絶縁破壊電圧の高い材料が用いられることが好ましい。例えば、下地層１２として、Ｈｆ、Ｚｒ、Ａｌ、Ｃｒ、およびＭｇからなる第１群から選択された少なくとも１つの元素と、Ｔａ、Ｗ、Ｍｏ、Ｎｂ、Ｓｉ、Ｇｅ、Ｂｅ、Ｌｉ、Ｓｎ、Ｓｂ、およびＰからなる第２群から選択された少なくとも１つの元素を含むアモルファス層が用いられる。なお、ここでは、アモルファス層は一部に結晶を含んでいてもよい。アモルファス層は平坦性がよく、このアモルファス層上に磁性層を形成する場合、結晶性の高い磁性層を得ることができる。この場合、下地層１２は上記第１群から選択された少なくとも１つの元素と上記第２群から選択された少なくとも１つの元素を含む合金層であってもよい。
（磁性層１４および磁性層１８）
磁性層１４および磁性層１８は、一方向異方性を有することが好ましい。その実効膜厚は０．１ｎｍから２０ｎｍであることが好ましい。ここで、実効膜厚とは磁気デッド層膜厚を差し引いた、磁気秩序を有する領域のみを換算した膜厚である。更に、これらの磁性層の実効膜厚は、超常磁性にならない程度の厚さが必要であり、０．４ｎｍ以上であることがより望ましい。磁性層１４または磁性層１８として、ホイスラー合金、例えばＣｏ２ＦｅＡｌ１−ｘＳｉｘ、またはＣｏ２Ｍｎ１−ｘＦｅｘＳｉなどを用いることができる。
また、上記磁性層１４、１８としては、Ｃｏ、Ｆｅ、Ｎｉのうちの少なくとも１つの元素を含む金属、それらの合金、例えばＣｏ−Ｐｔ、Ｃｏ−Ｆｅ−Ｐｔ、Ｆｅ−Ｐｔ、Ｃｏ−Ｆｅ−Ｃｒ−Ｐｔ、Ｃｏ−Ｃｒ−Ｐｔ、Ｃｏ−Ｐｄ、ＮｉＭｎＳｂ、Ｃｏ２ＭｎＧｅ、Ｃｏ２ＭｎＡｌ、Ｃｏ２ＭｎＳｉ、ＣｏＣｒＦｅＡｌ、ＭｎＧａ、Ｍｎ３Ｇａ、Ｍｎ３Ｇｅ等が用いられる。
なお、記憶層として、例えば、厚さが０．４ｎｍ〜２．０ｎｍのＣｏＦｅＢを用いることができる。また、参照層として、例えば、ＴｂＣｏＦｅ、ＣｏとＰｔを積層させた人工格子、またはＦｅＰｔをＬ１０型規則構造とした結晶層等を用いてもよい。なお、参照層と非磁性層（中間層）１６との間に界面磁性層としてＣｏＦｅＢを挟むことで、参照層と非磁性層との界面のスピン分極率を向上させ、高いＭＲ比（磁気抵抗比）を得ることが可能になる。この時、界面磁性層となるＣｏＦｅＢの厚さは例えば、０．１ｎｍ〜５．０ｎｍであることが好ましく、より好ましくは０．４ｎｍ〜３．０ｎｍである
また、上記磁性層１４，１８としては、ＧｅＭｎ、ＳｉＣＮｉ、ＳｉＣＭｎ、ＳｉＣＦｅ、ＺｎＭｎＴｅ、ＺｎＣｒＴｅ、ＢｅＭｎＴｅ、ＺｎＶＯ、ＺｎＭｎＯ、ＺｎＣｏＯ、ＧａＭｎＡｓ、ＩｎＭｎＡｓ、ＩｎＭｎＡｂ、ＧａＭｎＰ、ＧａＭｎＮ、ＧａＣｒＮ、ＡｌＣｒＮ、ＢｉＦｅＴｅ、ＳｂＶＴｅ、ＰｂＳｎＭｎＴｅ、ＧｅＭｎＴｅ、ＣｄＭｎＧｅＰ、ＺｎＳｉＮＭｎ、ＺｎＧｅＳｉＮＭｎ、ＢｅＴｉＦｅＯ、ＣｄＭｎＴｅ、ＺｎＭｎＳ、ＴｉＣｏＯ、ＳｉＭｎ、ＳｉＧｅＭｎなどの磁性半導体を用いてもよい。
なお、上記磁性層１４，１８に、Ｔｉ（チタン）、Ｖ（バナジウム）、Ｃｒ（クロム）、Ａｇ（銀）、Ｃｕ（銅）、Ａｕ（金）、Ａｌ（アルミニウム）、Ｇａ（ガリウム）、Ｐ（リン）、Ｉｎ（インジウム）、Ｒｕ（ルテニウム）、Ｏｓ（オスニウム）、Ｒｅ（レニウム）、Ｔａ（タンタル）、Ｂ（ボロン）、Ｃ（炭素）、Ｏ（酸素）、Ｎ（窒素）、Ｐｄ（パラジウム）、Ｐｔ（白金）、Ｈｆ（ハフニウム）、Ｚｒ（ジルコニウム）、Ｉｒ（イリジウム）、Ｗ（タングステン）、Ｍｏ（モリブデン）、Ｎｂ（ニオブ）、希土類元素などを添加して、磁気特性を調節したり、結晶性、機械的特性、化学的特性などの各種物性を調節することができる。
（非磁性層１６）
非磁性層１６は、非磁性材料からなり、非磁性金属、非磁性半導体、絶縁体等を用いることができる。非磁性層１６として、絶縁体が用いられた場合は、トンネルバリア層となり、磁気抵抗素子１０は、ＭＴＪ素子となる。また、非磁性層１６として、例えば、厚さが１ｎｍ程度のＭｇＯを用いることができる。この場合、高いＭＲ比を得ることが可能になる。
（保護層１９）
保護層１９は、下地層１２に含まれる元素と同種の元素を少なくとも１つ含む絶縁材料で形成されている。つまり、保護層１９は、下地層１２に含まれる元素、例えばＨｆ、Ｚｒ、Ａｌ、Ｃｒ、およびＭｇからなる群から選択された少なくとも１つの元素を含んだ絶縁材料、または下地層１２に含まれるＨｆ、Ｚｒ、Ａｌ、Ｃｒ、およびＭｇからなる群から選択された少なくとも１つの元素とＢとを含む絶縁材料で形成される。保護層１９は、下地層１２を構成する材料に対して酸化または窒化をすることで絶縁化しており、下地層１２を構成する材料に酸素（Ｏ）、または窒素（Ｎ）を含有した材料で構成される。なお、保護層１９の酸化物、窒化物は、価数状態に関わりなく、絶縁性が確保されていれば良い。
（上部電極２０）
上部電極２０は、電極としての機能の他、磁気抵抗素子１０をパターニングする際のマスクとしても用いられる。このため、上部電極２０としては、低電気抵抗および拡散耐性に優れた材料で、かつ、エッチング耐性またはミリング耐性に優れた材料が望まれる。例えば、上部電極２０として、Ｔａ／Ｒｕの積層膜が用いられる。
（変形例）
第１実施形態の変形例による磁気抵抗素子の断面を図２に示す。この変形例による磁気抵抗素子１０Ａは、図１に示す第１実施形態の磁気抵抗素子１０において、下地層（第１の層）１２は下地層（第２の層）１２ａと、この下地層１２ａ上に配置された下地層（第３の層）１２ｂと、を有する積層構造を備えている。
下地層１２ａは、Ｈｆ、Ｚｒ、Ａｌ、Ｃｒ、およびＭｇからなる第１群から選択された少なくとも１つの元素を含む層であり、下地層１２ｂはＴａ、Ｗ、Ｍｏ、Ｎｂ、Ｓｉ、Ｇｅ、Ｂｅ、Ｌｉ、Ｓｎ、Ｓｂ、Ｐからなる第２群から選択された少なくとも１つの元素を含む層である。なお、下地層１２は、下地層１２ａと下地層１２ｂとが２組以上交互に積層された積層構造であってもよい。この場合、下地層１２ａは第２群の元素を含んでいてもよいし、下地層１２ｂは第１群の元素を含んでいてもよい。下地層１２は１５ｎｍ以上、または２０ｎｍ以上であってもよい。下地層１２ａは下地層１２ｂよりも厚いことが好ましい。下地層１２ａは１０ｎｍ未満であり、５ｎｍ以下でもよい。第２の層１２ｂは例えば１原子層以上数ｎｍ以下とすることができる。
また、下地層１２は、Ｈｆ、Ｚｒ、Ａｌ、Ｃｒ、およびＭｇからなる第１群から選択された少なくとも１つの元素と、Ｔａ、Ｗ、Ｍｏ、Ｎｂ、Ｓｉ、Ｇｅ、Ｂｅ、Ｌｉ、Ｓｎ、Ｓｂ、Ｐからなる第２群から選択された少なくとも１つの元素とを含む層であって、第１領域と、この第１領域と磁性層１４との間に位置する第２領域と、を有し、第２群から選択された元素の濃度が第１領域に比べて第２領域の方が高いことが好ましい。この場合、第１群から選択された元素の濃度は、第１領域が第２領域に比べて高くても良いし、第２領域が第１領域に比べて高くてもよい。なお、第２領域は、磁性層１４との界面から例えば数十オングストローム以下の範囲にあることが好ましい。
また、下地層１２は、Ｈｆ、Ｚｒ、Ａｌ、Ｃｒ、およびＭｇからなる第１群から選択された少なくとも１つの元素と、Ｔａ、Ｗ、Ｍｏ、Ｎｂ、Ｓｉ、Ｇｅ、Ｂｅ、Ｌｉ、Ｓｎ、Ｓｂ、Ｐからなる第２群から選択された少なくとも１つの元素とを含む合金であってもよい。
（製造方法）
次に、第１実施形態の変形例の磁気抵抗素子１０の製造方法について、図３（ａ）乃至図３（ｃ）を参照して説明する。すなわち、下地層１２は、図２に示すように、下地層１２ａと下地層１２ｂとを有する積層構造を備えている。
図３（ａ）に示すように、下地層１２、磁性層１４、非磁性層１６、磁性層１８および上部電極２０がこの順序で積層された積層構造を形成する。続いて、磁気抵抗素子の外形形状（平面形状）を画定するためのパターニングが第１のイオンミリングを用いて行われる。この第１のイオンミリングは、Ａｒ、Ｋｒ、Ｘｅ等の不活性ガスが用いられる。なお、本例では、Ａｒイオンを用いている。また、第１のイオンミリングでは、入射するイオンの角度は、上部電極２０の上面に垂直な方向に対して５０°程度傾斜した方向に調整される。このようにすることで、非磁性層１６の側面にイオンミリングによる堆積層が形成されないようにすることができる。この第１のイオンミリングは、下地層１２の上部、例えば下地層１２ｂが加工されるまで実施される。
次に、図３（ｂ）に示すように、Ａｒイオンの入射角度を膜面に対して垂直方向になるように変え、第２のイオンミリングが行われる。第２のイオンミリングでは、下地層１２が更にイオンミリングされる。その結果、Ａｒイオンによってイオンミリングされた下地層１２の一部、例えば下地層１２ａが、磁気抵抗素子１０の側壁に堆積し、堆積層２２が形成される。なお、第２のイオンミリングにおけるイオンの入射方向は、磁気抵抗素子１０の膜面に対して、第１のイオンミリングにおけるイオンの入射方向より上部電極の上面に対して垂直な方向に、より近いことが望ましい。
次に、図３（ｃ）に示すように、磁気抵抗素子１０の側面に堆積した堆積層２２を酸化または窒化し、絶縁化された保護層１９が形成される。
ここで、堆積層２２の酸化は、例えば、大気暴露によって実施される。但し、堆積層２２の酸化は、大気暴露以外でも可能であり、真空中で酸素ガス、ラジカル酸素、プラズマ酸素、またはクラスター酸素イオンに曝すことで、堆積層２２の十分な酸化は可能である。また、堆積層２２の窒化は、例えば、ラジカル窒素、プラズマ窒素、またはクラスター窒素イオンによって実施される。なお、保護層１９の酸化物、窒化物は、価数状態に関わりなく、絶縁性が確保されていれば良い。
非磁性層１６の側面に堆積した堆積層２２が導電性を有すると、非磁性層１６の側面に形成された堆積層２２を介して磁性層１４と磁性層１８とが短絡する。この短絡を防止するために、堆積層２２が酸化された保護層１９の抵抗率は、０．０００５Ωｃｍ２以上であることが望ましい。また、非磁性層１６の側面に堆積した堆積層が酸化等により絶縁化した保護層１９となっていても、この保護層１９の破壊電圧が非磁性層１６に比べて低いと、見かけ上の素子の絶縁破壊電圧が低下して、磁気抵抗素子１０に対する読み書きを繰り返し行う場合の耐性が劣化する。つまり、非磁性層１６の側面に堆積する堆積層２２の材料は、非磁性層１６と同種の材料、または酸化した際に高い絶縁破壊電界を有することが望ましい。非磁性層１６に、ＭｇＯ、またはＢを含有したＭｇＯを用いると、絶縁破壊電界は、５ＭＶ／ｃｍ〜１２ＭＶ／ｃｍ程度となる。このため、堆積層２２は、酸化された状態においてＭｇＯ、ＭｇＢＯ、また酸化することで絶縁破壊電界が５ＭＶ／ｃｍ以上となる材料を用いることが望ましい。例えば、Ｈｆ、Ｚｒ、Ａｌ、Ｃｒ、およびＭｇからなる群から選択された少なくとも１つの元素を含む絶縁材料で形成されることが好ましい。
また、図３（ｃ）に示す工程で、堆積層２２を絶縁化するための酸化には、酸素ガスや、ラジカル酸素、プラズマ酸素への暴露工程が必要となる。堆積層２２の酸化プロセスにおいて、酸素強度が強すぎると、磁性層１４および磁性層１８が酸化され、磁気特性が劣化してしまう。磁気特性の劣化は、熱擾乱耐性の劣化を引き起こすため、好ましくない。よって、堆積層２２を酸化させるための酸化プロセスは、磁性体を酸化させない程度の弱い酸化であっても、堆積層２２は完全に酸化できることが望まれる。つまり、磁性層１４および磁性層１８に比べ、堆積層２２の方が酸化し易い材料であることが好ましい。
Ｈｆ、Ｚｒ、Ａｌ、Ｃｒ、Ｍｇ、Ｆｅ、またはＣｏの酸化物を形成した場合、この酸化物の標準自由エネルギーΔＧ（ｋＪ／ｍｏｌ）は異なる。酸化マグネシウム（Ｍｇ-Ｏ）、酸化ハフニウム（Ｈｆ-Ｏ）、酸化ジルコニウム（Ｚｒ−Ｏ）、酸化アルミニウム（Ａｌ-Ｏ）、及び酸化クロム(Ｃｒ−О)は、マイナス値が大きい酸化物形成の標準自由エネルギーを有する。つまり、Ｈｆ、Ｚｒ、Ａｌ、Ｃｒ、およびＭｇは、磁性層１４および磁性層１８で用いられるＦｅやＣｏよりも、酸素と結合し易いことが分かる。 よって、堆積層２２として、Ｈｆ、Ｚｒ、Ａｌ、Ｃｒ、またはＭｇを含む材料を磁気抵抗素子１０の側面に堆積させ、磁性層１４および磁性層１８が酸化しない程度の弱い酸化、例えば酸素ガスに暴露するだけで、堆積層２２を十分に酸化させることが可能になり、堆積層２２を良好な絶縁体とすることが可能になる。すなわち、堆積層２２として、Ｈｆ、Ｚｒ、Ａｌ、Ｃｒ、またはＭｇを含む材料を用いることが好ましい。
また、堆積層２２の絶縁化には、窒化を行ってもよい。窒化処理は、例えば、ラジカル窒素、プラズマ窒素又はクラスター窒素イオンによって実施される。この場合、磁性体への酸化ダメージを抑制しつつ、堆積層２２を高抵抗化することが可能になる。なお、堆積層１９の酸化物、窒化物は、価数状態に関わりなく、絶縁性が確保されていれば良い。
以上説明したように、第１実施形態によれば、磁気抵抗素子１０の下地層１２は、例えば、Ｈｆ、Ｚｒ、Ａｌ、Ｃｒ、およびＭｇからなる群から選択された少なくとも１つの元素を含む材料が用いられる。そして、磁気抵抗素子１０のミリング加工において、磁気抵抗素子１０の側面に、下地層１２からスパッタリングされた原子の一部が堆積され。堆積層２２が形成される。更に、堆積層２２を絶縁化することで、磁気抵抗素子１０の側面には、下地層１２を構成する元素を含んだ絶縁物からなる保護層１９が形成される。
このような堆積層２２を構成する材料として、特にＨｆ、Ｚｒ、Ａｌ、Ｃｒ、またはＭｇを含む材料を用いれば、これらの材料は、磁性層１４および磁性層１８を構成する材料よりも酸化され易く、かつ、Ｈｆ、Ｚｒ、Ａｌ、Ｃｒ、またはＭｇの酸化物は、絶縁破壊電界が高い。
以上説明したように、本実施形態によれば、絶縁不良を抑制することのできる磁気抵抗素子を得ることができる。
一般に、非磁性層１６の側面に形成される保護層１９に導電性が残っていれば、磁気抵抗素子の抵抗Ｒが小さくなるにしたがって、抵抗変化率ＭＲが小さくなってしまう。しかし、本実施形態では、図４に示すように、低い抵抗Ｒで低い抵抗変化率ＭＲとなる磁気抵抗素子が無く、保護層１９の絶縁不良による不良ビットの素子数が抑制され、歩留まりを向上させることができることがわかる。なお、図４は、図３（ａ）乃至３（ｃ）に示す製造方法によって作製した複数の磁気抵抗素子の、面積抵抗ＲＡ（Ωμｍ２）とＭＲ（任意単位）の測定結果を示すグラフである。
（第２実施形態）
第２実施形態による磁気抵抗素子の断面を図５に示す。この第２実施形態の磁気抵抗素子１０Ｂは、図１に示す第１実施形態の磁気抵抗素子１０において、磁性層１４を磁性層１４Ａに置き換えた構成を有している。
磁性層１４Ａは、下地層１２上に配置された磁性層１４ａと、この磁性層１４ａ上に配置された結晶分断層（第４の層）１４ｂと、この結晶分断層１４ｂ上に配置された磁性層１４ｃと、を備えている。磁性層１４ａと磁性層１４ｃは、結晶分断層１４ｂを介して強磁性結合または反強磁性結合する。
磁性層１４ａは高磁気異方性を有する層であり、ＦｅＰｔ，ＦｅＮｉ，またはＦｅＰｄ、ＭｎＧａ等の人工格子またはＬ１０構造合金、ＣｏＰｄ，ＣｏＰｔ，またはＣｏＮｉ等の人工格子または合金、ＣｏＣｒＰｔ合金、またはＤＯ２２構造のＭｎＧａ合金が用いられる。また、磁性層１４ａとして、ＳｍＣｏまたはＴｂＣｏ等の希土類磁性化合物を用いてもよい。すなわち、磁性層１４ａは、ＦｅまたはＭｎＧａを含むＬ１０構造の合金、Ｃｏを含む人工格子、ＣｏＣｒＰｔ、ＤＯ２２構造のＭｎＧａ合金、および希土類磁性化合物のうちの少なくとも１つを含む。
磁性層１４ｃは、図１に示す磁性層１４と同じ材料が用いられる。結晶分断層１４ｂは磁性層１４ａと磁性層１４ｃとの間に設けられ、磁性層１４ａと磁性層１４ｃとの結晶構造を分断するための層である。結晶分断層１４ｂとしては、Ｂ、Ｚｒ、Ｈｆ、Ｔａ、Ｎｂ、Ｍｏ、Ｗ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｎｉ、Ｃｕ、Ｒｕ、Ａｇ、Ｍｇ、および希土類元素からなる群から選択された少なくとも１つの元素を含む。
この第２実施形態も第１実施形態と同様に、絶縁不良を抑制することのできる磁気抵抗素子を得ることができる。
なお、第２実施形態の磁気抵抗素子１０Ｂは、図１に示す第１実施形態の磁気抵抗素子１０の磁性層１４を磁性層１４Ａに置き換えた構成を有していたが、図２に示す第１実施形態の変形例の磁気抵抗素子１０Ａの磁性層１４を磁性層１４Ａに置き換えた構成を有していてもよい。
（第３実施形態）
第３実施形態による磁気抵抗素子の断面を図６に示す。この第３実施形態の磁気抵抗素子１０Ｃは、図５に示す第２実施形態の磁気抵抗素子１０Ｂにおいて、下地層１２と磁性層１４ａとの間に層（第５の層）１３が配置された構成を有している。
層１３は、磁性層１４ａの結晶性を改善し、磁気異方性を改善する層であって、Ｈｆ、Ｚｒ、Ａｌ、Ｃｒ、およびＭｇからなる群から選択された１つの元素を単体で含む結晶層であってもよい。
また、層１３は、Ｒｕ、Ｐｔ、Ｐｄ、Ｍｏ、Ｗ、およびＴｉからなる群から選択された少なくとも１つの元素を含む結晶層であってもよい。この場合も、磁性層１４ａの結晶性を改善し、磁気異方性を改善することができる。
この第３実施形態も第２実施形態と同様に、絶縁不良を抑制することのできる磁気抵抗素子を得ることができる。
なお、第３実施形態の磁気抵抗素子１０Ｃは、図５に示す第２実施形態の磁気抵抗素子１０Ｂにおいて、下地層１２と磁性層１４ａとの間に層１３が配置された構成を有していたが、図２に示す第１実施形態の変形例の磁気抵抗素子１０Ａにおいて、下地層１２ｂと磁性層１４との間に層１３が配置された構成を有していてもよい。
（第４実施形態）
第４実施形態による磁気抵抗素子の断面を図７に示す。この第４実施形態の磁気抵抗素子１０Ｄは、図６に示す第３実施形態の磁気抵抗素子１０Ｃにおいて、層１３の代わりに層（第５の層）１３ａが配置された構成を有している。
この層１３ａは、磁性層１４ａの結晶性を改善し、磁気異方性を改善する層であって、Ｈｆ、Ｚｒ、Ａｌ、Ｃｒ、Ｔｉ、Ｓｃ、およびＭｇからなる群から選択された少なくとも１つの元素の窒化物を含む。
この第４実施形態も第３実施形態と同様に、絶縁不良を抑制することのできる磁気抵抗素子を得ることができる。また、層１３ａが窒化物であることにより、磁性層１４ａと層１２間の元素拡散が抑制されるために、耐熱性が向上する。そのため、既存半導体プロセスへの整合性が高くなる、また急峻な界面を得るといった利点がある。
なお、第４実施形態の磁気抵抗素子１０Ｄは、図６に示す第３実施形態の磁気抵抗素子１０Ｃにおいて、層１３の代わりに層１３ａが配置された構成を有していたが、図２に示す第１実施形態の変形例の磁気抵抗素子１０Ａにおいて、下地層１２ｂと磁性層１４との間に層１３ａが配置された構成を有していてもよい。
（第５実施形態）
第５実施形態による磁気抵抗素子の断面を図８に示す。この第５実施形態の磁気抵抗素子１０Ｅは、図１に示す第１実施形態の磁気抵抗素子１０において、磁性層１４の代わりに磁性層１４Ｂに置き換えるとともに、下地層１２の代わりに第３実施形態で説明した層１３に置き換えた構成を有している。
磁性層１４Ｂは、磁性層１４にＨｆ、Ｚｒ、Ａｌ、Ｃｒ、およびＭｇからなる群から選択された少なくとも１つの元素を含む構成を有している。
この第５実施形態も第１実施形態と同様に、絶縁不良を抑制することのできる磁気抵抗素子を得ることができる
（第６実施形態）
第６実施形態による磁気抵抗素子の断面を図９に示す。この第６実施形態の磁気抵抗素子１０Ｆは、図８に示す第５実施形態の磁気抵抗素子１０Ｅにおいて、磁性層１４Ｂを磁性層１４Ｃに置き換えた構成を有している。
磁性層１４Ｃは、磁性層１４ａ１と、非磁性層１４ｂと、磁性層１４ｃ１とが、この順序で積層された積層構造を有している。磁性層１４ａ１、１４ｃ１はそれぞれ、図５に示す第２実施形態で説明した磁性層１４ａ、１４ｃにＨｆ、Ｚｒ、Ａｌ、Ｃｒ、およびＭｇからなる群から選択された少なくとも１つの元素を含む構成を有している。また、非磁性層１４ｂは、図５に示す第２実施形態で説明した非磁性層１４ｂと同一の構成を有している。すなわち非磁性層１４ｂは、Ｂ、Ｚｒ、Ｈｆ、Ｔａ、Ｎｂ、Ｍｏ、Ｗ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｎｉ、Ｃｕ、Ｒｕ、Ａｇ、Ｍｇ、および希土類元素からなる群から選択された少なくとも１つの元素を含む。
この第６実施形態も第５実施形態と同様に、絶縁不良を抑制することのできる磁気抵抗素子を得ることができる。
なお、本明細書中における「窒化物」、「酸化物」は、Ｂ、Ｎ、Ｏ、またはＣが混入してもよく、「窒素含有物」、「酸素含有物」であればよい。
（第７実施形態）
次に、第７実施形態による磁気メモリ（ＭＲＡＭ）について説明する。
本実施形態のＭＲＡＭは複数のメモリセルを有している。本実施形態のＭＲＡＭの１つのメモリセルの主要部の断面を図１０に示す。各メモリセルは、第１乃至第６実施形態およびそれらの変形例のいずれかの磁気抵抗素子を記憶素子として備えている。この第７実施形態では、記憶素子が第１実施形態の磁気抵抗素子１０であるとして説明する。
図１０に示すように、磁気抵抗素子１０の上面は、上部電極２０を介してビット線３２と接続されている。また、磁気抵抗素子１０の下面は、下部電極１１、引き出し電極３４、プラグ３５を介して、半導体基板３６の表面のソース／ドレイン領域のうちドレイン領域３７ａに接続されている。ドレイン領域３７ａは、ソース領域３７ｂ、基板３６上に形成されたゲート絶縁膜３８、ゲート絶縁膜３８上に形成されたゲート電極３９と共に、選択トランジスタＴｒを構成する。選択トランジスタＴｒと磁気抵抗素子１０とは、ＭＲＡＭの１つのメモリセルを構成する。ソース領域３７ｂは、プラグ４１を介してもう１つのビット線４２と接続されている。なお、引き出し電極３４を用いずに、下部電極１１の下方にプラグ３５が設けられ、下部電極１１とプラグ３５が直接接続されていてもよい。ビット線３２、４２、下部電極１１、上部電極２０、引き出し電極３４、プラグ３５、４１は、Ｗ、Ａｌ、ＡｌＣｕ、Ｃｕ等から形成されている。
本実施形態のＭＲＡＭにおいては、図１０に示す１つのメモリセルが例えば行列状に複数個設けられることにより、ＭＲＡＭのメモリセルアレイが形成される。図１１は、本実施形態のＭＲＡＭの主要部を示す回路図である。
図１１に示すように、磁気抵抗素子１０と選択トランジスタＴｒとからなる複数のメモリセル５３が行列状に配置されている。同じ列に属するメモリセル５３の一端子は同一のビット線３２と接続され、他端子は同一のビット線４２と接続されている。同じ行に属するメモリセル５３の選択トランジスタＴｒのゲート電極（ワード線）３９は相互に接続され、さらにロウデコーダ５１と接続されている。
ビット線３２は、トランジスタ等のスイッチ回路５４を介して電流ソース／シンク回路５５と接続されている。また、ビット線４２は、トランジスタ等のスイッチ回路５６を介して電流ソース／シンク回路５７と接続されている。電流ソース／シンク回路５５、５７は、書き込み電流を、接続されたビット線３２、４２に供給したり、接続されたビット線３２、４２から引き抜いたりする。
ビット線４２は、また、読み出し回路５２と接続されている。読み出し回路５２は、ビット線３２と接続されていてもよい。読み出し回路５２は、読み出し電流回路、センスアンプ等を含んでいる。
書き込みの際、書き込み対象のメモリセルと接続されたスイッチ回路５４、５６および選択トランジスタＴｒがオンされることにより、対象のメモリセルを介する電流経路が形成される。そして、電流ソース／シンク回路５５、５７のうち、書き込まれるべき情報に応じて、一方が電流ソースとして機能し、他方が電流シンクとして機能する。この結果、書き込まれるべき情報に応じた方向に書き込み電流が流れる。
書き込み速度としては、数ナノ秒から数マイクロ秒までのパルス幅を有する電流でスピン注入書込みを行うことが可能である。
読み出しの際、書き込みと同様にして指定された磁気抵抗素子１０に、読み出し電流回路５２によって磁化反転を起こさない程度の小さな読み出し電流が供給される。そして、読み出し回路５２は、磁気抵抗素子１０の磁化の状態に応じた抵抗値に起因する電流値あるいは電圧値を、参照値と比較することで、その抵抗状態を判定する。
なお、読み出し時は、書き込み時よりも電流パルス幅が短いことが望ましい。これにより、読み出し時の電流での誤書込みが低減される。これは、書き込み電流のパルス幅が短い方が、書き込み電流値の絶対値が大きくなるということに基づいている。
以上説明したように、本実施形態によれば、絶縁不良を抑制することのできる磁気抵抗素子を備えた磁気メモリを得ることができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
１０…磁気抵抗素子、１１…下部電極、１２，１２ａ，１２ｂ…下地層、１３，１３ａ…層、１４，１４Ａ、１４Ｂ，１４Ｃ，１４ａ，１４ａ１，１４ｃ，１４ｃ１…磁性層、１４ｂ…結晶分断層（非磁性層）、１６…非磁性層、１８…磁性層、１９…保護層、２０…上部電極、２２…堆積層、３２…ビット線、３４…引き出し電極、３５…プラグ、３６…半導体基板、３７ａ…ドレイン、３７ｂ…ソース、３８…ゲート絶縁膜、３９…ゲート電極、４１…プラグ、４２…ビット線、５１…ロウデコーダ、５２…読み出し回路、５３…メモリセル、５４，５６…スイッチ回路、５５，５７…電流ソース／シンク回路

Claims (6)

  1. Ｈｆ、Ｚｒ、Ａｌ、Ｃｒ、およびＭｇからなる第１群のうちの少なくとも１つの元素と、Ｔａ、Ｗ、Ｍｏ、Ｎｂ、Ｓｉ、Ｇｅ、Ｂｅ、Ｌｉ、Ｓｎ、Ｓｂ、およびＰからなる第２群のうちの少なくとも１つの元素とを含む第１の層と、
    第１磁性層と、
    前記第１の層と前記第１磁性層との間に配置された第２磁性層と、
    前記第１磁性層と前記第２磁性層との間に配置された非磁性層と、
    少なくとも前記非磁性層の側面に配置され前記第１群のうちの少なくとも１つの元素を含む絶縁層と、
    前記第１の層と前記第２磁性層との間に配置され、Ｈｆ、Ｚｒ、Ａｌ、Ｃｒ、およびＭｇのうちの１つの元素を含むか、または、Ｒｕ、Ｐｔ、Ｐｄ、Ｍｏ、Ｗ、およびＴｉのうちの少なくとも１つの元素を含む第２の層と、
    を備え、
    前記第２磁性層は、第３磁性層と、前記第３磁性層と前記非磁性層との間に配置された第４磁性層と、前記第３磁性層と前記第４磁性層との間に配置された第３の層と、を備え、前記第３磁性層は、ＦｅまたはＭｎＧａを含むＬ１ ０ 構造の合金、Ｃｏを含む人工格子、ＣｏＣｒＰｔ、ＤＯ ２２ 構造のＭｎＧａ合金、および希土類磁性化合物のうちの少なくとも１つを含み、前記第３の層は、Ｂ、Ｚｒ、Ｈｆ、Ｔａ、Ｎｂ、Ｍｏ、Ｗ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｎｉ、Ｃｕ、Ｒｕ、Ａｇ、Ｍｇ、および希土類元素のうちの少なくとも１つの元素を含む、磁気抵抗素子。
  2. Ｈｆ、Ｚｒ、Ａｌ、Ｃｒ、およびＭｇからなる第１群のうちの少なくとも１つの元素と、Ｔａ、Ｗ、Ｍｏ、Ｎｂ、Ｓｉ、Ｇｅ、Ｂｅ、Ｌｉ、Ｓｎ、Ｓｂ、およびＰからなる第２群のうちの少なくとも１つの元素とを含む第１の層と、
    第１磁性層と、
    前記第１の層と前記第１磁性層との間に配置された第２磁性層と、
    前記第１磁性層と前記第２磁性層との間に配置された非磁性層と、
    少なくとも前記非磁性層の側面に配置され前記第１群のうちの少なくとも１つの元素を含む絶縁層と、
    前記第１の層と前記第２磁性層との間に配置され、Ｈｆ、Ｚｒ、Ａｌ、Ｃｒ、Ｔｉ、Ｓｃ、およびＭｇのうちの１つの元素の窒化物を含む、第２の層と、
    を備え、
    前記第２磁性層は、第３磁性層と、前記第３磁性層と前記非磁性層との間に配置された第４磁性層と、前記第３磁性層と前記第４磁性層との間に配置された第３の層と、を備え、前記第３磁性層は、ＦｅまたはＭｎＧａを含むＬ１ ０ 構造の合金、Ｃｏを含む人工格子、ＣｏＣｒＰｔ、ＤＯ ２２ 構造のＭｎＧａ合金、および希土類磁性化合物のうちの少なくとも１つを含み、前記第３の層は、Ｂ、Ｚｒ、Ｈｆ、Ｔａ、Ｎｂ、Ｍｏ、Ｗ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｎｉ、Ｃｕ、Ｒｕ、Ａｇ、Ｍｇ、および希土類元素のうちの少なくとも１つの元素を含む、磁気抵抗素子。
  3. 前記第１の層は、前記第１群のうちの少なくとも１つの元素と、前記第２群のうちの少なくとも１つの元素との合金を含む請求項１または２記載の磁気抵抗素子。
  4. 前記第１の層は、第１領域と、前記第１領域と前記第２磁性層との間に位置する第２領域と、を有し、前記第２群のうちの少なくとも１つの元素は、前記第１領域よりも第２領域において高い濃度を有する請求項１または２記載の磁気抵抗素子。
  5. 前記第１の層は、前記第１群のうちの少なくとも１つの元素を含む第４の層と、前記第２群のうちの少なくとも１つの元素を含む第５の層とが積層された積層構造を有している請求項１または２記載の磁気抵抗素子。
  6. 請求項１乃至５のいずれかに記載の磁気抵抗素子と、
    前記磁気抵抗素子の前記第１磁性層に電気的に接続された第１配線と、
    前記磁気抵抗素子の前記第２磁性層に電気的に接続された第２配線と、
    を備えた磁気メモリ。
JP2016183305A 2016-09-20 2016-09-20 磁気抵抗素子及び磁気メモリ Active JP6679455B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2016183305A JP6679455B2 (ja) 2016-09-20 2016-09-20 磁気抵抗素子及び磁気メモリ
TW106104889A TWI680596B (zh) 2016-09-20 2017-02-15 磁阻元件以及磁性記憶體
CN201710109768.6A CN107845725B (zh) 2016-09-20 2017-02-28 磁阻元件和磁存储器
US15/445,221 US20180083065A1 (en) 2016-09-20 2017-02-28 Magnetoresistive element and magnetic memory
US16/103,678 US10707268B2 (en) 2016-09-20 2018-08-14 Magnetoresistive element and magnetic memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016183305A JP6679455B2 (ja) 2016-09-20 2016-09-20 磁気抵抗素子及び磁気メモリ

Publications (2)

Publication Number Publication Date
JP2018049880A JP2018049880A (ja) 2018-03-29
JP6679455B2 true JP6679455B2 (ja) 2020-04-15

Family

ID=61621278

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016183305A Active JP6679455B2 (ja) 2016-09-20 2016-09-20 磁気抵抗素子及び磁気メモリ

Country Status (4)

Country Link
US (2) US20180083065A1 (ja)
JP (1) JP6679455B2 (ja)
CN (1) CN107845725B (ja)
TW (1) TWI680596B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019057636A (ja) 2017-09-21 2019-04-11 東芝メモリ株式会社 磁気記憶装置
JP2020043201A (ja) * 2018-09-10 2020-03-19 キオクシア株式会社 磁気記憶装置及びその製造方法
KR102604743B1 (ko) * 2018-12-11 2023-11-22 삼성전자주식회사 자기 메모리 장치
JP2021044359A (ja) * 2019-09-10 2021-03-18 キオクシア株式会社 磁気記憶装置
JP7055935B2 (ja) * 2019-12-19 2022-04-18 Tdk株式会社 磁気抵抗効果素子および強磁性層の結晶化方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6127045A (en) * 1998-05-13 2000-10-03 International Business Machines Corporation Magnetic tunnel junction device with optimized ferromagnetic layer
WO2003092083A1 (fr) * 2002-04-24 2003-11-06 Matsushita Electric Industrial Co., Ltd. Element magnetoresistant
JP4738395B2 (ja) * 2007-09-25 2011-08-03 株式会社東芝 磁気抵抗効果素子およびそれを用いた磁気ランダムアクセスメモリ
JP4649457B2 (ja) 2007-09-26 2011-03-09 株式会社東芝 磁気抵抗素子及び磁気メモリ
US8743593B2 (en) * 2008-12-10 2014-06-03 Hitachi, Ltd. Magnetoresistance effect element and magnetic memory cell and magnetic random access memory using same
JP5491757B2 (ja) * 2009-03-27 2014-05-14 株式会社東芝 磁気抵抗素子および磁気メモリ
US8817426B2 (en) 2011-10-17 2014-08-26 HGST Netherlands B.V. Magnetic sensor having CoFeBTa in pinned and free layer structures
JP5895610B2 (ja) 2012-03-07 2016-03-30 富士通株式会社 磁気抵抗メモリおよび磁気抵抗メモリの製造方法
JP2013201343A (ja) * 2012-03-26 2013-10-03 Toshiba Corp 半導体記憶装置およびその製造方法
JP5514256B2 (ja) 2012-05-18 2014-06-04 株式会社東芝 磁気記憶素子及びその製造方法
JP5680045B2 (ja) * 2012-11-14 2015-03-04 株式会社東芝 磁気抵抗素子及び磁気メモリ
KR20150102302A (ko) * 2014-02-28 2015-09-07 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
KR20160073782A (ko) * 2014-12-17 2016-06-27 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
US10490741B2 (en) 2013-06-05 2019-11-26 SK Hynix Inc. Electronic device and method for fabricating the same
US9281468B2 (en) 2013-06-17 2016-03-08 Imec Magnetic memory element
US20150069554A1 (en) 2013-09-06 2015-03-12 Masahiko Nakayama Magnetic memory and method of manufacturing the same
JP6135018B2 (ja) * 2014-03-13 2017-05-31 株式会社東芝 磁気抵抗素子および磁気メモリ
JP6320812B2 (ja) * 2014-03-19 2018-05-09 株式会社東芝 圧力センサの製造方法、成膜装置及び熱処理装置
US9184375B1 (en) 2014-07-03 2015-11-10 Samsung Electronics Co., Ltd. Magnetic junctions using asymmetric free layers and suitable for use in spin transfer torque memories
JP6054479B2 (ja) 2015-06-30 2016-12-27 株式会社東芝 磁気抵抗効果素子、磁気ヘッド、磁気記録再生装置、磁気メモリ、磁界センサ

Also Published As

Publication number Publication date
JP2018049880A (ja) 2018-03-29
US20180083065A1 (en) 2018-03-22
US10707268B2 (en) 2020-07-07
CN107845725B (zh) 2020-08-21
TWI680596B (zh) 2019-12-21
CN107845725A (zh) 2018-03-27
TW201814929A (zh) 2018-04-16
US20180374894A1 (en) 2018-12-27

Similar Documents

Publication Publication Date Title
US9985201B2 (en) Magnetic memory based on spin hall effect
CN107403821B (zh) 一种具有双间隔层并可形成铁磁或反铁磁耦合的多层膜
JP5214691B2 (ja) 磁気メモリ及びその製造方法
JP6679455B2 (ja) 磁気抵抗素子及び磁気メモリ
JP6139444B2 (ja) 磁気抵抗効果素子、磁気抵抗効果素子の製造方法及び磁気メモリ
JP5209011B2 (ja) 磁気抵抗素子
US20070076471A1 (en) Storage element and memory
US11730064B2 (en) Magnetic memory device
US11017821B2 (en) Magnetic recording array and magnetic recording device
JP2009094104A (ja) 磁気抵抗素子
US10340311B2 (en) Magnetoresistive effect element with magnetic layers and magnetic memory
CN107681046B (zh) 磁存储器件
CN109935682B (zh) 磁性存储器装置和用于制造其的方法
WO2016080273A1 (ja) 磁気抵抗素子及び磁気メモリ
JP2017183602A (ja) 不揮発性メモリ素子および不揮発性メモリ素子の製造方法
EP2887410A1 (en) Magnetic multilayer stack
JP5691604B2 (ja) 磁気トンネル接合素子及び磁気ランダムアクセスメモリ
US20180268887A1 (en) Magnetoresistive element and magnetic memory
JP2013012681A (ja) 磁気抵抗効果素子及びその製造方法
US10923169B2 (en) Magnetic recording array and magnetic recording device
US9425388B2 (en) Magnetic element and method of manufacturing the same
US11696512B2 (en) Magnetic domain wall moving element and magnetic array
WO2022185410A1 (ja) 磁壁移動素子、磁気アレイ及び磁壁移動素子の製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170605

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20180904

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181004

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190828

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190913

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200318

R150 Certificate of patent or registration of utility model

Ref document number: 6679455

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150