JP2013012681A - 磁気抵抗効果素子及びその製造方法 - Google Patents

磁気抵抗効果素子及びその製造方法 Download PDF

Info

Publication number
JP2013012681A
JP2013012681A JP2011145867A JP2011145867A JP2013012681A JP 2013012681 A JP2013012681 A JP 2013012681A JP 2011145867 A JP2011145867 A JP 2011145867A JP 2011145867 A JP2011145867 A JP 2011145867A JP 2013012681 A JP2013012681 A JP 2013012681A
Authority
JP
Japan
Prior art keywords
layer
magnetic layer
magnetic
magnetization
upper electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011145867A
Other languages
English (en)
Inventor
Koji Yamakawa
川 晃 司 山
Katsuaki Natori
取 克 晃 名
Daisuke Ikeno
野 大 輔 池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2011145867A priority Critical patent/JP2013012681A/ja
Priority to US13/425,282 priority patent/US20130001715A1/en
Publication of JP2013012681A publication Critical patent/JP2013012681A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/01Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • H10N50/85Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

【課題】安定して動作可能な磁気抵抗効果素子およびその製造方法を提供する。
【解決手段】実施形態の磁気抵抗効果素子は、下部電極と、第1の磁性層と、第1の界面磁性層と、第2の界面磁性層と、第2の磁性層と、上部電極とを持つ。前記第1の磁性層は前記下部電極上に設けられる。前記第1の界面磁性層は、前記第1の磁性層上に設けられる。前記非磁性層は、前記第1の界面磁性層上に設けられる。前記第2の磁性層は前記第2の界面磁性層上に設けられる。前記上部電極は、前記第2の磁性層上に設けられる。前記第1および第2の磁性層は、それぞれ磁化記憶層および磁化参照層の一方および他方である。前記上部電極は、貴金属と遷移元素もしくは希土類元素の合金層もしくは混合物層、または導電性酸化物層を含む。
【選択図】図1

Description

本発明の実施形態は、磁気抵抗効果素子及びその製造方法に関する。
近年、トンネル磁気抵抗効果(TMR:unneling agneto esistive)を利用した磁気ランダムアクセスメモリ(MRAM:agnetic andom ccess emory)が開発されている。この磁気ランダムアクセスメモリには、磁気トンネル接合(MTJ:agnetic unnel unction)を含む磁気抵抗効果素子が用いられており、大きな磁気抵抗変化率を有する。現在検討されているスピン注入書き込み方式では、面内磁化MTJ膜、垂直磁化MTJ膜が採用されており、磁気抵抗効果素子構造の微細化とともに低電流化している。
MTJ膜の形成には、Ru、Ir、Pt、Pdなどの貴金属材料が多く使用されており、より具体的には、構成要素としてCo/Pt、Co/Pdなどの人工格子系磁性膜、FePt、FePdなどの結晶磁性体膜、Ruスペーサ膜などが挙げられる。
しかしながらこれらの膜以上に厚いRu、Pt、Irなどの膜がMTJ積層構造の下地電極層またはキャップ膜層に利用されている。これらの部分にはMTJ素子の電気・磁気特性への影響が小さく、他の代替材料が導入可能である場合でも純貴金属が利用されている。貴金属は、RIEやIBE(イオンビームエッチング)による加工性が困難な上、加工した際に残渣として残りやすく素子の短絡などの欠陥を容易に引き起こす。また、熱処理の際には、MTJ素子の磁性体層部分まで拡散することもあり、電気特性を劣化させる要因となっている。
MTJ素子を加工するためのハードマスクについてもMTJ膜に対する加工選択性が良好であるという理由から、Ta、Si酸化膜などが用いられている。しかし、これらの膜は、RIEやIBE(イオンビームエッチング)に対しての選択比が小さく、加工とともにハードマスクの後退、端部のけずれが容易に生じ、MTJ素子形状の劣化やサイズばらつきが増加するなどの問題があった。
特開2008−283207号公報
本発明が解決しようとする課題は、安定して動作可能な磁気抵抗効果素子およびその製造方法を提供することである。
実施形態の磁気抵抗効果素子は、下部電極と、第1の磁性層と、第1の界面磁性層と、第2の界面磁性層と、第2の磁性層と、上部電極とを持つ。前記第1の磁性層は前記下部電極上に設けられる。前記第1の界面磁性層は、前記第1の磁性層上に設けられる。前記非磁性層は、前記第1の界面磁性層上に設けられる。前記第2の磁性層は前記第2の界面磁性層上に設けられる。前記上部電極は、前記第2の磁性層上に設けられる。前記第1および第2の磁性層は、それぞれ磁化記憶層および磁化参照層の一方および他方である。前記上部電極は、貴金属と遷移元素もしくは希土類元素との合金層もしくは混合物層、または導電性酸化物層を含む。
実施形態1による磁気抵抗効果素子の基本構造を示す断面図。 図1の変形例を示す断面図。 図1に示す磁気抵抗効果素子を備える磁気ランダムアクセスメモリの製造方法を示す断面図。 図1に示す磁気抵抗効果素子を備える磁気ランダムアクセスメモリの製造方法を示す断面図。 図1に示す磁気抵抗効果素子を備える磁気ランダムアクセスメモリの製造方法を示す断面図。 図1に示す磁気抵抗効果素子を備える磁気ランダムアクセスメモリの製造方法を示す断面図。 図1に示す磁気抵抗効果素子の製造方法を示す断面図。 参考例による磁気抵抗効果素子の磁化曲線を示す図。 実施形態1による磁気抵抗効果素子の磁化曲線を示す図。
以下、実施形態のいくつかについて図面を参照しながら説明する。図面において、同一の部分には同一の参照番号を付し、その重複説明は適宜省略する。
(1)磁気抵抗効果素子の構成
図1は、実施形態1による磁気抵抗効果素子1の基本構造を示す断面図である。図1に示す磁気抵抗効果素子1は、面内磁性膜よりも記録密度が大きい垂直磁性膜を有する素子であり、下部電極2、磁化記憶層または磁化参照層3、第1の金属層4、第1の界面磁性層5、非磁性層6、第2の界面磁性層7、第2の金属層8、磁化参照層または磁化記憶層9、磁化調整層10、上部電極11を備える。
磁化記憶層または磁化参照層3と磁化参照層または磁化記憶層9とは、本実施形態において例えば第1および第2の磁性層に対応し、いずれか一方が磁化記憶層を構成し、いずれか他方が磁化参照層を構成する。本実施形態の磁気抵抗効果素子1が、例えば下側に磁化記憶層を持つMTJ構造の場合には、図1に示すように、下部電極2上に磁化記憶層3が設けられる。下部電極2には、例えばPt、Ir、Ruなどの貴金属とTaなどの遷移元素もしくは希土類元素との合金層または混合物層が用いられる。遷移元素としてはTa以外に、Ti、V、Y、W、Mo、Zrを選択でき、また希土類元素としては例えばYbを選択できる。ここで、合金層とは、2種以上の金属が、ある定比で原子レベルで混じり合った層をいい、また、混合物層とは、合金層以外で2種以上の元素からなる層をいう。
貴金属の結晶方位を利用する構造の場合は、fcc構造(111)面の配向が得やすいため、その構造を利用する場合は貴金属の量を50%以上と多めに設定すればよい。また、導電性酸化物で下部電極2を形成することもできる。導電性酸化物の具体例として、RuOx、IrOxなどの貴金属の酸化膜、SrRuO、LaNiOなどの複合酸化物系導電膜などを挙げることができる。導電性酸化物で下部電極2を形成した場合は、上に形成される磁化記憶層3の配向性が向上する。これにより、安定して動作可能な磁気抵抗効果素子が提供される。なお、下部電極2において基板上の下地構造からの影響を断ちたい場合には、下部電極2の下にIrとTaなどのアモルファス金属膜を設けてもよい。
磁化記憶層3は、磁化を膜面に対して実質的に垂直に有する垂直磁性膜であり、磁化の向きが可変である。また、磁化記憶層3には、第1の金属原子が含まれる。本実施形態において、第1の金属原子は、例えばPt、Pd等の原子をいう。より具体的には、磁化記憶層3には、規則合金層が用いられ、例えばFePd、FePt、CoPt、CoPd等が用いられる。下部電極2の膜厚は、例えば約5nmで、磁化記憶層3の膜厚は、例えば約1nmである。下部電極2は、その上部に形成される磁化記憶層3の配向を制御する層としての役割も有する。磁化記憶層3上には、第1の金属層4が設けられる。第1の金属層4は、例えばTaなどで形成され、その膜厚は、例えば約0.5nmである。
第1の金属層4上には、第1の界面磁性層5が設けられる。第1の界面磁性層5は、CoFeBを主成分として形成される。また、Co、Fe、CoFe、CoFeBや、それらの材料との積層構造などでもよい。第1の界面磁性層5は、磁化記憶層3等の垂直磁性膜との間の交換結合により垂直磁化を持つ。第1の界面磁性層5の膜厚は、例えば約1nm程度である。
第1の界面磁性層5上には、トンネル絶縁膜として非磁性層6が設けられる。非磁性層6は、NaCl構造の酸化物であり、この酸化物の(100)面と第1の界面磁性層5と格子不整合度が小さい材料を選択して組成することが望ましい。非磁性層6は、例えば、アモルファスCoFeB合金構造の上で結晶成長すると、[100]方向に優先配向した絶縁膜を得ることができる。非磁性層6には、MgO、CaO、SrO、TiO、VO、NbO等が用いられるが、他の材料でもよい。非磁性層6の膜厚は、例えば約1nmであり、この薄い膜厚により磁気抵抗効果素子1の面積抵抗値を約10Ωμmまたはそれ未満にする。
非磁性層6上には第2の界面磁性層7が設けられる。第2の界面磁性層7には、上述した第1の界面磁性層5と同様の材料が用いられる。第2の界面磁性層7は、磁化参照層9等の垂直磁性膜との間の交換結合により垂直磁化を持つ。第2の界面磁性層7の膜厚は、例えば約1nmである。第2の界面磁性層7上には、Taなどから形成される第2の金属層8が設けられ、その膜厚は、例えば約0.5nmである。
第2の金属層8上には、磁化参照層9が設けられる。磁化参照層9は磁化を膜面に対して実質的に垂直に有する垂直磁性膜であり、磁化の向きが一方向に固定されており、かつ第2の金属原子を含むものである。垂直磁性膜である磁化参照層9は、例えば、不規則合金、規則合金、人工格子等を用いて形成される。不規則合金では、Coと、Cr、Ta、Nb、V、W、Hf、Ti、Zr、Pt、Pd、FeまたはNi等の元素と、の合金を形成したものが用いられ、例えばCoCr合金、CoPt合金が用いられる。規則合金では、Fe、CoまたはNiと、PtまたはPdと、の合金が用いられ、例えばFePt、FePd、CoPtが挙げられる。人工格子では、Fe、CoもしくはNi元素、Cr、Pt、Pd、Ir、Rh、Ru、Os、ReもしくはAuの元素、またはそれらの合金が積層されたものが用いられ、例えばCo/Pd、Co/Pt、Co/Ru等が用いられる。他にも、Tb、Dy、Gdなどの遷移金属を含む合金材料、TbFe、TbCo、DyTbFeCo、TbCoFe等も用いることができる。磁化参照層9の膜厚は、例えば約6nmである。
磁化参照層9上には、磁化調整層10が設けられる。磁化調整層10は、磁化参照層9の磁化を所定の一方向に固定するために設けられる反強磁性膜である。磁化調整層10には、例えば、Fe、Ni、Pt、Pd、Ru、Os、IrとMnとの合金であるFeMn、NiMn、PtMn、PdMn、PtPdMn、RuMn、OsMn、IrMn、CrPtMn等が用いられる。磁化調整層10の膜厚は、例えば約8nmである。
磁化調整層10上には、上部電極(またはキャップ層)11が設けられる。上部電極11としては、貴金属と遷移元素もしくは希土類元素の合金、例えばRuとTaとの合金、または混合物層からなる膜が用いられる。上部電極11の膜厚は、例えば約5nmである。
また、上部電極11として、酸化防止膜層(例えばRuとTa、RuとNi、RuとTi、IrとTiなど)と導電性酸化物電極とを組み合わせてもよい。導電性酸化物膜として、RuOx、IrOxなどの貴金属の酸化膜、SrRuO、LaNiOなどの複合酸化物系導電膜を用いることができる。導電性酸化物層はRIE、IBEなどでエッチング速度が遅いので、MTJ膜に対する選択比が向上する。これにより、MTJ素子のサイズばらつきを抑えることができ、その結果、MTJ素子の電気特性ばらつきを抑制することができる。
なお、本実施形態においては、下部電極2と上部電極11との双方について、貴金属と遷移元素もしくは希土類元素との合金層もしくは混合物層、または酸化防止膜層と導電性酸化物との組み合わせでそれぞれ構成する場合を取り挙げたが、加工性やコンタミネーションの影響力の相違から上部電極11のみについて貴金属と遷移元素もしくは希土類元素との合金層もしくは混合物層、または酸化防止膜層と導電性酸化物との組み合わせで構成することとしてもよい。
図1に示す磁気抵抗効果素子1の構造は、下部電極2、磁化記憶層3、第1の金属層4、第1の界面磁性層5、非磁性層6、第2の界面磁性層7、第2の金属層8、磁化参照層9、磁化調整層10、上部電極11の順序で下層側から上層側へ積層した構造となっており、磁化記憶層3の磁化を精密に制御できるが、図2の変形例に示す磁気抵抗効果素子100のように、下部電極2、磁化調整層10、磁化参照層9、第2の金属層8、第1の界面磁性層5、非磁性層6、第2の界面磁性層7、第1の金属層4、磁化記憶層3、上部電極11の順序で下層側から上層側へ積層した構造でもよい。この点は次に述べる実施形態2についても同様である。
(2)磁気抵抗効果素子の製造方法
次に、実施形態1に係る磁気抵抗効果素子1の製造方法について、磁気抵抗効果素子1を含む磁気ランダムアクセスメモリの製造方法を採り上げて以下に説明する。
図3A乃至図3Dは、図1に示す磁気抵抗効果素子を備える磁気ランダムアクセスメモリの製造方法を示す断面図である。
まず、図3Aのように、半導体基板12の表面層に素子分離溝TRを形成し、絶縁膜、例えばシリコン酸化膜を素子分離溝TRに埋め込むことにより、STI(hallow rench solation)構造の素子分離絶縁膜13を形成する。その後、ゲート絶縁膜14およびゲート電極15を形成する。その後、イオン注入およびアニーリングにより、ソース領域16aおよびドレイン領域16bを形成し、選択トランジスタを形成する。以上の工程は既存の技術を用いることで実現可能である。
次に、図3Bのように、第1の絶縁膜17として、例えばシリコン酸化膜をプラズマCVD(hemical apor eposition)により全面に形成した後、ソース領域16aの一部が露出するようにフォトリソグラフィ法およびRIE(eactive on tching)にて開口OPを形成する。
次に、スパッタ法またはCVD法により、この開口OP内にフォーミングガスの雰囲気下におけるCVDにより全面にW膜を成膜する。さらに、このW膜をCMP(hemical echanical olishing)により平坦化する。これによりシリコン酸化膜17内にソース領域16aに連通する第1のコンタクトプラグ18を形成する。ゲート電極15は図示しないワードラインに接続される。また、ソース領域16aは図示しないビットラインに接続される。
次に、シリコン酸化膜17および第1のコンタクトプラグ18上にCVD法によりCVD窒化膜19を全面に形成する。その後、ドレイン領域16bに連通するコンタクトホールCH1を形成し、W膜を成膜する。さらに、CMPによりW膜を平坦化することにより、第2のコンタクトプラグ20を形成する。第2のコンタクトプラグ20は、ドレイン領域16bを磁気抵抗効果素子1に接続させるための引き出し線をなす。
次に、磁気抵抗効果素子1を形成する。以下、図4を参照して磁気抵抗効果素子1の形成方法について具体的に説明する。
第2のコンタクトプラグ20上に下部電極2として膜厚が約5nmのIr・Ta合金層を形成する。下部電極2の材料には、他にもPt、RuとTa、Ni、Ti、Wなどの合金または混合物が用いられる。このように、下部電極2として貴金属と遷移元素もしくは希土類元素との合金または混合物を使用することにより、貴金属のみで構成した場合と比較して加工性に優れると共に、加工工程で残滓として残存する可能性が低く、コンタミネーションを防止することができる。
また、導電性酸化物で下部電極2を形成することもできる。導電性酸化物の具体例として、RuOx、IrOxなどの貴金属の酸化膜、SrRuO、LaNiOなどの複合酸化物系導電膜などを挙げることができる。導電性酸化物で下部電極2を形成した場合は、上に形成される磁化記憶層3の配向性が向上する。また、Ir、Pt等の薄い貴金属膜と積層すると結晶化膜が得やすい。
次に、下部電極2上に磁化記憶層3として膜厚が約1nmのCoPd層を形成する。その後、磁化記憶層3上に拡散防止層31として膜厚が約0.5nmの例えばTiの層を形成する。拡散防止層31の材料には、他にもTa、V、Y、Zr、Ybから選ばれる原子が用いられる。
次いで、第1の界面磁性層5を形成するために、拡散防止層31上に、膜厚が約1nmのアモルファス状のCoFeB層5を形成する。
次に、CoFeB層5上に非磁性層6として膜厚が約1nmの一部結晶状態のMgOからなるトンネル膜を形成し、非磁性層6上に第2の界面磁性層7を形成するために、膜厚が約1nmのアモルファス状のCoFeB層7を形成する。
次に、CoFeB層7上にTiを堆積して膜厚が約0.5nmの第2の金属層32を形成し、その上に磁化参照層9として膜厚が約6nmのFePd層を形成する。第2の金属層32は、Tiの他にもTa、V、Y、Zr、Ybから選ばれる原子を含む。
次に、磁化参照層9上に磁化調整層10として膜厚が約8nmのCoPd層を形成し、磁化調整層10上に上部電極11として膜厚が約5nmのRuTa合金層を形成する。
このように、上部電極11として貴金属と遷移元素もしくは希土類元素との合金または混合物を使用することにより、貴金属のみで構成した場合と比較して加工性に優れると共に、加工工程で残滓として残存する可能性が低く、コンタミネーションを防止することができる。
上部電極11の材料には、他にもIrとTa、RuとNi、RuとTi等が用いられる。貴金属と遷移元素もしくは希土類元素との合金または混合物を使用することにより、貴金属のみで構成した場合と比較して加工性に優れると共に、加工工程で残滓として残存する可能性が低く、コンタミネーションを防止することができる。これにより、安定して動作可能な磁気抵抗効果素子が提供される。なお、上部電極11は、磁化調整層10を形成することなく、磁化参照層9の直上に形成してもよい。
以上の製造工程を経て磁気抵抗効果素子1を構成する各層が形成される。なお、磁気抵抗効果素子1を構成する各層の積層順序は、上記順序に限られるものではなく、下部電極2、磁化調整層10、磁化参照層9、第1の金属層31、第1のCoFeB層5、非磁性層6、第2のCoFeB層7、第2の金属層32、磁化記憶層3、上部電極11の順に積層してもよい。
以上の工程において、下部電極2、磁化記憶層3、第1の金属層31、第1のCoFeB層5、非磁性層6、第2のCoFeB層7、第2の金属層32、磁化参照層9、磁化調整層10、上部電極11は、例えばスパッタ法を用いて形成することができる。
次に、真空中において300℃〜350℃で1時間程度アニーリングを行う。これにより、非磁性層6を構成するMgO膜の結晶性が促進されるとともに、アニーリングによって第1のCoFeB層5および第2のCoFeB層7からBが第1および第2の金属層31,32へそれぞれ排出され、CoFe結晶となってそれぞれ第1および第2の界面磁性層5,7となる。このアニーリングは窒素雰囲気下において行ってもよい。また、RTA(apid hermal nnealing)により、真空中において400℃で10〜30秒程度ランプアニーリングを行ってもよい。
このアニーリングにより、磁化記憶層3および磁化参照層9を構成する原子、例えばPd原子と、第1の金属層31および第2の金属層32を構成する原子、例えばTi原子が合金を形成してそれぞれ第1の金属層4および第2の金属層8となる(図1参照)。これにより、これらの原子の非磁性層6への拡散を抑制することができ、熱処理後においても安定して動作が可能な磁気抵抗効果素子1を得ることができる。
以上により形成した磁気抵抗効果素子1の構造に対して、第2のコンタクトプラグ20上の磁気抵抗効果素子1を残すように導電性酸化物からなるハードマスクHMを形成し、リソグラフィ法およびIBE(on eam tching)またはRIEにより上部電極11、磁化調整層10、磁化参照層9、第2の金属層8、第2の界面磁性層7、非磁性層6、第1の界面磁性層5、第1の金属層4、磁化記憶層3、下部電極2をエッチングにより加工する。ここでハードマスクHMとして用いる導電性酸化物の具体例は、RuOx、IrOxなどの貴金属の酸化膜、SrRuO、LaNiOなどの複合酸化物系導電膜などを挙げることができる。ただし、酸化物のため、接する膜が少なくとも貴金属を含む層とすることが望ましい。導電性酸化物ハードマスクはIBEなどに対して高い選択比をとることができ、素子の加工性に優れた機能を発揮する。
このように、ハードマスクHMについても貴金属と遷移元素もしくは希土類元素との合金もしくは混合物または導電性酸化物を使用することにより、貴金属のみで構成した場合と比較して加工性に優れると共に、加工工程で残滓として残存する可能性が低く、コンタミネーションを防止することができる。これにより、安定して動作可能な磁気抵抗効果素子が提供される。
ただし、非磁性層6として用いられる、例えばMgO膜が薄い場合は、磁気抵抗効果素子1には貴金属などが用いられているため、エッチングによって非磁性層6の側面へ残渣が付着し、磁気抵抗効果素子1にリーク電流が生じるおそれがある。そのため、非磁性層6の部分についてはテーパ角を制御する必要がある。このテーパ角は80度以上が望ましく、特に85度以上が望ましい。
次に、酸素または水素の拡散の防止層(図示せず)をALD(tomic ayer eposition)、CVDまたはPVD(hysical apor eposition)の方法により形成する。この防止膜には、例えばSiN、AlOx等のものを使用することができる。
次に、図3Cに示すように、CVD法により、磁気抵抗効果素子1を覆うようにCVD窒化膜19上に第2の絶縁膜として、例えばシリコン酸化膜21を形成する。
次に、磁気抵抗効果素子1の上部電極11に接続する第3のコンタクトプラグ22、および、第2のコンタクトプラグ18に接続する第4のコンタクトプラグ23を形成する。これは、シリコン酸化膜21をリソグラフィ法およびRIEにより加工し、コンタクトホールCH2,CH3を形成した後に、Alを埋め込み、CMP処理することにより形成する。
次に、シリコン酸化膜21、第3のコンタクトプラグ22および第4のコンタクトプラグ23上にシリコン酸化膜24を形成する。その後、リソグラフィ法およびRIEを用いて、シリコン酸化膜24を、第3のコンタクトプラグ22および第4のコンタクトプラグ23が露出するように加工し、第1の配線25、26を形成するための溝TR2を形成する。その後、溝TR2にAlを埋め込み、CMP処理をすることにより、第1の配線25、26を形成する。
次に、図3Dに示すように、シリコン酸化膜24および第1の配線25、26上に絶縁膜27を形成する。さらに、リソグラフィ法およびRIEにより絶縁膜27を第1の配線25が露出するように加工し、ビアホールVHを形成する。その後、このビアホールVHにAlを埋め込み、CMP処理することによってビアプラグ28を形成する。
次に、絶縁膜27およびビアプラグ28上にシリコン酸化膜29を形成する。その後、リソグラフィ法およびRIEによってシリコン酸化膜29をビアプラグ28が露出するように加工し、溝TR3を形成する。さらに、この溝TR3にAlを埋め込みCMP処理をすることによって第2の配線30を形成する。
なお、ダマシンプロセスを用いてCu配線を施してもよい。この場合はSiN、Ta、TaN、Ru、Cuなどのバリア膜、シード層を形成し、Cuめっきによる埋め込みプロセスにより配線する。
以上の工程により、実施形態1による磁気抵抗効果素子を含む磁気ランダムアクセスメモリが提供される。
なお、本実施形態では、第1の金属層4および第2の金属層8を設けることを前提に説明したが、第1の金属層4および第2の金属層8の一方を設けなくてもよい。この場合、磁気ランダムアクセスメモリの製造工程を少なくすることで、製造コストを抑えることができる。
拡散防止層54,58はまた、上記アニーリングにおいて、磁化記憶層3および磁化参照層9を構成する原子、例えばPd原子の非磁性層6への拡散を抑制するので、熱処理後においても安定して動作が可能な磁気抵抗効果素子1を得ることができる。
本発明の実施形態を説明したが、上記実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
1,100…磁気抵抗効果素子、2…下部電極、3…磁化記憶層、4…第1の金属層、5…第1の界面磁性層、6…非磁性層、7…第2の界面磁性層、8…第2の金属層、9…磁化参照層、10…磁化調整層、11…上部電極(またはキャップ層)、12…半導体基板、HM…ハードマスク

Claims (6)

  1. 下部電極と、
    前記下部電極上に設けられた第1の磁性層と、
    前記第1の磁性層上に設けられた第1の界面磁性層と、
    前記第1の界面磁性層上に設けられた非磁性層と、
    前記非磁性層上に設けられた第2の界面磁性層と、
    前記第2の界面磁性層上に設けられた第2の磁性層と、
    前記第2の磁性層上に設けられた上部電極層と、
    を備え、
    前記第1および第2の磁性層は、それぞれ磁化記憶層および磁化参照層の一方および他方であり、
    前記上部電極は、貴金属と遷移元素もしくは希土類元素との合金層もしくは混合物層、または導電性酸化物層を含み、
    前記下部電極は、貴金属と遷移元素もしくは希土類元素との合金層もしくは混合物層、または導電性酸化物層を含む、
    磁気抵抗効果素子。
  2. 下部電極と、
    前記下部電極上に設けられた第1の磁性層と、
    前記第1の磁性層上に設けられた第1の界面磁性層と、
    前記第1の界面磁性層上に設けられた非磁性層と、
    前記非磁性層上に設けられた第2の界面磁性層と、
    前記第2の界面磁性層上に設けられた第2の磁性層と、
    前記第2の磁性層上に設けられた上部電極層と、
    を備え、
    前記第1および第2の磁性層は、それぞれ磁化記憶層および磁化参照層の一方および他方であり、
    前記上部電極は、貴金属と遷移元素もしくは希土類元素との合金層もしくは混合物層、または導電性酸化物層を含む、
    磁気抵抗効果素子。
  3. 前記上部電極は、貴金属と遷移元素もしくは希土類元素との合金層または混合物層を含むことを特徴とする請求項2に記載の磁気抵抗効果素子。
  4. 前記合金層もしくは混合物層は、Ta、Ti、V、Y、W、Mo、ZrまたはYbから選ばれる元素と貴金属との合金または混合物を含むことを特徴とする請求項2または3に記載の磁気抵抗効果素子。
  5. 基板上に下部電極層を形成する工程と、
    前記下部電極層上に第1の磁性層を形成する工程と、
    前記第1の磁性層上に、第1の界面磁性層を形成する工程と、
    前記第1の界面磁性層上に非磁性層を形成する工程と、
    前記非磁性層上に、第2の界面磁性層を形成する工程と、
    前記第2の界面磁性層上に第2の磁性層を形成する工程と、
    前記第2の磁性層上に上部電極層を形成する工程と、
    前記上部電極上にハードマスクを形成し、前記上部電極層、前記第2の磁性層、前記第2の界面磁性層、前記非磁性層、前記第1の界面磁性層、前記第1の磁性層、および前記下部電極を加工する工程と、
    を備え、
    前記第1および第2の磁性層は、それぞれ磁化記憶層および磁化参照層の一方および他方であり、
    前記下部電極は、貴金属と遷移元素もしくは希土類元素との合金層もしくは混合物層、または導電性酸化物層で形成され、
    前記上部電極は、貴金属と遷移元素もしくは希土類元素との合金層もしくは混合物層で形成され、
    前記ハードマスクは、貴金属と遷移元素もしくは希土類元素との合金層もしくは混合物層、または導電性酸化物層で形成される、
    磁気抵抗効果素子の製造方法。
  6. 基板上に下部電極層を形成する工程と、
    前記下部電極層上に第1の磁性層を形成する工程と、
    前記第1の磁性層上に、第1の界面磁性層を形成する工程と、
    前記第1の界面磁性層上に非磁性層を形成する工程と、
    前記非磁性層上に、第2の界面磁性層を形成する工程と、
    前記第2の磁性層上に第2の磁性層を形成する工程と、
    前記第2の磁性層上に上部電極層を形成する工程と、
    前記上部電極上にハードマスクを形成し、前記上部電極層、前記第2の磁性層、前記第2の界面磁性層、前記非磁性層、前記第1の界面磁性層、前記第1の磁性層、および前記下部電極を加工する工程と、
    を備え、
    前記第1および第2の磁性層は、それぞれ磁化記憶層および磁化参照層の一方および他方であり、
    前記ハードマスクは、貴金属と遷移元素もしくは希土類元素との合金層もしくは混合物層、または導電性酸化物層で形成される、
    磁気抵抗効果素子の製造方法。
JP2011145867A 2011-06-30 2011-06-30 磁気抵抗効果素子及びその製造方法 Withdrawn JP2013012681A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011145867A JP2013012681A (ja) 2011-06-30 2011-06-30 磁気抵抗効果素子及びその製造方法
US13/425,282 US20130001715A1 (en) 2011-06-30 2012-03-20 Magnetoresistive element and manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011145867A JP2013012681A (ja) 2011-06-30 2011-06-30 磁気抵抗効果素子及びその製造方法

Publications (1)

Publication Number Publication Date
JP2013012681A true JP2013012681A (ja) 2013-01-17

Family

ID=47389728

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011145867A Withdrawn JP2013012681A (ja) 2011-06-30 2011-06-30 磁気抵抗効果素子及びその製造方法

Country Status (2)

Country Link
US (1) US20130001715A1 (ja)
JP (1) JP2013012681A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015002352A (ja) * 2013-06-17 2015-01-05 アイメックImec 磁気メモリ素子

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5782715B2 (ja) * 2011-01-07 2015-09-24 ソニー株式会社 記憶素子及び記憶装置
US9691968B2 (en) * 2014-09-08 2017-06-27 Kabushiki Kaisha Toshiba Magnetic memory and method for manufacturing the same
KR102245834B1 (ko) 2014-09-26 2021-04-30 삼성전자주식회사 자기기억 장치
US11127788B2 (en) * 2018-10-31 2021-09-21 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device having magnetic tunnel junction (MTJ) stack
KR20220014143A (ko) * 2020-07-28 2022-02-04 삼성전자주식회사 자기 메모리 소자

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100232667B1 (ko) * 1994-12-13 1999-12-01 니시무로 타이죠 교환결합막과 자기저항효과소자
US6734456B2 (en) * 2001-11-15 2004-05-11 Matsushita Electric Industrial Co., Ltd. Ferroelectric film and semiconductor device
JP4877575B2 (ja) * 2005-05-19 2012-02-15 日本電気株式会社 磁気ランダムアクセスメモリ
JP4444241B2 (ja) * 2005-10-19 2010-03-31 株式会社東芝 磁気抵抗効果素子、磁気ランダムアクセスメモリ、電子カード及び電子装置
KR101101566B1 (ko) * 2006-03-30 2012-01-02 후지쯔 세미컨덕터 가부시키가이샤 반도체 장치 및 그 제조 방법
JP2008252018A (ja) * 2007-03-30 2008-10-16 Toshiba Corp 磁気抵抗効果素子およびそれを用いた磁気ランダムアクセスメモリ
JP4738395B2 (ja) * 2007-09-25 2011-08-03 株式会社東芝 磁気抵抗効果素子およびそれを用いた磁気ランダムアクセスメモリ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015002352A (ja) * 2013-06-17 2015-01-05 アイメックImec 磁気メモリ素子

Also Published As

Publication number Publication date
US20130001715A1 (en) 2013-01-03

Similar Documents

Publication Publication Date Title
US10249817B2 (en) Magnetic device
US9231192B2 (en) Semiconductor memory device and method for manufacturing the same
JP2012099741A (ja) 磁気ランダムアクセスメモリ及びその製造方法
US8710604B2 (en) Magnetoresistive element and manufacturing method of the same
US10707268B2 (en) Magnetoresistive element and magnetic memory
JP2012160671A (ja) 磁気ランダムアクセスメモリ及びその製造方法
JP2012019163A (ja) 磁気ランダムアクセスメモリ及びその製造方法
US9735347B2 (en) Magnetic memory device and method of manufacturing the same
JP6832818B2 (ja) 磁気記憶装置
US11342496B2 (en) Semiconductor memory structure with magnetic tunneling junction stack and method for forming the same
JP2013012681A (ja) 磁気抵抗効果素子及びその製造方法
US11545617B2 (en) Method of fabricating magnetic memory device
US8592882B2 (en) Magnetic random access memory and manufacturing method thereof
US9425388B2 (en) Magnetic element and method of manufacturing the same
JP2012069671A (ja) 半導体記憶装置およびその製造方法
US12069965B2 (en) Method for manufacturing memory device
US20230074141A1 (en) Magnetic device

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20140902