JP5214691B2 - 磁気メモリ及びその製造方法 - Google Patents

磁気メモリ及びその製造方法 Download PDF

Info

Publication number
JP5214691B2
JP5214691B2 JP2010210154A JP2010210154A JP5214691B2 JP 5214691 B2 JP5214691 B2 JP 5214691B2 JP 2010210154 A JP2010210154 A JP 2010210154A JP 2010210154 A JP2010210154 A JP 2010210154A JP 5214691 B2 JP5214691 B2 JP 5214691B2
Authority
JP
Japan
Prior art keywords
region
layer
magnetic
magnetic layer
magnetization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010210154A
Other languages
English (en)
Other versions
JP2012064901A (ja
Inventor
橋 茂 樹 高
沢 裕 一 大
藤 順 一 伊
田 親 義 鎌
田 沙 織 柏
野 実 天
田 博 明 與
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2010210154A priority Critical patent/JP5214691B2/ja
Priority to US13/231,894 priority patent/US8710605B2/en
Publication of JP2012064901A publication Critical patent/JP2012064901A/ja
Application granted granted Critical
Publication of JP5214691B2 publication Critical patent/JP5214691B2/ja
Priority to US14/223,802 priority patent/US9224944B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/01Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • H10N50/85Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Description

本発明の実施形態は、磁気メモリ及びその製造方法に関する。
磁気ランダムアクセスメモリ(MRAM:Magnetic Random Access Memory)において、磁性体に電流を流すことにより磁化反転を起こす「スピン注入磁化反転方式」が知られている。
このスピン注入磁化反転方式は、磁気抵抗効果素子に書き込み電流としてのスピン注入電流を流し、そこで発生するスピン偏極された電子を用いて磁化反転を実行するものである。具体的には、スピン偏極された電子の角運動量が、磁気記録層としての磁性材料内の電子に伝達されることにより磁気記録層の磁化が反転する。
このようなスピン注入磁化反転方式を用いれば、磁化状態をナノスケールで局所的に制御し易くなり、さらに、磁性材料の微細化に応じてスピン注入電流の値も小さくすることができる。このことは、高記録密度のハードディスクドライブや磁気ランダムアクセスメモリなどのスピンエレクトロニクスデバイスの実現に向けての手助けとなる。
例えば、磁気ランダムアクセスメモリは、トンネル磁気抵抗(TMR:Tunneling Magnetoresistive)効果を利用するMTJ(Magnetic Tunnel Junction)膜を有する磁気抵抗効果素子を記憶素子として備えている。MTJ膜は、磁性材料からなる記録層および参照層と、これらに挟まれたトンネルバリア層との3層の薄膜で構成されており、記録層および参照層の磁化状態により情報を記憶する。スピン注入磁化反転方式を用いた、スピン注入型MRAMでは、磁気抵抗効果素子への情報の書き込みは、MTJ膜の膜面に対して垂直方向に電流を流すことにより行なわれる。
ここで、磁気抵抗効果素子に用いられる磁性層としては、磁化の方向が膜面に対して垂直方向を向く垂直磁化膜と、磁化の方向が面内方向を向く面内磁化膜とが知られている。垂直磁化膜を採用した場合、参照層の磁化によって発生する漏洩磁界は記録層の膜面に対して垂直方向を向いているため、記録層に大きな垂直成分を持つ磁界が作用する。記録層に作用する参照層からの漏洩磁界は、普通には記録層の磁化を参照層の磁化と平行にする方向に作用する。しかし、記録層が参照層よりも大きい場合には、参照層からの漏洩磁界が記録層に不均一に働くため、スピン注入による磁化反転特性が劣化するという問題が生じる。そのため、記録層サイズは参照層サイズと同等以上に小さくする必要がある。
ところで、スピン注入磁化反転方式を用いることにより、高集積のMRAMは実現出来るが、それにはメモリセルの磁気抵抗効果素子を数10nmのサイズに形成する必要がある。ここで、磁気抵抗効果素子に用いられる、CoやFe等の磁性金属を含む材料は、一般にドライエッチングが難しく、高集積化に向いた側壁角度が垂直に近い形状を形成することが出来ない。垂直磁化膜を用いた磁気抵抗効果素子は、一般に記録層を下側(基板側)にして形成した方が磁気特性が向上する。つまり、通常のドライエッチングで形成される磁気抵抗効果素子の側壁角度が緩い形状では、記録層サイズが参照層サイズよりも大きくなってしまうため、上述したようにスピン注入による磁化反転特性が劣化してしまう問題がある。
また、磁気抵抗効果素子においては、薄いトンネルバリア層を挟んで記録層と参照層とが積層された積層構造を有しており、記録層と参照層との距離が短い。このため、これらの積層構造を加工して、磁気抵抗効果素子を形成する際に、トンネルバリア層とともに磁性金属を含む記録層および参照層を削るため、金属の再付着物が、積層構造の側面においてトンネルバリア層をまたがって付着する可能性がある。この場合、再付着物による別のリーク電流のパスが生じるため、記録層と参照層とがショートし、磁気抵抗効果素子が不良となってしまい、磁気抵抗効果素子の歩留まりが低下するという問題がある。
特開2007−53315号公報
F. J. Albert et al., Appl. Phy. Lett. 77, 3809 (2000) Y. Otani et al., IEEE Trans. Magn. 43, 2776 (2007)
本発明の実施形態は、メモリセルに使われる磁気抵抗効果素子のスピン注入磁化反転特性の劣化を抑制し、また磁気抵抗効果素子を高歩留まりで作製することが可能な磁気メモリ及びその製造方法を提供する。
本実施形態の磁気メモリは、少なくとも1個のメモリセルを備える磁気メモリであって、
前記メモリセルは、記憶素子として磁気抵抗効果素子と、前記磁気抵抗効果素子に通電を行う第1および第2の電極とを有し、前記磁気抵抗効果素子は、膜面に略垂直でかつ可変となる磁化を有する第1磁性層と、前記第1磁性層上に設けられたトンネルバリア層と、前記トンネルバリア層上に設けられ膜面に略垂直でかつ不変となる磁化を有する第2磁性層を備え、前記第1磁性層は、第1領域と、前記第1領域の外側に前記第1領域を取り囲むように設けられ前記第1領域よりも垂直磁気異方性ネルギーが小さい第2領域とを含み、前記第2磁性層は、第3領域と、前記第3領域の外側に前記第3領域を取り囲むように設けられ前記第3領域よりも垂直磁気異方性ネルギーが小さい第4領域とを含む、ことを特徴とする。
第1実施形態に用いられる磁気抵抗効果素子を示す断面図。 第1実施形態の第1変形例に用いられる磁気抵抗効果素子の断面図。 第1実施形態の第2変形例に用いられる磁気抵抗効果素子の断面図。 第1実施形態の第3変形例に用いられる磁気抵抗効果素子の断面図。 第1実施形態の第4変形例に用いられる磁気抵抗効果素子の断面図。 第1実施形態の比較例に用いられる磁気抵抗効果素子の断面図。 第1実施形態の第5変形例に用いられる磁気抵抗効果素子の断面図。 第1実施形態の第6変形例に用いられる磁気抵抗効果素子の断面図。 図9(a)、9(b)は第2実施形態による製造方法を示す断面図。 図10(a)、10(b)は第2実施形態による製造方法を示す断面図。 図11(a)、11(b)は第2実施形態による製造方法を示す断面図。 図12(a)、12(b)は第2実施形態による製造方法を示す断面図。 第3実施形態による磁気メモリの回路図。 第3実施形態による磁気メモリのメモリセルの断面図。
本実施形態による磁気メモリは、少なくとも1個のメモリセルを備える磁気メモリであって、前記メモリセルは、記憶素子として磁気抵抗効果素子と、前記磁気抵抗効果素子に通電を行う第1および第2の電極と、前記磁気抵抗効果素子を覆う絶縁膜とを有し、前記磁気抵抗効果素子は、膜面に略垂直でかつ可変となる磁化を有する第1磁性層と、前記第1磁性層上に設けられたトンネルバリア層と、前記トンネルバリア層上に設けられ膜面に略垂直でかつ不変となる磁化を有する第2磁性層を備え、前記第1磁性層は、第1領域と、前記第1領域の外側に前記第1領域を取り囲むように設けられ前記第1領域よりも垂直磁気異方性ネルギーが小さい第2領域とを含み、前記第2磁性層は、第3領域と、前記第3領域の外側に前記第3領域を取り囲むように設けられ前記第3領域よりも垂直磁気異方性ネルギーが小さい第4領域とを含む。ここで、前記第1磁性層は不純物が導入された不純物領域を含み、前記第2磁性層は不純物が導入された不純物領域を含み、前記第1磁性層の前記不純物領域の膜厚方向の平均サイズは、前記第2磁性層の前記不純物領域の膜厚方向の平均サイズよりも大きい。
以下、実施形態について図面を参照して説明する。なお、以下の説明において、同一の機能及び構成を有する要素については、同一符号を付し、重複説明は必要な場合にのみ行う。
(第1実施形態)
まず、第1実施形態による磁気メモリ(以下、MRAMとも云う)を説明する。第1実施形態のMRAMは少なくとも1個のメモリセルを有している。なお、MRAMがメモリセルを複数個有している場合には、複数のメモリセルは、マトリクス状に配列される。メモリセルは、記憶素子として磁気抵抗効果素子を備えており、この磁気抵抗効果素子を図1に示す。図1は、第1実施形態に係る磁気抵抗効果素子10の断面図である。磁気抵抗効果素子10は、下部電極を含む結晶配向用下地層11と、この結晶配向用下地層11上に設けられた記録層12と、記録層12上に設けられたトンネルバリア層13と、トンネルバリア層13上に設けられた参照層14と、上部電極18とが積層された積層構造を有する。本実施形態では、結晶配向用下地層11が下部電極および引き出し線を兼ねた1つの層となっている例を示しているが、勿論、下地層と下部電極とを別々に積層してもよいし、下地層と下部電極を1つの層として引き出し線を別に積層してもよい。また、上部電極18は、ハードマスク層としての機能を兼ねている。
記録層12は、記録層12、トンネルバリア層13、および参照層14からなるMTJ膜に、膜面に対して垂直方向に電流を流すことによって発生するスピン偏極された電子の角運動量が記録層12の電子に伝達されることによって磁化(或いはスピン)の方向が反転する。すなわち、電流の流す向きによって記録層12は、磁化の方向が可変となる。なお、本明細書では、「膜面」とは、対象となる膜の上面を意味する。
これに対して、参照層14は磁化の方向が不変である。参照層14の磁化の方向が「不変である」とは、記録層12の磁化の方向を反転するための磁化反転電流を参照層14に流した場合に、参照層14の磁化の方向が変化しないことを意味する。従って、磁気抵抗効果素子10において、参照層14として反転電流の大きい磁性層を用い、記録層12として参照層14よりも反転電流の小さい磁性層を用いることによって、磁化方向が可変の記録層12と、磁化方向が不変の参照層14とを備えた磁気抵抗効果素子10を実現することができる。スピン偏極された電子により磁化反転を引き起こす場合、その反転電流は減衰定数、異方性磁界、およびMTJ膜の体積に比例するため、これらを適切に調整して、記録層12と参照層14との反転電流に差を設けることができる。なお、図1中の矢印は、磁化の方向を示している。
記録層12および参照層14は、それぞれ膜面に垂直方向の磁気異方性を有し、したがって、記録層12および参照層14の容易磁化方向は膜面に対して垂直である(以下、垂直磁化という)。すなわち、磁気抵抗効果素子10は、記録層12および参照層14の磁化方向がそれぞれ膜面に対して垂直方向を向く、いわゆる垂直磁化型の磁気抵抗効果素子である。なお、容易磁化方向とは、あるマクロなサイズの強磁性体を想定して、外部磁界のない状態で自発磁化がその方向を向くと最も内部エネルギーが低くなる方向である。困難磁化方向とは、あるマクロなサイズの強磁性体を想定して、外部磁界のない状態で自発磁化がその方向を向くと最も内部エネルギーが大きくなる方向である。
本実施形態においては、図1に示すように、記録層12及び参照層14のそれぞれの外周部にN(窒素)またはO(酸素)等の不純物が導入された磁気的かつ電気的に不活性な不純物領域12b及び14bが形成され、不純物領域12b及び14bの内側に磁気的かつ電気的に活性な中央領域12a及び14aが形成されている。すなわち、記録層12は、内側に形成された磁気的かつ電気的に活性な中央領域12aと、この中央領域12aを取り囲むように形成され、中央領域12aよりも磁気的かつ電気的に不活性な不純物領域12bとを有している。同様に、参照層14は、内側に形成された磁気的かつ電気的に活性な中央領域14aと、この中央領域14aを取り囲むように形成され、中央領域14aよりも磁気的かつ電気的に不活性な不純物領域14bとを有している。記録層12の不純物領域12bは、中央領域12aに比べて垂直磁気異方性エネルギーは小さく、参照層14の不純物領域14bは、中央領域14aに比べて垂直磁気異方性エネルギーは小さい。例えば、記録層12および参照層14のそれぞれの不純物領域の垂直磁気異方性エネルギーは、対応する中央領域の垂直磁気異方性エネルギーよりも一桁以下であることが好ましい。なお、本実施形態においては、上部電極18の上面および側面にも不純物が導入された領域18bが形成され、その内側に不純物が導入されない領域18aが形成されている。また、中央領域12a及び14aは、膜面に略垂直な磁化を有している。
このように構成された本実施形態においては、記録層12の直径φSstは、すなわち記録層12の不純物領域12bの外側の直径φSstは、記録層12の磁気的かつ電気的に活性な中央領域12aの直径φSeffより大きい。ここで、「直径」とは、膜面に平行な面で切断した断面における外周の2点間の距離であって最大値を意味する。例えば、断面が長方形であれば、対角線の長さとなり、楕円であれば長軸の長さとなる。また、参照層14の直径φRst、すなわち参照層14の不純物領域14bの外側の直径φRstは、参照層14の磁気的かつ電気的に活性な中央領域14aの直径φReffより大きい。このように、図1に示す本実施形態においては、参照層14の中央領域14aの直径φReffと記録層12の中央領域12aの直径φSeffとは、上面から下面まで、略同じ直径となるように構成されていた。
しかし、図2に示す本実施形態の第1変形例に用いられる磁気抵抗効果素子10Aのように、記録層12の中央領域12aの直径φSeffの方が参照層14の中央領域の直径φReffよりも小さくなるように構成されていてもよい。本実施形態および第1変形例にように、記録層12の磁気的かつ電気的に活性な中央領域12aの直径φSeffを、参照層14の磁気的かつ電気的に活性な中央領域14aの直径φReffと同等か、または小さくすることにより、参照層14からの記録層12に対する漏洩磁界の影響を少なくすることができる。
また、記録層12の不純物領域12bと、参照層14の不純物領域14bに着目すると、以下のように述べることができる。図1に示す本実施形態の磁気抵抗効果素子10および図2に示す第1変形例の磁気抵抗効果素子10Aにおいては、記録層12の不純物領域12bの膜厚方向の平均サイズは、参照層14の不純物領域14bの膜厚方向の平均サイズよりも大きい。ここで、不純物領域の「膜厚方向の平均サイズ」とは、不純物領域の「膜面内のサイズ」を、不純物領域の膜厚方向に平均化した値であり、さらに不純物領域の「膜面内のサイズ」とは、この不純物領域を膜面に平行な平面で切断し、この平面における、不純物領域の外側の直径と、この不純物領域が取り囲む中央領域の直径との平均値を意味する。図1に示す本実施形態の磁気抵抗効果素子10および図2に示す第1変形例の磁気抵抗効果素子10Aにおいては、参照層14は、トンネルバリア層12に接し記録層12と同じ直径を有する第1の部分と、この第1の部分上に設けられ第1の部分よりも直径が小さい第2の部分とを有しているので、参照層14の不純物領域14bの膜厚方向の平均サイズは、記録層12の不純物領域12bの膜厚方向の平均サイズよりも小さくなる。すなわち、記録層12の不純物領域12bの膜厚方向の平均サイズは、参照層14の不純物領域14bの膜厚方向の平均サイズよりも大きい。このように構成することにより、磁気抵抗効果素子を絶縁膜で覆った場合に記録層12に働く応力による記録層12の磁気異方性エネルギーKuの低下を抑制することができる。これは、以下のように説明することができる。
一般に、磁性層の熱擾乱耐性は、磁性層の磁気異方性エネルギーをKu、体積をVとすると、KuVで表される。記録層12は、書き込みが行われるので、参照層14に比べて磁気異方性エネルギーが小さくなるように設計される。上述したように、磁気抵抗効果素子は絶縁膜で覆われるため、この絶縁膜により、記録層および参照層に応力が働き、それぞれのKuが低下する。記録層は参照層に比べて磁気異方性エネルギーが小さくなるように設計されているので、上記応力の影響を大きく受ける。このため、第1実施形態および第1変形例のように、記録層12の不純物領域12bの膜厚方向の平均サイズを、参照層14の不純物領域14bの膜厚方向の平均サイズよりも大きくすることにより、すなわち、応力の緩衝領域となる不純物領域が記録層のほうが大きくなり、記録層12の中央領域12aにおける磁気異方性エネルギーKuの低下を抑制することができる。
なお、記録層12の不純物領域12bの膜厚方向の平均サイズが、参照層14の不純物領域14bの膜厚方向の平均サイズよりも大きいことは、後述する第1実施形態の第2乃至第6変形例においても、同様である。
次に、本実施形態、その第1変形例、および後述する第2乃至第6変形例に用いられる各層の材料について説明する。
上述した下地層11は、下部電極としての厚い金属層と、平坦な垂直磁化の磁性層を成長させるためのバッファ層で構成されており、一例としては、タンタル(Ta)、銅(Cu)、ルテニウム(Ru)、イリジウム(Ir)等の金属層が積層された積層構造を有している。
記録層12および参照層14の材料としては、FePd、FePt、CoPd、CoPt等のL1構造或いはL1構造を持つ強磁性材料、TbCoFe等のフェリ磁性材料、NiFe、Co等の磁性材料とCu、Pd、Pt等の非磁性材料との積層構造からなる人工格子等が挙げられる。
トンネルバリア層13としては、酸化マグネシウム(MgO)或いは酸化アルミニウム(Al)等の絶縁材料が挙げられる。
上部電極(ハードマスク層)15としては、タンタル(Ta)、タングステン(W)等の金属、或いは窒化チタン(TiN)、窒化チタンシリコン(TiSiN)、窒化タンタルシリコン(TaSiN)等の導電性化合物が挙げられる。
なお、これらの記録層12、参照層14は、それぞれ膜面に平行方向の磁気異方性を有し、従って記録層12、参照層14の容易磁化方向は膜面(或いは積層面)に対して平行である(以下、面内磁化という)場合も、適宜特性要求に応じて使い分けることができる。
面内磁化の記録層および参照層の材料としては、例えば、鉄(Fe)、コバルト(Co)、ニッケル(Ni)、マンガン(Mn)、クロム(Cr)よりなる群から選択された少なくともいずれかの元素を含む磁性金属が挙げられる。
次に、本実施形態、その第1変形例、および後述する第2乃至第6変形例に用いられる磁気抵抗効果素子において、情報の書き込みは、以下のように行われる。情報の書き込み時、磁気抵抗効果素子10は、膜面に垂直な方向において双方向に通電される。
書き込み電流を記録層12から参照層14の方向に流した場合、電子の流れは参照層14から記録層12の方向になる。この場合、記録層12の磁化は参照層14の磁化と揃う方向にスピントルクを受ける。このため、記録層12の磁化の向きが参照層14の磁化の向きと反平行であった場合、記録層12の磁化は反転して参照層14の磁化の向きと平行(同じ向き)になる。
一方、書き込み電流を参照層14から記録層12の方向に流した場合、電子の流れは記録層12から参照層14の方向になる。この場合、記録層12の磁化は参照層14の磁化の向きと反平行を向く方向にスピントルクを受ける。このため、記録層12の磁化の向きが参照層14の磁化の向きと平行であった場合、記録層12の磁化は反転して参照層14の磁化の向きと反平行になる。
磁気抵抗効果素子10に膜面に垂直方向の読み出し電流を流した場合の抵抗値は、磁気抵抗効果により、記録層と参照層の磁化の相対的な向きに依存して変化する。つまり、磁気抵抗効果素子10の抵抗値は、記録層12と参照層14との磁化の向きが互いに平行の場合は低抵抗となり、反平行の場合は高抵抗となる。図1においては、記録層12の磁化が上向きの状態が平行状態を示し、下向きの状態が反平行状態を示す。本実施形態においては、例えば、低抵抗状態をデータ“0”、高抵抗状態をデータ“1”と規定する。これにより、磁気抵抗効果素子10に1ビットの情報を記憶させることができる。なお、低抵抗状態をデータ“1”、高抵抗状態をデータ“0”と規定してもよい。
平行状態の抵抗値をR0、反平行状態の抵抗値をR1とすると、“(R1−R0)/R0”で定義される値を磁気抵抗比(MR比)と呼ぶ。MR比は磁気抵抗効果素子10を構成する材料やプロセス条件によって異なるが、数10%から数100%程度の値を取り得る。MRAMは磁気抵抗効果を利用して、磁気抵抗効果素子10に記憶された情報の読み出しを行なう。読み出し動作時に磁気抵抗効果素子10に流す読み出し電流は、スピン注入により記録層12の磁化の向きが反転する電流よりも十分小さい電流値に設定する。
(第2変形例)
第1実施形態の第2変形例に用いられる磁気抵抗効果素子を図3に示す。この第2変形例に係る磁気抵抗効果素子10Bは、図1に示す第1実施形態において、参照層14と上部電極18との間に、バイアス層16を設けた構成となっている。バイアス層16は、参照層14と反対向きに固定された垂直磁化を有する層であり、参照層14から記録層12に及ぼす漏れ磁界の影響を打ち消し、外部磁界がほぼ0の状態でのスイッチングを可能とする働きを持つ。なお、図3に示すように、バイアス層16は、内側に形成された磁気的かつ電気的に活性な中央領域16aと、この中央領域16aを取り囲むように形成されてN(窒素)またはO(酸素)等の不純物が導入され、中央領域16aよりも磁気的かつ電気的に不活性な不純物領域16bとを有している。
なお、バイアス層16は、第1変形例にも用いることができるとともに、後述する第3乃至第6変形例にも用いることができる。
(第3変形例)
また、本実施形態の第3変形例に係る磁気抵抗効果素子を図4に示す。この第3変形例に係る磁気抵抗効果素子10Cは、図1に示す第1実施形態において、記録層12およびトンネルバリア層13の側面と、参照層14の側面の一部が緩いテーパ角を持つように形成されている。
一般に、磁性体金属のドライエッチングに通常のRIE(Reactive Ion Etching)を用いた場合は、有効な揮発性反応生成物が形成されないため、良好な異方性エッチングは出来ない。そこで、多種の磁性金属の材料選択性が少なく、金属腐食の問題も無いイオンビームエッチング(IBE(Ion Beam Etching))が磁性体デバイスの作製工程では用いられている。IBEでは、物理的なスパッタエッチングによる加工を用いているため、側壁角度が垂直に近い形状を形成するためには、照射するイオンビームの角度を基板面に垂直方向から傾斜させて、基板を回転させながらエッチングする手法を用いる。この時、立体形状に対する斜め入射と陰の部分の影響から、垂直に近い側壁の下部には図4に示すような緩いテーパ形状を生じる。すなわち、図4に示す第3変形例に係る磁気抵抗効果素子10Cは、MTJ膜のエッチングにIBEを用いて形成したものである。
この第3変形例のような構造においても、記録層12及び参照層14の一部にNまたはO等の不純物が導入された不純物領域12b及び14bが形成されており、記録層12の直径φSstは記録層12の磁気的かつ電気的に活性な中央領域12aの直径φSeffより大きく、参照層14の直径φRstは参照層14の磁気的かつ電気的に活性な中央領域14aの直径φReffよりも大きい。また、この第2変形例においては、下地層11にもNまたはO等の不純物が導入された不純物領域11bが形成され、その内側には、不純物が導入されない領域11aが存在している。
(第4変形例)
本実施形態の第4変形例による磁気抵抗効果素子を図5に示す。この第4変形例に係る磁気抵抗効果素子10Dは、図4に示す第3変形例に係る磁気抵抗効果素子10Cにおいて、図2に示す第1変形例と同様に、記録層12の中央領域12aの直径φSeffを、参照層14の中央領域14aの直径φReffよりも小さくなるようにした構成を有している。このような構成としたことの利点を以下に説明する。
図6に比較例の磁気抵抗効果素子を示す。この比較例の磁気抵抗効果素子は、記録層12、トンネルバリア層13、および参照層14の直径が磁気的かつ電気的に活性な領域の直径とほぼ一致する。この形状となるように加工する際、トンネルバリア層13とともに、記録層12および参照層14を削るため、記録層12および参照層14に含まれる磁性金属の再付着物がトンネルバリア層13を跨るように付着する可能性がある。この場合、再付着物による別のリーク電流のパスが生じるため、記録層12と参照層14とがショートし、磁気抵抗効果素子が動作不良となってしまい、磁気抵抗効果素子の歩留まりが低下する。
さらに、記録層12、トンネルバリア層13、および参照層14の直径が磁気的かつ電気的に活性な領域の直径とほぼ一致する場合には、加工のダメージが素子端部に残ったまま素子化が行われるため、素子動作時の信頼性が劣化する可能性がある。つまり、記録層12や参照層14の加工界面でのエレクトロマイグレーションが原子移動を引き起こし、磁性金属の組成変化による垂直磁気異方性の低下が起こる可能性がある。それにより、スピン注入磁化反転動作が、加工界面の垂直磁気異方性が低下した領域を基点として起こることにより、スイッチング電流分布の増大と記録保持特性の低下を招いてしまう可能性がある。
これに対して、本実施形態およびその変形例では、記録層12及び参照層14の外周部にN、O等の不純物が導入された不純物領域12b及び14bが形成されている。すなわち、記録層12の直径φSstは記録層12の磁気的かつ電気的に活性な中央領域12aの直径φSeffより大きく、参照層14の直径φRstは参照層14の磁気的かつ電気的に活性な中央領域14aの直径φReffよりも大きくなっている。このため、記録層12および参照層14との間に再付着物が形成された場合にも、記録層12および参照層14の表面は電気的に不活性化しており、記録層12と参照層14とがショートするショートパスは形成されない。
また、一般にトンネルバリア層13を加工する際、加工エネルギーが蓄積し、トンネルバリア層13の側面にダメージが入ることで、このダメージが絶縁不良を起こし、リークパスとなる場合がある。しかし、本実施形態及びその変形例のような構成とすることにより、仮にトンネルバリア層13の側面にダメージが入っても、絶縁性を保つことができる。したがって、磁気抵抗効果素子の歩留まりが低下するのを抑制することができる。
ここで、本実施形態において、記録層12及び参照層14の一部にN、O等の不純物が導入された不純物領域12b及び14bのNの不純物の濃度としては、約1原子%以上であることが望ましい。ここで、記録層材料としてCoPd、CoPt等のL1構造或いはL1構造を持つ強磁性材料を用いた場合には、Nの不純物濃度として約1020cm−3以上の不純物濃度に対応する。
また、本実施形態、その変形例において、記録層12及び参照層14が磁気的に不活性とは、以下のように考えれば良い。記録層12の磁気的に活性な中央領域12aの磁化はほぼ垂直方向を向き磁気抵抗効果を発現するが、その時、記録層12の中央領域12aの外側に形成される磁気的に不活性な不純物領域12bの磁化がほぼ0になれば、記録層12及び参照層14の中央領域12a及び14aに静磁的な相互作用を及ぼさないため、磁気的な不活性領域として問題無い。また、不純物領域12bの磁化がほぼ0にならなくても、不純物領域12bの磁化が面内磁化となれば、不純物領域12bの磁化は還流磁化の配置となるため、やはり記録層12及び参照層14の中央領域12a及び14aに静磁的な相互作用は及ぼさず、磁気的な不活性領域として当初の目的を果たすことが出来る。この場合の不純物領域12bが垂直にならない条件として、垂直の磁気異方性エネルギーが反磁界エネルギーよりも小さくなるという、Ku≦2πMs、が挙げられる。ここで、Kuは垂直磁気異方性エネルギー、Msは飽和磁化である。但し、この場合、記録層12及び参照層14の中央領域12a及び14bと不純物領域12bが接触した領域において交換相互作用が働かないことが必要になる。ここで、注入されたN等の不純物は、通常は記録層12及び参照層14の磁性金属の結晶粒界に偏析するため、多くの場合は、不純物が注入されていない活性な領域との間の交換相互作用が失われる。
また本実施形態およびその変形例において、記録層12及参照層14が電気的に不活性とは、以下のように考えれば良い。つまり、記録層12及び参照層14の電気的に不活性な領域12a及び14aを流れる電流が、電気的に活性な領域12b及ぶ14bを流れる総合的な電流の1%程度以下であれば良い。ここで記録層12のように、電気的に不活性な領域12bの断面積が電気的に活性な領域12aの断面積よりも大きい場合には、電気的に不活性な領域12bの抵抗値は電気的に活性な領域12aの抵抗値よりも2桁以上大きい必要がある。逆に参照層14のように、電気的に不活性な領域14bの断面積が電気的に活性な領域14aの断面積よりも小さい場合には、電気的に不活性な領域14bの抵抗値は電気的に活性な領域14aの抵抗値と比べて2桁大きい必要は無い。
さらに、記録層12及び参照層14の加工界面のダメージ層が、N、O等の不純物が導入された不純物領域12b及び14bによって非磁性化、及び高抵抗化され、スピン注入磁化反転に寄与しなくなる。つまり、磁性体の加工界面のダメージ層を流れる電流が減少することにより、エレクトロマイグレーションの懸念が無くなり、磁気抵抗効果素子の信頼性低下を抑制することができる。
(第5変形例)
本実施形態の第5変形例による磁気抵抗効果素子を図7に示す。この第5変形例による磁気抵抗効果素子10Eは、図2に示す第1変形例において、参照層14、上部電極18の側面が垂直からやや傾いた形状を持つように形成されている。前述したように、一般に磁性体金属のドライエッチングにおいては、通常のRIEでは、良好な異方性エッチングは出来ないため、このような垂直からやや傾いた形状となる場合が多い。このような構造においても、記録層12及び参照層14の一部にNまたはO等の不純物が導入された不純物領域12b及び14bが形成されており、記録層12の直径φSstは記録層12の磁気的かつ電気的に活性な中央領域12aの直径φSeffより大きく、参照層14の直径φRstは参照層14の磁気的かつ電気的に活性な中央領域14aの直径φReffよりも大きい。但し、この第5変形例のように、垂直からやや傾いた形状では、参照層の直径φRst、及び参照層14の磁気的かつ電気的に活性な領域の直径φReffは一意には決まらない。そこで、本変形例においては、膜面に平行な断面で輪切りにした全ての断面において、参照層14の直径φRstは参照層14の磁気的かつ電気的に活性な中央領域14aの直径φReffよりも大きい場合に、参照層14の直径φRstは参照層14の磁気的かつ電気的に活性な中央領域14aの直径φReffよりも大きいと定義する。このようにすることで、前述したような本実施形態と同様の効果を得ることが出来る。
さらにこの第5変形例では、記録層12の磁気的かつ電気的に活性な中央領域12aの直径φSeffの方が参照層14の磁気的かつ電気的に活性な中央領域14aの直径φReffよりも小さくなるように構成されている。
(第6変形例)
本実施形態の第6変形例による磁気抵抗効果素子を図8に示す。この第6変形例による磁気抵抗効果素子10Fは、図2に示す第1変形例において、記録層12、トンネルバリア13、参照層14、上部電極18の側面が垂直からやや傾いた形状を持つように形成されている。この第6変形例は、図7に示す第5変形例において、ドライエッチングを記録層14まで進めた形状となっている。この第6変形例も、図7に示す第5変形例の場合と同様に参照層14の直径φRst、参照層14の磁気的かつ電気的に活性な中央領域14aの直径φReff、記録層12の直径φSst、及び記録層12の磁気的かつ電気的に活性な中央領域12aの直径φReff、は一意には決まらない。この場合についても、膜面に平行な断面で輪切りにした全ての断面において、参照層14の直径φRstが参照層14の磁気的かつ電気的に活性な中央領域14aの直径φReffよりも大きい場合に、参照層14の直径φRstは参照層14の磁気的かつ電気的に活性な中央領域14aの直径φReffよりも大きいと定義する。また、膜面に平行な断面で輪切りにした全ての断面において、記録層12の直径φSstは記録層12の磁気的かつ電気的に活性な中央領域12aの直径φSeffより大きい場合に記録層12の直径φSstは記録層12の磁気的かつ電気的に活性な中央領域12aの直径φSeffよりも大きいと定義する。このようにすることで、前述したような本実施形態と同様の効果を得ることが出来る。
さらに第6変形例では、記録層12の磁気的かつ電気的に活性な中央領域の直径φSeffの方が参照層14の磁気的かつ電気的に活性な中央領域の直径φReffよりも小さくなるように構成されている
以上説明したように、本実施形態およびその変形例によれば、メモリセルに使われる磁気抵抗効果素子のスピン注入磁化反転特性の劣化を抑制し、また磁気抵抗効果素子を高歩留まりで作製することができる。
(第2実施形態)
次に、第2実施形態による磁気メモリ(MRAM)の製造方法について図9(a)乃至図12(b)を参照して説明する。この実施形態の製造方法によって製造されるMRAMは、図1に示す磁気抵抗効果素子10を記憶素子として有する第1実施形態のMRAMである。
まず、図9(a)に示すように、図示しない半導体基板上に形成されたMOSトランジスタやFEOL(Front End Of Line)上に層間絶縁層21を形成し、この層間絶縁層21内に下部配線或いはMOSトランジスタ等に電気的に接続されるコンタクト22を形成する。図9(a)乃至図12(b)は、磁気抵抗効果素子10が形成される位置の断面図を示している。その後、CMP(Chemical Mechanical Polishing)およびエッチバックにより、層間絶縁膜21の上面を平坦化する。層間絶縁層21としては、例えば酸化シリコン(SiO)が用いられ、コンタクト22としては、例えばタングステン(W)が用いられる。
続いて、図9(b)に示すように、コンタクト22を覆うように、下部電極を含む下地層11、記録層12、トンネルバリア層13、参照層14、上部電極となるハードマスク層18を順に、例えばスパッタにより成膜する。下地層11は、コンタクト22に接続するとともに平坦な垂直磁化の磁性層を成長させるために必要な層であり、前述した材料によって構成される。記録層12および参照層14の材料としては、例えばFePd、FePt、CoPd、CoPt等のL1構造或いはL1構造を持つ強磁性材料、TbCoFe等のフェリ磁性材料、NiFe、Co等の磁性材料とCu、Pd、Pt等の非磁性材料との積層構造からなる人工格子が用いられる。トンネルバリア層13としては、例えば酸化マグネシウム(MgO)が用いられる。ハードマスク層18としては、例えばタンタル(Ta)が用いられる。参照層14とハードマスク層18との間に参照層14からの漏洩磁界を打ち消す働きを持つ、例えば図3に示すバイアス層を設ける場合があり、また下地層11は同様にバイアス層を含む場合がある。
次に、周知の技術であるリソグラフィおよびエッチングを用いて素子分離を行なう。ハードマスク層18上にフォトレジストとからなるマスク(図示せず)を形成し、このマスクを用いて、図10(a)に示すように、ハードマスク層18、および参照層14の途中までを、異方性エッチング(例えば、RIE(Reactive Ion Etching))でパターニングする。なお、参照層14をパターニングしないで、ハードマスク層18をパターニングしてもよい。
次に、図10(b)に示すように、エッチングした面にイオン注入により、Nイオン及びOイオンを注入する。このイオン注入プロセスにより、下面にある参照層14及び記録層12にそれぞれ非磁性化かつ高抵抗化された領域14bおよび12bが形成される。また、参照層14及び記録層12にはそれぞれ、領域14bおよび12bの内側に活性領域14a及び12aが形成される。このイオン注入プロセスにより、エッチングされていない参照層14の部分14c及びハードマスク層15の側壁部分15bが非磁性化かつ高抵抗化される。ここで図10(b)では、参照層14の磁気的かつ電気的に活性な領域14aの直径φReffと記録層12の磁気的かつ電気的に活性な領域12aの直径φSeffとは、上面から下面まで、略同じ直径となるように構成されている。
しかし、第1実施形態の第1変形例、第4変形例、第5変形例、第6変形例で示したように(図2、図5、図7、図8参照)、記録層12の磁気的かつ電気的に活性な中央領域12aの直径φSeffの方が参照層14の磁気的かつ電気的に活性な中央領域14aの直径φReffよりも小さくなるように構成されていても良い。この場合は、イオン注入条件を制御して、注入イオンの横方法の広がりを利用したり、イオン注入後のアニールにより注入イオンの横方法拡散を促進したりして、所望の不純物分布を形成する。また、イオン注入プロセスとしては、通常のイオン注入装置による単分子イオンの他にも、ガスクラスターイオンビーム装置によるクラスターイオンを用いることが出来る。また、平行平板、マグネトロン、ICP等のプラズマ源を用いたプラズマエッチング装置によって照射される正イオン、グリッド引き出し型のイオンビームエッチング装置によって照射される正イオンも用いることが出来る。これらのイオン注入プロセスは、非磁性化及び高抵抗化すべき領域の深さによって導かれる必要なイオンエネルギーによって選択される。イオンエネルギーの選択は、対象とするMTJの積層構造に大きく依存する。ここで例えば、表面までCo系磁性金属で構成されている場合には、非磁性化及び高抵抗化すべき材料が領域の深さの中心が2nm程度の時、イオンエネルギーを1keV程度に設定すれば良い。しかし、図1に示すように、MgOのトンネルバリア層13を含む領域を非磁性化及び高抵抗化する場合には、磁性金属のみで構成されている場合よりも大きいイオンエネルギーと大きいイオンドース量が必要となる。さらに、非磁性化及び高抵抗化すべき材料がCo系磁性金属の場合、Co系磁性金属の下部にIr、Ta、W、Ru等の質量数の大きい元素を積層すると、イオン注入時のイオンの反射が顕著となるために、目的とする磁性金属へのイオン注入を集中させることが出来るため、より少ないドース量で非磁性化及び高抵抗化することが出来る。
また、記録層12及び参照層14を磁気的かつ電気的に不活性とするために導入する元素としては、N、He、F、O、Si、B、C、Zr、Tb、Tiが挙げられる。
なお、イオン注入の代わりに、参照層14の表面近傍からN(窒素)ビーム照射を行ってもよい。
次に、図11(a)に示すように、下地層11、記録層12、トンネルバリア層13、参照層14、およびハードマスク層18からなる積層膜の表面を、薄い絶縁膜24で覆う。これは、絶縁膜24を薄く形成することにより、積層膜と絶縁膜24との間に隙間を設けないようにするためである。隙間があると、後の熱処理等により、隙間が膨張して磁気抵抗効果素子を損傷させ、特性が劣化する可能性があるからである。絶縁膜24を形成した後、全面に、例えば酸化シリコン(SiO)或いは窒化シリコン(SiN)からなる層間絶縁層25を堆積する。続いて、層間絶縁層25の上面を、例えばCMP(Chemical Mechanical Polishing)法を用いて平坦化する。
次に、図11(b)に示すように、隣接するメモリセルと電気的に分離するために、層間絶縁層25の平坦化した上面に、例えばフォトレジストからなるマスク(図示せず)を形成する。そして、このマスクを用いて、層間絶縁膜25、絶縁膜24、参照層14、トンネルバリア層13、記録層12、及び下地層11を、異方性エッチングを用いてパターニングする。その後、更にパターニングされた層間絶縁膜25、絶縁膜24、参照層14、トンネルバリア層13、記録層12、及び下地層11を覆うように層間絶縁膜27を堆積する。
次に、図12(a)に示すように、CMPにより、層間絶縁層27の平坦化を行ない、更に、層間絶縁膜27、層間絶縁膜25、および絶縁膜24も削り、MTJ膜上のハードマスク層18の上面を露出させる。
次に、図12(b)に示すように、磁気抵抗効果素子10上に、ハードマスク層18と電気的に接続する上部配線28を形成する。上部配線28としては、例えばアルミニウム(Al)或いは銅(Cu)が用いられる。このようにして、本実施形態の製造方法によって、第1実施形態のMRAMのメモリセルが形成される。
本実施形態の製造方法によって製造されたMRAMは、第1実施形態と同様に、メモリセルに使われる磁気抵抗効果素子のスピン注入磁化反転特性の劣化を抑制され、また磁気抵抗効果素子を高歩留まりで作製することにより、生産性の良好なMRAMとなる。
本実施形態によれば、第1実施形態およびその変形例のいずれかに説明した磁気抵抗効果素子を用いてMRAMを構成することができる。なお、磁気抵抗効果素子は、スピン注入型の磁気メモリの他、磁壁移動型の磁気メモリにも使用することが可能である。
(第3実施形態)
次に、第3実施形態による磁気メモリ(MRAM)について図13乃至図13を参照して説明する。
本実施形態のMRAMの回路図を図13に示す。本実施形態のMRAMは、第1実施形態、第1実施形態の変形例で説明した、図1乃至図5および図7乃至図8に示すいずれかの磁気抵抗効果素子を、メモリセルの記憶素子として用いている。以下の説明では、第1実施形態による磁気抵抗効果素子10を記憶素子として用いた場合を例に取って説明する。
このMRAMは、マトリクス状に配列された複数のメモリセルMCを有するメモリセルアレイ30を備えている。メモリセルアレイ30には、それぞれが列(カラム)方向に延在するように、複数のビット線対BL、/BLが配設されている。また、メモリセルアレイ30には、それぞれが行(ロウ)方向に延在するように、複数のワード線WLが配設されている。
ビット線BLとワード線WLとの交差部分には、メモリセルMCが配置されている。各メモリセルMCは、磁気抵抗効果素子10、及びnチャネルMOSトランジスタからなる選択トランジスタ31を備えている。磁気抵抗効果素子10の一端は、ビット線BLに接続されている。磁気抵抗効果素子10の他端は、選択トランジスタ31のドレイン端子に接続されている。選択トランジスタ31のゲート端子は、ワード線WLに接続されている。選択トランジスタ31のソース端子は、ビット線/BLに接続されている。
ワード線WLには、ロウデコーダ32が接続されている。ビット線対BL、/BLには、書き込み回路34及び読み出し回路35が接続されている。書き込み回路34及び読み出し回路35には、カラムデコーダ33が接続されている。各メモリセルMCは、ロウデコーダ32及びカラムデコーダ33により選択される。
メモリセルMCへのデータの書き込みは、以下のように行われる。先ず、データ書き込みを行うメモリセルMCを選択するために、このメモリセルMCに接続されたワード線WLが活性化される。これにより、選択トランジスタ31がオン状態となる。ここで、磁気抵抗効果素子10には、書き込みデータに応じて、双方向の書き込み電流Iwが供給される。具体的には、磁気抵抗効果素子10に、図13において左から右へ書き込み電流Iwを供給する場合、書き込み回路34は、ビット線BLに正の電圧を印加し、ビット線/BLに接地電圧を印加する。また、磁気抵抗効果素子10に、図13において右から左へ書き込み電流Iwを供給する場合、書き込み回路34は、ビット線/BLに正の電圧を印加し、ビット線BLに接地電圧を印加する。このようにして、メモリセルMCにデータ“0”、或いはデータ“1”を書き込むことができる。
次に、メモリセルMCからのデータ読み出しは、以下のように行われる。まず、データ読み出しを行うメモリセルMCを選択するために、このメモリセルMCに接続されたワード線WLが活性化される。これにより、選択されたメモリセルMCの選択トランジスタ31がオン状態となる。読み出し回路35は、磁気抵抗効果素子10に、例えば図22において右から左へ流れる読み出し電流Irを供給する。そして、読み出し回路35は、この読み出し電流Irに基づいて、磁気抵抗効果素子10の抵抗値を検出する。このようにして、磁気抵抗効果素子10に記憶されたデータを読み出すことができる。
次に、MRAMの構造について説明する。図14は、1個のメモリセルMCを中心に示したMRAMの構成を示す断面図である。
p型半導体基板40の表面領域には、素子分離絶縁層41が設けられ、この素子分離絶縁層41が設けられていない半導体基板40の表面領域が素子を形成する素子領域(active area)となる。素子分離絶縁層41は、例えばSTI(Shallow Trench Isolation)により構成される。STIとしては、例えば酸化シリコンが用いられる。
半導体基板40の素子領域に選択トランジスタ31が形成される。この選択トランジスタ31は、互いに離間したソース領域42aおよびドレイン領域42bが設けられている。このソース領域42aおよびドレイン領域42bはそれぞれ、半導体基板40内に高濃度のn型不純物を導入して形成されたn型拡散領域から構成される。ソース領域42aおよびドレイン領域42b間のチャネル43となる半導体基板40の領域上には、ゲート絶縁膜51が形成され、このゲート絶縁膜51上にゲート電極52が設けられている。
ゲート電極52は、ワード線WLとして機能する。
ソース領域42a上には、コンタクト62を介して配線層63が設けられている。配線層63は、ビット線/BLとして機能する。ドレイン領域42b上には、コンタクト64を介して引き出し線65が設けられている。引き出し線65上には、下部電極71と、上部電極72に挟まれた磁気抵抗効果素子10が設けられている。上部電極72上には、配線層76が設けられている。配線層76は、ビット線BLとして機能する。また、半導体基板40と配線層76との間は、例えば酸化シリコンからなる層間絶縁層67で満たされている。
本実施形態によれば、第1実施形態およびその変形例のいずれかによる磁気抵抗効果素子を用いてMRAMを構成することができる。なお、磁気抵抗効果素子は、スピン注入型の磁気メモリの他、磁壁移動型の磁気メモリにも使用することが可能である。
本実施形態も第1実施形態と同様に、メモリセルに使われる磁気抵抗効果素子のスピン注入磁化反転特性の劣化を抑制し、また磁気抵抗効果素子を高歩留まりで作製することができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
10 磁気抵抗効果素子
11 下地層
12 記録層
12a 中央領域
12b 不純物領域
13 トンネルバリア層
14 参照層
14a 中央領域
14b 不純物領域
18 ハードマスク層

Claims (8)

  1. 少なくとも1個のメモリセルを備える磁気メモリであって、
    前記メモリセルは、記憶素子として磁気抵抗効果素子と、前記磁気抵抗効果素子に通電を行う第1および第2の電極と、前記磁気抵抗効果素子を覆う絶縁膜とを有し、
    前記磁気抵抗効果素子は、膜面に略垂直でかつ可変となる磁化を有する第1磁性層と、前記第1磁性層上に設けられたトンネルバリア層と、前記トンネルバリア層上に設けられ膜面に略垂直でかつ不変となる磁化を有する第2磁性層を備え、
    前記第1磁性層は、第1領域と、前記第1領域の外側に前記第1領域を取り囲むように設けられ前記第1領域よりも垂直磁気異方性ネルギーが小さい第2領域とを含み、
    前記第2磁性層は、第3領域と、前記第3領域の外側に前記第3領域を取り囲むように設けられ前記第3領域よりも垂直磁気異方性ネルギーが小さい第4領域とを含
    前記第1磁性層は不純物が導入された不純物領域を含み、前記第2磁性層は不純物が導入された不純物領域を含み、前記第1磁性層の前記不純物領域の膜厚方向の平均サイズは、前記第2磁性層の前記不純物領域の膜厚方向の平均サイズよりも大きい
    ことを特徴とする磁気メモリ。
  2. 前記第2領域は前記第1領域に含まれる元素と、前記元素と異なる他の元素とを含み、
    前記第4領域は前記第3領域に含まれる元素と、前記他の元素とを含むことを特徴とする請求項1記載の磁気メモリ。
  3. 前記第1領域の直径は、前記第3領域の直径以下であることを特徴とする請求項1または2記載の磁気メモリ。
  4. 前記他の元素は、N、He、F、O、Si、B、C、Zr、Tb、Tiのうちの少なくとも1つであることを特徴とする請求項1乃至3のいずれかに記載の磁気メモリ。
  5. 前記第2磁性層の前記トンネルバリア層と反対側に、磁化の向きが膜面に垂直でかつ前記第2磁性層の磁化と反対となる第3磁性層を更に備えていることを特徴とする請求項1乃至4のいずれかに記載の磁気メモリ。
  6. 基板上に、磁化の向きが膜面に略垂直でかつ可変である第1磁性層と、前記第1磁性層上に設けられたトンネルバリア層と、前記トンネルバリア層上に設けられ磁化の向きが膜面に略垂直でかつ不変の第2磁性層とを有する積層膜を形成する工程と、
    前記積層膜上にハードマスク層を形成する工程と、
    前記ハードマスク層および前記第2磁性層の少なくとも一部をパターニングする工程と、
    前記パターニングにより露出した面に不純物を導入する工程であって、前記第1磁性層に不純物が導入されて形成される不純物領域の膜厚方向の平均サイズが、前記第2磁性層に不純物が導入されて形成される不純物領域の膜厚方向の平均サイズよりも大きくなるように、前記不純物を導入する前記工程と、
    前記第1磁性層、前記トンネルバリア層および前記第2磁性層を覆う絶縁膜を形成する工程と
    を備えていることを特徴とする磁気メモリの製造方法。
  7. 前記パターニングする工程は、イオンビームエッチングを用いて行うことを特徴とする請求項6記載の磁気メモリの製造方法。
  8. 前記不純物は、N、He、F、O、Si、B、C、Zr、Tb、Tiのうちの少なくとも1つであることを特徴とする請求項6または7記載の磁気メモリの製造方法。
JP2010210154A 2010-09-17 2010-09-17 磁気メモリ及びその製造方法 Active JP5214691B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2010210154A JP5214691B2 (ja) 2010-09-17 2010-09-17 磁気メモリ及びその製造方法
US13/231,894 US8710605B2 (en) 2010-09-17 2011-09-13 Magnetic memory and method of manufacturing the same
US14/223,802 US9224944B2 (en) 2010-09-17 2014-03-24 Magnetic memory and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010210154A JP5214691B2 (ja) 2010-09-17 2010-09-17 磁気メモリ及びその製造方法

Publications (2)

Publication Number Publication Date
JP2012064901A JP2012064901A (ja) 2012-03-29
JP5214691B2 true JP5214691B2 (ja) 2013-06-19

Family

ID=45869791

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010210154A Active JP5214691B2 (ja) 2010-09-17 2010-09-17 磁気メモリ及びその製造方法

Country Status (2)

Country Link
US (2) US8710605B2 (ja)
JP (1) JP5214691B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10388855B2 (en) 2017-03-17 2019-08-20 Toshiba Memory Corporation Magnetic memory device
US10964884B2 (en) 2019-03-18 2021-03-30 Toshiba Memory Corporation Magnetic memory device having an incline side surface

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5214691B2 (ja) 2010-09-17 2013-06-19 株式会社東芝 磁気メモリ及びその製造方法
JP5535161B2 (ja) 2011-09-20 2014-07-02 株式会社東芝 磁気抵抗効果素子およびその製造方法
JP5542761B2 (ja) * 2011-09-20 2014-07-09 株式会社東芝 磁気抵抗効果素子およびその製造方法
TWI452319B (zh) * 2012-01-09 2014-09-11 Voltafield Technology Corp 磁阻感測元件
US9116198B2 (en) * 2012-02-10 2015-08-25 Memsic, Inc. Planar three-axis magnetometer
US9007818B2 (en) 2012-03-22 2015-04-14 Micron Technology, Inc. Memory cells, semiconductor device structures, systems including such cells, and methods of fabrication
JP5514256B2 (ja) * 2012-05-18 2014-06-04 株式会社東芝 磁気記憶素子及びその製造方法
US9054030B2 (en) 2012-06-19 2015-06-09 Micron Technology, Inc. Memory cells, semiconductor device structures, memory systems, and methods of fabrication
US8923038B2 (en) 2012-06-19 2014-12-30 Micron Technology, Inc. Memory cells, semiconductor device structures, memory systems, and methods of fabrication
KR102017623B1 (ko) * 2012-08-30 2019-09-03 삼성전자주식회사 자기 메모리 소자
US8988109B2 (en) * 2012-11-16 2015-03-24 Intel Corporation High speed precessionally switched magnetic logic
US9244134B2 (en) * 2013-01-15 2016-01-26 Infineon Technologies Ag XMR-sensor and method for manufacturing the XMR-sensor
US20140210021A1 (en) * 2013-01-25 2014-07-31 Qualcomm Incorporated Method and apparatus for ameliorating peripheral edge damage in magnetoresistive tunnel junction (mtj) device ferromagnetic layers
US9385305B2 (en) 2013-02-19 2016-07-05 Qualcomm Incorporated STT-MRAM design enhanced by switching current induced magnetic field
US20140252439A1 (en) * 2013-03-08 2014-09-11 T3Memory, Inc. Mram having spin hall effect writing and method of making the same
US9379315B2 (en) 2013-03-12 2016-06-28 Micron Technology, Inc. Memory cells, methods of fabrication, semiconductor device structures, and memory systems
US9269890B2 (en) 2013-03-22 2016-02-23 Masahiko Nakayama Magnetoresistance effect element with shift canceling layer having pattern area greater than that of storage layer
US9368714B2 (en) 2013-07-01 2016-06-14 Micron Technology, Inc. Memory cells, methods of operation and fabrication, semiconductor device structures, and memory systems
US9466787B2 (en) 2013-07-23 2016-10-11 Micron Technology, Inc. Memory cells, methods of fabrication, semiconductor device structures, memory systems, and electronic systems
US9123879B2 (en) 2013-09-09 2015-09-01 Masahiko Nakayama Magnetoresistive element and method of manufacturing the same
US9105572B2 (en) * 2013-09-09 2015-08-11 Hiroyuki Kanaya Magnetic memory and manufacturing method thereof
KR102152145B1 (ko) * 2013-09-09 2020-09-07 삼성전자주식회사 자기 기억 소자 및 그 제조 방법
US9385304B2 (en) 2013-09-10 2016-07-05 Kabushiki Kaisha Toshiba Magnetic memory and method of manufacturing the same
US9231196B2 (en) 2013-09-10 2016-01-05 Kuniaki SUGIURA Magnetoresistive element and method of manufacturing the same
US9368717B2 (en) 2013-09-10 2016-06-14 Kabushiki Kaisha Toshiba Magnetoresistive element and method for manufacturing the same
US9461242B2 (en) 2013-09-13 2016-10-04 Micron Technology, Inc. Magnetic memory cells, methods of fabrication, semiconductor devices, memory systems, and electronic systems
US9608197B2 (en) 2013-09-18 2017-03-28 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
US9070869B2 (en) * 2013-10-10 2015-06-30 Avalanche Technology, Inc. Fabrication method for high-density MRAM using thin hard mask
US20150118520A1 (en) * 2013-10-24 2015-04-30 HGST Netherlands B.V. Low resistance magnetic sensor with extended pinned layer structure
US10454024B2 (en) 2014-02-28 2019-10-22 Micron Technology, Inc. Memory cells, methods of fabrication, and memory devices
US9281466B2 (en) 2014-04-09 2016-03-08 Micron Technology, Inc. Memory cells, semiconductor structures, semiconductor devices, and methods of fabrication
US9269888B2 (en) 2014-04-18 2016-02-23 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
KR102240769B1 (ko) * 2014-08-14 2021-04-16 삼성전자주식회사 자기 메모리 장치 및 그의 형성방법
US9698338B2 (en) * 2014-09-11 2017-07-04 Kabushiki Kaisha Toshiba Magnetic memory device and method of manufacturing magnetic memory device
US9349945B2 (en) 2014-10-16 2016-05-24 Micron Technology, Inc. Memory cells, semiconductor devices, and methods of fabrication
US9768377B2 (en) 2014-12-02 2017-09-19 Micron Technology, Inc. Magnetic cell structures, and methods of fabrication
US10439131B2 (en) 2015-01-15 2019-10-08 Micron Technology, Inc. Methods of forming semiconductor devices including tunnel barrier materials
US9882125B2 (en) * 2015-02-11 2018-01-30 Globalfoundries Singapore Pte. Ltd. Selector device for a non-volatile memory cell
US10354708B2 (en) 2015-03-05 2019-07-16 Sony Corporation Storage device, manufacturing method therefor, and storage apparatus
JP2016181598A (ja) * 2015-03-24 2016-10-13 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US9847473B2 (en) * 2015-04-16 2017-12-19 Taiwan Semiconductor Manufacturing Co., Ltd. MRAM structure for process damage minimization
US9490164B1 (en) * 2015-06-23 2016-11-08 International Business Machines Corporation Techniques for forming contacts for active BEOL
US9818935B2 (en) * 2015-06-25 2017-11-14 Taiwan Semiconductor Manufacturing Co., Ltd. Techniques for MRAM MTJ top electrode connection
JP6586328B2 (ja) 2015-09-04 2019-10-02 東京エレクトロン株式会社 被処理体を処理する方法
JP2017059593A (ja) * 2015-09-14 2017-03-23 株式会社東芝 磁気メモリおよびその製造方法
KR102397904B1 (ko) * 2015-09-17 2022-05-13 삼성전자주식회사 낮은 보론 농도를 갖는 영역 및 높은 보론 농도를 갖는 영역을 포함하는 자유 층, 자기 저항 셀, 및 자기 저항 메모리 소자, 및 그 제조 방법
KR102482373B1 (ko) * 2015-11-24 2022-12-29 삼성전자주식회사 자기 저항 메모리 장치 및 그 제조 방법
JP2017183560A (ja) * 2016-03-31 2017-10-05 ソニー株式会社 メモリ素子、及びメモリ素子の製造方法
US10147761B2 (en) 2016-09-13 2018-12-04 Toshiba Memory Corporation Semiconductor memory device with magnetoresistive element
KR102575405B1 (ko) 2016-12-06 2023-09-06 삼성전자주식회사 자기 저항 메모리 소자 및 그 제조 방법
US11374170B2 (en) * 2018-09-25 2022-06-28 Applied Materials, Inc. Methods to form top contact to a magnetic tunnel junction
US11605592B2 (en) * 2018-12-26 2023-03-14 Intel Corporation Method to fabricate metal and ferromagnetic metal multilayer interconnect line for skin effect suppression
CN109904309B (zh) * 2019-03-19 2023-04-18 中国科学院微电子研究所 一种多态磁存储器及其制造方法
CN112234139B (zh) 2019-07-15 2023-09-29 联华电子股份有限公司 磁阻式随机存取存储器及其制作方法
JP7441483B2 (ja) 2019-08-23 2024-03-01 国立大学法人東北大学 磁気メモリ素子及びその製造方法、並びに磁気メモリ
JP2021118222A (ja) * 2020-01-23 2021-08-10 ソニーセミコンダクタソリューションズ株式会社 半導体装置及びその製造方法、並びに電子機器

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6365286B1 (en) 1998-09-11 2002-04-02 Kabushiki Kaisha Toshiba Magnetic element, magnetic memory device, magnetoresistance effect head, and magnetic storage system
JP3697369B2 (ja) 1998-09-14 2005-09-21 株式会社東芝 磁気素子、磁気メモリ装置、磁気抵抗効果ヘッド、磁気ヘッドジンバルアッセンブリ、及び磁気記録システム
US6165803A (en) 1999-05-17 2000-12-26 Motorola, Inc. Magnetic random access memory and fabricating method thereof
US6297983B1 (en) 2000-02-29 2001-10-02 Hewlett-Packard Company Reference layer structure in a magnetic storage cell
US6391430B1 (en) 2000-06-21 2002-05-21 International Business Machines Corporation Patterned magnetic recording media with discrete magnetic regions separated by regions of antiferromagnetically coupled films
US6713830B2 (en) 2001-03-19 2004-03-30 Canon Kabushiki Kaisha Magnetoresistive element, memory element using the magnetoresistive element, and recording/reproduction method for the memory element
JP3634761B2 (ja) * 2001-03-19 2005-03-30 キヤノン株式会社 磁気抵抗素子、該磁気抵抗素子を用いたメモリ素子及び磁気ランダムアクセスメモリ、並びに記録再生方法
JP2002299727A (ja) * 2001-04-02 2002-10-11 Canon Inc 磁性素子、トンネル磁気抵抗効果素子及びその製造方法
TW560095B (en) 2001-04-02 2003-11-01 Canon Kk Magnetoresistive element, memory element having the magnetoresistive element, and memory using the memory element
JP5013494B2 (ja) 2001-04-06 2012-08-29 ルネサスエレクトロニクス株式会社 磁性メモリの製造方法
JP3854839B2 (ja) * 2001-10-02 2006-12-06 キヤノン株式会社 磁気抵抗素子を用いた不揮発固体メモリ
JP4008857B2 (ja) 2003-03-24 2007-11-14 株式会社東芝 半導体記憶装置及びその製造方法
JP4142993B2 (ja) * 2003-07-23 2008-09-03 株式会社東芝 磁気メモリ装置の製造方法
JP2005079258A (ja) 2003-08-29 2005-03-24 Canon Inc 磁性体のエッチング加工方法、磁気抵抗効果膜、および磁気ランダムアクセスメモリ
JP2005209951A (ja) 2004-01-23 2005-08-04 Sony Corp 磁気メモリ素子及び磁気記憶装置
US7033881B2 (en) 2004-06-15 2006-04-25 International Business Machines Corporation Method for fabricating magnetic field concentrators as liners around conductive wires in microelectronic devices
JP2007053315A (ja) 2005-08-19 2007-03-01 Fujitsu Ltd 磁気メモリ装置およびその製造方法
JP2008041114A (ja) * 2006-08-01 2008-02-21 Showa Denko Kk 磁気記録媒体の製造方法、及び磁気記録再生装置
JP2008153527A (ja) 2006-12-19 2008-07-03 Sony Corp 記憶素子及びメモリ
US7671405B2 (en) * 2006-12-26 2010-03-02 Spansion Llc Deep bitline implant to avoid program disturb
JP2008171882A (ja) 2007-01-09 2008-07-24 Sony Corp 記憶素子及びメモリ
JP4738395B2 (ja) 2007-09-25 2011-08-03 株式会社東芝 磁気抵抗効果素子およびそれを用いた磁気ランダムアクセスメモリ
JP5191717B2 (ja) * 2007-10-05 2013-05-08 株式会社東芝 磁気記録素子とその製造方法及び磁気メモリ
JP4599425B2 (ja) 2008-03-27 2010-12-15 株式会社東芝 磁気抵抗素子及び磁気メモリ
US8223533B2 (en) 2008-09-26 2012-07-17 Kabushiki Kaisha Toshiba Magnetoresistive effect device and magnetic memory
JP2010103224A (ja) 2008-10-22 2010-05-06 Toshiba Corp 磁気抵抗素子、及び磁気メモリ
JP2010135512A (ja) 2008-12-03 2010-06-17 Sony Corp 抵抗変化型メモリデバイス
JP5010650B2 (ja) 2009-08-11 2012-08-29 株式会社東芝 磁気抵抗メモリ
JP2011054873A (ja) 2009-09-04 2011-03-17 Sony Corp 不揮発性メモリ素子の製造方法
US8278122B2 (en) * 2010-01-29 2012-10-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming MTJ cells
US8270208B2 (en) * 2010-02-08 2012-09-18 International Business Machines Corporation Spin-torque based memory device with read and write current paths modulated with a non-linear shunt resistor
JP5514059B2 (ja) * 2010-09-17 2014-06-04 株式会社東芝 磁気抵抗効果素子及び磁気ランダムアクセスメモリ
JP5214691B2 (ja) 2010-09-17 2013-06-19 株式会社東芝 磁気メモリ及びその製造方法
JP5318137B2 (ja) 2011-03-22 2013-10-16 株式会社東芝 多層膜の製造方法
JP5417367B2 (ja) 2011-03-22 2014-02-12 株式会社東芝 磁気メモリの製造方法
JP5535161B2 (ja) 2011-09-20 2014-07-02 株式会社東芝 磁気抵抗効果素子およびその製造方法
JP2013093349A (ja) 2011-10-24 2013-05-16 Toshiba Corp 磁気記憶素子

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10388855B2 (en) 2017-03-17 2019-08-20 Toshiba Memory Corporation Magnetic memory device
US10964884B2 (en) 2019-03-18 2021-03-30 Toshiba Memory Corporation Magnetic memory device having an incline side surface

Also Published As

Publication number Publication date
US20140206106A1 (en) 2014-07-24
US9224944B2 (en) 2015-12-29
US20120074511A1 (en) 2012-03-29
JP2012064901A (ja) 2012-03-29
US8710605B2 (en) 2014-04-29

Similar Documents

Publication Publication Date Title
JP5214691B2 (ja) 磁気メモリ及びその製造方法
US8508979B2 (en) Magnetic recording element and nonvolatile memory device
JP5417367B2 (ja) 磁気メモリの製造方法
JP5542831B2 (ja) 磁気メモリ
JP6130886B2 (ja) 磁気素子及び記憶装置
JP6200471B2 (ja) 磁気メモリ
JP5148673B2 (ja) 磁気抵抗効果素子及び磁気メモリ
US8716819B2 (en) Magnetic random access memory
US9190607B2 (en) Magnetoresistive element and method of manufacturing the same
JP6139444B2 (ja) 磁気抵抗効果素子、磁気抵抗効果素子の製造方法及び磁気メモリ
JP5535161B2 (ja) 磁気抵抗効果素子およびその製造方法
JP2017112358A (ja) 下部固定sot−mramビット構造及び製造の方法
JP5542761B2 (ja) 磁気抵抗効果素子およびその製造方法
JP2010103224A (ja) 磁気抵抗素子、及び磁気メモリ
JP2013069819A (ja) 磁気記憶素子及び不揮発性記憶装置
JP2012064863A (ja) 磁気記録素子および不揮発性記憶装置
US10340311B2 (en) Magnetoresistive effect element with magnetic layers and magnetic memory
JP2007305882A (ja) 記憶素子及びメモリ
JP2012174897A (ja) 磁気メモリ及びその製造方法
JP5691604B2 (ja) 磁気トンネル接合素子及び磁気ランダムアクセスメモリ

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20111220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120815

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120911

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130227

R151 Written notification of patent or utility model registration

Ref document number: 5214691

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160308

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350