JP2007053315A - 磁気メモリ装置およびその製造方法 - Google Patents
磁気メモリ装置およびその製造方法 Download PDFInfo
- Publication number
- JP2007053315A JP2007053315A JP2005238977A JP2005238977A JP2007053315A JP 2007053315 A JP2007053315 A JP 2007053315A JP 2005238977 A JP2005238977 A JP 2005238977A JP 2005238977 A JP2005238977 A JP 2005238977A JP 2007053315 A JP2007053315 A JP 2007053315A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- magnetic
- memory device
- insulating film
- nitriding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
【課題】
本発明は、MTJ素子形成後の層間絶縁膜形成工程におけるMTJ素子の酸化を、簡易かつ効果的に防止しうる磁気メモリ装置の構造及びその製造方法を提供する。
【解決手段】
本発明の磁気メモリ装置は、第1の磁性層及び第2の磁性層を有し、前記第1の磁性層の磁化方向及び前記第2の磁化方向に基づいて抵抗値が変化する磁気抵抗効果素子を備え、前記磁気抵抗効果素子の外表面のうち、前記第1の磁性層及び第2の磁性層の外表面が窒化されている。
【選択図】 図1
本発明は、MTJ素子形成後の層間絶縁膜形成工程におけるMTJ素子の酸化を、簡易かつ効果的に防止しうる磁気メモリ装置の構造及びその製造方法を提供する。
【解決手段】
本発明の磁気メモリ装置は、第1の磁性層及び第2の磁性層を有し、前記第1の磁性層の磁化方向及び前記第2の磁化方向に基づいて抵抗値が変化する磁気抵抗効果素子を備え、前記磁気抵抗効果素子の外表面のうち、前記第1の磁性層及び第2の磁性層の外表面が窒化されている。
【選択図】 図1
Description
本発明は、磁気メモリ装置及びその製造方法に関し、特に、磁性層の磁化方向に基づく抵抗変化を利用した磁気メモリ装置及びその製造方法に関する。
近年、書き換え可能な不揮発性メモリとして、磁気抵抗効果素子をマトリクス状に配列した磁気ランダムアクセスメモリ(以下、MRAM:Magnetic Random Access Memoryという)が注目されている。MRAMは、2つの磁性層における磁化方向の組み合わせを利用して“1”または“0”の情報を記憶し、磁性層の磁化方向が平行である場合と反平行である場合とにおける磁性層間の抵抗変化を検知することによって記憶情報の読み出しを行うものである。
MRAMを構成する磁気抵抗効果素子の1つとして、磁気トンネル接合(以下、MTJ:Magnetic Tunnel Junctionという)素子が知られている。このMTJ素子は、2つの強磁性層がトンネル絶縁膜を介して積層されたものであり、2つの強磁性層の磁化方向(スピンの向き)の関係に基づいて、すなわち、2つの強磁性層の磁化方向が平行であるか反平行であるかによって、トンネル絶縁膜を通過して磁性層間に流れるトンネル電流が変化する現象を利用したものである。MTJ素子を用いた磁気メモリ装置は、例えば特許文献1に記載されている。
特開2003-243630号公報
MTJ素子を構成する強磁性材料は、NiFeやCoFe等の酸化されやすい材料である。MRAMを作製する際、MTJ素子を形成した後の層間絶縁膜を形成する工程で、MTJ素子の周囲に酸素や水が発生し、その酸素或いは水がMTJ素子(特に、MTJ素子を構成する強磁性材料)を酸化させる。その結果、酸化された強磁性材料は、その抵抗値が変化してしまうため、各MTJ素子の抵抗特性が均一に揃わなくなり、MRAM全体としての動作、信頼性に悪影響を及ぼす。
特許文献1には、MTJ素子の側面に、シリコン窒化膜(例えばプラズマ窒化シリコン)もしくは酸化アルミニウムよりなる側壁バリア層を設けることにより、強磁性層の酸化を抑制した磁気メモリ装置が開示されている。
しかしながら、特許文献1のように、MTJ素子を形成した後に側壁バリア層を新たに設けることは、製造プロセスが大幅に増加してしまい、素子のコストアップになるため望ましくない。
特許文献1のような側壁エリアを設けるためには、MTJ素子を形成した後、(1)表面全体を覆うシリコン膜の形成、(2)シリコン膜の窒化、(3)選択露光および(4)エッチングによる選択除去という4つの工程を必要とする。特に、側壁バリア層を構成する窒化シリコン(SiN)は誘電率が高いため局所的な使用が望ましく、上記(2)〜(4)の工程は必須となる。
本発明は上記のような問題点に鑑みてなされたものであり、その主目的は、MTJ素子形成後の層間絶縁膜形成工程におけるMTJ素子の酸化を、簡易かつ効果的に防止しうる磁気メモリ装置の構造及びその製造方法を提供することにある。
上記の問題点を解決するために、本発明者は、MTJ素子形成後、MTJ素子に対して窒化処理を施すことにより、MTJ素子自体の機能を損なわずに酸素バリア機能を付加することができることを見出し、本発明をなすに至った。
本発明の一観点によれば、本発明の磁気メモリ装置は、第1の磁性層及び第2の磁性層を有し、前記第1の磁性層の磁化方向及び前記第2の磁化方向に基づいて抵抗値が変化する磁気抵抗効果素子を備え、前記磁気抵抗効果素子の外表面のうち、前記第1の磁性層及び第2の磁性層の外表面が窒化されていることを特徴とする。
また、本発明の他の観点によれば、本発明のメモリ装置の製造方法は、基板上に、第1の磁性層及び第2の磁性層を有し、前記第1の磁性層の磁化方向及び前記第2の磁性層の磁化方向に基づいて抵抗値が変化する磁気抵抗効果素子を形成する工程と、前記磁気抵抗効果素子を窒化させる窒化処理工程とを備えたことを特徴とする。
上記の構成を有することにより、第1の磁性層(固定磁化層としての強磁性層)および第2の磁性層(自由磁化層としての強磁性層)の表層部分に、酸素或いは水の浸入をバリアする機能が付加されるため、磁気抵抗効果素子を形成した後の製造プロセス或いはフィールドにおけるMTJ素子の酸化が抑えられる。
本発明によれば、磁気抵抗効果素子における第1の磁性層及び第2の磁性層の外表面が窒化されていることにより、磁気抵抗効果素子形成後の層間絶縁膜形成工程における磁気抵抗効果素子の急激な酸化或いはフィールドにおける磁気抵抗効果素子の経時的な酸化が抑制され、酸化による磁気抵抗効果素子の抵抗ばらつきを効果的に防止する。
また、MRAMの製造工程において、磁気抵抗効果素子形成後に、当該磁気抵抗効果素子を窒化させる窒化処理工程を備えることにより、層間絶縁膜形成工程における磁気抵抗効果素子の酸化が抑制され、磁気抵抗効果素子の抵抗特性の変化を小さくし、磁気抵抗効果素子の抵抗ばらつきを簡易且つ効果的に防止することを可能とする。
以下、本発明について、図面を参照しながらより詳細に説明する。具体的には、本発明に係る磁気メモリ装置およびその製造方法について、図1乃至図8を用いて説明する。
なお、図1は本発明の実施形態における磁気メモリ装置の構造を示す概略断面図、図2は本発明の実施形態における磁気メモリ装置の窒化部を拡大した図、図3は磁気メモリ装置の酸化のメカニズムを示した概略図、図4〜図8は本発明の実施形態における磁気メモリ装置の製造方法を示す工程断面図である。
はじめに、本実施形態による磁気メモリ装置の構造について図1を用いて説明する。
シリコン基板10には、素子分離膜12が形成されている。素子分離膜12により画定されたシリコン基板10の活性領域には、ゲート絶縁膜14aおよびゲート電極14bからなるゲート電極部14と、ソース領域(ドレイン領域)16およびドレイン領域(ソース領域)18とを有する選択用トランジスタが形成されている。選択用トランジスタが形成されたシリコン基板10上には、第1の層間絶縁膜20−1が形成されている。
第1の層間絶縁膜20−1上には、第1の層間絶縁膜20−1に埋め込まれたコンタクトプラグ24を介してソース領域(ドレイン領域)16に電気的に接続されたグラウンド線26が形成されている。グラウンド線26が形成された層間絶縁膜20上には、第2の層間絶縁膜20−2が形成されている。
第2の層間絶縁膜20−2には、紙面垂直方向に延在する書き込みワード線32が埋め込まれている。書き込みワード線32が埋め込まれた当該第2の層間絶縁膜20−2上には、第3の層間絶縁膜20−3が形成されている。
ドレイン領域(ソース領域)18上には、コンタクトプラグ42が層間絶縁膜20−1、20−2および20−3を貫通して埋め込まれている。そして、第3の層間絶縁膜20−3上には、当該コンタクトプラグ42を介してドレイン領域(ソース領域)18に電気的に接続された下部電極層44が形成されている。
下部電極層44上には、反強磁性層46と、固定磁化層としての強磁性層48と、トンネル絶縁膜50と、自由磁化層としての強磁性層52と、キャップ層54とが順次積層されてなるMTJ素子56が形成されている。第3の層間絶縁膜20−3上に下部電極層44及びMTJ素子56が形成された状態で、その表面全体に、MTJ素子56形成工程後の窒化処理により生じた窒化部58が形成されている。そして、当該窒化部58上に、シリコン酸化膜からなる第4の層間絶縁膜20−4が形成されている。
なお、窒化部58は、第3の層間絶縁膜20−3、下部電極層44およびMTJ素子(MTJ素子を構成する各材料)が窒化されることにより形成された物質を示したものである。実際には、窒化される元の材料ごとに異なる物質が形成されるが、図1、図7および図8では、図示の便宜上、同材料の物質が層状に形成されているように表現している。
第4の層間絶縁膜20−4上には、MTJ素子56のキャップ層54に電気的に接続され、書き込みワード線32と交差する方向に延在するビット線66が形成されている。また、第4の層間絶縁膜20−4上には、ビット線66を覆って第5の層間絶縁膜20−5が形成されている。第5の層間絶縁膜20−5上には、配線層74及び第6の層間絶縁膜20−6が形成されている。
MRAMのメモリセル部では、このように、MTJ素子56が、ビット線66と書き込みワード線32の交差位置に、両配線に挟まれた状態で配置されている。そして各MTJ素子56は、それぞれ、対応する選択用トランジスタに電気的に接続されている。
MRAMへのデータの書き込みは、上記対応する選択トランジスタをOFFにして、ビット線66と書き込みワード線32に流す電流で作る合成磁場を、選択したメモリセルに加え、当該メモリセルのMTJ素子56におけるフリー磁性層(自由磁化層としての強磁性層52)のスピンを反転し、磁化方向を変えることにより行われる。
その際、MRAMでは、MTJ素子56のピン磁性層(固定磁化層としての強磁性層48)と前記フリー磁性層の磁化方向の組み合わせに応じて、強磁性層間の抵抗値が変化することを利用して、“0”或いは“1”のデータを記憶する。具体的には、上記磁化方向の組み合わせが、平行のときと反平行のときの2種類の状態を、例えば“0”“1”の2値にそれぞれ対応させて記憶する。
MRAMからのデータの読み出しは、(図示しない)読み出しワード腺に電圧をかけて対応する選択トランジスタをオンさせてから、ビット線66に電流を流すことにより、MTJ素子56の抵抗値を検出する。
以下に、前記窒化部58について具体的に説明する。図2は、本発明の実施形態における磁気メモリ装置のMTJ素子の窒化部を拡大した図である。
図2に示したように、反強磁性層46の表面には、反強磁性層46を構成する材料が窒化された反強磁性層窒化部46aが形成されている。反強磁性層46を構成する材料としては、例えば、プラチナマンガン(PtMn)、イリジウムマンガン(IrMn)等が使用可能である。反強磁性層46としてプラチナマンガン(PtMn)を使用する場合には、例えば、Pt:Mnの組成比が2:3のものを使用することが可能であり、このとき、窒化処理により、窒化マンガン(Mn3N2)が形成される。
固定磁化層としての強磁性層48の表面には、強磁性層48を構成する材料が窒化された強磁性層窒化部48aが形成されている。強磁性層48を構成する材料が、コバルト鉄(CoFe)、コバルト鉄ボロン(CoFeB)等が使用可能である。強磁性層48としてコバルト鉄(CoFe)を使用する場合には、例えば、Co:Feの組成比が3:1のものを使用することが可能であり、このとき、窒化処理により、窒化鉄(Fe3N)或いは窒化鉄(Fe4N)が形成される。
トンネル絶縁膜50の表面には、トンネル絶縁膜50を構成する材料が窒化されたトンネル絶縁膜窒化部50aが形成されている。トンネル絶縁膜50を構成する材料としては、例えば、アルミナ(Al2O3)、酸化マグネシウム(MgO)、酸化チタン(TiO2)等が使用可能である。このトンネル絶縁膜50を構成する材料は元々酸化物なので、酸化され難く、酸化の影響は比較的小さい。なお、トンネル絶縁膜50を構成する材料として酸化チタン(TiO2)を使用した場合には、導電体である窒化チタン(TiN)が形成されるので、長時間の窒化は望ましくない。
自由磁化層としての強磁性層52の表面には、強磁性層52を構成する材料が窒化された強磁性層窒化部52aが形成されている。強磁性層52を構成する材料としては、例えば、ニッケル鉄(NiFe)等が使用可能である。強磁性層52としてニッケル鉄(NiFe)を使用する場合には、例えば、Ni:Feの組成比が4:1のものを使用することが可能であり、このとき、窒化処理により、窒化鉄(Fe3N)或いは窒化鉄(Fe4N)が形成される。
キャップ層54の表面には、キャップ層54を構成する材料が窒化されたキャップ層窒化部54aが形成されている。キャップ層54を構成する材料としては、例えば、タンタル(Ta)等が使用可能である。キャップ層窒化部54aとしてタンタル(Ta)を使用する場合には、窒化処理により、窒化タンタル(TaN)が形成されるが、窒化タンタルは導電体であるため、電極の機能上、特に問題は生じない。
続いて、MTJ素子56の酸化が防止されるメカニズムを、図3を用いて説明する。なお、図3は、磁気メモリ装置の酸化のメカニズムを示した概略図である。
図3(a)および図3(b)の各図は、MTJ素子56における強磁性層48、52の表層断面を表した図である。図3(a)はMTJ素子56の窒化処理を行わない場合の酸化メカニズムを示した図であり、図3(b)はMTJ素子56の窒化処理を行わない場合の酸化メカニズムを示した図である。
図3において、磁性材料1は、強磁性層48、52を構成する磁性材料に含まれる元素のうち、酸化され易い元素を示す。本実施形態における磁性材料1としては、例えば鉄(Fe)が相当する。磁性材料2は、強磁性層48、52を構成する磁性材料に含まれる元素のうち、磁性材料1以外の主な元素を示す。本実施形態における磁性材料2としては、例えばコバルト(Co)或いはニッケル(Ni)が相当する。
図3(a)に示すように、窒化処理が行われていない場合には、例えば、層間絶縁膜形成工程において、磁性材料1が酸素(酸素原子O)と反応して酸化する。そして、酸化による侵食が進行する。
一方、図3(b)に示すように、窒化処理が行われた場合には、例えば、強磁性層48、52の表層に、磁性材料が窒化された窒化鉄(Fe3N或いはFe4N)が形成され、強磁性層48、52の表面が窒素(窒素原子N)により覆われることになる。この表面を覆った窒素の存在が酸素の浸入を抑制し、磁性材料1の酸化を抑える働きをする。窒化されている材料に対する酸化には、窒化されていない材料を酸化するよりも大きなエネルギーが必要だからである。
このように、本実施形態による磁気メモリ装置は、MTJ素子56の表面に形成される窒化部58が酸素のバリア層として機能し、MTJ素子56の酸化を抑制する効果を奏することに主たる特徴がある。また、本実施形態による磁気メモリ装置は、この窒化部58が、MTJ素子56に直接窒化処理を施すことにより形成される(すなわち、1つの工程を追加するだけで済む)ため、簡易に上記の効果を得ることができるということに主たる特徴がある。
次に、本実施形態による磁気メモリ装置の製造方法ついて図4乃至図8を用いて説明する。
まず、シリコン基板10に、例えばSTI(Shallow Trench Isolation)法により、素子分離膜12を形成する。
次いで、素子分離膜12により画定されたシリコン基板10の活性領域に、通常のMOSトランジスタの形成方法と同様にして、ゲート電極14及びソース(ドレイン)領域16およびドレイン(ソース)領域18を有する選択用トランジスタを形成する(図4(a))。
次いで、選択用トランジスタが形成されたシリコン基板10上に、例えばCVD(Chemical Vapor Deposition)法によりシリコン酸化膜を堆積し、シリコン酸化膜よりなる第1の層間絶縁膜20−1を形成する。
次いで、フォトリソグラフィー及びドライエッチングにより、第1の層間絶縁膜20−1に、ソース(ドレイン)領域16に達するコンタクトホール22を形成する。
次いで、例えばCVD法により、バリアメタルとしての窒化チタン膜及びタングステン膜とを堆積後、これら導電膜をエッチバック或いはポリッシュバックし、コンタクトホール22に埋め込まれソース(ドレイン)領域16に電気的に接続されたコンタクトプラグ24を形成する。
次いで、コンタクトプラグ24が埋め込まれた第1の層間絶縁膜20−1上に、導電膜を堆積してパターニングし、コンタクトプラグ24を介してソース(ドレイン)領域16に電気的に接続されたグラウンド線26を形成する(図4(b))。
次いで、グラウンド線26が形成された第1の層間絶縁膜20−1上に、例えばCVD法によりシリコン酸化膜を堆積し、シリコン酸化膜よりなる第2の層間絶縁膜20−2を形成する。
次いで、リソグラフィー及びエッチングにより、第2の層間絶縁膜20−2に、書き込みワード線を埋め込むための配線溝30を形成する。
次いで、例えばスパッタ法によりTa膜及びNiFe膜を、例えば電解めっき法によりCu膜を、それぞれ堆積後、これら導電膜をCMP(Chemical Mechanical Polishing)法により研磨し、配線溝30内に埋め込まれた書き込みワード線32を形成する(図5(a))。
次いで、書き込みワード線32が埋め込まれた第2の層間絶縁膜20−2上に、例えばCVD法によりシリコン酸化膜を堆積し、シリコン酸化膜よりなる第3の層間絶縁膜20−3を形成する(図5(b))。
次いで、フォトリソグラフィ及びドライエッチングにより、層間絶縁膜20−1、20−2および20−3に、ドレイン(ソース)領域18に達するコンタクトホール40を形成する。
次いで、例えばCVD法により、バリアメタルとしての窒化チタン膜及びタングステン膜とを堆積後、これら導電膜をエッチバック或いはポリッシュバックし、コンタクトホール40に埋め込まれドレイン(ソース)領域18に電気的に接続されたコンタクトプラグ42を形成する。
次いで、コンタクトプラグ42が埋め込まれた第3の層間絶縁膜20−3上に、例えばスパッタ法によりTa膜を堆積してパターニングし、Ta膜よりなりコンタクトプラグ42を介してドレイン(ソース)領域18に電気的に接続された下部電極層44を形成する(図6(a))。
次いで、下部電極層44が形成された第3の層間絶縁膜20−3上に、例えばスパッタ法により、例えばプラチナマンガン(PtMn)よりなる反強磁性層46と、例えばコバルト鉄(CoFe)よりなる強磁性層48と、例えばアルミナ(Al2O3)よりなるトンネル絶縁膜50と、例えばニッケル鉄(NiFe)よりなる強磁性層52と、例えばタンタル(Ta)膜よりなるキャップ層54とを形成する。
次いで、フォトリソグラフィ及びドライエッチングにより、キャップ層54、強磁性層52、トンネル絶縁膜50、強磁性層48及び反強磁性層46をパターニングし、下部電極層44に接続されたMTJ素子56を形成する(図6(b))。
次いで、MTJ素子56に対して窒化処理を行う。窒化処理は、例えば、プラズマCVD法により行い、その際に使用するプラズマとしては、例えば、窒素、アンモニア、或いは、トリエチルアミン等のアミン(アンモニアの水素を1個以上有機の原子団で置き換えたもの)等を使用する。
窒化処理は、強磁性層48及び反強磁性層46の表面に窒化鉄(Fe3N或いはFe4N)が形成される程度の時間行われることが望ましい。具体的な窒化処理時間としては、例えば、3秒〜10秒の間が望ましい。また、形成される窒化鉄の厚さは、1nm〜2nmの厚さであることが望ましい。
また、トンネル絶縁膜50として酸化チタン(TiO2)を使用している場合には、チタン(Ti)元素が酸素と反応して導電体である窒化チタン(TiN)が形成されるという問題が生じるため、窒化処理を行う時間の上限は10秒であることが望ましい。
次いで、上記窒化処理の後に、シリコン酸化膜よりなり、CMP法により表面が平坦化された第4の層間絶縁膜20−4を形成する(図7(a))。
次いで、フォトリソグラフィ及びドライエッチングにより、第4の層間絶縁膜20−4に、MTJ素子56のキャップ層54に達するコンタクトホール64を形成する。
次いで、層間絶縁膜62上に、例えばスパッタ法により導電膜(例えばTiN/Al/TiN/Ti)を堆積後、この導電膜をパターニングし、コンタクトホール64を介してMTJ素子56に接続されたビット線66を形成する(図7(b))。
なお、キャップ層54の表面(上部および側面)には、窒化処理により窒化タンタル(TaN)が形成されるが、窒化タンタルは導電体であるため、MTJ素子56とビット線66との電気的な接続は問題無い。
次いで、ビット線66が形成された第4の層間絶縁膜20−4上に、例えばCVD法によりシリコン酸化膜を堆積し、シリコン酸化膜よりなる第5の層間絶縁膜20−5を形成する。
この後、必要に応じて、配線層74及び第6の層間絶縁膜20−6等を形成した後、パッシベーション膜等を形成し、磁気メモリ装置を完成する(図8)。
このように、本実施形態によれば、窒化処理によりMTJ素子の表面に形成される窒化物により、酸素或いは水がMTJ素子に達することを防止することができる。したがって、MTJ素子を形成した後の製造プロセスやフィールドにおいて、酸素や水の侵食による抵抗特性の変化やトンネル絶縁膜の還元による抵抗値の変化を効果的に防止することができる。
以下、本実施形態における実施例について説明する。
(実施例1)
実施例1において、0.2μm×0.4μmの大きさ(面積)を有するMTJを80個(No.1〜No.80)作製した。
(実施例1)
実施例1において、0.2μm×0.4μmの大きさ(面積)を有するMTJを80個(No.1〜No.80)作製した。
本実施例1において、MTJ素子56を形成するまでの工程は、上述の実施形態で説明した方法と同様であるため、ここでは省略する。
MTJ素子56を形成した後の窒化処理は、RFプラズマCVD法により、以下の条件で行った。
・印加電力 2200[W]
・使用ガス NH3(40cc)+N2(10cc)
・圧力 1.0[Pa]
・処理時間 10sec
・その他 基板の加熱=室温〜200[℃]
窒化処理後の工程、すなわち第4の層間絶縁膜20−4を形成する工程以降についても、上述の実施形態で説明した方法と同様であるため、省略する。
・使用ガス NH3(40cc)+N2(10cc)
・圧力 1.0[Pa]
・処理時間 10sec
・その他 基板の加熱=室温〜200[℃]
窒化処理後の工程、すなわち第4の層間絶縁膜20−4を形成する工程以降についても、上述の実施形態で説明した方法と同様であるため、省略する。
このような実施例1の条件にて窒化処理を行った場合におけるMTJ素子の電気抵抗値のばらつきを示したグラフが図10である。それに対して、窒化処理を行わない場合におけるMTJ素子の電気抵抗値のばらつきを示すグラフが図9である。
図9のグラフが示すように、窒化処理を行わない従来の場合には、MTJ素子の電気抵抗値のばらつきは、1000〜2500(Ω・μm2)の間に広がっている。それに対して、実施例1の条件で窒化処理を行った図10の場合には、MTJ素子の電気抵抗値のばらつきは、No.7、No.15およびNo.36の3個の素子を除いて、全ての1250〜1500(Ω・μm2)の間に抑えられている。
(実施例2)
実施例2においても、実施例1と同様に、0.2μm×0.4μmの大きさ(面積)を有するMTJを80個(No.1〜No.80)作製した。
(実施例2)
実施例2においても、実施例1と同様に、0.2μm×0.4μmの大きさ(面積)を有するMTJを80個(No.1〜No.80)作製した。
本実施例2において、MTJ素子56を形成するまでの工程は、上述の実施形態で説明した方法と同様であるため、ここでは省略する。
MTJ素子56を形成した後の窒化処理は、RFプラズマCVD(Chemical Vapor Deposition)法により、以下の条件で行った。
・印加電力 2200[W]
・使用ガス NH3(45cc)+H2(5cc)
・圧力 1.0[Pa]
・処理時間 15sec
・その他 基板の加熱=室温〜200[℃]
窒化処理後の工程、すなわち第4の層間絶縁膜20−4を形成する工程以降についても、上述の実施形態で説明した方法と同様であるため、省略する。
・使用ガス NH3(45cc)+H2(5cc)
・圧力 1.0[Pa]
・処理時間 15sec
・その他 基板の加熱=室温〜200[℃]
窒化処理後の工程、すなわち第4の層間絶縁膜20−4を形成する工程以降についても、上述の実施形態で説明した方法と同様であるため、省略する。
なお、使用するガスは、(C2H5)3N(30cc)+N2(20cc)或いは、(CH3)3N(30cc)+N2(20cc)を使用することも可能である。なお、本実施例のように、窒化処理に使用するガスの中に水素を加えておくと、プラズマ照射を行う前に、MTJ素子56が大気に触れてその表面が既に酸化してしまっている場合に、酸化した部分を還元させる作用が期待できる。
このような実施例2の条件にて窒化処理を行った場合におけるMTJ素子の電気抵抗値のばらつきを示したグラフが図11である。
図のグラフで示されるように、実施例2の条件で窒化処理を行った図11の場合には、MTJ素子の電気抵抗値のばらつきは、15個の素子を除いて、全ての素子が1400〜2400(Ω・μm2)の間に抑えられている。
以上、実施例1および実施例2から明らかなように、本発明により、MTJ素子の電気抵抗値のばらつきを、簡易且つ確実に抑えることが可能である。
なお、上記の実施形態では、本発明を、MTJ素子を用いた磁気メモリ装置に適用した場合について説明したが、本発明は、磁化方向の関係に基づく磁性層間の抵抗変化を利用した磁気抵抗効果素子を用いた磁気メモリ装置に広く適用することができる。例えば、2つの磁性層が非磁性層を介して積層された磁気抵抗効果素子を用いた磁気メモリ装置にも適用可能である。
以上、本発明の特徴を詳述した。以下に、本発明の諸形態を付記としてまとめて記載する。
(付記1) 第1の磁性層及び第2の磁性層を有し、前記第1の磁性層の磁化方向及び前記第2の磁化方向に基づいて抵抗値が変化する磁気抵抗効果素子を備え、
前記磁気抵抗効果素子の外表面のうち、前記第1の磁性層及び第2の磁性層の外表面が窒化されている
ことを特徴とする磁気メモリ装置。
前記磁気抵抗効果素子の外表面のうち、前記第1の磁性層及び第2の磁性層の外表面が窒化されている
ことを特徴とする磁気メモリ装置。
(付記2) 付記1記載の磁気メモリ装置において、
前記磁気抵抗効果素子の外表面のうち、上面及び側面が窒化されている
ことを特徴とする磁気メモリ装置。
前記磁気抵抗効果素子の外表面のうち、上面及び側面が窒化されている
ことを特徴とする磁気メモリ装置。
(付記3) 付記1または2に記載の磁気メモリ装置において、
前記磁気抵抗効果素子は、前記第1の磁性層と前記第2の磁性層とがトンネル絶縁膜を介して積層された磁気トンネル接合素子である
ことを特徴とする磁気メモリ装置。
前記磁気抵抗効果素子は、前記第1の磁性層と前記第2の磁性層とがトンネル絶縁膜を介して積層された磁気トンネル接合素子である
ことを特徴とする磁気メモリ装置。
(付記4) 基板上に、第1の磁性層及び第2の磁性層を有し、前記第1の磁性層の磁化方向及び前記第2の磁性層の磁化方向に基づいて抵抗値が変化する磁気抵抗効果素子を形成する工程と、
前記磁気抵抗効果素子を窒化させる窒化処理工程と
を備えたことを特徴とする磁気メモリ装置の製造方法。
前記磁気抵抗効果素子を窒化させる窒化処理工程と
を備えたことを特徴とする磁気メモリ装置の製造方法。
(付記5) 付記4に記載の磁気メモリ装置の製造方法において、
前記窒化処理工程は、前記磁気抵抗効果素子の表面をプラズマにより窒化させる
ことを特徴とする磁気メモリ装置の製造方法。
前記窒化処理工程は、前記磁気抵抗効果素子の表面をプラズマにより窒化させる
ことを特徴とする磁気メモリ装置の製造方法。
(付記6) 付記5に記載の磁気メモリ装置の製造方法において、
前記窒化処理工程に使用するプラズマは、窒素、アンモニア、或いはトリエチルアミン等のアミンである
ことを特徴とする磁気メモリ装置の製造方法。
前記窒化処理工程に使用するプラズマは、窒素、アンモニア、或いはトリエチルアミン等のアミンである
ことを特徴とする磁気メモリ装置の製造方法。
(付記7) 付記5または6に記載の磁気メモリ装置の製造方法において、
前記窒化処理工程に使用するプラズマは、窒素、アンモニア、トリエチルアミンの単独ガス、或いはそれらを混合させた混合ガスである
ことを特徴とする磁気メモリ装置の製造方法。
前記窒化処理工程に使用するプラズマは、窒素、アンモニア、トリエチルアミンの単独ガス、或いはそれらを混合させた混合ガスである
ことを特徴とする磁気メモリ装置の製造方法。
(付記8) 付記6または付記7に記載の磁気メモリ装置の製造方法において、
前記窒化処理工程に用いるプラズマガスに、更に水素ガスを加えた
ことを特徴とする磁気メモリ装置の製造方法。
前記窒化処理工程に用いるプラズマガスに、更に水素ガスを加えた
ことを特徴とする磁気メモリ装置の製造方法。
本発明による磁気メモリ装置は、従来の不揮発性メモリに比べて高速書き込みが可能であることから、携帯端末用の情報記録素子等への利用が好適である。
10…シリコン基板
12…素子分離膜
14…ゲート電極部
14a…ゲート絶縁膜
14b…ゲート電極
16…ソース(ドレイン)領域
18…ドレイン(ソース)領域
20…層間絶縁膜
20−1…第1の層間絶縁膜
20−2…第2の層間絶縁膜
20−3…第3の層間絶縁膜
20−4…第4の層間絶縁膜
20−5…第5の層間絶縁膜
20−6…第6の層間絶縁膜
22,40,64…コンタクトホール
24,42…コンタクトプラグ
26…グラウンド線
30…配線溝
32…書き込みワード線
44…下部電極層
44a…下部電極層窒化部
46…反強磁性層
46a…反強磁性層窒化部
48…強磁性層(固定磁化層)
48a…強磁性層(固定磁化層)窒化部
50…トンネル絶縁膜
50a…トンネル絶縁膜窒化部
52…強磁性層(自由磁化層)
52a…強磁性層(自由磁化層)窒化部
54…キャップ層
54a…キャップ層窒化部
56…MTJ素子
58…窒化部
66…ビット線
74…配線層
12…素子分離膜
14…ゲート電極部
14a…ゲート絶縁膜
14b…ゲート電極
16…ソース(ドレイン)領域
18…ドレイン(ソース)領域
20…層間絶縁膜
20−1…第1の層間絶縁膜
20−2…第2の層間絶縁膜
20−3…第3の層間絶縁膜
20−4…第4の層間絶縁膜
20−5…第5の層間絶縁膜
20−6…第6の層間絶縁膜
22,40,64…コンタクトホール
24,42…コンタクトプラグ
26…グラウンド線
30…配線溝
32…書き込みワード線
44…下部電極層
44a…下部電極層窒化部
46…反強磁性層
46a…反強磁性層窒化部
48…強磁性層(固定磁化層)
48a…強磁性層(固定磁化層)窒化部
50…トンネル絶縁膜
50a…トンネル絶縁膜窒化部
52…強磁性層(自由磁化層)
52a…強磁性層(自由磁化層)窒化部
54…キャップ層
54a…キャップ層窒化部
56…MTJ素子
58…窒化部
66…ビット線
74…配線層
Claims (5)
- 第1の磁性層及び第2の磁性層を有し、前記第1の磁性層の磁化方向及び前記第2の磁化方向に基づいて抵抗値が変化する磁気抵抗効果素子を備え、
前記磁気抵抗効果素子の外表面のうち、前記第1の磁性層及び第2の磁性層の外表面が窒化されている
ことを特徴とする磁気メモリ装置。 - 基板上に、第1の磁性層及び第2の磁性層を有し、前記第1の磁性層の磁化方向及び前記第2の磁性層の磁化方向に基づいて抵抗値が変化する磁気抵抗効果素子を形成する工程と、
前記磁気抵抗効果素子を窒化させる窒化処理工程と
を備えたことを特徴とする磁気メモリ装置の製造方法。 - 請求項2に記載の磁気メモリ装置の製造方法において、
前記窒化処理工程は、前記磁気抵抗効果素子の表面をプラズマにより窒化させる
ことを特徴とする磁気メモリ装置の製造方法。 - 請求項3に記載の磁気メモリ装置の製造方法において、
前記窒化処理工程に使用するプラズマは、窒素、アンモニア、トリエチルアミンの単独ガス、或いはそれらを混合させた混合ガスである
ことを特徴とする磁気メモリ装置の製造方法。 - 請求項4に記載の磁気メモリ装置の製造方法において、
前記窒化処理工程に用いるプラズマガスに、更に水素ガスを加えた
ことを特徴とする磁気メモリ装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005238977A JP2007053315A (ja) | 2005-08-19 | 2005-08-19 | 磁気メモリ装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005238977A JP2007053315A (ja) | 2005-08-19 | 2005-08-19 | 磁気メモリ装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007053315A true JP2007053315A (ja) | 2007-03-01 |
Family
ID=37917545
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005238977A Withdrawn JP2007053315A (ja) | 2005-08-19 | 2005-08-19 | 磁気メモリ装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007053315A (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7772662B2 (en) | 2008-05-30 | 2010-08-10 | Renesas Electronics Corporation | Semiconductor device and manufacturing method thereof |
US8586390B2 (en) | 2011-03-23 | 2013-11-19 | Kabushiki Kaisha Toshiba | Method for manufacturing semiconductor device |
US8710605B2 (en) | 2010-09-17 | 2014-04-29 | Kabushiki Kaisha Toshiba | Magnetic memory and method of manufacturing the same |
US8884389B2 (en) | 2011-09-20 | 2014-11-11 | Kabushiki Kaisha Toshiba | Magnetoresistive element and method of manufacturing the same |
US9123879B2 (en) | 2013-09-09 | 2015-09-01 | Masahiko Nakayama | Magnetoresistive element and method of manufacturing the same |
US9231196B2 (en) | 2013-09-10 | 2016-01-05 | Kuniaki SUGIURA | Magnetoresistive element and method of manufacturing the same |
US9368717B2 (en) | 2013-09-10 | 2016-06-14 | Kabushiki Kaisha Toshiba | Magnetoresistive element and method for manufacturing the same |
US9385304B2 (en) | 2013-09-10 | 2016-07-05 | Kabushiki Kaisha Toshiba | Magnetic memory and method of manufacturing the same |
-
2005
- 2005-08-19 JP JP2005238977A patent/JP2007053315A/ja not_active Withdrawn
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7772662B2 (en) | 2008-05-30 | 2010-08-10 | Renesas Electronics Corporation | Semiconductor device and manufacturing method thereof |
US7939871B2 (en) | 2008-05-30 | 2011-05-10 | Renesas Electronics Corporation | Semiconductor device and manufacturing method thereof |
US8089112B2 (en) | 2008-05-30 | 2012-01-03 | Renesas Electronics Corporation | Semiconductor device and manufacturing method thereof |
US8710605B2 (en) | 2010-09-17 | 2014-04-29 | Kabushiki Kaisha Toshiba | Magnetic memory and method of manufacturing the same |
US9224944B2 (en) | 2010-09-17 | 2015-12-29 | Kabushiki Kaisha Toshiba | Magnetic memory and method of manufacturing the same |
US8586390B2 (en) | 2011-03-23 | 2013-11-19 | Kabushiki Kaisha Toshiba | Method for manufacturing semiconductor device |
US8884389B2 (en) | 2011-09-20 | 2014-11-11 | Kabushiki Kaisha Toshiba | Magnetoresistive element and method of manufacturing the same |
US9123879B2 (en) | 2013-09-09 | 2015-09-01 | Masahiko Nakayama | Magnetoresistive element and method of manufacturing the same |
US9406871B2 (en) | 2013-09-09 | 2016-08-02 | Kabushiki Kaisha Toshiba | Magnetoresistive element and method of manufacturing the same |
US9231196B2 (en) | 2013-09-10 | 2016-01-05 | Kuniaki SUGIURA | Magnetoresistive element and method of manufacturing the same |
US9368717B2 (en) | 2013-09-10 | 2016-06-14 | Kabushiki Kaisha Toshiba | Magnetoresistive element and method for manufacturing the same |
US9385304B2 (en) | 2013-09-10 | 2016-07-05 | Kabushiki Kaisha Toshiba | Magnetic memory and method of manufacturing the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105845821B (zh) | 工艺损害最小化的自对准磁阻式随机存取存储器(mram)结构 | |
KR100934314B1 (ko) | 자기 메모리 장치 및 그 제조 방법 | |
US7271010B2 (en) | Nonvolatile magnetic memory device and manufacturing method thereof | |
US7897412B2 (en) | Method of manufacturing magnetic random access memory including middle oxide layer | |
JP2007273493A (ja) | 磁気メモリ装置及びその製造方法 | |
CN108780780B (zh) | 非易失性存储器装置和制造非易失性存储器装置的方法 | |
JP2006261592A (ja) | 磁気抵抗効果素子及びその製造方法 | |
JP2010103303A (ja) | 磁気抵抗素子及びその製造方法 | |
TW200926169A (en) | Magnetic random access memory, manufacturing method and programming method thereof | |
JP2007053315A (ja) | 磁気メモリ装置およびその製造方法 | |
JP6069904B2 (ja) | 磁気抵抗メモリ | |
JP5019344B2 (ja) | 均一な厚さのトンネル膜を有するmtj層を含む磁気抵抗メモリ及びその製造方法 | |
JP2005515625A (ja) | 低減された粗さを有する抵抗性メモリ素子 | |
US20050020076A1 (en) | Method for manufacturing MTJ cell of magnetic random access memory | |
JP2003324187A (ja) | 磁気メモリ装置の製造方法および磁気メモリ装置 | |
JP2005072491A (ja) | ドライエッチング方法及び磁気メモリ装置の製造方法 | |
US7141438B2 (en) | Magnetic tunnel junction structure having an oxidized buffer layer and method of fabricating the same | |
JP2010016148A (ja) | 磁気抵抗効果素子及びその製造方法 | |
JP2004319725A (ja) | 磁気ランダムアクセスメモリ装置 | |
JP2008282940A (ja) | 磁気記憶装置の製造方法 | |
JP2009290050A (ja) | 磁気抵抗効果素子及びその製造方法 | |
US7068532B2 (en) | Magnetic storage device, writing method for magnetic storage device and manufacturing method for magnetic storage device | |
JP2009224477A (ja) | 半導体記憶装置及びその製造方法 | |
US6465262B2 (en) | Method for manufacturing a semiconductor device | |
US20150069549A1 (en) | Magnetic element and method of manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20081104 |