JP2005072491A - ドライエッチング方法及び磁気メモリ装置の製造方法 - Google Patents

ドライエッチング方法及び磁気メモリ装置の製造方法 Download PDF

Info

Publication number
JP2005072491A
JP2005072491A JP2003303410A JP2003303410A JP2005072491A JP 2005072491 A JP2005072491 A JP 2005072491A JP 2003303410 A JP2003303410 A JP 2003303410A JP 2003303410 A JP2003303410 A JP 2003303410A JP 2005072491 A JP2005072491 A JP 2005072491A
Authority
JP
Japan
Prior art keywords
layer
gas
plasma
memory device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003303410A
Other languages
English (en)
Other versions
JP4483231B2 (ja
Inventor
Toshiaki Shiraiwa
利章 白岩
Tetsuya Tatsumi
哲也 辰巳
Seiji Sagawa
誠二 寒川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2003303410A priority Critical patent/JP4483231B2/ja
Priority to EP04772248A priority patent/EP1667215A4/en
Priority to US10/568,960 priority patent/US7473646B2/en
Priority to PCT/JP2004/012292 priority patent/WO2005022622A1/ja
Priority to TW093125895A priority patent/TWI392013B/zh
Publication of JP2005072491A publication Critical patent/JP2005072491A/ja
Priority to US12/153,848 priority patent/US7808026B2/en
Application granted granted Critical
Publication of JP4483231B2 publication Critical patent/JP4483231B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/01Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】 MRAMのピン層に用いられる特にPtMnを良好にエッチングすることのできるプロセスを提供すること。
【解決手段】 白金及び/又はマンガンを含有する層を、パルスプラズマを用いてドライエッチングすることを特徴とするドライエッチング方法、及びこのドライエッチング方法をピン層の加工に適用したMRAMの製造方法。このMRAMは、磁化方向が固定された磁化固定層と、トンネルバリア層と、磁化方向の変化が可能な磁性層とが積層されてなるトンネル磁気抵抗効果素子によって構成された磁気メモリ素子からなるメモリ部を有する。
【選択図】 図4

Description

本発明は、白金及び/又はマンガンを含有する層のドライエッチング方法、及びその層を用いた磁気メモリ装置(即ち、磁化方向が固定された磁化固定層と、トンネルバリア層と、磁化方向の変化が可能な磁性層とが積層されてなるトンネル磁気抵抗効果素子によって構成された磁気メモリ素子からなるメモリ部を有する磁気メモリ装置、特に磁気ランダムアクセスメモリ、いわゆる不揮発性メモリであるMRAM(Magnetic Random Access Memory)として構成された磁気メモリ装置)の製造方法に関するものである。
情報通信機器、特に携帯端末などの個人用小型機器の飛躍的な普及に伴い、これを構成するメモリやロジックなどの素子には、高集積化、高速化、低電力化など、一層の高性能化が要求されている。
特に不揮発性メモリの高密度、大容量化は、可動部分の存在により本質的に小型化が不可能なハードディスクや光ディスクに置き換える技術として、ますます重要になってきている。
不揮発性メモリとしては、半導体を用いたフラッシュメモリや、強誘電体を用いたFRAM(Ferroelectric Random Access Memory)なども挙げられる。
しかしながら、フラッシュメモリは、構造が複雑なために高集積化が困難であり、しかもアクセス時間が100ns程度と遅いという欠点がある。一方、FRAMにおいては、書き換え可能回数が少ないという問題が指摘されている。
これらの欠点を有さず、高速、大容量(高集積化)、低消費電力の不揮発性メモリとして注目されているのが、例えばWang et al., IEEE Trans. Magn. 33 (1997), 4498に記載されているような、MRAM(Magnetic Random Access Memory)もしくはMR(Magnetoresistance)メモリと称される磁気メモリであり、近年のTMR(Tunnel Magnetoresistance)材料の特性向上により、注目を集めるようになってきている。
しかも、MRAMは、構造が単純であるために高集積化が容易であり、また磁気モーメントの回転により記録を行うために書き換え可能回数が大であり、アクセス時間についても非常に高速であることが予想されている。
このように近年注目されているMRAMに用いられるTMR素子は、2つの磁性層の間にトンネル酸化膜を挟む構造で形成されており、2つの磁性層のスピンの方向により、トンネル酸化膜を流れる電流の強度が変化することを利用することで記憶素子として用いられている。
こうしたMRAMについて更に詳細に説明すると、図13に例示するように、MRAMのメモリセルの記憶素子となるTMR素子10は、支持基板9上に設けられた、磁化が比較的容易に回転する記憶層2と磁化固定層4、6とを含む。
磁化固定層は第1の磁化固定層4と第2の磁化固定層6の二つの磁化固定層を持ち、これらの間には、これらの磁性層が反強磁性的に結合するような導体層5が配置されている。記憶層2と磁化固定層4、6には、ニッケル、鉄又はコバルト、或いはこれらの合金からなる強磁性体が用いられ、また導体層5の材料としては、ルテニウム、銅、クロム、金、銀などが使用可能である。第2の磁化固定層6は反強磁性体層7と接しており、これらの層間に働く交換相互作用によって、第2の磁化固定層6は強い一方向の磁気異方性を持つことになる。反強磁性体層7の材料としては、鉄、ニッケル、白金、イリジウム、ロジウムなどのマンガン合金、コバルトやニッケル酸化物などを使用できる。ここで、磁化固定層4、6と共に反強磁性体層5、7を含めてピン層と称することがある(以下、同様)。
また、磁性層である記憶層2と第1の磁化固定層4との間には、アルミニウム、マグネシウム、シリコン等の酸化物又は窒化物等からなる絶縁体によるトンネルバリア層3が挟持されており、記憶層2と磁化固定層4との磁気的結合を切るとともに、トンネル電流を流すための役割を担う。これらの磁性層及び導体層は主にスパッタリング法により形成されるが、トンネルバリア層3は、スパッタリングで形成された金属膜を酸化もしくは窒化させることにより得ることができる。トップコート層1は、TMR素子10とこのTMR素子に接続される配線との相互拡散防止、接触抵抗低減及び記憶層2の酸化防止という役割があり、通常は、Cu、Ta、TiN等の材料を使用できる。下地電極層8は、TMR素子と直列に接続されるスイッチング素子との接続に用いられる。この下地層8は、Ta等で形成されるが、反強磁性体層7を兼ねてもよい。
このように構成されたメモリセルにおいては、後述するように、磁気抵抗効果によるトンネル電流変化を検出して情報を読み出すが、その効果は記憶層と磁化固定層との相対磁化方向に依存する。
図14は、一般的なMRAMの一部を簡略化して示す拡大斜視図である。ここでは、簡略化のために読み出し回路部分は省略してあるが、例えば9個のメモリセルを含み、相互に交差するビット線11及び書き込み用ワード線12を有する。これらの交点には、TMR素子10が配置されていて、TMR素子10への書き込みは、ビット線11及び書き込み用ワード線12に電流を流し、これらから発生する磁界の合成磁界によって、ビット線11と書き込み用ワード線12との交点にあるTMR素子10の記憶層2の磁化方向を磁化固定層に対して平行又は反平行にして書き込みを行う。
図15は、メモリセルの断面を模式的に示していて、例えばp型シリコン半導体基板13内に形成されたp型ウェル領域14内に形成されたゲート絶縁膜15、ゲート電極16、ソース領域17、ドレイン領域18よりなるn型の読み出し用電界効果型トランジスタ19が配置され、その上部に、書き込み用ワード線12、TMR素子10、ビット線11が配置されている。ソース領域17には、ソース電極20を介してセンスライン21が接続されている。電界効果トランジスタ19は、読み出しのためのスイッチング素子として機能し、ワード線12とTMR素子10との間から引き出された読み出し用配線22がドレイン電極23を介してドレイン領域18に接続されている。なお、トランジスタ19は、n型又はp型電界効果トランジスタであってよいが、その他、ダイオード、バイポーラトランジスタ、MESFET(Metal Semiconductor Field Effect Transistor)等、各種のスイッチング素子が使える。
図16は、MRAMの等価回路図を示すが、例えば6個のメモリセルを含み、相互に交差するビット線11及び書き込み用ワード線12を有し、これらの書き込み線の交点には、記憶素子10と共に、記憶素子10に接続されて読み出しの際に素子選択を行う電界効果トランジスタ19及びセンスライン21を有する。センスライン21は、センスアンプ23に接続され、記憶された情報を検出する。なお、図中の24は双方向の書き込み用ワード線電流駆動回路、25はビット線電流駆動回路である。
図17は、MRAMの書き込み条件を示すアステロイド曲線であって、印加された磁化容易軸方向磁界HEA及び磁化困難軸方向磁界HHAによる記憶層磁化方向の反転しきい値を示している。このアステロイド曲線の外部に、相当する合成磁界ベクトルが発生すると、磁界反転を生じるが、アステロイド曲線の内部の合成磁界ベクトルは、その電流双安定状態の一方からセルを反転させることはない。また、電流を流しているワード線及びビット線の交点以外のセルにおいても、ワード線又はビット線単独で発生する磁界が印加されるため、それらの大きさが一方向反転磁界HK以上の場合は、交点以外のセルの磁化方向も反転してしまうため、合成磁界が図中の灰色の領域にある場合のみに、選択されたセルを選択書き込みが可能となるようにしておく。
このように、MRAMでは、ビット線とワード線の2本の書き込み線を使用することにより、アステロイド磁化反転特性を利用して、指定されたメモリセルだけが磁性スピンの反転により選択的に書き込むことが一般的である。単一記憶領域における合成磁化は、それに印加された磁化容易軸方向磁界HEAと磁化困難軸方向磁界HHAとのベクトル合成によって決まる。ビット線を流れる書き込み電流は、セルに磁化容易軸方向の磁界HEAを印加し、またワード線を流れる電流は、セルに磁化困難軸方向の磁界HHAを印加する。
図18は、MRAMの読み出し動作を説明するものである。ここでは、TMR素子10の層構成を概略図示しており、上記した磁化固定層を単一層26として示し、記憶層2及びトンネルバリア層3以外は図示省略している。
即ち、上記したように、情報の書き込みは、マトリックス状に配線したビット線11とワード線12との交点の合成磁場によりセルの磁性スピンを反転させて、その向きを“1”、“0”の情報として記録する。また、読み出しは、磁気抵抗効果を応用したTMR効果を利用して行なうが、TMR効果とは、磁性スピンの向きによって抵抗値が変化する現象であり、磁性スピンが反平行の抵抗の高い状態と、磁性スピンが平行の抵抗の低い状態により、情報の“1”、“0”を検出する。この読み出しは、ワード線12とビット線11の間に読み出し電流(トンネル電流)を流し、上記の抵抗の高低に応じた出力を上記した読み出し用電界効果トランジスタ19を介してセンスライン21に読み出すことによって行う。
こうした従来構造のMRAMの製造方法の主要段階を図19により説明する。
図19(1)に示すように、CMOS技術を用いて形成されたTr(トランジスタ)や配線層を形成した基板(いずれも図示せず。)に形成したシリコン酸化膜からなる層間絶縁膜31に、メモリ部Aにおいてはワードライン12、読み出しライン123を埋め込み配線として形成し、また周辺回路部Bにおいては下層配線33、34を埋め込み配線として形成する。
ワードライン12及び周辺回路部Bの下層配線33、34上には、配線の銅イオンの拡散防止のためのシリコン窒化膜からなる拡散防止膜32を形成し、更にシリコン酸化膜35からなる層間絶縁膜35を積層した後、読み出しライン123上の層間絶縁膜35をエッチングにより開口して形成した接続孔100に配線接続部123aを形成し、その上面に例えば、Ta/PtMn/CoFe(第2ピン層)/Ru/CoFe(第1ピン層)を含むピン層26、Al23からなるトンネルバリア層3、CoFe−30Bからなるフリー層2、TiNからなるトップコート層1の各構成材料層を積層する。
そして、TMR素子10を形成するために、ワードライン12の上方において、所定パターンに形成したSiO/SiNの積層膜からなるマスク101を用いて、トップコート層1及びフリー層2をエッチングして所定パターンに残し、更にSiO2等の絶縁膜102で全面を被覆する。
なお、これらの埋め込み配線を形成するには、配線溝に例えばTa等からなる銅拡散バリア膜を設け、このバリア膜をシードメタルとしたダマシン法により、Cuを電解めっきで被着した後にCMP(化学機械研磨加工)を行えばよい(以下の他の配線についても同様)。
次に、図19(2)に示すように、別のフォトレジスト又はSiO/SiNの積層膜からなる所定パターンのマスク103を用いて、絶縁膜102、トンネルバリア層3及びピン層26を同じパターンに積層エッチングして、隣接するTMR素子10間を分離すると共に、各TMR素子をピン層26を介して読み出しライン123(123a)に接続する。この際に層間絶縁膜35も部分的にエッチングされる。
次に、図示省略したが、層間絶縁膜及び拡散防止膜を積層し、これに接続孔(図示せず)を形成後にCuめっきにより接続孔を埋め込んだ後、メモリ部AではTMR素子10上にビット線を形成し、周辺回路部Bでは下層配線上にビット線を接続する。
このようにしてMRAMを製造する場合、図19(2)の素子分離工程においてはこれまで、Arイオンを用いたイオンミリングによってトンネルバリア層3からピン層26までのエッチングを行う方法が考えられる(後記の特許文献1及び2参照)。
特開2003−60169公報(第3頁右欄21行目〜第4頁左欄8行目、図1(2)〜(5)) 特解2003−31772公報(第5頁左欄24〜34行目、図1(3))
上記したように、例えば、白金のマンガン合金(PtMn)からなるピン層26を所定パターンに加工するのに、磁気ヘッド形成技術に用いられているArイオンによる物理的なエッチング(ミリング)を用いる場合、ミリング加工は、物理的な除去によるパターン形成を行うため、加工パターンの側壁にスパッタ物が付着するという問題が基本的に存在する。この防止対策として、斜めからミリングを行う方法が用いられるが、このような方法では、パターンが微細化した際に隣接するパターンにより影になる部分が存在すること(シャドーイング)により、微細化に限界がある。
そこで、通常の半導体プロセスで知られているように、化学的な反応を伴う効果を用いた反応性のプラズマにより、ドライエッチング(RIE)を行うことが考えられる。しかしながら、通常、PtMnのエッチングには、Al加工で用いられるCl2ベースのガス系を用いるが、Alでも問題となったエッチング後の放置によるコロージョンの発生をはじめ、反応生成物の加工パターン側への付着による寸法変換差(寸法精度のばらつき)の発生、更には、反応生成物のエッチングチャンバ内部への付着による再現性悪化(反応生成物の付着で放電の状態が変わるために加工形状が変化すること)が生じるという問題がある。
本発明は、かかる問題点に鑑みてなされたものであって、その目的は、MRAMのピン層に用いられる特にPtMnを良好にエッチングすることのできるプロセスを提供することにある。
即ち、本発明は、白金及び/又はマンガンを含有する層を、パルスプラズマを用いてドライエッチングすることを特徴とするドライエッチング方法に係るものである。
また、本発明は、磁化方向が固定された磁化固定層と、トンネルバリア層と、磁化方向の変化が可能な磁性層とが積層されてなるトンネル磁気抵抗効果素子によって構成された磁気メモリ素子からなるメモリ部を有する磁気メモリ装置の製造方法において、
前記磁化固定層の少なくとも一部が白金及び/又はマンガンを含有する層からなると き、この層をパルスプラズマによるドライエッチングによって形成する
ことを特徴とする磁気メモリ装置の製造方法も提供するものである。
本発明によれば、白金及び/又はマンガン、例えばPtMnからなる層を加工するに際し、プラズマの生成を行うオン時間と、プラズマの生成を行わないオフ時間とをパルス状に繰り返すパルスプラズマを用いてエッチングしているので、プラズマの生成を行わないオフ時間中に、電子がイオンに付着することにより活性な負イオンが生成し、このために、被エッチング物との反応が促進される。この結果、従来ではエッチングが困難であった特にPtMnのエッチングを促進することができ、またその際、通常マスクとして用いられるシリコン酸化膜のエッチングレートは変化がないため、選択比を向上させることができる。特に、Cl2ベースのガス系でドライエッチングを行う際は、反応が促進された結果、残留塩素が減少するので、コロージョンの発生も抑制することができる。また、化学的に活性な上記の負イオンの作用によって、加工パターンへの反応生成物の付着防止と共に、チャンバ内への反応生成物の付着も抑制することができ、パターンの微細化及び量産化を行う際に有効となる。
本発明においては、上記した効果を促進する上で、前記パルスプラズマのオン・オフ時間をそれぞれ10〜100μsecとするのが望ましい。このオン・オフ時間が短すぎても、また長すぎても、上記した負イオンを効果的に発生させるのが困難となる。
また、前記プラズマの生成のオン・オフが可能であるプラズマソースを用いるのがよいが、これには、印加パルス電圧を交互にオン・オフすることが可能な電子サイクロトロン共鳴(ECR:Electron Cyclotron Resonance)、誘導結合プラズマ(ICP:Inductively-coupled Plasma)又はヘリコン波を用いることができる。
また、エッチングガスとして、負イオンを生成しうるガスを用いるのがよいが、これには、Cl2、HCl、BCl3等の少なくとも塩素原子を含有するガスの少なくとも1種又はその混合ガスを用いるのがよい。
また、少なくとも水素原子を含有するガスによる腐食防止用のプラズマ処理を付加することにより、残留塩素が還元され、コロージョンの発生を更に効果的に抑制することができる。
こうした還元性のガスとして、H2、NH3、CH3OH、H2O等の少なくとも水素原子を含むガスの少なくとも1種又はその混合ガス、又はこれらのいずれかにAr等の希ガスを添加してなる混合ガスを用いるのがよい。
本発明のドライエッチング方法は、前記磁化固定層と前記磁性層との間に絶縁体層又は導電体層が挟持され、前記メモリ素子の上面及び下面に設けられたビットライン及びワードラインにそれぞれ電流を流すことによって誘起される磁界で前記磁性層を所定方向に磁化して情報を書き込み、この書き込み情報を前記トンネルバリア層を介してのトンネル磁気抵抗効果によって読み出すように構成された磁気メモリ装置(MRAM)を製造するのに好適である。
以下、本発明の好ましい実施の形態を図面参照下に説明する。
本実施の形態は、本発明をMRAMに適用したものであり、その製造方法を工程順に説明する。以下のプロセスにおいては、例えば接続孔へのCuの埋め込みに際してはTa等による拡散バリア層を形成し、また埋め込み後はCMPによる表面研磨を行うが、これらの工程を特に説明しないこともある。また、マスクの形成はフォトリソグラフィ技術等の工程を経て形成する。
まず、図1(1)に示すように、例えばCMOS技術を用いて形成されたトランジスタ、配線層を形成した基板(いずれも図示せず。)上のメモリ部Aにおいて、例えば、シリコン酸化膜からなる層間絶縁膜31に各接続孔110をリソグラフィー及びエッチングによって形成する。
次に、図1(2)に示すように、各接続孔110に、拡散バリア層(図示せず)を介してCuの電解めっき及びそのCMP(化学機械研磨)によってCuを埋め込んで、メモリ部Aには例えば400nm厚のワードライン12及び読み出しライン123を形成し、周辺回路部Bにも同様に下層配線33、34を形成する。
次に、図2(3)に示すように、拡散防止膜32となるシリコン窒化膜と、層間絶縁膜35としてのシリコン酸化膜とをそれぞれCVD(化学的気相成長)法により例えば30nm厚及び100nm厚に堆積し、更にリソグラフィー及びエッチングにより、TMR素子に接続する配線との接続孔100を形成する。なお、層間絶縁膜35は必ずしも形成しなくてもよく、拡散防止膜32が層間絶縁膜を兼ねてもよい。
次に、図2(4)に示すように、接続孔27に、Cuの電解めっき及びそのCMPによってCuを埋め込んで、TMR素子と下層配線123とを接続するための配線接続部123aを形成する。なお、この配線接続部123aをはじめ、配線12、33、34はいずれも(後述の他の埋め込み配線も同様であるが)、Ta等の拡散バリア層を介してCuめっきの埋め込みにより形成されている。
次に、図3(5)に示すように、例えばTa(3nm厚)/PtMn(30nm厚)/CoFe(2.4nm厚)/Ru(0.75nm厚)/CoFe(2.2nm厚)からなるピン層26、Al23(1.5nm厚)からなるトンネルバリア層3、CoFe−30B(4nm厚)からなるフリー層2、Ta(5nm厚)/TiN(50nm厚)からなるトップコート層1の各構成材料層を順次スパッタリング法等により積層する。
次に、図3(6)に示すように、素子構成材料層の加工の際に必要となるマスク101を所定パターンに形成する。このマスク101としては、例えば65nm厚のシリコン窒化膜/250nm厚のシリコン酸化膜の積層膜をCVD法により堆積し、この上に形成した所定パターンのレジスト(図示せず)によってエッチングによりパターニングする。
次に、マスク101を用いてトップコート層1及びフリー層2を素子パターンにドライエッチングする。このエッチングにより、マスク層101は仮想線のように薄膜化する。
次に、図4(7)に示すように、全面にシリコン酸化膜からなる絶縁膜102をCVD法で形成した後、図4(8)に示すように、メモリ部A上に再度マスク103をCVD法により形成する。このマスク103は、例えば65nm厚のシリコン窒化膜/250nm厚のシリコン酸化膜の積層膜で形成する。
次に、このマスク103を用いて、絶縁膜102、トンネルバリア層3及びピン層26をパルスプラズマにより同一パターンにドライエッチングして、隣接するTMR素子10間を分離し、かつピン層26を介してTMR素子10を読み出しライン123(123a)に接続する。この際、マスク103は仮想線のように薄膜化する。
このパルスプラズマによるドライエッチングは、例えばECR(電子サイクロトロン共鳴)タイプのエッチング装置にて下記の条件で行う。
Cl2供給量=50sccm、チャンバ内圧力=2mTorr、ECRパワー=1000W(2.5GHz)、
バイアス=100W(600kHz)、基板(ステージ)温度=30℃、チャンバ壁温=150℃、
ECR電源のOn/Off時間=30μsec/30μsec、エッチング時間=90sec。
そして更に、残留Cl2によるピン層26(特にPtMn)の腐食を防止するため、下記の条件にて後処理を行う。
2供給量=50sccm、チャンバ内圧力=2mTorr、ECRパワー=1000W(2.5GHz)、
バイアス=100W(600kHz)、基板(ステージ)温度=30℃、チャンバ壁温=150℃、
処理時間=60sec。
次に、図5(9)及び(10)に示すように、マスク103を含む上面に絶縁膜104及び層間絶縁膜105を形成した後、CMPにより層間絶縁膜105を平坦化し、更にSiNからなる拡散防止膜106の形成後に、レジストマスク(図示せず)を形成してエッチングすることにより、メモリ部AのTMR素子10及び周辺回路部Bの下層配線33、34との接続孔107を形成する。
次に、図6(11)に示すように、接続孔107にめっきによりCuを埋め込み、メモリ部Aのコンタクトプラグ12aを形成し、かつ周辺回路部Bの下層配線33とビット線及び上部配線とを接続するためのコンタクトプラグ33a、34aを形成する。
次に、層間絶縁膜42及び拡散防止膜43を形成後に、レジストマスク(図示せず)を形成してエッチングすることにより、ビット線用の配線溝120の形成及び周辺回路部Bの接続孔29を形成する。そして、Cuのめっき及びCMPにより、ビット線11の形成及び接続孔29への上層配線34bの形成を行う。なお、図示省略したが、周辺回路部Bにおいて、層間絶縁膜に形成したパッド開口に電極を形成し、外部機器等に接続して、MRAMを完成する。
本実施の形態によれば、図4(8)の工程において、トンネルバリア層3からピン層26までのドライエッチング、特にPtMn層の加工をCl2を反応ガスとするパルスプラズマによって行っているので、プラズマの生成を行うオン時間と、プラズマの生成を行わないオフ時間とをパルス状に繰り返す際に、プラズマの生成を行わないオフ時間中に、電子がイオンに付着することにより活性な負イオンが生成し、このために被エッチング物との反応が促進される(オン時間中は、原料ガスのClが分解され、イオンとラジカルが生成する)。この結果、従来ではエッチングが困難であった特にPtMnのエッチングを促進することができる。図7は、パルスプラズマのオン・オフ比を選択することにより、PtMnのエッチング速度が向上することを示し、オン・オフ時間をそれぞれ10〜100sec、エッチングレートの上昇を目的とすれば、特にオン時間を30〜100μsec、オフ時間を10〜50μsecとするのが望ましいことが分る(但し、図中のCWは連続放電(Continuous Wave)を表わす(以下、同様))。
また、その際、通常マスクとして用いられるシリコン酸化膜103のエッチングレートは、図8に示すように変化がないことが確認され、選択比を向上させることができる。特に、Cl2ベースのガス系でドライエッチングを行う際は、反応が促進された結果、図9に示すように、残留塩素が減少するので、図10に示すように、表面の凹凸を生じるものと考えられるコロージョンの発生も抑制することができる。図11は、オン/オフ=30μsec/100μsec時のエッチング状態を示している(但し、図中のTMはパルス放電(Time Modulation)を表わす(以下、同様))。この場合、コロージョンの発生の抑制の上では、オフ時間は長い方が良く、オフ時間100μsecが好適である。
そして、このパルスプラズマによるドライエッチング後に、Hを含むガス系でプラズマ処理を行っているので、図12に示すように、残留塩素を還元して除去し、コロージョンの発生を一層防止することができる。この効果は、O2、Ar、SF6プラズマによる処理でもみられる。なお、図12中のCl2による処理のみの場合、図9に示したものと値が異なっているが、これはばらつきによるものと思われる。
また、化学的に活性な上記の負イオンの作用によって、加工パターンへの反応生成物の付着防止と共に、チャンバ内への反応生成物の付着も抑制することができ、パターンの高精度化、微細化及び量産化を行う際に有効となる。
このように、本実施の形態の方法によれば、MRAMの製造工程においてピン層の寸法変換差が少なく、コロージョンを抑制できるため、素子の微細化が可能であり、製造も容易である。
上記した実施の形態は、本発明の技術的思想に基づいて種々に変形することができる。
例えば、上述のピン層の構成材料は、PtMnに限らず、Pt又はMnであってよいし、また他の層の構成材料も種々に変えてよい。そして、TMR素子を読み出しラインと接続する読み出し配線は上述のピン層のうち、最下限のTaとその上層のPtMn層のみとしてもよい。この場合は、図3(6)の工程において、PtMn層上でエッチングを止めるようにマスク101によるエッチングをコントロールする必要がある。
また、上述のパルスプラズマの生成のオン・オフが可能であるプラズマソースとして、電子サイクロトロン共鳴(ECR)以外にも、誘導結合プラズマ(ICP)又はヘリコン波を用いることができる。
この場合、エッチングガスとして、負イオンを生成しうるガスを用いるのがよいが、これには、Cl2以外にも、HCl、BCl3等の少なくとも塩素原子を含有するガスの少なくとも1種又はその混合ガスを用いてよい。
また、少なくとも水素原子を含有するガスによる腐食防止用のプラズマ処理を付加するのがよいが、これには、H2以外にも、NH3、CH3OH、H2O等の少なくとも水素原子を含むガスの少なくとも1種又はその混合ガス、又はこれらのいずれかにAr等の希ガスを添加してなる混合ガスを用いてもよい。
また、TMR素子の層構成及びその構成材料や膜厚、各マスクの材料及び膜厚や拡散防止膜の材料や膜厚等も適宜変えてもよく、MRAMの形成プロセスも実施の形態に限定するものではない。
また、本発明はMRAMに好適であるが、磁化可能な磁性層を有するメモリ素子からなる他の磁気メモリ装置にも適用可能であり、また本発明のMRAMは磁気方向を固定してROM的に使用することもできる。
本発明の実施の形態によるMRAMの製造方法プロセスを示す概略断面図である。 同、MRAMの製造プロセスを示す概略断面図である。 同、MRAMの製造プロセスを示す概略断面図である。 同、MRAMの製造プロセスを示す概略断面図である。 同、MRAMの製造プロセスを示す概略断面図である。 同、MRAMの概略断面図である。 同、MRAMのピン層(PtMn層)のドライエッチング時おけるパルスプラズマのオン・オフ時間によるエッチング速度の変化を示すグラフである。 同、ドライエッチング時のSiO2マスクのエッチング速度を示すグラフである。 同、ドライエッチング後の残留元素量を示すグラフである。 同、ドライエッチング後のコロージョン発生状況を示すグラフである。 同、ドライエッチングの状態を示す拡大写真である。 同、ドライエッチング後のH2等による還元処理の結果を示すグラフである。 MRAMのTMR素子の概略斜視図である。 MRAMのメモリセル部の一部の概略斜視図である。 MRAMのメモリセルの概略断面図である。 MRAMの等価回路図である。 MRAMの書き込み時の磁界応答特性図である。 MRAMの読み出し動作原理図である。 従来例によるMRAMの製造プロセスを示す概略断面図である。
符号の説明
1…トップコート層、2…記憶層(フリー層)、3…トンネルバリア層、
4…第1の磁化固定層、5…反強磁性結合層、6…第2の磁化固定層、
7…反強磁性体層、8…下地層、9…支持基板、10…TMR素子、11…ビット線、
12…書き込み用ワード線、12a、33a…コンタクトプラグ、
13…シリコン基板、14…ウェル領域、15…ゲート絶縁膜、16…ゲート電極、
17…ソース領域、18…ドレイン領域、
19…読み出し用電界効果トランジスタ(選択用トランジスタ)、20…ソース電極、
21…センスライン、22…配線、24…ワード線電流駆動回路、
25…ビット線電流駆動回路、26…磁化固定層(ピン層)、30…バリア膜、
110、120…配線溝、31、35、40、42、105…層間絶縁膜、
32、43、106…拡散防止膜、33、34…下層配線、101、103、…マスク、
102、104…絶縁膜、123…読み出しライン、A…メモリ部、B…周辺回路部

Claims (17)

  1. 白金及び/又はマンガンを含有する層を、パルスプラズマを用いてドライエッチングすることを特徴とするドライエッチング方法。
  2. 前記パルスプラズマのオン・オフ時間をそれぞれ10〜100μsecとする、請求項1に記載したドライエッチング方法。
  3. 前記プラズマの生成のオン・オフが可能であるプラズマソースを用いる、請求項1に記載したドライエッチング方法。
  4. 前記プラズマソースとして、電子サイクロトロン共鳴(ECR:Electron Cyclotron Resonance)、誘導結合プラズマ(ICP:Inductively-coupled Plasma)又はヘリコン波を用いる、請求項3に記載したドライエッチング方法。
  5. エッチングガスとして、負イオンを生成しうるガスを用いる、請求項1に記載したドライエッチング方法。
  6. 前記エッチングガスとして、Cl2、HCl、BCl3等の少なくとも塩素原子を含有するガスの少なくとも1種又はその混合ガスを用いる、請求項5に記載したドライエッチング方法。
  7. 少なくとも水素原子を含有するガスによる腐食防止用のプラズマ処理を付加する、請求項1に記載したドライエッチング方法。
  8. 前記ガスとして、H2、NH3、CH3OH、H2O等の少なくとも水素原子を含むガスの少なくとも1種又はその混合ガス、又はこれらのいずれかに希ガスを添加してなる混合ガスを用いる、請求項7に記載したドライエッチング方法。
  9. 磁化方向が固定された磁化固定層と、トンネルバリア層と、磁化方向の変化が可能な磁性層とが積層されてなるトンネル磁気抵抗効果素子によって構成された磁気メモリ素子からなるメモリ部を有する磁気メモリ装置の製造方法において、
    前記磁化固定層の少なくとも一部が白金及び/又はマンガンを含有する層からなると き、この層をパルスプラズマによるドライエッチングによって形成する
    ことを特徴とする磁気メモリ装置の製造方法。
  10. 前記パルスプラズマのオン・オフ時間をそれぞれ10〜100μsecとする、請求項9に記載した磁気メモリ装置の製造方法。
  11. 前記プラズマの生成のオン・オフが可能であるプラズマソースを用いる、請求項9に記載した磁気メモリ装置の製造方法。
  12. 前記プラズマソースとして、電子サイクロトロン共鳴(ECR:Electron Cyclotron Resonance)、誘導結合プラズマ(ICP:Inductively-coupled Plasma)又はヘリコン波を用いる、請求項11に記載した磁気メモリ装置の製造方法。
  13. エッチングガスとして、負イオンを生成しうるガスを用いる、請求項9に記載した磁気メモリ装置の製造方法。
  14. 前記エッチングガスとして、Cl2、HCl、BCl3等の少なくとも塩素原子を含有するガスの少なくとも1種又はその混合ガスを用いる、請求項13に記載した磁気メモリ装置の製造方法。
  15. 少なくとも水素原子を含有するガスによる腐食防止用のプラズマ処理を付加する、請求項9に記載した磁気メモリ装置の製造方法。
  16. 前記ガスとして、H2、NH3、CH3OH、H2O等の少なくとも水素原子を含むガスの少なくとも1種又はその混合ガス、又はこれらのいずれかに希ガスを添加してなる混合ガスを用いる、請求項15に記載した磁気メモリ装置の製造方法。
  17. 前記磁化固定層と前記磁性層との間に絶縁体層又は導電体層が挟持され、前記メモリ素子の上面及び下面に設けられたビットライン及びワードラインにそれぞれ電流を流すことによって誘起される磁界で前記磁性層を所定方向に磁化して情報を書き込み、この書き込み情報を前記トンネルバリア層を介してのトンネル磁気抵抗効果によって読み出すように構成された磁気メモリ装置を製造する、請求項9に記載した磁気メモリ装置の製造方法。
JP2003303410A 2003-08-27 2003-08-27 磁気メモリ装置の製造方法 Expired - Fee Related JP4483231B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2003303410A JP4483231B2 (ja) 2003-08-27 2003-08-27 磁気メモリ装置の製造方法
EP04772248A EP1667215A4 (en) 2003-08-27 2004-08-26 DRY ETCHING METHOD AND METHOD FOR MANUFACTURING MAGNETIC MEMORY DEVICE
US10/568,960 US7473646B2 (en) 2003-08-27 2004-08-26 Dry etching method and production method of magnetic memory device
PCT/JP2004/012292 WO2005022622A1 (ja) 2003-08-27 2004-08-26 ドライエッチング方法および磁気メモリ装置の製造方法
TW093125895A TWI392013B (zh) 2003-08-27 2004-08-27 Dry etching method and manufacturing method of magnetic memory device
US12/153,848 US7808026B2 (en) 2003-08-27 2008-05-27 Dry etching method and production method of magnetic memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003303410A JP4483231B2 (ja) 2003-08-27 2003-08-27 磁気メモリ装置の製造方法

Publications (2)

Publication Number Publication Date
JP2005072491A true JP2005072491A (ja) 2005-03-17
JP4483231B2 JP4483231B2 (ja) 2010-06-16

Family

ID=34269200

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003303410A Expired - Fee Related JP4483231B2 (ja) 2003-08-27 2003-08-27 磁気メモリ装置の製造方法

Country Status (5)

Country Link
US (2) US7473646B2 (ja)
EP (1) EP1667215A4 (ja)
JP (1) JP4483231B2 (ja)
TW (1) TWI392013B (ja)
WO (1) WO2005022622A1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006165032A (ja) * 2004-12-02 2006-06-22 Ulvac Japan Ltd エッチング方法および装置
WO2006100779A1 (ja) * 2005-03-24 2006-09-28 Fujitsu Limited 磁気メモリ装置及びその製造方法
JP2006278457A (ja) * 2005-03-28 2006-10-12 Ulvac Japan Ltd エッチング方法
JP2011100815A (ja) * 2009-11-05 2011-05-19 Hitachi High-Technologies Corp プラズマエッチング方法及び装置
JP2012527129A (ja) * 2009-05-14 2012-11-01 クアルコム,インコーポレイテッド 磁気トンネル接合デバイスおよび製作
US8872270B2 (en) 2012-02-29 2014-10-28 Samsung Electronics Co., Ltd. Memory devices
KR20150128663A (ko) * 2013-03-15 2015-11-18 인텔 코포레이션 내장된 자기 터널 접합을 포함하는 로직 칩
JP2017017278A (ja) * 2015-07-06 2017-01-19 株式会社デンソー 金属パターンの製造方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4483231B2 (ja) * 2003-08-27 2010-06-16 ソニー株式会社 磁気メモリ装置の製造方法
JP4995455B2 (ja) * 2005-11-30 2012-08-08 ルネサスエレクトロニクス株式会社 半導体装置
US7456030B1 (en) * 2007-10-11 2008-11-25 National Semiconductor Corporation Electroforming technique for the formation of high frequency performance ferromagnetic films
JP5740281B2 (ja) * 2011-10-20 2015-06-24 東京エレクトロン株式会社 金属膜のドライエッチング方法
CN103267955B (zh) * 2013-05-28 2016-07-27 江苏多维科技有限公司 单芯片桥式磁场传感器
US10073655B2 (en) * 2014-09-03 2018-09-11 Hitachi, Ltd. Semiconductor integrated circuit apparatus
US10032828B2 (en) 2016-07-01 2018-07-24 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor memory device and method for fabricating the same
US10347486B1 (en) 2017-12-19 2019-07-09 International Business Machines Corporation Patterning material film stack with metal-containing top coat for enhanced sensitivity in extreme ultraviolet (EUV) lithography
US10692759B2 (en) * 2018-07-17 2020-06-23 Applied Materials, Inc. Methods for manufacturing an interconnect structure for semiconductor devices

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8516537D0 (en) * 1985-06-29 1985-07-31 Standard Telephones Cables Ltd Pulsed plasma apparatus
JPH03173125A (ja) 1989-11-30 1991-07-26 Toshiba Corp 半導体装置の製造方法
JPH04345026A (ja) 1991-05-22 1992-12-01 Sony Corp プラズマ処理装置
US5387315A (en) * 1992-10-27 1995-02-07 Micron Technology, Inc. Process for deposition and etching of copper in multi-layer structures
US5496437A (en) * 1993-06-10 1996-03-05 Ceram Incorporated Reactive ion etching of lead zirconate titanate and ruthenium oxide thin films
US5431774A (en) * 1993-11-30 1995-07-11 Texas Instruments Incorporated Copper etching
JPH07273120A (ja) 1994-03-30 1995-10-20 Nippon Telegr & Teleph Corp <Ntt> 半導体基板の処理方法
JP3546977B2 (ja) 1994-10-14 2004-07-28 富士通株式会社 半導体装置の製造方法と製造装置
JP3520577B2 (ja) 1994-10-25 2004-04-19 株式会社日立製作所 プラズマ処理装置
US5746930A (en) * 1995-01-03 1998-05-05 Texas Instruments Incorporated Method and structure for forming an array of thermal sensors
US5603848A (en) * 1995-01-03 1997-02-18 Texas Instruments Incorporated Method for etching through a substrate to an attached coating
US5705443A (en) * 1995-05-30 1998-01-06 Advanced Technology Materials, Inc. Etching method for refractory materials
CA2227195C (en) 1995-07-27 2008-11-04 Sensormatic Electronics Corporation Image splitting, forming and processing device and method for use with no moving parts camera
KR100317915B1 (ko) * 1999-03-22 2001-12-22 윤종용 플라즈마 식각 장치
JP3490669B2 (ja) 2000-07-18 2004-01-26 株式会社日立製作所 不揮発性材料のエッチング方法および装置
US6459066B1 (en) * 2000-08-25 2002-10-01 Board Of Regents, The University Of Texas System Transmission line based inductively coupled plasma source with stable impedance
JP4458703B2 (ja) 2001-03-16 2010-04-28 株式会社東芝 磁気抵抗効果素子、その製造方法、磁気ランダムアクセスメモリ、携帯端末装置、磁気ヘッド及び磁気再生装置
US6551852B2 (en) * 2001-06-11 2003-04-22 Micron Technology Inc. Method of forming a recessed magnetic storage element
KR100825130B1 (ko) * 2001-07-06 2008-04-24 어플라이드 머티어리얼스, 인코포레이티드 금속 에칭 공정 동안 플라즈마 에칭 챔버내에서 파티클을감소시키는 방법
JP3531628B2 (ja) 2001-07-13 2004-05-31 ソニー株式会社 磁気記憶装置の製造方法
JP2003060169A (ja) 2001-08-15 2003-02-28 Sony Corp 磁気記憶装置の製造方法および磁気ヘッドの製造方法
JP2003133527A (ja) 2001-10-24 2003-05-09 Sony Corp 磁気メモリ装置、その書き込み方法およびその製造方法
JP3583102B2 (ja) 2001-12-27 2004-10-27 株式会社東芝 磁気スイッチング素子及び磁気メモリ
JP3879518B2 (ja) * 2002-01-21 2007-02-14 ソニー株式会社 磁気記憶装置およびその製造方法
JP4483231B2 (ja) * 2003-08-27 2010-06-16 ソニー株式会社 磁気メモリ装置の製造方法

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4653470B2 (ja) * 2004-12-02 2011-03-16 株式会社アルバック エッチング方法
JP2006165032A (ja) * 2004-12-02 2006-06-22 Ulvac Japan Ltd エッチング方法および装置
WO2006100779A1 (ja) * 2005-03-24 2006-09-28 Fujitsu Limited 磁気メモリ装置及びその製造方法
JP2006278457A (ja) * 2005-03-28 2006-10-12 Ulvac Japan Ltd エッチング方法
JP2012527129A (ja) * 2009-05-14 2012-11-01 クアルコム,インコーポレイテッド 磁気トンネル接合デバイスおよび製作
JP2014135518A (ja) * 2009-05-14 2014-07-24 Qualcomm Inc 磁気トンネル接合デバイスおよび製作
US9203013B2 (en) 2009-05-14 2015-12-01 Qualcomm Incorporated Magnetic tunnel junction device and fabrication
JP2011100815A (ja) * 2009-11-05 2011-05-19 Hitachi High-Technologies Corp プラズマエッチング方法及び装置
US9246083B2 (en) 2012-02-29 2016-01-26 Samsung Electronics Co., Ltd. Memory devices and methods of fabricating the same
US8872270B2 (en) 2012-02-29 2014-10-28 Samsung Electronics Co., Ltd. Memory devices
KR20150128663A (ko) * 2013-03-15 2015-11-18 인텔 코포레이션 내장된 자기 터널 접합을 포함하는 로직 칩
JP2016512923A (ja) * 2013-03-15 2016-05-09 インテル・コーポレーション 埋め込まれた磁気トンネル接合を含む論理チップ
US9660181B2 (en) 2013-03-15 2017-05-23 Intel Corporation Logic chip including embedded magnetic tunnel junctions
US9997563B2 (en) 2013-03-15 2018-06-12 Intel Corporation Logic chip including embedded magnetic tunnel junctions
US10644064B2 (en) 2013-03-15 2020-05-05 Intel Corporation Logic chip including embedded magnetic tunnel junctions
KR102099191B1 (ko) * 2013-03-15 2020-05-15 인텔 코포레이션 내장된 자기 터널 접합을 포함하는 로직 칩
JP2017017278A (ja) * 2015-07-06 2017-01-19 株式会社デンソー 金属パターンの製造方法

Also Published As

Publication number Publication date
US20070026681A1 (en) 2007-02-01
US20080286883A1 (en) 2008-11-20
EP1667215A4 (en) 2010-02-24
TWI392013B (zh) 2013-04-01
US7808026B2 (en) 2010-10-05
EP1667215A1 (en) 2006-06-07
TW200522199A (en) 2005-07-01
JP4483231B2 (ja) 2010-06-16
WO2005022622A1 (ja) 2005-03-10
WO2005022622A9 (ja) 2006-04-13
US7473646B2 (en) 2009-01-06

Similar Documents

Publication Publication Date Title
US7808026B2 (en) Dry etching method and production method of magnetic memory device
JP4186046B2 (ja) Mram電極用保護構造
JP5601181B2 (ja) 磁気抵抗効果素子及びその製造方法
US7271010B2 (en) Nonvolatile magnetic memory device and manufacturing method thereof
JP5585212B2 (ja) 磁気トンネル接合素子を用いた磁気ランダムアクセスメモリおよびその製造方法
US20060262597A1 (en) Magnetic memory device and method for production thereof
JP2007053315A (ja) 磁気メモリ装置およびその製造方法
US6958503B2 (en) Nonvolatile magnetic memory device
KR20040108575A (ko) 자기기억장치 및 자기기억장치의 제조방법
JP2008282940A (ja) 磁気記憶装置の製造方法
JP2005340300A (ja) 磁気メモリ装置及びその製造方法
JP2009290050A (ja) 磁気抵抗効果素子及びその製造方法
JP5277629B2 (ja) 磁気抵抗効果を有するメモリ素子及びその製造方法、並びに、不揮発性磁気メモリ装置
JP2008021816A (ja) 不揮発性磁気記憶装置の製造方法
JP2005101123A (ja) 磁気記憶装置、磁気記憶装置の書き込み方法および磁気記憶装置の製造方法
US20050162970A1 (en) Magnetic memory device and manufacturing method thereof
JP2004055918A (ja) 磁気記憶装置及びその製造方法
JP2005056976A (ja) 磁気メモリ装置及びその製造方法
CN110098320B (zh) 一种刻蚀磁性隧道结导电硬掩模的方法
CN110098321B (zh) 一种制备磁性随机存储器导电硬掩模的方法
JP2006059869A (ja) トグルモード書込型不揮発性磁気メモリ装置
JP2005175374A (ja) 磁気メモリ装置及びその製造方法
US20220406992A1 (en) Semiconductor Memory Device And Method Of Forming The Same
JP4899377B2 (ja) 不揮発性磁気記憶装置の製造方法
KR20070031829A (ko) 드라이 에칭 방법 및 자기 메모리 장치의 제조 방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20041105

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20041104

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050315

RD13 Notification of appointment of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7433

Effective date: 20070125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070424

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070927

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090224

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090526

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100302

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100315

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130402

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130402

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140402

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees