JP2012527129A - 磁気トンネル接合デバイスおよび製作 - Google Patents
磁気トンネル接合デバイスおよび製作 Download PDFInfo
- Publication number
- JP2012527129A JP2012527129A JP2012511043A JP2012511043A JP2012527129A JP 2012527129 A JP2012527129 A JP 2012527129A JP 2012511043 A JP2012511043 A JP 2012511043A JP 2012511043 A JP2012511043 A JP 2012511043A JP 2012527129 A JP2012527129 A JP 2012527129A
- Authority
- JP
- Japan
- Prior art keywords
- magnetic tunnel
- tunnel junction
- mtj
- layer
- logic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
- G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N59/00—Integrated devices, or assemblies of multiple devices, comprising at least one galvanomagnetic or Hall-effect element covered by groups H10N50/00 - H10N52/00
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
102 基板
104 第1の絶縁層
106 底部キャップ層
108 MRAM領域
110 ロジック領域
200 磁気トンネル接合デバイスを製作するプロセスでの少なくとも1つの段階の第2の説明に役立つ図
202 底部トレンチ
204 底部ビア
220 垂直軸
230 銅パッド
300 磁気トンネル接合デバイスを製作するプロセスでの少なくとも1つの段階の第3の説明に役立つ図
302 底部電極
304 磁気トンネル接合層
306 ハードマスク
308 フォトレジスト
400 磁気トンネル接合デバイスを製作するプロセスでの少なくとも1つの段階の第4の説明に役立つ図
402 磁気トンネル接合構造体
404 固定層
406 障壁層
408 自由層
410 磁気トンネル接合シール層
412 第2の絶縁層
420 MTJ軸
422 MTJ磁化軸
430 オフセット
500 磁気トンネル接合デバイスを製作するプロセスでの少なくとも1つの段階の第5の説明に役立つ図
502 上部電極
504 磁気トンネル接合構造体の最上部
506 ハードマスクおよびフォトレジスト
600 磁気トンネル接合デバイスを製作するプロセスでの少なくとも1つの段階の第6の説明に役立つ図
602 ロジックキャップ層
604 第3の絶縁層
700 磁気トンネル接合デバイスを製作するプロセスでの少なくとも1つの段階の第7の説明に役立つ図
702 上部トレンチ
704 上部ビア
706 ロジックビア
708 最終キャップ層
710 装置
712 構造体
714 磁気トンネル接合デバイス
800 磁気トンネル接合デバイスを製作するプロセスでの少なくとも1つの段階の第8の説明に役立つ図
900 磁気トンネル接合デバイスを形成する方法の第1の説明に役立つ実施形態
902 構造体上に磁気トンネル接合デバイスを形成するステップ
904 ロジックキャップ層の上に絶縁層を形成し、平坦化するステップ
906 銅ダマシンプロセスを行うステップ
1000 磁気トンネル接合デバイスを形成する方法の第2の説明に役立つ実施形態の第1の部分
1002 基板の上に第1の絶縁層を形成するステップ
1004 第1の絶縁層の上に底部キャップ層を形成するステップ
1006 第1の銅ダマシンプロセスを行うステップ
1008 底部キャップ層の上および銅充填底部トレンチの上に底部電極を形成するステップ
1010 底部電極の上に磁気トンネル接合層を形成するステップ
1012 磁気トンネル接合層の上にハードマスクを形成するステップ
1014 磁気トンネル接合構造体をパターン形成するステップ
1016 磁気トンネル接合構造体の上におよび隣接してならびに底部電極の上に磁気トンネル接合シール層を形成するステップ
1018 磁気トンネル接合シール層の上に第2の絶縁層を形成するステップ
1100 磁気トンネル接合デバイスを形成する方法の第2の説明に役立つ実施形態の第2の部分
1102 第2の絶縁層を平坦化し、磁気トンネル接合構造体の最上部を開けるステップ
1104 平坦化された第2の絶縁層の上および磁気トンネル接合構造体の最上部の上に上部電極を形成するステップ
1106 上部電極および底部電極をパターン形成するステップ
1108 底部キャップ層の上にロジックキャップ層を形成するステップ
1110 ロジックキャップ層の上に第3の絶縁層を形成し、平坦化するステップ
1112 第2の銅ダマシンプロセスを行うステップ
1200 システム
1210 プロセッサ
1222 システムインパッケージまたはシステムオンチップデバイス
1226 ディスプレイコントローラ
1228 ディスプレイデバイス
1230 入力デバイス
1232 メモリ
1234 コーダー/デコーダー(CODEC)
1236 スピーカー
1238 マイクロフォン
1240 無線インターフェース
1242 無線アンテナ
1244 電力供給部
1264 オフセットMTJ軸およびロジックキャップ層を持つMTJ構造体を有するモジュール
1266 ソフトウェア
1268 カメラインターフェース
1270 ビデオカメラ
1300 電子デバイス製造プロセス
1302 物理的デバイス情報
1304 ユーザーインターフェース
1306 調査コンピュータ
1308 プロセッサ
1310 メモリ
1312 ライブラリファイル
1314 設計コンピュータ
1316 プロセッサ
1318 メモリ
1320 電子設計自動化(EDA)ツール
1322 回路設計情報
1324 ユーザーインターフェース
1326 GDSIIファイル
1328 製作プロセス
1330 マスク製造者
1332 マスク
1334 ウェハー
1336 ダイ
1338 パッケージ化プロセス
1340 パッケージ
1342 印刷回路基板(PCB)設計情報
1344 ユーザーインターフェース
1346 コンピュータ
1348 プロセッサ
1350 メモリ
1352 GERBERファイル
1354 基板アセンブリプロセス
1356 印刷回路基板(PCB)
1358 印刷回路アセンブリ(PCA)
1360 製品製造プロセス
1362 第1の代表的な電子デバイス
1364 第2の代表的な電子デバイス
Claims (42)
- 底部キャップ層および垂直軸を有する底部金属充填トレンチを含む構造体上に磁気トンネル接合(MTJ)デバイスを形成するステップであって、前記磁気トンネル接合デバイスは、底部電極、磁気トンネル接合層、磁気トンネル接合シール層、上部電極、およびロジックキャップ層を含み、前記磁気トンネル接合デバイスは、前記垂直軸からオフセットしているMTJ軸を有する、ステップと、
前記ロジックキャップ層の上に絶縁層を形成し、平坦化するステップと、
前記絶縁層に上部トレンチを開けるために、前記上部電極への上部ビアを開けるために、前記底部金属充填トレンチ中の金属へのロジックビアを開けるために、または前記上部ビアおよび前記ロジックビアを開けるために、前記上部トレンチおよび前記上部ビアに、前記ロジックビアに、もしくは前記上部ビアおよび前記ロジックビアに銅を堆積させるために、かつ前記堆積銅の銅化学機械平坦化を行うために、銅ダマシンプロセスを行うステップとを含む方法。 - 前記垂直軸からの前記MTJ軸の前記オフセットは、前記磁気トンネル接合層の幅よりも大きい、請求項1に記載の方法。
- 前記底部金属充填トレンチは、実質的に銅を充填される、請求項1に記載の方法。
- 前記底部金属充填トレンチは、銅パッドを形成し、前記底部電極の少なくとも一部分は、前記銅パッド上に形成される、請求項1に記載の方法。
- 前記磁気トンネル接合層は、前記銅パッドの上にない、請求項4に記載の方法。
- 前記上部ビアおよび前記ロジックビアは、共通のプロセス段階で形成される、請求項1に記載の方法。
- 前記磁気トンネル接合層の少なくとも1つの容易軸磁気トンネル接合磁気アニールは、前記磁気トンネル接合デバイスの磁場配向を整列させる、請求項1に記載の方法。
- 前記底部キャップ層は、炭化シリコンまたは窒化シリコンを含む、請求項1に記載の方法。
- 前記底部キャップ層は、前記底部金属充填トレンチが形成される前に形成される、請求項1に記載の方法。
- 前記磁気トンネル接合シール層は、窒化シリコンまたは炭化シリコンを含む、請求項1に記載の方法。
- 前記底部電極は、タンタルまたは窒化タンタルを含み、前記上部電極は、タンタルまたは窒化タンタルを含む、請求項1に記載の方法。
- 前記ロジックキャップ層は、炭化シリコンまたは窒化シリコンを含む、請求項1に記載の方法。
- 前記上部ビアの高さは、調節可能である、請求項1に記載の方法。
- 請求項1に記載の方法によって形成される半導体デバイスを含む装置。
- 少なくとも1つの半導体ダイに統合される、請求項14に記載の装置。
- 前記半導体デバイスがその中に統合される、セットトップボックス、音楽プレーヤー、ビデオプレーヤー、娯楽装置、ナビゲーションデバイス、通信デバイス、携帯情報端末(PDA)、固定位置データ装置、およびコンピュータから成る群から選択されるデバイスをさらに含む、請求項14に記載の装置。
- 金属パッドを取り囲む底部キャップ層を含む構造体と、
前記構造体に結合される底部電極を含む磁気トンネル接合(MTJ)デバイスとを含む装置であって、前記MTJデバイスは、磁気トンネル接合層、上部電極、およびロジックキャップ層を含み、前記MTJデバイスは、前記金属パッドに関してオフセットしている、装置。 - 前記オフセットは、前記金属パッドの表面に平行な方向での距離を規定する、請求項17に記載の装置。
- 前記磁気トンネル接合層の少なくとも1つの容易軸磁気トンネル接合磁気アニールは、前記磁気トンネル接合デバイスの磁場配向を整列させる、請求項17に記載の装置。
- 前記底部キャップ層は、炭化シリコンまたは窒化シリコンを含む、請求項17に記載の装置。
- 前記底部電極は、タンタルおよび窒化タンタルの少なくとも1つを含む、請求項17に記載の装置。
- 前記上部電極は、タンタルおよび窒化タンタルの少なくとも1つを含む、請求項17に記載の装置。
- 前記ロジックキャップ層は、炭化シリコンまたは窒化シリコンを含む、請求項17に記載の装置。
- 少なくとも1つの半導体ダイに統合される、請求項17に記載の装置。
- 前記少なくとも1つの半導体ダイがその中に統合される、セットトップボックス、音楽プレーヤー、ビデオプレーヤー、娯楽装置、ナビゲーションデバイス、通信デバイス、携帯情報端末(PDA)、固定位置データ装置、およびコンピュータから成る群から選択されるデバイスをさらに含む、請求項24に記載の装置。
- 基板の上に第1の絶縁層を形成するステップと、
前記第1の絶縁層の上に底部キャップ層を形成するステップと、
前記第1の絶縁層に底部トレンチおよび底部ビアを開けるために、前記底部トレンチおよび前記底部ビアに銅をめっきするために、かつ銅化学機械平坦化を行うために、第1の銅ダマシンプロセスを行うステップであって、前記銅充填底部トレンチは各々、垂直軸を有する、ステップと、
前記底部キャップ層の上および前記銅充填底部トレンチの上に底部電極を形成するステップと、
前記底部電極の上に磁気トンネル接合層を形成するステップと、
前記磁気トンネル接合層の上にハードマスクを形成するステップと、
隣接銅充填底部トレンチの前記垂直軸からオフセットしているMTJ軸を各々有する磁気トンネル接合(MTJ)構造体をパターン形成するステップと、
前記磁気トンネル接合構造体の上におよび隣接してならびに前記底部電極の上に磁気トンネル接合シール層を形成するステップと、
前記磁気トンネル接合シール層の上に第2の絶縁層を形成するステップと、
前記第2の絶縁層を平坦化し、前記磁気トンネル接合構造体の最上部を開けるステップと、
前記平坦化された第2の絶縁層の上および前記磁気トンネル接合構造体の前記最上部の上に上部電極を形成するステップと、
前記上部電極および前記底部電極をパターン形成するステップと、
前記底部キャップ層の上にロジックキャップ層を形成するステップであって、前記ロジックキャップ層は、前記磁気トンネル接合シール層に隣接し、前記第2の絶縁層に隣接し、かつ前記パターン形成された上部電極の上にある、ステップと、
前記ロジックキャップ層の上に第3の絶縁層を形成し、平坦化するステップと、
前記パターン形成された上部電極への上部ビアおよび前記銅充填底部トレンチの1つへのロジックビアの少なくとも1つを開け、前記第3の絶縁層に上部トレンチを開けるために、前記上部トレンチならびに前記上部ビアおよび前記ロジックビアの少なくとも1つに銅をめっきするために、かつ銅化学機械平坦化を行うために、第2の銅ダマシンプロセスを行うステップとを含む方法。 - 前記上部金属トレンチ中の前記銅の上および前記第3の絶縁層の上に最終キャップ層を形成するステップをさらに含む、請求項26に記載の方法。
- 底部キャップ層および垂直軸を有する底部金属充填トレンチを含む構造体上に磁気トンネル接合(MTJ)デバイスを形成するための第1のステップであって、前記磁気トンネル接合デバイスは、底部電極、磁気トンネル接合層、磁気トンネル接合シール層、上部電極、およびロジックキャップ層を含み、前記磁気トンネル接合デバイスは、前記垂直軸からオフセットしているMTJ軸を有する、第1のステップと、
前記ロジックキャップ層の上に絶縁層を形成し、平坦化するための第2のステップと、
前記絶縁層に上部トレンチを開けるために、前記上部電極への上部ビアを開けるために、前記底部金属充填トレンチ中の金属へのロジックビアを開けるために、または前記上部ビアおよび前記ロジックビアを開けるために、前記上部トレンチおよび前記上部ビアに、前記ロジックビアに、もしくは前記上部ビアおよび前記ロジックビアに銅を堆積させるために、かつ前記堆積銅の銅化学機械平坦化を行うために、銅ダマシンプロセスを行うための第3のステップとを含む方法。 - 半導体デバイスの少なくとも1つの物理的性質を表す設計情報を受け取るステップであって、前記半導体デバイスは、
金属パッドを取り囲む底部キャップ層を含む構造体と、
前記構造体に結合される底部電極を含む磁気トンネル接合(MTJ)デバイスとを含み、前記MTJデバイスは、磁気トンネル接合層、上部電極、およびロジックキャップ層を含み、前記MTJデバイスは、前記金属パッドに関してオフセットしている、ステップと、
前記設計情報をファイルフォーマットに従うように変換するステップと、
前記変換された設計情報を含むデータファイルを生成するステップとを含む方法。 - 前記データファイルは、GDSIIフォーマットを含む、請求項29に記載の方法。
- 半導体デバイスに対応する設計情報を含むデータファイルを受け取るステップと、
前記設計情報に従って前記半導体デバイスを製作するステップとを含む方法であって、
前記半導体デバイスは、
金属パッドを取り囲む底部キャップ層を含む構造体と、
前記構造体に結合される底部電極を含む磁気トンネル接合(MTJ)デバイスとを含み、前記MTJデバイスは、磁気トンネル接合層、上部電極、およびロジックキャップ層を含み、前記MTJデバイスは、前記金属パッドに関してオフセットしている、方法。 - 前記データファイルは、GDSIIフィーマットを有する、請求項31に記載の方法。
- 回路基板上へのパッケージ化半導体デバイスの物理的位置決め情報を含む設計情報を受け取るステップであって、前記パッケージ化半導体デバイスは、
金属パッドを取り囲む底部キャップ層を含む構造体と、
前記構造体に結合される底部電極を含む磁気トンネル接合(MTJ)デバイスとを含む半導体構造体を含み、前記MTJデバイスは、磁気トンネル接合層、上部電極、およびロジックキャップ層を含み、前記MTJデバイスは、前記金属パッドに関してオフセットしている、ステップと、
データファイルを生成するために前記設計情報を変換するステップとを含む方法。 - 前記データファイルは、GERBERフォーマットを有する、請求項33に記載の方法。
- 回路基板上へのパッケージ化半導体デバイスの物理的位置決め情報を含む設計情報を含むデータファイルを受け取るステップと、
前記設計情報に従って前記パッケージ化半導体デバイスを受け取るように構成される前記回路基板を製造するステップであって、前記パッケージ化半導体デバイスは、
金属パッドを取り囲む底部キャップ層を含む構造体と、
前記構造体に結合される底部電極を含む磁気トンネル接合(MTJ)デバイスとを含む半導体構造体を含み、前記MTJデバイスは、磁気トンネル接合層、上部電極、およびロジックキャップ層を含み、前記MTJデバイスは、前記金属パッドに関してオフセットしている、ステップとを含む方法。 - 前記データファイルは、GERBERフォーマットを有する、請求項35に記載の方法。
- 前記回路基板を、セットトップボックス、音楽プレーヤー、ビデオプレーヤー、娯楽装置、ナビゲーションデバイス、通信デバイス、携帯情報端末(PDA)、固定位置データ装置、およびコンピュータから成る群から選択されるデバイスに統合するステップをさらに含む、請求項35に記載の方法。
- 底部キャップ層および垂直軸を有する底部金属充填トレンチを含む構造体上に磁気トンネル接合(MTJ)デバイスの形成を開始するための手段であって、前記磁気トンネル接合デバイスは、底部電極、磁気トンネル接合層、磁気トンネル接合シール層、上部電極、およびロジックキャップ層を含み、前記磁気トンネル接合デバイスは、前記垂直軸からオフセットしているMTJ軸を有する、手段と、
前記ロジックキャップ層の上に絶縁層の形成および平坦化を開始するための手段と、
前記絶縁層に上部トレンチを開けるために、前記上部電極への上部ビアを開けるために、前記底部金属充填トレンチ中の金属へのロジックビアを開けるために、または前記上部ビアおよび前記ロジックビアを開けるために、前記上部トレンチおよび前記上部ビアに、前記ロジックビアに、もしくは前記上部ビアおよび前記ロジックビアに銅を堆積させるために、かつ前記堆積銅の銅化学機械平坦化を行うために、銅ダマシンプロセスを開始するための手段とを含む装置。 - 前記MTJデバイスの形成を開始するための前記手段、前記絶縁層の形成および平坦化を開始するための前記手段、ならびに前記銅ダマシンプロセスを開始するための前記手段は、電子デバイスに統合されるプロセッサで実施される、請求項38に記載の装置。
- 絶縁層でのリセスの形成を防ぐための第1の保護手段であって、金属パッドを取り囲む前記第1の保護手段と、
磁気トンネル接合(MTJ)デバイスであって、
前記MTJデバイスを前記金属パッドに結合するための手段であって、前記MTJデバイスは、前記金属パッドに関してオフセットしている、手段と、
磁気トンネル接合層と、
上部電極と、
前記MTJデバイスをシールするための第2の保護手段とを含む、磁気トンネル接合(MTJ)デバイスとを含む装置。 - 少なくとも1つの半導体ダイに統合される、請求項40に記載の装置。
- 前記少なくとも1つの半導体ダイがその中に統合される、セットトップボックス、音楽プレーヤー、ビデオプレーヤー、娯楽装置、ナビゲーションデバイス、通信デバイス、携帯情報端末(PDA)、固定位置データ装置、およびコンピュータから成る群から選択されるデバイスをさらに含む、請求項41に記載の装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/465,744 US8455267B2 (en) | 2009-05-14 | 2009-05-14 | Magnetic tunnel junction device and fabrication |
US12/465,744 | 2009-05-14 | ||
PCT/US2010/034901 WO2010132773A1 (en) | 2009-05-14 | 2010-05-14 | Magnetic tunnel junction device and fabrication |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014085712A Division JP5969533B2 (ja) | 2009-05-14 | 2014-04-17 | 磁気トンネル接合デバイスおよび製作 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012527129A true JP2012527129A (ja) | 2012-11-01 |
JP5781065B2 JP5781065B2 (ja) | 2015-09-16 |
Family
ID=42562591
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012511043A Expired - Fee Related JP5781065B2 (ja) | 2009-05-14 | 2010-05-14 | 磁気トンネル接合デバイスおよび製作 |
JP2014085712A Expired - Fee Related JP5969533B2 (ja) | 2009-05-14 | 2014-04-17 | 磁気トンネル接合デバイスおよび製作 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014085712A Expired - Fee Related JP5969533B2 (ja) | 2009-05-14 | 2014-04-17 | 磁気トンネル接合デバイスおよび製作 |
Country Status (7)
Country | Link |
---|---|
US (2) | US8455267B2 (ja) |
EP (1) | EP2430661B1 (ja) |
JP (2) | JP5781065B2 (ja) |
KR (1) | KR101308577B1 (ja) |
CN (1) | CN102422421B (ja) |
TW (1) | TW201108482A (ja) |
WO (1) | WO2010132773A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014508412A (ja) * | 2011-02-14 | 2014-04-03 | クアルコム,インコーポレイテッド | Mram用のmtjデバイスに遮蔽部を一体化させる方法 |
Families Citing this family (54)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7884433B2 (en) * | 2008-10-31 | 2011-02-08 | Magic Technologies, Inc. | High density spin-transfer torque MRAM process |
US8455267B2 (en) | 2009-05-14 | 2013-06-04 | Qualcomm Incorporated | Magnetic tunnel junction device and fabrication |
WO2011052211A1 (ja) * | 2009-10-30 | 2011-05-05 | パナソニック電工株式会社 | 回路基板及び回路基板に部品が実装された半導体装置 |
US9332642B2 (en) | 2009-10-30 | 2016-05-03 | Panasonic Corporation | Circuit board |
US8681536B2 (en) * | 2010-01-15 | 2014-03-25 | Qualcomm Incorporated | Magnetic tunnel junction (MTJ) on planarized electrode |
KR101779566B1 (ko) * | 2010-11-29 | 2017-09-19 | 삼성전자주식회사 | 반도체 소자의 제조 방법 및 그 제조 장치 |
TWI420127B (zh) | 2011-07-05 | 2013-12-21 | Voltafield Technology Corp | 穿隧式磁阻感測器 |
US8753899B2 (en) * | 2011-08-23 | 2014-06-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Magnetoresistive random access memory (MRAM) device and fabrication methods thereof |
US9793467B2 (en) * | 2011-12-20 | 2017-10-17 | Intel Corporation | Method for reducing size and center positioning of magnetic memory element contacts |
US20140061827A1 (en) * | 2012-08-29 | 2014-03-06 | Headway Technologies, Inc. | Metal Protection Layer over SiN Encapsulation for Spin-Torque MRAM Device Applications |
US20140203381A1 (en) * | 2013-01-24 | 2014-07-24 | Qualcomm Incorporated | Process and apparatus for transforming nitridation/oxidation at edges, and protecting edges of magnetoresistive tunnel junction (mtj) layers |
US8952504B2 (en) * | 2013-02-08 | 2015-02-10 | Qualcomm Incorporated | Small form factor magnetic shield for magnetorestrictive random access memory (MRAM) |
KR101713871B1 (ko) | 2013-03-14 | 2017-03-09 | 삼성전자주식회사 | 자기 저항 메모리 장치 및 그 제조 방법 |
WO2014142978A1 (en) * | 2013-03-15 | 2014-09-18 | Intel Corporation | Logic chip including embedded magnetic tunnel junctions |
US9660181B2 (en) * | 2013-03-15 | 2017-05-23 | Intel Corporation | Logic chip including embedded magnetic tunnel junctions |
WO2015038118A1 (en) * | 2013-09-11 | 2015-03-19 | Intel Corporation | Clocked all-spin logic circuit |
CN105493292B (zh) * | 2013-09-30 | 2019-09-06 | 英特尔公司 | 自旋电子逻辑元件 |
CN104716257A (zh) * | 2013-12-12 | 2015-06-17 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
US9406875B2 (en) | 2013-12-17 | 2016-08-02 | Qualcomm Incorporated | MRAM integration techniques for technology scaling |
US9318696B2 (en) * | 2014-03-03 | 2016-04-19 | Qualcomm Incorporated | Self-aligned top contact for MRAM fabrication |
US10079266B2 (en) | 2014-03-28 | 2018-09-18 | Intel Corporation | Modulation of magnetic properties through implantation and associated structures |
US9269893B2 (en) * | 2014-04-02 | 2016-02-23 | Qualcomm Incorporated | Replacement conductive hard mask for multi-step magnetic tunnel junction (MTJ) etch |
US9349939B2 (en) * | 2014-05-23 | 2016-05-24 | Qualcomm Incorporated | Etch-resistant protective coating for a magnetic tunnel junction device |
US9461094B2 (en) * | 2014-07-17 | 2016-10-04 | Qualcomm Incorporated | Switching film structure for magnetic random access memory (MRAM) cell |
KR102266709B1 (ko) | 2014-09-22 | 2021-06-22 | 삼성전자주식회사 | 반도체 메모리 장치 |
US9548333B2 (en) * | 2014-09-25 | 2017-01-17 | Qualcomm Incorporated | MRAM integration with low-K inter-metal dielectric for reduced parasitic capacitance |
WO2016050615A1 (en) * | 2014-10-03 | 2016-04-07 | Crocus Technology Sa | Electrical interconnecting device for mram-based magnetic devices |
CN105489753B (zh) * | 2014-10-11 | 2019-02-22 | 中芯国际集成电路制造(上海)有限公司 | 磁性随机存储器及其制作方法 |
KR102376480B1 (ko) * | 2014-12-17 | 2022-03-21 | 삼성전자주식회사 | 자기 메모리 장치 및 그의 형성방법 |
US9865798B2 (en) * | 2015-02-24 | 2018-01-09 | Qualcomm Incorporated | Electrode structure for resistive memory device |
US9847473B2 (en) | 2015-04-16 | 2017-12-19 | Taiwan Semiconductor Manufacturing Co., Ltd. | MRAM structure for process damage minimization |
US9614143B2 (en) | 2015-06-09 | 2017-04-04 | Qualcomm Incorporated | De-integrated trench formation for advanced MRAM integration |
US10109674B2 (en) * | 2015-08-10 | 2018-10-23 | Qualcomm Incorporated | Semiconductor metallization structure |
US20170084819A1 (en) * | 2015-09-19 | 2017-03-23 | Qualcomm Incorporated | Magnetresistive random-access memory and fabrication method thereof |
US9929338B2 (en) * | 2015-10-09 | 2018-03-27 | The Regents Of The University Of California | Spin current devices and methods of fabrication thereof |
KR102514501B1 (ko) * | 2015-10-15 | 2023-03-29 | 삼성전자주식회사 | 반도체 메모리 장치 |
US10269401B2 (en) | 2015-10-15 | 2019-04-23 | Samsung Electronics Co., Ltd. | Magnetic memory devices |
US9905751B2 (en) * | 2015-10-20 | 2018-02-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Magnetic tunnel junction with reduced damage |
US9780301B1 (en) * | 2016-04-15 | 2017-10-03 | Taiwan Semiconductor Manufacturing Company Ltd. | Method for manufacturing mixed-dimension and void-free MRAM structure |
US10032828B2 (en) * | 2016-07-01 | 2018-07-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor memory device and method for fabricating the same |
US10164169B2 (en) * | 2016-09-30 | 2018-12-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Memory device having a single bottom electrode layer |
US10586914B2 (en) | 2016-10-14 | 2020-03-10 | Applied Materials, Inc. | Method of forming ultra-smooth bottom electrode surface for depositing magnetic tunnel junctions |
CN108232008B (zh) * | 2016-12-21 | 2021-06-29 | 上海磁宇信息科技有限公司 | 一种磁性随机存储器底电极接触及其制备方法 |
KR102621752B1 (ko) * | 2017-01-13 | 2024-01-05 | 삼성전자주식회사 | Mram을 포함한 씨모스 이미지 센서 |
KR102449605B1 (ko) | 2017-06-05 | 2022-10-04 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
US10573687B2 (en) * | 2017-10-31 | 2020-02-25 | International Business Machines Corporation | Magnetic random access memory with permanent photo-patternable low-K dielectric |
US10644231B2 (en) * | 2017-11-30 | 2020-05-05 | Taiwan Semiconductor Manufacturing Co., Ltd. | Memory device and fabrication method thereof |
US10374005B2 (en) * | 2017-12-29 | 2019-08-06 | Globalfoundries Singapore Pte. Ltd. | Density-controllable dummy fill strategy for near-MRAM periphery and far-outside-MRAM logic regions for embedded MRAM technology and method for producing the same |
US10833010B2 (en) * | 2018-10-31 | 2020-11-10 | International Business Machines Corporation | Integration of artificial intelligence devices |
US11476415B2 (en) * | 2018-11-30 | 2022-10-18 | International Business Machines Corporation | Patterning magnetic tunnel junctions and the like while reducing detrimental resputtering of underlying features |
US11744083B2 (en) * | 2019-04-12 | 2023-08-29 | International Business Machines Corporation | Fabrication of embedded memory devices utilizing a self assembled monolayer |
KR20210117395A (ko) | 2020-03-18 | 2021-09-29 | 삼성전자주식회사 | 반도체 소자 및 그의 제조 방법 |
US20220044717A1 (en) * | 2020-08-10 | 2022-02-10 | Taiwan Semiconductor Manufacturing Co., Ltd. | Structure and Method for MRAM Devices with a Slot Via |
CN114284311A (zh) * | 2020-09-28 | 2022-04-05 | 联华电子股份有限公司 | 半导体元件及其制作方法 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005072491A (ja) * | 2003-08-27 | 2005-03-17 | Sony Corp | ドライエッチング方法及び磁気メモリ装置の製造方法 |
JP2005303231A (ja) * | 2004-04-16 | 2005-10-27 | Sony Corp | 磁気メモリ装置 |
JP2007158301A (ja) * | 2005-11-14 | 2007-06-21 | Renesas Technology Corp | 半導体装置及びその製造方法 |
JP2007165505A (ja) * | 2005-12-13 | 2007-06-28 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP2007194426A (ja) * | 2006-01-19 | 2007-08-02 | Toshiba Corp | 半導体記憶装置 |
JP2007521629A (ja) * | 2003-06-24 | 2007-08-02 | インターナショナル・ビジネス・マシーンズ・コーポレーション | Fetベースの磁気ランダム・アクセス・メモリ・デバイス用の自己整列型導電線およびこれを形成する方法 |
JP2008060569A (ja) * | 2006-08-29 | 2008-03-13 | Internatl Business Mach Corp <Ibm> | シリコン・オン・インシュレータ基板上に形成された薄膜相変化メモリ・セル、その形成方法、および1つ以上のメモリ・セルを含む集積回路 |
JP2008186861A (ja) * | 2007-01-26 | 2008-08-14 | Toshiba Corp | 磁気抵抗素子および磁気メモリ |
JP2008218736A (ja) * | 2007-03-05 | 2008-09-18 | Renesas Technology Corp | 磁気記憶装置 |
JP2008310573A (ja) * | 2007-06-14 | 2008-12-25 | Denso Wave Inc | Cad図面の表示方法 |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4693292B2 (ja) | 2000-09-11 | 2011-06-01 | 株式会社東芝 | 強磁性トンネル接合素子およびその製造方法 |
EP1340269B1 (en) * | 2000-11-30 | 2009-02-25 | Asm International N.V. | Thin films for magnetic devices |
US6756237B2 (en) * | 2002-03-25 | 2004-06-29 | Brown University Research Foundation | Reduction of noise, and optimization of magnetic field sensitivity and electrical properties in magnetic tunnel junction devices |
JP2004228187A (ja) | 2003-01-21 | 2004-08-12 | Renesas Technology Corp | 薄膜磁性体記憶装置 |
JP2004296859A (ja) | 2003-03-27 | 2004-10-21 | Renesas Technology Corp | 磁気記録素子及び磁気記録素子の製造方法 |
US20050014295A1 (en) * | 2003-07-16 | 2005-01-20 | Manish Sharma | Method of manufacture of a magneto-resistive device |
US6794697B1 (en) * | 2003-10-01 | 2004-09-21 | Hewlett-Packard Development Company, L.P. | Asymmetric patterned magnetic memory |
US7009877B1 (en) | 2003-11-14 | 2006-03-07 | Grandis, Inc. | Three-terminal magnetostatically coupled spin transfer-based MRAM cell |
US7088609B2 (en) | 2004-05-11 | 2006-08-08 | Grandis, Inc. | Spin barrier enhanced magnetoresistance effect element and magnetic memory using the same |
US7246343B2 (en) * | 2004-09-01 | 2007-07-17 | Invarium, Inc. | Method for correcting position-dependent distortions in patterning of integrated circuits |
US7300711B2 (en) | 2004-10-29 | 2007-11-27 | International Business Machines Corporation | Magnetic tunnel junctions with high tunneling magnetoresistance using non-bcc magnetic materials |
JP2006261592A (ja) * | 2005-03-18 | 2006-09-28 | Fujitsu Ltd | 磁気抵抗効果素子及びその製造方法 |
JP2007103471A (ja) | 2005-09-30 | 2007-04-19 | Sony Corp | 記憶素子及びメモリ |
US7304493B2 (en) * | 2005-09-30 | 2007-12-04 | International Business Machines Corporation | FPGA powerup to known functional state |
US7430135B2 (en) | 2005-12-23 | 2008-09-30 | Grandis Inc. | Current-switched spin-transfer magnetic devices with reduced spin-transfer switching current density |
JP4997789B2 (ja) | 2006-02-23 | 2012-08-08 | Tdk株式会社 | 磁気メモリ |
US8058696B2 (en) | 2006-02-25 | 2011-11-15 | Avalanche Technology, Inc. | High capacity low cost multi-state magnetic memory |
US8145341B2 (en) * | 2006-02-27 | 2012-03-27 | Jaroszewski Brian B | Product based configuration and control of manufacturing equipment |
US7598579B2 (en) | 2007-01-30 | 2009-10-06 | Magic Technologies, Inc. | Magnetic tunnel junction (MTJ) to reduce spin transfer magnetization switching current |
JP2008252289A (ja) * | 2007-03-29 | 2008-10-16 | Brother Ind Ltd | 画像形成システム、データ処理装置、プログラム、及び画像形成装置 |
JP5243746B2 (ja) * | 2007-08-07 | 2013-07-24 | ルネサスエレクトロニクス株式会社 | 磁気記憶装置の製造方法および磁気記憶装置 |
US9929211B2 (en) | 2008-09-24 | 2018-03-27 | Qualcomm Incorporated | Reducing spin pumping induced damping of a free layer of a memory device |
US8455267B2 (en) | 2009-05-14 | 2013-06-04 | Qualcomm Incorporated | Magnetic tunnel junction device and fabrication |
-
2009
- 2009-05-14 US US12/465,744 patent/US8455267B2/en not_active Expired - Fee Related
-
2010
- 2010-05-14 CN CN201080020987.3A patent/CN102422421B/zh not_active Expired - Fee Related
- 2010-05-14 JP JP2012511043A patent/JP5781065B2/ja not_active Expired - Fee Related
- 2010-05-14 KR KR1020117029996A patent/KR101308577B1/ko active IP Right Grant
- 2010-05-14 TW TW099115591A patent/TW201108482A/zh unknown
- 2010-05-14 EP EP10720328.3A patent/EP2430661B1/en not_active Not-in-force
- 2010-05-14 WO PCT/US2010/034901 patent/WO2010132773A1/en active Application Filing
-
2013
- 2013-04-29 US US13/872,338 patent/US9203013B2/en active Active
-
2014
- 2014-04-17 JP JP2014085712A patent/JP5969533B2/ja not_active Expired - Fee Related
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007521629A (ja) * | 2003-06-24 | 2007-08-02 | インターナショナル・ビジネス・マシーンズ・コーポレーション | Fetベースの磁気ランダム・アクセス・メモリ・デバイス用の自己整列型導電線およびこれを形成する方法 |
JP2005072491A (ja) * | 2003-08-27 | 2005-03-17 | Sony Corp | ドライエッチング方法及び磁気メモリ装置の製造方法 |
JP2005303231A (ja) * | 2004-04-16 | 2005-10-27 | Sony Corp | 磁気メモリ装置 |
JP2007158301A (ja) * | 2005-11-14 | 2007-06-21 | Renesas Technology Corp | 半導体装置及びその製造方法 |
JP2007165505A (ja) * | 2005-12-13 | 2007-06-28 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP2007194426A (ja) * | 2006-01-19 | 2007-08-02 | Toshiba Corp | 半導体記憶装置 |
JP2008060569A (ja) * | 2006-08-29 | 2008-03-13 | Internatl Business Mach Corp <Ibm> | シリコン・オン・インシュレータ基板上に形成された薄膜相変化メモリ・セル、その形成方法、および1つ以上のメモリ・セルを含む集積回路 |
JP2008186861A (ja) * | 2007-01-26 | 2008-08-14 | Toshiba Corp | 磁気抵抗素子および磁気メモリ |
JP2008218736A (ja) * | 2007-03-05 | 2008-09-18 | Renesas Technology Corp | 磁気記憶装置 |
JP2008310573A (ja) * | 2007-06-14 | 2008-12-25 | Denso Wave Inc | Cad図面の表示方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014508412A (ja) * | 2011-02-14 | 2014-04-03 | クアルコム,インコーポレイテッド | Mram用のmtjデバイスに遮蔽部を一体化させる方法 |
Also Published As
Publication number | Publication date |
---|---|
EP2430661A1 (en) | 2012-03-21 |
CN102422421B (zh) | 2016-03-16 |
US20100289098A1 (en) | 2010-11-18 |
US8455267B2 (en) | 2013-06-04 |
US20130235656A1 (en) | 2013-09-12 |
KR101308577B1 (ko) | 2013-09-13 |
JP5781065B2 (ja) | 2015-09-16 |
JP2014135518A (ja) | 2014-07-24 |
US9203013B2 (en) | 2015-12-01 |
WO2010132773A1 (en) | 2010-11-18 |
CN102422421A (zh) | 2012-04-18 |
JP5969533B2 (ja) | 2016-08-17 |
KR20120025523A (ko) | 2012-03-15 |
TW201108482A (en) | 2011-03-01 |
EP2430661B1 (en) | 2013-12-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5969533B2 (ja) | 磁気トンネル接合デバイスおよび製作 | |
US8912012B2 (en) | Magnetic tunnel junction device and fabrication | |
US9041131B2 (en) | Magnetic tunnel junction device and fabrication | |
KR101755567B1 (ko) | 수평 및 수직 부분들을 포함하는 다마신-타입 자기 터널 접합 구조 및 그 구조를 형성하는 방법 | |
KR101525551B1 (ko) | 단일 마스크를 사용하여 자기 터널 접합을 형성하는 방법 | |
US8492858B2 (en) | Magnetic tunnel junction device and fabrication | |
US10347821B2 (en) | Electrode structure for resistive memory device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130802 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130827 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131114 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20131217 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150518 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150714 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5781065 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |