JP5781065B2 - 磁気トンネル接合デバイスおよび製作 - Google Patents

磁気トンネル接合デバイスおよび製作 Download PDF

Info

Publication number
JP5781065B2
JP5781065B2 JP2012511043A JP2012511043A JP5781065B2 JP 5781065 B2 JP5781065 B2 JP 5781065B2 JP 2012511043 A JP2012511043 A JP 2012511043A JP 2012511043 A JP2012511043 A JP 2012511043A JP 5781065 B2 JP5781065 B2 JP 5781065B2
Authority
JP
Japan
Prior art keywords
tunnel junction
magnetic tunnel
layer
copper
logic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012511043A
Other languages
English (en)
Other versions
JP2012527129A (ja
Inventor
シア・リ
スン・エイチ・カン
シャオチュン・ジュウ
Original Assignee
クアルコム，インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by クアルコム，インコーポレイテッド filed Critical クアルコム，インコーポレイテッド
Publication of JP2012527129A publication Critical patent/JP2012527129A/ja
Application granted granted Critical
Publication of JP5781065B2 publication Critical patent/JP5781065B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N59/00—Integrated devices, or assemblies of multiple devices, comprising at least one galvanomagnetic or Hall-effect element covered by groups H10N50/00 - H10N52/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本開示は一般に、磁気トンネル接合（ＭＴＪ）デバイスおよび製作に関する。
ＭＴＪ素子は、磁気ランダムアクセスメモリ（ＭＲＡＭ）を作るために使用されうる。ＭＴＪ素子は典型的には、ピン止め層、磁気トンネル障壁、および自由層を含み、ビット値は、自由層での磁気モーメントによって表される。ＭＴＪ素子によって保存されるビット値は、ピン止め層によって運ばれる固定磁気モーメントの方向に対する自由層の磁気モーメントの方向によって決定される。ピン止め層の磁化は、固定され、一方自由層の磁化は、切り替えることができる。
ＭＴＪ素子を含有するＭＲＡＭ領域ならびにロジックおよび制御素子を含有するロジック領域は、同じウェハー上に製作されうる。ＭＴＪ素子を形成するために使用される構造およびプロセス順序は一般に、ロジックおよび制御素子を形成するために使用される構造およびプロセス順序と異なる。ＭＲＡＭ領域およびロジック領域の両方に悪影響を及ぼすことなく両方の種類のプロセスを一緒に統合することは、難題となりうる。例えば、あるＭＲＡＭプロセスは、もしプロセスステップの順序の前の方で行われるならば、ロジック領域の層間絶縁膜（ＩＬＤ）または内部金属層（ＩＭＤ）部分にリセスを生じさせうる。同様に、あるロジックプロセスは、もしプロセスステップの順序の前の方で行われるならば、ＭＲＡＭ領域での表面粗さを増加させうる。ＭＴＪ素子は、例えば下に位置する銅層の表面粗さによって影響を受けうる。加えて、従来のＭＴＪ素子とともに使用される底部ビアは、ＭＴＪ素子に直列抵抗を追加することもあり、それは、ＭＴＪ素子のトンネル磁気抵抗（ＴＭＲ）を劣化させうる。
ＭＲＡＭおよびロジックプロセスは、一緒に統合されて、ＭＴＪデバイスについて表面粗さの懸念を除去し、ロジック領域の層間絶縁膜（ＩＬＤ）部分でのリセスの形成を回避することができる。ＭＲＡＭ処理に起因するロジック領域でのロジック層への損傷は、銅ダマシンプロセスが行われる前に形成される底部キャップ層を実装することによって回避できる。銅表面粗さの影響は、ＭＴＪデバイスを銅パッドから遠ざけることによって回避できる。底部ビアの追加された直列抵抗は、ＭＴＪの底部電極を銅パッドに直接接触させることによって回避できる。底部キャップ層の表面粗さは、最初に底部キャップ層上に底部電極を堆積させ、次いで底部電極上にＭＴＪ膜を追加することによって低減できる。ＭＲＡＭプロセスは、ロジックプロセスが行われる前に行われてもよい。上部ビアは、ＭＴＪデバイスの最上部を選択的に開けるために追加されてもよい。上部ビアの高さは、調節可能であってもよい。
特定の実施形態では、底部キャップ層および垂直軸を有する底部金属充填トレンチを含む構造体上に磁気トンネル接合（ＭＴＪ）デバイスを形成するステップを含む方法が、開示される。磁気トンネル接合デバイスは、底部電極、磁気トンネル接合層（反強磁性層、固定層、トンネル障壁、自由層、その他）、磁気トンネル接合シール層、上部電極、およびロジックキャップ層を含む。磁気トンネル接合デバイスは、垂直軸からオフセットしているＭＴＪ軸を有する。その方法はまた、ロジックキャップ層の上に絶縁層を形成し、平坦化するステップも含む。その方法はさらに、絶縁層に上部トレンチを開けるために、上部電極への上部ビアを開けるために、底部金属充填トレンチ中の金属へのロジックビアを開けるために、または上部ビアおよびロジックビアを開けるために、上部トレンチおよび上部ビアに、ロジックビアに、もしくは上部ビアおよびロジックビアに銅を堆積させるために、かつ堆積銅の銅化学機械平坦化を行うために、銅ダマシンプロセスを行うステップを含む。
別の特定の実施形態では、金属パッドを取り囲む底部キャップ層を含む構造体を含む装置が、開示される。装置はまた、構造体に結合される底部電極を含む磁気トンネル接合（ＭＴＪ）デバイスも含む。ＭＴＪデバイスは、磁気トンネル接合層（反強磁性層、固定層、トンネル障壁層、自由層、ＭＴＪキャップ層、その他）、上部電極、およびロジックキャップ層を含み、ＭＴＪデバイスは、金属パッドに関してオフセットしている。
別の特定の実施形態では、基板の上に第１の絶縁層を形成するステップを含む方法が、開示される。その方法はまた、第１の絶縁層の上に底部キャップ層を形成するステップも含む。その方法はさらに、第１の絶縁層に底部トレンチおよび底部ビアを開けるために、底部トレンチおよび底部ビアに銅をめっきするために、かつ銅化学機械平坦化を行うために、第１の銅ダマシンプロセスを行うステップを含む。銅充填底部トレンチは各々、垂直軸を有する。その方法はまた、底部キャップ層の上および銅充填底部トレンチの上に底部電極を形成するステップ、底部電極の上に磁気トンネル接合層を形成するステップ、磁気トンネル接合層の上にハードマスクを形成するステップ、ならびに隣接銅充填底部トレンチの垂直軸からオフセットしているＭＴＪ軸を各々有する磁気トンネル接合（ＭＴＪ）構造体をパターン形成するステップも含む。その方法はさらに、磁気トンネル接合構造体の上におよび隣接してならびに底部電極の上に磁気トンネル接合シール層を形成するステップを含む。その方法はまた、磁気トンネル接合シール層の上に第２の絶縁層を形成し、第２の絶縁層を平坦化するステップおよび磁気トンネル接合構造体の最上部を開けるステップも含む。その方法はさらに、平坦化された第２の絶縁層の上および磁気トンネル接合構造体の最上部の上に上部電極を形成するステップならびに上部電極および底部電極をパターン形成するステップを含む。その方法はまた、底部キャップ層の上にロジックキャップ層を形成するステップも含み、ロジックキャップ層は、磁気トンネル接合シール層に隣接し、第２の絶縁層に隣接しかつパターン形成された上部電極の上にある。その方法はさらに、ロジックキャップ層の上に第３の絶縁層を形成し、平坦化するステップ、ならびに第３の絶縁層に上部トレンチを開け、パターン形成された上部電極への上部ビアおよび銅充填底部トレンチの１つへのロジックビアの少なくとも１つを開けるために、上部トレンチならびに上部ビアおよびロジックビアの少なくとの１つに銅をめっきするために、かつ銅化学機械平坦化を行うために、第２の銅ダマシンプロセスを行うステップを含む。
開示される実施形態の少なくとも１つによって提供される１つの特別な利点は、ＭＲＡＮおよびロジックプロセスが、シームレスに一緒に統合されて、ＭＴＪデバイスについて表面粗さの懸念を除去し、ロジック領域の層間絶縁膜（ＩＬＤ）部分でのリセスの形成を回避できることである。ＭＲＡＭ処理に起因するロジック領域でのロジック層への損傷は、銅ダマシンプロセスが行われる前に形成される底部キャップ層を実装することによって回避できる。底部キャップ層の表面粗さは、最初に底部キャップ層上に底部電極を堆積させ、次いで底部電極上にＭＴＪ膜を堆積させることによって低減できる。本開示の他の態様、利点、および特徴は、次の節、「図面の簡単な説明」、「詳細な説明」、および「特許請求の範囲」を含む、本出願全体の概観の後に明らかになる。
第１の絶縁層上に底部キャップ層を形成するステップの後の磁気トンネル接合（ＭＴＪ）デバイスを製作するプロセスでの少なくとも１つの段階の第１の説明に役立つ図である。 第１の絶縁層に底部金属充填トレンチおよび底部ビアを形成するステップの後の磁気トンネル接合（ＭＴＪ）デバイスを製作するプロセスでの少なくとも１つの段階の第２の説明に役立つ図である。 ＭＴＪ構造体をパターン形成するためにハードマスク上にフォトレジストを形成するステップの後の磁気トンネル接合（ＭＴＪ）デバイスを製作するプロセスでの少なくとも１つの段階の第３の説明に役立つ図である。 ＭＴＪ構造体上に第２の絶縁層を形成するステップの後の磁気トンネル接合（ＭＴＪ）デバイスを製作するプロセスでの少なくとも１つの段階の第４の説明に役立つ図である。 上部電極および底部電極をパターン形成するためにハードマスクおよびフォトレジストを形成するステップの後の磁気トンネル接合（ＭＴＪ）デバイスを製作するプロセスでの少なくとも１つの段階の第５の説明に役立つ図である。 第３の絶縁層を形成し、平坦化するステップの後の磁気トンネル接合（ＭＴＪ）デバイスを製作するプロセスでの少なくとも１つの段階の第６の説明に役立つ図である。 第３の絶縁層に上部銅充填トレンチならびに上部ビアおよびロジックビアを形成するステップの後の磁気トンネル接合（ＭＴＪ）デバイスを製作するプロセスでの少なくとも１つの段階の第７の説明に役立つ図である。 第３の絶縁層に上部銅充填トレンチならびに上部ビアおよびロジックビアを形成するステップの後で、上部ビアおよびロジックビアは、図７の上部ビアおよびロジックビアと異なる高さを有する、磁気トンネル接合（ＭＴＪ）デバイスを製作するプロセスでの少なくとも１つの段階の第８の説明に役立つ図である。 磁気トンネル接合（ＭＴＪ）デバイスを形成する方法の第１の説明に役立つ実施形態の流れ図である。 磁気トンネル接合（ＭＴＪ）デバイスを形成する方法の第２の説明に役立つ実施形態の第１の部分の流れ図である。 磁気トンネル接合（ＭＴＪ）デバイスを形成する方法の第２の説明に役立つ実施形態の第２の部分の流れ図である。 オフセットＭＴＪ軸を持つＭＴＪ構造体を有するモジュールを含む携帯型通信デバイスの特定の実施形態のブロック図である。 磁気トンネル接合（ＭＴＪ）デバイスとともに使用するための製造プロセスを例示するデータ流れ図である。
本開示の特定の実施形態は、図面を参照して以下で述べられる。その記述では、共通の特徴は、図面を通して共通の参照番号によって指定される。図１を参照すると、磁気トンネル接合（ＭＴＪ）デバイスを製作するプロセスでの少なくとも１つの段階の第１の説明に役立つ図が、描写され、全体的に１００と指定される。第１の絶縁層１０４は、基板１０２の上に形成されてもよい。基板１０２は、他の下に位置する層のためのキャップ層などの、任意の下に位置する層を表す。例えば、第１の絶縁層１０４は、基板１０２に堆積される材料から形成されてもよい。底部キャップ層１０６は、第１の絶縁層１０４の上に形成されてもよい。例えば、底部キャップ層１０６は、第１の絶縁層１０４に堆積される材料から形成されてもよい。特定の実施形態では、底部キャップ層１０６は、炭化シリコン（ＳｉＣ）または窒化シリコン（ＳｉＮ、その他）を含む。ウェハーのＭＲＡＭ領域１０８が、図示され、ウェハーのロジック領域１１０が、図示される。底部キャップ層１０６は、ＭＲＡＭ領域１０８およびロジック領域１１０の絶縁層でのリセスの形成を防ぐことができる。
図２を参照すると、磁気トンネル接合（ＭＴＪ）デバイスを製作するプロセスでの少なくとも１つの段階の第２の説明に役立つ図が、描写され、全体的に２００と指定される。第１の銅ダマシンプロセスは、第１の絶縁層１０４に底部トレンチ２０２および底部ビア２０４を開けるために、底部トレンチ２０２および底部ビア２０４に銅をめっきするまたはさもなければ堆積させるために、かつ銅化学機械平坦化を行うために、行われてもよい。例えば、ロジックプロセスは、ロジック領域１１０での底部トレンチ２０２および底部ビア２０４中の銅の配置を規定してもよい。代替実施形態では、銅の他に別の導電性金属が、使用されてもよい。銅充填底部トレンチ２０２は各々、垂直軸２２０を有する。銅充填底部トレンチ２０２の各々の表面は、銅パッド２３０を形成する。
図３を参照すると、磁気トンネル接合（ＭＴＪ）デバイスを製作するプロセスでの少なくとも１つの段階の第３の説明に役立つ図が、描写され、全体的に３００と指定される。底部電極３０２は、底部キャップ層１０６の上および底部トレンチ２０２中の銅の上に形成されてもよい。例えば、底部電極３０２は、底部キャップ層１０６および底部トレンチ２０２中の銅に堆積される材料から形成されてもよい。特定の実施形態では、底部電極３０２は、タンタルおよび窒化タンタルの少なくとも１つを含む。底部トレンチ２０２中の銅上に直接底部電極３０２を形成することは、底部電極３０２と底部トレンチ２０２中の銅との間に底部ビアを使用することと比べて、その後に形成されるＭＴＪデバイスの直列抵抗を低減する。
磁気トンネル接合層３０４は、底部電極３０２の上に形成されてもよい。例えば、磁気トンネル接合層３０４は、底部電極３０２に堆積される材料から形成されてもよい。底部電極３０２および磁気トンネル接合層３０４は、底部トレンチ２０２中の銅を一時的にシールし、保護することができる。特定の実施形態では、磁気トンネル接合層３０４の少なくとも１つの容易軸磁気トンネル接合磁気アニールは、図４で示される、その後に形成される磁気トンネル接合構造体４０２の磁場配向を整列させる。ハードマスク３０６は、磁気トンネル接合層３０４の上に形成されてもよい。例えば、ハードマスク３０６は、磁気トンネル接合層３０４に堆積される材料から形成されてもよい。フォトレジスト３０８は、図４で示される磁気トンネル接合構造体４０２をパターン形成するために、ハードマスク３０６の上に形成され、パターン形成されてもよい。例えば、フォトレジスト３０８は、ハードマスク３０６に堆積される材料から形成されてもよく、フォトリソグラフィー技術によってパターン形成されてもよい。
図４を参照すると、磁気トンネル接合（ＭＴＪ）デバイスを製作するプロセスでの少なくとも１つの段階の第４の説明に役立つ図が、描写され、全体的に４００と指定される。磁気トンネル接合（ＭＴＪ）構造体４０２は、底部電極３０２の上に形成されてもよく、また底部トレンチ２０２中の銅に重ならないように底部トレンチ２０２中の銅からオフセットして形成されてもよい。磁気トンネル接合構造体４０２は各々、隣接銅充填底部トレンチ２０２の垂直軸２２０からオフセット４３０だけオフセットしているＭＴＪ軸４２０を有してもよい。ＭＴＪ軸４２０は、構造上の軸であり、ＭＴＪ磁化軸４２２と一致してもよくまたはしなくてもよい。面内磁化の場合は、ＭＴＪ磁化軸４２２は、実質的に水平で、障壁層４０６に実質的に平行であってもよく、ＭＴＪ磁化軸４２２は、図示されるように紙面と平行、または紙面に垂直とすることができる。垂直ＭＴＪ（図示されず）の面外磁化の場合は、ＭＴＪ磁化軸４２２は、ＭＴＪ軸４２０に実質的に平行であってもよい。底部トレンチ２０２中の銅からオフセットし、底部トレンチ２０２中の銅に重ならない磁気トンネル接合構造体４０２を形成することは、底部トレンチ２０２中の銅の表面粗さの影響から磁気トンネル接合構造体４０２を保護することができる。特定の実施形態では、垂直軸２２０からのＭＴＪ軸４２０のオフセット４３０は、磁気トンネル接合構造体４０２の幅よりも大きい。オフセット４３０は、磁気トンネル接合構造体４０２が、底部キャップ層１０６の上に形成され、銅パッド２３０の上に広がらないことを保証するように選択されてもよい。磁気トンネル接合構造体４０２は、反強磁性層（ＡＦＭ）（図示されず）、固定層４０４、障壁層４０６、自由層４０８、およびＭＴＪキャップ層（図示されず）を含んでもよい。
磁気トンネル接合シール層４１０は、磁気トンネル接合構造体４０２の上におよび隣接してならびに底部電極３０２の上に形成されてもよい。例えば、磁気トンネル接合シール層４１０は、磁気トンネル接合構造体４０２上におよび隣接してならびに底部電極３０２上に堆積される材料から形成されてもよい。特定の実施形態では、磁気トンネル接合シール層４１０は、窒化シリコン（ＳｉＮ）または炭化シリコン（ＳｉＣ、その他）を含む。第２の絶縁層４１２は、磁気トンネル接合シール層４１０の上に形成されてもよい。例えば、第２の絶縁層４１２は、磁気トンネル接合シール層４１０の上に堆積される材料から形成されてもよい。
図５を参照すると、磁気トンネル接合（ＭＴＪ）デバイスを製作するプロセスでの少なくとも１つの段階の第５の説明に役立つ図が、描写され、全体的に５００と指定される。第２の絶縁層４１２は、平坦化されてもよく、磁気トンネル接合構造体４０２の最上部５０４は、開けられてもよい。上部電極５０２は、平坦化された第２の絶縁層４１２の上および磁気トンネル接合構造体４０２の最上部５０４の上に形成されてもよい。例えば、上部電極５０２は、平坦化された第２の絶縁層４１２および磁気トンネル接合構造体４０２の最上部５０４に堆積される材料から形成されてもよい。特定の実施形態では、上部電極５０２は、タンタルおよび窒化タンタルの少なくとも１つを含む。
ハードマスクおよびフォトレジスト５０６は、上部電極５０２および底部電極３０２をパターン形成するために上部電極５０２の上に形成され、パターン形成されてもよい。例えば、ハードマスクおよびフォトレジスト５０６は、上部電極５０２に堆積される材料から形成されてもよく、フォトリソグラフィー技術によってパターン形成されてもよい。
図６を参照すると、磁気トンネル接合（ＭＴＪ）デバイスを製作するプロセスでの少なくとも１つの段階の第６の説明に役立つ図が、描写され、全体的に６００と指定される。上部電極５０２および底部電極３０２は、図５のハードマスクおよびフォトレジスト５０６のパターン形成に従ってパターン形成されてもよい。ＭＲＡＭ領域１０８では、図５のハードマスクおよびフォトレジスト５０６によって保護されないそれらの領域のすべての層が、底部キャップ層１０６に至るまで除去されている。ロジック領域１１０では、すべての層が、底部キャップ層１０６および底部トレンチ２０２中の銅に至るまで除去されている。
ロジックキャップ層６０２は、底部キャップ層１０６の上に形成されてもよく、ロジックキャップ層６０２は、磁気トンネル接合シール層４１０に隣接し、第２の絶縁層４１２に隣接し、かつパターン形成された上部電極５０２の上にある。例えば、ロジックキャップ層６０２は、底部キャップ層１０６上に、磁気トンネル接合シール層４１０に隣接して、第２の絶縁層４１２に隣接して、かつパターン形成された上部電極５０２上に堆積される材料から形成されてもよい。ＭＲＡＭ領域１０８では、ロジックキャップ層６０２は、磁気トンネル接合構造体４０２をシールすることができる。ロジック領域１１０では、ロジックキャップ層６０２は、底部キャップ層１０６の上および底部トレンチ２０２中の銅の上に形成されてもよい。例えば、ロジック領域１１０では、ロジックキャップ層６０２は、底部キャップ層１０６および底部トレンチ２０２中の銅に堆積される材料から形成されてもよい。ロジック領域１１０では、ロジックキャップ層６０２は、底部トレンチ２０２中の銅をシールすることができる。特定の実施形態では、ロジックキャップ層６０２は、炭化シリコン（ＳｉＣ）または窒化シリコン（ＳｉＮ、その他）を含む。第３の絶縁層６０４は、ロジックキャップ層６０２の上に形成され、平坦化されてもよい。例えば、第３の絶縁層６０４は、ロジックキャップ層６０２に堆積される材料から形成され、平坦化されてもよい。
図７を参照すると、磁気トンネル接合（ＭＴＪ）デバイスを製作するプロセスでの少なくとも１つの段階の第７の説明に役立つ図が、描写され、全体的に７００と指定される。第２の銅ダマシンプロセスは、第３の絶縁層６０４に上部トレンチ７０２を開け、パターン形成された上部電極５０２への上部ビア７０４および底部トレンチ２０２中の銅へのロジックビア７０６の少なくとも１つを開けるために、上部トレンチ７０２ならびに上部ビア７０４およびロジックビア７０６の少なくとも１つに銅をめっきするまたはさもなければ堆積させるために、かつ銅化学機械平坦化を行うために、行われてもよい。特定の実施形態では、上部ビア７０４およびロジックビア７０６は、共通のプロセス段階で一緒に形成できる。上部ビア７０４およびロジックビア７０６を共通のプロセス段階で一緒に形成することは、上部ビア７０４およびロジックビア７０６を別個のプロセス段階で形成することと比べて、余分なフォトリソグラフィーマスク形成ステップを不要にする。代替実施形態では、上部ビア７０４は、ロジックビア７０６とは独立に磁気トンネル接合構造体４０２のロジックキャップ層６０２へ選択的に開けられてもよい。特定の実施形態では、最終キャップ層７０８は、上部トレンチ７０２中の銅の上および第３の絶縁層６０４の上に形成されてもよい。例えば、最終キャップ層７０８は、上部トレンチ７０２中の銅および第３の絶縁層６０４に堆積される材料から形成されてもよい。
銅パッド２３０などの金属パッドを取り囲む底部キャップ層１０６を含む構造体７１２を含む装置７１０が、形成されてもよい。装置７１０はまた、磁気トンネル接合（ＭＴＪ）デバイス７１４も含み、ＭＴＪデバイス７１４は、構造体７１２に結合される底部電極３０２を含み、ＭＴＪデバイス７１４は、磁気トンネル接合構造体４０２中の磁気トンネル接合層、上部電極５０２、およびロジックキャップ層６０２を含み、ＭＴＪデバイス７１４は、銅パッド２３０などの金属パッドに関してオフセットしている。特定の実施形態では、オフセット４３０は、基板１０２に実質的に平行で、基板１０２から最も遠い、銅パッド２３０の表面などの金属パッドの表面に平行な方向での距離を規定する。特定の実施形態では、底部キャップ層１０６は、銅充填底部トレンチ２０２が形成される前に形成される。磁気トンネル接合構造体４０２中の磁気トンネル接合層は、銅パッド２３０に重ならなくてもよい。特定の実施形態では、ＭＴＪデバイス７１４の磁気トンネル接合構造体４０２中の磁気トンネル接合層は、銅パッド２３０の真上ではない。
図８を参照すると、磁気トンネル接合（ＭＴＪ）デバイスを製作するプロセスでの少なくとも１つの段階の第８の説明に役立つ図が、描写され、全体的に８００と指定される。特定の実施形態では、上部ビア７０４の高さは、調節可能である。図７および図８は、処理要件および層厚さに従って調節されてもよい異なる高さを有する上部ビア７０４を示す。例えばエッチングによる上部ビア７０４の形成は、磁気トンネル接合構造体４０２のロジックキャップ層６０２で止まる。同様に、例えばエッチングによるロジックビア７０６の形成は、底部トレンチ２０２中の銅上のロジックキャップ層６０２で止まる。金属トレンチエッチングは、上部ビア７０４およびロジックビア７０６のロジックキャップ層６０２を突き破ることになる。次いで金属めっきまたは堆積は、上部ビア７０４、ロジックビア７０６、および上部トレンチ７０２中に金属を充填することができる。金属化学機械平坦化（ＣＭＰ）プロセスは、上部トレンチ７０２の上の余分な金属膜を除去することになる。
図９は、磁気トンネル接合（ＭＴＪ）デバイスを形成する方法の第１の説明に役立つ実施形態９００の流れ図である。第１の説明に役立つ実施形態９００では、その方法は、９０２において、底部キャップ層および垂直軸を有する底部金属充填トレンチを含む構造体上に磁気トンネル接合（ＭＴＪ）デバイスを形成するステップを含み、磁気トンネル接合デバイスは、底部電極、磁気トンネル接合層、磁気トンネル接合シール層、上部電極、およびロジックキャップ層を含み、磁気トンネル接合デバイスは、垂直軸からオフセットしているＭＴＪ軸を有する。特定の実施形態では、金属充填底部トレンチ２０２は実質的に銅で充填される。特定の実施形態では、金属充填底部トレンチ２０２は、銅パッド２３０を形成し、底部電極３０２の少なくとも一部分は、銅パッド２３０上に形成される。
例えば、図７の磁気トンネル接合デバイス７１４は、図１の底部キャップ層１０６および垂直軸２２０を有する銅を充填された図２の底部トレンチ２０２を含む図７の構造体７１２上に形成されてもよい。図７の磁気トンネル接合デバイス７１４は、図３の底部電極３０２、図４の磁気トンネル接合構造体４０２中の磁気トンネル接合層、図４の磁気トンネル接合シール層４１０、図５の上部電極５０２、および図６のロジックキャップ層６０２を含んでもよい。図７の磁気トンネル接合デバイス７１４は、垂直軸２２０からオフセット４３０だけオフセットしているＭＴＪ軸４２０を有してもよい。特定の実施形態では、図１の底部キャップ層１０６は、図２の銅充填底部トレンチ２０２が形成される前に形成される。
その方法はまた、９０４において、ロジックキャップ層の上に絶縁層を形成し、平坦化するステップも含む。例えば、図６の第３の絶縁層６０４は、図６のロジックキャップ層６０２の上に形成され、平坦化されてもよい。
その方法はさらに、９０６において、絶縁層に上部トレンチを開けるために、上部電極への上部ビアもしくは底部金属充填トレンチ中の金属へのロジックビアを開けるためまたは上部ビアおよびロジックビアを開けるために、上部トレンチおよび上部ビアにもしくはロジックビアにもしくは上部ビアおよびロジックビアに銅を堆積させるために、かつ堆積銅の銅化学機械平坦化を行うために、銅ダマシンプロセスを行うステップを含む。例えば、第２の銅ダマシンプロセスは、図６の第３の絶縁層６０４に図７の上部トレンチ７０２を開けるために、図５の上部電極５０２への図７の上部ビア７０４もしくは図２の底部トレンチ２０２中の銅への図７のロジックビア７０６を開けるためにまたは上部ビア７０４およびロジックビア７０６を開けるために、上部トレンチ７０２および上部ビア７０４もしくはロジックビア７０６にまたは上部ビア７０４およびロジックビア７０６に銅をめっきするために、かつ銅の銅化学機械平坦化を行うために、行われてもよい。
図１０は、磁気トンネル接合（ＭＴＪ）デバイスを形成する方法の第２の説明に役立つ実施形態の第１の部分１０００の流れ図である。第２の説明に役立つ実施形態の第１の部分１０００では、その方法は、１００２において、基板の上に第１の絶縁層を形成するステップを含む。例えば、図１の第１の絶縁層１０４は、図１の基板１０２の上に形成されてもよい。その方法はまた、１００４において、第１の絶縁層の上に底部キャップ層を形成するステップも含む。例えば、図１の底部キャップ層１０６は、図１の第１の絶縁層１０４の上に形成されてもよい。
その方法はさらに、１００６において、第１の絶縁層に底部トレンチおよび底部ビアを開けるために、底部トレンチおよび底部ビアに銅をめっきするために、かつ銅化学機械平坦化（ＣＭＰ）を行うために、第１の銅ダマシンプロセスを行うステップを含み、銅充填底部トレンチは各々、垂直軸を有する。例えば、第１の銅ダマシンプロセスは、図１の第１の絶縁層１０４に図２の底部金属トレンチ２０２および図２の底部ビア２０４を開けるために、底部金属トレンチ２０２および底部ビア２０４に銅をめっきするために、かつ銅化学機械平坦化を行うために、行われてもよく、銅充填底部トレンチは各々、垂直軸２２０を有する。その方法はまた、１００８において、底部キャップ層の上および銅充填底部トレンチの上に底部電極を形成するステップ、１０１０において、底部電極の上に磁気トンネル接合層を形成するステップ、１０１２において、磁気トンネル接合層の上にハードマスクを形成するステップ、および１０１４において、隣接銅充填底部トレンチの垂直軸からオフセットしているＭＴＪ軸を各々有する磁気トンネル接合（ＭＴＪ）構造体をパターン形成するステップも含む。例えば、図３の底部電極３０２は、図１の底部キャップ層１０６の上および図２の銅充填底部トレンチ２０２の上に形成されてもよく、図３の磁気トンネル接合層３０４は、図３の底部電極３０２の上に形成されてもよく、図３のハードマスク３０６は、磁気トンネル接合層３０４の上に形成されてもよく、図３のハードマスク３０６およびフォトレジスト３０８は、銅充填底部トレンチ２０２に重ならないように図４の磁気トンネル接合構造体４０２をパターン形成するために使用されてもよい。磁気トンネル接合構造体４０２の各々は、隣接銅充填底部トレンチ２０２の垂直軸２２０からオフセット４３０であるＭＴＪ軸４２０を有してもよい。
その方法はさらに、１０１６において、磁気トンネル接合構造体の上におよび隣接してならびに底部電極の上に磁気トンネル接合シール層を形成するステップを含む。例えば、図４の磁気トンネル接合シール層４１０は、図４の磁気トンネル接合構造体４０２の上におよび隣接してならびに図３の底部電極３０２の上に形成されてもよい。その方法はまた、１０１８において、磁気トンネル接合シール層の上に第２の絶縁層を形成するステップも含む。例えば、図４の第２の絶縁層４１２は、図４の磁気トンネル接合シール層４１０の上に形成されてもよい。
図１１は、磁気トンネル接合（ＭＴＪ）デバイスを形成する方法の第２の説明に役立つ実施形態の第２の部分１１００の流れ図である。第２の説明に役立つ実施形態の第２の部分１１００では、その方法は、１１０２において、第２の絶縁層を平坦化し、磁気トンネル接合構造体の最上部を開けるステップ、１１０４において、平坦化された第２の絶縁層の上および磁気トンネル接合構造体の最上部の上に上部電極を形成するステップ、および１１０６において、上部電極および底部電極をパターン形成するステップを含む。例えば、図４の第２の絶縁層４１２は、平坦化されて、図４の磁気トンネル接合構造体４０２の図５の最上部５０４を開けてもよく、図５の上部電極５０２は、図４の平坦化された第２の絶縁層４１２の上および図４の磁気トンネル接合構造体４０２の図５の最上部５０４の上に形成されてもよく、図５のハードマスクおよびフォトレジスト５０６は、パターン形成され、図５の上部電極５０２および図３の底部電極３０２をパターン形成するために使用されてもよい。その方法はさらに、１１０８において、底部キャップ層の上にロジックキャップ層を形成するステップを含み、ロジックキャップ層は、磁気トンネル接合シール層に隣接し、第２の絶縁層に隣接し、かつパターン形成された上部電極の上にある。例えば、図６のロジックキャップ層６０２は、図１の底部キャップ層１０６の上に、図４の磁気トンネル接合シール層４１０に隣接して、図４の第２の絶縁層４１２に隣接して、かつ図５のパターン形成された上部電極５０２の上に形成されてもよい。
その方法はまた、１１１０において、ロジックキャップ層の上に第３の絶縁層を形成し、平坦化するステップ、ならびに１１１２において、パターン形成された上部電極への上部ビアおよび銅充填底部トレンチの１つへのロジックビアの少なくとも１つを開け、第３の絶縁層に上部トレンチを開けるために、上部トレンチならびに上部ビアおよびロジックビアの少なくとも１つに銅をめっきするために、かつ銅化学機械平坦化を行うために、第２の銅ダマシンプロセスを行うステップも含む。例えば、図６の第３の絶縁層６０４は、図６のロジックキャップ層６０２の上に形成され、平坦化されてもよく、第２の銅ダマシンプロセスは、図５のパターン形成された上部電極５０２への図７の上部ビア７０４および図２の銅充填底部トレンチ２０２への図７のロジックビア７０６の少なくとも１つを開け、図６の第３の絶縁層６０４に図７の上部トレンチ７０２を開けるために、上部トレンチ７０２ならびに上部ビア７０４およびロジックビア７０６の少なくとも１つに銅をめっきするために、かつ銅化学機械平坦化を行うために、行われてもよい。
図１２は、オフセットＭＴＪ軸およびロジックキャップ層を持つＭＴＪ構造体を有するモジュール１２６４を含むシステム１２００の特定の実施形態のブロック図である。システム１２００は、携帯型電子デバイスに実装されてもよく、ソフトウェア１２６６などのコンピュータ可読命令を保存する、メモリ１２３２などのコンピュータ可読媒体に結合される、デジタルシグナルプロセッサ（ＤＳＰ）などのプロセッサ１２１０を含む。システム１２００は、オフセットＭＴＪ軸およびロジックキャップ層を持つＭＴＪ構造体を有するモジュール１２６４を含む。説明に役立つ例では、オフセットＭＴＪ軸およびロジックキャップ層を持つＭＴＪ構造体を有するモジュール１２６４は、図９〜１１の実施形態のいずれかまたはそれらの任意の組合せに従って作られる、図７のＭＴＪ構造体を含む。オフセットＭＴＪ軸およびロジックキャップ層を持つＭＴＪ構造体を有するモジュール１２６４は、プロセッサ１２１０の中であってもよくまたは別個のデバイスもしくは回路（図示されず）であってもよい。特定の実施形態では、図１２で示されるように、オフセットＭＴＪ軸およびロジックキャップ層を持つＭＴＪ構造体を有するモジュール１２６４は、デジタルシグナルプロセッサ（ＤＳＰ）１２１０にとってアクセスしやすい。別の特定の実施形態では、メモリ１２３２は、オフセットＭＴＪ軸およびロジックキャップ層を持つＭＴＪ構造体を有するモジュール１２６４を含むＳＴＴ−ＭＲＡＭメモリ配列を含む。
カメラインターフェース１２６８は、プロセッサ１２１０に結合され、またビデオカメラ１２７０などのカメラにも結合される。ディスプレイコントローラ１２２６は、プロセッサ１２１０およびディスプレイデバイス１２２８に結合される。コーダー／デコーダー（ＣＯＤＥＣ）１２３４もまた、プロセッサ１２１０に結合できる。スピーカー１２３６およびマイクロフォン１２３８は、ＣＯＤＥＣ１２３４に結合できる。無線インターフェース１２４０は、プロセッサ１２１０および無線アンテナ１２４２に結合できる。
特定の実施形態では、プロセッサ１２１０、ディスプレイコントローラ１２２６、メモリ１２３２、ＣＯＤＥＣ１２３４、無線インターフェース１２４０、およびカメラインターフェース１２６８は、システムインパッケージまたはシステムオンチップデバイス１２２２に含まれる。特定の実施形態では、入力デバイス１２３０および電力供給部１２４４は、システムオンチップデバイス１２２２に結合される。その上、特定の実施形態では、図１２で例示されるように、ディスプレイデバイス１２２８、入力デバイス１２３０、スピーカー１２３６、マイクロフォン１２３８、無線アンテナ１２４２、ビデオカメラ１２７０、および電力供給部１２４４は、システムオンチップデバイス１２２２の外部にある。しかしながら、ディスプレイデバイス１２２８、入力デバイス１２３０、スピーカー１２３６、マイクロフォン１２３８、無線アンテナ１２４２、ビデオカメラ１２７０、および電力供給部１２４４の各々は、インターフェースまたはコントローラなどの、システムオンチップデバイス１２２２の構成要素に結合できる。
前述の開示されたデバイスおよび機能性（図７のデバイス、図９、図１０、もしくは図１１の方法、またはそれらの任意の組合せ）は、設計され、コンピュータ可読媒体に保存されるコンピュータファイル（例えば、ＲＴＬ、ＧＤＳＩＩ、ＧＥＲＢＥＲ、その他）に構成されてもよい。いくつかのまたはすべてのそのようなファイルは、そのようなファイルに基づいてデバイスを製作する製作担当者に提供されてもよい。結果として生じる製品は、半導体ウェハーを含み、それは、次いで半導体ダイに切断され、半導体チップにパッケージ化される。半導体チップは次いで、電子デバイスで用いられる。図１３は、電子デバイス製造プロセス１３００の特定の説明に役立つ実施形態を描写する。
物理的デバイス情報１３０２は、製造プロセス１３００で調査コンピュータ１３０６などにおいて受け取られる。物理的デバイス情報１３０２は、図７のＭＴＪデバイス７１４などの、半導体デバイスの少なくとも１つの物理的性質を表す設計情報を含んでもよい。例えば、物理的デバイス情報１３０２は、調査コンピュータ１３０６に結合されるユーザーインターフェース１３０４を介して入力される物理的パラメーター、材料特性、および構造情報を含んでもよい。調査コンピュータ１３０６は、メモリ１３１０などのコンピュータ可読媒体に結合される、１つまたは複数の処理コアなどのプロセッサ１３０８を含む。メモリ１３１０は、プロセッサ１３０８に物理的デバイス情報１３０２をファイルフォーマットに従い、ライブラリファイル１３１２を生成するように変換させることが実行可能であるコンピュータ可読命令を保存してもよい。
特定の実施形態では、ライブラリファイル１３１２は、変換された設計情報を含む少なくとも１つのデータファイルを含む。例えば、ライブラリファイル１３１２は、電子設計自動化（ＥＤＡ）ツール１３２０とともに使用するために提供される、図７のＭＴＪデバイスを含む半導体デバイスのライブラリを含んでもよい。
ライブラリファイル１３１２は、メモリ１３１８に結合される、１つまたは複数の処理コアなどのプロセッサ１３１６を含む設計コンピュータ１３１４でＥＤＡツール１３２０と併せて使用されてもよい。ＥＤＡツール１３２０は、設計コンピュータ１３１４のユーザーがライブラリファイル１３１２の、図７のＭＴＪデバイス７１４を使用して回路を設計することを可能にするためのプロセッサ実行可能命令としてメモリ１３１８に保存されてもよい。例えば、設計コンピュータ１３１４のユーザーは、設計コンピュータ１３１４に結合されるユーザーインターフェース１３２４を介して回路設計情報１３２２を入力してもよい。回路設計情報１３２２は、図７のＭＴＪデバイス７１４などの半導体デバイスの少なくとも１つの物理的性質を表す設計情報を含んでもよい。例示するために、回路設計特性は、回路設計での特定の回路および他の要素との関係の識別、位置決め情報、特徴サイズ情報、相互接続情報、または半導体デバイスの物理的性質を表す他の情報を含んでもよい。
設計コンピュータ１３１４は、回路設計情報１３２２を含む設計情報をファイルフォーマットに従って変換するように構成されてもよい。例示するために、ファイルフォーメーションは、図形データシステム（ＧＤＳＩＩ）ファイルフォーマットなどの、階層的フォーマットで平面幾何学的形状、テキストラベル、および回路レイアウトについての他の情報を表すデータベースバイナリファイルフォーマットを含んでもよい。設計コンピュータ１３１４は、他の回路または情報に加えて、図７のＭＴＪデバイス７１４を記述する情報を含むＧＤＳＩＩファイル１３２６などの、変換された設計情報を含むデータファイルを生成するように構成されてもよい。例示するために、データファイルは、図７のＭＴＪデバイス７１４を含み、ＳＯＣ内に追加の電子回路および構成要素もまた含むシステムオンチップ（ＳＯＣ）に対応する情報を含んでもよい。
ＧＤＳＩＩファイル１３２６は、ＧＤＳＩＩファイル１３２６中の変換された情報に従って図７のＭＴＪデバイス７１４を製造するために、製作プロセス１３２８で受け取られてもよい。例えば、デバイス製造プロセスは、代表的なマスク１３３２として例示される、フォトリソグラフィー処理に使用されるべきマスクなどの１つまたは複数のマスクを作るために、ＧＤＳＩＩファイル１３２６をマスク製造者１３３０に提供するステップを含んでもよい。マスク１３３２は、１つまたは複数のウェハー１３３４を生成するための製作プロセスの間使用されてもよく、そのウェハーは、テストされ、代表的なダイ１３３６などのダイに分離されてもよい。ダイ１３３６は、図７のＭＴＪデバイス７１４を含む回路を含む。
例示するために、製作プロセス１３２８は、図９の方法または図１０〜１１の方法を行うために、メモリデバイスなどのコンピュータ可読有形記憶媒体に保存される命令を実行するプロセッサを組み込む少なくとも１つのコンピュータを含んでもよい。コンピュータは、１つまたは複数の半導体製作デバイスに結合され、底部キャップ層および垂直軸を有する底部金属充填トレンチを含む構造体上に磁気トンネル接合（ＭＴＪ）デバイスの形成を開始するための命令を実行するように構成されてもよい。磁気トンネル接合デバイスは、底部電極、磁気トンネル接合層、磁気トンネル接合シール層、上部電極、およびロジックキャップ層を含む。磁気トンネル接合デバイスは、垂直軸からオフセットしているＭＴＪ軸を有する。コンピュータはまた、ロジックキャップ層の上に絶縁層の形成および平坦化を開始するためのコンピュータ可読媒体に保存される命令を実行するように構成されてもよい。コンピュータはまた、絶縁層に上部トレンチを開けるために、上部電極への上部ビアを開けるために、底部金属充填トレンチ中の金属へのロジックビアを開けるために、または上部ビアおよびロジックビアを開けるために、上部トレンチおよび上部ビアに、ロジックビアに、もしくは上部ビアおよびロジックビアに銅を堆積させるために、かつ堆積銅の銅化学機械平坦化を行うために、銅ダマシンプロセスを開始するためのコンピュータ可読媒体に保存される命令を実行するように構成されてもよい。
ダイ１３３６は、パッケージ化プロセス１３３８に提供されてもよく、そこでダイ１３３６は、代表的なパッケージ１３４０に組み込まれる。例えば、パッケージ１３４０は、単一ダイ１３３６またはシステムインパッケージ（ＳｉＰ）配置などのマルチダイを含んでもよい。パッケージ１３４０は、電子機器技術評議会（ＪＥＤＥＣ）標準などの、１つもしくは複数の標準または仕様に準拠するように構成されてもよい。
パッケージ１３４０に関する情報は、コンピュータ１３４６に保存される構成要素ライブラリなどを介してさまざまな製品設計者に配布されてもよい。コンピュータ１３４６は、メモリ１３５０に結合される、１つまたは複数の処理コアなどのプロセッサ１３４８を含んでもよい。印刷回路基板（ＰＣＢ）ツールは、ユーザーインターフェース１３４４を介してコンピュータ１３４６のユーザーから受け取られるＰＣＢ設計情報１３４２を処理するためにメモリ１３５０にプロセッサ実行可能命令として保存されてもよい。ＰＣＢ設計情報１３４２は、回路基板上へのパッケージ化半導体デバイスの物理的位置決め情報を含んでもよく、パッケージ化半導体デバイスは、図７のＭＴＪデバイス７１４を含むパッケージ１３４０に対応する。
コンピュータ１３４６は、回路基板上のパッケージ化半導体デバイスの物理的位置決め情報、ならびに配線およびビアなどの電気的接続のレイアウトを含むデータを持つＧＥＲＢＥＲファイル１３５２などのデータファイルを生成するためにＰＣＢ設計情報１３４２を変換するように構成されてもよく、パッケージ化半導体デバイスは、図７のＭＴＪデバイス７１４を含むパッケージ１３４０に対応する。他の実施形態では、変換されたＰＣＢ設計情報によって生成されるデータファイルは、ＧＥＲＢＥＲフォーマット以外のフォーマットを有してもよい。
ＧＥＲＢＥＲファイル１３５２は、基板アセンブリプロセス１３５４で受け取られ、ＧＥＲＢＥＲファイル１３５２内に保存される設計情報に従って製造される、代表的なＰＣＢ１３５６などのＰＣＢを作るために使用されてもよい。例えば、ＧＥＲＢＥＲファイル１３５２は、ＰＣＢ生産プロセスのさまざまなステップを行うための１つまたは複数の機械にアップロードされてもよい。ＰＣＢ１３５６は、代表的な印刷回路アセンブリ（ＰＣＡ）１３５８を形成するためにパッケージ１３４０を含む電子部品を装着されてもよい。
ＰＣＡ１３５８は、製品製造プロセス１３６０で受け取られ、第１の代表的な電子デバイス１３６２および第２の代表的な電子デバイス１３６４などの、１つまたは複数の電子デバイスに統合されてもよい。説明に役立つ、限定しない例として、第１の代表的な電子デバイス１３６２、第２の代表的な電子デバイス１３６３、または両方は、セットトップボックス、音楽プレーヤー、ビデオプレーヤー、娯楽装置、ナビゲーションデバイス、通信デバイス、携帯情報端末（ＰＤＡ）、固定位置データ装置、およびコンピュータの群から選択されてもよい。別の説明に役立つ、限定しない例として、電子デバイス１３６２および１３６４の１つまたは複数は、携帯電話、手持ち式個人用通信システム（ＰＣＳ）装置などの遠隔装置、個人用データ補助装置、グローバルポジショニングシステム（ＧＰＳ）使用可能デバイス、ナビゲーションデバイスなどの携帯型データ装置、メーター読み取り装置などの固定位置データ装置、またはデータもしくはコンピュータ命令を保存しもしくは読み出す任意の他のデバイス、またはそれらの組合せであってもよい。図１３は、本開示の教示による遠隔装置を例示するけれども、本開示は、これらの典型的な例示される装置に限定されない。本開示の実施形態は、メモリおよびオンチップ回路を含む能動的集積回路を含む任意のデバイスで適切に用いられてもよい。
このように、図７のＭＴＪデバイス７１４は、説明に役立つプロセス１３００で述べられるように、製作され、処理され、電子デバイスに組み込まれてもよい。図１〜１１に関して開示される実施形態の１つまたは複数の態様は、さまざまな処理段階において、ライブラリファイル１３１２、ＧＤＳＩＩファイル１３２６、およびＧＥＲＢＥＲファイル１３５２などの中に含まれ、ならびに調査コンピュータ１３０６のメモリ１３１０、設計コンピュータ１３１４のメモリ１３１８、コンピュータ１３４６のメモリ１３５０、基板アセンブリプロセス１３５４などのさまざまな段階で使用される１つもしくは複数の他のコンピュータまたはプロセッサ（図示されず）のメモリに保存され、またマスク１３３２、ダイ１３３６、パッケージ１３４０、ＰＣＡ１３５８、プロトタイプ回路もしくはデバイス（図示されず）などの他の製品、またはそれらの任意の組合せなどの１つもしくは複数の他の物理的実施形態に組み込まれてもよい。例えば、ＧＤＳＩＩファイル１３２６または製作プロセス１３２８は、コンピュータによって実行可能な命令を保存するコンピュータ可読有形媒体を含むことができ、その命令は、図７のＭＴＪデバイス７１４の形成を開始するためのコンピュータによって実行可能な命令を含む。物理的デバイス設計から最終製品までの生産のさまざまな代表的な段階が、描写されるけれども、他の実施形態では、より少ない段階が、使用されてもよく、または追加の段階が、含まれてもよい。同様に、プロセス１３００は、プロセス１３００のさまざまな段階を行う単一の実体によって、または１つもしくは複数の実体によって行われてもよい。
当業者はさらに、本明細書で開示される実施形態に関連して述べられるさまざまな説明に役立つ論理ブロック、構成、モジュール、回路、および方法ステップが、電子ハードウェア、処理装置によって実行されるコンピュータソフトウェア、または両方の組合せとして実施されてもよいことを理解することになる。さまざまな説明に役立つ構成要素、ブロック、構成、モジュール、回路、およびステップは、それらの機能性の観点から上で一般的に述べられた。そのような機能性がハードウェアまたは実行可能な処理命令として実施されるかどうかは、特定の応用およびシステム全体に課せられる設計制約に依存する。当業者は、述べられる機能性を各特定の応用のためにさまざまな方法で実施してもよいが、しかしそのような実施の決定は、本開示の範囲からの逸脱を引き起こすと解釈されるべきでない。
本明細書で開示される実施形態に関連して述べられる方法またはアルゴリズムのステップは、直接ハードウェアで、プロセッサによって実行されるソフトウェアモジュールで、または２つの組合せで具体化されてもよい。ソフトウェアモジュールは、ランダムアクセスメモリ（ＲＡＭ）、磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）、スピントルク転送型磁気抵抗ランダムアクセスメモリ（ＳＴＴ−ＭＲＡＭ）、フラッシュメモリ、読み出し専用メモリ（ＲＯＭ）、プログラマブル読み出し専用メモリ（ＰＲＯＭ）、消去可能なプログラマブル読み出し専用メモリ（ＥＰＲＯＭ）、電気的に消去可能なプログラマブル読み出し専用メモリ（ＥＥＰＲＯＭ）、レジスタ、ハードディスク、取り外し可能なディスク、コンパクトディスク読み出し専用メモリ（ＣＤ−ＲＯＭ）、または当技術分野で周知の任意の他の形態の記憶媒体に存在してもよい。例となる記憶媒体は、プロセッサに結合され、その結果プロセッサは、記憶媒体から情報を読み出し、記憶媒体に情報を書き込むことができる。別の方法では、記憶媒体は、プロセッサと一体であってもよい。プロセッサおよび記憶媒体は、特定用途向け集積回路（ＡＳＩＣ）に存在してもよい。ＡＳＩＣは、コンピュータデバイスまたはユーザー端末に存在してもよい。別の方法では、プロセッサおよび記憶媒体は、コンピュータデバイスまたはユーザー端末に個別構成要素として存在してもよい。
開示される実施形態の先の記述は、当業者なら開示される実施形態を作るまたは使用することができるように提供される。これらの実施形態へのさまざまな変更は、当業者には容易に明らかとなり、本明細書で規定される原理は、本開示の範囲から逸脱することなく他の実施形態に適用されてもよい。それ故に、本開示は、本明細書で示される実施形態に限定されることを意図されず、次に来る特許請求の範囲によって規定されるような原理および新規の特徴と一致する可能な最大範囲を与えられるべきである。
１００ 磁気トンネル接合デバイスを製作するプロセスでの少なくとも１つの段階の第１の説明に役立つ図
１０２ 基板
１０４ 第１の絶縁層
１０６ 底部キャップ層
１０８ ＭＲＡＭ領域
１１０ ロジック領域
２００ 磁気トンネル接合デバイスを製作するプロセスでの少なくとも１つの段階の第２の説明に役立つ図
２０２ 底部トレンチ
２０４ 底部ビア
２２０ 垂直軸
２３０ 銅パッド
３００ 磁気トンネル接合デバイスを製作するプロセスでの少なくとも１つの段階の第３の説明に役立つ図
３０２ 底部電極
３０４ 磁気トンネル接合層
３０６ ハードマスク
３０８ フォトレジスト
４００ 磁気トンネル接合デバイスを製作するプロセスでの少なくとも１つの段階の第４の説明に役立つ図
４０２ 磁気トンネル接合構造体
４０４ 固定層
４０６ 障壁層
４０８ 自由層
４１０ 磁気トンネル接合シール層
４１２ 第２の絶縁層
４２０ ＭＴＪ軸
４２２ ＭＴＪ磁化軸
４３０ オフセット
５００ 磁気トンネル接合デバイスを製作するプロセスでの少なくとも１つの段階の第５の説明に役立つ図
５０２ 上部電極
５０４ 磁気トンネル接合構造体の最上部
５０６ ハードマスクおよびフォトレジスト
６００ 磁気トンネル接合デバイスを製作するプロセスでの少なくとも１つの段階の第６の説明に役立つ図
６０２ ロジックキャップ層
６０４ 第３の絶縁層
７００ 磁気トンネル接合デバイスを製作するプロセスでの少なくとも１つの段階の第７の説明に役立つ図
７０２ 上部トレンチ
７０４ 上部ビア
７０６ ロジックビア
７０８ 最終キャップ層
７１０ 装置
７１２ 構造体
７１４ 磁気トンネル接合デバイス
８００ 磁気トンネル接合デバイスを製作するプロセスでの少なくとも１つの段階の第８の説明に役立つ図
９００ 磁気トンネル接合デバイスを形成する方法の第１の説明に役立つ実施形態
９０２ 構造体上に磁気トンネル接合デバイスを形成するステップ
９０４ ロジックキャップ層の上に絶縁層を形成し、平坦化するステップ
９０６ 銅ダマシンプロセスを行うステップ
１０００ 磁気トンネル接合デバイスを形成する方法の第２の説明に役立つ実施形態の第１の部分
１００２ 基板の上に第１の絶縁層を形成するステップ
１００４ 第１の絶縁層の上に底部キャップ層を形成するステップ
１００６ 第１の銅ダマシンプロセスを行うステップ
１００８ 底部キャップ層の上および銅充填底部トレンチの上に底部電極を形成するステップ
１０１０ 底部電極の上に磁気トンネル接合層を形成するステップ
１０１２ 磁気トンネル接合層の上にハードマスクを形成するステップ
１０１４ 磁気トンネル接合構造体をパターン形成するステップ
１０１６ 磁気トンネル接合構造体の上におよび隣接してならびに底部電極の上に磁気トンネル接合シール層を形成するステップ
１０１８ 磁気トンネル接合シール層の上に第２の絶縁層を形成するステップ
１１００ 磁気トンネル接合デバイスを形成する方法の第２の説明に役立つ実施形態の第２の部分
１１０２ 第２の絶縁層を平坦化し、磁気トンネル接合構造体の最上部を開けるステップ
１１０４ 平坦化された第２の絶縁層の上および磁気トンネル接合構造体の最上部の上に上部電極を形成するステップ
１１０６ 上部電極および底部電極をパターン形成するステップ
１１０８ 底部キャップ層の上にロジックキャップ層を形成するステップ
１１１０ ロジックキャップ層の上に第３の絶縁層を形成し、平坦化するステップ
１１１２ 第２の銅ダマシンプロセスを行うステップ
１２００ システム
１２１０ プロセッサ
１２２２ システムインパッケージまたはシステムオンチップデバイス
１２２６ ディスプレイコントローラ
１２２８ ディスプレイデバイス
１２３０ 入力デバイス
１２３２ メモリ
１２３４ コーダー／デコーダー（ＣＯＤＥＣ）
１２３６ スピーカー
１２３８ マイクロフォン
１２４０ 無線インターフェース
１２４２ 無線アンテナ
１２４４ 電力供給部
１２６４ オフセットＭＴＪ軸およびロジックキャップ層を持つＭＴＪ構造体を有するモジュール
１２６６ ソフトウェア
１２６８ カメラインターフェース
１２７０ ビデオカメラ
１３００ 電子デバイス製造プロセス
１３０２ 物理的デバイス情報
１３０４ ユーザーインターフェース
１３０６ 調査コンピュータ
１３０８ プロセッサ
１３１０ メモリ
１３１２ ライブラリファイル
１３１４ 設計コンピュータ
１３１６ プロセッサ
１３１８ メモリ
１３２０ 電子設計自動化（ＥＤＡ）ツール
１３２２ 回路設計情報
１３２４ ユーザーインターフェース
１３２６ ＧＤＳＩＩファイル
１３２８ 製作プロセス
１３３０ マスク製造者
１３３２ マスク
１３３４ ウェハー
１３３６ ダイ
１３３８ パッケージ化プロセス
１３４０ パッケージ
１３４２ 印刷回路基板（ＰＣＢ）設計情報
１３４４ ユーザーインターフェース
１３４６ コンピュータ
１３４８ プロセッサ
１３５０ メモリ
１３５２ ＧＥＲＢＥＲファイル
１３５４ 基板アセンブリプロセス
１３５６ 印刷回路基板（ＰＣＢ）
１３５８ 印刷回路アセンブリ（ＰＣＡ）
１３６０ 製品製造プロセス
１３６２ 第１の代表的な電子デバイス
１３６４ 第２の代表的な電子デバイス

Claims (21)

  1. 底部キャップ層および垂直軸を有する底部金属充填トレンチを含む構造体上に磁気トンネル接合デバイスを形成するステップであって、前記磁気トンネル接合デバイスは、底部電極、磁気トンネル接合層、磁気トンネル接合シール層、前記磁気トンネル接合シール層の上の絶縁層、上部電極、および前記底部キャップ層の上のロジックキャップ層を含み、前記ロジックキャップ層は、前記磁気トンネル接合シール層に隣接し、前記絶縁層に隣接し、前記上部電極の上にあり、前記磁気トンネル接合デバイスは、前記垂直軸からオフセットしている磁気トンネル接合軸を有し、前記底部金属充填トレンチが充填される前に前記底部キャップ層が形成される、ステップと、
    前記ロジックキャップ層の上に他の絶縁層を形成し、平坦化するステップと、
    前記他の絶縁層に上部トレンチを開け、少なくとも一つのビアを開け、前記上部トレンチおよび前記少なくとも一つのビアに銅を堆積させ、堆積させた前記銅の銅化学機械平坦化を行うために、銅ダマシンプロセスを行うステップとを含み、
    前記少なくとも一つのビアが、前記上部電極への上部ビア、ロジック領域の他の底部金属充填トレンチ中の金属へのロジックビア、またはこれらの組み合わせを含む、方法。
  2. 前記垂直軸からの前記磁気トンネル接合軸の前記オフセットは、前記磁気トンネル接合層の幅よりも大きい、請求項１に記載の方法。
  3. 前記底部金属充填トレンチは、実質的に銅を充填される、請求項１に記載の方法。
  4. 前記底部金属充填トレンチは、銅パッドを形成し、前記底部電極の少なくとも一部分は、前記銅パッド上に形成される、請求項１に記載の方法。
  5. 前記磁気トンネル接合層は、前記銅パッドの上にない、請求項４に記載の方法。
  6. 前記上部ビアおよび前記ロジックビアは、共通のプロセス段階で形成される、請求項１に記載の方法。
  7. 前記磁気トンネル接合層の容易軸磁気トンネル接合磁気アニールは、前記磁気トンネル接合デバイスの磁場配向を整列させる、請求項１に記載の方法。
  8. 前記垂直軸が前記上部電極を通る、請求項１に記載の方法。
  9. 前記底部金属充填トレンチが第２の銅ダマシンプロセスによって形成される、請求項１に記載の方法。
  10. 前記磁気トンネル接合シール層は、窒化シリコンまたは炭化シリコンを含む、請求項１に記載の方法。
  11. 前記底部電極は、タンタルまたは窒化タンタルを含み、前記上部電極は、タンタルまたは窒化タンタルを含む、請求項１に記載の方法。
  12. 前記ロジックキャップ層は、炭化シリコンまたは窒化シリコンを含む、請求項１に記載の方法。
  13. 前記上部ビアの高さは、調節可能である、請求項１に記載の方法。
  14. 請求項１に記載の方法によって形成される半導体デバイスを含む装置。
  15. 少なくとも１つの半導体ダイに統合される、請求項１４に記載の装置。
  16. 前記半導体デバイスがその中に統合される、セットトップボックス、音楽プレーヤー、ビデオプレーヤー、娯楽装置、ナビゲーションデバイス、通信デバイス、携帯情報端末（ＰＤＡ）、固定位置データ装置、およびコンピュータから成る群から選択されるデバイスをさらに含む、請求項１４に記載の装置。
  17. 基板の上に第１の絶縁層を形成するステップと、
    前記第１の絶縁層の上に底部キャップ層を形成するステップと、
    前記第１の絶縁層に底部トレンチおよび底部ビアを開けるために、前記底部トレンチおよび前記底部ビアに銅をめっきするために、かつ銅化学機械平坦化を行うために、第１の銅ダマシンプロセスを行うステップであって、銅充填底部トレンチは各々、垂直軸を有する、ステップと、
    前記底部キャップ層の上および前記銅充填底部トレンチの上に底部電極を形成するステップと、
    前記底部電極の上に磁気トンネル接合層を形成するステップと、
    前記磁気トンネル接合層の上にハードマスクを形成するステップと、
    隣接銅充填底部トレンチの前記垂直軸からオフセットしている磁気トンネル接合軸を各々有する磁気トンネル接合構造体をパターン形成するステップと、
    前記磁気トンネル接合構造体の上におよび隣接してならびに前記底部電極の上に磁気トンネル接合シール層を形成するステップと、
    前記磁気トンネル接合シール層の上に第２の絶縁層を形成するステップと、
    前記第２の絶縁層を平坦化し、前記磁気トンネル接合構造体の最上部を開けるステップと、
    前記平坦化された第２の絶縁層の上および前記磁気トンネル接合構造体の前記最上部の上に上部電極を形成するステップと、
    前記上部電極および前記底部電極をパターン形成するステップと、
    前記底部キャップ層の上にロジックキャップ層を形成するステップであって、前記ロジックキャップ層は、前記磁気トンネル接合シール層に隣接し、前記第２の絶縁層に隣接し、かつ前記パターン形成された上部電極の上にある、ステップと、
    前記ロジックキャップ層の上に第３の絶縁層を形成し、平坦化するステップと、
    少なくとも一つのビアを開け、前記第３の絶縁層に上部トレンチを開け、前記上部トレンチおよび前記少なくとも一つのビアに銅をめっきし、銅化学機械平坦化を行うために、第２の銅ダマシンプロセスを行うステップとを含み、
    前記少なくとも一つのビアが、前記上部電極への上部ビア、ロジック領域の他の銅充填底部トレンチの金属へのロジックビア、またはこれらの組み合わせを含む、方法。
  18. 前記金属トレンチ中の前記銅の上および前記第３の絶縁層の上に最終キャップ層を形成するステップをさらに含む、請求項１７に記載の方法。
  19. 底部キャップ層および垂直軸を有する底部金属充填トレンチを含む構造体上に磁気トンネル接合デバイスを形成するための第１のステップであって、前記磁気トンネル接合デバイスは、底部電極、磁気トンネル接合層、磁気トンネル接合シール層、前記磁気トンネル接合シール層の上の絶縁層、上部電極、および前記底部キャップ層の上のロジックキャップ層を含み、前記ロジックキャップ層は、前記磁気トンネル接合シール層に隣接し、前記絶縁層に隣接し、前記上部電極の上にあり、前記磁気トンネル接合デバイスは、前記垂直軸からオフセットしている磁気トンネル接合軸を有し、前記底部金属充填トレンチが充填される前に前記底部キャップ層が形成される、第１のステップと、
    前記ロジックキャップ層の上に他の絶縁層を形成し、平坦化するための第２のステップと、
    前記他の絶縁層に上部トレンチを開け、少なくとも一つのビアを開け、前記上部トレンチおよび前記少なくとも一つのビアに銅を堆積させ、堆積させた前記銅の銅化学機械平坦化を行うために、銅ダマシンプロセスを行うための第３のステップとを含み、
    前記少なくとも一つのビアが、前記上部電極への上部ビア、ロジック領域の他の底部金属充填トレンチ中の金属へのロジックビア、またはこれらの組み合わせを含む、方法。
  20. 底部キャップ層および垂直軸を有する底部金属充填トレンチを含む構造体上に磁気トンネル接合デバイスの形成を開始するための手段であって、前記磁気トンネル接合デバイスは、底部電極、磁気トンネル接合層、磁気トンネル接合シール層、前記磁気トンネル接合シール層の上の絶縁層、上部電極、および前記底部キャップ層の上のロジックキャップ層を含み、前記ロジックキャップ層は、前記磁気トンネル接合シール層に隣接し、前記絶縁層に隣接し、前記上部電極の上にあり、前記磁気トンネル接合デバイスは、前記垂直軸からオフセットしている磁気トンネル接合軸を有し、前記底部金属充填トレンチが充填される前に前記底部キャップ層が形成されている、手段と、
    前記ロジックキャップ層の上に他の絶縁層の形成および平坦化を開始するための手段と、
    前記他の絶縁層に上部トレンチを開け、少なくとも一つのビアを開け、前記上部トレンチおよび前記少なくとも一つのビアに銅を堆積させ、堆積させた前記銅の銅化学機械平坦化を行うために、銅ダマシンプロセスを開始するための手段とを含み、
    前記少なくとも一つのビアが、前記上部電極への上部ビア、ロジック領域の他の底部金属充填トレンチ中の金属へのロジックビア、またはこれらの組み合わせを含む、装置。
  21. 前記磁気トンネル接合デバイスの形成を開始するための前記手段、前記絶縁層の形成および平坦化を開始するための前記手段、ならびに前記銅ダマシンプロセスを開始するための前記手段は、電子デバイスに統合されるプロセッサで実施される、請求項２０に記載の装置。
JP2012511043A 2009-05-14 2010-05-14 磁気トンネル接合デバイスおよび製作 Expired - Fee Related JP5781065B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/465,744 2009-05-14
US12/465,744 US8455267B2 (en) 2009-05-14 2009-05-14 Magnetic tunnel junction device and fabrication
PCT/US2010/034901 WO2010132773A1 (en) 2009-05-14 2010-05-14 Magnetic tunnel junction device and fabrication

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2014085712A Division JP5969533B2 (ja) 2009-05-14 2014-04-17 磁気トンネル接合デバイスおよび製作

Publications (2)

Publication Number Publication Date
JP2012527129A JP2012527129A (ja) 2012-11-01
JP5781065B2 true JP5781065B2 (ja) 2015-09-16

Family

ID=42562591

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2012511043A Expired - Fee Related JP5781065B2 (ja) 2009-05-14 2010-05-14 磁気トンネル接合デバイスおよび製作
JP2014085712A Expired - Fee Related JP5969533B2 (ja) 2009-05-14 2014-04-17 磁気トンネル接合デバイスおよび製作

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2014085712A Expired - Fee Related JP5969533B2 (ja) 2009-05-14 2014-04-17 磁気トンネル接合デバイスおよび製作

Country Status (7)

Country Link
US (2) US8455267B2 (ja)
EP (1) EP2430661B1 (ja)
JP (2) JP5781065B2 (ja)
KR (1) KR101308577B1 (ja)
CN (1) CN102422421B (ja)
TW (1) TW201108482A (ja)
WO (1) WO2010132773A1 (ja)

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7884433B2 (en) * 2008-10-31 2011-02-08 Magic Technologies, Inc. High density spin-transfer torque MRAM process
US8455267B2 (en) 2009-05-14 2013-06-04 Qualcomm Incorporated Magnetic tunnel junction device and fabrication
US9332642B2 (en) 2009-10-30 2016-05-03 Panasonic Corporation Circuit board
EP2496061A4 (en) 2009-10-30 2014-01-08 Panasonic Corp PRINTED CIRCUIT BOARD AND SEMICONDUCTOR DEVICE COMPRISING A COMPONENT MOUNTED ON A PRINTED CIRCUIT BOARD
US8681536B2 (en) * 2010-01-15 2014-03-25 Qualcomm Incorporated Magnetic tunnel junction (MTJ) on planarized electrode
KR101779566B1 (ko) * 2010-11-29 2017-09-19 삼성전자주식회사 반도체 소자의 제조 방법 및 그 제조 장치
US8557610B2 (en) 2011-02-14 2013-10-15 Qualcomm Incorporated Methods of integrated shielding into MTJ device for MRAM
TWI420127B (zh) * 2011-07-05 2013-12-21 Voltafield Technology Corp 穿隧式磁阻感測器
US8753899B2 (en) * 2011-08-23 2014-06-17 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetoresistive random access memory (MRAM) device and fabrication methods thereof
CN104137185B (zh) 2011-12-20 2018-01-12 英特尔公司 用于减小磁存储器元件接触部的尺寸和中心定位的方法
US20140061827A1 (en) * 2012-08-29 2014-03-06 Headway Technologies, Inc. Metal Protection Layer over SiN Encapsulation for Spin-Torque MRAM Device Applications
US20140203381A1 (en) * 2013-01-24 2014-07-24 Qualcomm Incorporated Process and apparatus for transforming nitridation/oxidation at edges, and protecting edges of magnetoresistive tunnel junction (mtj) layers
US8952504B2 (en) * 2013-02-08 2015-02-10 Qualcomm Incorporated Small form factor magnetic shield for magnetorestrictive random access memory (MRAM)
KR101713871B1 (ko) 2013-03-14 2017-03-09 삼성전자주식회사 자기 저항 메모리 장치 및 그 제조 방법
KR102099191B1 (ko) 2013-03-15 2020-05-15 인텔 코포레이션 내장된 자기 터널 접합을 포함하는 로직 칩
US9041146B2 (en) * 2013-03-15 2015-05-26 Intel Corporation Logic chip including embedded magnetic tunnel junctions
WO2015038118A1 (en) * 2013-09-11 2015-03-19 Intel Corporation Clocked all-spin logic circuit
KR102164992B1 (ko) * 2013-09-30 2020-10-13 인텔 코포레이션 스핀트로닉 로직 소자
CN104716257A (zh) * 2013-12-12 2015-06-17 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
US9406875B2 (en) 2013-12-17 2016-08-02 Qualcomm Incorporated MRAM integration techniques for technology scaling
US9318696B2 (en) * 2014-03-03 2016-04-19 Qualcomm Incorporated Self-aligned top contact for MRAM fabrication
WO2015147875A1 (en) 2014-03-28 2015-10-01 Intel Corporation Modulation of magnetic properties through implantation and associated structures
US9269893B2 (en) * 2014-04-02 2016-02-23 Qualcomm Incorporated Replacement conductive hard mask for multi-step magnetic tunnel junction (MTJ) etch
US9349939B2 (en) * 2014-05-23 2016-05-24 Qualcomm Incorporated Etch-resistant protective coating for a magnetic tunnel junction device
US9461094B2 (en) * 2014-07-17 2016-10-04 Qualcomm Incorporated Switching film structure for magnetic random access memory (MRAM) cell
KR102266709B1 (ko) 2014-09-22 2021-06-22 삼성전자주식회사 반도체 메모리 장치
US9548333B2 (en) * 2014-09-25 2017-01-17 Qualcomm Incorporated MRAM integration with low-K inter-metal dielectric for reduced parasitic capacitance
WO2016050615A1 (en) * 2014-10-03 2016-04-07 Crocus Technology Sa Electrical interconnecting device for mram-based magnetic devices
CN105489753B (zh) * 2014-10-11 2019-02-22 中芯国际集成电路制造(上海)有限公司 磁性随机存储器及其制作方法
KR102376480B1 (ko) * 2014-12-17 2022-03-21 삼성전자주식회사 자기 메모리 장치 및 그의 형성방법
US9865798B2 (en) * 2015-02-24 2018-01-09 Qualcomm Incorporated Electrode structure for resistive memory device
US9847473B2 (en) * 2015-04-16 2017-12-19 Taiwan Semiconductor Manufacturing Co., Ltd. MRAM structure for process damage minimization
US9614143B2 (en) 2015-06-09 2017-04-04 Qualcomm Incorporated De-integrated trench formation for advanced MRAM integration
US10109674B2 (en) 2015-08-10 2018-10-23 Qualcomm Incorporated Semiconductor metallization structure
US20170084819A1 (en) * 2015-09-19 2017-03-23 Qualcomm Incorporated Magnetresistive random-access memory and fabrication method thereof
US9929338B2 (en) * 2015-10-09 2018-03-27 The Regents Of The University Of California Spin current devices and methods of fabrication thereof
KR102514501B1 (ko) * 2015-10-15 2023-03-29 삼성전자주식회사 반도체 메모리 장치
US10269401B2 (en) 2015-10-15 2019-04-23 Samsung Electronics Co., Ltd. Magnetic memory devices
US9905751B2 (en) 2015-10-20 2018-02-27 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetic tunnel junction with reduced damage
US9780301B1 (en) * 2016-04-15 2017-10-03 Taiwan Semiconductor Manufacturing Company Ltd. Method for manufacturing mixed-dimension and void-free MRAM structure
US10032828B2 (en) * 2016-07-01 2018-07-24 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor memory device and method for fabricating the same
US10164169B2 (en) 2016-09-30 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device having a single bottom electrode layer
US10586914B2 (en) 2016-10-14 2020-03-10 Applied Materials, Inc. Method of forming ultra-smooth bottom electrode surface for depositing magnetic tunnel junctions
CN108232008B (zh) * 2016-12-21 2021-06-29 上海磁宇信息科技有限公司 一种磁性随机存储器底电极接触及其制备方法
KR102621752B1 (ko) * 2017-01-13 2024-01-05 삼성전자주식회사 Mram을 포함한 씨모스 이미지 센서
KR102449605B1 (ko) 2017-06-05 2022-10-04 삼성전자주식회사 반도체 장치 및 그 제조 방법
US10573687B2 (en) * 2017-10-31 2020-02-25 International Business Machines Corporation Magnetic random access memory with permanent photo-patternable low-K dielectric
US10644231B2 (en) * 2017-11-30 2020-05-05 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device and fabrication method thereof
US10374005B2 (en) 2017-12-29 2019-08-06 Globalfoundries Singapore Pte. Ltd. Density-controllable dummy fill strategy for near-MRAM periphery and far-outside-MRAM logic regions for embedded MRAM technology and method for producing the same
US10833010B2 (en) * 2018-10-31 2020-11-10 International Business Machines Corporation Integration of artificial intelligence devices
US11476415B2 (en) * 2018-11-30 2022-10-18 International Business Machines Corporation Patterning magnetic tunnel junctions and the like while reducing detrimental resputtering of underlying features
US11744083B2 (en) * 2019-04-12 2023-08-29 International Business Machines Corporation Fabrication of embedded memory devices utilizing a self assembled monolayer
KR20210117395A (ko) 2020-03-18 2021-09-29 삼성전자주식회사 반도체 소자 및 그의 제조 방법
US20220044717A1 (en) * 2020-08-10 2022-02-10 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and Method for MRAM Devices with a Slot Via
CN114284311A (zh) 2020-09-28 2022-04-05 联华电子股份有限公司 半导体元件及其制作方法
US20220336733A1 (en) * 2021-04-15 2022-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnection For A Memory Array And Methods For Forming The Same

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4693292B2 (ja) 2000-09-11 2011-06-01 株式会社東芝 強磁性トンネル接合素子およびその製造方法
WO2002045167A2 (en) * 2000-11-30 2002-06-06 Asm International N.V. Thin films for magnetic devices
US6756237B2 (en) * 2002-03-25 2004-06-29 Brown University Research Foundation Reduction of noise, and optimization of magnetic field sensitivity and electrical properties in magnetic tunnel junction devices
JP2004228187A (ja) * 2003-01-21 2004-08-12 Renesas Technology Corp 薄膜磁性体記憶装置
JP2004296859A (ja) 2003-03-27 2004-10-21 Renesas Technology Corp 磁気記録素子及び磁気記録素子の製造方法
EP1639653B1 (en) * 2003-06-24 2008-08-20 International Business Machines Corporation Self-aligned conductive lines for fet-based magnetic random access memory devices and method of forming the same
US20050014295A1 (en) * 2003-07-16 2005-01-20 Manish Sharma Method of manufacture of a magneto-resistive device
JP4483231B2 (ja) 2003-08-27 2010-06-16 ソニー株式会社 磁気メモリ装置の製造方法
US6794697B1 (en) * 2003-10-01 2004-09-21 Hewlett-Packard Development Company, L.P. Asymmetric patterned magnetic memory
US7009877B1 (en) * 2003-11-14 2006-03-07 Grandis, Inc. Three-terminal magnetostatically coupled spin transfer-based MRAM cell
JP2005303231A (ja) * 2004-04-16 2005-10-27 Sony Corp 磁気メモリ装置
US7088609B2 (en) * 2004-05-11 2006-08-08 Grandis, Inc. Spin barrier enhanced magnetoresistance effect element and magnetic memory using the same
US7246343B2 (en) * 2004-09-01 2007-07-17 Invarium, Inc. Method for correcting position-dependent distortions in patterning of integrated circuits
US7300711B2 (en) * 2004-10-29 2007-11-27 International Business Machines Corporation Magnetic tunnel junctions with high tunneling magnetoresistance using non-bcc magnetic materials
JP2006261592A (ja) * 2005-03-18 2006-09-28 Fujitsu Ltd 磁気抵抗効果素子及びその製造方法
US7304493B2 (en) * 2005-09-30 2007-12-04 International Business Machines Corporation FPGA powerup to known functional state
JP2007103471A (ja) * 2005-09-30 2007-04-19 Sony Corp 記憶素子及びメモリ
JP5072012B2 (ja) * 2005-11-14 2012-11-14 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2007165505A (ja) 2005-12-13 2007-06-28 Renesas Technology Corp 半導体装置およびその製造方法
US7430135B2 (en) * 2005-12-23 2008-09-30 Grandis Inc. Current-switched spin-transfer magnetic devices with reduced spin-transfer switching current density
JP4991155B2 (ja) * 2006-01-19 2012-08-01 株式会社東芝 半導体記憶装置
JP4997789B2 (ja) * 2006-02-23 2012-08-08 Ｔｄｋ株式会社 磁気メモリ
US8058696B2 (en) * 2006-02-25 2011-11-15 Avalanche Technology, Inc. High capacity low cost multi-state magnetic memory
US8145341B2 (en) * 2006-02-27 2012-03-27 Jaroszewski Brian B Product based configuration and control of manufacturing equipment
US7479671B2 (en) * 2006-08-29 2009-01-20 International Business Machines Corporation Thin film phase change memory cell formed on silicon-on-insulator substrate
JP4384183B2 (ja) * 2007-01-26 2009-12-16 株式会社東芝 磁気抵抗素子および磁気メモリ
US7598579B2 (en) * 2007-01-30 2009-10-06 Magic Technologies, Inc. Magnetic tunnel junction (MTJ) to reduce spin transfer magnetization switching current
JP2008218736A (ja) 2007-03-05 2008-09-18 Renesas Technology Corp 磁気記憶装置
JP2008252289A (ja) * 2007-03-29 2008-10-16 Brother Ind Ltd 画像形成システム、データ処理装置、プログラム、及び画像形成装置
JP2008310573A (ja) * 2007-06-14 2008-12-25 Denso Wave Inc Ｃａｄ図面の表示方法
JP5243746B2 (ja) * 2007-08-07 2013-07-24 ルネサスエレクトロニクス株式会社 磁気記憶装置の製造方法および磁気記憶装置
US9929211B2 (en) 2008-09-24 2018-03-27 Qualcomm Incorporated Reducing spin pumping induced damping of a free layer of a memory device
US8455267B2 (en) 2009-05-14 2013-06-04 Qualcomm Incorporated Magnetic tunnel junction device and fabrication

Also Published As

Publication number Publication date
KR101308577B1 (ko) 2013-09-13
CN102422421B (zh) 2016-03-16
US9203013B2 (en) 2015-12-01
US20130235656A1 (en) 2013-09-12
EP2430661A1 (en) 2012-03-21
US20100289098A1 (en) 2010-11-18
CN102422421A (zh) 2012-04-18
EP2430661B1 (en) 2013-12-18
US8455267B2 (en) 2013-06-04
JP2014135518A (ja) 2014-07-24
JP5969533B2 (ja) 2016-08-17
KR20120025523A (ko) 2012-03-15
WO2010132773A1 (en) 2010-11-18
JP2012527129A (ja) 2012-11-01
TW201108482A (en) 2011-03-01

Similar Documents

Publication Publication Date Title
JP5969533B2 (ja) 磁気トンネル接合デバイスおよび製作
EP2504836B1 (en) Magnetic tunnel junction device and fabrication
US9041131B2 (en) Magnetic tunnel junction device and fabrication
US9385308B2 (en) Perpendicular magnetic tunnel junction structure
US8492858B2 (en) Magnetic tunnel junction device and fabrication
CN107257999B (zh) 用于电阻式存储器器件的电极结构

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130802

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130827

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131114

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20131217

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150518

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150714

R150 Certificate of patent or registration of utility model

Ref document number: 5781065

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees