CN105489753B - 磁性随机存储器及其制作方法 - Google Patents
磁性随机存储器及其制作方法 Download PDFInfo
- Publication number
- CN105489753B CN105489753B CN201410534813.9A CN201410534813A CN105489753B CN 105489753 B CN105489753 B CN 105489753B CN 201410534813 A CN201410534813 A CN 201410534813A CN 105489753 B CN105489753 B CN 105489753B
- Authority
- CN
- China
- Prior art keywords
- conductive film
- metal layer
- layer
- junction
- magnetic tunnel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Hall/Mr Elements (AREA)
- Mram Or Spin Memory Techniques (AREA)
Abstract
本申请公开了一种磁性随机存储器及其制作方法。其中,该磁性随机存储器包括:半导体基体,包括第一金属层和围绕第一金属层设置的第一介质层;导电薄膜,设置于半导体基体的表面上,且导电薄膜的表面粗糙度低于第一金属层的表面粗糙度;磁隧道结,设置于导电薄膜上;第二金属层,分别与导电薄膜和第一金属层电连接。该磁性随机存储器通过在包括第一金属层和围绕第一金属层设置的第一介质层的半导体基体的表面上设置导电薄膜,然后在导电薄膜上设置磁隧道结,并利用该导电薄膜的表面粗糙度比第一金属层低的特性,从而减少了磁隧道结由于形成在粗糙表面上引起的变形,提高了磁隧道结的质量,进而提高了磁性随机存储器的性能。
Description
技术领域
本申请涉及半导体集成电路的技术领域,具体而言,涉及一种磁性随机存储器及其制作方法。
背景技术
磁性随机存储器(MRAM)是一种非挥发性的存储器,所谓“非挥发性”是指关掉电源后,仍可以保持记忆完整。磁性随机存储器具有读取写入速率高、集成度高、可靠性好(基本上可以无限次地重复写入)等优点,逐渐成为非易失性存储器的发展方向之一。
磁性随机存储器一般包括外围驱动电路及多个磁性存储单元,每个磁性存储单元由一个晶体管和一个磁隧道结(MTJ)组成。其中,磁隧道结通常由多层薄膜组成,且每层薄膜的高度非常小(通常小于1nm)。当位于磁隧道结底部的承载层的表面较粗糙时,后续形成的磁隧道结的质量很容易发生走形,从而降低磁隧道结的性能,进而会降低磁性随机存储器的性能。因此,位于磁隧道结底部的承载层需要具有平滑的表面,并且在经后续热处理等工艺之后不会发生很大的变化。
为了与CMOS集成电路制备工艺相兼容,磁隧道结通常插在CMOS集成电路的两层金属层之间(例如插在第一层金属层与第二层金属层之间),且两层金属层之间通过金属通孔相连。然而,在沉积形成金属层时通常会在金属层中产生缺陷,并在金属层的表面产生缺陷(类似小山丘的凸状体),使得金属层的表面不够光滑,从而降低了后续形成的磁隧道结的质量,进而降低了磁性随机存储器的性能。针对上述问题,目前还没有有效的解决方法。
发明内容
本申请旨在提供一种磁性随机存储器及其制作方法,以提高磁隧道结的质量,进而提高磁性随机存储器的性能。
为了实现上述目的,本申请提供了一种磁性随机存储器,该磁性随机存储器包括:提供半导体基体,包括第一金属层和围绕第一金属层设置的第一介质层;导电薄膜,设置于半导体基体的表面上,且导电薄膜的表面粗糙度低于第一金属层的表面粗糙度;磁隧道结,设置于导电薄膜上;第二金属层,分别与导电薄膜和第一金属层电连接。
进一步地,上述磁性随机存储器中,导电薄膜的高度为磁隧道结的高度的1/20~1/10。
进一步地,上述磁性随机存储器中,导电薄膜选自TaN、TiN、TaAlN和TiAlN中任一种。
进一步地,上述磁性随机存储器还包括:第一刻蚀阻挡层,设置于第一介质层的表面和第一金属层的部分表面上;具有通孔的第二介质层,设置于第一刻蚀阻挡层上,通孔与部分第一介质层的位置相对应,且导电薄膜设置于通孔中。
进一步地,上述磁性随机存储器还包括:第二刻蚀阻挡层,设置于磁隧道结的侧壁,以及导电薄膜和第二介质层的表面上;第三介质层,设置于第二刻蚀阻挡层上;接触孔和设置于接触孔中的接触金属层,接触孔贯穿第三介质层和第二刻蚀阻挡层设置,接触金属层分别与第一金属层和导电薄膜连接;凹槽,设置于第三介质层中,凹槽与接触孔连通,且第二金属层设置于凹槽中。
同时,本申请还提供了一种磁性随机存储器的制作方法,该制作方法包括:提供半导体基体,半导体基体包括第一金属层和围绕第一金属层设置的第一介质层;在半导体基体的表面上形成表面粗糙度低于第一金属层的表面粗糙度的导电薄膜;在导电薄膜上形成磁隧道结;形成分别与导电薄膜和第一金属层电连接的第二金属层。
进一步地,上述制作方法中,形成导电薄膜的步骤包括:在半导体基体的表面上形成具有通孔的第二介质层;形成覆盖通孔和第二介质层的导电薄膜预备层;平坦化导电薄膜预备层,以形成导电薄膜。
进一步地,上述制作方法中,在形成第二介质层的步骤之前,在半导体基体的表面上形成第一刻蚀阻挡层;在形成具有通孔的第二介质层的步骤中,形成与部分第一介质层的位置相对应的通孔。
进一步地,上述制作方法中,在形成导电薄膜的步骤中,形成具有张应力的导电薄膜。
进一步地,上述制作方法中,在形成导电薄膜的步骤中,形成高度为磁隧道结的高度的1/20~1/10的导电薄膜。
进一步地,上述制作方法中,在形成磁隧道结的步骤中,形成位于导电薄膜的部分表面上的磁隧道结。
进一步地,上述制作方法中,形成分别与导电薄膜和第一金属层电连接的第二金属层的步骤包括:依次形成覆盖磁隧道结、导电薄膜和第一刻蚀阻挡层的第二刻蚀阻挡层和第三介质层;刻蚀第三介质层、第二刻蚀阻挡层、第二介质层和第一刻蚀阻挡层,以形成分别与第一金属层和导电薄膜连通的接触孔,并形成与接触孔连通的凹槽;在接触孔和凹槽中填充金属材料,以在接触孔中形成接触金属层,并在凹槽中形成第二金属层。
进一步地,上述制作方法中,导电薄膜选自TaN、TiN、TaAlN和TiAlN中任一种。
应用本申请的技术方案,通过在包括第一金属层和围绕第一金属层设置的第一介质层的半导体基体的表面上设置导电薄膜,然后在导电薄膜上设置磁隧道结,并利用该导电薄膜的表面粗糙度比第一金属层低的特性,从而减少了磁隧道结由于形成在粗糙表面上引起的变形,提高了磁隧道结的质量,进而提高了磁性随机存储器的性能。进一步地,该导电薄膜具有比第一金属层低的电阻率,从而降低了磁隧道结和第一金属层之间的接触电阻,进一步提高了磁性随机存储器的性能。
附图说明
构成本申请的一部分的说明书附图用来提供对本申请的进一步理解,本申请的示意性实施例及其说明用于解释本申请,并不构成对本申请的不当限定。在附图中:
图1示出了本申请优选实施方式所提供的磁性随机存储器的剖面结构示意图;
图2示出了本申请优选实施方式所提供的磁性随机存储器的制作方法的流程示意图;
图3示出了在本申请优选实施方式所提供的磁性随机存储器的制作方法中,提供半导体基体,半导体基体包括第一金属层和围绕第一金属层设置的第一介质层后的基体的剖面结构示意图;
图4示出了在图3所示的半导体基体的表面上形成导电薄膜后的基体的剖面结构示意图;
图4-1示出了在图3所示的半导体基体的表面上形成第一刻蚀阻挡层和具有通孔的第二介质层后的基体的剖面结构示意图;
图4-2示出了形成覆盖图4-1所示的通孔和第二介质层的导电薄膜预备层后的基体的剖面结构示意图;
图5示出了在图4所示的导电薄膜上形成磁隧道结后的基体的剖面结构示意图;
图6示出了形成分别与图5所示的导电薄膜和第一金属层电连接的第二金属层后的基体的剖面结构示意图;
图6-1示出了依次形成覆盖磁隧道结、导电薄膜和第一刻蚀阻挡层的第二刻蚀阻挡层和第三介质层后的基体的剖面结构示意图;以及
图6-2示出了刻蚀图6-1所示的第三介质层、第二刻蚀阻挡层、第二介质层和第一刻蚀阻挡层,以形成分别与第一金属层和导电薄膜连通的接触孔,并形成与接触孔连通的凹槽后的基体的剖面结构示意图。
具体实施方式
需要说明的是,在不冲突的情况下,本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
需要注意的是,这里所使用的术语仅是为了描述具体实施方式,而非意图限制根据本申请的示例性实施方式。如在这里所使用的,除非上下文另外明确指出,否则单数形式也意图包括复数形式,此外,还应当理解的是,当在本说明书中使用属于“包含”和/或“包括”时,其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
为了便于描述,在这里可以使用空间相对术语,如“在……之上”、“在……上方”、“在……上表面”、“上面的”等,用来描述如在图中所示的一个器件或特征与其他器件或特征的空间位置关系。应当理解的是,空间相对术语旨在包含除了器件在图中所描述的方位之外的在使用或操作中的不同方位。例如,如果附图中的器件被倒置,则描述为“在其他器件或构造上方”或“在其他器件或构造之上”的器件之后将被定位为“在其他器件或构造下方”或“在其他器件或构造之下”。因而,示例性术语“在……上方”可以包括“在……上方”和“在……下方”两种方位。该器件也可以其他不同方式定位(旋转90度或处于其他方位),并且对这里所使用的空间相对描述作出相应解释。
正如背景技术中所介绍的,磁性随机存储器中的磁隧道结通常插在两层金属层之间,然而金属层的表面不够光滑,使得磁隧道结的质量得以降低,进而降低了磁性随机存储器的性能。本申请的发明人针对上述问题进行研究,提出了一种磁性随机存储器。如图1所示,该磁性随机存储器包括:半导体基体,包括第一金属层11和围绕第一金属层11设置的第一介质层21;导电薄膜50,设置于半导体基体的表面上,且导电薄膜50的表面粗糙度低于第一金属层11的表面粗糙度;磁隧道结,设置于导电薄膜50上;第二金属层15,分别与导电薄膜50和第一金属层11电连接。
上述磁性随机存储器通过在包括第一金属层11和围绕第一金属层11设置的第一介质层21的半导体基体的表面上设置导电薄膜50,然后在导电薄膜50上设置磁隧道结,并利用该导电薄膜50的表面粗糙度比第一金属层11低的特性,从而减少了磁隧道结由于形成在粗糙表面上引起的变形,提高了磁隧道结的质量,进而提高了磁性随机存储器的性能。进一步地,该导电薄膜50具有比第一金属层11低的电阻率,从而降低了磁隧道结和第一金属层11之间的接触电阻,进一步提高了磁性随机存储器的性能。
上述导电薄膜50可以为本领域中常见的导电材料形成的薄膜。优选地,导电薄膜50为具有张应力的薄膜。更为优选地,导电薄膜50选自TaN、TiN、TaAlN和TiAlN中任一种。此时,导电薄膜50的表面上的缺陷(例如类似小山丘的凸状体)更少,使得导电薄膜50的表面更加光滑,从而进一步提高了磁隧道结的质量,并进一步提高了磁性随机存储器的性能。
需要注意的是,本领域的技术人员可以根据本申请的教导设定导电薄膜50的高度。为了进一步提高上述磁性随机存储器的性能,在一种优选的实施方式中,导电薄膜50的高度为磁隧道结的高度的1/20~1/10。
一种优选的实施方式中,上述磁性随机存储器还包括:第一刻蚀阻挡层31,设置于第一介质层21的表面和第一金属层11的部分表面上;具有通孔40的第二介质层23,设置于第一刻蚀阻挡层31上,通孔40与部分第一介质层21的位置相对应,且导电薄膜50设置于通孔40中。本领域的技术人员应该明白,导电薄膜50可以设置在半导体基体的其他位置上。例如,在第一金属层11的表面上设置导电薄膜50。
上述第二金属层15可以具有不同的结构,只要其分别与导电薄膜50和第一金属层11电连接即可。一种优选的实施方式中,磁性随机存储器还包括:第二刻蚀阻挡层33,设置于磁隧道结的侧壁,以及导电薄膜50和第二介质层23的表面上;第三介质层25,设置于第二刻蚀阻挡层33上;接触孔61和设置于接触孔61中的接触金属层13,接触孔61贯穿第三介质层25和第二刻蚀阻挡层33设置,接触金属层13分别与第一金属层11和导电薄膜50连接;凹槽63,设置于第三介质层25中,凹槽63与接触孔61连通,且第二金属层15设置于凹槽63中。该优选实施方式中,可以去掉与导电薄膜50连接的接触金属层13。
同时,本申请还提供了一种磁性随机存储器的制作方法。如图2所示,该制作方法包括:提供半导体基体,半导体基体包括第一金属层11和围绕第一金属层11设置的第一介质层21;在半导体基体的表面上形成表面粗糙度低于第一金属层11的表面粗糙度的导电薄膜50;在导电薄膜50上形成磁隧道结;形成分别与导电薄膜50和第一金属层11电连接的第二金属层15。
上述制作方法通过在包括第一金属层11和围绕第一金属层11设置的第一介质层21的半导体基体的表面上形成导电薄膜50,然后在导电薄膜50上形成磁隧道结,并利用该导电薄膜50的表面粗糙度比第一金属层11低的特性,从而减少了磁隧道结由于形成在粗糙表面上引起的变形,提高了磁隧道结的质量,进而提高了磁性随机存储器的性能。同时,该导电薄膜50具有比第一金属层11低的电阻率,从而降低了磁隧道结和第一金属层11之间的接触电阻,进一步提高了磁性随机存储器的性能。
下面将更详细地描述根据本申请的示例性实施方式。然而,这些示例性实施方式可以由多种不同的形式来实施,并且不应当被解释为只限于这里所阐述的实施方式。应当理解的是,提供这些实施方式是为了使得本申请的公开彻底且完整,并且将这些示例性实施方式的构思充分传达给本领域普通技术人员,在附图中,为了清楚起见,扩大了层和区域的高度,并且使用相同的附图标记表示相同的器件,因而将省略对它们的描述。
图3至图6示出了本申请提供的磁性随机存储器的制作方法中,经过各个步骤后得到的基体的剖面结构示意图。下面将结合图3至图6,进一步说明本申请所提供的磁性随机存储器的制作方法。
首先,提供半导体基体,该半导体基体包括第一金属层11和围绕第一金属层11设置的第一介质层21,其结构如图3所示。其中,第一金属层11可以为本领域中常见的互连金属,例如Cu或Al等。第一介质层21可以为本领域中常见的介电材料,例如SiO2或SiN等。形成上述第一金属层11和第一介质层21的方法可以参照现有技术,在此不再赘述。需要注意的是,第一金属层11还晶体管形成电连接(在图3中未示出)。
完成提供半导体基体的步骤之后,在半导体基体的表面上形成导电薄膜50,进而形成如图4所示的基体结构。在一种优选的实施方式中,形成导电薄膜50的步骤包括:在半导体基体的表面上顺序形成第一刻蚀阻挡层31和具有通孔40的第二介质层23,进而形成如图4-1所示的基体结构;形成覆盖通孔40和第二介质层23的导电薄膜预备层50′,进而形成如图4-2所示的基体结构;平坦化导电薄膜预备层50′,以形成导电薄膜50,进而形成如图4所示的基体结构。
上述第一刻蚀阻挡层31为了提高第一金属层11与周围器件的隔离效果,同时也可以进一步提高所形成导电薄膜50的光滑程度。本领域的技术人员应该明白,导电薄膜50可以形成在半导体基体的其他位置上。例如,在第一金属层11的表面上形成导电薄膜50。
上述导电薄膜50可以为本领域中常见的导电材料形成的薄膜。优选地,在形成导电薄膜50的步骤中,形成具有张应力的导电薄膜50。更为优选地,导电薄膜50选自TaN、TiN、TaAlN和TiAlN中任一种。此时,导电薄膜50的表面上的缺陷例如类似小山丘的凸状体更少,使得导电薄膜50的表面更加光滑,从而进一步提高了磁隧道结的质量,并进一步提高了磁性随机存储器的性能。为了进一步提高上述磁性随机存储器的性能,在一种优选的实施方式中,在形成导电薄膜50的步骤中,形成高度为第一金属层11的高度的1/20~1/10的导电薄膜50。
完成在半导体基体的表面上形成导电薄膜50的步骤之后,在导电薄膜50上形成磁隧道结,进而形成如图5所示的基体结构。其中,磁隧道结由多层薄膜组成,且每层薄膜的高度优选小于1nm。形成磁隧道结的方法可以参照现有技术进行,在此不再赘述。在该步骤中,可以在导电薄膜50的全部表面或部分表面上形成磁隧道结。优选地,在在导电薄膜50部分表面上形成磁隧道结。
完成在导电薄膜50上形成磁隧道结的步骤之后,形成分别与导电薄膜50和第一金属层11电连接的第二金属层15,进而形成如图6所示的基体结构。在一种优选的实施方式中,形成第二金属层15的步骤包括:依次形成覆盖磁隧道结、导电薄膜50和第一刻蚀阻挡层31的第二刻蚀阻挡层33和第三介质层25,进而形成如图6-1所示的基体结构;刻蚀第三介质层25、第二刻蚀阻挡层33、第二介质层23和第一刻蚀阻挡层31,以形成分别与第一金属层11和导电薄膜50连通的接触孔61,并形成与接触孔61连通的凹槽63,进而形成如图6-2所示的基体结构;在接触孔61和凹槽63中填充金属材料,以在接触孔61中形成接触金属层13,并在凹槽63中形成第二金属层15,进而形成如图6所示的基体结构。
上述刻蚀可以为干法刻蚀,更优选为等离子体干法刻蚀。填充上述金属材料的工艺可以为化学气相沉积或溅射等。上述工艺为本领域现有技术,在此不再赘述。需要注意的是,所形成第二金属层15可以具有不同的结构,只要其分别与导电薄膜50和第一金属层11电连接即可。
从以上的描述中,可以看出,本申请上述的实施例实现了如下技术效果:
(1)通过在包括第一金属层和围绕第一金属层设置的第一介质层的半导体基体的表面上设置导电薄膜,然后在导电薄膜上设置磁隧道结,并利用该导电薄膜的表面粗糙度比第一金属层低的特性,从而减少了磁隧道结由于形成在粗糙表面上引起的变形,提高了磁隧道结的质量,进而提高了磁性随机存储器的性能。
(2)进一步地,上述导电薄膜具有比第一金属层低的电阻率,从而降低了磁隧道结和第一金属层之间的接触电阻,进一步提高了磁性随机存储器的性能。
以上所述仅为本申请的优选实施例而已,并不用于限制本申请,对于本领域的技术人员来说,本申请可以有各种更改和变化。凡在本申请的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本申请的保护范围之内。
Claims (8)
1.一种磁性随机存储器,其特征在于,所述磁性随机存储器包括:
半导体基体,包括第一金属层和围绕所述第一金属层设置的第一介质层;
导电薄膜,设置于所述半导体基体的表面上,且所述导电薄膜的表面粗糙度低于所述第一金属层的表面粗糙度,所述导电薄膜具有比所述第一金属层低的电阻率,且所述导电薄膜不与所述第一金属层接触;
磁隧道结,设置于所述导电薄膜上;
第二金属层,分别与所述导电薄膜和所述第一金属层电连接;
第一刻蚀阻挡层,设置于所述第一介质层的表面和所述第一金属层的部分表面上;
具有通孔的第二介质层,设置于所述第一刻蚀阻挡层上,所述通孔与部分所述第一介质层的位置相对应,且所述导电薄膜设置于所述通孔中;
第二刻蚀阻挡层,设置于所述磁隧道结的侧壁,以及所述导电薄膜和所述第二介质层的表面上;
第三介质层,设置于所述第二刻蚀阻挡层上;
接触孔和设置于接触孔中的接触金属层,所述第一金属层上方的接触孔贯穿所述第三介质层、所述第二刻蚀阻挡层、所述第二介质层和所述第一刻蚀阻挡层设置,位于所述导电薄膜中延伸超过所述磁隧道结的部分上方的所述接触孔贯穿所述第三介质层和所述第二刻蚀阻挡层设置,所述接触金属层分别与所述第一金属层和所述导电薄膜接触并电连接;
凹槽,设置于所述第三介质层中,所述凹槽与所述接触孔连通,所述第二金属层设置于所述凹槽中,所述凹槽中的一部分所述第二金属层通过位于所述第一金属层上方的所述接触金属层与所述第一金属层电连接,且该部分所述第二金属层与所述磁隧道结的上表面接触,所述凹槽中的另一部分所述第二金属层与位于所述导电薄膜中延伸超过所述磁隧道结的部分上方的所述接触金属层接触,并通过所述接触金属层与所述导电薄膜电连接。
2.根据权利要求1所述的磁性随机存储器,其特征在于,所述导电薄膜的高度为所述磁隧道结的高度的1/20~1/10。
3.根据权利要求1所述的磁性随机存储器,其特征在于,所述导电薄膜选自TaN、TiN、TaAlN和TiAlN中任一种。
4.一种磁性随机存储器的制作方法,其特征在于,所述制作方法包括:
提供半导体基体,所述半导体基体包括第一金属层和围绕所述第一金属层设置的第一介质层;
在所述半导体基体的表面上形成表面粗糙度低于所述第一金属层的表面粗糙度的导电薄膜,所述导电薄膜具有比所述第一金属层低的电阻率,且所述导电薄膜不与所述第一金属层接触;
在所述导电薄膜上形成磁隧道结;
形成分别与所述导电薄膜和所述第一金属层电连接的第二金属层,
形成所述导电薄膜的步骤包括:
在所述半导体基体的表面上形成具有通孔的第二介质层;
形成覆盖所述通孔和所述第二介质层的导电薄膜预备层;
平坦化所述导电薄膜预备层,以形成所述导电薄膜,
在形成所述第二介质层的步骤之前,在所述半导体基体的表面上形成第一刻蚀阻挡层,所述第一刻蚀阻挡层设置于所述第一介质层的表面和所述第一金属层的部分表面上;
在形成具有所述通孔的所述第二介质层的步骤中,形成与部分所述第一介质层的位置相对应的所述通孔,
形成分别与所述导电薄膜和所述第一金属层电连接的第二金属层的步骤包括:
依次形成覆盖所述磁隧道结、所述导电薄膜和所述第二介质层的第二刻蚀阻挡层和第三介质层;
刻蚀所述第三介质层、所述第二刻蚀阻挡层、所述第二介质层和所述第一刻蚀阻挡层,以形成与所述第一金属层连通的接触孔,刻蚀所述第三介质层和所述第二刻蚀阻挡层,以形成位于所述导电薄膜中延伸超过所述磁隧道结的部分上方并与所述导电薄膜连通的接触孔,并刻蚀所述第三介质层以暴露出磁隧道结的上表面,形成与所述接触孔连通的凹槽;
在所述接触孔和所述凹槽中填充金属材料,以在所述接触孔中形成接触金属层,并在所述凹槽中形成所述第二金属层。
5.根据权利要求4所述的制作方法,其特征在于,在形成所述导电薄膜的步骤中,形成具有张应力的所述导电薄膜。
6.根据权利要求4所述的制作方法,其特征在于,在形成所述导电薄膜的步骤中,形成高度为所述磁隧道结的高度的1/20~1/10的所述导电薄膜。
7.根据权利要求4所述的制作方法,其特征在于,在形成所述磁隧道结的步骤中,形成位于所述导电薄膜的部分表面上的所述磁隧道结。
8.根据权利要求4至7中任一项所述的制作方法,其特征在于,所述导电薄膜选自TaN、TiN、TaAlN和TiAlN中任一种。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410534813.9A CN105489753B (zh) | 2014-10-11 | 2014-10-11 | 磁性随机存储器及其制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410534813.9A CN105489753B (zh) | 2014-10-11 | 2014-10-11 | 磁性随机存储器及其制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105489753A CN105489753A (zh) | 2016-04-13 |
CN105489753B true CN105489753B (zh) | 2019-02-22 |
Family
ID=55676608
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410534813.9A Active CN105489753B (zh) | 2014-10-11 | 2014-10-11 | 磁性随机存储器及其制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105489753B (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1620716A (zh) * | 2001-12-20 | 2005-05-25 | 微米技术有限公司 | 一种在磁性随机存取存储器位材料沉积之前改进表面平坦度的方法 |
CN102422421A (zh) * | 2009-05-14 | 2012-04-18 | 高通股份有限公司 | 磁性隧道结装置及制造 |
CN104347797A (zh) * | 2013-07-29 | 2015-02-11 | 中芯国际集成电路制造(上海)有限公司 | 磁性随机存储器及其制造方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8085581B2 (en) * | 2008-08-28 | 2011-12-27 | Qualcomm Incorporated | STT-MRAM bit cell having a rectangular bottom electrode plate and improved bottom electrode plate width and interconnect metal widths |
JP2012015213A (ja) * | 2010-06-29 | 2012-01-19 | Sony Corp | 記憶素子、記憶素子の製造方法、及び、メモリ |
-
2014
- 2014-10-11 CN CN201410534813.9A patent/CN105489753B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1620716A (zh) * | 2001-12-20 | 2005-05-25 | 微米技术有限公司 | 一种在磁性随机存取存储器位材料沉积之前改进表面平坦度的方法 |
CN102422421A (zh) * | 2009-05-14 | 2012-04-18 | 高通股份有限公司 | 磁性隧道结装置及制造 |
CN104347797A (zh) * | 2013-07-29 | 2015-02-11 | 中芯国际集成电路制造(上海)有限公司 | 磁性随机存储器及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN105489753A (zh) | 2016-04-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8772051B1 (en) | Fabrication method for embedded magnetic memory | |
US9595662B2 (en) | MRAM integration techniques for technology scaling | |
CN106356448B (zh) | 用于磁隧道结器件的制造技术和相应的器件 | |
CN107146802B (zh) | 半导体装置及其制造方法 | |
US8283186B2 (en) | Magnetic memory device and method for manufacturing the same | |
CN104037187B (zh) | 具有双间隔件的一晶体管和一阻变随机存取存储器的结构 | |
CN105637622B (zh) | 半导体构造及形成导电触点的方法 | |
CN109411503A (zh) | 一种集成电路及其形成方法 | |
TW201806114A (zh) | 非連續互連金屬層之間之嵌入式記憶體裝置 | |
JP2009065184A (ja) | 不揮発性記憶素子及びその製造方法 | |
CN102800647A (zh) | 立体螺旋电感及其形成方法 | |
CN107482015B (zh) | 一种三维存储器的制备方法及其结构 | |
TWI572073B (zh) | 電阻式隨機存取記憶體及其製造方法 | |
CN103117358B (zh) | 具有位于互连上的单元图案的半导体存储器件及其制造方法 | |
US9812641B2 (en) | Non-volatile memory device and methods for fabricating the same | |
CN105374383A (zh) | 三维存储器的阵列结构及其制造方法 | |
TW202103348A (zh) | 磁穿隧接面裝置 | |
CN109216538B (zh) | Mram与其的制作方法 | |
CN105489753B (zh) | 磁性随机存储器及其制作方法 | |
US20160099209A1 (en) | Memory device and manufacturing method thereof | |
CN110085737A (zh) | 磁阻式随机存取存储器及其制作方法 | |
US8703562B2 (en) | Manufacturing method of random access memory | |
US20130241065A1 (en) | Semiconductor device | |
KR101372307B1 (ko) | 실린더형 멀티 레벨 스토리지 디램 셀 및 그의 제조방법 | |
CN109560190B (zh) | 包括低k介电材料的mram与其的制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |