CN105374383A - 三维存储器的阵列结构及其制造方法 - Google Patents
三维存储器的阵列结构及其制造方法 Download PDFInfo
- Publication number
- CN105374383A CN105374383A CN201410529392.0A CN201410529392A CN105374383A CN 105374383 A CN105374383 A CN 105374383A CN 201410529392 A CN201410529392 A CN 201410529392A CN 105374383 A CN105374383 A CN 105374383A
- Authority
- CN
- China
- Prior art keywords
- dielectric layer
- aperture
- conductive layer
- layer
- array structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 50
- 230000015654 memory Effects 0.000 title abstract description 10
- 238000013500 data storage Methods 0.000 claims abstract description 55
- 238000003860 storage Methods 0.000 claims description 116
- 238000000034 method Methods 0.000 claims description 52
- 239000000463 material Substances 0.000 claims description 45
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 39
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 30
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 19
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 19
- 229910052710 silicon Inorganic materials 0.000 claims description 15
- 239000010703 silicon Substances 0.000 claims description 15
- 239000004408 titanium dioxide Substances 0.000 claims description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 14
- 241000588731 Hafnia Species 0.000 claims description 13
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 claims description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 12
- 229920005591 polysilicon Polymers 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 12
- RIVZIMVWRDTIOQ-UHFFFAOYSA-N cobalt iron Chemical compound [Fe].[Co].[Co].[Co] RIVZIMVWRDTIOQ-UHFFFAOYSA-N 0.000 claims description 10
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 5
- 229910003321 CoFe Inorganic materials 0.000 claims description 5
- 229910019236 CoFeB Inorganic materials 0.000 claims description 5
- 229910000914 Mn alloy Inorganic materials 0.000 claims description 5
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims description 5
- 229910052796 boron Inorganic materials 0.000 claims description 5
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 claims description 5
- 239000000395 magnesium oxide Substances 0.000 claims description 5
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 claims description 5
- IGOJMROYPFZEOR-UHFFFAOYSA-N manganese platinum Chemical compound [Mn].[Pt] IGOJMROYPFZEOR-UHFFFAOYSA-N 0.000 claims description 5
- 229910052707 ruthenium Inorganic materials 0.000 claims description 5
- 238000001039 wet etching Methods 0.000 claims description 5
- 230000000149 penetrating effect Effects 0.000 abstract 1
- 238000005530 etching Methods 0.000 description 16
- 239000000243 solution Substances 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 239000007800 oxidant agent Substances 0.000 description 6
- 230000001590 oxidative effect Effects 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 230000005684 electric field Effects 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 4
- 238000005452 bending Methods 0.000 description 3
- 239000012141 concentrate Substances 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 210000003127 knee Anatomy 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910017604 nitric acid Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000011148 porous material Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
Landscapes
- Semiconductor Memories (AREA)
Abstract
本发明公开一种三维存储器的阵列结构及其制造方法，该三维存储器的阵列结构包括：堆叠结构，为由介电层与第一导电层交错堆叠而成的结构，堆叠结构具有孔洞贯穿堆叠结构的各层，且孔洞于介电层与第一导电层处分别具有不同的孔径；第二导电层，设置于堆叠结构中的孔洞；以及数据存储层，设置于堆叠结构与第二导电层之间。
Description
技术领域
本发明涉及一种半导体元件的结构及其制造方法，且特别是涉及一种三维存储器的阵列结构及其制造方法。
背景技术
近年来，随着软件的程序运算的复杂化，对于微处理器的速度要求越来越高，同时也提高了存储器需求。为了制造容量更大且更便宜的存储器来满足这种需求的趋势，制作存储器元件的技术与制作工艺，已成为半导体科技持续往高集成度挑战的驱动力。
存储器根据存储能力与电源的关系可分为非挥发性存储器(Non-VolatileMemory,NVM)与挥发性存储器(VolatileMemory)。其中，又以非挥发性存储器(Non-VolatileMemory,NVM)的快速成长最引人注目。在非挥发性存储器中，又以电阻式随机存取存储器(ResistiveRandomAccessMemory，RRAM)最为看好，其具有结构简单、写入操作电压低、可高速操作以及非挥发性等特性，因此电阻式随机存取存储器具有与其它非挥发性存储器竞争的潜力。
然而，随着集成电路制作工艺的微细化，元件的尺寸不断的微缩，使得存储器结构的线宽与电极的厚度大幅减少，而面临电极的电阻值大幅的增加的问题。因此，如何改善电极的电阻值与增加存储单元的效能将会是三维存储器发展上的一项重大挑战。
发明内容
本发明的目的在于提供一种三维存储器的阵列结构，可降低通孔电极的电阻值，并且增加存储单元的面积与控制存储单元的形状，而增加存储单元的效能。
本发明的再一目的在于提供一种三维存储器的阵列结构的制造方法，可简化制作工艺步骤，降低生产成本。
为达上述目的，本发明的三维存储器的阵列结构，包括：堆叠结构，为由介电层与第一导电层交错堆叠而成的结构，其中堆叠结构具有孔洞贯穿所述堆叠结构的各层，且孔洞于介电层与第一导电层处分别具有不同的孔径；第二导电层，设置于堆叠结构中的孔洞；以及数据存储层，设置于堆叠结构与第二导电层之间。
在本发明的一实施例中，上述的三维存储器的阵列结构，其中位于介电层处的孔径为A，位于第一导电层处的孔径为B，且孔径为A>B。
在本发明的一实施例中，上述的三维存储器的阵列结构，其中位于介电层处的孔径为A，位于第一导电层处的孔径为B，且孔径为A<B。
在本发明的一实施例中，上述的三维存储器的阵列结构，其中介电层还包括第一介电层与第二介电层，并且堆叠结构以第一介电层、第一导电层、第二介电层以及第一导电层的次序堆叠，且孔洞于第一介电层、第二介电层与第一导电层处分别具有不同的孔径。
在本发明的一实施例中，上述的三维存储器的阵列结构，其中位于第一介电层处的孔径为A1，位于第二介电层处的孔径为A2，位于第一导电层处的孔径为B，且孔径为A1>A2>B。
在本发明的一实施例中，上述的三维存储器的阵列结构，其中位于第一介电层处的孔径为A1，位于第二介电层处的孔径为A2，位于第一导电层处的孔径为B，且孔径为A1>B≧A2。
在本发明的一实施例中，上述的三维存储器的阵列结构，其中介电层的材质为氧化硅、氮化硅、氮氧化硅、氧化铝、氧化钛、氧化铪或其组合。
在本发明的一实施例中，上述的三维存储器的阵列结构，其中第一介电层的材质为氧化硅，第二介电层的材质为氮化硅。
在本发明的一实施例中，上述的三维存储器的阵列结构，其中第一导电层与第二导电层的材质为多晶硅。
本发明的三维存储器阵列结构的制造方法，包括：在基板上形成由介电层与第一导电层交错堆叠而成的堆叠结构；接着移除部分所述堆叠结构，而形成孔洞以贯穿所述堆叠结构的各层；跟着移除部分介电层或第一导电层，使孔洞于介电层与第一导电层处分别具有不同的孔径；然后于孔洞表面形成数据存储层；以及最后形成第二导电层，以填满孔洞。
在本发明的一实施例中，上述的三维存储器的阵列结构的制造方法，其中位于介电层处的孔径为A，位于第一导电层处的孔径为B，且孔径为A>B。
在本发明的一实施例中，上述的三维存储器的阵列结构的制造方法，其中位于介电层处的孔径为A，位于第一导电层处的孔径为B，且孔径为A<B。
在本发明的一实施例中，上述的三维存储器的阵列结构的制造方法，其中介电层还包括第一介电层与第二介电层，并且堆叠结构以第一介电层、第一导电层、第二介电层与第一导电层的次序堆叠。
在本发明的一实施例中，上述的三维存储器的阵列结构的制造方法，其中位于第一介电层处的孔径为A1，位于第二介电层处的孔径为A2，位于第一导电层处的孔径为B，且孔径为A1>A2>B。
在本发明的一实施例中，上述的三维存储器的阵列结构的制造方法，其中位于第一介电层处的孔径为A1，位于第二介电层处的孔径为A2，位于第一导电层处的孔径为B，且孔径为A1>B≧A2。
在本发明的一实施例中，上述的三维存储器的阵列结构的制造方法，其中介电层的材质为氧化硅、氮化硅、氮氧化硅、氧化铝、氧化钛、氧化铪或其组合。
在本发明的一实施例中，上述的三维存储器的阵列结构的制造方法，其中第一介电层的材质为氧化硅，第二介电层的材质为氮化硅。
在本发明的一实施例中，上述的三维存储器的阵列结构的制造方法，其中第一导电层与第二导电层的材质为多晶硅。
在本发明的一实施例中，上述的三维存储器的阵列结构的制造方法，其中移除部分第一导电层或介电层的方法包括湿式蚀刻法。
在本发明的一实施例中，上述的三维存储器的阵列结构的制造方法，其中数据存储层的材质为氧化硅、氮化硅、氮氧化硅、氧化铝、氧化钛、氧化铪、氧化镁、钴铁硼(CoFeB)、钴铁(CoFe)、钌(Ru)、铂锰合金(PtMn)或其组合。
基于上述，由于本发明所提出的三维存储器的阵列结构具有数据存储层凹陷结构，可以有效地降低电阻的电阻值以及增加存储单元的面积，并且可以通过存储单元的形状来微调存储单元的电场产生，而大幅改善存储单元的效能。此外，由于本发明所提出的三维存储器的阵列结构的制造方法是利用湿式蚀刻法形成具有凹陷的结构，无需使用籽晶层就可使数据存储层设置在孔洞中的表面，因此可以大幅简化制作工艺步骤而降低存储器的生产成本。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附的附图作详细说明如下。
附图说明
图1A为本发明第一实施例的一种三维存储器的阵列结构的剖面示意图；
图1B为图1A的存储单元的立体示意图；
图2A为本发明第二实施例的一种三维存储器的阵列结构的剖面示意图；
图2B为图2A的存储单元的立体示意图；
图3A为本发明第三实施例的一种三维存储器的阵列结构的剖面示意图；
图3B为图3A的存储单元的立体示意图；
图4为本发明第四实施例的一种三维存储器的阵列结构的剖面示意图；
图5为本发明第五实施例的一种三维存储器的阵列结构的剖面示意图；
图6A至图6E为本发明一实施例的一种三维存储器的阵列结构的制造方法的制作工艺剖视图。
符号说明
100：三维存储器的阵列结构
110：介电层
110a：第一介电层
110b：第二介电层
120：第一导电层
130：堆叠结构
133：孔洞
140：数据存储层
150：第二导电层
160：存储单元
200：基板
A、A1、A2、B：孔径
具体实施方式
下文中参照所附的附图来更充分地描述本发明实施例。然而，本发明可以多种不同的形式来实践，并不限于文中所述的实施例。以下实施例中所提到的方向用语，例如「上」等，仅是参考附加附图的方向，因此使用的方向用语是用来详细说明，而非用来限制本发明。此外，在附图中为明确起见可能将各层的尺寸以及相对尺寸作夸张的描绘。
以下，说明本发明的第一实施例的一种三维存储器的阵列结构。
图1A是本发明第一实施例的一种三维存储器的阵列结构的剖面示意图。图1B是图1A的存储单元的立体示意图。请参阅图1A及图1B，本实施例的三维存储器的阵列结构100包括堆叠结构130(例如由多层介电层110与多层第一导电层120交错堆叠而成)、第二导电层150与数据存储层140。
在堆叠结构130中具有孔洞133，此孔洞133贯穿堆叠结构130的各层。介电层110的材质例如是氧化硅、氮化硅、氮氧化硅、氧化铝、氧化钛、氧化铪或其组合等。第一导电层120的材质例如是多晶硅等。其中，位于介电层110处的孔洞133的孔径为A，位于第一导电层120处的孔洞133的孔径为B，且孔径为A>B。
第二导电层150例如设置于堆叠结构130中的孔洞133中，并填满孔洞133。第二导电层150的材质例如是多晶硅等。
数据存储层140例如设置于堆叠结构130与第二导电层150之间。即于孔洞133所暴露的堆叠结构130的表面设置有数据存储层140，而第二导电层150填满设置有数据存储层140的孔洞133。数据存储层140的材质例如是氧化硅、氮化硅、氮氧化硅、氧化铝、氧化钛、氧化铪、氧化镁、钴铁硼(CoFeB)、钴铁(CoFe)、钌(Ru)、铂锰合金(PtMn)或其组合等。本发明的数据存储层140依照其记录数据的形态可分为电阻式、磁电阻式以及电容式的存储器。数据存储层140若为电阻式随机存取存储器(RRAM)的情况下，则数据存储层140为可通过外加偏压来改变电阻值，以执行写入与抹除的动作的材质，例如是氧化铝、氧化钛、氧化铪或其组合等。此外，数据存储层140若为磁电阻式随机存取存储器(MRAM)的情况下，则数据存储层为通过磁电阻式质存储记忆数据的材质例如是氧化镁、钴铁硼(CoFeB)、钴铁(CoFe)、钌(Ru)、铂锰合金(PtMn)或其组合等。数据存储层也可为利用电容的原理来储存存储数据，例如可用于闪存存储器(flash)或动态随机存取存储器(DynamicRandomAccessMemory，DRAM)等，其材质例如是氧化硅、氮化硅、氮氧化硅或其组合等。
在本发明一实施例中，介电层110的材质为氧化硅，第一导电层120的材质为多晶硅，数据存储层140的材质为氧化钛。介电层110、第一导电层120、数据存储层140与第二导电层150构成存储单元160。
图1B是图1A的存储单元的立体示意图。如图1B所示，第一导电层120如腰带状包覆于数据存储层140的沟槽外侧。此外，数据存储层140内侧则被第二导电层150所填满。数据存储层140可于孔径变化处形成一个角，此角可为直角或带有弧度的弯曲，且在此直角或弯曲处为电场集中处，可提升存储器电子注入与空穴抹除的速度。
以下，说明本发明的第二实施例的一种三维存储器的阵列结构。在第二实施例中，构件与第一实施例相同者，给予相同的标号，并省略其详细说明。以下只针对不同点做说明。
图2A是本发明第二实施例的一种三维存储器的阵列结构的剖面示意图。图2B是图2A的存储单元的立体示意图。请参阅图2A及图2B，本实施例的三维存储器的阵列结构100包括堆叠结构130(例如由多层介电层110与多层第一导电层120交错堆叠而成)、第二导电层150与数据存储层140。
在本发明第二实施例的一种三维存储器的阵列结构中，位于介电层110处的孔洞133的孔径为A，位于第一导电层120处的孔洞133的孔径为B，且孔径为A<B。另外，介电层110、第一导电层120、数据存储层140与第二导电层150构成存储单元160。
图2B是图2A的存储单元的立体示意图。如图2B所示，第一导电层120如腰带状包覆于数据存储层140的突起处外侧。此外，数据存储层140内侧则被第二导电层150所填满。数据存储层140可于孔径变化处形成一个角，此角可为直角或带有弧度的弯曲，且在此直角或弯曲处为电场集中处，可提升存储器电子注入与空穴抹除的速度。
以下，说明本发明的第三实施例的一种三维存储器的阵列结构。在第三实施例中，构件与第一实施例相同者，给予相同的标号，并省略其详细说明。以下只针对不同点做说明。
图3A是本发明第三实施例的一种三维存储器的阵列结构的剖面示意图。图3B是图3A的存储单元的立体示意图。请参阅图3A及图3B，本实施例的三维存储器的阵列结构100包括由堆叠结构130(例如由多层第一介电层110a、多层第二介电层110b与多层第一导电层120交错堆叠而成)、第二导电层150与数据存储层140。
堆叠结构130以第一介电层110a、第一导电层120、第二介电层110b与第一导电层120的次序堆叠。堆叠结构130具有孔洞133。此孔洞133贯穿堆叠结构130的各层。第一介电层110a的材质例如是氧化硅、氮化硅、氮氧化硅、氧化铝、氧化钛、氧化铪或其组合等。第二介电层110b的材质例如是氧化硅、氮化硅、氮氧化硅、氧化铝、氧化钛、氧化铪或其组合等，且第一介电层110a的材质与第二介电层110b的材质不相同。第一导电层120的材质例如是多晶硅等。位于第一介电层110a处的孔洞133的孔径为A1，位于第二介电层110b处的孔洞133的孔径为A2，位于第一导电层120处的孔洞133的孔径为B，孔径为A1>B＝A2。
第二导电层150例如设置于堆叠结构130中的孔洞133。第二导电层150的材质例如是多晶硅等。
数据存储层140例如设置于堆叠结构130与第二导电层150之间。即于所暴露的堆叠结构130的表面设置有数据存储层140，并以第二导电层150填满设置有数据存储层140的孔洞133。数据存储层140的材质例如是氧化硅、氮化硅、氮氧化硅、氧化铝、氧化钛、氧化铪、氧化镁、钴铁硼(CoFeB)、钴铁(CoFe)、钌(Ru)、铂锰合金(PtMn)或其组合等。数据存储层140的制造方法例如是化学气相沉积法。
在本发明一实施例中，第一介电层110a的材质为氧化硅，第二介电层110b的材质为氮化硅，第一导电层120的材质为多晶硅，数据存储层140的材质为氧化钛。
第一介电层110a、第二介电层110b、第一导电层120、数据存储层140与第二导电层150构成存储单元160。此外，在本发明第三实施例的一种三维存储器的阵列结构中，存储单元160被第二介电层110b区分成两个存储单元160。
图3B是图3A的存储单元的立体示意图。如图3B所示，第一导电层120如腰带状包覆于数据存储层140的沟槽外侧。此外，数据存储层140内侧则被第二导电层150所填满。数据存储层140可于孔径变化处形成一个角，此角可为直角或带有弧度的弯曲，且在此直角或弯曲处为电场集中处，可提升存储器电子注入与空穴抹除的速度。
以下，说明本发明的第四实施例的一种三维存储器的阵列结构。在第四实施例中，构件与第三实施例相同者，给予相同的标号，并省略其详细说明。以下只针对不同点做说明。
图4是本发明第四实施例的一种三维存储器的阵列结构的剖面示意图。请参阅图4，本实施例的三维存储器的阵列结构100包括由堆叠结构130(例如由多层第一介电层110a、多层第二介电层110b与多层第一导电层120交错堆叠而成)、第二导电层150与数据存储层140。
在本发明第四实施例的一种三维存储器的阵列结构中，位于第一介电层110a处的孔洞133的孔径为A1，位于第二介电层110b处的孔洞133的孔径为A2，位于第一导电层120处的孔洞133的孔径为B，孔径为A1>B>A2。另外，第一介电层110a、第二介电层110b、第一导电层120、数据存储层140与第二导电层150构成存储单元160。此外，在本发明第四实施例的一种三维存储器的阵列结构中，存储单元160被第二介电层110b区分成两个存储单元160。
以下，说明本发明的第五实施例的一种三维存储器的阵列结构。在第五实施例中，构件与第三实施例相同者，给予相同的标号，并省略其详细说明。以下只针对不同点做说明。
图5是本发明第五实施例的一种三维存储器的阵列结构的剖面示意图。请参阅图5，本实施例的三维存储器的阵列结构100包括由堆叠结构130(例如由多层第一介电层110a、多层第二介电层110b与多层第一导电层120交错堆叠而成)、第二导电层150与数据存储层140。
在本发明第五实施例的一种三维存储器的阵列结构中，位于第一介电层110a处的孔洞133的孔径为A1，位于第二介电层110b处的孔洞133的孔径为A2，位于第一导电层120处的孔洞133的孔径为B，孔径为A1>A2>B。另外，第一介电层110、第二介电层110b、第一导电层120、数据存储层140与第二导电层150构成存储单元160。此外，在本发明第五实施例的一种三维存储器的阵列结构中，存储单元160被第二介电层110b区分成两个存储单元160。
接着，说明本发明的三维存储器的阵列结构的制造方法。在此实施例中，半导体元件是以电阻式存储器为例进行说明，但并不用以限制本发明。
图6A至图6E是本发明的一实施例的一种三维存储器的阵列结构的制造方法的制作工艺剖视图。本实施例的三维存储器的阵列结构的制造方法，包括：在基板200上形成由介电层110与第一导电层120交错堆叠而成的堆叠结构130(图6A)；移除部分堆叠结构130，而形成孔洞133以贯穿所述堆叠结构130的各层(图6B)；接着移除孔洞133内的部分介电层110或第一导电层120，使所述孔洞133于介电层110与第一导电层120处分别具有不同的孔径(图6C)；在孔洞133表面形成数据存储层140(图6D)；以及形成第二导电层150，以填满孔洞133(图6E)。
首先，参照图6A，在一基板200上形成由介电层110与第一导电层120交错堆叠而成的堆叠结构130。亦即，所述堆叠结构130是于基板200上，以介电层110、第一导电层120、介电层110、第一导电层120的顺序堆叠所形成。其中，对于基板200并没有特别地限制。举例来说，可为任意的半导体基板，或可为具有其他膜层于其上的基板。
堆叠结构130的形成方法包括如下：首先，在基板200上，可以采用化学气相沉积法、热氧化法或其组合来形成介电层110；然后，在堆叠有介电层110的基板上，可采用化学气相沉积法来形成第一导电层120；接着，重复进行介电层110与第一导电层120的堆叠而形成堆叠结构130。介电层110的材质例如是氧化硅、氮化硅、氮氧化硅、氧化铝、氧化钛、氧化铪或其组合等。第一导电层120的材质例如是多晶硅等。
接着，参照图6B，将所形成的堆叠结构130进行图案化而形成孔洞133。具体而言，堆叠结构130的孔洞133是通过在形成有堆叠结构130的基板200上形成光致抗蚀剂层。接着，对形成有光致抗蚀剂层的堆叠结构130进行曝光，使得光致抗蚀剂层的光致抗蚀剂剂的溶解度改变。然后，进行显影制作工艺，去除溶解度较高的光致抗蚀剂层的部分，而获得形成有所需图案化的光致抗蚀剂层作为罩幕。接着，进行蚀刻制作工艺，可利用例如是等离子体蚀刻方法等的干式蚀刻方法来形成一贯穿堆叠结构130的各层的孔洞133。最后，自形成有孔洞133的堆叠结构130上移除光致抗蚀剂层。
然后，参照图6C，使孔洞133内具有不同孔径。使孔洞133内具有不同孔径的方法例如是进行湿式蚀刻法。举例来说，将芯片浸没于适当的蚀刻剂中，或将蚀刻剂喷洒至芯片上，经由蚀刻剂与被蚀刻物间的化学反应，来进行各向同性蚀刻。并且，可通过选用具有蚀刻选择性的蚀刻液，调控对于介电层110或第一导电层120的蚀刻程度，例如使用硝酸、氢氟酸等蚀刻液来移除部分介电层110或第一导电层120，使孔洞133于介电层110与第一导电层120处分别具有不同的孔径。其中，位于介电层110处的孔径为A，位于第一导电层120处的孔径为B。孔径的大小可根据产品需求而决定，可使用单一的蚀刻液或混合两种以上的蚀刻液，或经多步蚀刻制作工艺来形成所需的孔径的大小。举例来说，可形成如图1A与图1B所示，孔径为A>B；如图2A与图2B所示，孔径为A<B。
此外，在本发明一实施例中，如图3至图5所示，介电层可为不同材质的第一介电层110a与第二介电层110b。可通过选用具有蚀刻选择性的蚀刻液，调控对于第一介电层110a、第二介电层110b与第一导电层120的蚀刻程度，例如使用硝酸、氢氟酸等蚀刻液来移除部分第一介电层110a、第二介电层110b与第一导电层120，使孔洞133于第一介电层110a、第二介电层110b与第一导电层120处分别具有不同的孔径。其中，位于第一介电层处的孔径为A1，位于第二介电层处的孔径为A2，位于第一导电层120处的孔径为B。孔径的大小可根据产品需求而决定，可使用单一的蚀刻液或混合两种以上的蚀刻液，或经多步蚀刻制作工艺来形成所需的孔径的大小。举例来说，可形成如图3A与图3B所示，孔径为A1>B＝A2；如图4所示，孔径为A1>B>A2；如图5所示，孔径为A1>A2>B。
接着，参照图6D，在孔洞133所暴露的堆叠结构130的表面形成数据存储层140。数据存储层140的形成方法例如是化学气相沉积法、热氧化法或其组合。其中，数据存储层140若为电阻式随机存取存储器(RRAM)的情况下，则数据存储层140为可通过外加偏压来改变电阻值，以执行写入与抹除的动作的材质。此外，数据存储层140若为磁电阻式随机存取存储器(MRAM)的情况下，则数据存储层为通过磁电阻式质存储记忆数据的材质。另外，数据存储层也可为利用电容的原理来存储记忆数据，例如可用于闪存存储器(flash)或动态随机存取存储器(DynamicRandomAccessMemory，DRAM)等。
参照图6E，在孔洞133中形成第二导电层150。第二导电层150填满孔洞133。另外，第二导电层150的材质例如是多晶硅等。第二导电层150的形成方法，例如是化学气相沉积法并且利用化学机械研磨进行平坦化制作工艺。
综上所述，本发明提供一种三维存储器的阵列结构与其制造方法，通过利用湿式蚀刻法形成具有凹陷的结构，无需使用籽晶层就可使数据存储层设置在孔洞中的表面，因此可以大幅简化制作工艺步骤而降低存储器的生产成本。此外，因为少了籽晶层也可有效降低通孔电极的电阻值。并且可通过所形成的具有凹陷的结构增加存储单元的面积与控制存储单元的形状来微调存储单元的电场产生，而增加存储单元的效能。例如，用于电阻式随机存取存储器(RRAM)可有效改善存储单元的效能，通过增加存储单元面积将具有小的形成电压与较大的开电流。因此，本发明的三维存储器的阵列结构与其制造方法可用于下一个世代存储器的制造，对于例如三维电阻式随机存取存储器、三维氧化硅/氮化硅/氧化硅/硅闪存存储器(Silicon-Oxide-Nitride-Oxide-Silicon，SONOSflash)与三维磁电阻式随机存取存储器(MagnetoresistiveRandomAccessMemory，MRAM)等的技术发展将有重大的助益。
虽然结合以上实施例公开了本发明，然而其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，可作些许的更动与润饰，故本发明的保护范围应当以附上的权利要求所界定的为准。
Claims (20)
1.一种三维存储器的阵列结构，包括：
堆叠结构，为由介电层与第一导电层交错堆叠而成的结构，其中所述堆叠结构具有孔洞贯穿所述堆叠结构的各层，且所述孔洞于所述介电层与所述第一导电层处分别具有不同的孔径；
第二导电层，设置于所述堆叠结构中的所述孔洞；以及
数据存储层，设置于所述堆叠结构与所述第二导电层之间。
2.如权利要求1所述的三维存储器的阵列结构，其中位于所述介电层处的孔径为A，位于所述第一导电层处的孔径为B，且孔径为A>B。
3.如权利要求1所述的三维存储器的阵列结构，其中位于所述介电层处的孔径为A，位于所述第一导电层处的孔径为B，且孔径为A<B。
4.如权利要求1所述的三维存储器的阵列结构，其中所述介电层还包括第一介电层与第二介电层，并且所述堆叠结构以所述第一介电层、所述第一导电层、所述第二介电层以及所述第一导电层的次序堆叠，且所述孔洞于所述第一介电层、所述第二介电层与所述第一导电层处分别具有不同的孔径。
5.如权利要求4所述的三维存储器的阵列结构，其中位于所述第一介电层处的孔径为A1，位于所述第二介电层处的孔径为A2，位于所述第一导电层处的孔径为B，且孔径为A1>A2>B。
6.如权利要求4所述的三维存储器的阵列结构，其中位于所述第一介电层处的孔径为A1，位于所述第二介电层处的孔径为A2，位于所述第一导电层处的孔径为B，且孔径为A1>B≧A2。
7.如权利要求1所述的三维存储器的阵列结构，其中所述介电层的材质为氧化硅、氮化硅、氮氧化硅、氧化铝、氧化钛、氧化铪或其组合。
8.如权利要求4所述的三维存储器的阵列结构，其中所述第一介电层的材质为氧化硅，所述第二介电层的材质为氮化硅。
9.如权利要求1所述的三维存储器的阵列结构，其中所述第一导电层与所述第二导电层的材质为多晶硅。
10.一种三维存储器阵列结构的制造方法，包括：
在基板上形成由介电层与第一导电层交错堆叠而成的堆叠结构；
移除部分所述堆叠结构，而形成孔洞以贯穿所述堆叠结构的各层；
移除部分所述介电层或所述第一导电层，使所述孔洞于所述介电层与所述第一导电层处分别具有不同的孔径；
在所述孔洞表面形成数据存储层；以及
形成第二导电层，以填满所述孔洞。
11.如权利要求10所述的三维存储器阵列结构的制造方法，其中位于所述介电层处的孔径为A，位于所述第一导电层处的孔径为B，且孔径为A>B。
12.如权利要求10所述的三维存储器阵列结构的制造方法，其中位于所述介电层处的孔径为A，位于所述第一导电层处的孔径为B，且孔径为A<B。
13.如权利要求10所述的三维存储器阵列结构的制造方法，其中所述介电层还包括第一介电层与第二介电层，并且所述堆叠结构以所述第一介电层、所述第一导电层、所述第二介电层与所述第一导电层的次序堆叠。
14.如权利要求13所述的三维存储器阵列结构的制造方法，其中位于所述第一介电层处的孔径为A1，位于所述第二介电层处的孔径为A2，位于所述第一导电层处的孔径为B，且孔径为A1>A2>B。
15.如权利要求13所述的三维存储器阵列结构的制造方法，其中位于所述第一介电层处的孔径为A1，位于所述第二介电层处的孔径为A2，位于所述第一导电层处的孔径为B，且孔径为A1>B≧A2。
16.如权利要求10所述的三维存储器阵列结构的制造方法，其中所述介电层的材质为氧化硅、氮化硅、氮氧化硅、氧化铝、氧化钛、氧化铪或其组合。
17.如权利要求13所述的三维存储器阵列结构的制造方法，其中所述第一介电层的材质为氧化硅，所述第二介电层的材质为氮化硅。
18.如权利要求10所述的三维存储器阵列结构的制造方法，其中所述第一导电层与所述第二导电层的材质为多晶硅。
19.如权利要求10所述的三维存储器阵列结构的制造方法，其中移除部分所述介电层或所述第一导电层的方法包括湿式蚀刻法。
20.如权利要求10所述的三维存储器阵列结构的制造方法，其中所述数据存储层的材质为氧化硅、氮化硅、氮氧化硅、氧化铝、氧化钛、氧化铪、氧化镁、钴铁硼(CoFeB)、钴铁(CoFe)、钌(Ru)、铂锰合金(PtMn)或其组合。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW103129178 | 2014-08-25 | ||
| TW103129178A TWI542055B (zh) | 2014-08-25 | 2014-08-25 | 三維記憶體的陣列結構及其製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105374383A true CN105374383A (zh) | 2016-03-02 |
| CN105374383B CN105374383B (zh) | 2017-11-10 |
Family
ID=55376507
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410529392.0A Active CN105374383B (zh) | 2014-08-25 | 2014-10-10 | 三维存储器的阵列结构及其制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN105374383B (zh) |
| TW (1) | TWI542055B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019061826A1 (zh) * | 2017-09-28 | 2019-04-04 | 中电海康集团有限公司 | Mtj器件、其制作方法与mram |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110896672B (zh) | 2019-03-29 | 2021-05-25 | 长江存储科技有限责任公司 | 三维存储器件及其制造方法 |
| CN110914986B (zh) | 2019-03-29 | 2021-05-14 | 长江存储科技有限责任公司 | 三维存储器件及其制造方法 |
| CN110914985B (zh) | 2019-03-29 | 2021-04-27 | 长江存储科技有限责任公司 | 三维存储器件及其制造方法 |
| CN110896670B (zh) | 2019-03-29 | 2021-06-08 | 长江存储科技有限责任公司 | 三维存储器件及其制造方法 |
| CN110896671B (zh) | 2019-03-29 | 2021-07-30 | 长江存储科技有限责任公司 | 三维存储器件及其制造方法 |
| CN110047839B (zh) * | 2019-03-29 | 2020-05-19 | 长江存储科技有限责任公司 | 3d nand闪存及制备方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100208503A1 (en) * | 2009-02-18 | 2010-08-19 | Macronix International Co., Ltd. | Three-dimensional semiconductor structure and method of fabricating the same |
| CN101872778A (zh) * | 2009-04-27 | 2010-10-27 | 旺宏电子股份有限公司 | 集成电路3d相变存储器阵列及制造方法 |
| US20120181701A1 (en) * | 2011-01-19 | 2012-07-19 | Macronix International Co., Ltd. | Multilayer Connection Structure and Making Method |
| CN103367127A (zh) * | 2012-04-11 | 2013-10-23 | 旺宏电子股份有限公司 | 半导体结构及其制造方法 |
| US20140003148A1 (en) * | 2012-06-27 | 2014-01-02 | Jie Sun | Three dimensional nand flash with self-aligned select gate |
| CN103730470A (zh) * | 2012-10-16 | 2014-04-16 | 旺宏电子股份有限公司 | 三维叠层半导体结构及其制造方法 |
-
2014
- 2014-08-25 TW TW103129178A patent/TWI542055B/zh active
- 2014-10-10 CN CN201410529392.0A patent/CN105374383B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100208503A1 (en) * | 2009-02-18 | 2010-08-19 | Macronix International Co., Ltd. | Three-dimensional semiconductor structure and method of fabricating the same |
| CN101872778A (zh) * | 2009-04-27 | 2010-10-27 | 旺宏电子股份有限公司 | 集成电路3d相变存储器阵列及制造方法 |
| US20120181701A1 (en) * | 2011-01-19 | 2012-07-19 | Macronix International Co., Ltd. | Multilayer Connection Structure and Making Method |
| CN103367127A (zh) * | 2012-04-11 | 2013-10-23 | 旺宏电子股份有限公司 | 半导体结构及其制造方法 |
| US20140003148A1 (en) * | 2012-06-27 | 2014-01-02 | Jie Sun | Three dimensional nand flash with self-aligned select gate |
| CN103730470A (zh) * | 2012-10-16 | 2014-04-16 | 旺宏电子股份有限公司 | 三维叠层半导体结构及其制造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019061826A1 (zh) * | 2017-09-28 | 2019-04-04 | 中电海康集团有限公司 | Mtj器件、其制作方法与mram |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI542055B (zh) | 2016-07-11 |
| CN105374383B (zh) | 2017-11-10 |
| TW201608749A (zh) | 2016-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105374383A (zh) | 三维存储器的阵列结构及其制造方法 | |
| JP4763858B2 (ja) | 半導体メモリの製造方法 | |
| CN101960630B (zh) | 形成磁隧道结结构的方法 | |
| CN105977376B (zh) | 用于改进型磁阻式随机存取存储器工艺的垂直磁性隧道结 | |
| EP3000124B1 (en) | Memory cell structures | |
| US7885105B2 (en) | Magnetic tunnel junction cell including multiple vertical magnetic domains | |
| US20120061637A1 (en) | 3-d structured nonvolatile memory array and method for fabricating the same | |
| CN106252505A (zh) | Rram器件和方法 | |
| JP6009971B2 (ja) | 半導体記憶装置及びその製造方法 | |
| US8822968B2 (en) | Nonvolatile memory device and method for manufacturing same | |
| US8999809B2 (en) | Method for fabricating resistive random access memory | |
| CN103066204B (zh) | 相变存储器件和半导体器件的制造方法 | |
| US8917531B2 (en) | Cell design for embedded thermally-assisted MRAM | |
| CN111584711A (zh) | 一种rram器件及形成rram器件的方法 | |
| JP2013201247A (ja) | 半導体記憶装置及びその製造方法 | |
| JP2006344876A (ja) | 不揮発性記憶素子とその製造方法 | |
| JP2013069753A (ja) | 半導体記憶装置およびその製造方法 | |
| KR102464198B1 (ko) | 반도체 장치의 제조 방법 | |
| US20210184109A1 (en) | Semiconductor structure and formation method thereof | |
| US11088204B2 (en) | Three terminal selectors for memory applications and their methods of fabrication | |
| CN104733608B (zh) | 电阻式存储器及其制造方法 | |
| CN109962158A (zh) | 一种小尺寸磁性随机存储器的制作方法 | |
| US9754873B2 (en) | Storage device with contacts contacting different wiring layers and manufacturing method thereof | |
| JP2014150234A (ja) | 不揮発性記憶装置およびその製造方法 | |
| KR20230085735A (ko) | 전자 장치 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20190703 Address after: Hsinchu Science Park, Taiwan, China Patentee after: Lijing Jicheng Electronic Manufacturing Co., Ltd. Address before: Hsinchu Science Park, Taiwan, China Patentee before: Powerflash Technology Corporation |