CN102422421A - 磁性隧道结装置及制造 - Google Patents

磁性隧道结装置及制造 Download PDF

Info

Publication number
CN102422421A
CN102422421A CN2010800209873A CN201080020987A CN102422421A CN 102422421 A CN102422421 A CN 102422421A CN 2010800209873 A CN2010800209873 A CN 2010800209873A CN 201080020987 A CN201080020987 A CN 201080020987A CN 102422421 A CN102422421 A CN 102422421A
Authority
CN
China
Prior art keywords
mtj
hole
logic
cover cap
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010800209873A
Other languages
English (en)
Other versions
CN102422421B (zh
Inventor
李霞
升·H·康
朱晓春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN102422421A publication Critical patent/CN102422421A/zh
Application granted granted Critical
Publication of CN102422421B publication Critical patent/CN102422421B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N59/00—Integrated devices, or assemblies of multiple devices, comprising at least one galvanomagnetic or Hall-effect element covered by groups H10N50/00 - H10N52/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明揭示一种磁性隧道结MTJ装置及制造方法。在特定实施例中，揭示一种方法，其包括在结构上形成磁性隧道结MTJ装置，所述结构包括底部罩盖层及具有法向轴的底部金属填充型沟槽，所述磁性隧道结装置包括底部电极、磁性隧道结层、磁性隧道结密封层、顶部电极及逻辑罩盖层，所述磁性隧道结装置具有从所述法向轴偏移的MTJ轴。

Description

磁性隧道结装置及制造
技术领域
本发明大体上涉及磁性隧道结(MTJ)装置及制造。
背景技术
MTJ元件可用以生产磁性随机存取存储器(MRAM)。MTJ元件通常包括钉扎层、磁性隧道势垒及自由层，其中位值由自由层中的磁矩表示。MTJ元件所存储的位值由相对于钉扎层所承载的固定磁矩方向的自由层的磁矩方向来确定。钉扎层的磁化为固定的，而自由层的磁化可被切换。
可将含有MTJ元件的MRAM区域及含有逻辑及控制元件的逻辑区域制造于同一晶片上。用以形成MTJ元件的结构及工艺序列一般不同于用以形成逻辑及控制元件的结构及工艺序列。在不负面地影响MRAM区域及逻辑区域两者的情况下将所述两种类型的工艺集成在一起可能具有挑战性。举例来说，如果在工艺步骤的序列中较早地执行某些MRAM工艺，则所述MRAM工艺可能会在逻辑区域的层间电介质(ILD)或金属间层(IMD)部分中产生凹口。类似地，如果在工艺步骤的序列中较早地执行某些逻辑工艺，则所述逻辑工艺可能会增加MRAM区域中的表面粗糙度。举例来说，MTJ元件可能受下伏铜层的表面粗糙度影响。另外，与常规MTJ元件一起使用的底部通孔可将串联电阻加到MTJ元件，这可使MTJ元件的隧穿磁阻(TMR)降级。
发明内容
可将MRAM工艺与逻辑工艺集成在一起，从而消除对MTJ装置的表面粗糙度关注且避免在逻辑区域的层间电介质(ILD)部分中形成凹口。可通过实施在执行铜镶嵌工艺之前所形成的底部罩盖层来避免归因于MRAM处理所引起的对逻辑区域中的逻辑层的损害。可通过移动MTJ装置远离铜垫来避免铜表面粗糙度影响。可通过使MTJ的底部电极直接接触铜垫来避免底部通孔的增加的串联电阻。可通过首先在底部罩盖层上沉积底部电极且接着在底部电极上添加MTJ膜而减小底部罩盖层的表面粗糙度。可在执行逻辑工艺之前执行MRAM工艺。可添加顶部通孔以选择性地打开MTJ装置的顶部。所述顶部通孔的高度可为可调整的。
在特定实施例中，揭示一种方法，其包括在结构上形成磁性隧道结(MTJ)装置，所述结构包括底部罩盖层及具有法向轴的底部金属填充型沟槽。所述磁性隧道结装置包括底部电极、磁性隧道结层(反铁磁性层、固定层、隧道势垒、自由层等)、磁性隧道结密封层、顶部电极及逻辑罩盖层。所述磁性隧道结装置具有从法向轴偏移的MTJ轴。所述方法还包括在逻辑罩盖层上方形成绝缘层并对所述绝缘层进行平面化。所述方法进一步包括执行铜镶嵌工艺以在绝缘层中打开顶部沟槽、打开通往顶部电极的顶部通孔、打开通往底部金属填充型沟槽中的金属的逻辑通孔或打开顶部通孔及逻辑通孔，在顶部沟槽中及顶部通孔中、在逻辑通孔中或在顶部通孔中及逻辑通孔中沉积铜，且执行对所沉积铜的铜化学机械平面化。
在另一特定实施例中，揭示一种设备，其包括结构，所述结构包括围绕金属垫的底部罩盖层。所述设备还包括磁性隧道结(MTJ)装置，所述MTJ装置包括耦合到所述结构的底部电极。所述MTJ装置包括磁性隧道结层(反铁磁性层、固定层、隧道势垒层、自由层、MTJ罩盖层等)、顶部电极及逻辑罩盖层，其中所述MTJ装置相对于金属垫偏移。
在另一特定实施例中，揭示一种方法，其包括在衬底上方形成第一绝缘层。所述方法还包括在第一绝缘层上方形成底部罩盖层。所述方法进一步包括执行第一铜镶嵌工艺以在第一绝缘层中打开底部沟槽及底部通孔，在底部沟槽及底部通孔中镀铜，且执行铜化学机械平面化。铜填充型底部沟槽各自具有法向轴。所述方法还包括在底部罩盖层上方及铜填充型底部沟槽上方形成底部电极、在底部电极上方形成磁性隧道结层、在磁性隧道结层上方形成硬掩模，及对磁性隧道结(MTJ)结构进行图案化，所述MTJ结构各自具有从邻近铜填充型底部沟槽的法向轴偏移的MTJ轴。所述方法进一步包括在磁性隧道结结构上方并邻近于其处及底部电极上方形成磁性隧道结密封层。所述方法还包括在磁性隧道结密封层上方形成第二绝缘层并对所述第二绝缘层进行平面化以及打开磁性隧道结结构的顶部。所述方法进一步包括在经平面化的第二绝缘层上方及磁性隧道结结构的顶部上方形成顶部电极，及对所述顶部电极及所述底部电极进行图案化。所述方法还包括在底部罩盖层上方形成逻辑罩盖层，所述逻辑罩盖层邻近于磁性隧道结密封层、邻近于第二绝缘层且位于经图案化的顶部电极上方。所述方法进一步包括在逻辑罩盖层上方形成第三绝缘层并对所述第三绝缘层进行平面化，及执行第二铜镶嵌工艺以在第三绝缘层中打开顶部沟槽且打开通往经图案化的顶部电极的顶部通孔及通往铜填充型底部沟槽中的一者的逻辑通孔中的至少一者，在顶部沟槽中及在所述顶部通孔及所述逻辑通孔中的所述至少一者中镀铜，且执行铜化学机械平面化。
由所揭示的实施例中的至少一者所提供的一个特定优点在于，可将MRAM工艺及逻辑工艺无缝地集成在一起，从而消除对MTJ装置的表面粗糙度关注且避免在逻辑区域的层间电介质(ILD)部分中形成凹口。可通过实施在执行铜镶嵌工艺之前所形成的底部罩盖层来避免归因于MRAM处理所引起的对逻辑区域中的逻辑层的损害。可通过首先在底部罩盖层上沉积底部电极且在底部电极上沉积MTJ膜而减小底部罩盖层的表面粗糙度。本发明的其它方面、优点及特征将在审阅整个申请案之后变得显而易见，所述整个申请案包括以下章节：附图说明、具体实施方式及权利要求书。
附图说明
图1为在第一绝缘层上形成底部罩盖层之后在制造磁性隧道结(MTJ)装置的工艺中的至少一个阶段的第一说明性图式；
图2为在第一绝缘层中形成底部金属填充型沟槽及底部通孔之后在制造磁性隧道结(MTJ)装置的工艺中的至少一个阶段的第二说明性图式；
图3为在硬掩模层上形成光致抗蚀剂以对MTJ结构进行图案化之后在制造磁性隧道结(MTJ)装置的工艺中的至少一个阶段的第三说明性图式；
图4为在MTJ结构上形成第二绝缘层之后在制造磁性隧道结(MTJ)装置的工艺中的至少一个阶段的第四说明性图式；
图5为在形成硬掩模及光致抗蚀剂以对顶部电极及底部电极进行图案化之后在制造磁性隧道结(MTJ)装置的工艺中的至少一个阶段的第五说明性图式；
图6为在形成第三绝缘层并对其进行平面化之后在制造磁性隧道结(MTJ)装置的工艺中的至少一个阶段的第六说明性图式；
图7为在第三绝缘层中形成顶部铜填充型沟槽以及顶部通孔及逻辑通孔之后在制造磁性隧道结(MTJ)装置的工艺中的至少一个阶段的第七说明性图式；
图8为在第三绝缘层中形成顶部铜填充型沟槽以及顶部通孔及逻辑通孔之后在制造磁性隧道结(MTJ)装置的工艺中的至少一个阶段的第八说明性图式，所述顶部通孔及所述逻辑通孔具有不同于图7的顶部通孔及逻辑通孔的高度；
图9为形成磁性隧道结(MTJ)装置的方法的第一说明性实施例的流程图；
图10为形成磁性隧道结(MTJ)装置的方法的第二说明性实施例的第一部分的流程图；
图11为形成磁性隧道结(MTJ)装置的方法的第二说明性实施例的第二部分的流程图；
图12为便携式通信装置的特定实施例的框图，所述便携式通信装置包括具有具偏移的MTJ轴的MTJ结构的模块；及
图13为说明用于与磁性隧道结(MTJ)装置一起使用的制造工艺的数据流程图。
具体实施方式
下文参看图式来描述本发明的特定实施例。在所述描述中，贯穿图式由共同参考数字来指定共同特征。参看图1，描绘了在制造磁性隧道结(MTJ)装置的工艺中的至少一个阶段的第一说明性图式且大体上将其指定为100。第一绝缘层104可形成于衬底102上方。衬底102表示任何下伏层，例如用于其它下伏层的罩盖层。举例来说，第一绝缘层104可由沉积于衬底102上的材料形成。底部罩盖层106可形成于第一绝缘层104上方。举例来说，底部罩盖层106可由沉积于第一绝缘层104上的材料形成。在特定实施例中，底部罩盖层106包括碳化硅(SiC)或氮化硅(SiN等)。展示了晶片的MRAM区域108且展示了晶片的逻辑区域110。底部罩盖层106可进行保护以免于在MRAM区域108中及在逻辑区域110中在绝缘层中形成凹口。
参看图2，描绘了在制造磁性隧道结(MTJ)装置的工艺中的至少一个阶段的第二说明性图式且大体上将其指定为200。可执行第一铜镶嵌工艺以在第一绝缘层104中打开底部沟槽202及底部通孔204，在底部沟槽202及底部通孔204中镀铜或以其它方式沉积铜，且执行铜化学机械平面化。举例来说，逻辑工艺可界定铜在逻辑区域110中的底部沟槽202及底部通孔204中的放置。在替代性实施例中，可使用除铜以外的另一种导电金属。铜填充型底部沟槽202各自具有法向轴220。铜填充型底部沟槽202中的每一者的表面形成铜垫230。
参看图3，描绘了在制造磁性隧道结(MTJ)装置的工艺中的至少一个阶段的第三说明性图式且大体上将其指定为300。底部电极302可形成于底部罩盖层106上方及底部沟槽202中的铜上方。举例来说，底部电极302可由沉积于底部罩盖层106上及底部沟槽202中的铜上的材料形成。在特定实施例中，底部电极302包括钽及氮化钽中的至少一者。与在底部电极302与底部沟槽202中的铜之间使用底部通孔相比，将底部电极302直接形成于底部沟槽202中的铜上减小了随后形成的MTJ装置的串联电阻。
磁性隧道结层304可形成于底部电极302上方。举例来说，磁性隧道结层304可由沉积于底部电极302上的材料形成。底部电极302及磁性隧道结层304可临时密封并保护底部沟槽202中的铜。在特定实施例中，磁性隧道结层304中的至少一者的易磁化轴磁性隧道结磁性退火使图4中所示的随后形成的磁性隧道结结构402的磁场定向对准。硬掩模306可形成于磁性隧道结层304上方。举例来说，硬掩模306可由沉积于磁性隧道结层304上的材料形成。光致抗蚀剂308可形成于硬掩模306上方且经图案化以对图4中所示的磁性隧道结结构402进行图案化。举例来说，光致抗蚀剂308可由沉积于硬掩模306上的材料形成且可通过光刻技术来图案化。
参看图4，描绘了制造磁性隧道结(MTJ)装置的工艺中的至少一个阶段的第四说明性图式且大体上将其指定为400。磁性隧道结(MTJ)结构402可形成于底部电极302上方，且也可形成为从底部沟槽202中的铜偏移以不重叠底部沟槽202中的铜。磁性隧道结结构402可各自具有MTJ轴420，所述MTJ轴420从邻近铜填充型底部沟槽202的法向轴220偏移某一偏移430。MTJ轴420为结构轴，且可与或可不与MTJ磁化轴422重合。对于平面内磁化来说，MTJ磁化轴422可为大体上水平的且大体上平行于势垒层406，其中MTJ磁化轴422可与页面平行(如所示)或垂直于页面。对于垂直MTJ(未图示)的平面外磁化来说，MTJ磁化轴422可大体上平行于MTJ轴420。将磁性隧道结结构402形成为从底部沟槽202中的铜偏移且不重叠底部沟槽202中的铜可保护磁性隧道结结构402使其免受底部沟槽202中的铜的表面粗糙度影响。在特定实施例中，MTJ轴420从法向轴220的偏移430大于磁性隧道结结构402的宽度。可选择偏移430以确保磁性隧道结结构402形成于底部罩盖层106上方且不延伸于铜垫230上方。磁性隧道结结构402可包括反铁磁性层(AFM)(未图示)、固定层404、势垒层406、自由层408及MTJ罩盖层(未图示)。
磁性隧道结密封层410可形成于磁性隧道结结构402上方并邻近于其处及形成于底部电极302上方。举例来说，磁性隧道结密封层410可由沉积于磁性隧道结结构402上并邻近于其处及沉积于底部电极302上的材料形成。在特定实施例中，磁性隧道结密封层410包括氮化硅(SiN)或碳化硅(SiC等)。第二绝缘层412可形成于磁性隧道结密封层410上方。举例来说，第二绝缘层412可由沉积于磁性隧道结密封层410上方的材料形成。
参看图5，描绘了在制造磁性隧道结(MTJ)装置的工艺中的至少一个阶段的第五说明性图式且大体上将其指定为500。可对第二绝缘层412进行平面化且可打开磁性隧道结结构402的顶部504。顶部电极502可形成于经平面化的第二绝缘层412上方及磁性隧道结结构402的顶部504上方。举例来说，顶部电极502可由沉积于经平面化的第二绝缘层412上及磁性隧道结结构402的顶部504上的材料形成。在特定实施例中，顶部电极502包括钽及氮化钽中的至少一者。
硬掩模及光致抗蚀剂506可形成于顶部电极502上方且经图案化以对顶部电极502及底部电极302进行图案化。举例来说，硬掩模及光致抗蚀剂506可由沉积于顶部电极502上的材料形成且可通过光刻技术来图案化。
参看图6，描绘了在制造磁性隧道结(MTJ)装置的工艺中的至少一个阶段的第六说明性图式且大体上将其指定为600。顶部电极502及底部电极302可根据图5的硬掩模及光致抗蚀剂506的图案化而进行图案化。在MRAM区域108中，在未受图5的硬掩模及光致抗蚀剂506保护的那些区域中，所有层可能已被向下移除到底部罩盖层106。在逻辑区域110中，所有层可能已被向下移除到底部罩盖层106及底部沟槽202中的铜。
逻辑罩盖层602可形成于底部罩盖层106上方，所述逻辑罩盖层602邻近于磁性隧道结密封层410、邻近于第二绝缘层412且位于经图案化的顶部电极502上方。举例来说，逻辑罩盖层602可由沉积于底部罩盖层106上、邻近于磁性隧道结密封层410、邻近于第二绝缘层412及位于经图案化的顶部电极502上的材料形成。在MRAM区域108中，逻辑罩盖层602可密封磁性隧道结结构402。在逻辑区域110中，逻辑罩盖层602可形成于底部罩盖层106上方及底部沟槽202中的铜上方。举例来说，在逻辑区域110中，逻辑罩盖层602可由沉积于底部罩盖层106上及底部沟槽202中的铜上的材料形成。在逻辑区域110中，逻辑罩盖层602可密封底部沟槽202中的铜。在特定实施例中，逻辑罩盖层602包括碳化硅(SiC)或氮化硅(SiN等)。可在逻辑罩盖层602上方形成第三绝缘层604并对所述第三绝缘层604进行平面化。举例来说，第三绝缘层604可由沉积于逻辑罩盖层602上且经平面化的材料形成。
参看图7，描绘了在制造磁性隧道结(MTJ)装置的工艺中的至少一个阶段的第七说明性图式且大体上将其指定为700。可执行第二铜镶嵌工艺以在第三绝缘层604中打开顶部沟槽702及打开通往经图案化的顶部电极502的顶部通孔704及通往底部沟槽202中的铜的逻辑通孔706中的至少一者，在顶部沟槽702中及在顶部通孔704及逻辑通孔706中的所述至少一者中镀铜或以其它方式沉积铜，且执行铜化学机械平面化。在特定实施例中，可在共同工艺阶段中一起形成顶部通孔704及逻辑通孔706。与在单独工艺阶段中形成顶部通孔704及逻辑通孔706相比，在共同工艺阶段中一起形成顶部通孔704及逻辑通孔706节省了额外光刻掩蔽步骤。在替代性实施例中，可独立于逻辑通孔706而选择性地打开通往磁性隧道结结构402的逻辑罩盖层602的顶部通孔704。在特定实施例中，最终罩盖层708可形成于顶部沟槽702中的铜上方及第三绝缘层604上方。举例来说，最终罩盖层708可由沉积于顶部沟槽702中的铜上及第三绝缘层604上的材料形成。
可形成包括结构712的设备710，所述结构712包括围绕金属垫(例如，铜垫230)的底部罩盖层106。设备710还包括磁性隧道结(MTJ)装置714，所述MTJ装置714包括耦合到结构712的底部电极302，所述MTJ装置714包括位于磁性隧道结结构402中的磁性隧道结层、顶部电极502及逻辑罩盖层602，其中所述MTJ装置714相对于金属垫(例如，铜垫230)偏移。在特定实施例中，偏移430界定在平行于金属垫的表面(例如，铜垫230的表面)的方向上的距离，所述表面大体上平行于衬底102且距衬底102最远。在特定实施例中，在形成铜填充型底部沟槽202之前形成底部罩盖层106。磁性隧道结结构402中的磁性隧道结层可不重叠铜垫230。在特定实施例中，MTJ装置714的磁性隧道结结构402中的磁性隧道结层不位于铜垫230正上方。
参看图8，描绘了在制造磁性隧道结(MTJ)装置的工艺中的至少一个阶段的第八说明性图式且大体上将其指定为800。在特定实施例中，顶部通孔704的高度为可调整的。图7及图8展示具有可根据处理要求及层厚度而调整的不同高度的顶部通孔704。顶部通孔704通过蚀刻(举例来说)的形成终止于磁性隧道结结构402的逻辑罩盖层602处。类似地，逻辑通孔706通过蚀刻(举例来说)的形成终止于位于底部沟槽202中的铜上的逻辑罩盖层602处。金属沟槽蚀刻将突破顶部通孔704及逻辑通孔706的逻辑罩盖层602。接着，金属电镀或沉积可将金属填充到顶部通孔704、逻辑通孔706及顶部沟槽702中。金属化学机械平面化(CMP)工艺将移除顶部沟槽702上方的额外金属膜。
图9为形成磁性隧道结(MTJ)装置的方法的第一说明性实施例900的流程图。在第一说明性实施例900中，所述方法包括在902处在结构上形成磁性隧道结(MTJ)装置，所述结构包括底部罩盖层及具有法向轴的底部金属填充型沟槽，所述磁性隧道结装置包括底部电极、磁性隧道结层、磁性隧道结密封层、顶部电极及逻辑罩盖层，所述磁性隧道结装置具有从法向轴偏移的MTJ轴。在特定实施例中，金属填充型底部沟槽202大体上填充有铜。在特定实施例中，金属填充型底部沟槽202形成铜垫230，其中底部电极302的至少一部分形成于铜垫230上。
举例来说，图7的磁性隧道结装置714可形成于图7的结构712上，所述结构712包括图1的底部罩盖层106及图2的填充有铜且具有法向轴220的底部沟槽202。图7的磁性隧道结装置714可包括图3的底部电极302、位于图4的磁性隧道结结构402中的磁性隧道结层、图4的磁性隧道结密封层410、图5的顶部电极502及图6的逻辑罩盖层602。图7的磁性隧道结装置714可具有从法向轴220偏移所述偏移430的MTJ轴420。在特定实施例中，在形成图2的铜填充型底部沟槽202之前形成图1的底部罩盖层106。
所述方法还包括在904处在逻辑罩盖层上方形成绝缘层并对所述绝缘层进行平面化。举例来说，图6的第三绝缘层604可形成于图6的逻辑罩盖层602上方且经平面化。
所述方法进一步包括在906处执行铜镶嵌工艺以在绝缘层中打开顶部沟槽、打开通往顶部电极的顶部通孔或通往底部金属填充型沟槽中的金属的逻辑通孔或打开顶部通孔及逻辑通孔，在顶部沟槽中及顶部通孔中或在逻辑通孔中或在顶部通孔中及逻辑通孔中沉积铜，且执行对所沉积铜的铜化学机械平面化。举例来说，可执行第二铜镶嵌工艺以在图6的第三绝缘层604中打开图7的顶部沟槽702、打开通往图5的顶部电极502的图7的顶部通孔704或通往图2的底部沟槽202中的铜的图7的逻辑通孔706或打开顶部通孔704及逻辑通孔706，在顶部沟槽702中及顶部通孔704中或在逻辑通孔706中或在顶部通孔704中及逻辑通孔706中镀铜，且执行对铜的铜化学机械平面化。
图10为形成磁性隧道结(MTJ)装置的方法的第二说明性实施例的第一部分1000的流程图。在第二说明性实施例的第一部分1000中，所述方法包括在1002处在衬底上方形成第一绝缘层。举例来说，图1的第一绝缘层104可形成于图1的衬底102上方。所述方法还包括在1004处在第一绝缘层上方形成底部罩盖层。举例来说，图1的底部罩盖层106可形成于图1的第一绝缘层104上方。
所述方法进一步包括在1006处执行第一铜镶嵌工艺以在第一绝缘层中打开底部沟槽及底部通孔，在底部沟槽及底部通孔中镀铜，且执行铜化学机械平面化(CMP)，所述铜填充型底部沟槽各自具有法向轴。举例来说，可执行第一铜镶嵌工艺以在图1的第一绝缘层104中打开图2的底部金属沟槽202及图2的底部通孔204，在底部金属沟槽202中及底部通孔204中镀铜，且执行铜化学机械平面化，所述铜填充型底部沟槽各自具有法向轴220。所述方法还包括在1008处在底部罩盖层上方及铜填充型底部沟槽上方形成底部电极、在1010处在底部电极上方形成磁性隧道结层、在1012处在磁性隧道结层上方形成硬掩模及在1014处对磁性隧道结(MTJ)结构进行图案化，所述MTJ结构各自具有从邻近铜填充型底部沟槽的法向轴偏移的MTJ轴。举例来说，图3的底部电极302可形成于图1的底部罩盖层106上方及图2的铜填充型底部沟槽202上方，图3的磁性隧道结层304可形成于图3的底部电极302上方，图3的硬掩模306可形成于磁性隧道结层304上方，且图3的硬掩模306及光致抗蚀剂308可用以对图4的磁性隧道结结构402进行图案化以不重叠铜填充型底部沟槽202。磁性隧道结结构402中的每一者可具有从邻近铜填充型底部沟槽202的法向轴220偏移430的MTJ轴420。
所述方法进一步包括在1016处在磁性隧道结结构上方并邻近于其处及底部电极上方形成磁性隧道结密封层。举例来说，图4的磁性隧道结密封层410可形成于图4的磁性隧道结结构402上方并邻近于其处及形成于图3的底部电极302上方。所述方法还包括在1018处在磁性隧道结密封层上方形成第二绝缘层。举例来说，图4的第二绝缘层412可形成于图4的磁性隧道结密封层410上方。
图11为形成磁性隧道结(MTJ)装置的方法的第二说明性实施例的第二部分1100的流程图。在第二说明性实施例的第二部分1100中，所述方法包括在1102处对第二绝缘层进行平面化及打开磁性隧道结结构的顶部、在1104处在经平面化的第二绝缘层上方及磁性隧道结结构的顶部上方形成顶部电极及在1106处对顶部电极及底部电极进行图案化。举例来说，图4的第二绝缘层412可经平面化，从而打开图4的磁性隧道结结构402的图5的顶部504，图5的顶部电极502可形成于图4的经平面化的第二绝缘层412上方及图4的磁性隧道结结构402的图5的顶部504上方，且图5的硬掩模及光致抗蚀剂506可经图案化及使用以对图5的顶部电极502及图3的底部电极302进行图案化。所述方法进一步包括在1108处在底部罩盖层上方形成逻辑罩盖层，所述逻辑罩盖层邻近于磁性隧道结密封层、邻近于第二绝缘层且位于经图案化的顶部电极上方。举例来说，图6的逻辑罩盖层602可形成于图1的底部罩盖层106上方、邻近于图4的磁性隧道结密封层410、邻近于图4的第二绝缘层412及位于图5的经图案化的顶部电极502上方。
所述方法还包括在1110处在逻辑罩盖层上方形成第三绝缘层并对第三绝缘层进行平面化，及在1112处执行第二铜镶嵌工艺以打开通往经图案化的顶部电极的顶部通孔及通往铜填充型底部沟槽中的一者的逻辑通孔中的至少一者且在第三绝缘层中打开顶部沟槽，在顶部沟槽中及在顶部通孔及逻辑通孔中的所述至少一者中镀铜，且执行铜化学机械平面化。举例来说，可在图6的逻辑罩盖层602上方形成图6的第三绝缘层604并对所述第三绝缘层604进行平面化，且可执行第二铜镶嵌工艺以打开通往图5的经图案化的顶部电极502的图7的顶部通孔704及通往图2的铜填充型底部沟槽202的图7的逻辑通孔706中的至少一者且在图6的第三绝缘层604中打开图7的顶部沟槽702，在顶部沟槽702中及在顶部通孔704及逻辑通孔706中的所述至少一者中镀铜，且执行铜化学机械平面化。
图12为系统1200的特定实施例的框图，所述系统1200包括具有具偏移的MTJ轴及逻辑罩盖层的MTJ结构的模块1264。系统1200可实施于便携式电子装置中，且包括耦合到计算机可读媒体(例如，存储器1232)的处理器1210(例如，数字信号处理器(DSP))，所述计算机可读媒体存储计算机可读指令(例如，软件1266)。系统1200包括具有具偏移的MTJ轴及逻辑罩盖层的MTJ结构的模块1264。在说明性实例中，具有具偏移的MTJ轴及逻辑罩盖层的MTJ结构的模块1264包括根据图9到图11的实施例中的任一者或其任何组合产生的图7的MTJ结构。具有具偏移的MTJ轴及逻辑罩盖层的MTJ结构的模块1264可位于处理器1210中或可为单独装置或电路(未图示)。在特定实施例中，如图12中所示，数字信号处理器(DSP)1210可存取具有具偏移的MTJ轴及逻辑罩盖层的MTJ结构的模块1264。在另一特定实施例中，存储器1232包括STT-MRAM存储器阵列，所述STT-MRAM存储器阵列包括具有具偏移的MTJ轴及逻辑罩盖层的MTJ结构的模块1264。
相机接口1268耦合到处理器1210且还耦合到相机(例如，摄像机1270)。显示控制器1226耦合到处理器1210且耦合到显示装置1228。编码器/解码器(编解码器)1234也可耦合到处理器1210。扬声器1236及麦克风1238可耦合到编解码器1234。无线接口1240可耦合到处理器1210且耦合到无线天线1242。
在特定实施例中，处理器1210、显示控制器1226、存储器1232、编解码器1234、无线接口1240及相机接口1268包括在系统级封装(system-in-package)或芯片上系统装置1222中。在特定实施例中，输入装置1230及电力供应器1244耦合到芯片上系统装置1222。此外，在特定实施例中，如图12中所说明，显示装置1228、输入装置1230、扬声器1236、麦克风1238、无线天线1242、摄像机1270及电力供应器1244位于芯片上系统装置1222外部。然而，显示装置1228、输入装置1230、扬声器1236、麦克风1238、无线天线1242、摄像机1270及电力供应器1244中的每一者可耦合到芯片上系统装置1222的组件，例如接口或控制器。
前述揭示的装置及功能性(例如，图7的装置，图9、图10或图11的方法，或其任何组合)可经设计并配置成存储于计算机可读媒体上的计算机文件(例如，RTL、GDSII、GERBER等)。可将一些或所有此些文件提供给基于此些文件来制造装置的制造处置者。所得产品包括半导体晶片，所述半导体晶片接着被切割为半导体裸片且封装成半导体芯片。所述半导体芯片接着用于电子装置中。图13描绘电子装置制造工艺1300的特定说明性实施例。
在制造工艺1300中接收物理装置信息1302(例如，在研究计算机1306处)。物理装置信息1302可包括表示半导体装置(例如，图7的MTJ装置714)的至少一个物理属性的设计信息。举例来说，物理装置信息1302可包括物理参数、材料特性及经由耦合到研究计算机1306的用户接口1304而输入的结构信息。研究计算机1306包括耦合到计算机可读媒体(例如，存储器1310)的处理器1308(例如，一个或一个以上处理核心)。存储器1310可存储计算机可读指令，所述计算机可读指令可执行以致使处理器1308变换物理装置信息1302从而遵从文件格式并产生库文件1312。
在特定实施例中，库文件1312包括至少一个数据文件，所述至少一个数据文件包括经变换的设计信息。举例来说，库文件1312可包括被提供用于与电子设计自动化(EDA)工具1320一起使用的半导体装置(包括图7的MTJ装置714)库。
可在设计计算机1314处结合EDA工具1320来使用库文件1312，所述设计计算机1314包括耦合到存储器1318的处理器1316(例如，一个或一个以上处理核心)。EDA工具1320可作为处理器可执行指令而存储于存储器1318处，以使设计计算机1314的用户能够使用库文件1312的图7的MTJ装置714设计电路。举例来说，设计计算机1314的用户可经由耦合到设计计算机1314的用户接口1324而输入电路设计信息1322。电路设计信息1322可包括表示半导体装置(例如，图7的MTJ装置714)的至少一个物理属性的设计信息。为了说明，电路设计属性可包括特定电路的识别及与电路设计中的其它元件的关系、定位信息、特征大小信息、互连信息，或表示半导体装置的物理属性的其它信息。
设计计算机1314可经配置以变换设计信息(包括电路设计信息1322)从而遵从文件格式。为了说明，文件形成可包括数据库二进制文件格式，所述格式表示平面几何形状、文本标签及关于呈分层格式(例如，图形数据系统(GDSII)文件格式)的电路布局的其它信息。设计计算机1314可经配置以产生包括经变换的设计信息的数据文件(例如，除其它电路或信息之外还包括描述图7的MTJ装置714的信息的GDSII文件1326)。为了说明，数据文件可包括对应于芯片上系统(SOC)的信息，所述SOC包括图7的MTJ装置714且还包括SOC内的额外电子电路及组件。
可在制造过程1328处接收GDSII文件1326以根据GDSII文件1326中的经变换的信息来制造图7的MTJ装置714。举例来说，装置制造过程可包括将GDSII文件1326提供给掩模制造商1330以生产经说明为代表性掩模1332的一个或一个以上掩模，例如待用于光刻处理的掩模。可在制造过程期间使用掩模1332以产生一个或一个以上晶片1334，所述一个或一个以上晶片1334可被测试并分离为裸片，例如代表性裸片1336。裸片1336包括包含图7的MTJ装置714的电路。
为了说明，制造过程1328可包括并入有处理器的至少一个计算机，所述处理器执行存储于计算机可读有形存储媒体(例如，存储器装置)处的指令以执行图9的方法或图10到图11的方法。所述计算机可耦合到一个或一个以上半导体制造装置，且经配置以执行指令以起始在结构上形成磁性隧道结(MTJ)装置，所述结构包括底部罩盖层及具有法向轴的底部金属填充型沟槽。磁性隧道结装置包括底部电极、磁性隧道结层、磁性隧道结密封层、顶部电极及逻辑罩盖层。磁性隧道结装置具有从法向轴偏移的MTJ轴。所述计算机还可经配置以执行存储于计算机可读媒体处的指令以起始在逻辑罩盖层上方形成绝缘层并对所述绝缘层进行平面化。所述计算机还可经配置以执行存储于计算机可读媒体处的指令以起始铜镶嵌工艺以在绝缘层中打开顶部沟槽、打开通往顶部电极的顶部通孔、打开通往底部金属填充型沟槽中的金属的逻辑通孔或打开顶部通孔及逻辑通孔，在顶部沟槽中及顶部通孔中、在逻辑通孔中或在顶部通孔中及逻辑通孔中沉积铜，且执行对所沉积铜的铜化学机械平面化。
可将裸片1336提供给封装过程1338，在所述封装过程1338中，将裸片1336并入到代表性封装1340中。举例来说，封装1340可包括单一裸片1336或多个裸片(例如，系统级封装(SiP)布置)。封装1340可经配置以符合一个或一个以上标准或规范，例如联合电子装置工程委员会(JEDEC)标准。
可将关于封装1340的信息散布给各个产品设计者(例如，经由存储于计算机1346处的组件库)。计算机1346可包括耦合到存储器1350的处理器1348(例如，一个或一个以上处理核心)。印刷电路板(PCB)工具可作为处理器可执行指令而存储于存储器1350处，以处理经由用户接口1344而从计算机1346的用户接收的PCB设计信息1342。PCB设计信息1342可包括封装半导体装置在电路板上的物理定位信息，所述封装半导体装置对应于包括图7的MTJ装置714的封装1340。
计算机1346可经配置以变换PCB设计信息1342从而产生数据文件，例如GERBER文件1352，GERBER文件1352具有包括封装半导体装置在电路板上的物理定位信息以及电子连接(例如，迹线及通孔)的布局的数据，其中所述封装半导体装置对应于包括图7的MTJ装置714的封装1340。在其它实施例中，由经变换的PCB设计信息所产生的数据文件可具有不同于GERBER格式的格式。
可在板组装过程1354处接收GERBER文件1352并使用GERBER文件1352以生产根据存储于GERBER文件1352内的设计信息所制造的PCB(例如，代表性PCB 1356)。举例来说，可将GERBER文件1352上载到一个或一个以上机器以用于执行PCB生产工艺的各种步骤。PCB 1356可填入有包括封装1340的电子组件以形成代表性印刷电路组合件(PCA)1358。
可在产品制造过程1360处接收PCA 1358且将PCA 1358集成到一个或一个以上电子装置(例如，第一代表性电子装置1362及第二代表性电子装置1364)中。作为说明性、非限制性实例，第一代表性电子装置1362、第二代表性电子装置1364或两者可选自以下各项的群组：机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、通信装置、个人数字助理(PDA)、固定位置数据单元及计算机。作为另一说明性、非限制性实例，电子装置1362及1364中的一者或一者以上可为例如移动电话等远程单元、手持式个人通信系统(PCS)单元、例如个人数据助理等便携式数据单元、具备全球定位系统(GPS)功能的装置、导航装置、例如仪表读取设备等固定位置数据单元，或存储或检索数据或计算机指令的任何其它装置，或其任何组合。尽管图13根据本发明的教示说明远程单元，但本发明并不限于这些示范性所说明单元。本发明的实施例可合适地用于包括有源集成电路的任何装置中，所述集成电路包括存储器及芯片上电路。
因此，如说明性工艺1300中所描述，可制造、处理图7的MTJ装置714并将其并入到电子装置中。关于图1到图11所揭示的实施例的一个或一个以上方面可包括于各种处理阶段处，例如在库文件1312、GDSII文件1326及GERBER文件1352内，以及存储于研究计算机1306的存储器1310、设计计算机1314的存储器1318、计算机1346的存储器1350、在各种阶段处(例如，在板组装过程1354处)所使用的一个或一个以上其它计算机或处理器(未图示)的存储器处，且还并入到一个或一个以上其它物理实施例中，例如掩模1332、裸片1336、封装1340、PCA 1358、例如原型电路或装置(未图示)等其它产品或其任何组合。举例来说，GDSII文件1326或制造过程1328可包括存储可由计算机执行的指令的计算机可读有形媒体，所述指令包括可由计算机执行以起始图7的MTJ装置714的形成的指令。尽管描绘了从物理装置设计到最终产品的各种代表性生产阶段，但在其它实施例中，可使用较少阶段或可包括额外阶段。类似地，可通过单一实体或通过执行工艺1300的各种阶段的一个或一个以上实体来执行工艺1300。
技术人员将进一步了解，结合本文中所揭示的实施例所描述的各种说明性逻辑块、配置、模块、电路及方法步骤可实施为电子硬件、由处理单元执行的计算机软件或两者的组合。上文已大体上在其功能性方面描述了各种说明性组件、块、配置、模块、电路及步骤。将所述功能性实施为硬件还是可执行处理指令取决于特定应用及强加于整个系统的设计约束。熟练的技术人员可针对每一特定应用以不同方式实施所描述的功能性，但所述实施方案决策不应理解为会引起脱离本发明的范围。
结合本文中所揭示的实施例所描述的方法或算法的步骤可直接以硬件、以由处理器执行的软件模块或以两者的组合来体现。软件模块可驻留于随机存取存储器(RAM)、磁阻性随机存取存储器(MRAM)、自旋扭矩转移磁阻性随机存取存储器(STT-MRAM)、快闪存储器、只读存储器(ROM)、可编程只读存储器(PROM)、可擦除可编程只读存储器(EPROM)、电可擦除可编程只读存储器(EEPROM)、寄存器、硬盘、可装卸式磁盘、压缩光盘只读存储器(CD-ROM)或此项技术中已知的任何其它形式的存储媒体中。示范性存储媒体耦合到处理器，使得所述处理器可从所述存储媒体读取信息及将信息写入到所述存储媒体。在替代方案中，存储媒体可与处理器成一体式。所述处理器及所述存储媒体可驻留于专用集成电路(ASIC)中。所述ASIC可驻留于计算装置或用户终端中。在替代方案中，所述处理器及所述存储媒体可作为离散组件驻留于计算装置或用户终端中。
提供对所揭示的实施例的先前描述以使所属领域的任何技术人员能够制作或使用所揭示的实施例。所属领域的技术人员将容易明白对这些实施例的各种修改，且在不脱离本发明的范围的情况下，本文中所定义的原理可应用于其它实施例。因此，本发明并不希望限于本文中所展示的实施例，而是应被赋予可与如由所附权利要求书定义的原理及新颖特征一致的最广范围。

Claims (42)

1.一种方法，其包含：
在结构上形成磁性隧道结MTJ装置，所述结构包含底部罩盖层及具有法向轴的底部金属填充型沟槽，所述磁性隧道结装置包含底部电极、磁性隧道结层、磁性隧道结密封层、顶部电极及逻辑罩盖层，所述磁性隧道结装置具有从所述法向轴偏移的MTJ轴；
在所述逻辑罩盖层上方形成绝缘层并对所述绝缘层进行平面化；及
执行铜镶嵌工艺以在所述绝缘层中打开顶部沟槽、打开通往所述顶部电极的顶部通孔、打开通往所述底部金属填充型沟槽中的金属的逻辑通孔或打开所述顶部通孔及所述逻辑通孔，在所述顶部沟槽中及所述顶部通孔中、在所述逻辑通孔中或在所述顶部通孔中及所述逻辑通孔中沉积铜，且执行对所述所沉积铜的铜化学机械平面化。
2.根据权利要求1所述的方法，其中所述MTJ轴从所述法向轴的所述偏移大于所述磁性隧道结层的宽度。
3.根据权利要求1所述的方法，其中所述底部金属填充型沟槽大体上填充有铜。
4.根据权利要求1所述的方法，其中所述底部金属填充型沟槽形成铜垫，且其中所述底部电极的至少一部分形成于所述铜垫上。
5.根据权利要求4所述的方法，其中所述磁性隧道结层并非位于所述铜垫上方。
6.根据权利要求1所述的方法，其中在共同工艺阶段中形成所述顶部通孔及所述逻辑通孔。
7.根据权利要求1所述的方法，其中所述磁性隧道结层中的至少一者的易磁化轴磁性隧道结磁性退火使所述磁性隧道结装置的磁场定向对准。
8.根据权利要求1所述的方法，其中所述底部罩盖层包含碳化硅或氮化硅。
9.根据权利要求1所述的方法，其中在形成所述底部金属填充型沟槽之前形成所述底部罩盖层。
10.根据权利要求1所述的方法，其中所述磁性隧道结密封层包含氮化硅或碳化硅。
11.根据权利要求1所述的方法，其中所述底部电极包含钽或氮化钽，且其中所述顶部电极包含钽或氮化钽。
12.根据权利要求1所述的方法，其中所述逻辑罩盖层包含碳化硅或氮化硅。
13.根据权利要求1所述的方法，其中所述顶部通孔的高度为可调整的。
14.一种设备，其包含：
通过根据权利要求1所述的方法形成的半导体装置。
15.根据权利要求14所述的设备，其集成于至少一个半导体裸片中。
16.根据权利要求14所述的设备，其进一步包含选自由以下各项组成的群组的装置：机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、通信装置、个人数字助理PDA、固定位置数据单元及计算机，所述半导体装置集成到所述装置中。
17.一种设备，其包含：
结构，其包含围绕金属垫的底部罩盖层；及
磁性隧道结MTJ装置，其包含耦合到所述结构的底部电极，所述MTJ装置包含磁性隧道结层、顶部电极及逻辑罩盖层，其中所述MTJ装置相对于所述金属垫而偏移。
18.根据权利要求17所述的设备，其中所述偏移在平行于所述金属垫的表面的方向上界定一距离。
19.根据权利要求17所述的设备，其中所述磁性隧道结层中的至少一者的易磁化轴磁性隧道结磁性退火使所述磁性隧道结装置的磁场定向对准。
20.根据权利要求17所述的设备，其中所述底部罩盖层包含碳化硅或氮化硅。
21.根据权利要求17所述的设备，其中所述底部电极包含钽及氮化钽中的至少一者。
22.根据权利要求17所述的设备，其中所述顶部电极包含钽及氮化钽中的至少一者。
23.根据权利要求17所述的设备，其中所述逻辑罩盖层包含碳化硅或氮化硅。
24.根据权利要求17所述的设备，其集成于至少一个半导体裸片中。
25.根据权利要求24所述的设备，其进一步包含选自由以下各项组成的群组的装置：机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、通信装置、个人数字助理PDA、固定位置数据单元及计算机，所述至少一个半导体裸片集成到所述装置中。
26.一种方法，其包含：
在衬底上方形成第一绝缘层；
在所述第一绝缘层上方形成底部罩盖层；
执行第一铜镶嵌工艺以在所述第一绝缘层中打开底部沟槽及底部通孔，在所述底部沟槽中及所述底部通孔中镀铜，且执行铜化学机械平面化，所述铜填充型底部沟槽各自具有法向轴；
在所述底部罩盖层上方及所述铜填充型底部沟槽上方形成底部电极；
在所述底部电极上方形成磁性隧道结层；
在所述磁性隧道结层上方形成硬掩模；
对磁性隧道结MTJ结构进行图案化，所述MTJ结构各自具有从邻近铜填充型底部沟槽的所述法向轴偏移的MTJ轴；
在所述磁性隧道结结构上方并邻近于其处及所述底部电极上方形成磁性隧道结密封层；
在所述磁性隧道结密封层上方形成第二绝缘层；
对所述第二绝缘层进行平面化且打开所述磁性隧道结结构的顶部；
在所述经平面化的第二绝缘层上方及所述磁性隧道结结构的所述顶部上方形成顶部电极；
对所述顶部电极及所述底部电极进行图案化；
在所述底部罩盖层上方形成逻辑罩盖层，所述逻辑罩盖层邻近于所述磁性隧道结密封层、邻近于所述第二绝缘层且位于所述经图案化的顶部电极上方；
在所述逻辑罩盖层上方形成第三绝缘层并对所述第三绝缘层进行平面化；及
执行第二铜镶嵌工艺以打开通往所述经图案化的顶部电极的顶部通孔及通往所述铜填充型底部沟槽中的一者的逻辑通孔中的至少一者且在所述第三绝缘层中打开顶部沟槽，在所述顶部沟槽中及在所述顶部通孔及所述逻辑通孔中的所述至少一者中镀铜，且执行铜化学机械平面化。
27.根据权利要求26所述的方法，其进一步包含在所述顶部金属沟槽中的所述铜上方及所述第三绝缘层上方形成最终罩盖层。
28.一种方法，其包含：
第一步骤，其用于在结构上形成磁性隧道结MTJ装置，所述结构包含底部罩盖层及具有法向轴的底部金属填充型沟槽，所述磁性隧道结装置包含底部电极、磁性隧道结层、磁性隧道结密封层、顶部电极及逻辑罩盖层，所述磁性隧道结装置具有从所述法向轴偏移的MTJ轴；
第二步骤，其用于在所述逻辑罩盖层上方形成绝缘层并对所述绝缘层进行平面化；及
第三步骤，其用于执行铜镶嵌工艺以在所述绝缘层中打开顶部沟槽、打开通往所述顶部电极的顶部通孔、打开通往所述底部金属填充型沟槽中的金属的逻辑通孔或打开所述顶部通孔及所述逻辑通孔，在所述顶部沟槽中及所述顶部通孔中、在所述逻辑通孔中或在所述顶部通孔中及所述逻辑通孔中沉积铜，且执行对所述所沉积铜的铜化学机械平面化。
29.一种方法，其包含：
接收表示半导体装置的至少一个物理属性的设计信息，所述半导体装置包含：
结构，其包含围绕金属垫的底部罩盖层；及
磁性隧道结MTJ装置，其包含耦合到所述结构的底部电极，所述MTJ装置包含磁性隧道结层、顶部电极及逻辑罩盖层，其中所述MTJ装置相对于所述金属垫而偏移；
变换所述设计信息以遵从文件格式；及
产生包含所述经变换的设计信息的数据文件。
30.根据权利要求29所述的方法，其中所述数据文件包含GDSII格式。
31.一种方法，其包含：
接收包含对应于半导体装置的设计信息的数据文件；及
根据所述设计信息制造所述半导体装置，其中所述半导体装置包含：
结构，其包含围绕金属垫的底部罩盖层；及
磁性隧道结MTJ装置，其包含耦合到所述结构的底部电极，所述MTJ装置包含磁性隧道结层、顶部电极及逻辑罩盖层，其中所述MTJ装置相对于所述金属垫而偏移。
32.根据权利要求31所述的方法，其中所述数据文件具有GDSII格式。
33.一种方法，其包含：
接收设计信息，所述设计信息包含封装半导体装置在电路板上的物理定位信息，
所述封装半导体装置包含半导体结构，所述半导体结构包含：
结构，其包含围绕金属垫的底部罩盖层；及
磁性隧道结MTJ装置，其包含耦合到所述结构的底部电极，所述MTJ装置包含磁性隧道结层、顶部电极及逻辑罩盖层，其中所述MTJ装置相对于所述金属垫而偏移；及
变换所述设计信息以产生数据文件。
34.根据权利要求33所述的方法，其中所述数据文件具有GERBER格式。
35.一种方法，其包含：
接收包含设计信息的数据文件，所述设计信息包含封装半导体装置在电路板上的物理定位信息；及
根据所述设计信息制造经配置以接纳所述封装半导体装置的所述电路板，其中所述封装半导体装置包含半导体结构，所述半导体结构包含：
结构，其包含围绕金属垫的底部罩盖层；及
磁性隧道结MTJ装置，其包含耦合到所述结构的底部电极，所述MTJ装置包含磁性隧道结层、顶部电极及逻辑罩盖层，其中所述MTJ装置相对于所述金属垫而偏移。
36.根据权利要求35所述的方法，其中所述数据文件具有GERBER格式。
37.根据权利要求35所述的方法，其进一步包含将所述电路板集成到选自由以下各项组成的群组的装置中：机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、通信装置、个人数字助理PDA、固定位置数据单元及计算机。
38.一种设备，其包含：
用于起始在结构上形成磁性隧道结MTJ装置的装置，所述结构包含底部罩盖层及具有法向轴的底部金属填充型沟槽，所述磁性隧道结装置包含底部电极、磁性隧道结层、磁性隧道结密封层、顶部电极及逻辑罩盖层，所述磁性隧道结装置具有从所述法向轴偏移的MTJ轴；
用于起始在所述逻辑罩盖层上方形成绝缘层并对所述绝缘层进行平面化的装置；及
用于起始铜镶嵌工艺以在所述绝缘层中打开顶部沟槽、打开通往所述顶部电极的顶部通孔、打开通往所述底部金属填充型沟槽中的金属的逻辑通孔或打开所述顶部通孔及所述逻辑通孔、在所述顶部沟槽中及所述顶部通孔中、在所述逻辑通孔中或在所述顶部通孔中及所述逻辑通孔中沉积铜且执行对所述所沉积铜的铜化学机械平面化的装置。
39.根据权利要求38所述的设备，其中所述用于起始形成所述MTJ装置的装置、所述用于起始形成所述绝缘层并对所述绝缘层进行平面化的装置及所述用于起始所述铜镶嵌工艺的装置实施于集成到电子装置中的处理器处。
40.一种设备，其包含：
用于进行保护以免于在绝缘层中形成凹口的第一保护装置，所述第一保护装置围绕金属垫；及
磁性隧道结MTJ装置，其包含：
用于将所述MTJ装置耦合到所述金属垫的装置，其中所述MTJ装置相对于所述金属垫而偏移；
磁性隧道结层；
顶部电极；及
用于密封所述MTJ装置的第二保护装置。
41.根据权利要求40所述的设备，其集成于至少一个半导体裸片中。
42.根据权利要求41所述的设备，其进一步包含选自由以下各项组成的群组的装置：机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、通信装置、个人数字助理PDA、固定位置数据单元及计算机，所述至少一个半导体裸片集成到所述装置中。
CN201080020987.3A 2009-05-14 2010-05-14 磁性隧道结装置及制造 Expired - Fee Related CN102422421B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/465,744 US8455267B2 (en) 2009-05-14 2009-05-14 Magnetic tunnel junction device and fabrication
US12/465,744 2009-05-14
PCT/US2010/034901 WO2010132773A1 (en) 2009-05-14 2010-05-14 Magnetic tunnel junction device and fabrication

Publications (2)

Publication Number Publication Date
CN102422421A true CN102422421A (zh) 2012-04-18
CN102422421B CN102422421B (zh) 2016-03-16

Family

ID=42562591

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080020987.3A Expired - Fee Related CN102422421B (zh) 2009-05-14 2010-05-14 磁性隧道结装置及制造

Country Status (7)

Country Link
US (2) US8455267B2 (zh)
EP (1) EP2430661B1 (zh)
JP (2) JP5781065B2 (zh)
KR (1) KR101308577B1 (zh)
CN (1) CN102422421B (zh)
TW (1) TW201108482A (zh)
WO (1) WO2010132773A1 (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104716257A (zh) * 2013-12-12 2015-06-17 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN105489753A (zh) * 2014-10-11 2016-04-13 中芯国际集成电路制造(上海)有限公司 磁性随机存储器及其制作方法
CN106030717A (zh) * 2014-03-28 2016-10-12 英特尔公司 通过注入调制磁特性以及相关联的结构
CN106104830A (zh) * 2014-04-02 2016-11-09 高通股份有限公司 用于多步骤磁性隧道结(mtj)蚀刻的替代导电硬掩模
CN106537508A (zh) * 2014-07-17 2017-03-22 高通股份有限公司 用于磁性随机存取存储器(mram)单元的切换膜结构
CN107078149A (zh) * 2014-10-03 2017-08-18 克罗科斯科技公司 用于基于mram的磁性设备的电气互连设备
CN107565016A (zh) * 2016-07-01 2018-01-09 台湾积体电路制造股份有限公司 半导体存储器件及其制造方法
CN107924994A (zh) * 2015-08-10 2018-04-17 高通股份有限公司 用于存储器器件的金属化工艺
CN108232008A (zh) * 2016-12-21 2018-06-29 上海磁宇信息科技有限公司 一种磁性随机存储器底电极接触及其制备方法
TWI692094B (zh) * 2013-02-08 2020-04-21 高通公司 用於磁致伸縮式隨機存取記憶體（mram）的小形狀因數磁遮罩的方法和設備

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7884433B2 (en) * 2008-10-31 2011-02-08 Magic Technologies, Inc. High density spin-transfer torque MRAM process
US8455267B2 (en) 2009-05-14 2013-06-04 Qualcomm Incorporated Magnetic tunnel junction device and fabrication
WO2011052211A1 (ja) * 2009-10-30 2011-05-05 パナソニック電工株式会社 回路基板及び回路基板に部品が実装された半導体装置
US9332642B2 (en) 2009-10-30 2016-05-03 Panasonic Corporation Circuit board
US8681536B2 (en) * 2010-01-15 2014-03-25 Qualcomm Incorporated Magnetic tunnel junction (MTJ) on planarized electrode
KR101779566B1 (ko) * 2010-11-29 2017-09-19 삼성전자주식회사 반도체 소자의 제조 방법 및 그 제조 장치
US8557610B2 (en) 2011-02-14 2013-10-15 Qualcomm Incorporated Methods of integrated shielding into MTJ device for MRAM
TWI420127B (zh) 2011-07-05 2013-12-21 Voltafield Technology Corp 穿隧式磁阻感測器
US8753899B2 (en) * 2011-08-23 2014-06-17 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetoresistive random access memory (MRAM) device and fabrication methods thereof
US9793467B2 (en) * 2011-12-20 2017-10-17 Intel Corporation Method for reducing size and center positioning of magnetic memory element contacts
US20140061827A1 (en) * 2012-08-29 2014-03-06 Headway Technologies, Inc. Metal Protection Layer over SiN Encapsulation for Spin-Torque MRAM Device Applications
US20140203381A1 (en) * 2013-01-24 2014-07-24 Qualcomm Incorporated Process and apparatus for transforming nitridation/oxidation at edges, and protecting edges of magnetoresistive tunnel junction (mtj) layers
KR101713871B1 (ko) 2013-03-14 2017-03-09 삼성전자주식회사 자기 저항 메모리 장치 및 그 제조 방법
WO2014142978A1 (en) * 2013-03-15 2014-09-18 Intel Corporation Logic chip including embedded magnetic tunnel junctions
US9660181B2 (en) * 2013-03-15 2017-05-23 Intel Corporation Logic chip including embedded magnetic tunnel junctions
WO2015038118A1 (en) * 2013-09-11 2015-03-19 Intel Corporation Clocked all-spin logic circuit
CN105493292B (zh) * 2013-09-30 2019-09-06 英特尔公司 自旋电子逻辑元件
US9406875B2 (en) 2013-12-17 2016-08-02 Qualcomm Incorporated MRAM integration techniques for technology scaling
US9318696B2 (en) * 2014-03-03 2016-04-19 Qualcomm Incorporated Self-aligned top contact for MRAM fabrication
US9349939B2 (en) * 2014-05-23 2016-05-24 Qualcomm Incorporated Etch-resistant protective coating for a magnetic tunnel junction device
KR102266709B1 (ko) 2014-09-22 2021-06-22 삼성전자주식회사 반도체 메모리 장치
US9548333B2 (en) * 2014-09-25 2017-01-17 Qualcomm Incorporated MRAM integration with low-K inter-metal dielectric for reduced parasitic capacitance
KR102376480B1 (ko) * 2014-12-17 2022-03-21 삼성전자주식회사 자기 메모리 장치 및 그의 형성방법
US9865798B2 (en) * 2015-02-24 2018-01-09 Qualcomm Incorporated Electrode structure for resistive memory device
US9847473B2 (en) 2015-04-16 2017-12-19 Taiwan Semiconductor Manufacturing Co., Ltd. MRAM structure for process damage minimization
US9614143B2 (en) 2015-06-09 2017-04-04 Qualcomm Incorporated De-integrated trench formation for advanced MRAM integration
US20170084819A1 (en) * 2015-09-19 2017-03-23 Qualcomm Incorporated Magnetresistive random-access memory and fabrication method thereof
US9929338B2 (en) * 2015-10-09 2018-03-27 The Regents Of The University Of California Spin current devices and methods of fabrication thereof
KR102514501B1 (ko) * 2015-10-15 2023-03-29 삼성전자주식회사 반도체 메모리 장치
US10269401B2 (en) 2015-10-15 2019-04-23 Samsung Electronics Co., Ltd. Magnetic memory devices
US9905751B2 (en) * 2015-10-20 2018-02-27 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetic tunnel junction with reduced damage
US9780301B1 (en) * 2016-04-15 2017-10-03 Taiwan Semiconductor Manufacturing Company Ltd. Method for manufacturing mixed-dimension and void-free MRAM structure
US10164169B2 (en) * 2016-09-30 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device having a single bottom electrode layer
US10586914B2 (en) 2016-10-14 2020-03-10 Applied Materials, Inc. Method of forming ultra-smooth bottom electrode surface for depositing magnetic tunnel junctions
KR102621752B1 (ko) * 2017-01-13 2024-01-05 삼성전자주식회사 Mram을 포함한 씨모스 이미지 센서
KR102449605B1 (ko) 2017-06-05 2022-10-04 삼성전자주식회사 반도체 장치 및 그 제조 방법
US10573687B2 (en) * 2017-10-31 2020-02-25 International Business Machines Corporation Magnetic random access memory with permanent photo-patternable low-K dielectric
US10644231B2 (en) * 2017-11-30 2020-05-05 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device and fabrication method thereof
US10374005B2 (en) * 2017-12-29 2019-08-06 Globalfoundries Singapore Pte. Ltd. Density-controllable dummy fill strategy for near-MRAM periphery and far-outside-MRAM logic regions for embedded MRAM technology and method for producing the same
US10833010B2 (en) * 2018-10-31 2020-11-10 International Business Machines Corporation Integration of artificial intelligence devices
US11476415B2 (en) * 2018-11-30 2022-10-18 International Business Machines Corporation Patterning magnetic tunnel junctions and the like while reducing detrimental resputtering of underlying features
US11744083B2 (en) * 2019-04-12 2023-08-29 International Business Machines Corporation Fabrication of embedded memory devices utilizing a self assembled monolayer
KR20210117395A (ko) 2020-03-18 2021-09-29 삼성전자주식회사 반도체 소자 및 그의 제조 방법
US20220044717A1 (en) * 2020-08-10 2022-02-10 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and Method for MRAM Devices with a Slot Via
CN114284311A (zh) * 2020-09-28 2022-04-05 联华电子股份有限公司 半导体元件及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040140492A1 (en) * 2003-01-21 2004-07-22 Renesas Technology Corp. Thin film magnetic memory device
US20070108543A1 (en) * 2005-11-14 2007-05-17 Haruo Furuta Semiconductor device and method of manufacturing the same
JP2008218736A (ja) * 2007-03-05 2008-09-18 Renesas Technology Corp 磁気記憶装置

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4693292B2 (ja) 2000-09-11 2011-06-01 株式会社東芝 強磁性トンネル接合素子およびその製造方法
EP1340269B1 (en) * 2000-11-30 2009-02-25 Asm International N.V. Thin films for magnetic devices
US6756237B2 (en) * 2002-03-25 2004-06-29 Brown University Research Foundation Reduction of noise, and optimization of magnetic field sensitivity and electrical properties in magnetic tunnel junction devices
JP2004296859A (ja) 2003-03-27 2004-10-21 Renesas Technology Corp 磁気記録素子及び磁気記録素子の製造方法
EP1639653B1 (en) * 2003-06-24 2008-08-20 International Business Machines Corporation Self-aligned conductive lines for fet-based magnetic random access memory devices and method of forming the same
US20050014295A1 (en) * 2003-07-16 2005-01-20 Manish Sharma Method of manufacture of a magneto-resistive device
JP4483231B2 (ja) 2003-08-27 2010-06-16 ソニー株式会社 磁気メモリ装置の製造方法
US6794697B1 (en) * 2003-10-01 2004-09-21 Hewlett-Packard Development Company, L.P. Asymmetric patterned magnetic memory
US7009877B1 (en) 2003-11-14 2006-03-07 Grandis, Inc. Three-terminal magnetostatically coupled spin transfer-based MRAM cell
JP2005303231A (ja) * 2004-04-16 2005-10-27 Sony Corp 磁気メモリ装置
US7088609B2 (en) 2004-05-11 2006-08-08 Grandis, Inc. Spin barrier enhanced magnetoresistance effect element and magnetic memory using the same
US7246343B2 (en) * 2004-09-01 2007-07-17 Invarium, Inc. Method for correcting position-dependent distortions in patterning of integrated circuits
US7300711B2 (en) 2004-10-29 2007-11-27 International Business Machines Corporation Magnetic tunnel junctions with high tunneling magnetoresistance using non-bcc magnetic materials
JP2006261592A (ja) * 2005-03-18 2006-09-28 Fujitsu Ltd 磁気抵抗効果素子及びその製造方法
JP2007103471A (ja) 2005-09-30 2007-04-19 Sony Corp 記憶素子及びメモリ
US7304493B2 (en) * 2005-09-30 2007-12-04 International Business Machines Corporation FPGA powerup to known functional state
JP2007165505A (ja) 2005-12-13 2007-06-28 Renesas Technology Corp 半導体装置およびその製造方法
US7430135B2 (en) 2005-12-23 2008-09-30 Grandis Inc. Current-switched spin-transfer magnetic devices with reduced spin-transfer switching current density
JP4991155B2 (ja) * 2006-01-19 2012-08-01 株式会社東芝 半導体記憶装置
JP4997789B2 (ja) 2006-02-23 2012-08-08 Ｔｄｋ株式会社 磁気メモリ
US8058696B2 (en) 2006-02-25 2011-11-15 Avalanche Technology, Inc. High capacity low cost multi-state magnetic memory
US8145341B2 (en) * 2006-02-27 2012-03-27 Jaroszewski Brian B Product based configuration and control of manufacturing equipment
US7479671B2 (en) * 2006-08-29 2009-01-20 International Business Machines Corporation Thin film phase change memory cell formed on silicon-on-insulator substrate
JP4384183B2 (ja) 2007-01-26 2009-12-16 株式会社東芝 磁気抵抗素子および磁気メモリ
US7598579B2 (en) 2007-01-30 2009-10-06 Magic Technologies, Inc. Magnetic tunnel junction (MTJ) to reduce spin transfer magnetization switching current
JP2008252289A (ja) * 2007-03-29 2008-10-16 Brother Ind Ltd 画像形成システム、データ処理装置、プログラム、及び画像形成装置
JP2008310573A (ja) * 2007-06-14 2008-12-25 Denso Wave Inc Ｃａｄ図面の表示方法
JP5243746B2 (ja) * 2007-08-07 2013-07-24 ルネサスエレクトロニクス株式会社 磁気記憶装置の製造方法および磁気記憶装置
US9929211B2 (en) 2008-09-24 2018-03-27 Qualcomm Incorporated Reducing spin pumping induced damping of a free layer of a memory device
US8455267B2 (en) 2009-05-14 2013-06-04 Qualcomm Incorporated Magnetic tunnel junction device and fabrication

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040140492A1 (en) * 2003-01-21 2004-07-22 Renesas Technology Corp. Thin film magnetic memory device
US20070108543A1 (en) * 2005-11-14 2007-05-17 Haruo Furuta Semiconductor device and method of manufacturing the same
JP2008218736A (ja) * 2007-03-05 2008-09-18 Renesas Technology Corp 磁気記憶装置

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI692094B (zh) * 2013-02-08 2020-04-21 高通公司 用於磁致伸縮式隨機存取記憶體（mram）的小形狀因數磁遮罩的方法和設備
CN104716257A (zh) * 2013-12-12 2015-06-17 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN106030717A (zh) * 2014-03-28 2016-10-12 英特尔公司 通过注入调制磁特性以及相关联的结构
CN106030717B (zh) * 2014-03-28 2019-10-01 英特尔公司 通过注入调制磁特性以及相关联的结构
US10079266B2 (en) 2014-03-28 2018-09-18 Intel Corporation Modulation of magnetic properties through implantation and associated structures
CN106104830A (zh) * 2014-04-02 2016-11-09 高通股份有限公司 用于多步骤磁性隧道结(mtj)蚀刻的替代导电硬掩模
CN106104830B (zh) * 2014-04-02 2017-10-20 高通股份有限公司 用于多步骤磁性隧道结(mtj)蚀刻的替代导电硬掩模
CN106537508A (zh) * 2014-07-17 2017-03-22 高通股份有限公司 用于磁性随机存取存储器(mram)单元的切换膜结构
CN106537508B (zh) * 2014-07-17 2019-06-04 高通股份有限公司 用于磁性随机存取存储器(mram)单元的切换膜结构
CN107078149B (zh) * 2014-10-03 2019-02-15 克罗科斯科技公司 用于基于mram的磁性设备的电气互连设备
CN107078149A (zh) * 2014-10-03 2017-08-18 克罗科斯科技公司 用于基于mram的磁性设备的电气互连设备
CN105489753B (zh) * 2014-10-11 2019-02-22 中芯国际集成电路制造(上海)有限公司 磁性随机存储器及其制作方法
CN105489753A (zh) * 2014-10-11 2016-04-13 中芯国际集成电路制造(上海)有限公司 磁性随机存储器及其制作方法
CN107924994A (zh) * 2015-08-10 2018-04-17 高通股份有限公司 用于存储器器件的金属化工艺
CN107924994B (zh) * 2015-08-10 2020-10-23 高通股份有限公司 用于存储器器件的金属化工艺
CN107565016A (zh) * 2016-07-01 2018-01-09 台湾积体电路制造股份有限公司 半导体存储器件及其制造方法
CN107565016B (zh) * 2016-07-01 2021-10-22 台湾积体电路制造股份有限公司 半导体存储器件及其制造方法
CN108232008A (zh) * 2016-12-21 2018-06-29 上海磁宇信息科技有限公司 一种磁性随机存储器底电极接触及其制备方法
CN108232008B (zh) * 2016-12-21 2021-06-29 上海磁宇信息科技有限公司 一种磁性随机存储器底电极接触及其制备方法

Also Published As

Publication number Publication date
EP2430661A1 (en) 2012-03-21
CN102422421B (zh) 2016-03-16
US20100289098A1 (en) 2010-11-18
US8455267B2 (en) 2013-06-04
US20130235656A1 (en) 2013-09-12
KR101308577B1 (ko) 2013-09-13
JP5781065B2 (ja) 2015-09-16
JP2014135518A (ja) 2014-07-24
US9203013B2 (en) 2015-12-01
WO2010132773A1 (en) 2010-11-18
JP5969533B2 (ja) 2016-08-17
KR20120025523A (ko) 2012-03-15
JP2012527129A (ja) 2012-11-01
TW201108482A (en) 2011-03-01
EP2430661B1 (en) 2013-12-18

Similar Documents

Publication Publication Date Title
CN102422421B (zh) 磁性隧道结装置及制造
CN102741934B (zh) 磁性隧道结装置及制造方法
CN102714183B (zh) 具有应变材料的半导体装置
US9799560B2 (en) Self-aligned structure
US9620706B2 (en) Magnetic etch stop layer for spin-transfer torque magnetoresistive random access memory magnetic tunnel junction device
CN102479918B (zh) 形成磁性隧道结结构和形成磁性随机存取存储器的方法
US9385308B2 (en) Perpendicular magnetic tunnel junction structure
CN106463615B (zh) 用于磁性隧道结器件的抗蚀刻保护涂层
CN102341910A (zh) 用于金属-氧化物-金属电容器的高电容绝缘体的选择性制造

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160316

Termination date: 20210514

CF01 Termination of patent right due to non-payment of annual fee