CN102741934B - 磁性隧道结装置及制造方法 - Google Patents

磁性隧道结装置及制造方法 Download PDF

Info

Publication number
CN102741934B
CN102741934B CN201080059572.7A CN201080059572A CN102741934B CN 102741934 B CN102741934 B CN 102741934B CN 201080059572 A CN201080059572 A CN 201080059572A CN 102741934 B CN102741934 B CN 102741934B
Authority
CN
China
Prior art keywords
tunnel junction
magnetic tunnel
diffusion barrier
junction structure
barrier layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201080059572.7A
Other languages
English (en)
Other versions
CN102741934A (zh
Inventor
李霞
升·H·康
朱晓春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN102741934A publication Critical patent/CN102741934A/zh
Application granted granted Critical
Publication of CN102741934B publication Critical patent/CN102741934B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W52/00—Power management, e.g. TPC [Transmission Power Control], power saving or power classes
    • H04W52/04—TPC
    • H04W52/06—TPC algorithms
    • H04W52/12—Outer and inner loops
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W72/00—Local resource management
    • H04W72/50—Allocation or scheduling criteria for wireless resources
    • H04W72/54—Allocation or scheduling criteria for wireless resources based on quality criteria
    • H04W72/542—Allocation or scheduling criteria for wireless resources based on quality criteria using measured or perceived quality
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W52/00—Power management, e.g. TPC [Transmission Power Control], power saving or power classes
    • H04W52/04—TPC
    • H04W52/18—TPC being performed according to specific parameters
    • H04W52/26—TPC being performed according to specific parameters using transmission rate or quality of service QoS [Quality of Service]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W52/00—Power management, e.g. TPC [Transmission Power Control], power saving or power classes
    • H04W52/04—TPC
    • H04W52/30—TPC using constraints in the total amount of available transmission power
    • H04W52/34—TPC management, i.e. sharing limited amount of power among users or channels or data types, e.g. cell loading
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W52/00—Power management, e.g. TPC [Transmission Power Control], power saving or power classes
    • H04W52/04—TPC
    • H04W52/38—TPC being performed in particular situations
    • H04W52/44—TPC being performed in particular situations in connection with interruption of transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W52/00—Power management, e.g. TPC [Transmission Power Control], power saving or power classes
    • H04W52/04—TPC
    • H04W52/54—Signalisation aspects of the TPC commands, e.g. frame structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W72/00—Local resource management
    • H04W72/50—Allocation or scheduling criteria for wireless resources
    • H04W72/52—Allocation or scheduling criteria for wireless resources based on load
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W72/00—Local resource management
    • H04W72/50—Allocation or scheduling criteria for wireless resources
    • H04W72/56—Allocation or scheduling criteria for wireless resources based on priority criteria
    • H04W72/566—Allocation or scheduling criteria for wireless resources based on priority criteria of the information or information source or recipient
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W88/00—Devices specially adapted for wireless communication networks, e.g. terminals, base stations or access point devices
    • H04W88/08—Access point devices
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W88/00—Devices specially adapted for wireless communication networks, e.g. terminals, base stations or access point devices
    • H04W88/12—Access point controller devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Quality & Reliability (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

本发明揭示一种磁性隧道结MTJ装置及制造方法。在一特定实施例中，揭示一种方法，所述方法包括在底部电极(110，702)上方形成磁性隧道结结构(202)。所述方法还包括在所述磁性隧道结结构上方且邻近于所述磁性隧道结结构形成扩散障壁层(302，402)。所述方法进一步包括回蚀所述扩散障壁层，从而移除所述磁性隧道结结构上方的所述扩散障壁层。所述方法还包括将所述磁性隧道结结构的顶部连接到导电层(604，704)。

Description

磁性隧道结装置及制造方法
技术领域
本发明大体上涉及磁性隧道结(MTJ)装置及制造。 
背景技术
MTJ元件可用以产生磁性随机存取存储器(MRAM)。MTJ元件通常包括钉扎层(pinned layer)、磁性隧道障壁及自由层，其中通过自由层中的磁矩来表示位值。通过自由层的磁矩相对于通过钉扎层携载的固定磁矩的方向的方向来确定通过MTJ元件存储的位值。钉扎层的磁化为固定的，而自由层的磁化可切换。
当制造MTJ元件时，如果蚀刻化学品包括氧气，则蚀刻MTJ层以形成MTJ元件可导致MTJ元件的表面氧化。氧化层可具有约30埃 或约3纳米(nm)的厚度。从MTJ元件的顶部移除氧化层以减小串联电阻可需要更多预清洁及过度蚀刻。然而，归因于晶片构形及蚀刻均一性问题，MTJ顶部接触开口具有狭窄工艺窗以移除MTJ元件的顶部氧化层。增加MTJ元件的顶部电极的预溅镀清除工艺可在晶片的中心区域处导致MTJ层的顶部层的更多损耗，此情形可减小工艺边际。
发明内容
可修改MTJ蚀刻工艺以添加原位氮化硅(SiN)沉积及回蚀工艺以从MTJ结构的顶部移除氧化层。此氮化硅(SiN)回蚀工艺具有大过度蚀刻工艺窗，且可减小对后续预清洁工艺的负担且改良预清洁工艺窗。可增加整个MTJ工艺集成及工艺窗。
在一特定实施例中，揭示一种方法，所述方法包括在底部电极上方形成磁性隧道结结构。所述方法还包括在所述磁性隧道结结构上方且邻近于所述磁性隧道结结构形成扩散障壁层。所述方法进一步包括回蚀扩散障壁层，从而移除在磁性隧道结结构上方的扩散障壁层。所述方法还包括将磁性隧道结结构的顶部连接到导电层。
在另一特定实施例中，揭示一种方法，所述方法包括在底部电极上方形成磁性隧道结层。所述方法还包括使用终止于底部电极处的蚀刻工艺来图案化磁性隧道结结构。所述方法进一步包括执行原位溅镀清洁以从磁性隧道结结构的侧壁及顶部移除侧壁氧化 层及顶部氧化层。所述方法还包括在磁性隧道结结构上方且邻近于磁性隧道结结构形成扩散障壁层。所述方法进一步包括回蚀扩散障壁层，从而从磁性隧道结结构的顶部移除顶部氧化层且留下扩散障壁层的邻近于磁性隧道结结构的部分。所述方法还包括将磁性隧道结结构的顶部连接到导电层。
在另一特定实施例中，揭示一种方法，所述方法包括在第一绝缘层上方形成底部顶盖层。所述方法还包括执行第一铜镶嵌工艺，以在第一绝缘层中切开底部金属沟槽及底部通孔、电镀铜且执行铜化学机械平坦化(CMP)。所述方法进一步包括在底部顶盖层上方且在底部金属沟槽中的铜上方形成底部电极。所述方法还包括：在底部电极上方形成磁性隧道结层；在磁性隧道结层上方形成硬掩模；及图案化磁性隧道结结构。所述方法进一步包括：在磁性隧道结结构上方且邻近于磁性隧道结结构且在底部电极上方形成磁性隧道结回蚀层；及回蚀扩散障壁层，从而留下扩散障壁层的邻近于磁性隧道结结构的部分。所述方法还包括在磁性隧道结结构上方且邻近于扩散障蔽层的邻近于磁性隧道结结构的部分且在底部电极上方形成顶盖层。所述方法进一步包括：在顶盖层上方形成第二绝缘层；及平坦化第二绝缘层且切开磁性隧道结结构的顶部。所述方法还包括：在经平坦化的第二绝缘层上方且在磁性隧道结结构的顶部上方形成顶部电极；及图案化顶部电极及底部电极。所述方法进一步包括：在经图案化的顶部电极上方且在底部顶盖层上方形成第三绝缘层且平坦化第三绝缘层；及执行第二铜镶嵌工艺，以在第三绝缘层中切开到经图案化的顶部电极的顶部金属沟槽、电镀铜且执行铜化学机械平坦化。
在另一特定实施例中，揭示一种设备，所述设备包括在底部电极上方的磁性隧道结结构。所述设备还包括扩散障壁层的邻近于磁性隧道结结构的部分。所述设备进一步包括磁性隧道结结构的连接到导电层的顶部。
通过所述所揭示实施例中的至少一者提供的一个特定优点是使用具有大过度蚀刻工艺窗的扩散障壁回蚀工艺而从MTJ结构的顶部移除氧化层。扩散障壁回蚀工艺可减小对后续预清洁工艺的负担且改良预清洁工艺窗。可增加整个MTJ工艺集成及工艺窗。在审阅整个申请案之后，本发明的其它方面、优点及特征将变得显而易见，所述整个申请案包括以下章节：“附图说明”、“具体实施方式”及“权利要求书”。
附图说明
图1为制造磁性隧道结(MTJ)装置的工艺中的至少一个阶段的第一说明性图，所述至少一个阶段是在形成MTJ层及光致抗蚀剂掩模之后；
图2为制造磁性隧道结(MTJ)装置的工艺中的至少一个阶段的第二说明性图，所述 至少一个阶段是在图案化MTJ结构之后；
图3为制造磁性隧道结(MTJ)装置的工艺中的至少一个阶段的第三说明性图，所述至少一个阶段是在形成扩散障壁层之后；
图4为制造磁性隧道结(MTJ)装置的工艺中的至少一个阶段的第四说明性图，所述至少一个阶段是在如下步骤之后：回蚀扩散障壁层，从而从MTJ结构的顶部移除扩散障壁层且留下扩散障壁层的邻近于MTJ结构的侧壁的部分；
图5为制造磁性隧道结(MTJ)装置的工艺中的至少一个阶段的第五说明性图，所述至少一个阶段是在形成顶盖层且在顶盖层上方形成绝缘层之后；
图6为制造磁性隧道结(MTJ)装置的工艺中的至少一个阶段的第六说明性图，所述至少一个阶段是在平坦化绝缘层且切开MTJ结构的顶部及在MTJ结构的顶部上方且在经平坦化的绝缘层上方形成顶部电极之后；
图7为制造磁性隧道结(MTJ)装置的工艺中的至少一个阶段的第七说明性图，所述至少一个阶段是在图案化顶部电极及底部电极、在顶部电极及底部电极上方形成另一绝缘层、执行绝缘层的CMP及执行铜镶嵌工艺以将经图案化的顶部电极连接到导电层之后；
图8为形成磁性隧道结(MTJ)装置的方法的第一说明性实施例的流程图；
图9为形成磁性隧道结(MTJ)装置的方法的第二说明性实施例的流程图；
图10为形成磁性隧道结(MTJ)装置的方法的第三说明性实施例的第一部分的流程图；
图11为形成磁性隧道结(MTJ)装置的方法的第三说明性实施例的第二部分的流程图；
图12为包括具有MTJ结构的带有回蚀扩散障壁层侧壁的模块的便携型通信装置的特定实施例的框图；及
图13为说明供磁性隧道结(MTJ)装置使用的制造工艺的数据流程图。
具体实施方式
下文参看图式来描述本发明的特定实施例。在所述描述中，贯穿所述图式通过共同参考数字来表示共同特征。参看图1，描绘制造磁性隧道结(MTJ)装置的工艺中的至少一个阶段的第一说明性图，且将所述第一说明性图大体上表示为100。可在第一绝缘层102上方形成底部顶盖层104。举例来说，可在第一绝缘层102上沉积底部顶盖层104。在一特定实施例中，底部顶盖层104包括碳化硅(SiC)。可执行第一铜镶嵌工艺，以在第一 绝缘层102中切开底部金属沟槽106及底部通孔108、电镀铜且执行铜化学机械平坦化。可在底部顶盖层104上方且在底部金属沟槽106中的铜上方形成底部电极110。举例来说，可在底部顶盖层104上且在底部金属沟槽106中的铜上沉积底部电极110。在一特定实施例中，底部电极110包括钽及氮化钽中的至少一者。
可在底部电极110上方形成磁性隧道结层112。举例来说，磁性隧道结层112可包括沉积于底部电极110上的反铁磁性(AFM)层、钉扎层、间隔物、固定钉扎层、隧道障壁层、自由层及MTJ顶盖层。在一特定实施例中，磁性隧道结层112的钉扎层及自由层的易磁化轴磁性隧道结磁性退火使图2所示的随后形成的磁性隧道结结构202的磁场定向对准。可在磁性隧道结层112上方形成硬掩模114。举例来说，可在磁性隧道结层112上沉积硬掩模114。可在硬掩模114上方形成光致抗蚀剂116，且图案化光致抗蚀剂116以图案化图2所示的磁性隧道结结构202。举例来说，可在硬掩模114上沉积光致抗蚀剂，且可通过光刻技术来图案化光致抗蚀剂。展示代表性晶片的中心区域118及边缘区域120。
参看图2，描绘制造磁性隧道结(MTJ)装置的工艺中的至少一个阶段的第二说明性图，且将所述第二说明性图大体上表示为200。可在底部电极110上方形成磁性隧道结结构202，且还可在底部金属沟槽106中的铜上方形成磁性隧道结结构202。在一特定实施例中，在MTJ蚀刻工艺之后执行原位溅镀清洁以从磁性隧道结结构202移除氧化层(未图示)。原位溅镀清洁可从磁性隧道结结构202的顶部206及侧壁204移除氧化层。在用以形成磁性隧道结结构202的磁性隧道结蚀刻工艺期间，因为氧气存在于用于磁性隧道结蚀刻工艺中的化学品中，所以可在磁性隧道结结构202上形成氧化层(未图示)。
参看图3，描绘制造磁性隧道结(MTJ)装置的工艺中的至少一个阶段的第三说明性图，且将所述第三说明性图大体上表示为300。可在磁性隧道结结构202上方且邻近于磁性隧道结结构202且在底部电极110上方形成扩散障壁层302。举例来说，可在磁性隧道结结构202上且邻近于磁性隧道结结构202的侧壁204且在底部电极110上沉积扩散障壁层302。在一特定实施例中，原位形成扩散障壁层302。在一特定实施例中，扩散障壁层302包括氮化硅(SiN)。
参看图4，描绘制造磁性隧道结(MTJ)装置的工艺中的至少一个阶段的第四说明性图，且将所述第四说明性图大体上表示为400。回蚀图3所示的扩散障壁层302，从而留下扩散障壁层302的邻近于磁性隧道结结构202的侧壁204的部分402。在一特定实施例中，原位执行回蚀图3所示的扩散障壁层302。在一特定实施例中，因为氧气不存在于用于回蚀工艺中的化学品中，所以在磁性隧道结结构202上不会形成氧化层的情况 下执行回蚀图3所示的扩散障壁层302。在一特定实施例中，回蚀图3所示的扩散障壁层302具有增加过度蚀刻工艺边际的效应。举例来说，在回蚀工艺期间，归因于不存在来自MTJ结构202的顶部206及回蚀工艺的增加过度蚀刻工艺边际的构形问题，所以当从磁性隧道结结构202的顶部206移除图3所示的扩散障壁层302时，会移除存在于磁性隧道结结构202的顶部206上的氧化层。
参看图5，描绘制造磁性隧道结(MTJ)装置的工艺中的至少一个阶段的第五说明性图，且将所述第五说明性图大体上表示为500。在磁性隧道结结构202上方且邻近于扩散障壁层的邻近于磁性隧道结结构202的部分402且在底部电极110上方原位形成顶盖层502。举例来说，可在磁性隧道结结构202上且邻近于扩散障壁层的邻近于磁性隧道结结构202的部分402且在底部电极110上沉积顶盖层502。在一特定实施例中，顶盖层502包括氮化硅(SiN)。可在顶盖层502上方形成第二绝缘层504。举例来说，可在顶盖层502上方沉积第二绝缘层504。
参看图6，描绘制造磁性隧道结(MTJ)装置的工艺中的至少一个阶段的第六说明性图，且将所述第六说明性图大体上表示为600。可平坦化第二绝缘层504，且可切开磁性隧道结结构202的顶部206。第二绝缘层504的平坦化及磁性隧道结结构202的顶部206的切开可在底部电极110上方且邻近于图3所示的扩散障壁层302的邻近于磁性隧道结结构202的部分402留下图5所示的顶盖层502的部分602。可在经平坦化的第二绝缘层504上方且在磁性隧道结结构202的顶部206上方形成顶部电极604。举例来说，可在经平坦化的第二绝缘层504上且在磁性隧道结结构202的顶部206上沉积顶部电极604。在一特定实施例中，顶部电极604包括钽及氮化钽中的至少一者。
顶部电极604在无介入氧化层的情况下接触磁性隧道结结构202的顶部206。在回蚀工艺及顶部电极604沉积工艺的预溅镀清洁期间，当从磁性隧道结结构202的顶部206移除图3所示的扩散障壁层302时，会移除存在于磁性隧道结结构202的顶部206上的任何氧化层。与存在介入氧化层的情形相比较，不存在介入氧化层会降低顶部电极604与磁性隧道结结构202的顶部206之间的串联电阻。
参看图7，描绘制造磁性隧道结(MTJ)装置的工艺中的至少一个阶段的第七说明性图，且将所述第七说明性图大体上表示为700。图案化图1的底部电极110及图6的顶部电极604以形成经图案化的底部电极702及经图案化的顶部电极704。可在经图案化的顶部电极704上方且在底部顶盖层104上方形成第三绝缘层706且平坦化第三绝缘层706。举例来说，可在经图案化的顶部电极704上且在底部顶盖层104上沉积第三绝缘层706且平坦化第三绝缘层706。可执行第二铜镶嵌工艺，以在第三绝缘层706中切开 到经图案化的顶部电极704的顶部金属沟槽708、电镀铜且执行铜化学机械平坦化。可形成磁性隧道结(MTJ)装置710，其包括在经图案化的底部电极702上方的磁性隧道结结构202。MTJ装置710还包括图3的扩散障壁层302的邻近于磁性隧道结结构202的部分402。MTJ装置710进一步包括磁性隧道结结构202的经由经图案化的顶部电极704而连接到导电层(顶部金属沟槽708中的铜)的顶部404。
为了易于解释及清楚起见，在图1到7中可能已省略若干步骤及结构。举例来说，图1的MTJ层112中的各种层可为复合层。作为另一实例，可在经图案化的顶部电极704上方形成保护性顶盖层，且作为第二镶嵌工艺的一部分，蚀刻保护性顶盖层。
图8为形成磁性隧道结(MTJ)装置的方法的第一说明性实施例800的流程图。在第一说明性实施例800中，所述方法包括在底部电极上方形成磁性隧道结结构(在802处)。举例来说，可在图1的底部电极110上方形成图2的磁性隧道结结构202，且可执行磁性退火。所述方法还包括在磁性隧道结结构上方且邻近于磁性隧道结结构形成扩散障壁层(在804处)。举例来说，可在图2的磁性隧道结结构202上方且邻近于图2的磁性隧道结结构202形成图3的扩散障壁层302。
所述方法进一步包括回蚀扩散障壁层，从而移除在磁性隧道结结构上方的扩散障壁层(在806处)。举例来说，如图4所示，回蚀图3的扩散障壁层302，从而移除在图2的磁性隧道结结构202上方的扩散障壁层302及氧化层。在一特定实施例中，回蚀图3的扩散障壁层302会留下扩散障壁层302的邻近于图2的磁性隧道结结构202的部分402。所述方法还包括将磁性隧道结结构的顶部连接到导电层(在808处)。举例来说，可将磁性隧道结结构202的顶部404(图4所示)连接到图7的经图案化的顶部电极704，经图案化的顶部电极704连接到顶部金属沟槽708中的铜。
图9为形成磁性隧道结(MTJ)装置的方法的第二说明性实施例900的流程图。在第二说明性实施例900中，所述方法包括在底部电极上方形成磁性隧道结层(在902处)。举例来说，在图1的底部电极110上方形成图1的磁性隧道结层112，且可执行磁性退火。所述方法还包括使用终止于底部电极处的蚀刻工艺来图案化磁性隧道结结构(在904处)。举例来说，可使用图1的硬掩模114及光致抗蚀剂116来图案化图2的磁性隧道结结构202。所述方法进一步包括执行原位溅镀清洁以从磁性隧道结结构的侧壁移除侧壁氧化层(在906处)。举例来说，可使图2的磁性隧道结结构202经受原位溅镀清洁以从磁性隧道结结构202的图2的侧壁204移除侧壁氧化层(未图示)。
所述方法还包括在磁性隧道结结构上方且邻近于磁性隧道结结构形成扩散障壁层(在908处)。举例来说，图3的扩散障壁层302为在图2的磁性隧道结结构202上方且 邻近于图2的磁性隧道结结构202形成的扩散层。在一特定实施例中，原位形成扩散障壁层。在一特定实施例中，扩散障壁层包括氮化硅(SiN)及碳化硅(SiC)中的至少一者。
所述方法进一步包括回蚀扩散障壁层，从而从磁性隧道结结构的顶部移除顶部氧化层且留下扩散障壁层的邻近于磁性隧道结结构的部分(在910处)。举例来说，回蚀图3的扩散障壁层302，从而从图2的磁性隧道结结构202的图2的顶部206移除扩散障壁层及顶部氧化层且留下扩散障壁层302的邻近于磁性隧道结结构202的部分402。在一特定实施例中，原位执行回蚀扩散障壁层。
所述方法还包括将磁性隧道结结构的顶部连接到导电层(在912处)。举例来说，可将图2的磁性隧道结结构202的图2的顶部206连接到图7的经图案化的顶部电极704，经图案化的顶部电极704连接到图7的顶部金属沟槽708中的铜。
图10为形成磁性隧道结(MTJ)装置的方法的第三说明性实施例的第一部分1000的流程图。在第三说明性实施例的第一部分1000中，所述方法包括在第一绝缘层上方形成底部顶盖层(在1002处)。举例来说，在图1的第一绝缘层102上方形成图1的底部顶盖层104。所述方法还包括执行第一铜镶嵌工艺，以在第一绝缘层中切开底部金属沟槽及底部通孔、电镀铜且执行铜化学机械平坦化(在1004处)。举例来说，执行第一铜镶嵌工艺，以在图1的第一绝缘层102中切开图1的底部金属沟槽106及图1的底部通孔108、电镀铜且执行铜化学机械平坦化。
所述方法进一步包括在底部顶盖层上方且在底部金属沟槽中的铜上方形成底部电极(在1006处)。举例来说，可在图1的底部顶盖层104上方且在图1的底部金属沟槽106中的铜上方形成图1的底部电极110。所述方法还包括：在底部电极上方形成磁性隧道结层(在1008处)；在磁性隧道结层上方形成硬掩模(在1010处)；及图案化磁性隧道结结构(在1012处)。举例来说，在图1的底部电极110上方形成图1的磁性隧道结层112，可执行磁性退火，在磁性隧道结层112上方形成图1的硬掩模114，且使用图1的硬掩模114及光致抗蚀剂116来图案化图2的磁性隧道结结构202。
所述方法进一步包括：在磁性隧道结结构上方且邻近于磁性隧道结结构且在底部电极上方形成扩散障壁层(在1014处)；及回蚀扩散障壁层，从而留下扩散障壁层的邻近于磁性隧道结结构的部分(在1016处)。举例来说，在图2的磁性隧道结结构202上方且邻近于图2的磁性隧道结结构202且在图1的底部电极110上方形成图3的扩散障壁层302，且回蚀扩散障壁层302，从而留下扩散障壁层302的邻近于磁性隧道结结构202的图4的部分402。
图11为形成磁性隧道结(MTJ)装置的方法的第三说明性实施例的第二部分1100的 流程图。在第三说明性实施例的第二部分1100中，所述方法包括在磁性隧道结结构上方且邻近于扩散障壁层的邻近于磁性隧道结结构的部分且在底部电极上方形成顶盖层(在1102处)。举例来说，在图2的磁性隧道结结构202上方且邻近于图3的扩散障壁层302的邻近于图2的磁性隧道结结构202的图4的部分402且在图1的底部电极110上方形成图5的顶盖层502。在一特定实施例中，原位形成顶盖层。所述方法进一步包括：在顶盖层上方形成第二绝缘层(在1104处)；及平坦化第二绝缘层且切开磁性隧道结结构的顶部(在1106处)。举例来说，在图5的顶盖层502上方形成图5的第二绝缘层504，且平坦化第二绝缘层504，从而切开图2的磁性隧道结结构202的图2的顶部206。
所述方法还包括：在经平坦化的第二绝缘层上方且在磁性隧道结结构的顶部上方形成顶部电极(在1108处)；及图案化顶部电极及底部电极(在1110处)。举例来说，在图5的经平坦化的第二绝缘层504上方且在图2的磁性隧道结结构202的图2的顶部206上方形成图6的顶部电极604，且图案化图6的顶部电极604及图1的底部电极110以变为图7的经图案化的顶部电极704及图7的经图案化的底部电极702。
所述方法进一步包括：在经图案化的顶部电极上方且在底部顶盖层上方形成第三绝缘层且平坦化第三绝缘层(在1112处)；及执行第二铜镶嵌工艺，以在第三绝缘层中切开到经图案化的顶部电极的顶部金属沟槽、电镀铜且执行铜化学机械平坦化(在1114处)。举例来说，在图7的经图案化的顶部电极704上方且在图1的底部顶盖层104上方形成图7的第三绝缘层706且平坦化第三绝缘层706，且执行第二铜镶嵌工艺，以在第三绝缘层706中切开到经图案化的顶部电极704的图7的顶部金属沟槽708、电镀铜且执行铜化学机械平坦化。
图12为包括具有MTJ结构的带有回蚀扩散障壁层侧壁的模块1264的系统1200的特定实施例的框图。系统1200可实施于便携型电子装置中，且包括耦接到存储计算机可读指令(例如，软件1266)的计算机可读媒体(例如，存储器1232)的处理器1210(例如，数字信号处理器(DSP))。系统1200包括具有MTJ结构的带有回蚀扩散障壁层侧壁的模块1264。在一说明性实例中，具有MTJ结构的带有回蚀扩散障壁层侧壁的模块1264包括图7的MTJ结构，其是根据图8到11的实施例中的任一者或其任何组合加以制造。具有MTJ结构的带有回蚀扩散障壁层侧壁的模块1264可在处理器1210中，或可为单独装置或电路(未图示)。在一特定实施例中，如图12所示，具有MTJ结构的带有回蚀扩散障壁层侧壁的模块1264对于数字信号处理器(DSP)1210是可存取的。在另一特定实施例中，存储器1232可包括STT-MRAM存储器阵列，所述阵列包括具有MTJ结构的带有回蚀扩散障壁层侧壁的模块1264。
相机接口1268耦接到处理器1210，且还耦接到例如摄像机1270的相机。显示控制器1226耦接到处理器1210且耦接到显示装置1228。编码器/解码器(CODEC)1234也可耦接到处理器1210。扬声器1236及麦克风1238可耦接到CODEC 1234。无线接口1240可耦接到处理器1210且耦接到无线天线1242。
在一特定实施例中，处理器1210、显示控制器1226、存储器1232、CODEC 1234、无线接口1240及相机接口1268包括于封装中系统或芯片上系统装置1222中。在一特定实施例中，输入装置1230及电力供应器1244耦接到芯片上系统装置1222。此外，在一特定实施例中，如图12所说明，显示装置1228、输入装置1230、扬声器1236、麦克风1238、无线天线1242、摄像机1270及电力供应器1244是在芯片上系统装置1222外部。然而，显示装置1228、输入装置1230、扬声器1236、麦克风1238、无线天线1242、摄像机1270及电力供应器1244中的每一者可耦接到芯片上系统装置1222的一组件(例如，接口或控制器)。
前述所揭示装置及功能性(例如，图7的装置；图8、图9、图10或图11的方法；或其任何组合)可经设计及配置为存储于计算机可读媒体上的计算机文件(例如，RTL、GDSII、GERBER，等等)。可将一些或所有此些文件提供到基于此些文件来制造装置的制造处置者。所得产品包括半导体晶片，所述半导体晶片接着被切割为半导体裸片且封装为半导体芯片。半导体芯片接着被用于电子装置中。图13描绘电子装置制造工艺1300的特定说明性实施例。
在制造工艺1300中(例如，在研究计算机1306处)接收物理装置信息1302。物理装置信息1302可包括表示半导体装置(例如，图7的MTJ装置710)的至少一种物理性质的设计信息。举例来说，物理装置信息1302可包括物理参数、材料特性，及经由耦接到研究计算机1306的用户接口1304所键入的结构信息。研究计算机1306包括耦接到例如存储器1310的计算机可读媒体的处理器1308(例如，一个或一个以上处理核心)。存储器1310可存储计算机可读指令，所述计算机可读指令是可执行以使处理器1308变换物理装置信息1302以符合文件格式且产生库文件1312。
在一特定实施例中，库文件1312包括至少一个数据文件，所述至少一个数据文件包括经变换的设计信息。举例来说，库文件1312可包括半导体装置的库，所述半导体装置包括图7的MTJ装置710，所述库经提供以供电子设计自动化(EDA)工具1320使用。
在包括耦接到存储器1318的处理器1316(例如，一个或一个以上处理核心)的设计计算机1314处，可结合EDA工具1320来使用库文件1312。可将EDA工具1320作为处理器可执行指令而存储于存储器1318处，以使设计计算机1314的用户能够使用库文 件1312的图7的MTJ装置710来设计电路。举例来说，设计计算机1314的用户可经由耦接到设计计算机1314的用户接口1324而键入电路设计信息1322。电路设计信息1322可包括表示半导体装置(例如，图7的MTJ装置710)的至少一种物理性质的设计信息。为了说明，电路设计性质可包括电路设计中特定电路的识别及与其它元件的关系、定位信息、特征大小信息、互连信息，或表示半导体装置的物理性质的其它信息。
设计计算机1314可经配置以变换包括电路设计信息1322的设计信息以符合文件格式。为了说明，文件形式可包括数据库二进制文件格式，其表示平面几何形状、文本标签，及关于呈阶层格式(例如，图形数据系统(GDSII)文件格式)的电路布局的其它信息。设计计算机1314可经配置以产生包括经变换的设计信息的数据文件，例如，GDSII文件1326，GDSII文件1326除了包括其它电路或信息以外还包括描述图7的MTJ装置710的信息。为了说明，数据文件可包括对应于芯片上系统(SOC)的信息，所述SOC包括图7的MTJ装置710且在SOC内还包括额外电子电路及组件。
可在制造工艺1328处接收GDSII文件1326，以根据GDSII文件1326中的经变换的信息来制造图7的MTJ装置710。举例来说，装置制造工艺可包括将GDSII文件1326提供到掩模制造商1330，以产生经说明为代表性掩模1332的一个或一个以上掩模，例如，待用于光刻处理的掩模。可在制造工艺期间使用掩模1332来产生一个或一个以上晶片1334，一个或一个以上晶片1334可被测试且分离成例如代表性裸片1336的裸片。裸片1336包括一电路，所述电路包括图7的MTJ装置710。
可将裸片1336提供到封装工艺1338，在封装工艺1338处，将裸片1336并入到代表性封装1340中。举例来说，封装1340可包括单一裸片1336或多个裸片，例如，封装中系统(SiP)布置。封装1340可经配置以遵照一个或一个以上标准或规范，例如，美国电子装置工程设计联合协会(JEDEC)标准。
可将关于封装1340的信息(例如)经由存储于计算机1346处的组件库而分配到各个产品设计者。计算机1346可包括耦接到存储器1350的处理器1348，例如，一个或一个以上处理核心。可将印刷电路板(PCB)工具作为处理器可执行指令而存储于存储器1350处，以处理经由用户接口1344而从计算机1346的用户所接收的PCB设计信息1342。PCB设计信息1342可包括电路板上已封装半导体装置的物理定位信息，所述已封装半导体装置对应于包括图7的MTJ装置710的封装1340。
计算机1346可经配置以变换PCB设计信息1342以产生例如GERBER文件1352的数据文件，GERBER文件1352具有包括电路板上已封装半导体装置的物理定位信息以及例如迹线及通孔的电连接的布局的数据，其中所述已封装半导体装置对应于包括图 7的MTJ装置710的封装1340。在其它实施例中，通过经变换的PCB设计信息产生的数据文件可具有不同于GERBER格式的格式。
可在板装配工艺1354处接收GERBER文件1352，且使用GERBER文件1352来产生例如代表性PCB 1356的PCB，其是根据存储于GERBER文件1352内的设计信息加以制造。举例来说，可将GERBER文件1352上载到用于执行PCB生产工艺的各种步骤的一个或一个以上机器。可使用包括封装1340的电子组件来填入PCB 1356，以形成代表性印刷电路组合件(PCA)1358。
可在产品制造工艺1360处接收PCA 1358，且将PCA 1358集成到一个或一个以上电子装置(例如，第一代表性电子装置1362及第二代表性电子装置1364)中。作为一说明性的非限制性实例，第一代表性电子装置1362、第二代表性电子装置1364或此两者可选自由以下各者组成的群：机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、通信装置、个人数字助理(PDA)、固定位置数据单元及计算机。作为另一说明性的非限制性实例，电子装置1362及1364中的一者或一者以上可为例如移动电话的远程单元、手持型个人通信系统(PCS)单元、例如个人数据助理的便携型数据单元、具备全球定位系统(GPS)功能的装置、导航装置、例如仪表读取设备的固定位置数据单元，或存储或检索数据或计算机指令的任何其它装置，或其任何组合。尽管图13说明根据本发明的教示的远程单元，但本发明不限于这些示范性所说明单元。本发明的实施例可合适地用于包括有源集成电路的任何装置中，所述有源集成电路包括存储器及芯片上电路。
因此，如在说明性工艺1300中所描述，可制造图7的MTJ装置710、对其进行处理且将其并入到电子装置中。关于图1到11所揭示的实施例的一个或一个以上方面可包括于各种处理阶段，例如，包括于库文件1312、GDSII文件1326及GERBER文件1352内，以及存储于在各种阶段(例如，在板装配工艺1354处)所使用的研究计算机1306的存储器1310、设计计算机1314的存储器1318、计算机1346的存储器1350、一个或一个以上其它计算机或处理器(未图示)的存储器处，且还并入到一个或一个以上其它物理实施例中，例如，并入到掩模1332、裸片1336、封装1340、PCA 1358、例如原型电路或装置(未图示)的其它产品或其任何组合中。举例来说，GDSII文件1326或制造工艺1328可包括存储可通过计算机执行的指令的计算机可读有形媒体，所述指令包括可通过计算机执行以起始图7的MTJ装置710的形成的指令。尽管描绘从物理装置设计到最终产品的各种代表性生产阶段，但在其它实施例中，可使用较少阶段或可包括额外阶段。类似地，可通过单一实体来执行工艺1300，或可通过执行工艺1300的各种阶段的一个或一个以上实体来执行工艺1300。
所属领域的技术人员应进一步了解，结合本文中所揭示的实施例所描述的各种说明性逻辑块、配置、模块、电路及方法步骤可实施为电子硬件、通过处理单元执行的计算机软件，或此两者的组合。上文已大体上在功能性方面描述各种说明性组件、块、配置、模块、电路及步骤。此功能性是实施为硬件还是可执行处理指令视特定应用及强加于整个系统的设计约束而定。所属领域的技术人员可针对每一特定应用而以不同方式实施所描述的功能性，但此些实施决策不应被解释为会导致脱离本发明的范畴。
结合本文中所揭示的实施例所描述的方法或算法的步骤可直接以硬件、以通过处理器执行的软件模块或以此两者的组合加以体现。软件模块可驻留于随机存取存储器(RAM)、磁阻式随机存取存储器(MRAM)、自旋力矩转移磁阻式随机存取存储器(STT-MRAM)、闪存、只读存储器(ROM)、可编程只读存储器(PROM)、可擦除可编程只读存储器(EPROM)、电可擦除可编程只读存储器(EEPROM)、寄存器、硬盘、可装卸磁盘、压缩光盘只读存储器(CD-ROM)或此项技术中已知的任何其它形式的存储媒体中。将示范性存储媒体耦接到处理器，使得处理器可从存储媒体读取信息及将信息写入到存储媒体。在替代例中，存储媒体可与处理器成一体式。处理器及存储媒体可驻留于专用集成电路(ASIC)中。ASIC可驻留于计算装置或用户终端中。在替代例中，处理器及存储媒体可作为离散组件而驻留于计算装置或用户终端中。
提供所揭示实施例的先前描述，以使任何所属领域的技术人员均能够制造或使用所揭示实施例。在不脱离本发明的范畴的情况下，对这些实施例的各种修改对于所属领域的技术人员将易于为显而易见的，且可将本文中所定义的原理应用于其它实施例。因此，本发明不意在限于本文中所展示的实施例，而是应被赋予与如通过所附权利要求书定义的原理及新颖特征可能一致的最广范畴。

Claims (46)

1.一种用于形成半导体装置的方法，其包含：
在底部电极上方形成磁性隧道结结构；
在所述磁性隧道结结构上方且邻近于所述磁性隧道结结构形成扩散障壁层；
回蚀所述扩散障壁层，其中回蚀所述扩散障壁层包括移除所述磁性隧道结结构上方的所述扩散障壁；
在所述扩散障壁层的邻近于所述磁性隧道结结构的部分的上方以及邻近于所述部分形成顶盖层，其中所述顶盖层在所述底部电极上方；
在所述顶盖层上方形成绝缘层；及
将所述磁性隧道结结构的顶部连接到导电层。
2.根据权利要求1所述的方法，其进一步包含在形成所述扩散障壁层之前执行原位溅镀清洁以从所述磁性隧道结结构移除氧化层。
3.根据权利要求1所述的方法，其中回蚀所述扩散障壁层会留下所述扩散障壁层的邻近于所述磁性隧道结结构的所述部分。
4.根据权利要求1所述的方法，其中原位形成所述扩散障壁层。
5.根据权利要求1所述的方法，其中原位执行回蚀所述扩散障壁层。
6.根据权利要求1所述的方法，其中在所述磁性隧道结结构上不形成氧化层的情况下执行回蚀所述扩散障壁层。
7.根据权利要求1所述的方法，其中回蚀所述扩散障壁层具有增加的过度蚀刻工艺裕度。
8.根据权利要求1所述的方法，其中所述底部电极包括钽及氮化钽中的至少一者。
9.根据权利要求1所述的方法，其中所述扩散障壁层包括氮化硅。
10.根据权利要求1所述的方法，其中通过集成到电子装置中的处理器来起始蚀刻及所述连接。
11.一种用于形成半导体装置的方法，其包含：
在底部电极上方形成磁性隧道结层；
使用终止于所述底部电极处的蚀刻工艺来图案化磁性隧道结结构；
执行原位溅镀清洁以从所述磁性隧道结结构的侧壁移除侧壁氧化层；
在所述磁性隧道结结构上方且邻近于所述磁性隧道结结构形成扩散障壁层；
回蚀所述扩散障壁层，其中回蚀所述扩散障壁层包括：
从所述磁性隧道结结构的顶部移除顶部氧化层；且
留下所述扩散障壁层的邻近于所述磁性隧道结结构的部分；
在所述扩散障壁层的邻近于所述磁性隧道结结构的部分的上方以及邻近于所述部分形成顶盖层，其中所述顶盖层在所述底部电极上方；
在所述顶盖层上方形成绝缘层；及
将所述磁性隧道结结构的所述顶部连接到导电层。
12.根据权利要求11所述的方法，其中原位形成所述扩散障壁层，且其中原位执行回蚀所述扩散障壁层。
13.根据权利要求11所述的方法，其中所述扩散障壁层包括氮化硅及碳化硅中的至少一者。
14.根据权利要求11所述的方法，其中通过集成到电子装置中的处理器来起始所述蚀刻及所述连接。
15.一种用于形成半导体装置的方法，其包含：
在第一绝缘层上方形成底部顶盖层；
执行第一铜镶嵌工艺，以在所述第一绝缘层中切开底部金属沟槽及底部通孔、电镀铜且执行铜化学机械平坦化；
在所述底部顶盖层上方且在所述底部金属沟槽中的所述铜上方形成底部电极；
在所述底部电极上方形成磁性隧道结层；
在所述磁性隧道结层上方形成硬掩模；
图案化磁性隧道结结构；
在所述磁性隧道结结构上方且邻近于所述磁性隧道结结构且在所述底部电极上方形成扩散障壁层；
回蚀所述扩散障壁层，从而留下所述扩散障壁层的邻近于所述磁性隧道结结构的一部分；
在所述扩散障壁层的邻近于所述磁性隧道结结构的所述部分上方且邻近于所述部分且在所述底部电极上方形成顶盖层；
在所述顶盖层上方形成第二绝缘层；
平坦化所述第二绝缘层且切开所述磁性隧道结结构的顶部；
在经平坦化的第二绝缘层上方且在所述磁性隧道结结构的所述顶部上方形成顶部电极；
图案化所述顶部电极及所述底部电极；
在经图案化的顶部电极上方且在所述底部顶盖层上方形成第三绝缘层且平坦化所述第三绝缘层；及
执行第二铜镶嵌工艺，以在所述第三绝缘层中切开到所述经图案化的顶部电极的顶部金属沟槽、电镀铜且执行铜化学机械平坦化。
16.根据权利要求15所述的方法，其中对所述磁性隧道结层中的至少一者的易磁化轴磁性隧道结磁性退火使所述磁性隧道结结构的磁场定向对准。
17.根据权利要求15所述的方法，其中所述底部顶盖层包括碳化硅。
18.根据权利要求15所述的方法，其中所述底部电极包括钽及氮化钽中的至少一者。
19.根据权利要求15所述的方法，其中所述扩散障壁层包括氮化硅。
20.根据权利要求15所述的方法，其中所述顶盖层包括氮化硅。
21.根据权利要求15所述的方法，其中所述顶部电极包括钽及氮化钽中的至少一者。
22.根据权利要求15所述的方法，其中通过集成到电子装置中的处理器来起始形成所述扩散障壁层及回蚀所述扩散障壁层。
23.一种磁性隧道结MTJ装置，其包含：
半导体装置，其是通过根据权利要求1所述的方法形成。
24.根据权利要求23所述的装置，其集成于至少一个半导体裸片中。
25.根据权利要求23所述的装置，其进一步包含选自由以下各者组成的群组的装置：机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、通信装置、个人数字助理PDA、固定位置数据单元，及计算机，所述半导体装置即集成到所述装置中。
26.一种用于形成半导体装置的方法，其包含：
第一步骤，其用于在底部电极上方形成磁性隧道结结构；
第二步骤，其用于在所述磁性隧道结结构上方且邻近于所述磁性隧道结结构形成扩散障壁层；
第三步骤，其用于回蚀所述扩散障壁层，其中回蚀所述扩散障壁层包括移除所述磁性隧道结结构上方的所述扩散障壁层；
第四步骤，其用于在所述扩散障壁层的邻近于所述磁性隧道结结构的部分上方以及邻近于所述部分形成顶盖层，其中所述顶盖层在所述底部电极上方；
第五步骤，其用在所述顶盖层上方形成绝缘层；及
第六步骤，其用于将所述磁性隧道结结构的顶部连接到导电层。
27.根据权利要求26所述的方法，其中通过集成到电子装置中的处理器来起始所述第一步骤、所述第二步骤、所述第三步骤及所述第四步骤。
28.一种用于制造半导体装置的方法，其包含：
接收表示半导体装置的至少一个物理性质的设计信息，所述半导体装置是通过根据权利要求1所述的方法形成；
变换所述设计信息以符合文件格式；及
产生包括经变换的设计信息的数据文件。
29.根据权利要求28所述的方法，其中所述数据文件包括GDSII格式。
30.一种用于制造半导体装置的方法，其包含：
接收包括对应于半导体装置的设计信息的数据文件；及
根据所述设计信息来制造所述半导体装置，其中所述半导体装置是通过根据权利要求1所述的方法形成。
31.根据权利要求30所述的方法，其中所述数据文件具有GDSII格式。
32.一种用于制造半导体装置的方法，其包含：
接收包括电路板上已封装半导体装置的物理定位信息的设计信息，所述已封装半导体装置包括通过根据权利要求1所述的方法形成的半导体结构；及
变换所述设计信息以产生数据文件。
33.根据权利要求32所述的方法，其中所述数据文件具有GERBER格式。
34.一种用于制造半导体装置的方法，其包含：
接收包括设计信息的数据文件，所述设计信息包括电路板上已封装半导体装置的物理定位信息；及
根据所述设计信息来制造经配置以收纳所述已封装半导体装置的所述电路板，其中所述已封装半导体装置包括通过根据权利要求1所述的方法形成的半导体结构。
35.根据权利要求34所述的方法，其中所述数据文件具有GERBER格式。
36.根据权利要求34所述的方法，其进一步包含将所述电路板集成到选自由以下各者组成的群组的装置中：机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、通信装置、个人数字助理PDA、固定位置数据单元，及计算机。
37.一种磁性隧道结MTJ装置，其包含：
在底部电极上方的磁性隧道结结构；
扩散障壁层的邻近于所述磁性隧道结结构的部分；
在所述扩散障壁层的邻近于所述磁性隧道结结构的所述部分上方以及邻近于所述部分的顶盖层，其中所述顶盖层在所述底部电极上方；
在所述顶盖层上方的绝缘层；及
所述磁性隧道结结构的连接到导电层的顶部。
38.根据权利要求37所述的磁性隧道结MTJ装置，其中所述底部电极包括钽及氮化钽中的至少一者。
39.根据权利要求37所述的磁性隧道结MTJ装置，其中所述扩散障壁层包括氮化硅。
40.根据权利要求37所述的磁性隧道结MTJ装置，其集成于至少一个半导体裸片中。
41.根据权利要求37所述的磁性隧道结MTJ装置，其进一步包含选自由以下各者组成的群组的装置：机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、通信装置、个人数字助理PDA、固定位置数据单元，及计算机，所述磁性隧道结MTJ装置即集成到所述装置中。
42.一种磁性隧道结MTJ装置，其包含：
底部导电设备；
在所述底部导电设备上方的磁性隧道结设备；
邻近于所述磁性隧道结设备的扩散障壁设备；
在所述扩散障壁设备的邻近于所述磁性隧道结设备的部分上方以及邻近于所述部分的顶盖设备，其中所述顶盖设备在所述底部导电设备上方；
在所述顶盖设备上方的绝缘设备；及
所述磁性隧道结设备的连接到顶部导电设备的顶部。
43.根据权利要求42所述的磁性隧道结MTJ装置，其中所述底部导电设备包括钽及氮化钽中的至少一者。
44.根据权利要求42所述的磁性隧道结MTJ装置，其中所述扩散障壁设备包括氮化硅。
45.根据权利要求42所述的磁性隧道结MTJ装置，其集成于至少一个半导体裸片中。
46.根据权利要求42所述的磁性隧道结MTJ装置，其进一步包含选自由以下各者组成的群组的装置：机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、通信装置、个人数字助理PDA、固定位置数据单元，及计算机，所述磁性隧道结MTJ装置即集成到所述装置中。
CN201080059572.7A 2009-11-25 2010-11-23 磁性隧道结装置及制造方法 Active CN102741934B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/626,269 2009-11-25
US12/626,269 US8912012B2 (en) 2009-11-25 2009-11-25 Magnetic tunnel junction device and fabrication
PCT/US2010/057891 WO2011066324A2 (en) 2009-11-25 2010-11-23 Magnetic tunnel junction device and fabrication

Publications (2)

Publication Number Publication Date
CN102741934A CN102741934A (zh) 2012-10-17
CN102741934B true CN102741934B (zh) 2015-05-13

Family

ID=43528325

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080059572.7A Active CN102741934B (zh) 2009-11-25 2010-11-23 磁性隧道结装置及制造方法

Country Status (7)

Country Link
US (2) US8912012B2 (zh)
EP (1) EP2504836B1 (zh)
JP (1) JP6086425B2 (zh)
KR (1) KR101366021B1 (zh)
CN (1) CN102741934B (zh)
TW (1) TW201125180A (zh)
WO (1) WO2011066324A2 (zh)

Families Citing this family (73)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010182824A (ja) * 2009-02-04 2010-08-19 Toshiba Corp 磁気ランダムアクセスメモリの製造方法及び混載メモリの製造方法
US8912012B2 (en) 2009-11-25 2014-12-16 Qualcomm Incorporated Magnetic tunnel junction device and fabrication
US8455965B2 (en) 2009-11-30 2013-06-04 Qualcomm Incorporated Fabrication and integration of devices with top and bottom electrodes including magnetic tunnel junctions
US8149614B2 (en) * 2010-03-31 2012-04-03 Nanya Technology Corp. Magnetoresistive random access memory element and fabrication method thereof
KR101779566B1 (ko) * 2010-11-29 2017-09-19 삼성전자주식회사 반도체 소자의 제조 방법 및 그 제조 장치
US8928100B2 (en) * 2011-06-24 2015-01-06 International Business Machines Corporation Spin transfer torque cell for magnetic random access memory
US8313959B1 (en) * 2011-08-17 2012-11-20 Taiwan Semiconductor Manufacturing Company, Ltd. Hole first hardmask definition
CN102969447A (zh) * 2011-08-31 2013-03-13 中芯国际集成电路制造(上海)有限公司 在磁性隧道结表面形成导电插塞的方法
KR101617113B1 (ko) * 2011-12-20 2016-04-29 인텔 코포레이션 자기 메모리 소자 콘택의 크기 감소 및 중심 배치 방법
US8772888B2 (en) 2012-08-10 2014-07-08 Avalanche Technology Inc. MTJ MRAM with stud patterning
US20140061827A1 (en) * 2012-08-29 2014-03-06 Headway Technologies, Inc. Metal Protection Layer over SiN Encapsulation for Spin-Torque MRAM Device Applications
US8901687B2 (en) 2012-11-27 2014-12-02 Industrial Technology Research Institute Magnetic device with a substrate, a sensing block and a repair layer
US20140252439A1 (en) * 2013-03-08 2014-09-11 T3Memory, Inc. Mram having spin hall effect writing and method of making the same
KR102054819B1 (ko) 2013-05-22 2019-12-11 삼성전자주식회사 반도체 소자 및 그 제조 방법
CN104347797B (zh) * 2013-07-29 2018-12-25 中芯国际集成电路制造(上海)有限公司 磁性随机存储器及其制造方法
US9142762B1 (en) 2014-03-28 2015-09-22 Qualcomm Incorporated Magnetic tunnel junction and method for fabricating a magnetic tunnel junction
KR102191217B1 (ko) 2014-04-28 2020-12-16 삼성전자주식회사 반도체 소자, 자기 기억 소자 및 이들의 제조 방법
US10003014B2 (en) * 2014-06-20 2018-06-19 International Business Machines Corporation Method of forming an on-pitch self-aligned hard mask for contact to a tunnel junction using ion beam etching
US20160104672A1 (en) * 2014-10-10 2016-04-14 Globalfoundries Inc. Low capacitance ballistic conductor signal lines
US9844136B2 (en) * 2014-12-01 2017-12-12 General Electric Company Printed circuit boards having profiled conductive layer and methods of manufacturing same
KR102354468B1 (ko) * 2015-01-23 2022-01-24 삼성전자주식회사 패턴 형성 방법, 이를 이용한 반도체 소자의 제조방법, 및 이를 이용하여 제조된 반도체 소자
US11257862B2 (en) * 2015-01-30 2022-02-22 Yimin Guo MRAM having spin hall effect writing and method of making the same
US9865798B2 (en) * 2015-02-24 2018-01-09 Qualcomm Incorporated Electrode structure for resistive memory device
US10008662B2 (en) * 2015-03-12 2018-06-26 Taiwan Semiconductor Manufacturing Co., Ltd. Perpendicular magnetic tunneling junction (MTJ) for improved magnetoresistive random-access memory (MRAM) process
US9728712B2 (en) 2015-04-21 2017-08-08 Spin Transfer Technologies, Inc. Spin transfer torque structure for MRAM devices having a spin current injection capping layer
US10468590B2 (en) 2015-04-21 2019-11-05 Spin Memory, Inc. High annealing temperature perpendicular magnetic anisotropy structure for magnetic random access memory
US9583535B2 (en) * 2015-05-01 2017-02-28 Kabushiki Kaisha Toshiba Magnetoresistive memory device and manufacturing method of the same
US9853206B2 (en) 2015-06-16 2017-12-26 Spin Transfer Technologies, Inc. Precessional spin current structure for MRAM
US9553128B1 (en) * 2015-06-30 2017-01-24 International Business Machines Corporation Linear MRAM device with a self-aligned bottom contact
US10516101B2 (en) * 2015-07-30 2019-12-24 Taiwan Semiconductor Manufacturing Company, Ltd. Physical cleaning with in-situ dielectric encapsulation layer for spintronic device application
US9773974B2 (en) * 2015-07-30 2017-09-26 Spin Transfer Technologies, Inc. Polishing stop layer(s) for processing arrays of semiconductor elements
KR102399342B1 (ko) 2015-08-21 2022-05-19 삼성전자주식회사 메모리 장치 및 그 제조 방법
US9905751B2 (en) 2015-10-20 2018-02-27 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetic tunnel junction with reduced damage
WO2017091189A1 (en) * 2015-11-23 2017-06-01 Intel Corporation Electrical contacts for magnetoresistive random access memory devices
US20170186944A1 (en) * 2015-12-29 2017-06-29 International Business Machines Corporation Enhancement of spin transfer torque magnetoresistive random access memory device using hydrogen plasma
US9741926B1 (en) 2016-01-28 2017-08-22 Spin Transfer Technologies, Inc. Memory cell having magnetic tunnel junction and thermal stability enhancement layer
US9893120B2 (en) * 2016-04-15 2018-02-13 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method of forming the same
US9825217B1 (en) * 2016-05-18 2017-11-21 Samsung Electronics Co., Ltd. Magnetic memory device having cobalt-iron-beryllium magnetic layers
CN107527993B (zh) * 2016-06-20 2020-05-26 上海磁宇信息科技有限公司 一种磁性隧道结接触电极及其形成方法
KR102552896B1 (ko) * 2016-08-02 2023-07-07 삼성전자주식회사 자기 저항 메모리 소자 및 그 제조 방법
JP6280195B1 (ja) 2016-12-16 2018-02-14 株式会社東芝 磁気メモリ
CN108232008B (zh) * 2016-12-21 2021-06-29 上海磁宇信息科技有限公司 一种磁性随机存储器底电极接触及其制备方法
US10672976B2 (en) 2017-02-28 2020-06-02 Spin Memory, Inc. Precessional spin current structure with high in-plane magnetization for MRAM
US10665777B2 (en) 2017-02-28 2020-05-26 Spin Memory, Inc. Precessional spin current structure with non-magnetic insertion layer for MRAM
KR102619853B1 (ko) * 2017-04-21 2024-01-04 에버스핀 테크놀러지스, 인크. 자기저항 장치들을 통합하는 방법들
US10276634B2 (en) 2017-06-20 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor memory structure with magnetic tunnel junction (MTJ) cell
US10283700B2 (en) * 2017-06-20 2019-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor memory structure with magnetic tunnel junction (MTJ) cell
US10032978B1 (en) 2017-06-27 2018-07-24 Spin Transfer Technologies, Inc. MRAM with reduced stray magnetic fields
US10038138B1 (en) * 2017-10-10 2018-07-31 Headway Technologies, Inc. High temperature volatilization of sidewall materials from patterned magnetic tunnel junctions
US10504958B2 (en) * 2017-11-08 2019-12-10 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method of the same
US11189658B2 (en) 2017-11-22 2021-11-30 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetic random access memory and manufacturing method thereof
US10644231B2 (en) * 2017-11-30 2020-05-05 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device and fabrication method thereof
US10741417B2 (en) * 2017-11-30 2020-08-11 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming interconnect structure
US10270027B1 (en) 2017-12-29 2019-04-23 Spin Memory, Inc. Self-generating AC current assist in orthogonal STT-MRAM
US10236047B1 (en) 2017-12-29 2019-03-19 Spin Memory, Inc. Shared oscillator (STNO) for MRAM array write-assist in orthogonal STT-MRAM
US10236048B1 (en) 2017-12-29 2019-03-19 Spin Memory, Inc. AC current write-assist in orthogonal STT-MRAM
US10360961B1 (en) 2017-12-29 2019-07-23 Spin Memory, Inc. AC current pre-charge write-assist in orthogonal STT-MRAM
US10199083B1 (en) 2017-12-29 2019-02-05 Spin Transfer Technologies, Inc. Three-terminal MRAM with ac write-assist for low read disturb
US10229724B1 (en) 2017-12-30 2019-03-12 Spin Memory, Inc. Microwave write-assist in series-interconnected orthogonal STT-MRAM devices
US10141499B1 (en) 2017-12-30 2018-11-27 Spin Transfer Technologies, Inc. Perpendicular magnetic tunnel junction device with offset precessional spin current layer
US10236439B1 (en) 2017-12-30 2019-03-19 Spin Memory, Inc. Switching and stability control for perpendicular magnetic tunnel junction device
US10319900B1 (en) 2017-12-30 2019-06-11 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with precessional spin current layer having a modulated moment density
US10255962B1 (en) 2017-12-30 2019-04-09 Spin Memory, Inc. Microwave write-assist in orthogonal STT-MRAM
US10339993B1 (en) 2017-12-30 2019-07-02 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic assist layers for free layer switching
US10468588B2 (en) 2018-01-05 2019-11-05 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic enhancement layers for the precessional spin current magnetic layer
US10741748B2 (en) 2018-06-25 2020-08-11 International Business Machines Corporation Back end of line metallization structures
US11374170B2 (en) * 2018-09-25 2022-06-28 Applied Materials, Inc. Methods to form top contact to a magnetic tunnel junction
US10580827B1 (en) 2018-11-16 2020-03-03 Spin Memory, Inc. Adjustable stabilizer/polarizer method for MRAM with enhanced stability and efficient switching
US11315870B2 (en) 2018-11-21 2022-04-26 Globalfoundries U.S. Inc. Top electrode interconnect structures
US10790001B2 (en) * 2019-01-04 2020-09-29 International Business Machines Corporation Tapered VA structure for increased alignment tolerance and reduced sputter redeposition in MTJ devices
US11223008B2 (en) 2019-11-27 2022-01-11 International Business Machines Corporation Pillar-based memory hardmask smoothing and stress reduction
US11302630B2 (en) * 2020-04-08 2022-04-12 International Business Machines Corporation Electrode-via structure
US11849647B2 (en) 2021-03-04 2023-12-19 International Business Machines Corporation Nonmetallic liner around a magnetic tunnel junction

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6518588B1 (en) * 2001-10-17 2003-02-11 International Business Machines Corporation Magnetic random access memory with thermally stable magnetic tunnel junction cells
CN1670859A (zh) * 2004-03-18 2005-09-21 株式会社东芝 包含磁致电阻元件的半导体存储装置及其制造方法
US7009266B2 (en) * 2003-08-29 2006-03-07 Applied Spintronics Technology, Inc. Method and system for providing a magnetic element including passivation structures

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6294459B1 (en) 1998-09-03 2001-09-25 Micron Technology, Inc. Anti-reflective coatings and methods for forming and using same
US6436824B1 (en) * 1999-07-02 2002-08-20 Chartered Semiconductor Manufacturing Ltd. Low dielectric constant materials for copper damascene
US6553333B1 (en) 2000-05-31 2003-04-22 The United States Of America As Represented By The Secretary Of The Air Force System and method for calculating aerodynamic performance of tilting wing aircraft
JP4050446B2 (ja) 2000-06-30 2008-02-20 株式会社東芝 固体磁気メモリ
JP2002171011A (ja) 2000-12-04 2002-06-14 Ken Takahashi 磁気抵抗効果素子及びその製造方法並びに磁気抵抗効果センサ
US6627913B2 (en) * 2001-09-10 2003-09-30 Micron Technology, Inc. Insulation of an MRAM device through a self-aligned spacer
US6656371B2 (en) * 2001-09-27 2003-12-02 Micron Technology, Inc. Methods of forming magnetoresisitive devices
JP2003243630A (ja) * 2002-02-18 2003-08-29 Sony Corp 磁気メモリ装置およびその製造方法
JP3993522B2 (ja) * 2002-03-29 2007-10-17 株式会社東芝 磁気記憶装置の製造方法
JP4274784B2 (ja) 2002-05-28 2009-06-10 新光電気工業株式会社 配線形成システムおよびその方法
US6938227B2 (en) 2002-08-08 2005-08-30 Fry's Metals, Inc. System and method for modifying electronic design data
JP2004319725A (ja) 2003-04-16 2004-11-11 Fujitsu Ltd 磁気ランダムアクセスメモリ装置
US6841484B2 (en) 2003-04-17 2005-01-11 Chentsau Ying Method of fabricating a magneto-resistive random access memory (MRAM) device
US6806096B1 (en) 2003-06-18 2004-10-19 Infineon Technologies Ag Integration scheme for avoiding plasma damage in MRAM technology
EP1639653B1 (en) 2003-06-24 2008-08-20 International Business Machines Corporation Self-aligned conductive lines for fet-based magnetic random access memory devices and method of forming the same
US7449345B2 (en) 2004-06-15 2008-11-11 Headway Technologies, Inc. Capping structure for enhancing dR/R of the MTJ device
US7611912B2 (en) * 2004-06-30 2009-11-03 Headway Technologies, Inc. Underlayer for high performance magnetic tunneling junction MRAM
US7536664B2 (en) 2004-08-12 2009-05-19 International Business Machines Corporation Physical design system and method
US7458045B2 (en) * 2004-10-29 2008-11-25 Synopsys, Inc. Silicon tolerance specification using shapes as design intent markers
WO2006070803A1 (ja) 2004-12-28 2006-07-06 Nec Corporation 磁気ランダムアクセスメモリ及びその製造方法
JP4533807B2 (ja) 2005-06-23 2010-09-01 株式会社東芝 磁気抵抗効果素子及び磁気ランダムアクセスメモリ
JPWO2007032379A1 (ja) 2005-09-13 2009-03-19 キヤノンアネルバ株式会社 磁気抵抗効果素子の製造方法及び製造装置
US7880249B2 (en) 2005-11-30 2011-02-01 Magic Technologies, Inc. Spacer structure in MRAM cell and method of its fabrication
TWI312152B (en) 2006-01-04 2009-07-11 Ind Tech Res Inst Method for manufacturing a semiconductor device
JP2007273493A (ja) 2006-03-30 2007-10-18 Fujitsu Ltd 磁気メモリ装置及びその製造方法
JP2007305645A (ja) 2006-05-09 2007-11-22 Nec Corp 磁気メモリ装置、及びその製造方法
JP2008021816A (ja) 2006-07-13 2008-01-31 Sony Corp 不揮発性磁気記憶装置の製造方法
US7479671B2 (en) 2006-08-29 2009-01-20 International Business Machines Corporation Thin film phase change memory cell formed on silicon-on-insulator substrate
US7682841B2 (en) * 2007-05-02 2010-03-23 Qimonda Ag Method of forming integrated circuit having a magnetic tunnel junction device
JP2008310573A (ja) 2007-06-14 2008-12-25 Denso Wave Inc Ｃａｄ図面の表示方法
US9136463B2 (en) * 2007-11-20 2015-09-15 Qualcomm Incorporated Method of forming a magnetic tunnel junction structure
KR100942984B1 (ko) 2007-12-21 2010-02-17 주식회사 하이닉스반도체 자기터널접합 셀 형성방법
US9159910B2 (en) * 2008-04-21 2015-10-13 Qualcomm Incorporated One-mask MTJ integration for STT MRAM
US8912012B2 (en) 2009-11-25 2014-12-16 Qualcomm Incorporated Magnetic tunnel junction device and fabrication

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6518588B1 (en) * 2001-10-17 2003-02-11 International Business Machines Corporation Magnetic random access memory with thermally stable magnetic tunnel junction cells
US7009266B2 (en) * 2003-08-29 2006-03-07 Applied Spintronics Technology, Inc. Method and system for providing a magnetic element including passivation structures
CN1670859A (zh) * 2004-03-18 2005-09-21 株式会社东芝 包含磁致电阻元件的半导体存储装置及其制造方法

Also Published As

Publication number Publication date
WO2011066324A2 (en) 2011-06-03
JP2013512575A (ja) 2013-04-11
EP2504836A2 (en) 2012-10-03
US8837208B2 (en) 2014-09-16
JP6086425B2 (ja) 2017-03-01
US20110121417A1 (en) 2011-05-26
WO2011066324A3 (en) 2011-10-20
US8912012B2 (en) 2014-12-16
TW201125180A (en) 2011-07-16
KR20120098811A (ko) 2012-09-05
US20120086089A1 (en) 2012-04-12
KR101366021B1 (ko) 2014-02-21
CN102741934A (zh) 2012-10-17
EP2504836B1 (en) 2014-08-20

Similar Documents

Publication Publication Date Title
CN102741934B (zh) 磁性隧道结装置及制造方法
CN102422421B (zh) 磁性隧道结装置及制造
US9385308B2 (en) Perpendicular magnetic tunnel junction structure
US9041131B2 (en) Magnetic tunnel junction device and fabrication
US8492858B2 (en) Magnetic tunnel junction device and fabrication
US20170278842A1 (en) Integrated circuits including a finfet and a nanostructure fet
CN107257999B (zh) 用于电阻式存储器器件的电极结构
KR20160054524A (ko) 반도체 디바이스의 백 엔드 오브 라인 제조를 위한 리버스 자가 정렬 이중 패터닝 프로세스
US9647037B2 (en) Resistive random access memory device with resistance-based storage element and method of fabricating same
WO2017200674A1 (en) Heterogeneous cell array
US10522687B2 (en) Wrap-around gate structures and methods of forming wrap-around gate structures

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant