CN102969447A - 在磁性隧道结表面形成导电插塞的方法 - Google Patents
在磁性隧道结表面形成导电插塞的方法 Download PDFInfo
- Publication number
- CN102969447A CN102969447A CN2011102559878A CN201110255987A CN102969447A CN 102969447 A CN102969447 A CN 102969447A CN 2011102559878 A CN2011102559878 A CN 2011102559878A CN 201110255987 A CN201110255987 A CN 201110255987A CN 102969447 A CN102969447 A CN 102969447A
- Authority
- CN
- China
- Prior art keywords
- mtj
- hole
- layer
- size
- conductive plunger
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 40
- 230000004888 barrier function Effects 0.000 claims abstract description 55
- 229920000642 polymer Polymers 0.000 claims abstract description 40
- 229910052751 metal Inorganic materials 0.000 claims abstract description 32
- 239000002184 metal Substances 0.000 claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 238000005530 etching Methods 0.000 claims abstract description 30
- 239000010410 layer Substances 0.000 claims description 142
- 230000015572 biosynthetic process Effects 0.000 claims description 34
- 238000005229 chemical vapour deposition Methods 0.000 claims description 16
- 239000007787 solid Substances 0.000 claims description 13
- 239000013047 polymeric layer Substances 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 9
- 239000007789 gas Substances 0.000 claims description 7
- 239000004215 Carbon black (E152) Substances 0.000 claims description 6
- 229930195733 hydrocarbon Natural products 0.000 claims description 6
- 150000002430 hydrocarbons Chemical class 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 3
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 229910052799 carbon Inorganic materials 0.000 claims description 3
- 150000001875 compounds Chemical class 0.000 claims description 3
- 238000010276 construction Methods 0.000 claims description 3
- 229910052731 fluorine Inorganic materials 0.000 claims description 3
- 239000011737 fluorine Substances 0.000 claims description 3
- 239000001257 hydrogen Substances 0.000 claims description 3
- 229910052739 hydrogen Inorganic materials 0.000 claims description 3
- 125000004435 hydrogen atom Chemical class [H]* 0.000 claims description 3
- 230000000802 nitrating effect Effects 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 3
- 239000004020 conductor Substances 0.000 abstract description 9
- 230000015556 catabolic process Effects 0.000 abstract description 2
- 238000003384 imaging method Methods 0.000 abstract description 2
- 230000000149 penetrating effect Effects 0.000 abstract 1
- 239000004065 semiconductor Substances 0.000 description 10
- 238000005516 engineering process Methods 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 230000005415 magnetization Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 230000015654 memory Effects 0.000 description 2
- 238000012856 packing Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000004070 electrodeposition Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种在磁性隧道结表面形成导电插塞的方法，具体包括：提供基底，在所述基底内形成互连金属层，在所述互连金属层表面形成磁性隧道结；在所述基底和磁性隧道结表面形成阻挡层；在所述阻挡层表面形成介质层，对所述介质层进行图形化的刻蚀，形成贯穿所述介质层的第一通孔，位于所述磁性隧道结表面的第一阻挡层的表面尺寸大于所述第一通孔的尺寸；在所述第一通孔的侧壁表面形成聚合物，以所述聚合物为掩膜进行刻蚀，形成第二通孔；除去所述聚合物，在除去所述聚合物的第二通孔内形成导电插塞。由于位于所述磁性隧道结表面的第一阻挡层的表面尺寸大于后续形成的第一通孔的尺寸，使得所述导电插塞不会与磁性隧道结下方的导电材料发生短路或击穿。
Description
技术领域
本发明涉及半导体制造技术，更具体的，本发明涉及一种在磁性隧道结表面形成导电插塞的方法。
背景技术
磁随机存取存储器(Magnetic Random Access Memory，MRAM)是一种固体存储器，包括多个作为信息记录载体的磁性隧道结(MTJ)或磁性隧道结(MTJ)阵列，所述磁性隧道结两端形成有电流驱动线的字线和位线，所述字线和位线通常位于相邻的两层互连金属层中。所述磁性隧道结包括栓固磁层、自由磁层、及位于所述栓固磁层与自由磁层之间的隧穿阻挡层，所述栓固磁层具有固定的磁性方向。当所述字线和位线中流过电流产生电流磁场，将磁化所述自由磁层，改变所述自由磁层的磁化方向。当所述自由磁层的磁化方向与所述栓固磁层的固定的磁性方向相同时，所述磁性隧道结处于平行状态，所述磁性隧道结具有低阻值，这种状态视为“0”状态；当所述自由磁层的磁化方向与所述栓固磁层的固定的磁性方向相同相反时，则所述磁性隧道结处于反平行状态，所述磁性隧道结具有高阻值，这种状态视为“1”状态。更多的可以参考公开号为US2005/0254294A1的美国专利文献中提供的一种磁随机存取存储器结构。
由于所述磁性隧道结(MTJ)通常设置在位于半导体衬底器件区上方的互连结构区内，且通常位于第一层金属层和第二金属层之间，或者第二金属层和第三金属层之间的位置，不占用半导体衬底的面积，且所述磁性隧道结(MTJ)的尺寸可以制作的非常小，因此，磁随机存取存储器的记录密度是其他现有存储器(如动态随机存取存储器，DRAM)的成百上千倍。
通常所述磁性隧道结与字线、位线之间通过导电插塞电连接，但是形成导电插塞的通孔的大小受限于光刻、刻蚀工艺的最小尺寸，而所述磁性隧道结尺寸可以制作的很小，所述通孔的尺寸大于所述磁性隧道结的尺寸，使得刻蚀所述通孔时容易过刻蚀，将所述磁性隧道结周围的介质层也刻蚀掉，导致最终形成的导电插塞与位于所述磁性隧道结下表面的导电层的间距变小，两者容易造成击穿或短路，严重的会导致器件报废。
发明内容
本发明解决的问题是提供一种在磁性隧道结表面形成较小的导电插塞的方法，使得所述导电插塞完全位于所述磁性隧道结表面，避免了位于所述磁性隧道结表面的导电插塞与位于所述磁性隧道结下表面的导电材料发生击穿或短路。
为解决上述问题，本发明提供了一种在磁性隧道结表面形成导电插塞的方法，包括：
提供基底，在所述基底内形成互连金属层，在所述互连金属层表面形成磁性隧道结；
在所述基底和磁性隧道结表面形成阻挡层；
在所述阻挡层表面形成介质层，对所述介质层进行图形化的刻蚀，形成贯穿所述介质层的第一通孔，所述第一通孔暴露出所述阻挡层表面，位于所述磁性隧道结表面的第一阻挡层的表面尺寸大于所述第一通孔的尺寸；
在所述第一通孔的侧壁表面形成聚合物，以所述聚合物为掩膜，对所述第一阻挡层进行刻蚀，形成第二通孔，所述第二通孔暴露出所述磁性隧道结表面；
除去所述聚合物，在除去所述聚合物的第二通孔内形成导电插塞。
可选的，通过调整所述阻挡层的厚度，使得位于所述第一阻挡层的表面尺寸大于后续形成的第一通孔的尺寸。
可选的，所述阻挡层为氧化硅层、氮化硅层、氮氧化硅层或上述材料的叠层结构。
可选的，形成所述介质层的温度范围为150℃～350℃。
可选的，所述介质层的材料为低K介质。
可选的，所述介质层的材料为低温氧化物、碳氧化硅、掺氮的碳化硅其中的一种。
可选的，形成所述聚合物的工艺为利用碳氢气体或含氟的碳氢气体等反应气体，通过化学气相沉积形成，所述聚合物为至少包含碳、氢、氧的化合物。
可选的，形成所述聚合物的具体步骤包括：利用化学气相沉积，在所述介质层表面、所述第一通孔侧壁和底部形成聚合物层；对所述聚合物层进行无掩膜刻蚀，直到暴露出所述介质层，在所述第一通孔的侧壁表面形成聚合物。
可选的，通过控制所述聚合物层的厚度、致密度，对所述第二通孔的尺寸进行控制。
可选的，所述第二通孔底部的尺寸小于所述磁性隧道结的尺寸。
可选的，所述磁性隧道结包括栓固磁层、自由磁层、及位于所述栓固磁层与自由磁层之间的隧穿阻挡层。
与现有技术相比，本发明具有以下优点：
由于位于所述磁性隧道结表面的第一阻挡层的表面尺寸大于后续形成的第一通孔的尺寸，使得所述第一通孔不会形成于所述磁性隧道结侧壁表面，最终形成的导电插塞与位于所述磁性隧道结下方的第一互连金属层的间距不会变小，且在所述第一通孔的侧壁表面形成聚合物，使得形成的第二通孔的底部的横截面尺寸较小，最终形成的导电插塞完全位于所述磁性隧道结表面，避免了上下两层金属层之间产生击穿或短路，影响器件的稳定性。
附图说明
图1为本发明实施例的在磁性隧道结表面形成导电插塞的方法的流程示意图；
图2至图7为本发明实施例的在磁性隧道结表面形成导电插塞的方法的剖面结构示意图。
具体实施方式
由于所述形成导电插塞的通孔的尺寸大于所述磁性隧道结的尺寸，使得刻蚀所述通孔时容易过刻蚀，将所述磁性隧道结周围的介质层也刻蚀掉，导致最终形成的导电插塞与位于所述磁性隧道结下方的导电材料的间距变小，容易造成击穿或短路，严重的会导致器件报废。其中，本发明实施例中提到的尺寸是指半导体结构的横向尺寸，即为所述半导体结构的俯视图中所述半导体结构的大小。
发明人经过研究提出了一种在磁性隧道结表面形成导电插塞的方法，所述方法的流程示意图请参考图1，具体包括：
S101，提供基底，在所述基底内形成互连金属层，在所述互连金属层表面形成磁性隧道结；
S102，在所述基底和磁性隧道结表面形成阻挡层；
S103，在所述阻挡层表面形成介质层，对所述介质层进行图形化的刻蚀，形成贯穿所述介质层的第一通孔，所述第一通孔暴露出所述阻挡层表面，位于所述磁性隧道结表面的第一阻挡层的表面尺寸大于所述第一通孔的尺寸；
S104，在所述第一通孔的侧壁表面形成聚合物，以所述聚合物为掩膜，对所述第一阻挡层进行刻蚀，形成第二通孔，所述第二通孔暴露出所述磁性隧道结表面；
S105，除去所述聚合物，在除去所述聚合物的第二通孔内形成导电插塞。
由于位于所述磁性隧道结表面的第一阻挡层的表面尺寸大于后续形成的第一通孔的尺寸，使得所述第一通孔不会形成于所述磁性隧道结侧壁表面，最终形成的导电插塞与位于所述磁性隧道结下表面的导电材料的间距不会变小，且在所述第一通孔的侧壁表面形成聚合物，使得形成的第二通孔的底部的横截面尺寸较小，最终形成的导电插塞可完全位于所述磁性隧道结表面，降低了导电插塞的接触电阻。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的在磁性隧道结表面形成导电插塞的方法做详细的说明。
在以下描述中阐述了具体细节以便于充分理解本发明。但是本发明能够以多种不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施方式的限制。
图2至图7为本发明实施例在磁性隧道结表面形成导电插塞的方法的剖面结构示意图。
请参考图2，提供基底100，在所述基底100内形成互连金属层110，在所述互连金属层110表面形成磁性隧道结120。
所述基底100为单层基底，或为包括半导体器件区、互连结构区的多层基底。在本实施例中，所述基底为多层基底，包括单晶硅衬底(未图示)、位于所述单晶硅衬底表面的半导体器件(未图示)和位于所述半导体衬底、半导体器件表面的绝缘介质层(未图示)。
在所述基底100内形成有互连金属层110，所述互连金属层110可以为互连结构区中的第一金属层，也可以为第二金属层、第三金属层等，所述互连金属层110的具体形成工艺包括：在所述基底100内形成沟槽(未图示)，在所述沟槽和基底100表面利用电镀或物理气相沉积形成金属层，通过化学机械研磨除去所述基底100表面的金属层，在所述基底100内形成互连金属层110。由于采用化学机械研磨，所述互连金属层110和基底100表面平坦且等高，使得后续形成的磁性隧道结120的位置和尺寸容易控制，提高了最终形成的MRAM的可靠性。在其他实施例中，所述互连金属层110为导电插塞，所述磁性隧道结120形成在所述导电插塞表面。
在所述互连金属层110表面形成磁性隧道结120。所述磁性隧道结包括栓固磁层、自由磁层、及位于所述栓固磁层与自由磁层之间的隧穿阻挡层。形成所述磁性隧道结120的具体工艺包括：在所述互连金属层110和基底100表面形成磁性隧道结层(未图示)，所述磁性隧道结层包括栓固磁层、位于所述栓固磁层表面的隧穿阻挡层、位于所述隧穿阻挡层表面的自由磁层，在所述磁性隧道结层表面形成图形化的硬掩膜层，所述硬掩膜层的图形与磁性隧道结的形状相对应，以所述图形化的硬掩膜层为掩膜，利用干法刻蚀所述磁性隧道结层，形成所述磁性隧道结120。由于所述磁性隧道结120的厚度较小，干法刻蚀的时间较短，所述干法刻蚀工艺不会对所述刻蚀边缘造成太大的损伤，不会使得所述磁性隧道结120边缘的粗糙度变得过大，因此经过光刻和刻蚀工艺形成的磁性隧道结120的尺寸可以较小，利用所述较小的磁性隧道结可使得所述磁随机存取存储器的记录密度变得更大。
请参考图3，在所述基底100和磁性隧道结120表面形成阻挡层130。
所述阻挡层130为氧化硅层、氮化硅层、氮氧化硅层或上述材料的叠层结构，其中，位于所述磁性隧道结120表面的阻挡层为第一阻挡层131，所述阻挡层130的形成工艺为化学气相沉积。由于形成所述氧化硅层或氮化硅层或氮氧化硅的工艺为本领域技术人员的公知技术，在此不再赘述。
所述阻挡层130的厚度与后续形成的第一通孔的尺寸、磁性隧道结的尺寸有关，当所述第一通孔的尺寸和磁性隧道结的尺寸之间相差较大时，所述阻挡层的厚度较大；当所述第一通孔的尺寸和磁性隧道结的尺寸之间相差较小时，所述阻挡层的厚度可以较小。通过调整所述阻挡层130的厚度，使得位于所述磁性隧道结120表面的第一阻挡层131表面的尺寸大于后续形成的第一通孔的尺寸。
在后续形成第一通孔时，由于位于所述磁性隧道结120表面的第一阻挡层131的表面尺寸大于后续形成的第一通孔的尺寸，所述形成的第一通孔的底部停止在所述第一阻挡层131的表面。而现有技术中，由于刻蚀出的通孔的尺寸大于所述磁性隧道结的尺寸，使得刻蚀所述通孔时容易过刻蚀，且由于存在较大的刻蚀选择比，所述过刻蚀对磁性隧道结的刻蚀有限，但容易将所述磁性隧道结周围的介质层刻蚀掉，导致最终形成的导电插塞与位于所述磁性隧道结下方的导电材料的间距变小，容易造成击穿或短路，而本发明实施例中所述第一阻挡层131的表面尺寸大于第一通孔的尺寸，使得所述磁性隧道结周围的介质层不会被刻蚀掉，不会造成所述磁性隧道结上下两层导电材料的短路或击穿。
请参考图4，在所述阻挡层表面形成介质层140。由于所述磁性隧道结抗高温能力差，在温度高于350℃时容易造成器件受损，而常规的介质层(如氧化硅层)形成工艺为常压化学气相沉积或低压化学气相沉积，利用所述常压化学气相沉积或低压化学气相沉积工艺形成所述氧化硅层时的温度通常高于350℃，因此，在本实施例中，形成所述介质层的工艺为低温氧化工艺，所述介质层在形成过程中的温度范围为150℃～350℃。所述介质层的材料为低K介质，如低温氧化物(Low temperature Oxide，LTO)、碳氧化硅、掺氮的碳化硅其中的一种。
请参考图5，对所述介质层140进行图形化的刻蚀，形成贯穿所述介质层140的第一通孔141，所述第一通孔141暴露出第一阻挡层131的表面。
形成所述第一通孔141的具体工艺包括：在所述介质层140表面形成底部抗反射层(未图示)，在所述底部抗反射层表面形成光刻胶层(未图示)，对所述光刻胶层进行曝光显影形成图形化的光刻胶，所述图形化的光刻胶与第一通孔的形状、位置相对应；以所述图形化的光刻胶为掩膜，对所述底部抗反射层、介质层140进行刻蚀，直到暴露出所述第一阻挡层131的表面，形成贯穿所述介质层140的第一通孔141。其中，所述第一通孔的尺寸大于所述磁性隧道结的尺寸。由于所述介质层的厚度较大，通常为所述磁性隧道结的厚度的两倍至五倍，干法刻蚀形成第一通孔的时间较长，使得所述第一通孔边缘的粗糙度变大，且当第一通孔的尺寸较小时，所述通孔的粗糙度更大，会造成器件性能的不稳定，因此所述第一通孔的最小尺寸大于所述磁性隧道结的最小尺寸。
为了防止所述第一通孔141过刻蚀，将所述磁性隧道结周围的介质层也刻蚀掉，导致最终形成的导电插塞与位于所述磁性隧道结下方的导电材料的间距变小，造成击穿或短路，位于所述磁性隧道结120表面的第一阻挡层131的表面尺寸大于所述第一通孔141的尺寸，使得所述第一通孔141只能形成在所述第一阻挡层131的表面，避免了上下两层导电材料被击穿或短路。在本实施例中，所述第一阻挡层131的表面尺寸等于所述第一通孔141的尺寸。
请一并参考图5和图6，在所述第一通孔141的侧壁表面形成聚合物145，以所述聚合物145为掩膜，对所述第一阻挡层131进行刻蚀，形成第二通孔142。
形成所述聚合物145的具体工艺包括：在所述介质层140表面、在所述第一通孔141侧壁和底部利用化学气相沉积形成聚合物层；对所述聚合物层进行无掩膜刻蚀，直到暴露出所述介质层140，在所述第一通孔141的侧壁表面形成聚合物145。
所述聚合物的材料为利用碳氢气体(如C4H8)或含氟的碳氢气体(如CH3F)等反应气体，通过化学气相沉积形成的至少包含碳、氢、氧的化合物。所述聚合物的材料与介质层140和阻挡层130的材料相关。在形成所述聚合物层的过程中，对通过控制化学气相沉积的工艺，可灵活控制所述聚合物层的性质，如厚度、致密度等，可以实现对后续形成的通孔尺寸的精确控制；同时通过对所述无掩膜刻蚀的工艺进行控制，如进行多步刻蚀、优化刻蚀速率等，使得所述刻蚀工艺对所述第一通孔141侧壁表面的聚合物层中靠近所述介质层140表面的聚合物的刻蚀速率较快，对所述第一通孔141侧壁表面的聚合物层中靠近所述第一通孔141底部的聚合物刻蚀速率较慢，使得最终形成的聚合物145靠近所述介质层140表面的部分较薄，靠近所述第一通孔141底部的部分较厚，使得所述第二通孔142的尺寸比第一通孔141的尺寸要小，所述第二通孔142底部的尺寸还小于所述磁性隧道结120的尺寸，后续形成的导电插塞完全位于所述磁性隧道结表面，降低了两者的接触电阻。
请一并参考图6和图7，除去所述聚合物145，在除去所述聚合物145的第二通孔142内形成导电插塞150。
除去所述聚合物的工艺包括干法刻蚀或湿法刻蚀。本实施例中，除去所述聚合物的工艺为灰化工艺。
在所述第二通孔内形成导电插塞的方法包括在所述通孔中利用物理气相沉积或电化学沉积填充导电材料，如铜、钨、钽、氮化钽等，然后利用化学机械掩膜平坦化介质层，形成导电插塞。
由于位于所述磁性隧道结表面的第一阻挡层的表面尺寸大于后续形成的第一通孔的尺寸，使得所述第一通孔不会形成于所述磁性隧道结侧壁表面，最终形成的导电插塞与位于所述磁性隧道结下方的第一互连金属层的间距不会变小，且在所述第一通孔的侧壁表面形成聚合物，使得形成的第二通孔的底部的横截面尺寸较小，最终形成的导电插塞完全位于所述磁性隧道结表面，避免了上下两层金属层之间产生击穿或短路，影响器件的稳定性。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
Claims (11)
1.一种在磁性隧道结表面形成导电插塞的方法，其特征在于，包括：
提供基底，在所述基底内形成互连金属层，在所述互连金属层表面形成磁性隧道结；
在所述基底和磁性隧道结表面形成阻挡层；
在所述阻挡层表面形成介质层，对所述介质层进行图形化的刻蚀，形成贯穿所述介质层的第一通孔，所述第一通孔暴露出所述阻挡层表面，位于所述磁性隧道结表面的第一阻挡层的表面尺寸大于所述第一通孔的尺寸；
在所述第一通孔的侧壁表面形成聚合物，以所述聚合物为掩膜，对所述第一阻挡层进行刻蚀，形成第二通孔，所述第二通孔暴露出所述磁性隧道结表面；
除去所述聚合物，在除去所述聚合物的第二通孔内形成导电插塞。
2.如权利要求1所述在磁性隧道结表面形成导电插塞的方法，其特征在于，通过调整所述阻挡层的厚度，使得位于所述第一阻挡层的尺寸大于后续形成的第一通孔的尺寸。
3.如权利要求1所述在磁性隧道结表面形成导电插塞的方法，其特征在于，所述阻挡层为氧化硅层、氮化硅层、氮氧化硅层或上述材料的叠层结构。
4.如权利要求1所述在磁性隧道结表面形成导电插塞的方法，其特征在于，形成所述介质层的温度范围为150℃～350℃。
5.如权利要求4所述在磁性隧道结表面形成导电插塞的方法，其特征在于，所述介质层的材料为低K介质。
6.如权利要求5所述在磁性隧道结表面形成导电插塞的方法，其特征在于，所述介质层的材料为低温氧化物、碳氧化硅、掺氮的碳化硅其中的一种。
7.如权利要求1所述在磁性隧道结表面形成导电插塞的方法，其特征在于，形成所述聚合物的工艺为利用碳氢气体或含氟的碳氢气体等反应气体，通过化学气相沉积形成，所述聚合物为至少包含碳、氢、氧的化合物。
8.如权利要求1所述在磁性隧道结表面形成导电插塞的方法，其特征在于，形成所述聚合物的具体步骤包括：利用化学气相沉积，在所述介质层表面、所述第一通孔侧壁和底部形成聚合物层；对所述聚合物层进行无掩膜刻蚀，直到暴露出所述介质层，在所述第一通孔的侧壁表面形成聚合物。
9.如权利要求8所述在磁性隧道结表面形成导电插塞的方法，其特征在于，通过控制所述聚合物层的厚度、致密度，对所述第二通孔的尺寸进行控制。
10.如权利要求9所述在磁性隧道结表面形成导电插塞的方法，其特征在于，所述第二通孔底部的尺寸小于所述磁性隧道结的尺寸。
11.如权利要求1所述在磁性隧道结表面形成导电插塞的方法，其特征在于，所述磁性隧道结包括栓固磁层、自由磁层、及位于所述栓固磁层与自由磁层之间的隧穿阻挡层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011102559878A CN102969447A (zh) | 2011-08-31 | 2011-08-31 | 在磁性隧道结表面形成导电插塞的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011102559878A CN102969447A (zh) | 2011-08-31 | 2011-08-31 | 在磁性隧道结表面形成导电插塞的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102969447A true CN102969447A (zh) | 2013-03-13 |
Family
ID=47799455
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2011102559878A Pending CN102969447A (zh) | 2011-08-31 | 2011-08-31 | 在磁性隧道结表面形成导电插塞的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102969447A (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104518081A (zh) * | 2013-09-29 | 2015-04-15 | 中芯国际集成电路制造(上海)有限公司 | 磁性隧道结的形成方法 |
| CN109087993A (zh) * | 2017-06-13 | 2018-12-25 | 上海磁宇信息科技有限公司 | 一种制作磁性随机存储器顶电极孔的方法 |
| CN112736189A (zh) * | 2019-10-14 | 2021-04-30 | 上海磁宇信息科技有限公司 | 一种磁存储器底电极及其制造工艺和磁存储器 |
| CN112736196A (zh) * | 2019-10-14 | 2021-04-30 | 上海磁宇信息科技有限公司 | 一种磁存储器顶电极及其制造工艺和磁存储器 |
| WO2023045049A1 (zh) * | 2021-09-27 | 2023-03-30 | 北京超弦存储器研究院 | 磁隧道结的刻蚀掩模方法 |
| WO2024140103A1 (zh) * | 2022-12-29 | 2024-07-04 | 浙江驰拓科技有限公司 | 磁性隧道结测试结构、制备方法及磁性隧道结的测试方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030047728A1 (en) * | 2001-09-10 | 2003-03-13 | Gary Chen | Insulation of an mram device through a self-aligned spacer |
| US20040038524A1 (en) * | 2002-08-07 | 2004-02-26 | Samsung Electronics Co., Ltd. | Method for forming a contact in a semiconductor process |
| CN101171666A (zh) * | 2005-03-08 | 2008-04-30 | 兰姆研究有限公司 | 用于蚀刻工艺的稳定的光致抗蚀剂结构 |
| US20110121417A1 (en) * | 2009-11-25 | 2011-05-26 | Qualcomm Incorporated | Magnetic Tunnel Junction Device and Fabrication |
-
2011
- 2011-08-31 CN CN2011102559878A patent/CN102969447A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030047728A1 (en) * | 2001-09-10 | 2003-03-13 | Gary Chen | Insulation of an mram device through a self-aligned spacer |
| US20040038524A1 (en) * | 2002-08-07 | 2004-02-26 | Samsung Electronics Co., Ltd. | Method for forming a contact in a semiconductor process |
| CN101171666A (zh) * | 2005-03-08 | 2008-04-30 | 兰姆研究有限公司 | 用于蚀刻工艺的稳定的光致抗蚀剂结构 |
| US20110121417A1 (en) * | 2009-11-25 | 2011-05-26 | Qualcomm Incorporated | Magnetic Tunnel Junction Device and Fabrication |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104518081A (zh) * | 2013-09-29 | 2015-04-15 | 中芯国际集成电路制造(上海)有限公司 | 磁性隧道结的形成方法 |
| CN104518081B (zh) * | 2013-09-29 | 2018-02-16 | 中芯国际集成电路制造(上海)有限公司 | 磁性隧道结的形成方法 |
| CN109087993A (zh) * | 2017-06-13 | 2018-12-25 | 上海磁宇信息科技有限公司 | 一种制作磁性随机存储器顶电极孔的方法 |
| CN112736189A (zh) * | 2019-10-14 | 2021-04-30 | 上海磁宇信息科技有限公司 | 一种磁存储器底电极及其制造工艺和磁存储器 |
| CN112736196A (zh) * | 2019-10-14 | 2021-04-30 | 上海磁宇信息科技有限公司 | 一种磁存储器顶电极及其制造工艺和磁存储器 |
| WO2023045049A1 (zh) * | 2021-09-27 | 2023-03-30 | 北京超弦存储器研究院 | 磁隧道结的刻蚀掩模方法 |
| WO2024140103A1 (zh) * | 2022-12-29 | 2024-07-04 | 浙江驰拓科技有限公司 | 磁性隧道结测试结构、制备方法及磁性隧道结的测试方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10957648B2 (en) | Three-dimensional memory device containing contact via structure extending through source contact layer and dielectric spacer assembly | |
| US10559582B2 (en) | Three-dimensional memory device containing source contact to bottom of vertical channels and method of making the same | |
| US10734400B1 (en) | Three-dimensional memory device including bit lines between memory elements and an underlying peripheral circuit and methods of making the same | |
| US10872899B2 (en) | Three-dimensional memory device including signal and power connection lines extending through dielectric regions and methods of making the same | |
| KR102363097B1 (ko) | Mram mtj 상단 전극 접속을 위한 방법 | |
| US20200343235A1 (en) | Three-dimensional memory device with logic signal routing through a memory die and methods of making the same | |
| US10861873B2 (en) | Three-dimensional memory device including signal and power connection lines extending through dielectric regions and methods of making the same | |
| CN113228183B (zh) | 包括共享外围电路的多个管芯的接合组件及其制造方法 | |
| US11437433B2 (en) | Techniques for MRAM top electrode via connection | |
| US20170345843A1 (en) | Vertical memory devices | |
| US11011209B2 (en) | Three-dimensional memory device including contact-level bit-line-connection structures and methods of making the same | |
| US10804282B2 (en) | Three-dimensional memory devices using carbon-doped aluminum oxide backside blocking dielectric layer for etch resistivity enhancement and methods of making the same | |
| US20130258752A1 (en) | Stack memory apparatus | |
| CN110140204A (zh) | 半导体装置及其制造方法 | |
| JP2008078404A (ja) | 半導体メモリ及びその製造方法 | |
| CN102969447A (zh) | 在磁性隧道结表面形成导电插塞的方法 | |
| US10586794B2 (en) | 3D cross-point memory manufacturing process having limited lithography steps | |
| US8546177B2 (en) | Methods of manufacturing phase-change memory device and semiconductor device | |
| CN109494192A (zh) | 半导体元件以及其制作方法 | |
| CN113707660B (zh) | 动态随机存取存储器及其形成方法 | |
| CN103187523B (zh) | 半导体器件及其制造方法 | |
| CN114121961B (zh) | 动态随机存取存储器及其形成方法 | |
| KR20100129579A (ko) | 반도체 메모리 소자의 셀어레이 및 그 제조 방법 | |
| CN113540026B (zh) | 位线结构、其制作方法、半导体存储器及电子设备 | |
| CN111403410B (zh) | 存储器及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20130313 |