CN112736189A - 一种磁存储器底电极及其制造工艺和磁存储器 - Google Patents
一种磁存储器底电极及其制造工艺和磁存储器 Download PDFInfo
- Publication number
- CN112736189A CN112736189A CN201910972375.7A CN201910972375A CN112736189A CN 112736189 A CN112736189 A CN 112736189A CN 201910972375 A CN201910972375 A CN 201910972375A CN 112736189 A CN112736189 A CN 112736189A
- Authority
- CN
- China
- Prior art keywords
- dielectric layer
- hole
- etching
- bottom electrode
- dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005291 magnetic effect Effects 0.000 title claims abstract description 30
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 29
- 230000015654 memory Effects 0.000 title claims abstract description 27
- 229910052751 metal Inorganic materials 0.000 claims abstract description 50
- 239000002184 metal Substances 0.000 claims abstract description 50
- 238000005530 etching Methods 0.000 claims abstract description 43
- 238000000151 deposition Methods 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 238000011049 filling Methods 0.000 claims abstract description 7
- 238000001259 photo etching Methods 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 40
- 230000008569 process Effects 0.000 claims description 38
- 239000010408 film Substances 0.000 claims description 16
- 229920002120 photoresistant polymer Polymers 0.000 claims description 12
- 238000005498 polishing Methods 0.000 claims description 11
- 238000004140 cleaning Methods 0.000 claims description 7
- 150000004767 nitrides Chemical class 0.000 claims description 6
- 238000001465 metallisation Methods 0.000 claims description 5
- 239000010409 thin film Substances 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 description 116
- 229910052581 Si3N4 Inorganic materials 0.000 description 30
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 30
- 239000010949 copper Substances 0.000 description 21
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 17
- 229910052814 silicon oxide Inorganic materials 0.000 description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 14
- 229910052802 copper Inorganic materials 0.000 description 14
- 229910052710 silicon Inorganic materials 0.000 description 14
- 239000010703 silicon Substances 0.000 description 14
- 229910004166 TaN Inorganic materials 0.000 description 12
- 229910052721 tungsten Inorganic materials 0.000 description 11
- UDKYUQZDRMRDOR-UHFFFAOYSA-N tungsten Chemical compound [W][W][W][W][W][W][W][W][W][W][W][W][W][W][W][W][W][W][W][W][W][W][W][W][W][W][W][W][W][W][W][W][W][W][W][W][W][W][W][W][W][W][W][W][W][W][W][W] UDKYUQZDRMRDOR-UHFFFAOYSA-N 0.000 description 11
- 239000010937 tungsten Substances 0.000 description 11
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical group [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- 239000000696 magnetic material Substances 0.000 description 5
- 239000002923 metal particle Substances 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000002245 particle Substances 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 238000001035 drying Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000005415 magnetization Effects 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 239000004964 aerogel Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000005294 ferromagnetic effect Effects 0.000 description 1
- 230000008570 general process Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供了一种磁存储器底电极及其制造工艺和磁存储器，制造工艺包括：衬底片上已完成磁存储器底部金属导线制作及表面平坦化；依次沉积第一电介质层、第二电介质层、第三电介质层、第四电介质层和第五电介质层；光刻通孔图案；通过依次刻蚀所述第五电介质层、所述第四电介质层，停在所述第三电介质层，或者通过依次刻蚀所述第五电介质层、所述第四电介质层和第三电介质层，停在所述第二电介质层，以形成第一孔槽；沉积第六电介质层，填充所述第一孔槽；全片刻蚀，以使所述第六电介质层在所述第一孔槽内形成侧墙；继续刻蚀剩余的电介质层，形成通孔；通过所述通孔将后续制作的MTJ结构与所述金属导线电连接。
Description
技术领域
本发明涉及集成电路制造领域，尤其涉及一种磁存储器底电极及其制造工艺和磁存储器。
背景技术
近年来人们利用磁性隧道结(MTJ，Magnetic Tunnel Junction)的磁电阻效应做成磁性随机存储器，即为MRAM(Magnetic Random Access Memory)。MRAM被人们认为是未来的固态非易失性记忆体，它具有高速读写、大容量以及低能耗的特点。铁磁性MTJ通常为三明治结构，其中有磁性记忆层，它可以改变磁化方向以记录不同的数据；位于中间的绝缘的隧道势垒层；磁性参考层，位于隧道势垒层的另一侧，它的磁化方向是不变的。当磁性记忆层与磁性参考层之间的磁化强度矢量方向平行或反平行时，MTJ元件的电阻态也相应分别为低阻态或高阻态。这样测量MTJ元件的电阻态即可得到存储的信息。
目前流行的MRAM制造工艺中，考虑到MRAM工艺的复杂性以及较差的CMOS工艺兼容性，磁性隧道结通常被放在后面的金属层间，故MRAM的底电极通常座落在外形尺寸较大Cu线上，或者为覆盖了Ta、TaN的Cu线上。
目前常见的做法是在MTJ薄膜沉积之前，在其下面形成尺寸较大的金属导线，一般的工艺流程包括金属沉积、光刻金属、刻蚀金属、填充电介质，再通过化学机械抛光(CMP，Chemical Mechanical Polishing)进行平坦化；或是先沉积电介质，通过大马士革结构形成具有金属图案的沟槽，然后填充金属，再通过化学机械掩膜进行平坦化。以上工艺所形成的金属导线直接作为MTJ的底电极，即在上述工艺后在wafer表面进行MTJ薄膜沉积，如图1所示。
基于上述工艺，当在加工形成磁记忆单元阵列时，由于作为底电极的金属导线面积尺寸比较大，造成在对MTJ薄膜(磁性材料)的刻蚀过程中会形成难以去除的磁性材料颗粒以及Cu或者Ta、TaN的金属小颗粒，尤其是这些金属小颗粒无法有效的去除，后续很可能会造成MTJ短路，从而造成器件可靠性降低，甚至是失效。而且随着器件尺寸的越来越小型化，这种现象会越来越明显，从而极大地影响MRAM产品的良率，同时非常不利于MRAM的大规模生产。
发明内容
鉴于现有技术的不足，本发明提供了一种磁存储器底电极的制造工艺，包括：
衬底片上已完成磁存储器底部金属导线制作及表面平坦化；
依次沉积第一电介质层、第二电介质层、第三电介质层、第四电介质层和第五电介质层；
光刻通孔图案；
通过依次刻蚀所述第五电介质层、所述第四电介质层，停在所述第三电介质层，或者通过依次刻蚀所述第五电介质层、所述第四电介质层和第三电介质层，停在所述第二电介质层，以形成第一孔槽；
沉积第六电介质层，填充所述第一孔槽；
全片刻蚀，以使所述第六电介质层在所述第一孔槽内形成侧墙(spacer)；
继续刻蚀剩余的电介质层，形成通孔；
通过所述通孔将后续制作的MTJ结构与所述金属导线电连接。
进一步地，在所述通孔形成后，沉积金属并进行抛光，形成所述通孔内的金属栓塞。
进一步地，所述沉积金属后的抛光，抛光面及至所述第五电介质层或所述第四电介质层。
进一步地，所述沉积金属后的抛光，抛光面及至所述第三电介质层或所述第二电介质层。
进一步地，在所述金属栓塞形成后，沉积Ta或TaN。
进一步地，各电介质层为氧化物电介质薄膜或氮化物电介质薄膜。
进一步地，所述第一电介质层、所述第三电介质层、所述第五电介质层和所述第六电介质层为氮化物电介质薄膜；所述第二电介质层和所述第四电介质层为氧化物电介质薄膜。
进一步地，在所述侧墙形成后，执行去胶和清洗工艺，再继续刻蚀工艺。
进一步地，在刻蚀所述剩余的电介质层以形成通孔的过程中，待刻蚀完所述第二电介质层后，执行去胶和清洗工艺，再继续刻蚀所述第一电介质层。
本发明还提供了一种磁存储器的底电极结构，包括底部金属导线和设置在所述底部金属导线上的电介质层；所述电介质层开设有通孔，所述通孔与所述底部金属导线连通。
进一步地，所述通孔由第一孔槽和第二孔槽组成，所述第一孔槽较所述第二孔槽远离所述底部金属导线；所述第一孔槽由经边墙工艺形成的电介质所限定。
进一步地，所述通孔内填充有金属栓塞，所述金属栓塞与所述底部金属导线电接触。
进一步地，所述电介质层为多层结构。
进一步地，所述电介质层为氧化物电介质薄膜和/或氮化物电介质薄膜。
进一步地，所述金属栓塞与所述电介质层所形成的表面上设置有Ta或TaN薄膜。
本发明还提供了一种磁存储器，其采用以上所述的制造工艺形成底电极。
本发明还提供了一种磁存储器，其包括以上所述的磁存储器的底电极结构。
本发明是一种新型的针对MRAM底电极结构及其制造方法，其中的底电极自对准于底部金属，从而关键尺寸大小可控，底电极的高度可控；并且在对MRAM的MTJ进行干法刻蚀时，可以加大过刻蚀，来得以清除在刻蚀过程中产生的金属颗粒的回粘，从而有效地减少由于磁性材料刻蚀所形成的难以去除的Cu或者Ta、TaN的金属小颗粒，避免造成MTJ短路及由此引起的可靠性问题，甚至是器件失效。
以下将结合附图对本发明的构思、具体结构及产生的技术效果作进一步说明，以充分地了解本发明的目的、特征和效果。
附图说明
图1是现有的一种MRAM底电极制造工艺流程图；
图2是本发明的一个较佳实施例所采用的衬底结构示意图；
图3是在图2衬底上沉积氮化硅/氧化硅/氮化硅/氧化硅/氮化硅多层膜后的结构示意图；
图4是在图3结构上光刻通孔后的结构示意图；
图5是在图4结构上刻蚀形成孔槽的结构示意图；
图6是在图5结构上沉积氮化硅后的结构示意图；
图7是在图6结构上刻蚀形成孔槽内侧墙的结构示意图；
图8是在图7结构上刻蚀形成通孔的结构示意图；
图9是在图8结构中沉积金属铜/钨等后的结构示意图；
图10是在图9结构上经过化学机械抛光形成通孔内铜/钨栓塞后的结构示意图，同时表面还沉积了一层Ta或TaN；
图11是在图9结构上经过化学机械抛光形成通孔内铜/钨栓塞后的另一种结构示意图，同时表面还沉积了一层Ta或TaN；
附图标记说明：
1——层间介质层； 2——金属Cu导线层；
3——氮化硅层； 4——氧化硅层；
5——氮化硅层； 6——氧化硅层；
7——氮化硅层； 8——光刻胶；
9——孔槽； 10——氮化硅层；
11——侧墙； 12——通孔；
13——金属铜/钨； 14——铜/钨栓塞；
15——Ta或TaN层。
具体实施方式
在本发明的实施方式的描述中，需要理解的是，术语“上”、“下”、“前”、“后”、“左”、“右”、“垂直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。附图为原理图或者概念图，各部分厚度与宽度之间的关系，以及各部分之间的比例关系等等，与其实际值并非完全一致。
本发明的磁存储器底电极的制造工艺主流程包括：
在衬底片完成磁存储器底部金属导线制作及表面平坦化；
依次沉积第一电介质层、第二电介质层、第三电介质层、第四电介质层和第五电介质层；
光刻通孔图案；
通过依次刻蚀第五电介质层、第四电介质层，停在第三电介质层，或者通过依次刻蚀第五电介质层、第四电介质层和第三电介质层，停在第二电介质层，以形成第一孔槽；
沉积第六电介质层，填充第一孔槽；
全片刻蚀，以使第六电介质层在第一孔槽内形成侧墙(spacer)；
依次刻蚀剩余的电介质层，形成通孔；
沉积金属并进行抛光，形成通孔内的金属栓塞；
沉积Ta或TaN。
以下是基于本发明制造工艺的一个较佳实施例，结合附图做详细说明。
本实施例中衬底片上已经制备了存储器芯片中的CMOS电路，并且也已完成层间介质层1及用于连接MTJ的金属Cu导线层2，硅片表面已经过抛光，如图2所示。衬底片可以是由硅或其它半导体材料制成。在另一些实施例中，衬底片也可以是诸如锗的其它元素半导体材料，或是诸如碳化硅、砷化镓、砷化铟或磷化铟的化合物半导体材料，或是诸如锗硅、碳化锗硅、磷砷化镓或磷砷化铟的合金半导体材料。在另一些实施例中，衬底片上还生长有外延层。
在已完成上述工艺的衬底片上依次沉积氮化硅层3、氧化硅层4、氮化硅层5、氧化硅层6和氮化硅层7，如图3所示。本实施例中采用的沉积方式包括但不限于化学气相沉积(CVD，Chemical Vapor Deposition)、物理气相沉积(PVD，Physical Vapor Deposition)、原子层沉积(ALD，Atomic Layer Deposition)、高密度等离子体化学气相沉积(HDPCVD，High Density Plasma Chemical Vapor Deposition)、金属有机化学气相沉积(MOCVD，Metal-Organic Chemical Vapor Deposition)、等离子体增强化学气相沉积(PECVD，Plasma Enhanced Chemical Vapor Deposition)、镀、溅射、其它合适的方式和/或它们的组合；光刻工艺包括光刻胶涂布(如旋涂)、软烘烤、掩膜对准、曝光、曝光后烘烤、显影光刻胶、冲洗和干燥(如硬烘烤)，可选地，采用注入无掩膜光刻、电子束写入和离子束写入等其它适合的方式实施或代替上述光刻工艺；刻蚀工艺包括干法刻蚀或湿法刻蚀(腐蚀)工艺。
涂布光刻胶8，并光刻形成通孔图案，本实施例中通孔为圆形孔，光刻所形成的圆形通孔的窗口对准下面，与其对应的(后续需要引出的)金属Cu导线层2中的Cu导线，如图4所示。
光刻通孔完成后，依次刻蚀氮化硅层7、氧化硅层6，刻蚀终点停在氮化硅层5上，此时形成孔槽9，如图5所示。
在完成上述刻蚀以及去胶工艺后，沉积氮化硅层10，氮化硅层10覆盖硅片表面并且填充孔槽9，如图6所示。
在另一个实施例中，光刻通孔完成后，依次刻蚀氮化硅层7、氧化硅层6和氮化硅层5，刻蚀终点停在氧化硅层4上，从而形成孔槽。在完成该步刻蚀以及去胶工艺后，沉积氮化硅层，氮化硅层覆盖硅片表面并且填充孔槽。
然后，对硅片进行全片刻蚀，刻蚀硅片表面的氮化硅层10，最终使氮化硅层10在孔槽9内形成侧墙11，如图7所示。在现有的工艺技术中，可以通过调整氮化硅层10的厚度、孔槽9的宽深比、刻蚀氮化硅层10时的工艺控制来获得不同尺寸的侧墙11，从而可以根据不同设计要求制备侧墙，以实现不同设计下的自对准需要。
在完成侧墙11后，对硅片表面进行干法去胶和湿法清洗，清洗及甩干完成后，继续对氧化硅层4进行刻蚀(本实施例中原先孔槽9中底部的氮化硅薄膜在形成侧墙的刻蚀工艺中已被刻净，而在另一个实施中，在形成孔槽的刻蚀过程中，刻蚀终点停在氧化硅层4上，所以上述两种方式在侧墙完成后，均是针对氧化硅层4继续进行刻蚀)，刻蚀终点停在氮化硅层3上，再次对硅片表面进行干法去胶和湿法清洗，清洗及甩干完成后，再继续刻蚀氮化硅层3，直至刻净通孔图案中的氮化硅层3，从而形成通孔12，如图8所示，此时再次对硅片表面进行干法去胶和湿法清洗处理。
如图9所示，在通孔12形成后，沉积金属铜/钨13，填充通孔12，并进行硅片表面抛光，如采用化学机械抛光工艺，此时即形成填充在通孔12内的铜/钨栓塞14，在抛光工艺结束后，在硅片表面溅射一Ta或TaN层15，如图10所示，至此MRAM的底电极工艺完成，后续将在其上进行MTJ的制备，MTJ通过通孔12内的铜/钨栓塞14与金属Cu导线层2实现了电连接。
在另一个实施例中，对于金属铜/钨13沉积后的硅片表面抛光，提供了另一种可选的结构，如图11所示。图10中的结构，抛光平面直至氧化层6，即研磨去掉了硅片表面的金属铜/钨，以及氮化硅层7和部分氧化层6；图10中的结构，抛光平面直至氧化层4，即研磨去掉了硅片表面的金属铜/钨，以及氮化硅层7、氧化层6、氮化硅层5和部分氧化硅层4。当然，抛光平面介于图9和图10间的任意位置也都是可行的。
在以上实施例中，氧化硅层4和氧化硅层6作为层间介质，其与氮化硅层具有一定的刻蚀选择比，从而可以利于在刻蚀过程中得到符合设计要求的通孔和侧墙形貌结构。对于作为层间介质层的氧化硅层4和氧化硅层6可以采用二氧化硅，也可以采用诸如TEOS、LTO、BSG、PSG、BPSG、Polymers、Aerogels(气凝胶)及low-k类介质等或是适合的多层组合结构。
在MRAM芯片制程中，当采用了上述实施例中的底电极制造工艺时，在对MTJ进行干法刻蚀的过程中，不会刻蚀到其下的金属导线，从而引起由刻蚀金属导线所产生的难以去除的Cu或者Ta、TaN的金属小颗粒；另一方面，在对MTJ磁性材料的刻蚀过程中，可以加大过刻蚀量，来清除在此过程中所产生的磁性材料颗粒，以及Ta或TaN的金属小颗粒，减小了颗粒沾污所引起可靠性和失效问题。此外，底电极自对准于底部金属导线，通孔的关键尺寸大小可控，底电极的高度可控，提高了工艺的稳定性和可拓展性。
以上详细描述了本发明的较佳具体实施例。应当理解，本领域的普通技术人员无需创造性劳动就可以根据本发明的构思作出诸多修改和变化。因此，凡本技术领域中技术人员依本发明的构思在现有技术的基础上通过逻辑分析、推理或者有限的实验可以得到的技术方案，皆应在由权利要求书所确定的保护范围内。
Claims (17)
1.一种磁存储器底电极的制造工艺，其特征在于，包括：
衬底片上已完成磁存储器底部金属导线制作及表面平坦化；
依次沉积第一电介质层、第二电介质层、第三电介质层、第四电介质层和第五电介质层；
光刻通孔图案；
通过依次刻蚀所述第五电介质层、所述第四电介质层，停在所述第三电介质层，或者通过依次刻蚀所述第五电介质层、所述第四电介质层和第三电介质层，停在所述第二电介质层，以形成第一孔槽；
沉积第六电介质层，填充所述第一孔槽；
全片刻蚀，以使所述第六电介质层在所述第一孔槽内形成侧墙；
继续刻蚀剩余的电介质层，形成通孔；
通过所述通孔将后续制作的MTJ结构与所述金属导线电连接。
2.如权利要求1所述的制造工艺，其特征在于，在所述通孔形成后，沉积金属并进行抛光，形成所述通孔内的金属栓塞。
3.如权利要求2所述的制造工艺，其特征在于，所述沉积金属后的抛光，抛光面及至所述第五电介质层或所述第四电介质层。
4.如权利要求2所述的制造工艺，其特征在于，所述沉积金属后的抛光，抛光面及至所述第三电介质层或所述第二电介质层。
5.如权利要求2所述的制造工艺，其特征在于，在所述金属栓塞形成后，沉积Ta或TaN。
6.如权利要求1所述的制造工艺，其特征在于，各电介质层为氧化物电介质薄膜或氮化物电介质薄膜。
7.如权利要求6所述的制造工艺，其特征在于，所述第一电介质层、所述第三电介质层、所述第五电介质层和所述第六电介质层为氮化物电介质薄膜；所述第二电介质层和所述第四电介质层为氧化物电介质薄膜。
8.如权利要求1所述的制造工艺，其特征在于，在所述侧墙形成后，执行去胶和清洗工艺，再继续刻蚀工艺。
9.如权利要求1所述的制造工艺，其特征在于，在刻蚀所述剩余的电介质层以形成通孔的过程中，待刻蚀完所述第二电介质层后，执行去胶和清洗工艺，再继续刻蚀所述第一电介质层。
10.一种磁存储器的底电极结构，其特征在于，包括底部金属导线和设置在所述底部金属导线上的电介质层；所述电介质层开设有通孔，所述通孔与所述底部金属导线连通。
11.如权利要求10所述的底电极结构，其特征在于，所述通孔由第一孔槽和第二孔槽组成，所述第一孔槽较所述第二孔槽远离所述底部金属导线；所述第一孔槽由经边墙工艺形成的电介质所限定。
12.如权利要求10所述的底电极结构，其特征在于，所述通孔内填充有金属栓塞，所述金属栓塞与所述底部金属导线电接触。
13.如权利要求10所述的底电极结构，其特征在于，所述电介质层为多层结构。
14.权利要求10所述的底电极结构，其特征在于，所述电介质层为氧化物电介质薄膜和/或氮化物电介质薄膜。
15.如权利要求12所述的底电极结构，其特征在于，所述金属栓塞与所述电介质层所形成的表面上设置有Ta或TaN薄膜。
16.一种磁存储器，其特征在于，采用如权利要求1-9任一所述的制造工艺形成底电极。
17.一种磁存储器，其特征在于，包括如权利要求10-15任一所述的底电极结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910972375.7A CN112736189A (zh) | 2019-10-14 | 2019-10-14 | 一种磁存储器底电极及其制造工艺和磁存储器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910972375.7A CN112736189A (zh) | 2019-10-14 | 2019-10-14 | 一种磁存储器底电极及其制造工艺和磁存储器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112736189A true CN112736189A (zh) | 2021-04-30 |
Family
ID=75588590
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910972375.7A Pending CN112736189A (zh) | 2019-10-14 | 2019-10-14 | 一种磁存储器底电极及其制造工艺和磁存储器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112736189A (zh) |
Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030203509A1 (en) * | 2002-04-26 | 2003-10-30 | Rizzo Nicholas D. | Method of fabricating a self-aligned magnetic tunneling junction and via contact |
| US20040038524A1 (en) * | 2002-08-07 | 2004-02-26 | Samsung Electronics Co., Ltd. | Method for forming a contact in a semiconductor process |
| CN1945740A (zh) * | 2005-10-06 | 2007-04-11 | 三星电子株式会社 | 利用磁致电阻效应的相变存储器及其制造和操作方法 |
| US20110089507A1 (en) * | 2009-10-20 | 2011-04-21 | Magic Technologies, Inc. | Novel bit line preparation method in MRAM fabrication |
| CN102376875A (zh) * | 2010-08-24 | 2012-03-14 | 中芯国际集成电路制造(上海)有限公司 | 磁阻存储器的形成方法 |
| CN102969447A (zh) * | 2011-08-31 | 2013-03-13 | 中芯国际集成电路制造(上海)有限公司 | 在磁性隧道结表面形成导电插塞的方法 |
| CN104218150A (zh) * | 2013-06-05 | 2014-12-17 | 中芯国际集成电路制造(上海)有限公司 | 磁性随机存储器单元的形成方法 |
| US8962349B1 (en) * | 2013-11-25 | 2015-02-24 | Avalanche Technology, Inc. | Method of manufacturing magnetic tunnel junction memory element |
| US20150372225A1 (en) * | 2014-06-20 | 2015-12-24 | International Business Machines Corporation | Method of forming an on-pitch self-aligned hard mask for contact to a tunnel junction using ion beam etching |
| US20160268336A1 (en) * | 2015-03-12 | 2016-09-15 | Globalfoundries Singapore Pte. Ltd. | Integrated magnetic random access memory with logic device having low-k interconnects |
| US20180097173A1 (en) * | 2016-09-30 | 2018-04-05 | Taiwan Semiconductor Manufacturing Co., Ltd. | Memory device having a single bottom electrode layer |
| US20190027537A1 (en) * | 2016-03-28 | 2019-01-24 | Intel Corporation | Interconnect capping process for integration of mram devices and the resulting structures |
| CN109585646A (zh) * | 2017-09-28 | 2019-04-05 | 台湾积体电路制造股份有限公司 | 存储器装置及其制造方法 |
| CN109994602A (zh) * | 2018-01-03 | 2019-07-09 | 上海磁宇信息科技有限公司 | 一种制备磁性随机存储器存储单元与逻辑单元的方法 |
-
2019
- 2019-10-14 CN CN201910972375.7A patent/CN112736189A/zh active Pending
Patent Citations (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030203509A1 (en) * | 2002-04-26 | 2003-10-30 | Rizzo Nicholas D. | Method of fabricating a self-aligned magnetic tunneling junction and via contact |
| US20040038524A1 (en) * | 2002-08-07 | 2004-02-26 | Samsung Electronics Co., Ltd. | Method for forming a contact in a semiconductor process |
| CN1945740A (zh) * | 2005-10-06 | 2007-04-11 | 三星电子株式会社 | 利用磁致电阻效应的相变存储器及其制造和操作方法 |
| US20110089507A1 (en) * | 2009-10-20 | 2011-04-21 | Magic Technologies, Inc. | Novel bit line preparation method in MRAM fabrication |
| CN102376875A (zh) * | 2010-08-24 | 2012-03-14 | 中芯国际集成电路制造(上海)有限公司 | 磁阻存储器的形成方法 |
| CN102969447A (zh) * | 2011-08-31 | 2013-03-13 | 中芯国际集成电路制造(上海)有限公司 | 在磁性隧道结表面形成导电插塞的方法 |
| CN104218150A (zh) * | 2013-06-05 | 2014-12-17 | 中芯国际集成电路制造(上海)有限公司 | 磁性随机存储器单元的形成方法 |
| US8962349B1 (en) * | 2013-11-25 | 2015-02-24 | Avalanche Technology, Inc. | Method of manufacturing magnetic tunnel junction memory element |
| US20150372225A1 (en) * | 2014-06-20 | 2015-12-24 | International Business Machines Corporation | Method of forming an on-pitch self-aligned hard mask for contact to a tunnel junction using ion beam etching |
| US20160268336A1 (en) * | 2015-03-12 | 2016-09-15 | Globalfoundries Singapore Pte. Ltd. | Integrated magnetic random access memory with logic device having low-k interconnects |
| CN105977202A (zh) * | 2015-03-12 | 2016-09-28 | 新加坡商格罗方德半导体私人有限公司 | 具有低k互连的逻辑装置的整合式磁性随机存取记忆体 |
| US20190027537A1 (en) * | 2016-03-28 | 2019-01-24 | Intel Corporation | Interconnect capping process for integration of mram devices and the resulting structures |
| US20180097173A1 (en) * | 2016-09-30 | 2018-04-05 | Taiwan Semiconductor Manufacturing Co., Ltd. | Memory device having a single bottom electrode layer |
| CN109585646A (zh) * | 2017-09-28 | 2019-04-05 | 台湾积体电路制造股份有限公司 | 存储器装置及其制造方法 |
| CN109994602A (zh) * | 2018-01-03 | 2019-07-09 | 上海磁宇信息科技有限公司 | 一种制备磁性随机存储器存储单元与逻辑单元的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108232009B (zh) | 一种制作磁性随机存储器的方法 | |
| TW202013780A (zh) | 製造記憶體元件的方法以及積體電路 | |
| US8975091B2 (en) | Method of fabricating a magnetic tunnel junction device | |
| US20110127626A1 (en) | Fabrication and Integration of Devices with Top and Bottom Electrodes Including Magnetic Tunnel Junctions | |
| CN111106237B (zh) | 集成芯片及其形成方法 | |
| US8133809B2 (en) | Method to fabricate thin metal via interconnects on copper wires in MRAM devices | |
| US20100264501A1 (en) | Method for manufacturing magnetic storage device and magnetic storage device | |
| CN108232008B (zh) | 一种磁性随机存储器底电极接触及其制备方法 | |
| CN111261773A (zh) | 半导体存储器元件及其制作方法 | |
| CN112310144A (zh) | 半导体结构及其制作方法 | |
| CN109713121B (zh) | 一种制作磁性随机存储器单元阵列及其周围电路的方法 | |
| CN109545744B (zh) | 一种磁性随机存储器单元阵列及周边电路连线的制造方法 | |
| CN111613719B (zh) | 一种制作磁性随机存储器单元阵列的方法 | |
| US20220044717A1 (en) | Structure and Method for MRAM Devices with a Slot Via | |
| US11322682B2 (en) | Semiconductor structure and method for forming the same | |
| CN111613572A (zh) | 一种磁性随机存储器存储单元及其外围电路的制备方法 | |
| CN108735895B (zh) | 磁性随机存储器底电极接触及其形成方法 | |
| JP2023517839A (ja) | 逆ワイド・ベース二重磁気トンネル接合デバイス | |
| JP2023554267A (ja) | ２重磁気トンネル接合デバイス | |
| CN112736189A (zh) | 一种磁存储器底电极及其制造工艺和磁存储器 | |
| CN112635659B (zh) | 半导体结构及其形成方法 | |
| CN108735893B (zh) | 一种磁性随机存储器底电极接触及其形成方法 | |
| CN112736196A (zh) | 一种磁存储器顶电极及其制造工艺和磁存储器 | |
| CN113053941A (zh) | 半导体结构及其形成方法 | |
| CN112951981A (zh) | 半导体结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210430 |
|
| RJ01 | Rejection of invention patent application after publication |