CN112736196A - 一种磁存储器顶电极及其制造工艺和磁存储器 - Google Patents
一种磁存储器顶电极及其制造工艺和磁存储器 Download PDFInfo
- Publication number
- CN112736196A CN112736196A CN201910972811.0A CN201910972811A CN112736196A CN 112736196 A CN112736196 A CN 112736196A CN 201910972811 A CN201910972811 A CN 201910972811A CN 112736196 A CN112736196 A CN 112736196A
- Authority
- CN
- China
- Prior art keywords
- dielectric layer
- layer
- hole
- etching
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005291 magnetic effect Effects 0.000 title claims abstract description 48
- 230000015654 memory Effects 0.000 title claims abstract description 28
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 238000005530 etching Methods 0.000 claims abstract description 49
- 238000000151 deposition Methods 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 238000011049 filling Methods 0.000 claims abstract description 6
- 238000001259 photo etching Methods 0.000 claims abstract description 4
- 238000002360 preparation method Methods 0.000 claims abstract description 4
- 239000002184 metal Substances 0.000 claims description 46
- 229910052751 metal Inorganic materials 0.000 claims description 46
- 238000000034 method Methods 0.000 claims description 33
- 239000010408 film Substances 0.000 claims description 17
- 150000004767 nitrides Chemical class 0.000 claims description 9
- 238000002161 passivation Methods 0.000 claims description 8
- 230000002093 peripheral effect Effects 0.000 claims description 4
- 239000010409 thin film Substances 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 135
- 229910052581 Si3N4 Inorganic materials 0.000 description 37
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 37
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 26
- 229910052814 silicon oxide Inorganic materials 0.000 description 25
- 239000010949 copper Substances 0.000 description 19
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 14
- 229910052710 silicon Inorganic materials 0.000 description 14
- 239000010703 silicon Substances 0.000 description 14
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 11
- 238000010586 diagram Methods 0.000 description 10
- 229910052802 copper Inorganic materials 0.000 description 9
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 238000005498 polishing Methods 0.000 description 8
- 239000000126 substance Substances 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 3
- 238000001035 drying Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 230000005415 magnetization Effects 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 239000004964 aerogel Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000005294 ferromagnetic effect Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Hall/Mr Elements (AREA)
Abstract
本发明提供了一种磁存储器顶电极及其制造工艺和磁存储器，制造工艺包括：衬底片上已完成磁存储器的底电极制备以及磁性隧道结的刻蚀；依次沉积第一电介质层、第二电介质层，并将表面平坦化；依次沉积第三电介质层、第四电介质层和第五电介质层；光刻通孔图案；通过依次刻蚀所述第五电介质层、所述第四电介质层，停在所述第三电介质层，或者通过依次刻蚀所述第五电介质层、所述第四电介质层和第三电介质层，停在所述第二电介质层，以形成第一孔槽；沉积第六电介质层，填充所述第一孔槽；全片刻蚀，以使所述第六电介质层在所述第一孔槽内形成侧墙；继续刻蚀剩余的电介质层，形成通孔，通过所述通孔引出磁存储器的顶电极。
Description
技术领域
本发明涉及集成电路制造领域，尤其涉及一种磁存储器顶电极及其制造工艺和磁存储器。
背景技术
近年来人们利用磁性隧道结(MTJ，Magnetic Tunnel Junction)的磁电阻效应做成磁性随机存储器，即为MRAM(Magnetic Random Access Memory)。MRAM被人们认为是未来的固态非易失性记忆体，它具有高速读写、大容量以及低能耗的特点。铁磁性MTJ通常为三明治结构，其中有磁性记忆层，它可以改变磁化方向以记录不同的数据；位于中间的绝缘的隧道势垒层；磁性参考层，位于隧道势垒层的另一侧，它的磁化方向是不变的。当磁性记忆层与磁性参考层之间的磁化强度矢量方向平行或反平行时，MTJ元件的电阻态也相应分别为低阻态或高阻态。这样测量MTJ元件的电阻态即可得到存储的信息。
目前流行的MRAM制造工艺中，考虑到MRAM工艺的复杂性以及较差的CMOS工艺兼容性，磁性隧道结通常被放在后道的金属层间。现有的MRAM的顶电极通常为外形尺寸较大Cu线，Cu线工艺一般为标准的大马士革工艺。具体地，是在MTJ刻蚀完毕之后，在硅片表面上沉积一定厚度的介质层，再对介质层进行化学机械抛光(CMP，Chemical MechanicalPolishing)，直到停在磁性隧道结顶部的硬掩模上(MTJ刻蚀时的硬掩膜，一般为Ta)。然后在硅片表面沉积氧化硅或者是氮化硅/氧化硅复合介质层，继而采用大马士革工艺进行金属层制作，即先在介质层上刻出位线(金属线)沟槽，再填入诸如Cu等金属，完成后进行化学机械抛光，从而形成设置在沟槽内的图案化的金属层，如图1所示。
如上所述，MRAM的顶电极通常为大马士革Cu线工艺，Cu线的线宽远远大于磁性隧道结上的线宽尺寸。鉴于Cu线的外形尺寸会比较大，所以在金属Cu沉积前，所需要刻蚀的沟槽(与Cu尺寸相匹配)的尺寸也相应的较大，从而在沟槽刻蚀过程中，尽管有氮化硅等介质层阻挡，但是由于磁性隧道结外型尺寸较小，很多区域都是小于沟槽尺寸的，因而大马士革沟槽刻蚀时很大一部分的区域是没有覆盖金属Ta硬掩膜的(作为磁性隧道结的硬掩膜，两者的尺寸是相当的)，因此常见的情况是，大马士革沟槽在没有金属Ta硬掩膜的区域(处于磁性隧道结边缘)会有不可避免的过刻蚀，过深的刻蚀甚至会将磁性隧道结的侧面暴露出来，后续电镀的铜线会直接将磁性隧道结短路，从而引起器件失效。
发明内容
鉴于现有技术的不足，本发明提供了一种磁存储器顶电极的制造工艺，包括：
衬底片上已完成磁存储器的底电极制备以及磁性隧道结的刻蚀；
依次沉积第一电介质层、第二电介质层，并将表面平坦化；
依次沉积第三电介质层、第四电介质层和第五电介质层；
光刻通孔图案；
通过依次刻蚀所述第五电介质层、所述第四电介质层，停在所述第三电介质层，或者通过依次刻蚀所述第五电介质层、所述第四电介质层和第三电介质层，停在所述第二电介质层，以形成第一孔槽；
沉积第六电介质层，填充所述第一孔槽；
全片刻蚀，以使所述第六电介质层在所述第一孔槽内形成侧墙；
继续刻蚀剩余的电介质层，形成通孔，通过所述通孔引出磁存储器的顶电极。
进一步地，在所述通孔形成后，沉积金属并进行抛光，形成所述通孔内的金属栓塞。
进一步地，在所述金属栓塞形成后，沉积第七电介质层。
进一步地，在所述第七电介质层上刻蚀形成大马士革沟槽。
进一步地，所述大马士革沟槽包括第一沟槽和第二沟槽，通过所述第一沟槽连通所述金属栓塞，通过所述第二沟槽连通外围电路的引线。
优选地，所述第一沟槽和所述第二沟槽通过两次光刻/刻蚀工艺分别形成。
进一步地，在所述大马士革沟槽完成后，沉积金属并进行表面抛光，从而完成大马士革金属层工艺。
进一步地，在所述大马士革金属层工艺完成后，沉积钝化层。
进一步地，各电介质层为氧化物电介质薄膜或氮化物电介质薄膜。
优选地，所述第一电介质层、所述第三电介质层、所述第五电介质层和所述第六电介质层为氮化物电介质薄膜；所述第二电介质层和所述第四电介质层为氧化物电介质薄膜。
进一步地，所述第七电介质层包括多个薄膜子层，所述薄膜子层为氧化物电介质薄膜或氮化物电介质薄膜。
在本发明的一个实施例中，所述第七电介质层采用氮化物电介质层/氧化硅电介质层/氮化物电介质层的三层结构。
本发明还提供了一种磁存储器的顶电极结构，包括设置在MTJ上的电介质层；所述电介质层开设有第二孔槽和布线槽，所述布线槽较所述第二孔段远离MTJ，所述第二孔槽分别与MTJ顶部和所述布线槽的相应位置连通。
进一步地，所述第二孔槽通过自对准刻蚀形成。
进一步地，所述第二孔槽和所述布线槽内填充有金属，所述第二孔槽内的金属分别与MTJ顶部和所述布线槽内的相应金属电接触。
进一步地，所述电介质层为多层结构。
进一步地，所述电介质层为氧化物电介质薄膜和/或氮化物电介质薄膜。
进一步地，所述布线槽与其内填充的金属所形成的表面上设置有钝化层。
本发明还提供了一种磁存储器，其采用以上所述的制造工艺形成顶电极。
本发明还提供了一种磁存储器，其包括以上所述的磁存储器的顶电极结构。
本发明是一种新型的针对MRAM顶电极结构及其制造方法，其可以形成自对准于磁性隧道结的顶电极通孔，该通孔尺寸大小可控，高度可控，该通孔的刻蚀可以有效地停在金属Ta硬掩膜上，避免由于顶电极尺寸过大，造成的大马士革沟槽过刻蚀过深，继而引起电镀铜线直接将磁性隧道结短路，而使器件失效的问题。
以下将结合附图对本发明的构思、具体结构及产生的技术效果作进一步说明，以充分地了解本发明的目的、特征和效果。
附图说明
图1是现有的一种MRAM顶电极制造工艺流程图；
图2是本发明的一个较佳实施例所采用的衬底结构示意图；
图3是在图2衬底上沉积氮化硅/氧化硅/氮化硅/氧化硅/氮化硅多层膜后的结构示意图；
图4是在图3结构上光刻通孔后的结构示意图；
图5是在图4结构上刻蚀形成孔槽的结构示意图；
图6是在图5结构上沉积氮化硅后的结构示意图；
图7是在图6结构上刻蚀形成孔槽内侧墙的结构示意图；
图8是在图7结构上刻蚀形成通孔的结构示意图；
图9是在图8结构中沉积金属铜后的结构示意图；
图10是在图9结构上经过化学机械抛光形成通孔内铜栓塞后的结构示意图，硅片表面还沉积氮化硅/氧化硅/氮化硅多层膜；
图11是在图10结构上刻蚀形成大马士革沟槽的结构示意图；
图12是在图11结构上完成大马士革金属层的结构示意图，硅片表面还沉积了钝化层；
附图标记说明：
1——MTJ单元； 2——金属Cu导线层；
3——氮化硅层； 4——氧化硅层；
5——氮化硅层； 6——氧化硅层；
7——氮化硅层； 8——光刻胶；
9——孔槽； 10——氮化硅层；
11——侧墙； 12——通孔；
13——金属铜； 14——铜栓塞；
15——氮化硅层； 16——氧化硅层；
17——氮化硅层； 18——第一沟槽；
19——第二沟槽； 20——金属铜；
21——钝化层。
具体实施方式
在本发明的实施方式的描述中，需要理解的是，术语“上”、“下”、“前”、“后”、“左”、“右”、“垂直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。附图为原理图或者概念图，各部分厚度与宽度之间的关系，以及各部分之间的比例关系等等，与其实际值并非完全一致。
本发明的磁存储器顶电极的制造工艺主流程包括：
在衬底片上完成磁存储器的底电极制备以及磁性隧道结的刻蚀；
依次沉积第一电介质层、第二电介质层，并将表面平坦化；
依次沉积第三电介质层、第四电介质层和第五电介质层；
光刻通孔图案；
通过依次刻蚀第五电介质层、第四电介质层，停在第三电介质层，或者通过依次刻蚀第五电介质层、第四电介质层和第三电介质层，停在第二电介质层，以形成第一孔槽；
沉积第六电介质层，填充第一孔槽；
全片刻蚀，以使第六电介质层在第一孔槽内形成侧墙；
继续刻蚀剩余的电介质层，形成通孔；
沉积金属并进行抛光，形成通孔内的金属栓塞。
沉积第七电介质层；
在第七电介质层上刻蚀形成大马士革沟槽，大马士革沟槽包括第一沟槽和第二沟槽，通过第一沟槽连通金属栓塞，通过第二沟槽连通外围电路的引线；
沉积金属并进行表面抛光，从而完成大马士革金属层工艺；
沉积钝化层。
以下是基于本发明制造工艺的一个较佳实施例，结合附图做详细说明。
本实施例中衬底片上已经制备了存储器芯片中的CMOS电路，并且也已完成了MTJ单元1(磁性隧道结已刻蚀完成)以及MTJ单元1下面的金属Cu导线层2(其中部分与MTJ连接形成底电极)，如图2所示。衬底片可以是由硅或其它半导体材料制成。在另一些实施例中，衬底片也可以是诸如锗的其它元素半导体材料，或是诸如碳化硅、砷化镓、砷化铟或磷化铟的化合物半导体材料，或是诸如锗硅、碳化锗硅、磷砷化镓或磷砷化铟的合金半导体材料。在另一些实施例中，衬底片上还生长有外延层。
依次沉积第一电介质层、第二电介质层，并将表面平坦化；
在已完成上述工艺的衬底片上依次沉积氮化硅层3、氧化硅层4，经化学机械抛光后，继续沉积氮化硅层5、氧化硅层6和氮化硅层7，如图3所示。本实施例中采用的沉积方式包括但不限于化学气相沉积(CVD，Chemical Vapor Deposition)、物理气相沉积(PVD，Physical Vapor Deposition)、原子层沉积(ALD，Atomic Layer Deposition)、高密度等离子体化学气相沉积(HDPCVD，High Density Plasma Chemical Vapor Deposition)、金属有机化学气相沉积(MOCVD，Metal-Organic Chemical Vapor Deposition)、等离子体增强化学气相沉积(PECVD，Plasma Enhanced Chemical Vapor Deposition)、镀、溅射、其它合适的方式和/或它们的组合；光刻工艺包括光刻胶涂布(如旋涂)、软烘烤、掩膜对准、曝光、曝光后烘烤、显影光刻胶、冲洗和干燥(如硬烘烤)，可选地，采用注入无掩膜光刻、电子束写入和离子束写入等其它适合的方式实施或代替上述光刻工艺；刻蚀工艺包括干法刻蚀或湿法刻蚀(腐蚀)工艺。
涂布光刻胶8，并光刻形成通孔图案，本实施例中通孔为圆形孔，光刻所形成的圆形通孔的窗口对准下面的MTJ单元1，如图4所示。
光刻通孔完成后，依次刻蚀氮化硅层7、氧化硅层6，刻蚀终点停在氮化硅层5上，此时形成孔槽9，如图5所示。
在完成上述刻蚀以及去胶工艺后，沉积氮化硅层10，氮化硅层10覆盖硅片表面并且填充孔槽9，如图6所示。
在另一个实施例中，光刻通孔完成后，依次刻蚀氮化硅层7、氧化硅层6和氮化硅层5，刻蚀终点停在氧化硅层4上，从而形成孔槽。在完成该步刻蚀以及去胶工艺后，沉积氮化硅层，氮化硅层覆盖硅片表面并且填充孔槽。
然后，对硅片进行全片刻蚀，刻蚀硅片表面的氮化硅层10，最终使氮化硅层10在孔槽9内形成侧墙11，如图7所示。在现有的工艺技术中，可以通过调整氮化硅层10的厚度、孔槽9的宽深比、刻蚀氮化硅层10时的工艺控制来获得不同尺寸的侧墙11，从而可以根据不同设计要求制备侧墙，以实现不同设计下的自对准需要。
在完成侧墙11后，对硅片表面进行干法去胶和湿法清洗，清洗及甩干完成后，继续对氧化硅层4进行刻蚀(本实施例中原先孔槽9中底部的氮化硅薄膜在形成侧墙的刻蚀工艺中已被刻净，而在另一个实施中，在形成孔槽的刻蚀过程中，刻蚀终点停在氧化硅层4上，所以上述两种方式在侧墙完成后，均是针对氧化硅层4继续进行刻蚀)，刻蚀终点停在氮化硅层3上，再次对硅片表面进行干法去胶和湿法清洗，清洗及甩干完成后，再继续刻蚀氮化硅层3，直至刻蚀到MTJ单元1顶部的金属Ta硬掩膜上，从而形成通孔12，如图8所示，此时再对硅片表面进行超低浓度氢氟酸漂洗。
如图9所示，在通孔12形成后，沉积金属铜13，填充通孔12，并进行硅片表面抛光，如采用化学机械抛光工艺，本实施例中抛光面及至氧化硅层4，此时即形成填充在通孔12内的铜栓塞14，在抛光工艺结束后，依次在硅片表面沉积氮化硅层15、氧化硅层16和氮化硅层17，如图10所示。
在氮化硅层15/氧化硅层16/氮化硅层17三层介质层上光刻/刻蚀形成大马士革沟槽，具体地，是通过两次光刻/刻蚀工艺分别形成第一沟槽18和第二沟槽19，第一沟槽18用于与MTJ单元1连接(中间经过铜栓塞14)，第二沟槽19用于与外围电路连接，如图11所示。
在大马士革沟槽完成后，沉积金属铜20并进行表面抛光，本实施例中抛光面及至氧化硅层16，从而完成大马士革金属层，其后沉积钝化层21，如图12所示。
在以上实施例中，氧化硅层4、氧化硅层6以及氧化硅层16作为层间介质，其与氮化硅层具有一定的刻蚀选择比，从而可以利于在刻蚀过程中得到符合设计要求的通孔和侧墙形貌结构。对于作为层间介质层的氧化硅层4和氧化硅层6可以采用二氧化硅，也可以采用诸如TEOS、LTO、BSG、PSG、BPSG、Polymers、Aerogels(气凝胶)及low-k类介质等或是适合的多层组合结构。
在MRAM芯片制程中，当采用了上述实施例中的顶电极制造工艺时，可以形成自对准于磁性隧道结的顶电极通孔，该通孔尺寸大小可控，高度可控，该通孔的刻蚀可以有效地停在金属Ta硬掩膜上，避免由于顶电极尺寸过大，造成的大马士革沟槽过刻蚀过深，继而引起电镀铜线直接将磁性隧道结短路，而使器件失效的问题。
以上详细描述了本发明的较佳具体实施例。应当理解，本领域的普通技术人员无需创造性劳动就可以根据本发明的构思作出诸多修改和变化。因此，凡本技术领域中技术人员依本发明的构思在现有技术的基础上通过逻辑分析、推理或者有限的实验可以得到的技术方案，皆应在由权利要求书所确定的保护范围内。
Claims (17)
1.一种磁存储器顶电极的制造工艺，其特征在于，包括：
衬底片上已完成磁存储器的底电极制备以及磁性隧道结的刻蚀；
依次沉积第一电介质层、第二电介质层，并将表面平坦化；
依次沉积第三电介质层、第四电介质层和第五电介质层；
光刻通孔图案；
通过依次刻蚀所述第五电介质层、所述第四电介质层，停在所述第三电介质层，或者通过依次刻蚀所述第五电介质层、所述第四电介质层和第三电介质层，停在所述第二电介质层，以形成第一孔槽；
沉积第六电介质层，填充所述第一孔槽；
全片刻蚀，以使所述第六电介质层在所述第一孔槽内形成侧墙；
继续刻蚀剩余的电介质层，形成通孔，通过所述通孔引出磁存储器的顶电极。
2.如权利要求1所述的制造工艺，其特征在于，在所述通孔形成后，沉积金属并进行抛光，形成所述通孔内的金属栓塞。
3.如权利要求2所述的制造工艺，其特征在于，在所述金属栓塞形成后，沉积第七电介质层。
4.如权利要求3所述的制造工艺，其特征在于，在所述第七电介质层上刻蚀形成大马士革沟槽。
5.如权利要求4所述的制造工艺，其特征在于，所述大马士革沟槽包括第一沟槽和第二沟槽，通过所述第一沟槽连通所述金属栓塞，通过所述第二沟槽连通外围电路的引线。
6.如权利要求4所述的制造工艺，其特征在于，在所述大马士革沟槽完成后，沉积金属并进行表面抛光，从而完成大马士革金属层工艺。
7.如权利要求6所述的制造工艺，其特征在于，在所述大马士革金属层工艺完成后，沉积钝化层。
8.如权利要求1所述的制造工艺，其特征在于，各电介质层为氧化物电介质薄膜或氮化物电介质薄膜。
9.如权利要求3所述的制造工艺，其特征在于，所述第七电介质层包括多个薄膜子层，所述薄膜子层为氧化物电介质薄膜或氮化物电介质薄膜。
10.一种磁存储器的顶电极结构，其特征在于，包括设置在MTJ上的电介质层；所述电介质层开设有第二孔槽和布线槽，所述布线槽较所述第二孔段远离MTJ，所述第二孔槽分别与MTJ顶部和所述布线槽的相应位置连通。
11.如权利要求10所述的顶电极结构，其特征在于，所述第二孔槽通过自对准刻蚀形成。
12.如权利要求10所述的顶电极结构，其特征在于，所述第二孔槽和所述布线槽内填充有金属，所述第二孔槽内的金属分别与MTJ顶部和所述布线槽内的相应金属电接触。
13.如权利要求10所述的顶电极结构，其特征在于，所述电介质层为多层结构。
14.如权利要求10所述的顶电极结构，其特征在于，所述电介质层为氧化物电介质薄膜和/或氮化物电介质薄膜。
15.如权利要求12所述的顶电极结构，其特征在于，所述布线槽与其内填充的金属所形成的表面上设置有钝化层。
16.一种磁存储器，其特征在于，采用如权利要求1-9任一所述的制造工艺形成顶电极。
17.一种磁存储器，其特征在于，包括如权利要求10-15任一所述的顶电极结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910972811.0A CN112736196A (zh) | 2019-10-14 | 2019-10-14 | 一种磁存储器顶电极及其制造工艺和磁存储器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910972811.0A CN112736196A (zh) | 2019-10-14 | 2019-10-14 | 一种磁存储器顶电极及其制造工艺和磁存储器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112736196A true CN112736196A (zh) | 2021-04-30 |
Family
ID=75588417
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910972811.0A Pending CN112736196A (zh) | 2019-10-14 | 2019-10-14 | 一种磁存储器顶电极及其制造工艺和磁存储器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112736196A (zh) |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102969447A (zh) * | 2011-08-31 | 2013-03-13 | 中芯国际集成电路制造(上海)有限公司 | 在磁性隧道结表面形成导电插塞的方法 |
| JP2013065755A (ja) * | 2011-09-20 | 2013-04-11 | Toshiba Corp | 半導体記憶装置およびその製造方法 |
| JP2013201343A (ja) * | 2012-03-26 | 2013-10-03 | Toshiba Corp | 半導体記憶装置およびその製造方法 |
| US20140080227A1 (en) * | 2012-09-20 | 2014-03-20 | Kabushiki Kaisha Toshiba | Method of Manufacturing Semiconductor Device |
| US20150052302A1 (en) * | 2013-08-16 | 2015-02-19 | SK Hynix Inc. | Electronic device and method for fabricating the same |
| US8962349B1 (en) * | 2013-11-25 | 2015-02-24 | Avalanche Technology, Inc. | Method of manufacturing magnetic tunnel junction memory element |
| US20160268336A1 (en) * | 2015-03-12 | 2016-09-15 | Globalfoundries Singapore Pte. Ltd. | Integrated magnetic random access memory with logic device having low-k interconnects |
| CN107623014A (zh) * | 2016-07-14 | 2018-01-23 | 上海磁宇信息科技有限公司 | 一种磁性随机存储器的制备方法 |
| US20190157548A1 (en) * | 2017-11-22 | 2019-05-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | Via structure, mram device using the via structure and method for fabricating the mram device |
| CN109994602A (zh) * | 2018-01-03 | 2019-07-09 | 上海磁宇信息科技有限公司 | 一种制备磁性随机存储器存储单元与逻辑单元的方法 |
| US10418547B1 (en) * | 2018-06-14 | 2019-09-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Sub 60nm etchless MRAM devices by ion beam etching fabricated T-shaped bottom electrode |
-
2019
- 2019-10-14 CN CN201910972811.0A patent/CN112736196A/zh active Pending
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102969447A (zh) * | 2011-08-31 | 2013-03-13 | 中芯国际集成电路制造(上海)有限公司 | 在磁性隧道结表面形成导电插塞的方法 |
| JP2013065755A (ja) * | 2011-09-20 | 2013-04-11 | Toshiba Corp | 半導体記憶装置およびその製造方法 |
| JP2013201343A (ja) * | 2012-03-26 | 2013-10-03 | Toshiba Corp | 半導体記憶装置およびその製造方法 |
| US20140080227A1 (en) * | 2012-09-20 | 2014-03-20 | Kabushiki Kaisha Toshiba | Method of Manufacturing Semiconductor Device |
| US20150052302A1 (en) * | 2013-08-16 | 2015-02-19 | SK Hynix Inc. | Electronic device and method for fabricating the same |
| US8962349B1 (en) * | 2013-11-25 | 2015-02-24 | Avalanche Technology, Inc. | Method of manufacturing magnetic tunnel junction memory element |
| US20160268336A1 (en) * | 2015-03-12 | 2016-09-15 | Globalfoundries Singapore Pte. Ltd. | Integrated magnetic random access memory with logic device having low-k interconnects |
| CN107623014A (zh) * | 2016-07-14 | 2018-01-23 | 上海磁宇信息科技有限公司 | 一种磁性随机存储器的制备方法 |
| US20190157548A1 (en) * | 2017-11-22 | 2019-05-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | Via structure, mram device using the via structure and method for fabricating the mram device |
| CN109994602A (zh) * | 2018-01-03 | 2019-07-09 | 上海磁宇信息科技有限公司 | 一种制备磁性随机存储器存储单元与逻辑单元的方法 |
| US10418547B1 (en) * | 2018-06-14 | 2019-09-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Sub 60nm etchless MRAM devices by ion beam etching fabricated T-shaped bottom electrode |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8456883B1 (en) | Method of spin torque MRAM process integration | |
| KR100746021B1 (ko) | 감소된 비트 라인 저항을 가진 자기 임의 접근 메모리어레이들 및 이를 제조하는 방법 | |
| TW202013780A (zh) | 製造記憶體元件的方法以及積體電路 | |
| KR20180082709A (ko) | 반도체 장치 및 이의 제조 방법 | |
| CN111261773B (zh) | 半导体存储器元件及其制作方法 | |
| CN111106237B (zh) | 集成芯片及其形成方法 | |
| US8133809B2 (en) | Method to fabricate thin metal via interconnects on copper wires in MRAM devices | |
| US9905282B1 (en) | Top electrode dome formation | |
| US9397139B1 (en) | Integrated inductor and magnetic random access memory device | |
| US7381574B2 (en) | Method of forming dual interconnects in manufacturing MRAM cells | |
| US11121087B2 (en) | Methods of forming a conductive contact structure to an embedded memory device on an IC product and a corresponding IC product | |
| CN109545744B (zh) | 一种磁性随机存储器单元阵列及周边电路连线的制造方法 | |
| US10937946B2 (en) | Semiconductor structure and method for forming the same | |
| US20050270830A1 (en) | Integrated circuit structure formed by damascene process | |
| JP2023554267A (ja) | ２重磁気トンネル接合デバイス | |
| CN108735895B (zh) | 磁性随机存储器底电极接触及其形成方法 | |
| CN111613719B (zh) | 一种制作磁性随机存储器单元阵列的方法 | |
| US11659772B2 (en) | Semiconductor structure and method for forming the same | |
| CN109994601B (zh) | 一种制作磁性随机存储器电路连接的方法 | |
| CN112736196A (zh) | 一种磁存储器顶电极及其制造工艺和磁存储器 | |
| US20040175934A1 (en) | Method for improving etch selectivity effects in dual damascene processing | |
| TWI792236B (zh) | 改善蝕刻控制的磁阻式隨機存取記憶體裝置及其製造方法 | |
| CN112736189A (zh) | 一种磁存储器底电极及其制造工艺和磁存储器 | |
| US20030060037A1 (en) | Method of manufacturing trench conductor line | |
| KR20110001136A (ko) | 반도체 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210430 |