JP2007305645A - 磁気メモリ装置、及びその製造方法 - Google Patents

磁気メモリ装置、及びその製造方法 Download PDF

Info

Publication number
JP2007305645A
JP2007305645A JP2006129961A JP2006129961A JP2007305645A JP 2007305645 A JP2007305645 A JP 2007305645A JP 2006129961 A JP2006129961 A JP 2006129961A JP 2006129961 A JP2006129961 A JP 2006129961A JP 2007305645 A JP2007305645 A JP 2007305645A
Authority
JP
Japan
Prior art keywords
insulating film
film
memory device
magnetoresistive element
protective insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006129961A
Other languages
English (en)
Inventor
Katsumi Suemitsu
克巳 末光
Hiroaki Uchiumi
浩昭 内海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2006129961A priority Critical patent/JP2007305645A/ja
Publication of JP2007305645A publication Critical patent/JP2007305645A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

【課題】磁気抵抗素子を形成した後に行われる工程における磁気抵抗素子の特性の劣化を防止し、良好な特性を有する磁気抵抗素子を形成する。
【解決手段】本発明による磁気メモリ装置の製造方法は、メモリセルとして使用される磁気抵抗素子12を形成する工程と、磁気抵抗素子12を被覆するSiN保護絶縁膜39を形成する工程とを具備する。SiN保護絶縁膜39は、高密度プラズマCVD装置によって成膜される。成膜に使用されるCVDガスに含まれる窒素源としては、主としてアンモニアが用いられる。
【選択図】図2

Description

本発明は、磁気メモリ装置の製造方法に関しており、特に、磁気抵抗素子を保護する保護絶縁膜を好適に形成するための技術に関する。
磁気メモリ装置(以下、「MRAM」ともいう)は、非磁性層によって分離された2つの磁性体層で形成された磁気抵抗素子をメモリセルとして利用する半導体記憶装置である。非磁性層が導電体である磁気抵抗素子は、GMR(Giant Magnetoresistive)素子と呼ばれ、絶縁体である磁気抵抗素子はTMR(Tunneling Magnetoresistive)素子と呼ばれることがある。磁気メモリ装置では、2つの磁性層の磁化ベクトルの方向が平行か反平行かにより、その間にある非磁性層の抵抗値が変化する現象(GMR効果、TMR効果)を利用してメモリセルからデータを読み出す。
MRAMのデータの書き込みは、2つの磁性体層のうちの一方の磁性体層(自由磁性層と呼ばれる)の磁化の方向を反転させることによって行われる。データ書き込みを行う第1の方法は、電流磁界により磁化を反転させる方法である。この第1の方法では、磁気抵抗素子の近傍にある金属配線に電流が流され、電流から発生する磁界により自由磁性層の磁化の方向が反転される。データ書き込みを行う第2の方法は、スピン注入磁化反転を利用する方法である。第2の方法では、スピン偏極電流が自由磁性層に注入され、このスピン偏極電流によって自由磁性層の磁化が反転される。
MRAMの製造における一つの問題は、磁気抵抗素子を形成した後に行われる工程において磁気抵抗素子にダメージが与えられ、磁気抵抗素子の特性が劣化してしまうことである。特開2005−277249号公報は、磁性体材料のエッチング工程においてハロゲンガスを含むエッチングガスを用いると、磁気抵抗素子が腐食することがあるという問題を指摘している。この公報に開示された技術では、ハロゲンガスを含むエッチングガスを用いて磁性体膜をエッチングした後に、水素原子を含むガスと、酸素又は窒素の混合ガスのプラズマ中に当該磁性体膜が曝される。これにより、腐食が有効に防止される。
特開2002−124648号公報は、磁気抵抗素子を形成した後に酸化物膜(酸化シリコンや酸化アルミニウム)を形成すると、磁気抵抗素子が酸化されるという問題を指摘している。この公報に開示された技術では、窒化物で形成された絶縁体が磁気抵抗素子の側壁に形成され、この絶縁体により、磁気抵抗素子の酸化が防止される。この公報には、側壁に形成される絶縁体としては窒化アルミニウムが好適であり、窒化シリコンは好適でないと記述されている。
更に特開2003−243630号公報は、磁気抵抗素子の側面から層間絶縁膜に含まれる水素が侵入することによるトンネル絶縁膜の還元や、水酸基イオン(水分)が侵入することによる磁性体層の酸化の問題を指摘している。この公報には、磁気抵抗素子の側面に窒化シリコンで側壁バリア層を形成することにより、磁気抵抗素子の側面からの水素及び水分の侵入を防止する技術が開示されている。ただし、特開2003−243630号公報には窒化シリコンの成長方法については言及がない。
MRAMに使用される窒化シリコン膜の形成に関して、米国特許第6,759,297号公報は、高温プロセスによる磁性材料の相互拡散を防止するためには300℃以下のプロセス温度が必要であり、そのために窒化シリコン膜の成膜を低温で行うことを開示している。更に、米国特許第6,811,831号公報は、高密度プラズマ(HDP)CVD装置を用いて形成された窒化シリコン膜について、CVDガスにシラン(SiH)および窒素(N)を用いることで、後の加熱プロセスにおいて水素ガスの発生が少なくなる、即ち、窒化シリコン膜に含まれる水素の量を低減できるとしている。この公報に開示された技術では、窒化シリコン膜の成膜温度は300℃以下である。
特開2005−277249号公報 特開2002−124648号公報 特開2003−243630号公報 米国特許第6,759,297号 米国特許第6,811,831号
強磁性膜やトンネルバリア層の側面からの水素や水分の侵入を防止する保護絶縁膜として求められる特性の一つは、それに含まれる水素が少ないことである。保護絶縁膜として使用される窒化シリコン膜に多くの水素が含まれると、保護絶縁膜から強磁性膜やトンネルバリア層に水素が侵入してしまう。そして、米国特許第6,811,831号公報に開示された技術を考慮すると、保護絶縁膜として使用される窒化シリコン膜の形成の際には、CVDガスにシラン(SiH)および窒素ガス(N)を用いることが好適であると考えられるかもしれない。窒素ガスの使用は、窒化シリコン膜に含まれる水素の量を有効に低減させる。
しかしながら、発明者は、保護絶縁膜として使用される窒化シリコン膜の形成の際にCVDガスにシラン(SiH)および窒素(N)を用いても、やはり磁気抵抗素子の側面に関連して発生したと思われる特性の劣化を確認した。具体的には、発明者は、周辺長が短い磁気抵抗素子が、通常よりも高い抵抗値を示し、更に、低い磁気抵抗変化比(MR比)を示すことを確認した。側壁からの水素の侵入による磁気抵抗素子の特性の劣化を防止するためには、新たな技術の提供が必要である。
従って、本発明の目的は、磁気抵抗素子を形成した後に行われる工程における磁気抵抗素子の特性の劣化を防止し、良好な特性を有する磁気抵抗素子を形成するための新たな技術を提供することにある。
発明者は、保護絶縁膜として使用される窒化シリコン膜の形成の際にCVDガスにシラン(SiH)および窒素(N)を用いた場合に発生する磁気抵抗素子の特性の劣化は、CVDガスに窒素ガスが多く含まれるために磁気抵抗素子のトンネルバリア層または強磁性層が窒化されたためであると結論付けた。本発明は、このような知見に基づくものである。本発明は、CVDガスにシラン(SiH)およびアンモニア(NH)を用いることにより、保護絶縁膜として使用される窒化シリコン膜の形成の際にトンネルバリア層または強磁性層が窒化されることを防ぐ。
水素原子を含むアンモニアをCVDガスとして使用することは、窒化シリコン膜に含まれる水素の量を増大させるため好ましくないと考えられるかもしれない。しかしながら、発明者の検討によれば、これは正しくない。CVDガスにシラン(SiH)およびアンモニア(NH)を用いても、高密度プラズマCVD装置(HDP−CVD装置)を使用することにより、窒化シリコン膜に含まれる水素を磁気抵抗素子の特性の劣化が問題ない程度に低減できる。高密度プラズマCVD装置としては、例えば、誘導結合プラズマCVD装置が挙げられる。
CVDガスにシラン(SiH)およびアンモニア(NH)を用い、且つ、高密度プラズマCVD装置で形成されたシリコン窒化膜は、水素及び水分のブロック性が良好であり、且つ、加熱された場合における水素及び水分の放出量も少ない。従って、このようなシリコン窒化膜を保護絶縁膜として使用することにより、磁気抵抗素子の特性の劣化を防止することができる。
より具体的には、本発明は、以下に述べられる手段を採用する。その手段の記述には、[特許請求の範囲]の記載と[発明を実施するための最良の形態]の記載との対応関係を明らかにするために、[発明を実施するための最良の形態]で使用される番号・符号が付加されている。但し、付加された番号・符号は、[特許請求の範囲]に記載されている発明の技術的範囲を限定的に解釈するために用いてはならない。
本発明による磁気メモリ装置の製造方法は、メモリセルとして使用される磁気抵抗素子(12)を形成する工程と、磁気抵抗素子(12)を被覆する保護絶縁膜(39)を窒化シリコンで形成する工程とを具備する。保護絶縁膜(39)は、高密度プラズマCVD装置によって成膜される。成膜に使用されるCVDガスに含まれる窒素源としては、主としてアンモニアが用いられる。
CVDガスは、希ガスを含んでいてもよい。また、CVDガスは、アンモニアよりも少ない量の窒素ガスを含んでいてもよい。
保護絶縁膜(39)の成膜温度は、300℃以下であることが好ましく、保護絶縁膜(39)の成膜温度が、100℃〜250℃であることは更に好ましい。
保護絶縁膜(39)の膜厚は、15〜100nmであることが好ましい。
保護絶縁膜(39)をFT-IR(Fourier Transform - Infrared Spectrometry)法によって評価して得られるSi−N結合及びSi−H結合の吸光度のピーク高さを、それぞれASiN及びASiHとしたときに、比ASiH/ASiNは、0.02〜0.06であることが好ましい。
本発明による磁気メモリ装置は、メモリセルとして使用される磁気抵抗素子(12)と、磁気抵抗素子(12)を被覆する保護絶縁膜(39)とを具備する。保護絶縁膜(39)は、高密度プラズマCVD装置で、CVDガスの窒素源として主としてアンモニアを用いて成膜されたシリコン窒化膜で形成されている。保護絶縁膜(39)の膜厚は、15〜100nmであることが好ましい。また、保護絶縁膜(39)をFT−IR分析によって評価して得られるSi−N結合及びSi−H結合の吸光度のピーク高さを、それぞれASiN及びASiHとしたときに、比ASiH/ASiNが0.02〜0.06であることが好ましい。
本発明によれば、磁気抵抗素子を形成した後に行われる工程における磁気抵抗素子の特性の劣化を防止することができる。
図1は、本発明の一実施形態の磁気メモリ装置の構成を示す断面図である。当該磁気メモリ装置は、半導体回路が集積化された集積化基板11と、集積化基板11の上に形成された磁気抵抗素子12とを備えている。集積化基板11は、MOSトランジスタ14が形成されているシリコン基板13と、その上に形成された層間絶縁膜15、16、17、及び金属配線18、19とを備えている。MOSトランジスタ14は、ゲート電極21と、ソース/ドレインとして使用される拡散層22、23とを備えている。磁気抵抗素子12は、ビアコンタクト24、25、26および金属配線27、28によりMOSトランジスタ14に電気的に接続されている。磁気抵抗素子12は、更に、ビアコンタクト29を介して上部配線30に接続されている。
図2は磁気抵抗素子12、及び、その近傍の部分の構成を示す拡大断面図である。磁気抵抗素子12は、集積化基板11の上に形成された下部電極31と、下部電極31の上に形成されたトンネルバリア層32と、トンネルバリア層32の上に形成された上部電極33とを備えている。
下部電極31は、下地層34と、反強磁性層35と、固定磁性層36とから形成されている。下地層34は、タンタル、チタン等の金属膜、又は複数の金属膜の積層体で形成されている。反強磁性層35は、PtMnやIrMn等の反強磁性材料で形成されている。固定磁性層36は、CoFe、CoFeB、NiFeのような強磁性材料で形成されている。
トンネルバリア層32は、酸化アルミニウム、酸化マグネシウムなどで形成された非磁性の薄い絶縁膜で形成されている。
上部電極33は、自由磁性層37とキャップ層38とで形成されている。自由磁性層37は、CoFe、CoFeB、NiFeのような強磁性材料で形成されている。キャップ層38は、タンタル、チタン等の金属膜、又は複数の金属膜の積層体で形成されている。
下部電極31の固定磁性層36、トンネルバリア層32、及び上部電極33の自由磁性層37は、TMR素子を構成しており、トンネルバリア層32の抵抗が、固定磁性層36及び自由磁性層37の相対方向に応じて変化する。本実施形態では、磁気抵抗素子12にTMR素子が使用されているが、TMR素子ではなく、GMR素子が使用されることも可能である。この場合、トンネルバリア層32の代わりに、非磁性の金属膜が使用される。
トンネルバリア層32及び上部電極33の側壁は、SiN保護絶縁膜39で被覆されている。SiN保護絶縁膜39は、トンネルバリア層32及び上部電極33の側壁からの水素や水分の侵入を防ぐ役割を有しており、窒化シリコンで形成されている。本実施形態では、SiN保護絶縁膜39は、下部電極31の上面のトンネルバリア層32によって被覆されていない部分、及び上部電極33の上面のビアコンタクト29に接触していない部分も被覆している。
本実施形態の磁気メモリ装置の一つの特徴は、SiN保護絶縁膜39が、高密度プラズマCVD装置により、CVDガスに含まれる窒素源として主としてアンモニアを用いながら形成されている点にある。このようにして形成されたSiN保護絶縁膜39は、水素や水分の侵入を有効に防ぎ、磁気抵抗素子12を形成した後に行われる工程における磁気抵抗素子の特性の劣化を防止することができる。その一方で、かかるSiN保護絶縁膜39は、固定磁性層36、トンネルバリア層32、及び自由磁性層37の窒化の問題を起こさず、更に、それに含まれている水素が少ない。これは、SiN保護絶縁膜39の形成それ自体で磁気抵抗素子12の特性が劣化することを有効に防止する。
図3〜図7は、本実施形態の磁気メモリ装置の製造方法を示す断面図である。図3に示されているように、一般に知られている集積化プロセスによって集積化基板11が形成された後、その集積化基板11の上に、TMR積層膜が形成される。具体的には、金属膜41、反強磁性膜42、強磁性膜43、絶縁膜44、強磁性膜45、及び金属膜46が順次に形成される。
金属膜41は、後の工程で下部電極31の下地層34に加工される膜であり、タンタル、チタン等の金属膜、又は複数の金属膜の積層体で形成される。反強磁性膜42は、後の工程で反強磁性層35に加工される膜であり、PtMnやIrMn等の反強磁性材料で形成される。強磁性膜43は、後の工程で固定磁性層36に加工される膜であり、CoFe、CoFeB、NiFeのような強磁性材料で形成される。絶縁膜44は、後の工程でトンネルバリア層32に加工される膜であり、酸化アルミニウム、酸化マグネシウムなどの非磁性の絶縁体で形成される。強磁性膜45は、後の工程で自由磁性層37に加工される膜であり、CoFe、CoFeB、NiFeのような強磁性材料で形成される。最後に、金属膜46は、後の工程でキャップ層38に加工される膜であり、タンタル、チタン等の金属膜、又は複数の金属膜の積層体で形成される。
続いて、図4に示されているように、金属膜46の上に絶縁性のハードマスク47が形成された後、そのハードマスク47を用いて金属膜46、強磁性膜45、及び絶縁膜44が順次にエッチングされる。このエッチングにより、トンネルバリア層32、及び上部電極33の自由磁性層37、キャップ層38が形成される。ハードマスク47としては、SiO、SiN等の絶縁性材料の単層膜、又は、積層膜が使用され得る。トンネルバリア層32及び上部電極33の加工プロセスには、イオンミリング法、又はRIE(reactive ion etching)法が使用される。本実施形態では、トンネルバリア層32及び上部電極33の加工において、絶縁膜44が膜厚方向に完全にエッチングされ、強磁性膜43の表面が露出される。なお、トンネルバリア層32及び上部電極33の加工では、ハードマスク47の代わりにフォトレジストが使用されてもよい。
図5に示されているように、トンネルバリア層32及び上部電極33の加工の後、SiN保護絶縁膜39が成膜される。上述のように、SiN保護絶縁膜39は、高密度プラズマCVD装置により、CVDガスに含まれる窒素源として主としてアンモニアを用いながら形成される。SiN保護絶縁膜39の形成方法については、後に詳細に説明される。SiN保護絶縁膜39の形成は、トンネルバリア層32及び上部電極33の加工の後速やかに行われることが好ましい。図4に示されている状態は、トンネルバリア層32及び自由磁性層37の側壁が露出された状態であるため、空気中の酸素や水分による酸化の影響を受けやすい。空気中の酸素や水分による酸化を避けるためには、SiN保護絶縁膜39の形成はトンネルバリア層32及び上部電極33の加工の後速やかに行われる必要がある。
SiN保護絶縁膜39の形成の後、図6に示されているように、ハードマスク48が形成され、そのハードマスク48を用いて強磁性膜43、反強磁性膜42、及び金属膜41が順次にエッチングされる。このエッチングにより、下部電極31の下地層34、反強磁性層35、及び固定磁性層36が形成される。ハードマスク48としては、SiO、SiN等の絶縁性材料の単層膜、又は、積層膜が使用され得る。下部電極31の加工では、ハードマスク48の代わりにフォトレジストが使用されてもよい。
続いて、図7に示されているように、層間絶縁膜17が形成され、その層間絶縁膜17の表面がCMP(chemical mechanical polishing)によって平坦化される。本実施形態では、層間絶縁膜17及びハードマスク48がいずれもSiOで形成され、ハードマスク48が残存されて層間絶縁膜17として利用される。従って、図7では、ハードマスク48が層間絶縁膜17と区別して図示されていない。層間絶縁膜17としては、低誘電体材料が使用されることも好適である。
続いて上部電極33に通じるビアコンタクト29が形成され、更に上部配線30が形成され、これにより、図2に示されている磁気抵抗素子12の形成が完了する。SiN保護絶縁膜39の形成の後、低くても200℃近くまで磁気抵抗素子12の温度が上昇する可能性があるが、SiN保護絶縁膜39が形成されていることにより、水素又は水分による磁気抵抗素子12の特性の劣化を防止することができる。
続いて、SiN保護絶縁膜39の形成方法について詳細に説明する。
一実施形態では、SiN保護絶縁膜39は、高密度プラズマCVD装置により、シラン(SiH)とアンモニア(NH)との混合ガスをCVDガスとして使用して形成される。シランの代わりに他の水素化シリコンガスが使用され得るが、シランが最も好適である。高密度プラズマCVD装置としては、好適には、誘導結合プラズマ(ICP)を用いる誘導結合プラズマCVD装置が使用され得る。SiN保護絶縁膜39の成膜温度は、300℃以下であることが望ましく、100℃以上250℃以下であることが更に望ましい。SiN保護絶縁膜39を高温で、特に300℃を超える温度で形成することは、磁気抵抗素子12の各層の間で相互拡散を発生させ得るため好ましくない。SiN保護絶縁膜39の成膜温度が低すぎることも、SiN保護絶縁膜39のバリア特性を低下させるため好ましくない。本実施形態では、SiN保護絶縁膜39の成膜温度は200℃に設定される。
CVDガスに含まれる窒素源が、主としてアンモニア(NH)で構成されていることが重要である;窒素源として窒素ガスを使用することは好適でない。図8は、SiN保護絶縁膜39を、シランと窒素ガスの混合ガスをCVDガスとして使用して形成した場合と、シランとアンモニアの混合ガスを使用して形成した場合における、磁気抵抗素子12のMR比を示すグラフである。評価された磁気抵抗素子12の上部電極33は楕円形であり、その短辺の長さは、0.24、0.32、0.4、及び0.6(μm)のうちから選択され、アスペクト比(長辺と短辺の比)は3である。SiN保護絶縁膜39の厚さは、30nmである。シランと窒素ガスの混合ガスをCVDガスとして使用した場合と比較すると、シランとアンモニアの混合ガスを使用することにより、全体として大きなMR比が得られる。加えて、シランとアンモニア(NH)の混合ガスを使用することにより、磁気抵抗素子12のサイズを小さくしたとき(短辺の長さを小さくしたとき)におけるMR比の低下を防ぐことができる;シランと窒素ガスの混合ガスをCVDガスとして使用すると、磁気抵抗素子12の寸法を微細化したときにMR比が低下してしまう。
このような結果は、シランと窒素ガスの混合ガスをCVDガスとして使用すると、トンネルバリア層32及び上部電極33が、その周辺部から(即ち、トンネルバリア層32及び上部電極33の側壁から)窒化されるからであると考えられる。これは、下記の実験事実から支持される。図9は、シランと窒素ガスの混合ガスをCVDガスとして使用してSiN保護絶縁膜39を形成した場合の磁気抵抗素子12の抵抗値R(N2)と、シランとアンモニアガスの混合ガスを使用して形成した場合の磁気抵抗素子12の抵抗値R(NH3)の比を示すグラフである。図9から理解されるように、シランと窒素ガスの混合ガスをCVDガスとして使用した場合には、シランとアンモニアの混合ガスを使用した場合に比べて磁気抵抗素子12の抵抗値が増大する。加えて、比R(N2)/R(NH3)は、磁気抵抗素子12のサイズが小さいほど大きくなる。言い換えれば、磁気抵抗素子12の抵抗値の増大は、磁気抵抗素子12のサイズが小さいほど顕著である。一方、磁気抵抗素子12のサイズが小さいほど、トンネルバリア層32及び上部電極33の周辺部が磁気抵抗素子12の特性に与える影響は大きい。従って、図9のような挙動は、シランと窒素ガスの混合ガスをCVDガスとして使用した場合にはトンネルバリア層32及び上部電極33が周辺部から窒化され、トンネルバリア層32及び上部電極33の抵抗が増大していることに起因していると考えることができる。
他の実施形態では、CVDガスが、シラン(SiH)とアンモニア(NH)に加え、希ガスであるアルゴンを含んで構成され得る。アルゴンを追加しても磁気抵抗素子12の特性の劣化は起こらない。発明者は、シラン(SiH)とアンモニア(NH)の流量が同一であるという条件の下、アルゴンガスの流量を様々に変化させてSiN保護絶縁膜39を形成し、磁気抵抗素子12の特性を調べた。その結果、シラン、アンモニア、アルゴンの流量比が1:1:10になるまでアルゴンの流量を増大させても、磁気抵抗素子12の特性の劣化は起こらなかった。
更に他の実施形態では、CVDガスが、シラン(SiH)とアンモニア(NH)に加えて窒素ガス(N)を含んで構成され得る。ただし、CVDガスに含まれる窒素ガスの量は、アンモニアガスの量よりも少ない必要がある。発明者は、シラン(SiH)とアンモニア(NH)の流量比を固定して、窒素ガスの流量を様々に変化させて保護絶縁膜を形成し、磁気抵抗素子12の特性を調べた。その結果、シラン、アンモニア、アルゴンの流量比が3:2:xとしたときに、x<2であれば磁気抵抗素子12の特性の劣化は起こらないという知見が得られた。即ち、窒素ガスの流量が、アンモニアガスの流量を超えなければ、磁気抵抗素子12の特性の劣化は起こらなかった。この結果は、CVDガスに含まれる窒素ガスの量が、アンモニアガスの量よりも少なければ、磁気抵抗素子12の特性の劣化は起こらないことを示している。
加えて、CVD装置として高密度プラズマCVD装置が使用されることも重要である;通常の平行平板型のプラズマCVD装置が使用されることは好適でない。シランとアンモニアの混合ガスをCVDガスとして使用して平行平板型プラズマCVD装置でSiN保護絶縁膜39を形成すると、SiN保護絶縁膜39に多くの水素が含まれ、磁気抵抗素子12の特性を劣化させる。高密度プラズマCVD装置を使用することにより、SiN保護絶縁膜39に含まれる水素の量を低減することができる。SiN保護絶縁膜39は、FT-IR(Fourier Transform - Infrared Spectrometry)法によって評価して得られるSi−N結合及びSi−H結合の吸光度のピーク高さをそれぞれASiN及びASiHとしたときに、比ASiH/ASiNが0.02〜0.06であるように形成されることが好ましい。
高密度プラズマCVD装置の使用がSiN保護絶縁膜39に含まれる水素の量を有効に低減させるということを裏付けるために、発明者は、シリコン基板上に各種のSiN膜を成膜し、成膜したSiN膜についてフーリエ変換赤外分光分析(FT−IR)を行った。分析されたSiN膜は、図10に示されているSiN膜”C”〜”F”の4種類である。SiN膜”C”、”D”は、高密度プラズマCVD装置を用いて成膜したSiN膜である。SiN膜”C”は、CVDガスとしてSiH及びNの混合ガスを用いて成膜され、SiN膜”D”は、CVDガスとしてSiH及びNHの混合ガスを用いて成膜されている。SiN膜”C”、”D”の成膜温度は共に200℃である。一方、SiN膜”E”、”F”は、平行平板型プラズマCVD装置により、CVDガスにSiHと、NHおよびNの混合ガスを用いて形成したSiN膜である。SiN膜”E”の成膜温度は200℃であり、SiN膜”F”の成膜温度は、350℃である。
図11は、SiN膜”C”〜”F”の吸光度スペクトルを示すグラフである。SiN膜の吸光度スペクトルには、Si−NおよびSi−Hの結合ピークが観測される。SiN膜中には水素原子(H)の量が少ない方が望ましいので、Si−Hのピークは小さいことが望ましい。またSiN膜ではSiとNが結合していることが望ましいので、Si−Nのピークが大きいことが望ましい。図11におけるSi−NおよびSi−Hの結合ピークの高さを、それぞれ、ASiN及びASiHとすると、SiN保護絶縁膜39の特性としては比ASiH/ASiNの値が小さいことが望ましい。
得られた吸光度スペクトルから得られたSiN膜”C”,”D,”E”および”F”の比ASiH/ASiNの値はそれぞれ、0、0.03、0.19及び0.08である。この結果は、高密度プラズマCVD装置で200℃程度の低温の成膜温度で形成したSiN膜は、平行平板型プラズマCVD装置で350℃の成膜温度で形成したSiN膜より膜中のH原子が少ないことを示している。また、SiN膜”E”の比ASiH/ASiNの値から、平行平板プラズマCVD装置で200℃という低温の成膜温度で形成したSiN膜は、膜中の水素原子が非常に多いことが分かる。
更に、発明者は、SiN膜”C”〜”F”の昇温脱離ガス分光法(TDS)評価を行った。試料を真空チャンバ内で室温から600℃まで昇温し、水素ガスの放出量の加熱温度依存性を調査した。その結果を図12に示す。平行平板型プラズマCVDを用いて成膜温度200℃で成膜したSiN膜”F”は、250℃付近から水素ガス放出が始まっており、600℃までの水素ガス放出量も多い。一方、高密度プラズマCVDを用いて成膜温度200℃で成膜したSiN膜”C”、”D”は、300℃付近までは水素ガスの放出が少ない。またSiN膜”C”、”D”は、600℃までのトータルの水素ガス放出量についてもSiN膜”F”より大幅に少なく、平行平板型プラズマCVD装置を用いて成膜温度350℃で成膜したSiN膜”E”に比べてもトータルの水素ガス放出量が少ない。水素放出量の少ない高密度プラズマCVD装置を用いて成膜したSiN膜をSiN保護絶縁膜39に用いることで、加熱プロセスによる磁気抵抗素子12の特性の劣化を防止することができる。
更に発明者は、高密度プラズマCVD装置及び平行平板型プラズマCVD装置でSiN保護絶縁膜39を成膜した磁気抵抗素子12の耐熱性評価を行った。CVDガスは、SiHとNHの混合ガスである。評価された磁気抵抗素子12の上部電極33は楕円形であり、その短辺の長さは、0.24、0.32、0.4、及び0.6(μm)のうちから選択され、アスペクト比(長辺と短辺の比)は3である。SiN保護絶縁膜39の厚さは、30nmである。
まず、250℃、30分間の熱処理を真空中で行ったが、いずれの磁気抵抗素子12の抵抗値にも変化が起こらなかった。次に、275℃、30分間の熱処理を真空中で行ったところ、磁気抵抗素子12の抵抗値に変化が生じた。図13は、275℃の熱処理による抵抗値の変化を示すグラフである。上部電極33の短辺の長さが0.6μmの、比較的大きな磁気抵抗素子12では、SiN保護絶縁膜39の成膜に高密度プラズマCVD装置及び平行平板型プラズマCVD装置のいずれを使用した場合でも、磁気抵抗素子12の抵抗値の変化は生じなかった。一方、上部電極33の短辺の長さが0.24μmの磁気抵抗素子12では、高密度プラズマCVD装置及び平行平板型プラズマCVD装置とで、抵抗値の変化に差が見られた。具体的には、SiN保護絶縁膜39の成膜に高密度プラズマCVD装置を使用した場合には磁気抵抗素子12の抵抗値の上昇は1.5%に抑制されたのに対し、高密度プラズマCVD装置を使用した場合には磁気抵抗素子12の抵抗値の上昇は4.0%にも達した。
熱処理による磁気抵抗素子12の抵抗値の上昇は、層間絶縁膜に含まれる水分が、トンネルバリア層32及び上部電極33の側面から磁気抵抗素子12に浸入したことによって起きたものと推測される。磁気抵抗素子12は、そのサイズが小さいほど水分の浸入の影響を受けやすい。短辺の長さが0.24μmの磁気抵抗素子12に関し、SiN保護絶縁膜39を高密度プラズマCVD装置で成膜することによって抵抗値の上昇を抑制できる理由は、形成されたSiN保護絶縁膜39の水分のブロック性が高いからであると推測される。
SiN保護絶縁膜39は、水素や水分の侵入を有効に防ぐ限りにおいて、薄いことが望ましい。より具体的には、SiN保護絶縁膜39は、15nm以上100nm以下であることが好適である。高密度プラズマCVD装置を使用して形成したSiN保護絶縁膜39は、膜厚が15nm以上であれば充分なブロック性を発現する。このことは、図14に図示された構造の試料を用いて確認された。試料は、Si基板上に、SiO膜を成膜し、そのSiO膜の上に高密度プラズマCVD装置でSiN膜を成膜することによって形成された。SiO膜は、水素及び水分を多く含むような条件で形成された。SiO膜の膜厚は500nmである。SiN膜の厚さは、15nm又は30nmである。
これらの試料について、昇温脱離ガス分光法(TDS)による評価が行われた。試料が真空チャンバ内で室温から600℃まで昇温され、水素ガス、及び水分の放出量の加熱温度依存性が調べられた。SiN膜に水素及び水分のブロック性があれば、それぞれ、水素及び水の検出量が少なくなる。
TDSによる評価によれば、膜厚が15nmであるSiN膜と、(上述の実験によりブロック性が確認されている)膜厚が30nmであるSiN膜との間で、水素及び水の検出量に有意な差は見られなかった。このことは、SiN膜は15nm以上の膜厚を有していれば、充分なブロック性を発現することを意味している。
水素及び水分のブロック性のみを考慮すると、SiN保護絶縁膜39は、15nm以上の厚さであれば問題はない。しかしながら、SiN保護絶縁膜39が過剰に厚いことは、磁気メモリ装置の構造上好ましくない。例えば、電流磁界によって磁気抵抗素子12にデータを書き込む場合には、磁気抵抗素子12と上部配線30の距離は短いほうがよい。この場合に、SiN膜で形成されたSiN保護絶縁膜39を厚くすることは、好ましくない。SiN膜は、SiO膜と比べて絶縁性に劣るため、磁気抵抗素子12と上部配線30の間の距離が短いという構造でSiN保護絶縁膜39を厚くすると、磁気抵抗素子12の下部電極31と上部配線30の間の電流リーク又は層間ショートが発生する可能性がある。このため、SiN保護絶縁膜39の膜厚は、100nm以下であることが好ましい。
図15に示されているように、SiN保護絶縁膜39は、2層の窒化シリコン膜39a、39bで構成されることも可能である。磁気抵抗素子12に直接に接して形成される窒化シリコン膜39aは、シランとアンモニアの混合ガスをCVDガスとして用いて形成した窒化シリコン膜であり、窒化シリコン膜39bは、シランと窒素ガスの混合ガスをCVDガスとして用いて形成した窒化シリコン膜である。窒化シリコン膜39a、39bは、いずれも、高密度プラズマCVD装置により、200℃の成膜温度で形成される。
上述のように、磁気抵抗素子12に直接に接して形成される窒化シリコン膜39aを、シランとアンモニアの混合ガスをCVDガスとして用いて形成することにより、トンネルバリア層32及び上部電極33の窒化を防ぎ、磁気抵抗素子12の特性を向上できる。窒化シリコン膜39a、39bのそれぞれの膜厚d(nm)、d(nm)の和が50nmで一定であるという条件の下、窒化シリコン膜39aの膜厚dが様々に異なる磁気抵抗素子12が形成され、その特性の評価が行われた。窒化シリコン膜39aの膜厚dは、10、20、30、40nmから選択された。この評価から、窒化シリコン膜39aの膜厚dが20nm以上である場合に、磁気抵抗素子12の特性の劣化が抑制されることが分かった。
図1は、本発明の一実施形態の磁気メモリ装置の構成を示す断面図である。 図2は、本発明の一実施形態の磁気メモリ装置の磁気抵抗素子の構造を示す断面図である。 図3は、本発明の一実施形態の磁気メモリ装置の製造工程を示す断面図である。 図4は、本発明の一実施形態の磁気メモリ装置の製造工程を示す断面図である。 図5は、本発明の一実施形態の磁気メモリ装置の製造工程を示す断面図である。 図6は、本発明の一実施形態の磁気メモリ装置の製造工程を示す断面図である。 図7は、本発明の一実施形態の磁気メモリ装置の製造工程を示す断面図である。 図8は、磁気抵抗素子のMR比の、上部電極のサイズに対する依存性を示すグラフである。 図9は、シランと窒素ガスの混合ガスをCVDガスとして用いてSiN保護絶縁膜が形成されている磁気抵抗素子の抵抗値R(N2)と、シランとアンモニアの混合ガスをCVDガスとして用いてSiN保護絶縁膜が形成されている磁気抵抗素子の抵抗値R(NH3)の比の、上部電極のサイズに対する依存性を示すグラフである。 図10は、評価されたSiN膜の形成条件を示す表である。 図11は、図10に提示されているSiN膜に対してFT−IR法による分析を行って得られた吸光度スペクトルを示すグラフである。 図12は、図10に提示されているSiN膜に対して昇温脱離ガス分光法(TDS)による分析を行って得られた、水素ガスの放出量の加熱温度依存性を示すグラフである。 図13は、平行平板型CVD装置でSiN保護絶縁膜が形成されている275℃の熱処理による抵抗値の変化を示すグラフである。 図14は、SiN保護絶縁膜の水素及び水分のブロック性の、膜厚に対する依存性を調べるために使用された試料の構造を示す断面図である。 図15は、本発明の他の実施形態の磁気メモリ装置の構成を示す断面図である。
符号の説明
11:集積化基板
12:磁気抵抗素子
13:シリコン基板
14:MOSトランジスタ
15、16、17:層間絶縁膜
18、19、27、28:金属配線
21:ゲート電極
22、23:拡散層
24、25、26、29:ビアコンタクト
30:上部配線
31:下部電極
32:トンネルバリア層
33:上部電極
34:下地層
35:反強磁性層
36:固定磁性層
37:自由磁性層
38:キャップ層
39:SiN保護絶縁膜
41:金属膜
42:反強磁性膜
43:強磁性膜
44:絶縁膜
45:強磁性膜
46:金属膜
47、48:ハードマスク

Claims (10)

  1. メモリセルとして使用される磁気抵抗素子を形成する工程と、
    前記磁気抵抗素子を被覆する保護絶縁膜を窒化シリコンで形成する工程
    とを具備し、
    前記保護絶縁膜は、高密度プラズマCVD装置によって成膜され、且つ、成膜に使用されるCVDガスに含まれる窒素源として主としてアンモニアが用いられる
    磁気メモリ装置の製造方法。
  2. 請求項1に記載の磁気メモリ装置の製造方法であって、
    前記CVDガスが希ガスを含む
    磁気メモリ装置の製造方法。
  3. 請求項1に記載の磁気メモリ装置の製造方法であって、
    前記CVDガスが前記アンモニアよりも少ない窒素ガスを含む
    磁気メモリ装置の製造方法。
  4. 請求項1に記載の磁気メモリ装置の製造方法であって、
    前記保護絶縁膜の成膜温度が300℃以下である
    磁気メモリ装置の製造方法。
  5. 請求項1に記載の磁気メモリ装置の製造方法であって、
    前記保護絶縁膜の成膜温度が100℃〜250℃である
    磁気メモリ装置の製造方法。
  6. 請求項1に記載の磁気メモリ装置の製造方法であって、
    前記保護絶縁膜の膜厚が15〜100nmである
    磁気メモリ装置の製造方法。
  7. 請求項1に記載の磁気メモリ装置の製造方法であって、
    前記保護絶縁膜をFT-IR(Fourier Transform - Infrared Spectrometry)法によって評価して得られるSi−N結合及びSi−H結合の吸光度のピーク高さを、それぞれASiN及びASiHとしたときに、比ASiH/ASiNが0.02〜0.06である
    磁気メモリ装置の製造方法。
  8. メモリセルとして使用される磁気抵抗素子と、
    前記磁気抵抗素子を被覆する保護絶縁膜
    とを具備し、
    前記保護絶縁膜は、高密度プラズマCVD装置で、CVDガスの窒素源として主としてアンモニアを用いて成膜されたシリコン窒化膜で形成されている
    磁気メモリ装置。
  9. 請求項8に記載の磁気メモリ装置であって、
    前記保護絶縁膜の膜厚が15〜100nmである
    磁気メモリ装置。
  10. 請求項8に記載の磁気メモリ装置であって、
    前記保護絶縁膜をFT−IR分析によって評価して得られるSi−N結合及びSi−H結合の吸光度のピーク高さを、それぞれASiN及びASiHとしたときに、比ASiH/ASiNが0.02〜0.06である
    磁気メモリ装置。
JP2006129961A 2006-05-09 2006-05-09 磁気メモリ装置、及びその製造方法 Pending JP2007305645A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006129961A JP2007305645A (ja) 2006-05-09 2006-05-09 磁気メモリ装置、及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006129961A JP2007305645A (ja) 2006-05-09 2006-05-09 磁気メモリ装置、及びその製造方法

Publications (1)

Publication Number Publication Date
JP2007305645A true JP2007305645A (ja) 2007-11-22

Family

ID=38839359

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006129961A Pending JP2007305645A (ja) 2006-05-09 2006-05-09 磁気メモリ装置、及びその製造方法

Country Status (1)

Country Link
JP (1) JP2007305645A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009266939A (ja) * 2008-04-23 2009-11-12 Renesas Technology Corp 半導体装置の製造方法
JP2009290073A (ja) * 2008-05-30 2009-12-10 Renesas Technology Corp 半導体装置及びその製造方法
JP2010232374A (ja) * 2009-03-26 2010-10-14 Nippon Hoso Kyokai <Nhk> 磁気抵抗素子ならびにこれを用いた磁気ランダムアクセスメモリおよび空間光変調器
JP2011166015A (ja) * 2010-02-12 2011-08-25 Renesas Electronics Corp 半導体装置および半導体装置の製造方法
JP2011238900A (ja) * 2010-04-16 2011-11-24 Canon Anelva Corp 磁気抵抗効果素子の製造方法
JP2013512575A (ja) * 2009-11-25 2013-04-11 クアルコム,インコーポレイテッド 磁気トンネル接合デバイス及び製造
JP2020013921A (ja) * 2018-07-19 2020-01-23 株式会社日立ハイテクノロジーズ 磁気トンネル接合素子、それを用いた磁気メモリおよび磁気トンネル接合素子の製造方法
WO2020045143A1 (ja) * 2018-08-31 2020-03-05 ソニーセミコンダクタソリューションズ株式会社 半導体装置
JP2020065080A (ja) * 2012-06-29 2020-04-23 株式会社半導体エネルギー研究所 半導体装置
JP2021034567A (ja) * 2019-08-23 2021-03-01 国立大学法人東北大学 磁気メモリ素子及びその製造方法、並びに磁気メモリ

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003298015A (ja) * 2002-03-28 2003-10-17 Seiko Epson Corp 強誘電体メモリ装置およびその製造方法
JP2004319725A (ja) * 2003-04-16 2004-11-11 Fujitsu Ltd 磁気ランダムアクセスメモリ装置
JP2005340358A (ja) * 2004-05-25 2005-12-08 Shimadzu Corp 太陽電池、その製造方法および反射防止膜成膜装置
JP2005339828A (ja) * 2004-05-24 2005-12-08 Shimadzu Corp 有機エレクトロルミネッセンス素子およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003298015A (ja) * 2002-03-28 2003-10-17 Seiko Epson Corp 強誘電体メモリ装置およびその製造方法
JP2004319725A (ja) * 2003-04-16 2004-11-11 Fujitsu Ltd 磁気ランダムアクセスメモリ装置
JP2005339828A (ja) * 2004-05-24 2005-12-08 Shimadzu Corp 有機エレクトロルミネッセンス素子およびその製造方法
JP2005340358A (ja) * 2004-05-25 2005-12-08 Shimadzu Corp 太陽電池、その製造方法および反射防止膜成膜装置

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7935542B2 (en) 2008-04-23 2011-05-03 Renesas Electronics Corporation Manufacturing method of semiconductor device having memory element with protective film
US8216859B2 (en) 2008-04-23 2012-07-10 Renesas Electronics Corporation Manufacturing method of semiconductor device having memory element with protective film
JP2009266939A (ja) * 2008-04-23 2009-11-12 Renesas Technology Corp 半導体装置の製造方法
JP2009290073A (ja) * 2008-05-30 2009-12-10 Renesas Technology Corp 半導体装置及びその製造方法
JP2010232374A (ja) * 2009-03-26 2010-10-14 Nippon Hoso Kyokai <Nhk> 磁気抵抗素子ならびにこれを用いた磁気ランダムアクセスメモリおよび空間光変調器
JP2013512575A (ja) * 2009-11-25 2013-04-11 クアルコム,インコーポレイテッド 磁気トンネル接合デバイス及び製造
US8912012B2 (en) 2009-11-25 2014-12-16 Qualcomm Incorporated Magnetic tunnel junction device and fabrication
JP2011166015A (ja) * 2010-02-12 2011-08-25 Renesas Electronics Corp 半導体装置および半導体装置の製造方法
JP2011238900A (ja) * 2010-04-16 2011-11-24 Canon Anelva Corp 磁気抵抗効果素子の製造方法
JP2020065080A (ja) * 2012-06-29 2020-04-23 株式会社半導体エネルギー研究所 半導体装置
US11393918B2 (en) 2012-06-29 2022-07-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
KR20200009994A (ko) * 2018-07-19 2020-01-30 가부시키가이샤 히다치 하이테크놀로지즈 자기 터널 접합 소자, 그것을 이용한 자기 메모리 및 자기 터널 접합 소자의 제조 방법
KR20210110538A (ko) * 2018-07-19 2021-09-08 주식회사 히타치하이테크 자기 터널 접합 소자, 그것을 이용한 자기 메모리 및 자기 터널 접합 소자의 제조 방법
US11164906B2 (en) 2018-07-19 2021-11-02 Hitachi High-Tech Corporation Magnetic tunnel junction element, magnetic memory using the same, and manufacture method of magnetic tunnel junction element
JP2020013921A (ja) * 2018-07-19 2020-01-23 株式会社日立ハイテクノロジーズ 磁気トンネル接合素子、それを用いた磁気メモリおよび磁気トンネル接合素子の製造方法
KR102447763B1 (ko) * 2018-07-19 2022-09-27 주식회사 히타치하이테크 자기 터널 접합 소자, 그것을 이용한 자기 메모리 및 자기 터널 접합 소자의 제조 방법
KR102447760B1 (ko) * 2018-07-19 2022-09-27 주식회사 히타치하이테크 자기 터널 접합 소자, 그것을 이용한 자기 메모리 및 자기 터널 접합 소자의 제조 방법
WO2020045143A1 (ja) * 2018-08-31 2020-03-05 ソニーセミコンダクタソリューションズ株式会社 半導体装置
JP2021034567A (ja) * 2019-08-23 2021-03-01 国立大学法人東北大学 磁気メモリ素子及びその製造方法、並びに磁気メモリ
JP7441483B2 (ja) 2019-08-23 2024-03-01 国立大学法人東北大学 磁気メモリ素子及びその製造方法、並びに磁気メモリ

Similar Documents

Publication Publication Date Title
JP2007305645A (ja) 磁気メモリ装置、及びその製造方法
JP5203844B2 (ja) 半導体装置およびその製造方法
US11063217B2 (en) Semiconductor device
US8081505B2 (en) Magnetoresistive element and method of manufacturing the same
KR101669720B1 (ko) 자기저항 랜덤 액세스 메모리 구조물 및 그 형성 방법
US7772662B2 (en) Semiconductor device and manufacturing method thereof
US11171284B2 (en) Memory device
US20110254114A1 (en) Magnetoresistive effect element
US20120112297A1 (en) Magnetic random access memory and method of fabricating the same
US8772845B2 (en) Technique for smoothing an interface between layers of a semiconductor device
JP5107128B2 (ja) 半導体装置の製造方法
US9515252B1 (en) Low degradation MRAM encapsulation process using silicon-rich silicon nitride film
US20110260271A1 (en) Semiconductor device and manufacturing method thereof
US20110101431A1 (en) Semiconductor device and method of manufacturing same
JP2007053315A (ja) 磁気メモリ装置およびその製造方法
JP2004319725A (ja) 磁気ランダムアクセスメモリ装置
US20200373479A1 (en) Semiconductor device and method for fabricating the same
US20230065850A1 (en) Integrated circuit device and method for fabricating the same
US20220384710A1 (en) Magnetic random access memory device and method for fabricating the same
US20230180619A1 (en) Semiconductor device and method for fabricating the same
TWI760119B (zh) 積體電路與其形成方法
TWI815948B (zh) 半導體元件及其製作方法
US11864468B2 (en) Magnetoresistive random access memory
US20240081154A1 (en) Method for fabricating semiconductor device
US20230125856A1 (en) Semiconductor device and method for fabricating the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090415

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110513

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110517

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110719

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110926