JP2013512575A - 磁気トンネル接合デバイス及び製造 - Google Patents
磁気トンネル接合デバイス及び製造 Download PDFInfo
- Publication number
- JP2013512575A JP2013512575A JP2012541175A JP2012541175A JP2013512575A JP 2013512575 A JP2013512575 A JP 2013512575A JP 2012541175 A JP2012541175 A JP 2012541175A JP 2012541175 A JP2012541175 A JP 2012541175A JP 2013512575 A JP2013512575 A JP 2013512575A
- Authority
- JP
- Japan
- Prior art keywords
- tunnel junction
- magnetic tunnel
- diffusion barrier
- barrier layer
- junction structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
- G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W52/00—Power management, e.g. TPC [Transmission Power Control], power saving or power classes
- H04W52/04—TPC
- H04W52/06—TPC algorithms
- H04W52/12—Outer and inner loops
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W72/00—Local resource management
- H04W72/50—Allocation or scheduling criteria for wireless resources
- H04W72/54—Allocation or scheduling criteria for wireless resources based on quality criteria
- H04W72/542—Allocation or scheduling criteria for wireless resources based on quality criteria using measured or perceived quality
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W52/00—Power management, e.g. TPC [Transmission Power Control], power saving or power classes
- H04W52/04—TPC
- H04W52/18—TPC being performed according to specific parameters
- H04W52/26—TPC being performed according to specific parameters using transmission rate or quality of service QoS [Quality of Service]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W52/00—Power management, e.g. TPC [Transmission Power Control], power saving or power classes
- H04W52/04—TPC
- H04W52/30—TPC using constraints in the total amount of available transmission power
- H04W52/34—TPC management, i.e. sharing limited amount of power among users or channels or data types, e.g. cell loading
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W52/00—Power management, e.g. TPC [Transmission Power Control], power saving or power classes
- H04W52/04—TPC
- H04W52/38—TPC being performed in particular situations
- H04W52/44—TPC being performed in particular situations in connection with interruption of transmission
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W52/00—Power management, e.g. TPC [Transmission Power Control], power saving or power classes
- H04W52/04—TPC
- H04W52/54—Signalisation aspects of the TPC commands, e.g. frame structure
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W72/00—Local resource management
- H04W72/50—Allocation or scheduling criteria for wireless resources
- H04W72/52—Allocation or scheduling criteria for wireless resources based on load
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W72/00—Local resource management
- H04W72/50—Allocation or scheduling criteria for wireless resources
- H04W72/56—Allocation or scheduling criteria for wireless resources based on priority criteria
- H04W72/566—Allocation or scheduling criteria for wireless resources based on priority criteria of the information or information source or recipient
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W88/00—Devices specially adapted for wireless communication networks, e.g. terminals, base stations or access point devices
- H04W88/08—Access point devices
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W88/00—Devices specially adapted for wireless communication networks, e.g. terminals, base stations or access point devices
- H04W88/12—Access point controller devices
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Quality & Reliability (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Hall/Mr Elements (AREA)
- Mram Or Spin Memory Techniques (AREA)
Abstract
Description
104 底部キャップ層
106 底部金属トレンチ
108 底部ビア
118 ウェーハの中心領域
120 ウェーハの縁領域
202 磁気トンネル接合構造
206 磁気トンネル接合構造の頂部
402 拡散障壁層の一部
504 第二の絶縁層
602 キャップ層の一部
702 パターン化底部電極
704 パターン化頂部電極
706 第三の絶縁層
708 頂部金属トレンチ
710 MTJデバイス
Claims (46)
- 底部電極の上方に磁気トンネル接合構造を形成することと、
前記磁気トンネル接合構造の上方に及び該磁気トンネル接合構造に隣接して拡散障壁層を形成することと、
前記拡散障壁層をエッチングバックして、前記磁気トンネル接合構造の上方の前記拡散障壁層を除去することと、
前記磁気トンネル接合構造の頂部を導電層に接続することとを備えた方法。 - 前記拡散障壁層を形成する前に前記磁気トンネル接合構造から酸化層を除去するために、in‐situスパッタクリーニングを行うことを更に備えた請求項1に記載の方法。
- 前記拡散障壁層をエッチングバックすることが、前記磁気トンネル接合構造に隣接する前記拡散障壁層の一部を残す、請求項1に記載の方法。
- 前記拡散障壁層がin‐situで形成される、請求項1に記載の方法。
- 前記拡散障壁層をエッチングバックすることが、in‐situで行われる、請求項1に記載の方法。
- 前記拡散障壁層をエッチングバックすることが、前記磁気トンネル接合構造の上に酸化層を形成せずに、行われる、請求項1に記載の方法。
- 前記拡散障壁層をエッチングバックすることが、オーバーエッチングプロセスのマージンを増大させる、請求項1に記載の方法。
- 前記底部電極がタンタル及び窒化タンタルのうち少なくとも一方を含む、請求項1に記載の方法。
- 前記拡散障壁層が窒化シリコンを含む、請求項1に記載の方法。
- 前記エッチングバック及び前記接続が、電子デバイス内に集積されたプロセッサによって開始される、請求項1に記載の方法。
- 底部電極の上方に複数の磁気トンネル接合層を形成することと、
前記底部電極で停止するエッチングプロセスを用いて、磁気トンネル接合構造をパターン化することと、
前記磁気トンネル接合構造の側壁から側壁酸化層を除去するためにin‐situスパッタクリーニングを行うことと、
前記磁気トンネル接合構造の上方に及び該磁気トンネル接合構造に隣接して拡散障壁層を形成することと、
前記拡散障壁層をエッチングバックし、前記磁気トンネル接合構造の頂部から頂部酸化層を除去し、前記磁気トンネル接合構造に隣接する前記拡散障壁層の一部を残すことと、
前記磁気トンネル接合構造の頂部を導電層に接続することとを含む方法。 - 前記拡散障壁層がin‐situで形成され、前記拡散障壁層をエッチングバックすることがin‐situで行われる、請求項11に記載の方法。
- 前記拡散障壁層が窒化シリコン及び炭化シリコンのうち少なくとも一方を含む、請求項11に記載の方法。
- 前記エッチングバック及び前記接続が、電子デバイス内に集積されたプロセッサによって開始される、請求項11に記載の方法。
- 第一の絶縁層の上方に底部キャップ層を形成することと、
前記第一の絶縁層内に底部金属トレンチ及び底部ビアを開口し、銅をメッキし、銅の化学機械平坦化を行うための第一の銅ダマシンプロセスを行うことと、
前記底部キャップ層の上方に及び前記底部金属トレンチ内の銅の上方に底部電極を形成することと、
前記底部電極の上方に複数の磁気トンネル接合層を形成することと、
前記複数の磁気トンネル接合層の上方にハードマスクを形成することと、
磁気トンネル接合構造をパターン化することと、
前記磁気トンネル接合構造の上方に、該磁気トンネル接合構造に隣接して、及び前記底部電極の上方に拡散障壁層を形成することと、
前記拡散障壁層をエッチングバックして、前記トンネル接合構造に隣接する前記拡散障壁層の一部を残すことと、
前記磁気トンネル接合構造に隣接する前記拡散障壁層の一部の上方に、該一部に隣接して、及び前記底部電極の上方にキャップ層を形成することと、
前記キャップ層の上方に第二の絶縁層を形成することと、
前記第二の絶縁層を平坦化し、前記磁気トンネル接合構造の頂部を露出することと、
平坦化された前記第二の絶縁層の上方に及び前記磁気トンネル接合構造の頂部の上方に頂部電極を形成することと、
前記頂部電極及び前記底部電極をパターン化することと、
パターン化された前記頂部電極の上方に及び前記底部キャップ層の上方に第三の絶縁層を形成及び平坦化することと、
前記第三の絶縁層内において、パターン化された前記頂部電極まで頂部金属トレンチを開口し、銅をメッキし、銅の化学機械平坦化を行うための第二の銅ダマシンプロセスを行うこととを備えた方法。 - 前記複数の磁気トンネル接合層の少なくとも一層の磁気トンネル接合の磁気アニーリング容易軸が、前記磁気トンネル接合構造の磁場配向を整列する、請求項15に記載の方法。
- 前記底部キャップ層が炭化シリコンを含む、請求項15に記載の方法。
- 前記底部電極がタンタル及び窒化タンタルのうち少なくとも一方を含む、請求項15に記載の方法。
- 前記拡散障壁層が窒化シリコンを含む、請求項15に記載の方法。
- 前記キャップ層が窒化シリコンを含む、請求項15に記載の方法。
- 前記頂部電極がタンタル及び窒化タンタルのうち少なくとも一方を含む、請求項15に記載の方法。
- 前記拡散障壁層を形成すること及び前記拡散障壁層をエッチングバックすることが、電子デバイス内に集積されたプロセッサによって開始される、請求項15に記載の方法。
- 請求項1に記載の方法によって形成された半導体デバイスを備えた装置。
- 少なくとも一つの半導体ダイ内に集積された請求項23に記載の装置。
- セットトップボックス、ミュージックプレイヤ、ビデオプレイヤ、エンターテイメントユニット、ナビゲーションデバイス、通信デバイス、PDA、固定位置データユニット、及びコンピュータから成る群から選択されたデバイスであって、前記半導体デバイスが集積されたデバイスを更に備えた請求項23に記載の装置。
- 底部電極の上方に磁気トンネル接合構造を形成する第一ステップと、
前記磁気トンネル接合構造の上方に及び該磁気トンネル接合構造に隣接して拡散障壁層を形成する第二ステップと、
前記拡散障壁層をエッチングバックして、前記磁気トンネル接合構造の上方の前記拡散障壁層を除去する第三ステップと、
前記磁気トンネル接合構造の頂部を導電層に接続する第四ステップとを備えた方法。 - 前記第一ステップ、前記第二ステップ、前記第三ステップ及び前記第四ステップが、電子デバイス内に集積されたプロセッサによって開始される、請求項26に記載の方法。
- 請求項1に記載の方法によって形成される半導体デバイスの少なくとも一つの物理的性質を表す設計情報を受信することと、
前記設計情報をファイルフォーマットに適合するように変換することと、
変換された前記設計情報を含むデータファイルを生成することとを備えた方法。 - 前記データファイルがGDSIIフォーマットを含む、請求項28に記載の方法。
- 半導体デバイスに対応する設計情報を含むデータファイルを受信することと、
前記設計情報に従って前記半導体デバイスを製造することとを備え、
前記半導体デバイスが請求項1に記載の方法によって形成される、方法。 - 前記データファイルがGDSIIフォーマットを有する、請求項30に記載の方法。
- 請求項1に記載の方法によって形成される半導体構造を含むパッケージングされた半導体デバイスの回路板上における物理的配置情報を含む設計情報を受信することと、
前記設計情報を変換してデータファイルを生成することとを備えた方法。 - 前記データファイルがGERBERフォーマットを有する、請求項32に記載の方法。
- 回路板上におけるパッケージングされた半導体デバイスの物理的配置情報を含む設計情報を含むデータファイルを受信することと、
前記設計情報に従って前記パッケージングされた半導体デバイスを収容するように構成された回路板を製造することとを備え、前記パッケージングされた半導体デバイスが、請求項1に記載の方法によって形成される半導体構造を含む、方法。 - 前記データファイルがGERBERフォーマットを有する、請求項34に記載の方法。
- セットトップボックス、ミュージックプレイヤ、ビデオプレイヤ、エンターテイメントユニット、ナビゲーションデバイス、通信デバイス、PDA、固定位置データユニット、及びコンピュータから成る群から選択されたデバイスに前記回路板を集積することを更に備えた請求項34に記載の方法。
- 底部電極の上方の磁気トンネル接合構造と、
前記磁気トンネル接合構造に隣接した拡散障壁層の一部と、
導電層に接続された前記磁気トンネル接合構造の頂部とを備えた装置。 - 前記底部電極がタンタル及び窒化タンタルのうち少なくとも一方を含む、請求項37に記載の装置。
- 前記拡散障壁層が窒化シリコンを含む、請求項37に記載の装置。
- 少なくとも一つの半導体ダイに集積された請求項37に記載の装置。
- セットトップボックス、ミュージックプレイヤ、ビデオプレイヤ、エンターテイメントユニット、ナビゲーションデバイス、通信デバイス、PDA、固定位置データユニット、及びコンピュータから成る群から選択されたデバイスであって、前記装置が集積されたデバイスを更に備えた請求項37に記載の装置。
- 底部導電手段と、
前記底部導電手段の上方の磁気トンネル接合手段と、
前記磁気トンネル接合手段に隣接する拡散障壁手段と、
頂部導電手段に接続された前記磁気トンネル接合手段の頂部とを備えた装置。 - 前記底部導電手段がタンタル及び窒化タンタルのうち少なくとも一方を含む、請求項42に記載の装置。
- 前記拡散障壁手段が窒化シリコンを含む、請求項42に記載の装置。
- 少なくとも一つの半導体ダイに集積された請求項42に記載の装置。
- セットトップボックス、ミュージックプレイヤ、ビデオプレイヤ、エンターテイメントユニット、ナビゲーションデバイス、通信デバイス、PDA、固定位置データユニット、及びコンピュータから成る群から選択されたデバイスであって、前記装置が集積されたデバイスを更に備えた請求項42に記載の装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/626,269 US8912012B2 (en) | 2009-11-25 | 2009-11-25 | Magnetic tunnel junction device and fabrication |
US12/626,269 | 2009-11-25 | ||
PCT/US2010/057891 WO2011066324A2 (en) | 2009-11-25 | 2010-11-23 | Magnetic tunnel junction device and fabrication |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013512575A true JP2013512575A (ja) | 2013-04-11 |
JP6086425B2 JP6086425B2 (ja) | 2017-03-01 |
Family
ID=43528325
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012541175A Expired - Fee Related JP6086425B2 (ja) | 2009-11-25 | 2010-11-23 | 磁気トンネル接合デバイス及び製造 |
Country Status (7)
Country | Link |
---|---|
US (2) | US8912012B2 (ja) |
EP (1) | EP2504836B1 (ja) |
JP (1) | JP6086425B2 (ja) |
KR (1) | KR101366021B1 (ja) |
CN (1) | CN102741934B (ja) |
TW (1) | TW201125180A (ja) |
WO (1) | WO2011066324A2 (ja) |
Families Citing this family (74)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010182824A (ja) * | 2009-02-04 | 2010-08-19 | Toshiba Corp | 磁気ランダムアクセスメモリの製造方法及び混載メモリの製造方法 |
US8912012B2 (en) | 2009-11-25 | 2014-12-16 | Qualcomm Incorporated | Magnetic tunnel junction device and fabrication |
US8455965B2 (en) * | 2009-11-30 | 2013-06-04 | Qualcomm Incorporated | Fabrication and integration of devices with top and bottom electrodes including magnetic tunnel junctions |
US8149614B2 (en) * | 2010-03-31 | 2012-04-03 | Nanya Technology Corp. | Magnetoresistive random access memory element and fabrication method thereof |
KR101779566B1 (ko) * | 2010-11-29 | 2017-09-19 | 삼성전자주식회사 | 반도체 소자의 제조 방법 및 그 제조 장치 |
US8928100B2 (en) * | 2011-06-24 | 2015-01-06 | International Business Machines Corporation | Spin transfer torque cell for magnetic random access memory |
US8313959B1 (en) * | 2011-08-17 | 2012-11-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Hole first hardmask definition |
CN102969447A (zh) * | 2011-08-31 | 2013-03-13 | 中芯国际集成电路制造(上海)有限公司 | 在磁性隧道结表面形成导电插塞的方法 |
US9793467B2 (en) | 2011-12-20 | 2017-10-17 | Intel Corporation | Method for reducing size and center positioning of magnetic memory element contacts |
US8772888B2 (en) | 2012-08-10 | 2014-07-08 | Avalanche Technology Inc. | MTJ MRAM with stud patterning |
US20140061827A1 (en) * | 2012-08-29 | 2014-03-06 | Headway Technologies, Inc. | Metal Protection Layer over SiN Encapsulation for Spin-Torque MRAM Device Applications |
US8901687B2 (en) | 2012-11-27 | 2014-12-02 | Industrial Technology Research Institute | Magnetic device with a substrate, a sensing block and a repair layer |
US20140252439A1 (en) * | 2013-03-08 | 2014-09-11 | T3Memory, Inc. | Mram having spin hall effect writing and method of making the same |
KR102054819B1 (ko) | 2013-05-22 | 2019-12-11 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
CN104347797B (zh) * | 2013-07-29 | 2018-12-25 | 中芯国际集成电路制造(上海)有限公司 | 磁性随机存储器及其制造方法 |
US9142762B1 (en) * | 2014-03-28 | 2015-09-22 | Qualcomm Incorporated | Magnetic tunnel junction and method for fabricating a magnetic tunnel junction |
KR102191217B1 (ko) | 2014-04-28 | 2020-12-16 | 삼성전자주식회사 | 반도체 소자, 자기 기억 소자 및 이들의 제조 방법 |
US10003014B2 (en) * | 2014-06-20 | 2018-06-19 | International Business Machines Corporation | Method of forming an on-pitch self-aligned hard mask for contact to a tunnel junction using ion beam etching |
US20160104672A1 (en) * | 2014-10-10 | 2016-04-14 | Globalfoundries Inc. | Low capacitance ballistic conductor signal lines |
US9844136B2 (en) * | 2014-12-01 | 2017-12-12 | General Electric Company | Printed circuit boards having profiled conductive layer and methods of manufacturing same |
KR102354468B1 (ko) * | 2015-01-23 | 2022-01-24 | 삼성전자주식회사 | 패턴 형성 방법, 이를 이용한 반도체 소자의 제조방법, 및 이를 이용하여 제조된 반도체 소자 |
US11257862B2 (en) * | 2015-01-30 | 2022-02-22 | Yimin Guo | MRAM having spin hall effect writing and method of making the same |
US9865798B2 (en) * | 2015-02-24 | 2018-01-09 | Qualcomm Incorporated | Electrode structure for resistive memory device |
US10008662B2 (en) * | 2015-03-12 | 2018-06-26 | Taiwan Semiconductor Manufacturing Co., Ltd. | Perpendicular magnetic tunneling junction (MTJ) for improved magnetoresistive random-access memory (MRAM) process |
US9728712B2 (en) | 2015-04-21 | 2017-08-08 | Spin Transfer Technologies, Inc. | Spin transfer torque structure for MRAM devices having a spin current injection capping layer |
US10468590B2 (en) | 2015-04-21 | 2019-11-05 | Spin Memory, Inc. | High annealing temperature perpendicular magnetic anisotropy structure for magnetic random access memory |
US9583535B2 (en) * | 2015-05-01 | 2017-02-28 | Kabushiki Kaisha Toshiba | Magnetoresistive memory device and manufacturing method of the same |
US9853206B2 (en) | 2015-06-16 | 2017-12-26 | Spin Transfer Technologies, Inc. | Precessional spin current structure for MRAM |
US9553128B1 (en) * | 2015-06-30 | 2017-01-24 | International Business Machines Corporation | Linear MRAM device with a self-aligned bottom contact |
US10516101B2 (en) * | 2015-07-30 | 2019-12-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Physical cleaning with in-situ dielectric encapsulation layer for spintronic device application |
US9773974B2 (en) * | 2015-07-30 | 2017-09-26 | Spin Transfer Technologies, Inc. | Polishing stop layer(s) for processing arrays of semiconductor elements |
KR102399342B1 (ko) | 2015-08-21 | 2022-05-19 | 삼성전자주식회사 | 메모리 장치 및 그 제조 방법 |
US9905751B2 (en) * | 2015-10-20 | 2018-02-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Magnetic tunnel junction with reduced damage |
CN108140724B (zh) * | 2015-11-23 | 2023-08-04 | 英特尔公司 | 用于磁阻式随机存储器器件的电接触部 |
US20170186944A1 (en) * | 2015-12-29 | 2017-06-29 | International Business Machines Corporation | Enhancement of spin transfer torque magnetoresistive random access memory device using hydrogen plasma |
US9741926B1 (en) | 2016-01-28 | 2017-08-22 | Spin Transfer Technologies, Inc. | Memory cell having magnetic tunnel junction and thermal stability enhancement layer |
US9893120B2 (en) * | 2016-04-15 | 2018-02-13 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor structure and method of forming the same |
US9825217B1 (en) * | 2016-05-18 | 2017-11-21 | Samsung Electronics Co., Ltd. | Magnetic memory device having cobalt-iron-beryllium magnetic layers |
CN107527993B (zh) * | 2016-06-20 | 2020-05-26 | 上海磁宇信息科技有限公司 | 一种磁性隧道结接触电极及其形成方法 |
KR102552896B1 (ko) * | 2016-08-02 | 2023-07-07 | 삼성전자주식회사 | 자기 저항 메모리 소자 및 그 제조 방법 |
JP6280195B1 (ja) | 2016-12-16 | 2018-02-14 | 株式会社東芝 | 磁気メモリ |
CN108232008B (zh) * | 2016-12-21 | 2021-06-29 | 上海磁宇信息科技有限公司 | 一种磁性随机存储器底电极接触及其制备方法 |
US10672976B2 (en) | 2017-02-28 | 2020-06-02 | Spin Memory, Inc. | Precessional spin current structure with high in-plane magnetization for MRAM |
US10665777B2 (en) | 2017-02-28 | 2020-05-26 | Spin Memory, Inc. | Precessional spin current structure with non-magnetic insertion layer for MRAM |
CN110678995A (zh) * | 2017-04-21 | 2020-01-10 | 艾沃思宾技术公司 | 集成磁阻设备的方法 |
US10276634B2 (en) | 2017-06-20 | 2019-04-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor memory structure with magnetic tunnel junction (MTJ) cell |
US10283700B2 (en) * | 2017-06-20 | 2019-05-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor memory structure with magnetic tunnel junction (MTJ) cell |
US10032978B1 (en) | 2017-06-27 | 2018-07-24 | Spin Transfer Technologies, Inc. | MRAM with reduced stray magnetic fields |
US10038138B1 (en) * | 2017-10-10 | 2018-07-31 | Headway Technologies, Inc. | High temperature volatilization of sidewall materials from patterned magnetic tunnel junctions |
US10504958B2 (en) * | 2017-11-08 | 2019-12-10 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor structure and manufacturing method of the same |
US11189658B2 (en) | 2017-11-22 | 2021-11-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | Magnetic random access memory and manufacturing method thereof |
US10741417B2 (en) * | 2017-11-30 | 2020-08-11 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for forming interconnect structure |
US10644231B2 (en) * | 2017-11-30 | 2020-05-05 | Taiwan Semiconductor Manufacturing Co., Ltd. | Memory device and fabrication method thereof |
US10270027B1 (en) | 2017-12-29 | 2019-04-23 | Spin Memory, Inc. | Self-generating AC current assist in orthogonal STT-MRAM |
US10236048B1 (en) | 2017-12-29 | 2019-03-19 | Spin Memory, Inc. | AC current write-assist in orthogonal STT-MRAM |
US10360961B1 (en) | 2017-12-29 | 2019-07-23 | Spin Memory, Inc. | AC current pre-charge write-assist in orthogonal STT-MRAM |
US10236047B1 (en) | 2017-12-29 | 2019-03-19 | Spin Memory, Inc. | Shared oscillator (STNO) for MRAM array write-assist in orthogonal STT-MRAM |
US10199083B1 (en) | 2017-12-29 | 2019-02-05 | Spin Transfer Technologies, Inc. | Three-terminal MRAM with ac write-assist for low read disturb |
US10141499B1 (en) | 2017-12-30 | 2018-11-27 | Spin Transfer Technologies, Inc. | Perpendicular magnetic tunnel junction device with offset precessional spin current layer |
US10236439B1 (en) | 2017-12-30 | 2019-03-19 | Spin Memory, Inc. | Switching and stability control for perpendicular magnetic tunnel junction device |
US10255962B1 (en) | 2017-12-30 | 2019-04-09 | Spin Memory, Inc. | Microwave write-assist in orthogonal STT-MRAM |
US10319900B1 (en) | 2017-12-30 | 2019-06-11 | Spin Memory, Inc. | Perpendicular magnetic tunnel junction device with precessional spin current layer having a modulated moment density |
US10229724B1 (en) | 2017-12-30 | 2019-03-12 | Spin Memory, Inc. | Microwave write-assist in series-interconnected orthogonal STT-MRAM devices |
US10339993B1 (en) | 2017-12-30 | 2019-07-02 | Spin Memory, Inc. | Perpendicular magnetic tunnel junction device with skyrmionic assist layers for free layer switching |
US10468588B2 (en) | 2018-01-05 | 2019-11-05 | Spin Memory, Inc. | Perpendicular magnetic tunnel junction device with skyrmionic enhancement layers for the precessional spin current magnetic layer |
US10741748B2 (en) | 2018-06-25 | 2020-08-11 | International Business Machines Corporation | Back end of line metallization structures |
US11374170B2 (en) * | 2018-09-25 | 2022-06-28 | Applied Materials, Inc. | Methods to form top contact to a magnetic tunnel junction |
US10580827B1 (en) | 2018-11-16 | 2020-03-03 | Spin Memory, Inc. | Adjustable stabilizer/polarizer method for MRAM with enhanced stability and efficient switching |
US11315870B2 (en) | 2018-11-21 | 2022-04-26 | Globalfoundries U.S. Inc. | Top electrode interconnect structures |
US10790001B2 (en) | 2019-01-04 | 2020-09-29 | International Business Machines Corporation | Tapered VA structure for increased alignment tolerance and reduced sputter redeposition in MTJ devices |
US11223008B2 (en) | 2019-11-27 | 2022-01-11 | International Business Machines Corporation | Pillar-based memory hardmask smoothing and stress reduction |
CN112951982A (zh) * | 2019-12-11 | 2021-06-11 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
US11302630B2 (en) * | 2020-04-08 | 2022-04-12 | International Business Machines Corporation | Electrode-via structure |
US11849647B2 (en) | 2021-03-04 | 2023-12-19 | International Business Machines Corporation | Nonmetallic liner around a magnetic tunnel junction |
Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002026281A (ja) * | 2000-06-30 | 2002-01-25 | Toshiba Corp | 固体磁気メモリ |
JP2002171011A (ja) * | 2000-12-04 | 2002-06-14 | Ken Takahashi | 磁気抵抗効果素子及びその製造方法並びに磁気抵抗効果センサ |
JP2004319725A (ja) * | 2003-04-16 | 2004-11-11 | Fujitsu Ltd | 磁気ランダムアクセスメモリ装置 |
JP2004349687A (ja) * | 2003-04-17 | 2004-12-09 | Applied Materials Inc | 抗磁ランダムアクセスメモリ(mram)装置の製造方法 |
WO2006070803A1 (ja) * | 2004-12-28 | 2006-07-06 | Nec Corporation | 磁気ランダムアクセスメモリ及びその製造方法 |
JP2007158336A (ja) * | 2005-11-30 | 2007-06-21 | Magic Technologies Inc | Mtjmram素子およびその製造方法、並びにmtjmramアレイ |
JP2007521629A (ja) * | 2003-06-24 | 2007-08-02 | インターナショナル・ビジネス・マシーンズ・コーポレーション | Fetベースの磁気ランダム・アクセス・メモリ・デバイス用の自己整列型導電線およびこれを形成する方法 |
JP2007273493A (ja) * | 2006-03-30 | 2007-10-18 | Fujitsu Ltd | 磁気メモリ装置及びその製造方法 |
JP2007305645A (ja) * | 2006-05-09 | 2007-11-22 | Nec Corp | 磁気メモリ装置、及びその製造方法 |
JP2008021816A (ja) * | 2006-07-13 | 2008-01-31 | Sony Corp | 不揮発性磁気記憶装置の製造方法 |
JP2008060569A (ja) * | 2006-08-29 | 2008-03-13 | Internatl Business Mach Corp <Ibm> | シリコン・オン・インシュレータ基板上に形成された薄膜相変化メモリ・セル、その形成方法、および1つ以上のメモリ・セルを含む集積回路 |
JP2008310573A (ja) * | 2007-06-14 | 2008-12-25 | Denso Wave Inc | Cad図面の表示方法 |
WO2009131890A1 (en) * | 2008-04-21 | 2009-10-29 | Qualcomm Incorporated | Method of forming a magnetic tunnel junction using a single mask |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6294459B1 (en) | 1998-09-03 | 2001-09-25 | Micron Technology, Inc. | Anti-reflective coatings and methods for forming and using same |
US6436824B1 (en) * | 1999-07-02 | 2002-08-20 | Chartered Semiconductor Manufacturing Ltd. | Low dielectric constant materials for copper damascene |
US6553333B1 (en) | 2000-05-31 | 2003-04-22 | The United States Of America As Represented By The Secretary Of The Air Force | System and method for calculating aerodynamic performance of tilting wing aircraft |
US6627913B2 (en) * | 2001-09-10 | 2003-09-30 | Micron Technology, Inc. | Insulation of an MRAM device through a self-aligned spacer |
US6656371B2 (en) * | 2001-09-27 | 2003-12-02 | Micron Technology, Inc. | Methods of forming magnetoresisitive devices |
US6518588B1 (en) * | 2001-10-17 | 2003-02-11 | International Business Machines Corporation | Magnetic random access memory with thermally stable magnetic tunnel junction cells |
JP2003243630A (ja) * | 2002-02-18 | 2003-08-29 | Sony Corp | 磁気メモリ装置およびその製造方法 |
JP3993522B2 (ja) * | 2002-03-29 | 2007-10-17 | 株式会社東芝 | 磁気記憶装置の製造方法 |
JP4274784B2 (ja) | 2002-05-28 | 2009-06-10 | 新光電気工業株式会社 | 配線形成システムおよびその方法 |
AU2003261430A1 (en) | 2002-08-08 | 2004-02-25 | Fry's Metals, Inc. D/B/A Alpha Metals, Inc. | System and method for modifying electronic design data |
US6806096B1 (en) | 2003-06-18 | 2004-10-19 | Infineon Technologies Ag | Integration scheme for avoiding plasma damage in MRAM technology |
US7009266B2 (en) * | 2003-08-29 | 2006-03-07 | Applied Spintronics Technology, Inc. | Method and system for providing a magnetic element including passivation structures |
JP2005268480A (ja) | 2004-03-18 | 2005-09-29 | Toshiba Corp | 半導体記憶装置 |
US7449345B2 (en) | 2004-06-15 | 2008-11-11 | Headway Technologies, Inc. | Capping structure for enhancing dR/R of the MTJ device |
US7611912B2 (en) * | 2004-06-30 | 2009-11-03 | Headway Technologies, Inc. | Underlayer for high performance magnetic tunneling junction MRAM |
US7536664B2 (en) | 2004-08-12 | 2009-05-19 | International Business Machines Corporation | Physical design system and method |
US7458045B2 (en) * | 2004-10-29 | 2008-11-25 | Synopsys, Inc. | Silicon tolerance specification using shapes as design intent markers |
JP4533807B2 (ja) | 2005-06-23 | 2010-09-01 | 株式会社東芝 | 磁気抵抗効果素子及び磁気ランダムアクセスメモリ |
JPWO2007032379A1 (ja) | 2005-09-13 | 2009-03-19 | キヤノンアネルバ株式会社 | 磁気抵抗効果素子の製造方法及び製造装置 |
TWI312152B (en) | 2006-01-04 | 2009-07-11 | Ind Tech Res Inst | Method for manufacturing a semiconductor device |
US7682841B2 (en) * | 2007-05-02 | 2010-03-23 | Qimonda Ag | Method of forming integrated circuit having a magnetic tunnel junction device |
US9136463B2 (en) * | 2007-11-20 | 2015-09-15 | Qualcomm Incorporated | Method of forming a magnetic tunnel junction structure |
KR100942984B1 (ko) | 2007-12-21 | 2010-02-17 | 주식회사 하이닉스반도체 | 자기터널접합 셀 형성방법 |
US8912012B2 (en) | 2009-11-25 | 2014-12-16 | Qualcomm Incorporated | Magnetic tunnel junction device and fabrication |
-
2009
- 2009-11-25 US US12/626,269 patent/US8912012B2/en not_active Expired - Fee Related
-
2010
- 2010-11-23 WO PCT/US2010/057891 patent/WO2011066324A2/en active Application Filing
- 2010-11-23 CN CN201080059572.7A patent/CN102741934B/zh active Active
- 2010-11-23 EP EP10784649.5A patent/EP2504836B1/en not_active Not-in-force
- 2010-11-23 KR KR1020127016553A patent/KR101366021B1/ko not_active IP Right Cessation
- 2010-11-23 JP JP2012541175A patent/JP6086425B2/ja not_active Expired - Fee Related
- 2010-11-25 TW TW099140849A patent/TW201125180A/zh unknown
-
2011
- 2011-12-12 US US13/323,212 patent/US8837208B2/en not_active Expired - Fee Related
Patent Citations (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002026281A (ja) * | 2000-06-30 | 2002-01-25 | Toshiba Corp | 固体磁気メモリ |
JP2002171011A (ja) * | 2000-12-04 | 2002-06-14 | Ken Takahashi | 磁気抵抗効果素子及びその製造方法並びに磁気抵抗効果センサ |
JP2004319725A (ja) * | 2003-04-16 | 2004-11-11 | Fujitsu Ltd | 磁気ランダムアクセスメモリ装置 |
JP2004349687A (ja) * | 2003-04-17 | 2004-12-09 | Applied Materials Inc | 抗磁ランダムアクセスメモリ(mram)装置の製造方法 |
JP2007521629A (ja) * | 2003-06-24 | 2007-08-02 | インターナショナル・ビジネス・マシーンズ・コーポレーション | Fetベースの磁気ランダム・アクセス・メモリ・デバイス用の自己整列型導電線およびこれを形成する方法 |
WO2006070803A1 (ja) * | 2004-12-28 | 2006-07-06 | Nec Corporation | 磁気ランダムアクセスメモリ及びその製造方法 |
JP2007158336A (ja) * | 2005-11-30 | 2007-06-21 | Magic Technologies Inc | Mtjmram素子およびその製造方法、並びにmtjmramアレイ |
JP2007273493A (ja) * | 2006-03-30 | 2007-10-18 | Fujitsu Ltd | 磁気メモリ装置及びその製造方法 |
JP2007305645A (ja) * | 2006-05-09 | 2007-11-22 | Nec Corp | 磁気メモリ装置、及びその製造方法 |
JP2008021816A (ja) * | 2006-07-13 | 2008-01-31 | Sony Corp | 不揮発性磁気記憶装置の製造方法 |
JP2008060569A (ja) * | 2006-08-29 | 2008-03-13 | Internatl Business Mach Corp <Ibm> | シリコン・オン・インシュレータ基板上に形成された薄膜相変化メモリ・セル、その形成方法、および1つ以上のメモリ・セルを含む集積回路 |
JP2008310573A (ja) * | 2007-06-14 | 2008-12-25 | Denso Wave Inc | Cad図面の表示方法 |
WO2009131890A1 (en) * | 2008-04-21 | 2009-10-29 | Qualcomm Incorporated | Method of forming a magnetic tunnel junction using a single mask |
JP2011519164A (ja) * | 2008-04-21 | 2011-06-30 | クゥアルコム・インコーポレイテッド | 単一のマスクを使用して磁気トンネル接合を形成する方法 |
Also Published As
Publication number | Publication date |
---|---|
US20110121417A1 (en) | 2011-05-26 |
JP6086425B2 (ja) | 2017-03-01 |
KR101366021B1 (ko) | 2014-02-21 |
WO2011066324A2 (en) | 2011-06-03 |
US8837208B2 (en) | 2014-09-16 |
CN102741934B (zh) | 2015-05-13 |
CN102741934A (zh) | 2012-10-17 |
WO2011066324A3 (en) | 2011-10-20 |
KR20120098811A (ko) | 2012-09-05 |
EP2504836A2 (en) | 2012-10-03 |
US20120086089A1 (en) | 2012-04-12 |
TW201125180A (en) | 2011-07-16 |
US8912012B2 (en) | 2014-12-16 |
EP2504836B1 (en) | 2014-08-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6086425B2 (ja) | 磁気トンネル接合デバイス及び製造 | |
US9041131B2 (en) | Magnetic tunnel junction device and fabrication | |
US8492858B2 (en) | Magnetic tunnel junction device and fabrication | |
JP5969533B2 (ja) | 磁気トンネル接合デバイスおよび製作 | |
US9728718B2 (en) | Magnetic tunnel junction (MTJ) device array | |
US9373782B2 (en) | MTJ structure and integration scheme | |
US10347821B2 (en) | Electrode structure for resistive memory device | |
JP5710647B2 (ja) | 平坦化された電極上の磁気トンネル接合(mtj) | |
CN107004680B (zh) | 具有捆扎式触点的FinFET SRAM | |
CN110707122B (zh) | 半导体元件及其制作方法 | |
CN111969104A (zh) | 半导体元件及其制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131015 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140115 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140122 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140213 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140324 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140804 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160802 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170125 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6086425 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |